JP5975605B2 - 薄膜電池の製造方法および薄膜電池 - Google Patents

Description

本発明は、薄膜電池の製造方法に関する。この製造方法では、薄膜電池の積層体を形成するために複数の層を基板の基板表面に連続的に設け、すでに設けられた層のうち少なくとも１つの層の異なる領域が横方向に相互に分離されるようにする。

薄膜電池として構成された電池は公知である。このような電池はたとえばリチウムイオン電池として構成され、電解質としてＬｉ_３ＰＯ_４（ないしはＬｉ_ｘＰＯ_ｙＮ_ｚ）から成るスパッタ層または蒸着層と、カソードとしてＬ_ｉ１＋ｘＣＯ_ｘＯ_２から成るスパッタ層または蒸着層と、アノードとしてリチウム‐シリコン合金から成るスパッタ層または蒸着層との積層体から成る。コンタクトとしてはたとえば金属層が使用される。

出力スペクトルの下端ではない用途に適するように開発されたものとして、いわゆる３次元薄膜電池（３Ｄ薄膜電池）がある。このような３次元薄膜電池では、３次元にパターニングされた基板表面によって、この基板表面に被着された薄膜電池の有効面が折り畳められ、このように有効面が折り畳められることにより、基板の基本面積が等しい場合、数倍（たとえば４０倍）の容量を蓄積し、さらに、蓄積された電荷をより迅速に吸収および放出することができる。それゆえ、平面状の基板表面に設けられた薄膜電池よりも高い出力を得ることもできる。

双方の種類の薄膜電池に共通している点は、電池の動作に必要な積層体の複数の異なる層を、異なってパターニングしなければならないことである。沿面電流はいくら小さくても、電池の特性を著しく劣化してしまうので、カソードとアノードとの短絡は阻止しなければならない。したがって、いわゆる「縁部短絡（Randschluss）」を回避するために、典型的には、これら電極のうち少なくとも１つを電解質層より小さく成形しなければならない。しかし、このような薄膜電池に使用される材料は、空気や湿度の影響を受けやすい。それゆえ、マイクロエレクトロニクスデバイスの「古典的な」製造手法、とりわけフォトレジストおよび現像化学技術によるリソグラフィパターニングが適しているのは限られてくる。３次元薄膜電池ではさらに、相応の基板表面のトポグラフィが比較的大きいとリソグラフィパターニング時のマスキングが阻害されてしまうという問題がある。

本発明の課題は、薄膜電池の製造方法を改善することである。

前記課題は、薄膜電池を構成する積層体のうち少なくとも１つの層の複数の異なる領域を、レーザビームによって相互に横方向に分離することによって解決される。

本発明の製造方法の有利な実施形態によって作製された薄膜電池の構成をステップごとに示す。 本発明の製造方法の有利な実施形態によって作製された薄膜電池の構成をステップごとに示す。 本発明の製造方法の有利な実施形態によって作製された薄膜電池の構成をステップごとに示す。 本発明の製造方法の有利な実施形態によって作製された薄膜電池の構成をステップごとに示す。 図１〜４に示した実施形態に対応する薄膜電池の断面を示す。 本発明の製造方法によって作製された３次元薄膜電池の断面を示す。 共通の基板上に形成された、図５の第１の実施例の複数の薄膜電池のダイシングを示す。 共通の基板上に形成された、図５の第２の実施例の複数の薄膜電池のダイシングを示す。

請求項１に記載の特徴を有する本発明の製造方法は、真空雰囲気または保護ガス雰囲気中でも層の個々の層領域をパターニングできるという利点を有する。さらに本発明では、層領域をレーザビームによって分離する。これら異なる層領域の分離は、レーザ切断によって行われる。その際には有利には、被着された層の材料が切除されるようにレーザ切断用の相応のレーザ装置のレーザビームを集束および方向決めする。このようにして、少なくとも分離時点で最上位にある層を完全に分断する切り込みと、層内で相互に導電接続されなくなった層領域とが得られる。この時点までに被着された層の表面の部分領域を走査することにより、層領域を完全に除去することもできる。層の被着は、とりわけ層の成膜である。薄膜電池は有利にはリチウムイオン電池として構成される。

レーザビームによって行われるこのような分離は、層の気相成膜と特に良好に併用することができる。この気相成膜法は、物理的気相成膜法（ＰＶＤ：physical vapour deposition）または化学的気相成膜法ＣＶＤ法（ＣＶＤ：chemical vapour deposition）である。物理的気相成膜法は有利には蒸着法および／またはスパッタリング法であり、有利なＣＶＤ法はＡＬＤ法（Atomic Layer Deposition）である。基板は、半導体基板、セラミック基板、ガラス基板および／またはプラスチック基板である。基板が半導体基板である場合、有利な実施形態では、この半導体基板上に電子回路（集積回路）が設けられる。

とりわけ、層のうち１つは薄膜電池のカソード層であり、該層のうち１つは薄膜電池のアノード層である。

本発明の製造方法の１つの有利な実施形態では、以下のステップを実施する：
（ａ）基板の表面上または該基板の表面に設けられた絶縁層上に第１の層を設け、該第１の層上に第２の層を設けるステップ。
（ｂ）前記第２の層の複数の領域を横方向に相互に分離し、かつ／または、前記第１の層の複数の領域を横方向に相互に分離し、該第２の層の複数の領域を横方向に相互に分離するステップ。
（ｃ）前記第２の層上に第３の層を設け、該第３の層上に第４の層を設けるステップ。
（ｄ）前記第４の層の複数の領域を横方向に相互に分離し、かつ／または、前記第３の層の複数の領域を横方向に相互に分離し、該第４の層の複数の領域を横方向に相互に分離するステップ。

上記ステップには特に、以下のことが適用される：前記第１の層は薄膜電池の集電層であり、前記第２の層は該薄膜電池のカソード層である。前記カソード層として形成された第２の層は、とりわけＬｉＣＯＯ_２から成る。１つの有利な実施例では、前記最初の２つの層は別個にパターニングされるのではなく、一緒にレーザビームによってパターニングされる。このようにパターニングするためには、前記最初の２つの層双方の材料および厚さに適合されたパラメータで適切なレーザ装置を動作させる。とりわけこのようなパターニングにより、外部コンタクト用のカソードコンタクトを成す第１の領域と、外部コンタクト用の集電体コンタクトを成す第２の領域とが別個に形成される。第３の層は電解質層であり、第４の層はアノード層である。第２のパターニングステップで、前記アノード層をレーザビームによって、選択的に該アノード層の下にある電解質層まで切断し、薄膜電池のアノード領域と層の残りの部分とを電気的に絶縁する。このようにパターニングするためには、前記第３の層および前記第４の層双方の材料および厚さに適合されたパラメータで適切なレーザ装置を動作させる。第２の電気絶縁された領域が電池パターニング部に設けられることにより、後のステップにおいて、埋め込まれた集電体とのコンタクトが形成される。

本発明の別の有利な実施形態では、第４の層を設ける前に第３の層をパターニングする。その際にはとりわけ、前記第４の領域の前記第２の電気絶縁された領域にある第３の層を局所的に除去し、第１の層および第２の層の相応の領域を露出させることにより、埋め込まれた集電体とのコンタクトまたはカソード層とのコンタクトを後のステップで直接形成することができるようにする。

本発明の別の有利な実施形態では、さらに、前記層を少なくとも部分的にカバーするカバー層を設ける。このような薄膜電池に使用される材料は空気や湿度に影響を受けやすく、このようなカバー層によってこれらの影響から保護される。

とりわけ、少なくとも１つの層の複数の領域を分離することは、この少なくとも１つの層において分離すべき領域を相互に電気的に絶縁分離する絶縁分離である。

本発明の有利な実施形態では、カソード層および／またはアノード層を積層体の埋め込み層として形成し、カソード層および／またはアノード層と外部とをコンタクトさせるためのスルーコンタクトを形成する。

本発明の別の有利な実施形態では、前記層のうち少なくとも１つの層を気相成膜設備で設け、該少なくとも１つの層の複数の領域の分離も、該気相成膜設備で行う。有利には、すべての層を同じインシチュ気相成膜設備で成膜し、分離もこのインシチュ気相成膜設備で行う。このインシチュ気相成膜設備は、製造される薄膜電池および／または製造された薄膜電池を成膜時および分離時に、該インシチュ気相成膜設備の周辺の空気から隔絶する。分離を行うためにこの気相成膜設備は、レーザビームを該気相成膜設備内部に導くための窓を有する。

とりわけ、３次元パターニングされた基板表面を設け、該基板表面上に前記層を設ける。このようにして製造された薄膜電池は、３次元薄膜電池となる。このような３次元薄膜電池では、３次元パターニングされた基板表面によって、該基板表面上に設けられた薄膜電池の有効面が折り畳まれ、基板の表面積が等しい場合、蓄積される容量は数倍になり、さらに、蓄積された電荷の吸収および放出がより迅速になる。それゆえ、平面状の基板表面に設けられた薄膜電池よりも高い出力を得ることもできる。

最後に有利には、設けられた層のうち少なくとも１つの層を少なくとも部分的にレーザビームによって除去する。

本発明はさらに、薄膜電池にも関し、とりわけ上述の製造方法によって製造された薄膜電池に関する。当該薄膜電池は、基板と、該基板の基板表面上に連続して設けられた複数の層を含む薄膜電池の積層体とを有し、設けられた層のうち少なくとも１つの層の複数の異なる領域は少なくとも１つの分離パターニング部によって横方向に相互に分離されており、該分離パターニング部は、該少なくとも１つの層にレーザビームによって作製された少なくとも１つの切り込みによって形成される。

当該薄膜電池の少なくとも１つの実施形態では、層のうち１つは薄膜電池のカソード層であり、該層のうち１つは薄膜電池のアノード層である。とりわけ、カソード層および／またはアノード層を積層体の埋め込み層として形成し、カソード層および／またはアノード層と外部とをコンタクトさせるためのスルーコンタクトを形成する。

とりわけ、前記薄膜電池は３次元薄膜電池として構成される。３次元薄膜電池として構成するためには、基板の基板表面は適切にパターニングされ、該基板表面に３次元薄膜電池の積層体の層が設けられる。

以下で本発明を、複数の実施例を示す図面に基づいて詳細に説明する。

図１〜５に、本発明の製造方法の有利な実施形態による薄膜電池１０の構成をステップごとに示す。図１に、半導体基板１２として形成された基板１４と、該基板１４上に設けられた（成膜された）絶縁層１６とを示す。この絶縁層１６上にはまず、集電層である第１の層１８を成膜する。次に、この第１の層１８に第２の層２０を成膜する。この第２の層２０は、たとえばＬｉＣＯＯ_２から成り、薄膜電池１０のカソード層を成す。これら最初の２つの層１８，２０は、同図中では別個にパターニングされず、一緒にパターニングされる。

図２に、次に行われる前記最初の２つの層１８，２０のパターニングを示す。図中にないレーザ切断用のレーザ装置の適切なパラメータにより、レーザビームによって、最初の２つの層１８，２０の層厚さにわたって、ないしは第２の層の層厚さにわたって延在する切り込み２２を入れ、この切り込みによって、製造すべき電池１０のカソード領域２８が電気的に露出され、他の領域２４，２６から横方向に分離されるようにすることができる。その際に、その下にある集電層１８の複数の領域３０，３２，３４も‐少なくとも切り込み２２の一部において‐横方向に相互に分離される。この分離は図中の実施例では、第２の層（カソード層）２０の複数の領域の分離と同時に行われる。場合によってはオプションとして、コンタクト領域２４を別のパラメータによって、活性カソード材料から分離することができる。ただしその場合には、集電層（第１の層１８）を絶対に損傷してはならない。すなわち導電性に維持しなければならない。これに相応する場所を、図２においてマークＭによって示している。

図３に、第２の層２０上に成膜された第３の層３６と、該第３の層３６上に成膜された第４の層３８とを示す。この第３の層３６は電解質層として形成され、第４の層３８はアノード層として形成されている。ここでも、埋め込まれた層のパターニングは行わない。さらに、カソード層のパターニング部を破線で示す。このパターニング部も埋め込まれている。

後続のパターニングステップにおいて、複数の領域４２，４４，４６を分離するために、レーザビームによって第４の層３８に切り込み４０を入れる。このレーザパターニングにより、第４の層３８（アノード層）をレーザビームによって適切なパラメータで選択的に、該第４の層３８の下にある第３の層３６（電解質層）まで切断し、電池１０のアノード領域４２を該第４の層３８の他の領域４４，４６から電気的に絶縁する。このことは図４に示されている。電気的に絶縁された第２の領域４６が電池パターニング部上に設けられ、これによって後のステップにおいて、埋め込まれた第１の層１８（集電層）とのコンタクトが形成される（ここでは点線で示されている）。

アノード材料に応じて、アノード層（第４の層３８）の直接的なコンタクトが可能であるか、または、アノード層を適切な材料によってコーティングしなければならない。カソード層（第２の層２０）のコンタクトを行うためには、カソード領域において適切な材料をたとえばレーザによって局所的に加熱し、この材料を電解質層（第３の層３６）およびカソード層（第２の層２０）に拡散させることにより、導電スルーコンタクト４８（接続ビア）を形成する。アノード層（第４の層３８）がまだ適切な材料から形成されていない場合には、たとえば適切なペーストを塗布して加熱することができる。カソードのコンタクト面５０とアノードのコンタクト面５２とが形成される。最後に、オプションとして電池１０にパッシベーション層を設けることにより（図示していない）、電池の寿命を延長することができる。このパッシベーション層に対応して、カソードおよびアノードのコンタクトを適合しなければならない。

図５に、上述の場合に埋め込まれるカソード層のコンタクトを「レーザ焼結」によって、すなわち、絶縁されたボンディングパッド領域４６の局所加熱によって行うのが示されている。温度上昇により、たとえばこの領域にも存在する上側の金属または別個に塗布されたペーストの拡散が活性化し、電解質層に局所的にドーピングされる。このようにして、両電極層（第２の層２０および第４の層３８）を上側からコンタクトすることができる。図中に示していない別の実施形態として、下方の電極層（第２の層２０）のコンタクトを横方向に行い、たとえば、基板１４に挿入されるかまたは挿入処理された回路を介して下方の電極層（第２の層２０）のコンタクトを行うか、または、基板裏面からコンタクトを行うために基板１４に設けられたスルーコンタクト（ビア）を介して、下方の電極層（第２の層２０）のコンタクトを行う。導電度に応じて、基板１２自体を給電線として使用することができる。ただし、直列抵抗の如何にかかわらず、電池１０の出力値は低下する。別の実施形態では、第４の層（アノード層３８）を設ける前に第３の層（電解質層）３６を選択的に除去し、このように選択的除去を行わないと埋め込まれてしまう層を露出させてコンタクトできるようにする。パッシベーション層を設ける場合には、コンタクト工程を相応に適合しなければならない。

本発明の方法はマスキング手法に依存しないことにより、基板１４も任意のトポグラフィで（たとえば深いトレンチや孔）でパターニングすることができる。このことはとりわけ、図６に示された３次元薄膜電池５４の製造においても有利である。レーザパターニングは、マスクや、パターニング前の基板１４の状態に依存しないので、場合によっては成膜をパターニングに適合する必要はなく、基板１４に適合すればよくなることがある。３次元薄膜電池５４の基板１４は、たとえば相互に平行な複数のトレンチ５８を有する３次元パターニングされた基板５６であり、このような複数のトレンチ５８によって、３次元に折り曲げられた薄膜電池（３次元薄膜電池５４）を得ることができる。

層１６，１８，２０，３６，３８をプリパターニングすることにより、結果的に、たとえばソーイング時に電池材料が間を塞ぐことによって短絡が発生する危険性が生じることなく、電池１０個体を分離することができる。機能領域は、半導体基板１２の縁部から絶縁される。図中ではアノードの切断線６０は、カソード断面の切断線６２より若干外側にある。切り込み２２，４０を適切に配置することにより、たとえば、電解質等を貫通する最初のレーザパターニング時に材料が反ることに起因して発生する短絡を回避することもできる。

図７に、電池１０のダイシング時の基板１４を示す。ここで重要なのは、レーザパターニングによるソーイング時に短絡を高信頼性で防止できることである。

択一的に‐障害となる反りを生じさせることなく下方の層を適切にパターニングする際には‐薄膜電池の上方の層（第４の層３８）に切り込みのみを入れるステップによっても、アノードのパターニングを行うことができる。このようにしてこの第４の層３８に得られた領域が、アノードのコンタクト面５２を有するアノード領域４２であり、他の領域は、カソード領域２８において該アノードの下方に配置されたカソードのコンタクト領域５０である。

図８に、高感度のＬｉイオン含有層がソーイングまで上方の金属層または第１のパッシベーション層によって保護される実施形態を示す。上方の層（第４の層３８）と金属層またはパッシベーション層とに線６４に沿って所期のように切り込みを入れ、その後に、個々の電池１０の構造全体の部分を線６６に沿ってソーイングによってダイシングすることにより、電池１０が完成する。このことにより、埋め込まれた層のパターニングによって、ソーイング時に短絡が発生しないことが保証される。その後に、（別の）パッシベーション層（たとえばＡｌ_２Ｏ_３をＡＬＤ：原子層成膜法によって）設けることができる。

もちろんこの構成を別の順序で、すなわち、埋め込まれたアノード層と、該アノード層の上方に設けられるカソード層とによって実現することもできる。

基板として考えられる材料は多数存在し、ここで重要なのは、層の成膜時に必要な温度に対して耐性を有することであり、場合によっては、レーザパターニング時の選択性が十分であることも重要になることがある。この材料の例を以下に挙げる：
・シリコン基板。場合によっては、集積回路または集積マイクロメカニカル素子が集積されたシリコン基板、または、スルーコンタクトが設けられたシリコン基板。
・ガラス基板。場合によっては、スルーコンタクトが集積されたガラス基板。
・セラミック
・温度安定性のポリマー。

薄膜電池の個々の機能平面（たとえば集電部、カソード、電解質、アノード、集電部、パッシベーション。図１を参照されたい）は連続的に設けられ、とりわけ成膜される。適切な手法によって処理することにより、典型的には、適合された波長、出力、パルス長、パルス周波数および／または書き込み速度でレーザ手法によって処理することにより、絶縁切り込み部が各層に設けられる。通常はこの絶縁切り込みは、次の層が設けられる前に設けられる。その目的は、所望の層を横方向に高信頼性で絶縁し、かつ、その下にある層を場合によっては損傷したり、下の層の機能を阻害しないようにすることである。

レーザ手法を実施する場合、パターニングをインシチュで行うこともでき、たとえば成膜設備のチャンバの適切な光学窓を通して行うこともできる。切断時に剥離した粒子によってチャンバが汚染されることは、たとえばチャンバの真空排気または保護ガスリンス等の適切な手段によって阻止することができる。

レーザパターニングは基板状態に依存しない。すなわち、たとえばプリパターニングされた基板を大きなトポグラフィで処理することができる（３Ｄ薄膜電池）。

以下の利点が得られる：
・とりわけ遮蔽マスクと比較して、層のパターニングを格段に良好に行えるようになること。基板上（とりわけウェハ上）におけるスペースを格段に効率的に利用し、切断くずを低減することができる。

・簡単な絶縁ステップに限定することにより、基板平面のパターニングをたとえば数分以内で行い、たとえばリソグラフィ法および別個のエッチング法を行う場合と比較して非常に迅速に行うことができる。

・このパターニングは、基板の実際に除去される領域とのみ相互作用する。遮蔽部分が生じない限り、他の領域のパターンおよび形状は任意に選択することができる。それゆえ、基板に深いパターンまたはスルーホールを設けることができる。

・成膜とパターニングとを分離することにより、たとえばＣＶＤ法や遮蔽マスク等、たとえば、完全に平坦に設けられなかった遮蔽マスクで成膜を行う際に発生するようなマスキングも発生しなくなる。

・電池のサイズおよび形状を要件に迅速かつフレキシブルに適合することができ、基板ごとに連続的に適合することも、‐分離容易性を考慮して‐１つの基板で適合することもできる。外部でマスク作製を行うステップは必要なく、レーザプログラミングを変更するだけでよい。

・層を適切にパターニングすることにより、使用電圧を上昇するために複数の異なる電池を直列接続することが、省スペースで「オンチップ」方式で行えるようになる。

・インシチュパターニングを行えることにより、真空破壊や、湿度および空気に敏感に反応するリチウム層と、阻害または損傷の原因となる大気との接触がないように、このような電池１０を作製することができる。こうするためには、すべての必要な層を場合によっては複数の異なるチャンバ内で成膜できる成膜設備に、光学窓を設けるだけでよい。

１２，１４ 基板（半導体基板）
１６ 絶縁層
１８ 第１の層
２０ 第２の層
２２，４０ 切り込み
２４，２６，２８ 分離によって形成された領域
３０，３２，３４ 分離によって形成された領域
３６ 第３の層
３８ 第４の層
４２，４４，４６ 分離によって形成された領域
４８ スルーコンタクト
５０ カソードのコンタクト面
５２ アノードのコンタクト面
５６ ３次元パターニングされた基板
５８ トレンチ
６０ アノードの切断線
６２ カソードの切断線

Claims (7)

1. 薄膜電池（１０）の製造方法であって、
   前記薄膜電池（１０）の積層体を形成するために、基板（１４）の基板表面に複数の層（１６，１８，２０，３６，３８）を連続的に設け、
   設けた前記層のうち少なくとも１つの層（１８，２０，３８）の複数の異なる領域（２４，２６，２８；３０，３２，３４；４２，４４，４６）を横方向に相互に分離する製造方法において、
   前記複数の異なる領域をレーザビームによって分離し、
   前記複数の層のうち１つの層（２０，３８）はカソード層であり、該複数の層のうち１つの層（３８，２０）はアノード層であり、
   前記カソード層および／または前記アノード層は、前記積層体の埋め込み層（１８，２０，３６）として設け、該カソード層および／または該アノード層と外部とのコンタクトのためにスルーコンタクト（４８）を作製することを特徴とする、製造方法。
2. ・第１の層（１８）を前記基板表面上に設けるか、または、該基板表面上に設けられた絶縁層（１６）上に設け、第２の層（２０）を該第１の層（１８）に設けるステップと、
   ・前記第２の層（２０）の複数の領域（２４，２６，２８）を横方向に相互に分離するか、または、前記第１の層（１８）の複数の領域（３０，３２，３４）を横方向に相互に分離しかつ該第２の層（２０）の複数の領域（２４，２６，２８）を横方向に相互に分離するステップと、
   ・前記第２の層（２０）に第３の層（３６）を設け、該第３の層（３６）に第４の層（３８）を設けるステップと、
   ・前記第４の層（３８）の複数の領域（４２，４４，４６）を横方向に相互に分離するか、または、前記第３の層（３６）の複数の領域を横方向に分離しかつ該第４の層（３８）の複数の領域を横方向に相互に分離するステップ
   とを有する、請求項１記載の製造方法。
3. さらに、前記複数の層（１６，１８，２０，３６，３８）を完全または部分的にカバーするカバー層を設ける、請求項１または２記載の製造方法。
4. 前記複数の層のうち少なくとも１つの層の複数の領域（２４，２６，２８；３０，３２，３４；４２，４４，４６）の分離は、該少なくとも１つの層（１８，２０，３８）の分離すべき領域（２４，２４，２８；３０，３２，３４；４２，４４，４６）を相互に電気的に分離する絶縁分離である、請求項１から３までのいずれか１項記載の製造方法。
5. 前記複数の層（１６，１８，２０，３６，３８）のうち少なくとも１つの層を気相成膜設備で設け、前記複数の層のうち少なくとも１つの層（１８，２０，３８）の複数の領域（１８，２０，３８）の分離も該気相成膜設備で行う、請求項１から４までのいずれか１項記載の製造方法。
6. ３次元パターニングされた基板表面を設け、該基板表面に前記複数の層（１６，１８，２０，３６，３８）を設ける、請求項１から５までのいずれか１項記載の製造方法。
7. 設けられた層（１６，１８，２０，３６，３８）のうち少なくとも１つの層をレーザビームによって、少なくとも局所的に除去する、請求項１から６までのいずれか１項記載の製造方法。

Images