CN114242655A - 一种半导体器件的制备方法 - Google Patents
一种半导体器件的制备方法 Download PDFInfo
- Publication number
- CN114242655A CN114242655A CN202111547663.1A CN202111547663A CN114242655A CN 114242655 A CN114242655 A CN 114242655A CN 202111547663 A CN202111547663 A CN 202111547663A CN 114242655 A CN114242655 A CN 114242655A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- substrate
- layer
- oxide layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制备方法，包括：提供衬底，所述衬底上形成有栅极结构；在衬底上形成介质层，所述介质层覆盖所述栅极结构及所述衬底，所述介质层内形成有金属互联结构；对所述介质层进行紫外光照射，利用紫外光提供的能量修复所述介质层的离子损伤，进而改善半导体器件由于等离子损伤造成的漏电问题。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的制备方法。
背景技术
在半导体器件的制作过程中，通常需要在衬底上沉积薄膜以形成所需的器件，例如在衬底上沉积金属薄膜作为金属层，在例如在衬底沉积介质层等，为了提高所沉积薄膜的结构致密性，通常将等离子体工艺和化学气相沉积工艺相结合，例如采用等离子增强化学气相沉积工艺(PECVD)或高密度等离子体化学气相沉积工艺(HDPCVD)进行薄膜沉积。
现有的薄膜沉积技术包括以下步骤：将衬底放置于沉积室中的静电卡盘上；向沉积室通入待反应气体，打开射频源，并采用低射频功率加热待反应气体；最后采用高射频功率电离待反应气体以形成等离子体，并在衬底上沉积形成薄膜。
理论上等离子体总的对外呈电中性，也就是说等离子体内的正离子与负离子是等量的，但实际上进入衬底中的正负离子在局部区域中不是等量的，进而会在所述衬底的表面产生大量的游离电荷。在形成金属互连结构时，金属互连结构会收集衬底上的游离电荷并将大量电荷传至栅极结构上，在栅极结构下方的栅氧化层中形成漏电流，当累积的游离电荷达到一定的数量时，游离电荷会发生放电，对栅氧化层及介质层产生等离子损伤，从而降低半导体器件的耐击穿性能。并且随着近年来半导体器件特征尺寸的不断减小，栅氧化层及介质层的厚度也在不断减小，等离子损伤造成的漏电现象更加严重，甚至会造成器件的报废。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，减小半导体器件的等离子损伤及漏电现象。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
提供衬底，所述衬底上形成有栅极结构；
在衬底上形成介质层，所述介质层覆盖所述栅极结构及所述衬底，所述介质层内形成有金属互联结构；
对所述介质层进行紫外光照射。
可选的，所述紫外光照射的时间大于100s。
可选的，所述紫外光照射中使用的紫外光的波长为315nm～400nm。
可选的，进行紫外光照射时的温度为200℃～450℃。
可选的，形成所述介质层后之后，还包括：
对所述金属互连结构进行低温合金工艺。
可选的，进行低温合金工艺时的温度为200℃～450℃。
可选的，形成所述介质层之后，进行紫外光照射之前，还包括：
刻蚀部分所述金属互连结构上方的所述介质层以露出部分所述金属互连结构。
可选的，形成所述介质层的步骤包括：
在所述衬底上形成氧化层和钝化层，所述金属互连结构形成于所述氧化层内，所述钝化层覆盖所述氧化层。
可选的，所述金属互连结构上方的所述氧化层的厚度不同。
可选的，采用等离子增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成所述介质层。
本发明提供一种半导体器件的制备方法，包括：提供衬底，所述衬底上形成有栅极结构；在衬底上形成介质层，所述介质层覆盖所述栅极结构及所述衬底，所述介质层内形成有金属互联结构；对所述介质层进行紫外光照射，利用紫外光提供的能量修复所述介质层的等离子损伤，进而改善半导体器件由于等离子损伤造成的漏电问题。
附图说明
图1为本发明提供的一种半导体器件的制备方法的流程图；
图2～7为本发明提供的一种半导体器件的制备方法的相应步骤对应的结构示意图；
图8和图9为本发明提供的半导体器件不同紫外光照射时间的漏电测试图；
其中，附图说明为：
100-衬底；102-栅极结构；103a-源极；103b-漏极；104-金属互连层；105-第一氧化层；106-顶层金属层；108-第二氧化层；110-钝化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
图1为本实施例提供的一种半导体器件的制备方法的流程图，如图1所示，本发明提供了一种半导体器件的制备方法，包括：
步骤S1：提供衬底，所述衬底上形成有栅极结构；
步骤S2：在衬底上形成介质层，所述介质层覆盖所述栅极结构及所述衬底，所述介质层内形成有金属互联结构；
步骤S3：对所述介质层进行紫外光照射。
图2～7为本发明提供的一种半导体器件的制备方法的相应步骤对应的结构示意图，下面结合附图2～7对本实施例提供的一种半导体器件的制备方法进行更详细的描述，其中图示了本发明的可选实施例。
如图2所示，提供衬底100，所述衬底100上形成有栅极结构102，对所述栅极结构102两侧的所述衬底100进行离子注入工艺，以在所述栅极结构102两侧的所述衬底100内形成源区103a和漏区103b。
在所述衬底100上形成第一氧化层105，所述第一氧化层105覆盖所述衬底100及所述栅极结构102。所述第一氧化层105内具有若干层叠设置的金属互联层104，所述金属互连层104可以通过诸如插塞等结构至少与一个所述栅极结构102、所述源区103a或所述漏区103b电连接。为了图示方便，下面的图示中不展示所述金属互连层204。
其中，所述第一氧化层105可以是氧化硅或氮化硅，采用等离子增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成所述第一氧化层105。
如图3所示，在所述第一氧化层105上形成金属层，并刻蚀所述金属层以形成图案化的顶层金属层106，所述顶层金属层106与所述金属互连层电连接，进而与所述栅极结构102、所述源区103a及所述漏区103b电连接；所述顶层金属层106与所述金属互联层组成金属互连结构，所述金属互连结构与所述栅极结构102、所述源区103a及所述漏区103b电连接。
进一步的，在所述第一氧化层105及所述顶层金属层106上顺形地形成第二氧化层108，所述第一氧化层105与所述第二氧化层108组成氧化层。由于所述顶层金属层106的图案具有差异，顺形形成的所述第二氧化层108的表面也具有起伏。
所述第二氧化层108完全覆盖所述顶层金属层106的顶面及侧壁，所述第二氧化层108的厚度大于所述顶层金属层108的厚度，所述第一氧化层105上方的所述第二氧化层108的顶面高度高于所述顶层金属层106的顶面高度，防止所述顶层金属层106裸露，进而防止在形成所述第二氧化层108的过程中产生的游离电荷被所述顶层金属层106收集而发生离子损伤。
在本实施例中，所述顶层金属层106的厚度为4μm，所述第二氧化层108的厚度为5.1μm。
所述第二氧化层108可为氧化硅层，并且采用等离子增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成所述第二氧化层108。
如图4所示，对所述第二氧化层108进行平坦化工艺以减薄所述顶层金属层106上方的所述第二氧化层108，其中，所述平坦化工艺可以是化学机械研磨。在对所述第二氧化层108进行平坦化工艺时，由于所述第二氧化层108的表面具有起伏，且所述顶层金属层106上方的所述第二氧化层108的图案不同，所述第二氧化层108的表面各处平坦化的速度不一致。当所述第二氧化层108的一些区域的厚度达到H1时，所述第二氧化层108的另一些区域的厚度可达到厚度H2，厚度H2大于所述厚度H1，一般情况下当所述厚度H1为1.4μm时，所述厚度H2为2.7μm。若对所述第二氧化层108进行化学机械研磨直至所述第二氧化层108的厚度为H2的区域的厚度降低至H1时，所述第二氧化层108的厚度为H1的区域会在研磨过程中持续减薄至厚度低于H1甚至露出所述顶层金属层106。
而在所述第一氧化层105及所述第二氧化层108的沉积过程中，在器件表面形成了大量的游离电荷，若所述顶层金属层106上的所述第二氧化层108过薄，所述顶层金属层108将会收集大量的游离电荷并将游离电荷聚集在栅极结构102中，并形成漏电流，当累积的游离电荷达到一定的数量时，漏电流会产生放电，对所述栅极结构102及所述第一氧化层105产生等离子损伤。
如图5所示，在所述第二氧化层108上顺形地形成钝化层110，以保护所述半导体器件免受潮气、划伤以及沾污的影响，所述钝化层110的材料可为氮化硅。所述氧化层与所述钝化层110组成介质层。
由于所述第二氧化层108的表面具有起伏，在所述第二氧化层108上顺形形成的所述钝化层110的表面也具有起伏，所述顶层金属层106不同图案上的所述钝化层100的厚度与第二氧化层108的厚度之和不同。
如图6和图7所示，刻蚀所述顶层金属层106上的所述钝化层110及所述第二氧化层108，以在所述顶层金属层106上形成贯通的开口，实现所述顶层金属层106与外界的连接。
参阅图6，由于所述顶层金属层106不同图案上的所述钝化层110的厚度与第二氧化层108的厚度之和不同，在刻蚀形成所述开口的过程中，当一部分区域形成贯通的所述开口露出所述顶层金属层106时，另一部分区域的的所述顶层金属层106未露出。
参阅图7，继续刻蚀所述顶层金属层106上的所述钝化层110及所述第二氧化层108，使全部区域的所述顶层金属层106上形成贯通的所述开口，在继续刻蚀的过程中，提前露出的部分所述顶层金属层106会持续收集器件表面的游离电荷，与另一部分所述顶层金属层106之间形成电势差，产生漏电现象，使所述介质层及所述栅极结构102产生等离子损伤。
进一步的，对所述半导体器件进行低温合金工艺(alloy)，以提高器件的电学性能及可靠性；低温合金工艺中的加热过程可以修复发生等离子损伤的所述栅氧化层。
进行低温合金工艺的温度为200℃～450℃。
继续参阅图7，对所述半导体器件进行紫外光照射，由于氧化硅及多晶硅均为透光材料，所述紫外线可以透过所述第一氧化层105、第二氧化层108到达所述栅极结构102，所述紫外光可以提供大量能量以对所述栅极结构102及所述介质层中被漏电流破坏的离子键进行修复，减少所述栅极结构102及所述介质层的等离子损伤。
其中，进行所述紫外光照射中使用的紫外光的波长为315nm～400nm；紫外光照射的时间大于100s；紫外光照射的过程中温度为200℃～450℃，防止温度过高对所述半导体器件造成不可修复的损伤。
图8和图9为本发明提供的半导体器件不同紫外光照射时间的漏电测试图，如图8和图9所示，对于半导体器件进行一定时间后的紫外线光照射后，所述半导体器件的漏电量明显减小，漏电现象得到了极大的改善，且所述半导体器件的漏电量随着紫外光照射时间的增加而减小。图8与图9中测试使用的半导体器件的特征尺寸不同，对比两个特征尺寸不同的半导体器件进行相同时间的紫外光照射后的漏电测试情况可知——对于不同特征尺寸的半导体器件进行相同时间的紫外光照射后，漏电现象的改善情况会有差异，但都有明显的改善，并且所述半导体器件的漏电量会随着紫外光照射时间的增加而减小，漏电现象得到更好的改善，在实际应用中技术人员可以根据半导体器件的实际需求调整紫外光照射的时间，以获得更加理想的器件性能。
综上，本发明提供一种半导体器件的制备方法，包括：提供衬底100，所述衬底100上形成有栅极结构102；在衬底100上形成介质层，所述介质层覆盖所述栅极结构102及所述衬底100，所述介质层内形成有金属互联结构；对所述介质层进行紫外光照射。利用紫外光提供的能量修复所述介质层的离子损伤，进而改善半导体器件在形成所述介质层时对所述介质层及所述栅极结构102造成的等离子损伤及漏电问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有栅极结构；
在衬底上形成介质层，所述介质层覆盖所述栅极结构及所述衬底，所述介质层内形成有金属互联结构；
对所述介质层进行紫外光照射。
2.如权利要求1所述的一种半导体器件的制备方法，其特征在于，所述紫外光照射的时间大于100s。
3.如权利要求1所述的一种半导体器件的制备方法，其特征在于，所述紫外光照射中使用的紫外光的波长为315nm～400nm。
4.如权利要求1所述的一种半导体器件的制备方法，其特征在于，进行紫外光照射时的温度为200℃～450℃。
5.如权利要求1所述的一种半导体器件的制备方法，其特征在于，形成所述介质层后之后，还包括：
对所述金属互连结构进行低温合金工艺。
6.如权利要求5所述的一种半导体器件的制备方法，其特征在于，进行低温合金工艺时的温度为200℃～450℃。
7.如权利要求1所述的一种半导体器件的制备方法，其特征在于，形成所述介质层之后，进行紫外光照射之前，还包括：
刻蚀部分所述金属互连结构上方的所述介质层以露出部分所述金属互连结构。
8.如权利要求1所述的一种半导体器件的制备方法，其特征在于，形成所述介质层的步骤包括：
在所述衬底上形成氧化层和钝化层，所述金属互连结构形成于所述氧化层内，所述钝化层覆盖所述氧化层。
9.如权利要求8所述的一种半导体器件的制备方法，其特征在于，所述金属互连结构上方的所述氧化层的厚度不同。
10.如权利要求1所述的一种半导体器件的制备方法，其特征在于，采用等离子增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成所述介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111547663.1A CN114242655A (zh) | 2021-12-16 | 2021-12-16 | 一种半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111547663.1A CN114242655A (zh) | 2021-12-16 | 2021-12-16 | 一种半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242655A true CN114242655A (zh) | 2022-03-25 |
Family
ID=80757547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111547663.1A Pending CN114242655A (zh) | 2021-12-16 | 2021-12-16 | 一种半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242655A (zh) |
-
2021
- 2021-12-16 CN CN202111547663.1A patent/CN114242655A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338826B1 (ko) | 커패시터의 전하저장전극 형성방법 | |
| JP5975605B2 (ja) | 薄膜電池の製造方法および薄膜電池 | |
| JP2003163264A (ja) | エアギャップの銅のインタコネクト | |
| CN113644028B (zh) | 一种分离栅功率器件及其制造方法 | |
| WO1992012538A1 (en) | Semiconductor memory of dynamic type | |
| CN112509979B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| US7615386B2 (en) | Thick oxide film for wafer backside prior to metalization loop | |
| US8343842B2 (en) | Method for reducing plasma discharge damage during processing | |
| KR101937512B1 (ko) | 반도체 장치 및 이의 제조방법 | |
| EP1417704A2 (en) | Method of manufacturing a non-volatile memory | |
| CN114242655A (zh) | 一种半导体器件的制备方法 | |
| CN114420634A (zh) | 一种半导体器件的制备方法 | |
| US7528019B2 (en) | Method of fabricating thin film transistor of thin film transistor liquid crystal display and method of fabricating liquid crystal display | |
| CN106024622B (zh) | 自对准硅化物阻挡层的制造方法 | |
| CN116206958A (zh) | 一种半导体器件制备方法 | |
| US6406950B1 (en) | Definition of small damascene metal gates using reverse through approach | |
| US20080311743A1 (en) | Method of fabricating opening and plug | |
| CN106229296A (zh) | 阵列基板中金属层的形成方法以及tft阵列基板 | |
| US8558319B2 (en) | Semiconductor memory devices and methods of manufacturing the same | |
| CN112366179A (zh) | 半导体器件结构和制备方法 | |
| CN104124150A (zh) | 半导体器件的形成方法 | |
| KR20000010154A (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| US7795104B2 (en) | Method for fabricating device structures having a variation in electrical conductivity | |
| KR100759258B1 (ko) | 반도체소자의 제조방법 | |
| CN101661898A (zh) | 层间介质层、半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |