JP5960369B1 - 階段構造を含む半導体デバイスおよびこれに関連する方法 - Google Patents

階段構造を含む半導体デバイスおよびこれに関連する方法 Download PDF

Info

Publication number
JP5960369B1
JP5960369B1 JP2015563030A JP2015563030A JP5960369B1 JP 5960369 B1 JP5960369 B1 JP 5960369B1 JP 2015563030 A JP2015563030 A JP 2015563030A JP 2015563030 A JP2015563030 A JP 2015563030A JP 5960369 B1 JP5960369 B1 JP 5960369B1
Authority
JP
Japan
Prior art keywords
memory array
array block
semiconductor device
conductive layers
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015563030A
Other languages
English (en)
Other versions
JP2016526782A (ja
Inventor
イップ，アーロン
タン，チアン
ワン ハ，チャン
ワン ハ，チャン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Application granted granted Critical
Publication of JP5960369B1 publication Critical patent/JP5960369B1/ja
Publication of JP2016526782A publication Critical patent/JP2016526782A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

三次元メモリデバイスなどの半導体デバイスは、導電性層の積層および階段構造を含むメモリアレイを含む。階段構造は、メモリアレイの第一部分および第二部分の間に配置され、導電性層の積層の其々の導電性層に対する接触領域を含む。メモリアレイの第一部分は、積層上の特定の方向に延びる第一の複数の選択ゲートを含む。メモリアレイの第二部分は、導電性層の積層上の特定の方向に延びる第二の複数の選択ゲートを含む。垂直方向メモリデバイスを含むこのような半導体デバイスの形成方法および動作方法も開示される。【選択図】図３

Description

本出願は、２０１３年７月１日に出願された米国特許出願整理番号１３／９３２，５５１、“ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ ＩＮＣＬＵＤＩＮＧ ＳＴＡＩＲ ＳＴＥＰ ＳＴＲＵＣＴＵＲＥＳ，ＡＮＤ ＲＥＬＡＴＥＤ ＭＥＴＨＯＤＳ”の出願日の利益を享受する権利を主張する。
本開示の実施形態は、接触領域を画定する階段構造を含む三次元半導体デバイスなどの装置、およびこのような半導体デバイスの形成方法と動作方法に関する。
半導体産業は、メモリダイにつきより多くのメモリセルを備えるメモリデバイスを作成するための方法を継続的に模索してきた。不揮発性メモリ（例えば、ＮＡＮＤフラッシュメモリ）においては、メモリ密度を増加させる一方法は、垂直方向メモリアレイを使用することであり、垂直方向メモリアレイは、三次元（３−Ｄ）メモリアレイとも称される。一種の垂直方向メモリアレイは、導電性材料（例えば、ワード線プレート、制御ゲートプレート）の層（例えば、レイヤー、プレート）内に開口（例えば、孔）を通って延びる半導体ピラーを含み、半導体ピラーと導電性材料との各接合に誘電材料を有する。このように、複数のトランジスタを各ピラーに沿って形成することができる。垂直方向メモリアレイ構造は、トランジスタの従来の平面（例えば二次元）配置を有する構造と比較すると、ダイ上に上方（例えば、垂直方向）にアレイを構築することによってダイの単位面積に配置されるトランジスタ数を増加させることを可能とする。
垂直方向メモリアレイおよびその形成方法は、例えば、Ｋｉｔｏらによる米国特許出願公報２００７／０２５２２０１；Ｔａｎａｋａらによる“Ｂｉｔ Ｃｏｓｔ Ｓｃａｌａｂｌｅ Ｔｅｃｈｎｏｌｏｇｙ ｗｉｔｈ Ｐｕｎｃｈ ａｎｄ Ｐｌｕｇ Ｐｒｏｃｅｓｓ ｆｏｒ Ｕｌｔｒａ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｆｌａｓｈ Ｍｅｍｏｒｙ，”Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１４−１５（２００７）；Ｆｕｋｕｚｕｍｉらによる“Ｏｐｔｉｍａｌ Ｉｎｔｅｇｒａｔｉｏｎ ａｎｄ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｖｅｒｔｉｃａｌ Ａｒｒａｙ Ｄｅｖｉｃｅｓ ｆｏｒ Ｕｌｔｒａ−Ｈｉｇｈ Ｄｅｎｓｉｔｙ，Ｂｉｔ−Ｃｏｓｔ Ｓｃａｌａｂｌｅ Ｆｌａｓｈ Ｍｅｍｏｒｙ，”ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐｐ．４４９−５２（２００７）；Ｅｎｄｏｈらによる“Ｎｏｖｅｌ Ｕｌｔｒａｈｉｇｈ−Ｄｅｎｓｉｔｙ Ｆｌａｓｈ Ｍｅｍｏｒｙ ｗｉｔｈ ａ Ｓｔａｃｋｅｄ−Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（Ｓ−ＳＧＴ）Ｓｔｒｕｃｔｕｒｅｄ Ｃｅｌｌ，”ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．５０，ｎｏ．４，ｐｐ．９４５−９５１（Ａｐｒ．，２００３）に記述される。
従来の垂直方向メモリアレイは、書き込み、読み出し、または消去動作のために３−Ｄアレイ内のメモリセルが一意的に選択され得るように、導電性材料（例えば、ワード線プレート）とアクセス線（例えばワード線）との間に電気接続を含む。電気接続を形成する一の方法には、導電性材料の端部にいわゆる“階段（ｓｔａｉｒ ｓｔｅｐ）”構造を形成することを含む。階段構造は、接触領域を画定する個々の“ステップ（ｓｔｅｐ）”を含み、そのステップ上で、垂直方向の導体は、其々の導電性材料にわたって電気的アクセスを提供するために提供される。
垂直方向階段状メモリアレイによって覆われる面積を減少させるための代替的構造および方法と共に、このような構造の製造時のコストにおけるさらなる改良およびコスト低減が望まれる。さらに、より多数のメモリセルおよび導電性層を含む構造の形成における改良が望まれる。
従来の階段構造を含む半導体デバイス構造の部分的切断斜視図を示す。 二つの細長いメモリアレイブロックおよび細長いメモリアレイブロックの各々の縦方向端における従来の階段構造を示す半導体デバイス構造の一部の上面図を示す。 本開示の一実施形態による半導体デバイス構造のメモリアレイブロックの図を示す。本開示の一実施形態による４つの階段構造を含むメモリアレイブロックの斜視図を示す。 本開示の一実施形態による半導体デバイス構造のメモリアレイブロックの図を示す。破線Ａによって示される図３のメモリアレイブロックの一部の斜視図を示す。 本開示の一実施形態による半導体デバイス構造のメモリアレイブロックの図を示す。破線Ａによって示される図３のメモリアレイブロックの一部の上面図を示す。
以下の説明は、本開示の実施形態の十分な説明を提供するために、材料の種類、材料の厚さおよび処理条件などの具体的詳細事項を提供する。しかしながら、本開示の実施形態は、これらの具体的詳細事項を使用することなく実現されてもよいことを当業者には理解されたい。実際には、本開示の実施形態は、業界で使用される従来の作製技術と組み合わせて実現されてもよい。
以下の詳細な説明においては、本明細書の一部を形成する添付の図面に対して参照がなされ、図面においては、例示として、本開示が実現され得る特定の実施形態が示される。これらの実施形態は、本開示を当業者が実現することを可能とするように十分詳細に記述される。しかしながら、他の実施形態が使用されてもよく、構造的、論理的および電気的変更が本開示の範囲から逸脱することなく行われてもよい。本明細書で提示される図示は、あらゆる特定のシステム、デバイスまたは構造の実際の外観であることを意味するのではなく、本開示の実施形態を説明するために使用される単なる理想的な表現に過ぎない。本明細書に提示される図面は、必ずしも同じ縮尺で描かれるとは限らない。種々の図面内の類似の構造または類似のコンポーネントは、読者の利便性のために、同一または類似の参照番号を保持することがある。しかしながら、参照番号の類似性は、寸法、組成、構成または如何なる他の特性においても構造またはコンポーネントが必ずしも同一であることを意味するものではない。
本明細書に記述される材料は、他に特に指定がなければ、スピンコーティング、ブランケットコーティング、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、プラズマ増強ＡＬＤ、または物理蒸着（ＰＶＤ）を含むがそのいずれにも限定はされない如何なる好適な技術によって形成されてもよい。形成される特定の材料により、材料を堆積または成長させるための技術が当業者によって選択されてもよい。本明細書に記述され図示される材料は層として形成されてもよいが、材料は、そのように限定されることはなく、他の三次元構造で形成されてもよい。
本明細書で用いられるように、与えられたパラメータ、特性または条件についての“実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）”という語は、許容可能な製造公差内などの小程度の差異で、与えられたパラメータ、特性または条件が満たされることを当業者が理解する程度を意味し、含む。例示として、実質的に満たされる特定のパラメータ、特性または条件により、パラメータ、特性または条件は、少なくとも９０％満たされるか、少なくとも９５％満たされるか、または少なくとも９９％満たされる可能性がある。
本明細書で用いられるように、“半導体デバイス構造（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｓｔｒｕｃｔｕｒｅ）”という語句は、半導体デバイスの形成において使用される構造、デバイスまたはシステムを意味し、含み、その最終形状で半導体デバイスに存在してもよいし、存在しなくてもよい。例えば、半導体デバイス構造は、半導体デバイスまたはシステムの少なくとも一部を含む半導体デバイス、またはシステムまたは最終構造の形成中に存在する中間構造であってもよい。“半導体デバイス構造”は、メモリ、ソーラーセル、発光ダイオード（ＬＥＤ）、プロセッサ、および一つ以上の半導体材料を含むか或いは含まない他のデバイスおよびシステムを包含する。
本明細書で用いられるように、“第一の（ｆｉｒｓｔ）”“第二の（ｓｅｃｏｎｄ）”、“上方（ｏｖｅｒ）”、“下方（ｕｎｄｅｒ）”、“上（ｏｎ）”、“下にある（ｕｎｄｅｒｌｙｉｎｇ）”などのあらゆる関係を示す語は、本開示および添付の図面を理解するうえで明瞭性および簡便のために使用されるものであり、文脈が明確に示さない限りは、如何なる特定の優先度、方向または順序を含蓄せず、または如何なる特定の優先度、方向または順序に依存するものではない。
本明細書で用いられるように、“垂直方向（ｖｅｒｔｉｃａｌ）”および“水平方向（ｈｏｒｉｚｏｎｔａｌ）”という語は、記述される構造がその内部または上に形成される主要な基板平面についてのものであって、必ずしも地球の重力場によって定義されるものではない。“水平”方向は、基板の主要平面に対して実質的に平行な方向であり、“垂直”方向は、基板の主要平面に対して実質的に垂直な方向である。基板の主要平面は、従来の半導体ウェーハ基板の実質的に平面の円形表面などによって、基板の他の表面と比較して比較的大きい面積を有する基板表面によって画定される。
本明細書で用いられるように、“横方向（ｌａｔｅｒａｌ）”および“横方向に（ｌａｔｅｒａｌｌｙ）”という語は、細長い部材の幅にわたって水平に延び、細長い部材の縦軸に対して実質的に垂直な方向のことを称する。特に断らない限りは、本明細書で言及される“横方向”の方向は、細長いメモリアレイブロックについてのものである。例えば、細長い部材の横方向側面表面（即ち、横方向に面する表面）は、細長い部材の縦方向端の間で、および細長い部材の垂直方向の低部表面と上部表面の間で、細長い部材に沿って延びてもよい。
本明細書で用いられるように、“結合される（ｃｏｕｐｌｅｄ ｔｏ）”という語句は、直接的なオーミック接続または間接的接続を介して（例えば、別の素子を介して）電気的に接続されるなど、互いに動作可能なように接続される素子のことを称する。
導電性材料（例えば、導電性層、導電性レイヤー、導電性プレート）上の接触（電極、ｃｏｎｔａｃｔ）領域を画定する階段構造を含む半導体デバイス（例えば、三次元ＮＡＮＤメモリデバイスなどの垂直方向メモリデバイス）が開示され、そのようなデバイスを形成する方法も開示される。本開示の半導体デバイスは、メモリアレイブロックの横方向側面表面に沿って一つ以上の階段構造を含んでもよい。幾つかの実施形態においては、接触領域は、２つ以上の階段構造内のメモリアレイブロックに沿って配置されてもよい。幾つかの実施形態においては、階段構造は、メモリアレイブロックの横方向側面表面から凹んでいてもよい。幾つかの実施形態においては、階段構造は、メモリセルの垂直方向ストリング間の縦方向など、メモリアレイブロックの縦方向端の間のメモリアレイブロックに沿って縦方向位置に配置されてもよい。階段構造は、内部（例えば、メモリアレイブロックの縦方向端の間およびメモリアレイブロックの横方向側面表面間）に配置され得るので、階段構造は、メモリアレイブロックのメモリアレイ領域間の“階段の吹き抜け（ｓｔａｉｒｗｅｌｌ）”と考えられてもよい。メモリアレイブロックの横方向側面表面に沿った接触領域を配置する結果、メモリアレイブロックにさらに横方向の幅を追加することなく（または、最小限の横方向幅を追加することによって）、メモリアレイブロック内で使用される導電性層の数を増加させる可能性がある。さらに、アクセス線は、メモリアレイブロックに如何なる横方向幅も追加することなく（または、最小限の横方向幅を追加することによって）、隣接するアクセス線間の電気的ストレスを減少させるために、互いにより長い距離で物理的に分離されてもよい。本明細書で記述される不揮発性メモリデバイスは、特にＮＡＮＤデバイスを指しているが、本開示はそれに限定されることはなく、他の半導体およびメモリデバイスに適用されてもよい。
図１および図２ならびに本明細書におけるそれに付随する記述は、本開示の実施形態に関する当業者の理解を向上するために提供されるものであって、あらゆる目的のために従来技術として出願人によって認められるものではない。
図１は、導電性層１０５（例えば、導電性レイヤー、導電性プレート）にアクセス線１０６を接続するための接触領域を画定するための階段構造１２０を含む三次元（３−Ｄ）半導体デバイス構造１００の一部の部分的切断斜視図を示す。半導体デバイス構造１００は、例えば、ＮＡＮＤフラッシュメモリアレイを含んでもよい。半導体デバイス構造１００は、互いに直列に結合されたメモリセル１０３の垂直方向ストリング１０１を含んでもよい。垂直方向ストリング１０１は、垂直方向に延び、データ線１０２、ソース層１０４、導電性層１０５、アクセス線１０６、第一の選択ゲート１０８（例えば、上部選択ゲート、ドレイン選択ゲート（ＳＧＤ））、選択線１０９、第二の選択ゲート１１０（例えば、下部選択ゲート、ソース選択ゲート（ＳＧＳ））などの導線および導電性層に直交してもよい。垂直方向導電性接触１１１は、第一の選択ゲート１０８に対する選択線１０９、導電性層１０５に対するアクセス線１０６など、図示されたように、互いにコンポーネントを電気的に接続してもよい。半導体デバイス構造１００は、メモリアレイ下に配置された制御ユニット１１２も含み、制御ユニット１１２は、ストリングドライバ回路、パスゲート、ゲートを選択するための回路、導線（例えば、データ線１０２、アクセス線１０６）を選択するための回路、信号を増幅するための回路、信号を検知するための回路のうちの少なくとも一つを含んでもよい。制御ユニット１１２は、例えば、データ線１０２、ソース層１０４、アクセス線１０６、第一の選択ゲート１０８、第二の選択ゲート１１０に電気的に結合されてもよい。
図１に示された素子間の絶縁材料は、明瞭性のために図１から省略されている。絶縁材料は、例えば、酸化物材料または本技術分野で既知の別の誘電材料で形成されてもよい。導電性材料および構造は、本技術分野で既知の金属材料、ポリシリコン材料または他のドープされているか、もしくはドープされていない導電性材料で形成されてもよい。さらに、メモリセル１０３の垂直方向ストリング１０１など半導体デバイス構造１００の他のフィーチャをより明確に図示するために、幾つかの導電性層１０５、アクセス線１０６、選択線１０９、垂直方向導電性接触１１０などの幾つかのコンポーネントも、図１から省略される。例えば、図１は、４つの導電性層１０５のみを示しているが、半導体デバイス構造１００は、実際には、１６，３２または６４個の導電性層１０５など、如何なる数の導電性層１０５を含んでもよい。さらに、図１は、種々のコンポーネントおよび電気接続を明確に図示するために、メモリセル１０３のブロックの端部のみを図示する。実際には、メモリセル１０３のブロックは、図２を参照して以下に説明されるように、図１の右側に非常に長い距離で縦方向に延びてもよい。
第一の選択ゲート１０８は、第一の方向ｘに（例えば、図１の左右に）水平に延びてもよく、垂直方向ストリング１０１の第一の端部（例えば、上端）でメモリセル１０３の垂直方向ストリング１０１の第一グループのそれぞれと結合されてもよい。第二の選択ゲート１１０は、実質的に平面構造で形成されてもよく、メモリセル１０３の垂直方向ストリング１０１の第二の逆端（例えば、下端）で垂直方向ストリング１０１に結合されてもよい。
データ線１０２（例えばビット線）は、第一の選択ゲート１０８が延びる第一の方向に対してある角度（例えば、垂直）を有する第二の方向ｙ（例えば、図１では上下）に水平方向に延びてもよい。データ線１０２は、垂直方向ストリング１０１の第一の端部（例えば、上端）で垂直方向ストリング１０１の第二グループのそれぞれと結合されてもよい。それぞれ第一の選択ゲート１０８に結合された第一グループの垂直ストリング１０１は、それぞれデータ線１０２に結合された垂直方向ストリング１０１の第二グループと特定の垂直方向ストリング１０１を共有してもよい。このように、特定の垂直方向ストリング１０１は、特定の第一の選択ゲート１０８と特定のデータ線１０２との交点で選択されてもよい。
導電性層１０５（例えば、ワード線プレート）は、其々水平面において延びてもよい。各導電性層１０５がメモリセル１０３の垂直方向ストリング１０１の全てに結合され、メモリセル１０３の垂直方向ストリング１０１が導電性層１０５の積層を通って垂直方向に延びるように、導電性層１０５は、垂直方向に積層されてもよい。導電性層１０５は、導電性層１０５が結合されるメモリセル１０３の制御ゲートに結合されてもよいし、制御ゲートを形成してもよい。各導電性層１０５は、メモリセル１０３の特定の垂直方向ストリング１０１の一つのメモリセル１０３に結合されてもよい。
第一の選択ゲート１０８および第二の選択ゲート１１０は、特定のデータ線１０２およびソース層１０４の間のメモリセル１０３の特定の垂直方向ストリング１０１を選択するように動作してもよい。このように、特定のメモリセル１０３は、特定のメモリセル１０３に結合される好適な第一の選択ゲート１０８、第二の選択ゲート１１０および導電性層１０５の動作によって（例えば、選択によって）、選択され、データ線１０２に電気的に結合されてもよい。
図１に示されるように、導電性層１０５は、垂直方向導電性接触１１１で導電性層１０５にアクセス線１０６（例えば、ワード線）を其々結合するための接触領域を画定するために、導電性層１０５の端部に沿って（例えば、図１に図示される場合は、導電性層１０５の左端に沿って）階段構造１２０を含むように構成されてもよい。このように、導電性層１０５の一部は、階段構造１２０の其々階段として形成されてもよい。階段構造１２０は、異なる垂直方向の高さで接触領域（“階段”とも称される）を含み、水平方向に異なる距離に延びる構造であってもよい。例えば、下地基板に比較的近接する導電性層１０５の接触領域は、下地基板から比較的距離がある導電性層１０５の接触領域を超えて、水平方向に伸びてもよい。十分な大きさを有するより低い階段上の接触領域を画定して、接触領域に結合され、次の高さの階段からは電気的に分離された垂直方向導電性接触１１１を形成するために、より低い階段は、水平方向に次の高さの階段よりも十分な距離延びてもよい。階段構造１２０は、図２を参照して以下に説明されるように、メモリアレイブロックの縦方向端に形成されてもよい。
図２を参照すると、簡略化された半導体デバイス構造２００は、互いに横方向に隣接して配置された二つのメモリアレイブロック２５０の上面図を示すように図示される。メモリアレイブロック２５０の各々は、その縦方向端で従来の階段構造２２０を含んでもよい。従来、多くのメモリアレイブロック２５０が半導体デバイス構造２００内で互いに横方向に隣接して配置される。各メモリアレイブロック２５０は、図１に示された構造と類似しているが、図２のメモリアレイブロック２５０は、説明を簡潔にするために、図１の完全な構造よりも少ない数の導電性層２０５を含むものとして示される。図２に例示として示されるように、各メモリアレイブロック２５０は、４つの導電性層２０５（例えば、ワード線プレート）を通って延びる垂直方向メモリストリング２０１を含んでもよい。ｘ方向に水平方向に延びる第一の選択ゲート２０８（例えば、上部選択ゲート、ドレイン選択ゲート（ＳＧＤ））およびｘ方向に対してある角度を有する（例えば垂直な）ｙ方向に水平方向に延びるデータ線２０２（例えば、ビット線）は、垂直方向メモリストリング２０１の上部端に結合されてもよい。各メモリアレイブロック２５０の縦方向端（例えば、図２からみると左端）に形成される階段構造２２０は、垂直方向導電性接触２１１を使用して其々の導電性層２０５にアクセス線２０６（例えば、ワード線）を結合するための接触領域を形成してもよい。各メモリアレイブロック２５０は、図２に示されるように、横方向の幅Ｗおよび縦方向の長さＬを有する。これは、例示であり、限定するわけではないが、幅Ｗは、約２μｍから約２０μｍのオーダであり、長さＬは、約数百または数千ミクロンのオーダであってもよい。さらに、各ブロック２５０は、其々の第一の選択ゲート２０８に各々対応するサブブロックを含んでもよい。例えば、図２に示される各ブロック２５０は、二つの第一の選択ゲート２０８を含み、したがって、二つの対応するサブブロックを含む。
一般的に言うと、３−Ｄ半導体デバイス技術が進歩するにつれて、より高い垂直方向の高さにブロックを形成し、より多数の導電性層（例えば、ワード線プレート）を有することによって、さらなるフィーチャ密度（例えば、単位面積当たりのメモリセル数）が部分的には提供されてきた。しかしながら、ブロック毎の導電性層を増加させることは、対応する接触領域およびアクセス線数を増加させることを必要とする。例示として図２を参照すると、各階段構造２２０内に追加の階段を形成することによって追加接触領域が画定されてもよい。しかしながら、追加のアクセス線２０６用に十分な空間を提供するため、従来は、追加の階段を形成することにより、より大きい幅Ｗで各メモリアレイブロック２５０を形成することを必要とすることがある。さらに、各ブロック２５０内の全メモリセルに一意的にアクセスするために使用されるブロック２５０毎の第一の選択ゲート２０８および対応するサブブロックの数は、幅Ｗが増加するにつれて増加することがある。例えば、図２の各ブロック２５０が、図示された４つではなく、８つの導電性層２０５および８本のアクセス線２０６を含む場合、幅Ｗおよびブロック２５０毎の第一の選択ゲート２０８の数および対応するサブブロックは、追加アクセス線２０６を収容するためにほぼ倍になる可能性がある。しかしながら、幅Ｗおよび／またはブロック２５０毎の第一の選択ゲート２０８の数および対応するサブブロックが増加することは、望ましくないことがある。或いは、またはさらに、アクセス線２０６は、与えられた幅Ｗに追加アクセス線２０６を適合させるために、より小さい寸法（例えばピッチ）で形成されてもよい。しかしながら、アクセス線２０６の寸法を縮小することは、より高度で高価なリソグラフィーツールを必要とするなど、アクセス線２０６を形成するコストを顕著に増加させる可能性がある。さらに、アクセス線２０６の寸法を縮小することによって、互いに近接して形成される隣接するアクセス線２０６の間の電気的ストレス（例えば、誘電体にわたるストレス）の増加などによって、性能上の問題を引き起こす可能性がある。
図３から図５を参照して、本開示による少なくとも一つのメモリアレイブロック３５０を含む半導体デバイス構造３００の一実施形態が示される。メモリアレイブロック３５０は、メモリアレイブロック３５０の横方向側面表面３６０などに沿って、縦方向端ではなく、メモリアレイブロック３５０の縦方向端の間に配置された一つ以上の階段構造３４０Ａ、３４０Ｂ、３４０Ｃ、３４０Ｄ（一般的に参照番号３４０によって参照される）を含んでもよい。さらに、一つ以上の階段構造３４０は、メモリアレイブロック３５０の対向する横方向側面表面３６０の間に各々配置されてもよい。この方法で一つ以上の階段構造３４０を配置することによって、メモリアレイブロック３５０の横方向幅Ｗの増加を導くことなく、および／またはより小さい寸法で（例えば、ピッチを縮小して）アクセス線３０６を形成することなく、あらゆる数の導電性層３０５の使用を可能にすることがある。実際には、本開示に従うメモリアレイブロック３５０の実施形態は、以下に記述されるように、横方向幅Ｗを減少することを可能にし、および／または隣接するアクセス線３０６のあいだでより大きい寸法および／またはより長い距離でアクセス線３０６を形成することによって、隣接するアクセス線３０６間の電気的ストレスを軽減してもよい。さらに、アクセス線３０６がより大きい寸法で形成される実施形態においては、アクセス線３０６を通る電気抵抗が低減されてもよい。
メモリアレイブロック３５０は、垂直方向の積層に配置され、実質的に平面の絶縁材料（明瞭性のために図示せず）によって分離された、実質的に平面の、細長い導電性層３０５（例えば、ワード線プレート）を含んでもよい。図３および図４に示されるように、メモリアレイブロック３５０は、例えば、３２個の導電性層３０５を含んでもよい。しかしながら、本開示は、３２個の導電性層３０５を有するメモリアレイブロック３５０に限定されることはない。むしろ、本開示によるメモリアレイブロックは、如何なる数の導電性層３０５を含んでもよい。これは、例示であり、限定するわけではないが、本開示のメモリアレイブロックは、１６個以上の導電性層３０５、例えば、１６，３２，６４または１２８個の導電性層３０５を含んでもよい。幾つかの実施形態においては、メモリアレイブロック３５０は、３２以上の導電性層３０５、例えば、６４または１２８個の導電性層３０５を含んでもよい。
上述されたように、一つ以上の階段構造３４０は、メモリアレイブロック３５０の対向する横方向側面表面３６０の間で横方向側面表面３６０に沿って、メモリアレイブロック３５０の縦方向端の間に配置されてもよい。幾つかの実施形態においては、メモリアレイブロック３５０の縦方向端は、階段構造を欠くものであってもよい。図３に示されるように、第一の階段構造３４０Ａは、下地基板に最も近い８個の導電性層３０５など、導電性層３０５の第一部分を電気的に接触するための接触領域を画定してもよい。第二の階段構造３４０Ｂは、下地基板に次に近い８個の導電性層３０５などの、導電性層３０５の第二部分を電気的に接触するための接触領域を画定してもよい。第三の階段構造３４０Ｃは、下地基板に次に近い８個の導電性層３０５など、導電性層３０５の第三部分を電気的に接触するための接触領域を画定してもよい。第四の階段構造３４０Ｄは、下地基板から最も遠い８個の導電性層３０５など、導電性層３０５の第四部分を電気的に接触するための接触領域を画定してもよい。階段構造３４０は、階段構造３４０を欠く導電性層３０５の他の部分など、一つ以上の構造によって、互いから分離されてもよい。
図３から図５には、階段構造３４０の各々が８個の導電性層３０５に対する接触領域を画定するものとして図示されているが、本開示はそのように限定されることはない。これは、例示であり、限定するわけではないが、各階段構造３４０は、４，８，１２，１６または１６より多い導電性層３０５に対する接触領域を画定してもよい。さらに、４個の階段構造３４０Ａから３４０Ｄが図３に示されているが、如何なる数の階段構造３４０が使用されてもよい。例えば、幾つかの実施形態においては、メモリアレイブロック３５０は、１、２、３，４、または５以上（例えば、８個）の階段構造３４０を含んでもよい。階段構造の数は、例えば、製造および空間の考慮に基づいて選択されてもよい。例えば、製造の複雑性およびコスト、導電性層３０５の数量、メモリアレイブロック３５０の所望の横方向幅Ｗなどに基づいて、与えられたメモリアレイブロック３５０内の階段構造３４０の数および各階段構造３４０によって画定される接触領域の数を当業者は選択してもよい。
メモリセルの垂直方向ストリング３０１（図５）は、図１の垂直方向ストリング１０１および図２の垂直方向ストリング２０１を参照して上述されたように、導電性層３０５を通って延びてもよい。第一の選択ゲート３０８（例えば、上部選択ゲート、ドレイン選択ゲート（ＳＧＤ））は、第一の水平方向においてメモリアレイブロック３５０に沿って実質的に縦方向に延び、メモリセルの垂直方向ストリング３０１の端部（例えば上部端）に結合されてもよい。メモリアレイブロック３５０は、其々の第一の選択ゲート３０８に各々対応するサブブロックを含んでもよい。さらに、データ線３０２（例えばビット線）（図４および図５）は、図１のデータ線１０２および図２のデータ線２０２を参照して上述されたように、第一の方向に対してある角度（例えば垂直）で第二の方向に、メモリアレイブロック３５０に横方向にわたって延び、メモリセルの垂直方向ストリング３０１の端部（例えば上部端）に結合されてもよい。明瞭性のために図３から図５には示されていないが、メモリアレイブロック３５０は、図１の第二の選択ゲート１１０に類似する第二の選択ゲートを含んでもよい。第一の選択ゲート３０８の各々は、例えば、データ線３０２に結合された第一の選択トランジスタの制御ゲートであってもよい。
一つ以上の階段構造３４０のうちの少なくとも一つは、メモリアレイブロック３５０の縦方向端の間に配置されてもよい。階段構造３４０の少なくとも一つは、メモリアレイブロック３５０によって画定されるメモリアレイの第一部分および第二部分の間にあってもよい。メモリアレイの第一部分は、第一の選択ゲート３０８の第一の複数部分を含み、メモリアレイの第二部分は、第一の選択ゲート３０８の第二の複数部分を含んでもよい。各第一の選択ゲート３０８は、導電性層３０５の積層上に特定の方向（例えば縦方向）に延びてもよい。このように、幾つかの実施形態においては、階段構造３４０の少なくとも一つは、垂直方向ストリング３０１（図５）の第一部分（即ちグループ）と、垂直方向ストリング３０１の第二の異なる部分（即ちグループ）との間（例えば、直接間）に縦方向に配置されてもよい。例えば、図５に示されるように、階段構造３４０Ｃは、図５の左側の垂直方向ストリング３０１の第一部分と、図５の右側の垂直方向ストリング３０１の第二部分との間に縦方向に配置されてもよい。このように、メモリアレイブロック３５０のある縦方向端から対向する縦方向端に進むと、メモリアレイブロック３５０は、第一の選択ゲート３０８と第一の選択ゲート３０８を欠く階段領域３８０とを含む交互のメモリアレイ領域３７０によって画定されてもよい（図３から図５を参照）。メモリアレイ領域３７０は、メモリセルの垂直方向ストリング３０１および第一の選択ゲート３０８を含むが、階段領域３８０は、メモリセルの垂直方向ストリング３０１がなく、また、第一の選択ゲート３０８がないことがある。
一つ以上の階段構造３４０の各々によって画定される接触領域は、第一の選択ゲート３０８が導電性層３０５の積層にわたって延びるのと同一の方向に配列されてもよい。導電性層３０５の積層にわたって延びる第一の選択ゲート３０８は、一括した横方向の幅（例えば、導電性層３０５が延びる特定の方向に直交する方向における幅）を有してもよい。一つ以上の階段構造３４０の各々も、横方向の幅（例えば、メモリアレイブロック３５０が延びる方向に直交する方向における幅）を有し、この横方向の幅は、第一の選択ゲート３０８の一括した横方向の幅よりも小さい可能性がある。
このように、本開示の実施形態は、導電性層の細長い積層によって画定される少なくとも一つのメモリアレイブロックを含む半導体デバイス構造を含む。少なくとも一つのメモリアレイブロックは、メモリアレイブロックの縦方向端の間に配置された一つ以上の階段構造を含む。一つ以上の階段構造は、導電性層の細長い積層の其々の導電性層を電気的に接触させるための接触領域を画定する。一つ以上の階段構造も、メモリセルの垂直方向ストリングの第一部分と、メモリセルの垂直方向ストリングの第二部分との間に縦方向に配置される。
さらに、本開示の実施形態は、互いに横方向に隣接する細長いメモリアレイブロックを含む半導体デバイス構造を含む。各メモリアレイブロックは、電気的絶縁材料によって分離された水平方向の導電性層についての垂直方向の積層と、導電性層の一部によって画定される少なくとも一つの階段構造とを含む。少なくとも一つの階段構造は、水平方向の導電性層についての垂直方向の積層のうちの其々の導電性層に対する電気的アクセスを提供するために、メモリアレイブロックの横方向側面に沿って、メモリアレイブロックの対向する横方向側面表面の間に配置される。
アクセス線３０６は、一つ以上の制御ユニット３１２に其々の導電性層３０５を電気的に結合し、制御ユニット３１２は、メモリアレイブロック３５０の下に配置されてもよい。一つ以上の制御ユニット３１２の各々は、ストリングドライバ回路、パスゲート、ゲートを選択するための回路、導線（例えば、データ線３０２、アクセス線３０６）を選択するための回路、信号を増幅するための回路、信号を検知するための回路のうちの少なくとも一つを含んでもよい。例えば、一つ以上の制御ユニット３１２は、例えば、導電性層３０５のうちの所望の一層を選択するために、アクセス線３０６に電気的に結合されたトランジスタ（例えば、いわゆる“パスゲート”）を含んでもよい。
図４に示されるように、幾つかの実施形態においては、アクセス線３０６は、下方水平部３０６Ａ、上方水平部３０６Ｂ、横方向外部垂直部３１１Ａ、横方向内部垂直部３１１Ｂを含んでもよい。下方水平部３０６Ａは、一つ以上の制御ユニット３１２と其々の外部垂直部３１１Ａとの間に結合され、その間に延びてもよい。外部垂直部３１１Ａは、下方水平部３０６Ａと上方水平部３０６Ｂとの間に結合され、その間に延びてもよい。上方水平部３０６Ｂは、外部垂直部３１１Ａと内部垂直部３１１Ｂとの間に結合され、その間に延びてもよい。内部垂直部３１１Ｂは、上方水平部３０６Ｂと階段構造３４０の其々の導電性層３０５との間に結合され、その間に延びてもよい。このように、垂直方向ストリング３０１のメモリセルに関連付けられるデータを読み出し、書き込み、または消去するなど、導電性層３０５に対する電気的アクセスを提供するために、アクセス線３０６は、一つ以上の制御ユニット３１２と階段構造３４０の其々の導電性層３０５との間に電気的接続を形成してもよい。
図４および図５に示されるように、階段構造３４０の横方向側面表面３６２は、メモリアレイブロック３５０の中心に向かって、メモリアレイブロック３５０の横方向側面表面３６０によって画定される平面から凹んでおり、たとえ幅Ｗを追加するとしても、メモリアレイブロック３５０にそれほど幅Ｗを追加することなく、横方向側面表面３６０に沿ってアクセス線３０６の外部垂直部３１１Ａを配置することを可能とする。アクセス線３０６の外部垂直部３１１Ａは、メモリアレイブロック３５０の横方向側面表面３６０によって画定される平面に対して平行な平面内に配列されてもよい。幾つかの実施形態においては、アクセス線３０６の外部垂直部３１１Ａは、メモリアレイブロック３５０の対向する横方向側面表面３６０によって画定される平面の間に配置されてもよい。
このように、本開示の実施形態は、水平方向に延びる少なくとも一つの三次元メモリアレイブロックを含む半導体デバイス構造も含む。少なくとも一つの三次元メモリアレイブロックは、導電性層の垂直方向積層、横方向側面表面、少なくとも一つの階段構造を含む。少なくとも一つの階段構造は、導電性層の垂直方向積層の導電性層のうちの少なくとも幾つかの接触領域を含む。少なくとも一つの階段構造は、少なくとも一つの三次元メモリアレイブロックの横方向側面表面から凹んでいる。
階段構造３４０は、メモリアレイブロック３５０の幅Ｗの一部のみにわたって横方向に延びてもよい。このように、各階段構造３４０に対して横方向に（即ち、図５の図面における上下など、メモリアレイブロック３５０に横方向にわたる方向において）隣接するメモリアレイブロック３５０の階段部分３８０の一部は、階段構造３４０がなく、メモリアレイブロック３５０の導電性層３５０の全てを含んでもよい。このように、階段部分３８０の縦方向に対向する側面のメモリアレイ領域３７０の其々の導電性層３０５の全ては、連続し、階段部分３８０を通じて互いに電気的に通信してもよい。
図３および図４に示されるように、二つの制御ユニット３１２は、各階段構造３４０と関連付けられてもよい。第一の制御ユニット３１２は、図３に示されるように、第一のメモリアレイ領域３７０の下（例えば、少なくとも部分的に下）に配置され、第二の異なる制御ユニット３１２は、第二のメモリアレイ領域３７０の下（例えば、少なくとも部分的に下）に配置されてもよい。第一の制御ユニット３１２は、階段構造３４０と関連付けられたアクセス線３０６の第一の半分（例えば、４個）に電気的に結合され、第二の異なる制御ユニット３１２は、階段構造３４０に関連付けられたアクセス線の第二の半分（例えば、４個）に電気的に結合されてもよい。このように、階段構造３４０の一つに関連付けられたアクセス線３０６の下方水平部３０６Ａのうちの半分（例えば、４個）のみが、メモリアレイブロック３５０の幅Ｗに沿って配置されてもよい。したがって、図１に示される階段構造１２０などの、メモリアレイブロックの縦方向端に配置された階段構造に関連付けられたアクセス線と比較して、電気的ストレスを軽減して、製造コストを低下させるために、隣接するアクセス線３０６の下方水平部３０６Ａは、互いにより大きい距離で離隔されてもよい。例えば、図１によるメモリアレイブロックが１６個の導電性層１０５を含む場合、メモリアレイブロックの幅と第一の選択ゲート１０８の数は、少なくとも１６本のアクセス線１０６を収容するのに十分である必要がある。比較的小さい幅で、より少ない第一の選択ゲート１０８を使用して図１のメモリアレイブロックを形成するためには、アクセス線１０６は、上記で説明されたように、小さい寸法で、互いに比較的近接して形成される。したがって、本開示の実施形態は、アクセス線３０６の設計および形成とその間隔において、より柔軟性を有することを可能としてもよい。
さらに、隣接するアクセス線３０６の垂直部３１１Ａ、３１１Ｂおよび上方水平部３０６Ｂの間の間隔は、メモリアレイブロックの縦方向端に配置された階段構造と関連付けられた隣接するアクセス線間の間隔よりも大きい可能性がある。図３から図５に示されるように、各階段構造３４０によって画定される接触領域は、メモリアレイブロック３５０の縦方向長さに対して実質的に平行で、メモリアレイブロック３５０の横方向側面表面３６０によって画定される平面に対して実質的に平行に配列されてもよい。各階段構造３４０に関連付けられたアクセス線３０６の上方水平部３０６Ｂは、横方向側面表面３６０によって画定される平面に向かって階段構造３４０上から横方向に、横方向側面表面３６０によって画定される平面に対して実質的に垂直に延びてもよい。メモリアレイブロック３５０に対して全体として顕著な幅Ｗおよび／または第一の選択ゲート３０８数および対応するサブブロックを追加することなく、または、メモリアレイブロック３５０の幅Ｗおよび／または第一の選択ゲート３０８の数および対応するサブブロックを減少させながらでも、電気的ストレスおよび製造コストが減少するか、または比較的低レベルに保持されるように、アクセス線３０６を形成するために十分な空間を提供するように、階段構造の長さＬｓｓ（図５）は、所望のように調整されてもよい。これは、例示であり限定するわけではないが、３２個の導電性層に関連付けられた従来のアクセス線は、約４５ｎｍなど１００ｎｍに満たないアクセス線間の距離で形成されるが、本開示に従う隣接するアクセス線３０６は、２００ｎｍ、３００ｎｍ、５００ｎｍまたは１μｍなど少なくとも約１００ｎｍの距離によって離隔されてもよい。このような有益な構造は、メモリアレイブロック３５０に含まれる導電性層３０５の数に関係なく存在する可能性がある。
図４は、階段構造３４０Ｃの下（例えば、其々のメモリアレイ領域３７０の少なくとも部分的に直接下）に縦方向に隣接して配置された二つの制御ユニット３１２を図示しているが、これ以外の構成が本開示に含まれる。例えば、一つ以上の制御ユニット３１２は、階段構造３４０Ｃの直接下に（即ち、メモリアレイブロック３５０の長さに沿って、階段構造３４０Ｃと同一の縦方向位置に）配置されてもよい。このような実施形態においては、アクセス線３０６の下方水平部３０６Ａは、一つ以上の制御ユニット３１２から外部垂直部３１１Ａに向かって横方向にのみ延びてもよい。言い換えると、下方水平部３０６Ａは、メモリアレイブロック３５０の縦方向長さに平行に縦方向に延びる如何なる部分も含まない。或いは、下方水平部３０６Ａは省略されてもよく、外部垂直部３１１Ａは、一つ以上の制御ユニット３１２に直接結合されてもよい。
階段構造３４０は、メモリアレイブロック３５０の縦方向端における階段構造の代わりに使用されるため、本開示によるメモリアレイブロック３５０の縦方向の全長は、上述したように各階段構造３４０の長さＬｓｓがアクセス線３０６に対してさらに空間を提供するために増加したとしても、縦方向端に階段構造を含む従来のメモリアレイブロックと同一、またはそれ未満、またはそれよりわずかに大きいに過ぎないことがある。メモリアレイブロック３５０のこのようなあらゆる伸延は、本開示の実施形態によって可能となる、メモリアレイブロック３５０の幅Ｗの縮小するおよび／またはアクセス線３０６間の空間の増加を提供する利益と比較すると、些細なことである可能性がある。
図４および図５を再度参照すると、第一の選択ゲート３０８（例えば、上部選択ゲート、ドレイン選択ゲート（ＳＧＤ））は、導電性層３０５の積層上に縦方向に延びてもよい。幾つかの実施形態においては、第一の選択ゲート３０８は、メモリアレイブロック３５０のメモリアレイ部分３７０の上に隣接して、などのように、メモリアレイブロック３５０の一つ以上の部分にのみわたって、導電性層３０５の積層に隣接してその直接上に延びてもよい。しかしながら、第一の選択ゲート３０８は、階段構造３４０およびアクセス線３０６のうちの一つ以上の位置のため、メモリアレイブロック３５０の階段領域３８０上には延びていない。階段領域３８０において、一つ以上の電線３２８は、階段領域３８０の縦方向に対向する第二のメモリアレイ部分３７０上の第一の選択ゲート３０８の第二部分の其々の第一の選択ゲート３０８に対して、第一のメモリアレイ部分３７０上の第一の選択ゲート３０８の第一部分を電気的に結合するために使用されてもよい。一つ以上の電線３２８は、階段構造３４０および／またはアクセス線３０６周囲で周回できるほど十分に横方向に薄い可能性がある。
図４および図５に示されるように、メモリアレイブロック３５０は、互いに横方向に隣接する８個の第一の選択ゲート３０８および対応するサブブロックを含んでもよい。図１の構造と比較すると、導電性層３０５の与えられた数に対して、より少ない第一の選択ゲート３０８および対応するサブブロックが使用されてもよい。例えば、図１の構造が３２個の導電性層１０５を含む場合、階段構造１２０の幅は、少なくとも１６個の第一の選択ゲート１０８および対応するサブブロックを構造上に配置するのに十分である可能性がある。しかしながら、同一数の３２個の導電性層３０５が図４および図５の構造で使用される場合、メモリアレイブロック３５０の幅Ｗは、８個のみ、またはさらに少ない（例えば、４個）の第一の選択ゲート３０８および対応するサブブロックに対して十分である可能性がある。したがって、本開示の実施形態は、６４個の導電性層３０５および８個の第一の選択ゲートおよび対応するサブブロックなど、少なくとも３２個の導電性層と多くとも８個の第一の選択ゲート３０８および対応するサブブロックを有し得るメモリアレイブロック３５０を含む半導体デバイス構造３００を含む。これは、例示であり、限定するわけではないが、本開示のメモリアレイブロック３５０は、少なくとも３２個の導電性層３０５を含み、約３μｍ以下など、約５μｍ以下の横方向幅Ｗを有してもよい。幾つかの実施形態においては、メモリアレイブロック３５０は、６４個以上の導電性層３０５を含み、約２μｍ以下の横方向幅Ｗを有してもよい。各メモリアレイブロック３５０の幅Ｗを縮小する結果、メモリアレイブロック３５０内の全メモリセルに一意的にアクセスするために使用される、第一の選択ゲート３０８および対応するサブブロックをより少なくすることができる。
したがって、本開示の実施形態は、メモリセルの垂直方向ストリングと、その其々の導電性層の接触領域を含む少なくとも一つの階段構造と、を含む、少なくとも一つの細長い垂直方向メモリアレイブロックを含む垂直方向メモリデバイスを含む。少なくとも一つの垂直方向メモリアレイブロックは、メモリセルを選択するための少なくとも３２個の導電性層を含んでもよく、約５μｍ以下の横方向幅Ｗを有してもよい。メモリセルの垂直方向ストリングは、少なくとも３２個の導電性層を通って延びてもよい。
さらに、本開示の実施形態は、少なくとも１６個の導電性層および少なくとも１６個の導電性層に対する接触領域を画定する少なくとも２つの階段構造と、を含む少なくとも一つのメモリアレイブロックを含む半導体メモリデバイスを含む。少なくとも２つの階段構造は、少なくとも一つのメモリアレイブロックの縦方向端の間に配置される。少なくとも１６本のアクセス線は、少なくとも２つの階段構造によって画定される其々の接触領域に電気的に結合される。少なくとも一つのメモリアレイブロックの一部は、階段構造を欠き、少なくとも２つの階段構造の間に配置される。
本開示のさらなる実施形態は、メモリアレイを含む半導体デバイスを含む。メモリアレイは、メモリアレイの第一部分および第二部分の間に導電性層の積層と階段構造とを含んでもよい。階段構造は、導電性層の積層の其々の導電性層に対して接触領域を含んでもよい。メモリアレイの第一部分は、第一の複数の選択ゲートを含んでもよい。第一の複数の選択ゲートの各選択ゲートは、導電性層の積層上に特定の方向に延びてもよい。メモリアレイの第二部分は、第二の複数の選択ゲートを含んでもよい。第二の複数の選択ゲートの各選択ゲートも、導電性層の積層上に特定の方向に延びてもよい。
これは、例示であり、限定するわけではないが、本開示の半導体デバイス構造３００は、従来の半導体製造技術を使用して形成されてもよい。例えば、交互の導電性層３０５および絶縁材料は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、スピンコーティングまたはその組み合わせなどの従来の材料形成技術を使用して形成されてもよい。導電性層３０５は、メモリアレイブロック３５０を最終的に画定するために細長い構造にパターン化されてもよい。所望の場合、細長い構造の一部は、上記で説明されたように、凹部横方向側面表面３６２を有する階段構造３４０を形成するために、その横方向側面表面３６０から凹んでいてもよい。階段構造３４０は、いわゆる“ハードマスク”であり得る第一のマスクで、導電性層３０５の積層の上部導電性層３０５の被覆部分によって形成されてもよい。一つ以上のアパーチャは、形成されるメモリアレイブロック３５０の縦方向端の間など（例えば、横方向側面表面３６０に沿って）、階段構造３４０の所望の位置で、第一のマスクを通じて形成されてもよい。各階段構造３４０は、第二のマスクを使用することなどによって、第一のマスク内のアパーチャを通じて形成されてもよい。導電性材料３０５および絶縁材料の一つ以上の対は、構造のうちのそのまま残す部分を保護するために、第一のマスクおよび第二のマスクを使用して除去され、第二のマスクは水平方向に凹んでおり、材料除去および溝加工動作は、本技術分野で既知のように、所望の数の接触領域（例えば、階段）が形成されるまで繰り返されてもよい。
構造の他の構成要素（例えば、一つ以上の制御ユニット３１２、アクセス線３０６、第一の選択ゲート３０８、データ線３０２、メモリセルの垂直方向ストリング３０１など）は、従来の半導体作製技術を使用して上述された位置および構造で形成されてもよい。
したがって、本開示は、半導体デバイス構造の形成方法を含む。このような方法に従って、導電性層および絶縁材料の交互の積層は、少なくとも一つの細長いメモリアレイブロックを形成するために形成されてパターン化される。導電性層および絶縁材料の交互の積層の其々の導電性層の接触領域を画定するために、一つ以上の階段構造は、少なくとも一つの細長いメモリアレイブロックの縦方向端の間で、少なくとも一つの細長いメモリアレイブロックの横方向側面表面の間に形成される。
本開示は、半導体デバイスの形成方法も含み、この方法は、導電性層の積層を含み、メモリアレイの第一部分および第二部分の間に階段構造を配置するメモリアレイを形成することを含んでもよい。導電性層の積層の其々の導電性層の接触領域は、階段構造によって画定されてもよい。第一の複数の選択ゲートは、導電性層の積層上の特定の方向に延びるように、メモリの第一部分上に形成されてもよい。第二の複数の選択ゲートは、導電性層の積層上の特定の方向に延びるように、メモリアレイの第二部分の上に形成されてもよい。
半導体デバイスの動作方法は、図３から図５に示されるメモリアレイブロック３５０など、三次元メモリアレイブロックのメモリセルにアクセスすることを含む。メモリセルは、読み出し動作、書き込み動作および消去動作のうちの一つ以上を実施することによってアクセスされてもよい。詳細に上述されたように、メモリアレイブロック３５０は、導電性層の細長い積層によって画定され、其々の導電性層３０５に電気的にアクセスするための接触領域を画定する少なくとも一つの階段構造３４０を含んでもよい。少なくとも一つの階段構造３４０は、メモリセルの垂直方向ストリング３０１の第一部分（例えば、図５の垂直方向ストリング３０１の左の部分）と、垂直方向ストリング３０１の第二部分（例えば、図５の垂直方向ストリング３０１の右の部分）との間に縦方向に配置されてもよい。
メモリセルに対するアクセスは、所望のメモリセルに電気的に結合されたアクセス線３０６に電圧を印加することによって部分的に達成されてもよい。アクセス線３０６に印加される特定の電圧は、例えば、メモリセルが読み出されるのか、書き込まれるのか、または消去されるのかに基づいたものであってもよい。例えば、読み出し動作中、導電性層３０５を通じて所望のメモリセルに電気的に結合されたアクセス線３０６は、低い（例えば、接地）電圧にバイアスされ、アクセスされるメモリセルを含む以外の導電性層３０５を通じて垂直方向ストリング３０１内の他のメモリセルに電気的に結合されたアクセス線３０６は、そのデータ状態とは関係なく、他のメモリセルを導電性にするために比較的高い電圧（例えば、５Ｖ）にバイアスされてもよい。このように、垂直方向ストリング３０１にかかる電圧は、読み出されるメモリセルが充電状態（例えば、その結果、高い導電性を生じ、垂直方向ストリング３０１にかかる低電圧を生じる）にあるか、または非充電状態（例えば、その結果、低導電性または非導電性を生じ、垂直方向ストリング３０１にかかる高電圧を生じる）にあるか否かに依存してもよい。
書き込み動作中、導電性層３０５を通じて所望のメモリセルに電気的に結合されたアクセス線３０６は、メモリセルの浮遊ゲートに電荷を駆動するのに十分な高電圧（例えば、約１２Ｖを超える電圧）にバイアスされるが、アクセスされるメモリセルを含む以外の導電性層３０５を通じて垂直方向ストリング３０１内の他のメモリセルに電気的に結合されたアクセス線３０６は、その浮遊ゲートに電荷を駆動するのには不十分な比較的低い電圧（例えば、約５Ｖ）にバイアスされてもよい。
消去動作中、メモリアレイブロック３５０の全メモリセルなどのメモリセルのグループは、実質的に同一時間（例えば同時）に消去されてもよい。例えば、メモリアレイブロック３５０のソース層は、高電圧（例えば、約１２Ｖを超える電圧）にバイアスされ、メモリアレイブロック３５０の複数のアクセス線３０６および対応する導電性層３０５は、消去されるメモリアレイブロック３５０内の各メモリセルの浮遊ゲートから電荷を駆動するのに十分な、より低い電圧（例えば、接地）にバイアスされてもよい。
本開示による半導体デバイスの動作方法は、アクセス線に電圧を印加することを含み得る従来の方法に対して、少なくともいくらかの利点を提供する可能性がある。例えば、メモリセルのアクセス動作中にアクセス線３０６に印加される電圧レベルに関係なく、本開示の実施形態の結果として生じるアクセス線３０６間の間隔は、上述されたように、アクセス線３０６が比較的より近接して形成される場合に存在することになる隣接するアクセス線３０６間の電気的ストレス（例えばノイズ）を低減する可能性がある。
したがって、本開示は半導体デバイスの動作方法を含む。このような方法によれば、三次元メモリアレイブロックのメモリセルがアクセスされてもよい。三次元メモリアレイブロックは、導電性層の細長い積層によって画定され、三次元メモリアレイブロックの縦方向端の間に配置された少なくとも一つの階段構造を含む。少なくとも一つの階段構造は、導電性層の細長い積層の其々の導電性層に電気的にアクセスするための接触領域を画定する。少なくとも一つの階段構造は、アクセスされるメモリセルを含むメモリセルの垂直方向ストリングの第一部分と、メモリセルの垂直方向ストリングの第二部分との間に縦方向に配置される。
上述された本開示の実施形態および添付の図面に図示された実施形態は、本発明の範囲を限定するものではない。なぜなら、これらの実施形態は、本開示の実施形態の単なる例示に過ぎないからである。本発明は添付の請求項およびその法的均等物によって定義される。あらゆる等価な実施形態が本開示の範囲内にある。実際には、本明細書に図示され記述されたものに加えて、記述された構成要素の有用な代替の組み合わせなどの本開示の種々の改変は、記述から当業者に明らかであろう。このような改変および実施形態も、添付の請求項およびその法的均等物の範囲内にある。

Claims (14)

  1. メモリアレイブロックを含む半導体デバイスであって、
    前記メモリアレイブロックは、連続する導電性層の積層と、前記メモリアレイブロックの第一部分および第二部分の間の階段構造とを含み、前記階段構造は、連続する導電性層の前記積層の其々の導電性層に対する接触領域を含み、前記メモリアレイブロックの前記第一部分は、第一の複数の選択ゲートを含み、前記第一の複数の選択ゲートの各選択ゲートは、連続する導電性層の前記積層上の特定の方向に延び、
    前記メモリアレイブロックの前記第二部分は、第二の複数の選択ゲートを含み、
    前記第二の複数の選択ゲートの各選択ゲートも、連続する導電性層の前記積層上の前記特定の方向に延びる、
    ことを特徴とする半導体デバイス。
  2. 前記階段構造の前記接触領域は、前記特定の方向に配列される、
    ことを特徴とする請求項１に記載の半導体デバイス。
  3. 前記第一および第二の複数の選択ゲートは、前記特定の方向に直交する別の方向にひとまとめの幅を各々有し、前記別の方向における前記階段構造の前記幅は、前記ひとまとめの幅よりも小さい、
    ことを特徴とする請求項１に記載の半導体デバイス。
  4. 前記階段構造の前記接触領域は、連続する導電性層の前記積層のうちの全てよりは少ない前記導電性層に対する接触領域を含む、
    ことを特徴とする請求項１に記載の半導体デバイス。
  5. 前記階段構造は、第一の階段構造を含み、前記接触領域は、連続する導電性層の前記積層の第一の複数の導電性層に対する第一の接触領域を含み、前記半導体デバイスは、前記メモリアレイブロックの前記第二部分と前記メモリアレイブロックの第三部分との間に第二の階段構造をさらに含み、前記第二の階段構造は、連続する導電性層の前記積層の第二の複数の導電性層に対する第二の接触領域を含む、
    ことを特徴とする請求項４に記載の半導体デバイス。
  6. 前記第一の複数の選択ゲートの各選択ゲートは、前記第二の複数の選択ゲートの其々の選択ゲートに結合される、
    ことを特徴とする請求項５に記載の半導体デバイス。
  7. 前記メモリアレイブロックの前記第三部分は、第三の複数の選択ゲートを含み、前記第三の複数の選択ゲートの各選択ゲートも、連続する導電性層の前記積層上の前記特定の方向に延びる、
    ことを特徴とする請求項５に記載の半導体デバイス。
  8. 前記第一の複数の選択ゲートの各選択ゲートは、前記第二の複数の選択ゲートの其々の選択ゲートに結合され、前記第二の複数の選択ゲートの各選択ゲートは、前記第三の複数の選択ゲートの其々の選択ゲートに結合される、
    ことを特徴とする請求項７に記載の半導体デバイス。
  9. 前記メモリアレイの前記第三部分と前記メモリアレイブロックの第四部分との間に第三の階段構造をさらに含み、前記第三の階段構造は、連続する導電性層の前記積層の第三の複数の導電性層に対する第三の接触領域を含む、
    ことを特徴とする請求項５に記載の半導体デバイス。
  10. 前記メモリアレイブロックの前記第一部分下で、前記第一の複数の導電性層の第一部分に結合された第一の制御ユニットと、
    前記メモリアレイブロックの前記第二部分下で、前記第一の複数の導電性層の第二部分に結合された第二の制御ユニットと、
    前記メモリアレイブロックの前記第二部分下で、前記第二の複数の導電性層の第一部分に結合された第三の制御ユニットと、
    前記メモリアレイブロックの前記第三部分下で、前記第二の複数の導電性層の第二部分に結合された第四の制御ユニットと、
    前記メモリアレイブロックの前記第三部分下で、前記第三の複数の導電性層の第一部分に結合された第五の制御ユニットと、
    前記メモリアレイブロックの前記第四部分下で、前記第三の複数の導電性層の第二部分に結合された第六の制御ユニットと、
    をさらに含む、
    ことを特徴とする請求項９に記載の半導体デバイス。
  11. 前記第一の制御ユニット、前記第二の制御ユニット、前記第三の制御ユニット、前記第四の制御ユニット、前記第五の制御ユニットおよび前記第六の制御ユニットの各々は、パスゲートを含む、
    ことを特徴とする請求項１０に記載の半導体デバイス。
  12. 前記メモリアレイブロックの前記第四部分と、前記メモリアレイブロックの第五部分との間に第四の階段構造をさらに含み、前記第四の階段構造は、連続する導電性層の前記積層の第四の複数の導電性層に対する第四の接触領域を含む、
    ことを特徴とする請求項９に記載の半導体デバイス。
  13. 前記メモリアレイブロックは、サブブロックを含み、前記サブブロックの各々は、前記第一の複数の選択ゲートの其々の選択ゲート、前記第二の複数の選択ゲートの其々の選択ゲートに対応し、前記メモリアレイブロックの前記第一部分は、メモリセルの第一の複数の垂直方向ストリングをさらに含み、前記メモリアレイブロックの前記第二部分は、メモリセルの第二の複数の垂直方向ストリングをさらに含む、
    ことを特徴とする請求項１から６のいずれか一項に記載の半導体デバイス。
  14. 前記第一の複数の選択ゲート上の第一の複数のデータ線であって、前記第一の複数のデータ線の各データ線は、前記特定の方向と直交する別の方向に延びる、第一の複数のデータ線と、
    前記第二の複数の選択ゲート上の第二の複数のデータ線であって、前記第二の複数のデータ線の各データ線も、前記別の方向に延びる、第二の複数のデータ線と、
    をさらに含み、
    前記第一の複数の選択ゲートは、前記第一の複数のデータ線に結合された第一の選択トランジスタの制御ゲートを含み、前記第二の複数の選択ゲートは、前記第二の複数のデータ線に結合された第二の選択トランジスタの制御ゲートを含む、
    ことを特徴とする請求項１から６のいずれか一項に記載の半導体デバイス。
JP2015563030A 2013-07-01 2014-06-27 階段構造を含む半導体デバイスおよびこれに関連する方法 Active JP5960369B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/932,551 US9165937B2 (en) 2013-07-01 2013-07-01 Semiconductor devices including stair step structures, and related methods
US13/932,551 2013-07-01
PCT/US2014/044603 WO2015002837A1 (en) 2013-07-01 2014-06-27 Semiconductor devices including stair step structures, and related methods

Publications (2)

Publication Number Publication Date
JP5960369B1 true JP5960369B1 (ja) 2016-08-02
JP2016526782A JP2016526782A (ja) 2016-09-05

Family

ID=52114746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015563030A Active JP5960369B1 (ja) 2013-07-01 2014-06-27 階段構造を含む半導体デバイスおよびこれに関連する方法

Country Status (8)

Country Link
US (2) US9165937B2 (ja)
EP (1) EP3017474B1 (ja)
JP (1) JP5960369B1 (ja)
KR (1) KR101700565B1 (ja)
CN (1) CN105453266B (ja)
SG (2) SG10201610772QA (ja)
TW (2) TWI553833B (ja)
WO (1) WO2015002837A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991712B2 (en) 2018-05-14 2021-04-27 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
CN113345905A (zh) * 2020-06-05 2021-09-03 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法
JP2022530357A (ja) * 2020-03-23 2022-06-29 長江存儲科技有限責任公司 ３次元メモリデバイス内の階段構造およびそれを形成するための方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165937B2 (en) 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
KR102075004B1 (ko) * 2013-11-11 2020-02-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9142538B1 (en) * 2014-09-18 2015-09-22 Macronix International Co., Ltd. Three-dimensional semiconductor device
JP6464697B2 (ja) * 2014-11-27 2019-02-06 東芝ライテック株式会社 車両用照明装置、および灯具
KR102309566B1 (ko) * 2015-03-20 2021-10-07 에스케이하이닉스 주식회사 반도체 소자
US10186519B2 (en) 2015-03-31 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10453748B2 (en) 2015-08-27 2019-10-22 Micron Technology, Inc. Methods of forming semiconductor device structures including stair step structures
US9728548B2 (en) 2015-11-16 2017-08-08 Micron Technology, Inc. Vertical memory blocks and related devices and methods
US9852942B2 (en) * 2015-12-30 2017-12-26 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
US9721663B1 (en) 2016-02-18 2017-08-01 Sandisk Technologies Llc Word line decoder circuitry under a three-dimensional memory array
US9589978B1 (en) * 2016-02-25 2017-03-07 Micron Technology, Inc. Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR102550789B1 (ko) * 2016-03-28 2023-07-05 삼성전자주식회사 반도체 장치
US10043751B2 (en) * 2016-03-30 2018-08-07 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9953993B2 (en) * 2016-07-25 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
US10504838B2 (en) * 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US10446437B2 (en) * 2016-10-10 2019-10-15 Macronix International Co., Ltd. Interlevel connectors in multilevel circuitry, and method for forming the same
WO2018140102A1 (en) * 2017-01-30 2018-08-02 Micron Technology, Inc. Integrated memory assemblies comprising multiple memory array decks
US9953992B1 (en) * 2017-06-01 2018-04-24 Sandisk Technologies Llc Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof
JP2019009382A (ja) * 2017-06-28 2019-01-17 東芝メモリ株式会社 半導体装置
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
CN107644876B (zh) * 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
JP6863864B2 (ja) * 2017-09-08 2021-04-21 キオクシア株式会社 記憶装置
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
KR102587973B1 (ko) * 2017-11-07 2023-10-12 삼성전자주식회사 3차원 반도체 메모리 장치
US10269625B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US11342351B2 (en) 2018-01-10 2022-05-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
KR102630926B1 (ko) 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
JP7338975B2 (ja) * 2018-02-12 2023-09-05 三星電子株式会社 半導体メモリ素子
KR102639721B1 (ko) 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
US11114379B2 (en) 2018-06-01 2021-09-07 Micron Technology, Inc. Integrated circuitry, memory integrated circuitry, and methods used in forming integrated circuitry
KR102573272B1 (ko) 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
US10580791B1 (en) * 2018-08-21 2020-03-03 Micron Technology, Inc. Semiconductor device structures, semiconductor devices, and electronic systems
KR102517334B1 (ko) 2019-03-19 2023-04-03 삼성전자주식회사 선택기를 갖는 반도체 소자
US10847526B1 (en) 2019-07-26 2020-11-24 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11217601B2 (en) 2019-10-29 2022-01-04 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US10978478B1 (en) * 2019-12-17 2021-04-13 Micron Technology, Inc. Block-on-block memory array architecture using bi-directional staircases
CN111108600B (zh) * 2019-12-24 2022-07-08 长江存储科技有限责任公司 三维存储器件及其形成方法
US11302634B2 (en) 2020-02-13 2022-04-12 Micron Technology, Inc. Microelectronic devices with symmetrically distributed staircase stadiums and related systems and methods
US11476266B2 (en) * 2020-02-24 2022-10-18 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
US11393756B2 (en) * 2020-03-16 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11437318B2 (en) 2020-06-12 2022-09-06 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11647636B2 (en) * 2020-06-17 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices
US11744080B2 (en) * 2020-07-23 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device with word lines extending through sub-arrays, semiconductor device including the same and method for manufacturing the same
WO2022133990A1 (en) 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming the same
CN118284042A (zh) 2020-12-25 2024-07-02 长江存储科技有限责任公司 具有源极选择栅切口结构的三维存储器件及其形成方法
US11894056B2 (en) 2022-02-22 2024-02-06 Sandisk Technologies Llc Non-volatile memory with efficient word line hook-up
US12087694B2 (en) 2022-03-01 2024-09-10 Macronix International Co., Ltd. Memory device
CN117727689A (zh) * 2022-09-09 2024-03-19 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115010A1 (en) * 2009-11-17 2011-05-19 Sunil Shim Three-dimensional semiconductor memory device
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2012069710A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
JP2014517530A (ja) * 2011-06-02 2014-07-17 マイクロン テクノロジー， インク． 階段構造を含む装置およびその形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177191B2 (en) 2004-12-30 2007-02-13 Sandisk 3D Llc Integrated circuit including memory array incorporating multiple types of NAND string structures
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5091526B2 (ja) * 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5330017B2 (ja) 2009-02-17 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
US8169827B2 (en) 2009-02-20 2012-05-01 Hynix Semiconductor Inc. NAND flash memory string apparatus and methods of operation thereof
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
JP2011003833A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101660944B1 (ko) 2009-07-22 2016-09-28 삼성전자 주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2011100921A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
US8569829B2 (en) 2009-12-28 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20130009274A1 (en) * 2009-12-31 2013-01-10 Industry-University Cooperation Foundation Hanyang University Memory having three-dimensional structure and manufacturing method thereof
US8530297B2 (en) 2010-04-18 2013-09-10 Sandisk Technologies Inc. Process for fabricating non-volatile storage
KR101102548B1 (ko) 2010-04-30 2012-01-04 한양대학교 산학협력단 비휘발성 메모리장치 및 그 제조 방법
KR101713228B1 (ko) 2010-06-24 2017-03-07 삼성전자주식회사 비대칭 워드라인 패드를 갖는 반도체 메모리 소자
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
JP2012119478A (ja) * 2010-11-30 2012-06-21 Toshiba Corp 半導体記憶装置及びその製造方法
TWI490862B (zh) * 2011-01-19 2015-07-01 Macronix Int Co Ltd 改良位元線電容單一性之３ｄ陣列記憶體結構
US8374051B2 (en) 2011-03-03 2013-02-12 Sandisk 3D Llc Three dimensional memory system with column pipeline
KR101855324B1 (ko) * 2011-05-04 2018-05-09 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US8956968B2 (en) * 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
US8501609B2 (en) 2012-02-02 2013-08-06 Tower Semiconductor Ltd. Method for generating a three-dimensional NAND memory with mono-crystalline channels using sacrificial material
US8704205B2 (en) * 2012-08-24 2014-04-22 Macronix International Co., Ltd. Semiconductor structure with improved capacitance of bit line
US9111591B2 (en) * 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
US9165937B2 (en) 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115010A1 (en) * 2009-11-17 2011-05-19 Sunil Shim Three-dimensional semiconductor memory device
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2012069710A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
JP2014517530A (ja) * 2011-06-02 2014-07-17 マイクロン テクノロジー， インク． 階段構造を含む装置およびその形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991712B2 (en) 2018-05-14 2021-04-27 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
JP2022530357A (ja) * 2020-03-23 2022-06-29 長江存儲科技有限責任公司 ３次元メモリデバイス内の階段構造およびそれを形成するための方法
JP7375039B2 (ja) 2020-03-23 2023-11-07 長江存儲科技有限責任公司 ３次元メモリデバイス内の階段構造およびそれを形成するための方法
CN113345905A (zh) * 2020-06-05 2021-09-03 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法
JP2022539644A (ja) * 2020-06-05 2022-09-13 長江存儲科技有限責任公司 ３次元メモリデバイス内の階段構造およびそれを形成するための方法
JP7317989B2 (ja) 2020-06-05 2023-07-31 長江存儲科技有限責任公司 ３次元メモリデバイス内の階段構造およびそれを形成するための方法
CN113345905B (zh) * 2020-06-05 2024-04-30 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法
US12002757B2 (en) 2020-06-05 2024-06-04 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same

Also Published As

Publication number Publication date
US9659950B2 (en) 2017-05-23
EP3017474A4 (en) 2017-03-15
US9165937B2 (en) 2015-10-20
TWI553833B (zh) 2016-10-11
JP2016526782A (ja) 2016-09-05
TW201511236A (zh) 2015-03-16
CN105453266B (zh) 2020-03-13
EP3017474B1 (en) 2021-05-26
TWI652801B (zh) 2019-03-01
SG11201510741TA (en) 2016-01-28
TW201642446A (zh) 2016-12-01
KR20160014783A (ko) 2016-02-11
EP3017474A1 (en) 2016-05-11
US20150001613A1 (en) 2015-01-01
SG10201610772QA (en) 2017-02-27
WO2015002837A1 (en) 2015-01-08
CN105453266A (zh) 2016-03-30
KR101700565B1 (ko) 2017-01-26
US20160027793A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
JP5960369B1 (ja) 階段構造を含む半導体デバイスおよびこれに関連する方法
US10615173B2 (en) Three dimensional semiconductor memory devices
US7948024B2 (en) Multi-layered, vertically stacked non-volatile memory device and method of fabrication
US9721668B2 (en) 3D non-volatile memory array with sub-block erase architecture
US8743612B2 (en) Three-dimensional non-volatile memory device
US9219074B2 (en) Three-dimensional semiconductor device
US10249642B2 (en) Semiconductor memory device
TWI603460B (zh) 三維半導體元件
CN102646682A (zh) 3d结构非易失性存储器件及其制造方法
US9991276B2 (en) Semiconductor device
TW202032770A (zh) 半導體記憶裝置
US9236127B2 (en) Nonvolatile semiconductor memory device
TWI536626B (zh) 三維半導體元件
TWI582965B (zh) 具縮小尺寸串列選擇線元件之三維半導體元件
KR102686101B1 (ko) 3차원 반도체 메모리 장치 및 이의 제조 방법
US20240284673A1 (en) Memory device
US20230253044A1 (en) Three-dimensional non-volatile memory device
US20230147765A1 (en) Memory device having row decoder array architecture
US11056152B2 (en) Semiconductor memory device
US20240222322A1 (en) Non-volatile memory device
TW202232728A (zh) 半導體記憶裝置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160622

R150 Certificate of patent or registration of utility model

Ref document number: 5960369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250