TWI582965B

TWI582965B - 具縮小尺寸串列選擇線元件之三維半導體元件

Info

Publication number: TWI582965B
Application number: TW105119264A
Authority: TW
Inventors: 陳士弘
Original assignee: 旺宏電子股份有限公司
Priority date: 2016-06-20
Filing date: 2016-06-20
Publication date: 2017-05-11
Also published as: TW201810619A; CN107527916A; CN107527916B

Description

具縮小尺寸串列選擇線元件之三維半導體元件

本發明是有關於一種三維半導體元件，且特別是有關於一種串列選擇線元件尺寸縮小的三維半導體元件。

非揮發性記憶體元件在設計上有一個很大的特性是，當記憶體元件失去或移除電源後仍能保存資料狀態的完整性。目前業界已有許多不同型態的非揮發性記憶體元件被提出。不過相關業者仍不斷研發新的設計或是結合現有技術，進行含記憶胞之記憶體平面的堆疊以達到具有更高儲存容量的記憶體結構。例如已有一些多層薄膜電晶體堆疊之反及閘(NAND)型快閃記憶體結構被提出。相關業者已經提出各種不同結構的三維記憶體元件，例如具單閘極(Single-Gate)之記憶胞、雙閘極(double gate)之記憶胞，和環繞式閘極(surrounding gate)之記憶胞等三維記憶體元件。

相關設計者無不期望可以建構出一三維記憶體元件之結構，不僅具有許多層堆疊平面(記憶體層)而達到更高的儲存容量，更具有優異的電子特性(例如具有良好的資料保存可靠性和操作速度)，使記憶體結構可以被穩定和快速的如進行抹除和編程等操作。一般而言，三維NAND型快閃記憶體的頁(Page)尺寸係與位元線數目成比例。但是，三維記憶體陣列於一區塊(block)中所對應的位元線密度越高，相鄰位元線之間的訊號干擾也越嚴重。因此，如何不使位元線密度過高的情況下又可兼顧甚至提升三維記憶體元件之操作效率，亦為相關業者研究的重要議題之一。

本發明係有關於一種三維半導體元件，其利用串列選擇線元件之尺寸縮減，使串列選擇線所需的寬度減少，減少記憶體陣列區域(array area)的面積。再者，實施例之設計亦可使位元線的間距(BL pitch)無須過於緊縮，而可大幅減少相鄰位元線之間的訊號干擾。

根據實施例，係提出一種三維半導體元件，包括相互平行的複數層記憶體層(memory layers)垂直堆疊於一基板上；一上方選擇層(upper selection layer)位於記憶體層上方和一下方選擇層(lower selection layer)位於基板上方，其中上方選擇層和下方選擇層其中一者係包括複數條相互平行的串列選擇線(string selection lines，SSL)；複數條位元線(bit lines)相互平行地位於基板上方；複數條串列(strings)垂直於位元線、上方選擇層、記憶體層、下方選擇層和基板，且串列係電性連接至對應之位元線；複數個記憶胞(cells)分別由該些位元線、該些串列、以及該些串列選擇線所定義;複數個串列選擇線元件(SSL devices)分別位於相應之串列末端且對應相應之串列選擇線以控制串列，其中串列之截面尺寸係大於串列選擇線元件之截面尺寸。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

本揭露之實施例係提出一種三維半導體元件，特別是一種串列選擇線元件尺寸縮小的三維半導體元件，例如串列選擇線元件截面尺寸小於串列截面尺寸的三維半導體元件。實施例中，垂直於記憶體層的串列其截面尺寸可以維持在不影響記憶體層數的大小，但縮小了串列選擇線元件的截面尺寸，使串列選擇線所需的寬度減少(例如串列選擇線的邊緣可縮減到覆蓋串列選擇線元件截面和覆蓋串列截面之間的位置)。根據實施例之設計，無須改變(縮小)記憶胞尺寸而可減少串列選擇線所需的寬度，且仍有足夠的製程窗口不影響元件特性，串列選擇線所需寬度縮小亦可減少記憶體陣列區域(array area)的面積；再者，位元線的間距(BL pitch)可以維持在一定寬度，無須過於緊縮而可減少相鄰位元線之間的訊號干擾。

本揭露可應用於多種不同記憶胞陣列態樣之三維半導體元件。以下係提出垂直通道式(vertical-channel，VC)之三維半導體元件並參照所附圖式敘述本揭露之相關結構，然本揭露並不僅限於此。於一實際應用例中，實施例之一三維半導體元件(例如一三維 NAND 記憶體晶片)可被分割成N個平面(ex: N ≥4)，且各平面可具有數個區塊(blocks)，其中三維半導體元件可能在一區塊中有數條分隔開來的串列選擇線(SSLs in a block)。第1圖係為一垂直通道式之三維半導體元件之兩區塊的剖面簡示圖。其中三維半導體元件包括垂直堆疊的多層記憶體層如字元線層WL、多條垂直於記憶體層11的串列(strings)15、位於記憶體層11上方的多條獨立的串列選擇線SSL1-1、SSL1-2、SSL1-3、SSL2-1、SSL2-2、SSL2-3、位於記憶體層11下方的接地選擇層GSL1、GSL2；其中各區塊例如是包括3條獨立的串列選擇線，且兩區塊的接地選擇層分隔開來。第1圖中雖以串列選擇線和接地選擇層分位於記憶體層11上方和下方為例做說明，但本揭露不僅限於此種態樣。如第1圖所標示的區域A代表同一條串列選擇線所對應的串列區，區域B代表相鄰兩條串列選擇線中最接近串列選擇線邊緣的兩條串列的區域，區域C代表相鄰兩區塊中最接近區塊邊緣的兩條串列的區域。本揭露之實施例係提出如何縮減區域B之設計。

實施例中相同或類似之元件係以相同或類似的標號標示。需注意的是，本揭露並非顯示出所有可能的實施例。未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。再者，說明書與請求項中所使用的序數例如”第一”、”第二”、”第三”等之用詞，以修飾請求項之元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。

第2A圖係為本揭露第一實施例之一三維半導體元件的簡單立體圖。第2B圖係為本揭露第一實施例之一三維半導體元件的部分結構之上視圖。第2C圖為沿著第2B圖之剖面線2C-2C所繪示之三維半導體元件之剖面示意圖。請參照第2A～2C圖。再者，第2B圖呈現三維半導體元件的xy平面，第2C圖呈現三維半導體元件的yz平面。第一實施例中，係以一垂直通道式(VC)三維半導體元件為例作說明。值得注意的是，圖式中可能省略非相關元件的結構細節以利清楚閱讀圖式與說明本揭露。

實施例中，一三維半導體元件(具有垂直通道式三維記憶體陣列)包括多層記憶體層(memory layers)11垂直堆疊於一基板10上方，一下方選擇層(lower selection layer)12位於基板10上方，一上方選擇層(upper selection layer)13位於記憶體層11上方，多條串列(strings)15垂直於記憶體層11和基板10，以及多條位元線(bit lines)BL1-BL8相互平行地位於基板10上方。其中上方選擇層13和下方選擇層12其中一者係包括複數條相互平行的串列選擇線(string selection lines，SSL)。

第一實施例中，位於記憶體層11上方的上方選擇層13包括多條相互平行的串列選擇線(例如一個區塊(block)中有n條串列選擇線，n≥2)，例如圖式中之串列選擇線131和132；位於記憶體層11下方的下方選擇層12係為一接地選擇層(ground selection layer，GSL)，且位元線BL1-BL8位於記憶體層11的上方。第一實施例中，串列選擇線131和132係沿第一方向d1(i.e. x-方向)延伸，位元線BL1-BL8係沿第二方向d2(i.e. y-方向)延伸，第一方向d1不同於(例如垂直於)第二方向d2(第1圖)。

再者，記憶體層11係相互平行，且記憶體層11包括交錯疊置的導電層112(例如字元線(WL))與絕緣層114於基板10上(如沿第三方向d3即z方向疊置)。多條串列15係垂直於位元線BL1-BL8、上方選擇層13、記憶體層11、下方選擇層12和基板10，且該些串列15係電性連接至對應之位元線BL1-BL8。實施例中，係以各串列15包括一通道層151(如ONO層)包圍一第一導電層152(如多晶矽)為例做說明，但本揭露並不僅限於此。而三維半導體元件之記憶胞(cells)則分別由該些位元線(如BL1-BL8)、該些串列15、以及串列選擇線(如131和132)所定義。

三維半導體元件更包括複數個串列選擇線元件(SSL devices)13D，分別位於相應之串列15的末端以控制該串列，且串列選擇線元件13D對應相應之串列選擇線，例如第1圖中位於左邊之串列15末端的串列選擇線元件13D係對應串列選擇線131，而位於右邊之串列15末端的串列選擇線元件13D係對應串列選擇線132。根據本揭露之設計，串列15的截面尺寸係大於串列選擇線元件13D之截面尺寸。

如第2C圖所示，串列15之截面尺寸係具有平行於第二方向d2(i.e. y-方向)的第一直徑D1，串列選擇線元件13D之截面尺寸係係具有平行於第二方向d2 (i.e. y-方向)的第二直徑D2，且第一直徑D1大於第二直徑D2。一實施例中，第一直徑D1相對第二直徑D2之比值D1/D2係大於1.2小於等於3，亦即3≥D1/D2＞1.2。一實施例中，第一直徑D1與第二直徑D2之差值(D1-D2)係大於等於20nm小於等於80nm，亦即80nm≥(D1-D2)＞20nm。實施例中，第一直徑D1的大小例如是大於80nm小於140nm (亦即140nm＞D1＞80nm)。

再者，一實施例中，各串列15包括一通道層151(例如ONO層所形成的電荷捕捉層)包圍一第一導電層152(如多晶矽)為例做說明。而串列15末端的串列選擇線元件13D於相應的串列選擇線131/132處則包括一閘極氧化物層153包圍一第二導電層154而定義出串列選擇閘極(string select gate)，其中第一導電層152電性連接第二導電層154。於一實際應用中，第一導電層152與第二導電層154係包括相同材料。一實施例中，如第2C圖所示，串列15截面尺寸的第一直徑D1包括了第一導電層152 截面尺寸的第一導電直徑C1加上2倍的通道層151之厚度T1(i.e. D1=C1+2*T1)；串列選擇線元件13D截面尺寸的第二直徑D2包括了第二導電層154的第二導電直徑C2加上2倍的閘極氧化物層153之厚度T2(i.e. D2=C2+2*T2)。實施例中，第一導電層152的截面尺寸係大於第二導電層154的截面尺寸，亦即第一導電直徑C1＞第二導電直徑C2。

三維半導體元件還包括一接地平面(ground plane)GND位於基板10上和接地選擇層(GSL)下方，且各串列15係藉由接地接觸(ground contacts)17G而分別電性連接至接地平面GND(如第2C圖所示)。

除了第一實施例的串列選擇線和位元線位於記憶體層11上方與接地選擇層位於記憶體層11下方的實施態樣，但本揭露不僅限於此，本揭露亦可應用於串列選擇線/位元線位於記憶體層11下方的實施態樣(SSL/BL-under-Array Type 3D device)。請參照第3圖，其為本揭露第二實施例之一三維半導體元件部分結構於yz平面的剖面示意圖。注意的是，第3圖與第2A-2C圖中相同之元件係沿用相同元件標號，且相關元件之同樣結構細節則如前所述，在此不再重複贅述。第二實施例中，位於記憶體層11上方的上方選擇層係為一接地選擇層(ground selection layer)GSL，形成於記憶體層11下方的下方選擇層下方選擇層13則包括複數條相互平行的串列選擇線(SSL)，例如圖式中之串列選擇線131和132；而位元線BL1-BL8位於記憶體層11和串列選擇線131和132的下方，並位於串列選擇線和基板之間。再者，接地選擇層GSL上方更具有一接地平面(ground plane)GND，串列15係藉由接地接觸17G電性連接至接地平面GND。同第一實施例之設計，串列15的截面尺寸係大於串列選擇線元件13D之截面尺寸，例如第一直徑D1大於第二直徑D2，而第一直徑D1相對第二直徑D2之比值D1/D2例如是大於1.2小於等於3(3≥D1/D2＞1.2)。根據第二實施例之三維半導體元件，週邊元件(periphery devices)可形成於記憶胞陣列之下方以節省原先被週邊元件所占據的周圍空間。根據實施例之設計，位於記憶胞陣列下方的位元線(例如位於記憶體層11和串列選擇線131和132之下)可使週邊元件和記憶胞之間的連接變得更容易且可靠度更高。

根據本揭露之設計，縮小了串列選擇線元件的截面尺寸，可使串列選擇線所需的寬度減少。以下係提出一實施例配合圖式做本揭露之說明。第4A圖係為本揭露一實施例之三維半導體元件部分結構在 xy平面上的上視圖。其中位元線BL1-BL8位於串列選擇線例如131和132之上方，並與下方串列15電性連接。第4B圖係為第4A圖之三維半導體元件在位元線下方之上視圖(亦即省略第4A圖的位元線)，以利清楚顯示記憶胞之間的排列方式和相對於串列選擇線的相關位置。第4A、4B圖之三維半導體元件可參照前述第2A-2C圖之串列選擇線/位元線位於記憶體層11上方的實施態樣(SSL/BL-upon-Array Type)之相關敘述。其中係以串列15位置做為記憶胞位置之說明。

如第4A圖所示，記憶胞係排列為複數列(rows)及複數行(columns)，位元線例如BL1-BL8係平行於一行方向(column direction)，而串列選擇線例如131和132係平行於一列方向(row direction，如圖中之y-方向)，實施例中的各個串列選擇線(如131/132)分別對應兩列的記憶胞，且相鄰兩列之記憶胞錯開排列，不同行的記憶胞係對應不同的位元線。第4A圖中，同一行的兩個記憶胞即使對應同一條位元線但仍對應至不同的串列選擇線例如131和132。

由於本揭露之設計縮小了串列選擇線元件的截面尺寸以使串列選擇線所需的寬度減少，實施例中可使用如第4A、4B圖所示之一條串列選擇線(如131/132)對應兩列記憶胞的設計，而使位元線間距不會過度緊縮。雖然位元線間距較為寬鬆使一個陣列所對應的位元線數量無法過高，但可使用提高陣列平面(multi-plane)數目的方式即可解決資料傳輸速率的問題，因此本揭露之設計仍可輕易使應用之三維半導體元件的操作特性符合標準。一實施例中，位元線例如BL1-BL8之位元線間距(BL pitch)為p _BL，若第4A、4B圖之記憶胞排列的記憶胞間距(cell pitch)為a，則位元線間距p _BL為記憶胞間距a的1/2 (p _BL＝a/2)。一實施例中，位元線間距p _BL係如是(但不僅限制是)在70nm到120nm範圍之間(120nm≧p _BL≧70nm)。

第4B圖是省略第4A圖中位於串列選擇線上方的位元線，以利清楚顯示記憶胞之間的排列方式以及相對於串列選擇線131和132的相關位置。實施例中，相鄰之兩串列選擇線分別對應兩列的記憶胞。在對應相同條串列選擇線的兩列記憶胞中，鄰近的四個最小距離之記憶胞係構成第一記憶胞單位(first unit of cells)U1。在對應不同條串列選擇線之邊緣的兩列記憶胞中，鄰近的四個最小距離之記憶胞係構成第二記憶胞單位(second unit of cells)U2。如第4B圖所示，若相鄰之兩串列選擇線131和132分別為第一和第二串列選擇線，則第一串列選擇線(131)對應第一列記憶胞R1和第二列記憶胞R2，第二串列選擇線(132)對應第三列記憶胞R3和第四列記憶胞R4，且第三列記憶胞R3係相鄰於第二列記憶胞R2。其中第一列記憶胞R1和第二列記憶胞R2中四個最小距離之鄰近記憶胞係構成第一記憶胞單位U1(例如為平行四邊形)，第二列記憶胞R2和第三列記憶胞R3中四個最小距離之鄰近記憶胞係構成第二記憶胞單位U2(例如為平行四邊形)。

一實施例中，第一記憶胞單位U1例如是呈邊長a和b之菱形(b=a)且具有面積A1，第二記憶胞單位U2呈邊長c和d之平行四邊形且具有面積A2，且邊長c等於邊長a。傳統三維半導體元件的串列選擇線元件的大小等於串列15的大小。由於本揭露之設計縮小了串列選擇線元件13D的截面尺寸，使其小於串列15之截面尺寸(i.e.第二直徑D2小於第一直徑D1)，因此串列選擇線(131/132)的邊緣可從原本與串列15邊緣呈現一距離再縮減部份，例如是縮減至串列15邊緣，如此串列選擇線(131/132)邊緣與串列選擇線元件13D邊緣仍有距離而不影響元件特性與操作。因此應用本揭露之設計可有效減少串列選擇線所需之寬度。一實施例中，第一記憶胞單位U1之面積A1與所述第二記憶胞單位U2之面積A2之比值例如是大於等於1小於等於1.5，亦即1.5≥A1/A2≥1。另一實施例中，第二記憶胞單位之面積A2可縮減至與第一記憶胞單位之面積A1相等，即邊長a等於邊長b等於邊長c等於邊長d，比值A1/A2=1。

而根據進行的數十組模擬試驗中，在記憶胞大小、記憶胞間距、記憶胞排列方式和串列選擇線(131/132)之間的縫隙大小等多個參數都維持相同的情況下，應用本揭露之縮小串列選擇線元件13D之設計所得到的串列選擇線間距(SSL pitch) H1 (=串列選擇線寬度+串列選擇線間的縫隙)，相對於傳統串列選擇線元件未縮小的串列選擇線間距H2的縮減差值(i.e.(H2-H1)/H1)可達到至少9％～34％的範圍，的確有效地減少串列選擇線所需寬度，且完全不影響元件的特性與操作。

須注意的是，上述實施例所揭露之元件和記憶胞陣列之內容，其所繪示之細部結構和說明僅為敘述之用，而本揭露並不僅限制在實施例之結構。因此，相關領域之技藝者可知，上述實施例所提出之構造和設計皆可根據應用之實際需求而做適當修飾和調整，例如三維半導體元件中之位元線/串列選擇線可以位於記憶體陣列的下方或上方。根據上述實施例所揭露之三維半導體元件結構，位元線的間距(BL pitch)可以維持在一定寬度甚至放寬(例如是120nm≧p _BL≧70nm)，無須過於緊縮位元線，減少相鄰位元線之間的訊號干擾，並可擴大位元線的製程窗口。再者，實施例之設計可在不影響記憶體層數或尺寸大小的情況下，有效縮減串列選擇線所需寬度，但仍有足夠的製程窗口，亦不影響製得元件的特性與操作。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧基板
11‧‧‧記憶體層
112‧‧‧導電層
114‧‧‧絕緣層
12‧‧‧下方選擇層
13‧‧‧上方選擇層
SSL1-1、SSL1-2、SSL1-3、SSL2-1、SSL2-2、SSL2-3、131、132‧‧‧串列選擇線
13D‧‧‧串列選擇線元件
15‧‧‧串列
151‧‧‧通道層
152‧‧‧第一導電層
153‧‧‧閘極氧化物
154‧‧‧第二導電層
17G‧‧‧接地接觸
WL‧‧‧字元線層
A、B、C‧‧‧區域
BL1~BL8‧‧‧位元線
GSL1、GSL2、GSL‧‧‧接地選擇線
GND‧‧‧接地平面
D1‧‧‧第一直徑
D2‧‧‧第二直徑
C1‧‧‧第一導電直徑
C2‧‧‧第二導電直徑
T1‧‧‧通道層之厚度
T2‧‧‧閘極氧化物層之厚度
p_BL‧‧‧位元線間距
a‧‧‧記憶胞間距
U1‧‧‧第一記憶胞單位
U2‧‧‧第二記憶胞單位
A1‧‧‧第一記憶胞單位之面積
A2‧‧‧第二記憶胞單位之面積
R1‧‧‧第一列記憶胞
R2‧‧‧第二列記憶胞
R3‧‧‧第三列記憶胞
R4‧‧‧第四列記憶胞
a、b、c、d‧‧‧邊長
d1‧‧‧第一方向
d2‧‧‧第二方向
d3‧‧‧第三方向

第1圖係為一垂直通道式之三維半導體元件之兩區塊的剖面簡示圖。第2A圖係為本揭露第一實施例之一三維半導體元件的簡單立體圖。第2B圖係為本揭露第一實施例之一三維半導體元件的部分結構之上視圖。第2C圖為沿著第2B圖之剖面線2C-2C所繪示之三維半導體元件之剖面示意圖。第3圖為本揭露第二實施例之一三維半導體元件部分結構於yz平面的剖面示意圖。第4A圖係為本揭露一實施例之三維半導體元件部分結構在 xy平面上的上視圖。第4B圖係為第4A圖之三維半導體元件在位元線下方的上視圖。

11‧‧‧記憶體層

112‧‧‧導電層

131、132‧‧‧串列選擇線

13D‧‧‧串列選擇線元件

15‧‧‧串列

151‧‧‧通道層

152‧‧‧第一導電層

153‧‧‧閘極氧化物

154‧‧‧第二導電層

17G‧‧‧接地接觸

BL8‧‧‧位元線

GND‧‧‧接地平面

GSL‧‧‧接地選擇線

D1‧‧‧第一直徑

D2‧‧‧第二直徑

C1‧‧‧第一導電直徑

C2‧‧‧第二導電直徑

T1‧‧‧通道層之厚度

T2‧‧‧閘極氧化物層之厚度

d2‧‧‧第二方向

d3‧‧‧第三方向

Claims

一種三維半導體元件，包括：複數層記憶體層(memory layers)，垂直堆疊於一基板上且該些記憶體層相互平行；一上方選擇層(upper selection layer)位於該些記憶體層上方，和一下方選擇層(lower selection layer)位於該基板上方，其中該上方選擇層和該下方選擇層其中一者係包括複數條相互平行的串列選擇線(string selection lines，SSL)；複數條位元線(bit lines)，相互平行地位於該基板上方; 複數條串列(strings)垂直於該些位元線、該上方選擇層、該些記憶體層、該下方選擇層和該基板，且該些串列係電性連接至對應之該些位元線；複數個記憶胞(cells)，分別由該些位元線、該些串列、以及該些串列選擇線所定義; 複數個串列選擇線元件(SSL devices)，分別位於相應之該串列之末端且對應相應之該串列選擇線以控制該串列；其中，該些串列之截面尺寸係大於該些串列選擇線元件之截面尺寸。
如申請專利範圍第1項所述之三維半導體元件，其中該些串列選擇線相互平行且沿第一方向延伸，該些位元線沿第二方向延伸，該第一方向垂直於該第二方向，其中該些串列之所述截面尺寸係具有第一直徑D1平行於該第二方向，該些串列選擇線元件之所述截面尺寸係係具有第二直徑D2平行於該第二方向，該第一直徑D1大於該第二直徑D2。
如申請專利範圍第2項所述之三維半導體元件，其中該第一直徑D1相對該第二直徑D2之比值D1/D2係大於1.2小於等於3。
如申請專利範圍第2項所述之三維半導體元件，其中該第一直徑D1與該第二直徑D2之差值係大於等於20nm小於等於80nm。
如申請專利範圍第4項所述之三維半導體元件，其中該第一直徑D1大於80nm小於140nm。
如申請專利範圍第2項所述之三維半導體元件，其中該些記憶胞係排列為複數列(rows)及複數行(columns)，該些位元線係平行於一行方向(column direction)而該些串列選擇線係平行於一列方向(row direction)，不同行的該些記憶胞係對應不同的該些位元線，而各個該些串列選擇線分別對應兩列的該些記憶胞。
如申請專利範圍第6項所述之三維半導體元件，其中該些記憶胞之記憶胞間距(cell pitch)為，該些位元線之位元線間距(BL pitch，p _BL)係為該些記憶胞之記憶胞間距(cell pitch，a)的1/2，其中前述位元線間距係在70nm到120nm範圍之間。
如申請專利範圍第6項所述之三維半導體元件，其中相鄰之兩該串列選擇線分別對應兩列的該些記憶胞，在對應相同該條串列選擇線的兩列該些記憶胞中，鄰近的四個最小距離之該些記憶胞係構成第一記憶胞單位(first unit of cells)；在對應不同該些條串列選擇線之邊緣的兩列該些記憶胞中，鄰近的四個最小距離之該些記憶胞係構成第二記憶胞單位(second unit of cells)，其中所述第一記憶胞單位呈面積A1之菱形，所述第二記憶胞單位呈面積A2之平行四邊形，所述第一記憶胞單位之面積A1與所述第二記憶胞單位之面積A2之比值大於等於1小於等於1.5。
如申請專利範圍第1項所述之三維半導體元件，其中該些位元線係位於該些記憶體層的下方，並位於該下方選擇層和該基板之間。
如申請專利範圍第1項所述之三維半導體元件，其中各該些串列包括一通道層包圍一第一導電層，而該些串列末端之各該些串列選擇線元件於相應之該串列選擇線處係包括一閘極氧化物層包圍一第二導電層而定義出串列選擇閘極(string select gate)，其中該第一導電層電性連接該第二導電層，其中該第一導電層的之截面尺寸係大於該第二導電層之截面尺寸。