JP5917607B2 - 薄膜均一性を制御する方法およびそれにより生産された製品 - Google Patents

Description

発明の内容

発明の分野
〔0001〕本発明は、一般的に薄膜堆積処理に関し、より具体的には、大きな表面領域の適用において堆積される薄膜の厚さ均一性を改善する為に当該処理を制御することに関する。

発明の背景
〔0002〕薄膜均一性（すなわち、全体的に膜が実質的に一定であること）は、ワークピースの全体にわたり良好な性能や実行可能な構成要素を得る為に、半導体やＬＣＤの生産において重要な基準である。サセプタは、例えば、化学気相堆積、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）、物理的気相堆積（ＰＶＤ）のような製造ステップの為に処理チャンバ内で基板を保持する機械的部品である。サセプタは、処理チャンバ内で基板を上下動させるリフトアセンブリに沿ってステム上に取り付けられた基板取付板を含む。基板取付板は、製造処理を促進する為に加熱される。通常、加熱素子は、取付板の内部に配置される。ＣＶＤにより堆積された大抵の膜は、ソース材料を用いて処理チャンバ内で堆積されるが、その中に、数種のエネルギ（例えば、プラズマ、熱、マイクロ波）の少なくとも一つが入力され、堆積処理を容易にする。もちろん、ソース材料は、堆積されるべき層の種類に依存するが、ガス材料（例えば、ＳｉＨ_４、Ｈ_２、Ｎ_２、ＮＨ_３、ＰＨ_３、ＣＨ_４、Ｓｉ_２Ｈ_６、Ｏ_２）及び／又は、例えば、ＴＥＯＳのようなオルガノ珪酸塩成分及び金属イオンを含み得る液体ソース材料を含んでもよい。膜は、それらが堆積されるとき、特に、オルガノ珪酸塩膜液体ソースを用いて堆積されたものは、温度条件に非常に影響されやすいが、これは、オルガノ珪酸塩液体ソースの蒸気圧がかなり温度依存性を有するからである。したがって、温度制御は、フラットパネル産業で使用されるガラス基板のような大表面領域基板上に薄膜を堆積するとき、膜の整合性を達成する際に重要な要素になる。

〔0003〕（５５０ｍｍ×６５０ｍｍから１ｍ×１．２ｍまでいろいろあるフラットパネル産業で使用される基板と比べると、たとえ２００ｍｍから３００ｍｍへの移行でさえ小規模であるが）比較的小規模で生じる半導体ウエハ上の堆積とは対照的に、大規模フラットパネル基板上で実行される堆積は、半導体ウエハ上に堆積されるときには重要でない追加の問題が提示されなければならない。主な差異は、フラットパネル基板は、一般的にガラスであり、これは、シリコンウエハより熱的に非常に安定していない。シリコンウエハに対してガラス基板は、約６００を越えた温度で処理することはできないが、これは、ガラスが液化し始めることから、この温度を超えると非常に多くの構造的安定性が失われるからである。この問題をフラットパネルの大表面積に合わさせると、高温での処理中に中間部分で基板が曲がったり、撓んだりすることに関して深刻な懸念が起こる。さらに、比較的に小さな表面領域の半導体ウエハは、小規模の、しっかりと制御されたＰＥＣＶＤ処理用プラズマの衝突を容易にするが、全フラットパネルにわたるプラズマの制御及び整合性は、より興味深いものである。

〔0004〕１０％以下の膜均一性で５５０×６５０ｍｍ以上のフラットパネル上に前駆体としてＴＥＯＳを用い、薄いオルガノ珪酸塩膜を製造する為の解決策を提供することについて、最近の５年間にわたる研究は未だに成功していないので、この点で、オルガノ珪酸塩膜をフラットパネル上に形成するため、オルガノ珪酸塩成分、特にＴＥＯＳの均一な堆積は、極端に問題があることが分かってきた。

〔0005〕基板の大きさが増加すると、膜堆積処理の温度制御は、いっそう重大になるが、これは、実質的に小さな基板で生じるものと比較すると、より広い表面領域と、基板面を横切る大きな温度変動のためである。さらに、フラットパネルのような例において、実質的に全基板が最終製品として使用可能であることから、膜の均一性は、製品の性能を決定付ける要所となる特性である。半導体ウエハの例と比較すると、半導体ウエハは、多くの構成要素に分割され、そのため、各々の最終構成要素は、ウエハの一部中の、直接周囲の、より小さな領域における膜の均一性に依存するだけである。

〔0006〕一般的に、従来技術におけるサセプタは、単一の加熱素子を含み、加熱素子は、加熱素子を通る入力を変えることにより基板の温度を変えるというフィードバックを用いて、全体として、サセプタ（よって、基板）にエネルギを入力する。米国特許第５，９７７，５１９号は、取付板を横切る、概して半径方向における対称温度分布を考慮し、外側表面での熱損失を許容する為の、デュアル及び概略平行ループを備えたデュアル加熱素子を有するサセプタを開示する。しかし、この特許は、膜、特にオルガノ珪酸塩膜の温度依存性を提示せず、基板のほぼ均等な加熱を維持する為に、単に外側表面での熱損失を補償することを意図するものである。

〔0007〕同様に、米国特許第５，８４４，２０５号は、内側および外側ループを配置した一対の加熱素子を含む基板支持構造を開示し、支持構造の周囲は、例えば内部より高い温度まで加熱される。この制御は、基板構造の周囲で体験される、大きな熱損失を補償する為に実行されている。そのため、この制御の目的は、周囲付近の基板の追加熱を補償することにより、均一な基板温度を提供することを試みることである。しかし、米国特許第５，９７７，５１９号と同様に、この特許は、膜、特にオルガノ珪酸塩膜の温度依存性を提示せず、基板のほぼ均等な加熱を維持する為に、単に外側表面での熱損失を補償することを意図するものである。

〔0008〕米国特許第５，５３４，０７２号は、マルチチャンバＣＶＤ処理システムを開示し、ここで、複数のランプ型ヒータは、基板の裏側に位置決めされ、各ランプ型ヒータにより供給された光を変更する為に別個の電力制御器が備えられ、全体の基板表面にわたる温度均一性の達成を試みる。さらに、階段状領域は、基板と接触しているサセプタ表面で機械加工されている。階段状の機械加工された領域とその深さを制御することにより、開示内容は、基板表面の温度分布を、より均一にすることが可能であることを示す。前述された特許のように、この特許の目的は、やはり、処理中の基板にわたる温度均一性を達成することである。この特許は、膜、特にオルガノ珪酸塩膜の温度依存性に取り組んでおらず、とにかく温度均一性が望ましいことを一般的に検討するものである。

〔0009〕米国特許第６，２２５，６０１号は、サセプタを加熱する技術を開示し、ここで、第１加熱素子及び第２加熱素子の温度は第１加熱素子と第２加熱素子との温度差が所定値を越えないように制御されるが、加熱素子の温度は、それぞれ最終設定値まで上げられる。そのため、この特許は、主に、加熱素子が加熱されるときの加熱素子間の相対温度を制御する為の制御システムに向けられている。この特許は、ＴＥＯＳを用いて形成されたものは言うまでもなく、オルガノ珪酸塩膜の温度依存性に取り組んでいない。

〔0010〕より大きなフラットパネルに移行する傾向において、膜堆積処理を介して良好に機能する製品が達成されることを保証する為に、改善された温度制御が必要である。オルガノ珪酸塩膜、特に前駆体としてＴＥＯＳを用いて形成されるものの比較的に均一な薄膜をフラットパネルのような比較的に大規模基板上に一貫して生産する解決策に対する必要性は存続する。

発明の概要
〔0011〕本発明は、堆積される薄膜の全体にわたり薄膜の均一性の改善に向けられている。基板上に堆積される膜の厚さの均一性を制御する方法は、処理チャンバ内に基板を提供するステップと、上記基板の識別できる少なくとも２カ所で温度を制御するステップであって、上記２カ所には上記基板の表面周囲領域と、その周囲領域の内側表面領域を含む、上記ステップと、基板の表面周囲領域の温度を、上記周囲領域の内側表面領域の温度より約１０℃低い温度から、上記周囲領域の内側表面領域の温度より約２０℃高い温度の範囲内に維持するステップと、オルガノ珪酸塩膜を堆積するステップであって、堆積されたオルガノ珪酸塩膜は約１０％以下の膜均一性を有する、上記ステップと、を含んでもよい。

〔0012〕上記表面の周囲領域の温度は、サセプタ内にあり上記基板の下にある第１加熱素子により制御され、上記周囲領域の内側表面領域の温度は、サセプタ内にあり上記周囲領域の内側領域の下にある第２加熱素子により制御され、前記制御が、上記周囲領域の温度を約３８０℃から約４１０℃の範囲内で維持すること、同時に、上記周囲領域の内側領域を約３９０℃に維持することを備えてもよい。

〔0013〕一実施例において、オルガノ珪酸塩膜は、前駆体としてＴＥＯＳを用いて形成され、オルガノ珪酸塩層の堆積は、約３９０℃に周囲領域の温度を維持し、同時に、約３９０℃で周囲の内側領域を維持することにより制御される。他の実施例では、約３９０℃で周囲の内側領域を維持しつつ、周囲領域の温度は３９０℃より高く約４００℃までに制御される。他の実施例において、基板の周囲領域の温度は、４００℃より高く約４１０℃までの温度で維持され、同時に、約３９０℃で周囲の内側領域を維持する。

〔0014〕本発明によると、実質的に均一な薄いオルガノ珪酸塩膜は、約３９０℃から４１０℃で基板の周囲領域の温度を維持すると同時に、約３９０℃に周囲領域の内側領域を維持することにより、ＴＥＯＳを用いて生産されてもよい。

〔0015〕７３０ｍｍ×９２０ｍｍの寸法を持つ基板上の堆積に関係する他の実施例において、温度制御は、約３５０℃から約４６０℃の範囲内で周囲領域の温度を維持すること、同時に、約３４０℃から約４５０℃の範囲内で周囲領域の内側領域を維持すること、同時に、基板表面の周囲領域の温度を、周囲領域の内側表面領域の温度より約１０℃低い温度から、周囲領域の内側表面領域の温度より約２０℃高い温度までの範囲内に維持することを備える。

〔0016〕本発明によると、薄いオルガノ珪酸塩膜を堆積する方法は、化学気相堆積、ＰＥＣＶＤ、ＰＶＤ、急速加熱処理、他の既知の堆積方法を含んでもよい。

〔0017〕薄膜堆積の特定実施例は、ソース材料としてＴＥＯＳを用いて説明されているが、本発明は、例えば半導体およびフラットパネル技術との関係で堆積可能な広く様々な薄膜に適用される。

〔0018〕改善された厚さの均一性を有する薄膜も同様に、本発明の対象である。

〔0019〕本発明の、これら及び他の目的、利点、特徴は、当業者が以下に十分に説明されている本発明の詳細を読めば、当業者にとって明らかになろう。

発明の詳細な説明
〔0029〕本技術と膜を説明する前に、本発明は、説明された堆積や膜の特定方法に限定されず、これらは、もちろん変更可能であることが理解されよう。本願明細書で使用された用語は、特定の実施形態を説明する為のものであり、限定を意図するものではなく、本発明の範囲は、添付された特許請求の範囲だけに限定されることも理解されよう。

〔0030〕数値範囲が与えられる場合、文脈が別の方法で明確に指示していないなら下限単位の１０分の１に対する各中間値、その範囲の上限と下限の間の各中間値、述べられた範囲において他に述べられた値または中間値は、本発明の範囲に含まれる。独立して、より小さな範囲に含まれる、これらの小さな範囲の上限及び下限は、規定された範囲内で特に除外された限界に従うが、本発明の範囲に取り込まれる。規定範囲が、限界値の一つ又は両方を含む場合、これらの含まれた限界値の一方を除外する範囲は、同様に、本発明に含まれる。

〔0031〕他の方法で定義されない限り、本明細書で使用される技術用語および科学用語は、本発明が属する技術に属する通常の知識を有する者により一般的に理解されるものと同一意味を有する。本明細書で説明されたものと類似するか同等の方法及び材料も本発明の実施又は試験に使用可能であるが、好ましい方法及び材料を以下に説明する。本明細書で言及された全ての刊行物は、刊行物が列挙される関係で上記方法及び／又は材料を開示または説明する為に、参考として本明細書に組み込まれる。

〔0032〕本明細書および添付された特許請求の範囲で使用されているように、単数形式「一つの（”a”）」、「及び（”and”）」,「その（”the”）」は、文脈が明確に他の方法で指示しない限り、複数の指示物も含む。よって、例えば「一つの膜（”a film”）」は、そのような複数の膜を含み、「その加熱素子」の引用は、１以上の加熱素子および当業者に既知の同等物を含む。

〔0033〕本明細書で検討された刊行物は、単に本願の出願日前の、開示内容の為に提供されている。本明細書の、いずれも、本発明が、先の発明という観点で、このような刊行物に先立つことがないことを自認するものではない。さらに、提供されている刊行物の日付は、実際の刊行物の日付と異なるかもしれないが、これは、独立して確認される必要がある。

定義
〔0034〕「基板」という用語は、広く、処理チャンバ内で処理される全ての対象物を包含する。「大型基板」という用語は、３００ｍｍウエハより大きい基板を指し、例えば、フラットパネルディスプレイやガラス基板を含む。

〔0035〕「膜均一性」という用語は、百分率として、その膜の平均厚さから、膜の最小厚さ又は最大厚さにおけるバラツキを指す。膜厚は、（用途がフラットパネルのとき）基板の対角線に沿って一般的に認識可能な場所で測定されるが、約１０ｍｍの幅を持つ周囲領域は除外される。以下の省略を明細書全体で使用する。ＣＶＤは、化学気相堆積の為に使用される。ＰＥＣＶＤは、プラズマ増強型化学気相堆積の為に使用される。ＴＥＯＳは、テト・ラエトキシ・シランを指定する頭字語である。

〔0036〕本発明は、基板の薄膜の堆積中、更に、その後の膜厚均一性を改善することに向けられている。以下に説明する実施例において、薄膜は、ＣＶＤチャンバ内で堆積されるが、前駆体としてＴＥＯＳを用いてオルガノ珪酸塩膜の堆積である点に特別な注意をされたい。しかし、本発明は、ＴＥＯＳからオルガノ珪酸塩膜のＣＶＤ堆積で非常に有利に使用されるが、それに限定されるものではなく、他の膜（金属膜、シリコン膜、他のオルガノ珪酸塩膜等）を用いて実施可能であり、また、他の種類の処理チャンバ（急速加熱処理や物理的気相堆積等を実行するチャンバ）でも実施可能であることに留意されたい。説明された詳細の多くは、説明された実施例特有のものであり、当業者により知られるように変更可能である。

〔0037〕ＣＶＤは、数ある中で、基板上に薄い層を堆積する為に当該技術で知られ、使用される一群の処理を含む。一般に、基板は、真空堆積処理チャンバ内で支持され、基板は数百℃に加熱される。堆積ガス及び／又は液体は、チャンバ内に噴射され、基板上に薄膜層を堆積する為に化学反応が生じる。薄膜層は、（窒化シリコン、酸化シリコン、有機質酸化シリコンなどの）誘電層、（アモルファスシリコンのような）半導体層、（タングステンのような）金属層でもよい。堆積処理は、プラズマが増強されても熱的に増強されてもよい。

〔0038〕図１に示されるように、ＣＶＤ装置１３０は、サセプタ１３５を含み、サセプタ１３５は、基板取付板２０がステム１３７上に取り付けられている。サセプタ１３５は、真空堆積処理チャンバ１３３内に位置決めされている。取付板２０の上部表面２２は、ガラスパネル（図示せず）のような基板を基板処理領域または反応領域１４１内で支える。昇降機構（図示せず）は、サセプタ１３５を上下動させる為に設けられている。リフトピン（図示せず）は、取付板２０のリフトピン用孔１６２を貫通してもよく、ロボットブレード（図示せず）によるチャンバ１３３の側壁１３４における開口１４２を通ってチャンバ１３３の内外に基板を移送することを容易にする。

〔0039〕堆積処理用前駆体材料（１２３により表示されたガス及び／又は液体）は、入口マニフォールド１２６を通ってチャンバ１３３内に流れる。前駆体材料は、その後、穿孔されたブロッカー板１２４と（図１の基板処理領域１４１の小さな矢印により表示された）処理ガス分配面板１２２の孔１２１を通って流れる。取付板２０の上部表面２２は、面板１２２に対し、平行であり、密接に間隔を開けて配置されている。高周波（ＲＦ）電源（図示せず）は、ガス分配面板１２２とサセプタ１３５との間に電力を印加し、プラズマを形成する為に処理ガス／液体混合物を励起するように使用可能である。プラズマの成分は、取付板２０上の基板の表面に所望の膜を堆積するために反応する。

〔0040〕堆積処理用ガスは、反応領域１４１を囲むスロット状オリフィス１３１を通ってチャンバから排気プレナム１５０へと排気可能である。ガスは、排気プレナム１５０から、真空遮断バルブ１５２により、外部の真空ポンプ（図示せず）に接続する排気出口１５４内に流れる。

〔0041〕図２Ａを参照すると、基板取付板２０の上部表面２２の平面図が示されている。注記したように、取付板２０の上面２２は、基板１０を支持するように構成されており、基板１０の上には膜が堆積される。取付板２０は、高純度１００．１等級、メッキ処理された、鋳造アルミニウムで製造された矩形体（例えば、フラットパネル用途で示されたもの）でもよい。他の形状や大きさは、もちろん、それらの特定用途に適するように構成される。外側の加熱素子２４及び内側加熱素子２６（両方とも幻影で図示）は、取付板２０の表面２２の下方に配置されている。加熱素子は、上部表面２２の下に配置されているので見えない筈であるが、容易に理解するために、図２Ａに示されている。

〔0042〕加熱素子２４と加熱素子２６は、二重の、概略平行ループを備えてもよい。この二重ループパターンは、取付板２０にわたり概略放射状に対称な温度分布を提供するが、リフトピン孔１６２の場所には異形が存在するであろう。加熱素子は、別個に制御可能であり、独立した熱電対２８によりモニタされるが、各熱電対２８は、各々の加熱素子がエネルギを供給する領域を表す位置に配置されている。少なくとも一つの熱電対が、各加熱素子に対して備えられている。図２Ｂに示されている実施例では、２つの熱電対２８がそれぞれの加熱素子２４，２６の近傍に備えられている。一つの熱電対は、各々の加熱素子を制御する為にフィードバック信号を提供するように使用され、他方の熱電対は、最初の熱電対が故障したときのバックアップである。この独立した制御用アレンジメントは、サセプタの周囲領域、すなわち、基板の周囲領域が、外部回路２４の入力を制御することにより内側領域とは独立して制御される一方、基板の内側領域の温度は内部回路２６を介する入力及び関連した熱電対のモニタリングにより制御され、モニタされることを許容するものである。他の加熱素子構成は、もちろん、可能であり、これには、３以上の独立した、制御可能な加熱素子回路の設備が含まれる。

〔0043〕加熱素子２４，２６は、構成が同一であり、長さと取付板２０における位置が異なるものでよい。加熱素子２４，２６は、それぞれが、当該技術で既知のように、電導外部シース、加熱フィラメント、電気絶縁性かつ熱伝導性密閉材料であって、両者の間に配置されたものを含んでもよい。動作中、密閉材料は、フィラメント３２と外部シース３０との間に熱伝導性であるが電気的に絶縁性のフィラーを備えることにより、加熱フィラメントの焼損、短絡を防止する。フィラメントからの熱は、密閉材料により、外部シースに伝導され、外部シースからの熱は、取付板２０に伝導され、上部に支持された基板を加熱する。外部シースは、熱伝導性であり、導電性の材料（例えば、金属）から構成されてもよい。特に、外部シースは、ステンレス鋼またはインコロイでもよい。フィラメントは、ニクロム線から構成されてもよく、ニクロム線は、ニッケル及びクロムの複合材料である。シースは、約０．２２０から０．３１４インチの外径でもよい。

〔0044〕密閉部材は、実質的に純粋なダイヤモンド粉末（例えば、カリフォルニア州ヨーバリンダのベータダイヤモンドプロダクトから入手可能な工業グレードダイアモンド材）から構成されてもよい。ダイヤモンド粉末は、約５から５０ミクロンまでの平均粒子サイズを持つ粒子から構成されてもよい。大抵の粒子の粒子サイズが、約１５から３０ミクロンでもよい。代替え的に、密閉材料は、セラミック材（例えば、酸化マグネシウム、窒化ボロン）または、ダイヤモンド粉末及びセラミック材（例えば、酸化マグネシウム、窒化ボロン）の混合物との混合物から構成されてもよい。

〔0045〕加熱素子２４，２６は、従来技術に従って構成されてもよい。要約すると、フィラメントは、空のシースの中央に位置決めされる。シースの一端部が密封され、密封材がシース内に注入され、組立品は密封材が定着するように振られる。その後、シースの他端部が密封され、組立品は一対の圧縮ローラを通して延伸され、それを小型にする。最後に、加熱素子は、所望の形状へと曲げられる。

〔0046〕図１を再び参照すると、取付板２０は、注記したように、サセプタ１３５のステム１３７に取り付けられる。取付板２０は、頂板、基板、これらの間の煮込み（braised）領域（図示せず）を含んでもよい。頂板と基板との間で取付板２０に配置されているのは、加熱素子２４，２６（図２Ｂ参照）である。ステム１３７は、中空コアを含み、取付板２０の基板と組合わさるように構成されている。真空密接合が形成され、中空コアの内部は周囲の圧力（大気圧）になっている。この実施例では、４つの加熱素子管（図示せず）がステム１３７の中空コア内に配置されている。加熱素子管の各々は、加熱素子のフィラメントの端部との取付の為に導電性リード線（図示せず）を含む。さらに、ステム１３７は、各加熱素子の外部シースへの取付の為に２本の接地線（図示せず）を保持する。加熱素子管は、ステム１３７の端部で終了し、リード線はヒータ制御器（図示せず）に接続され、これが、順番に加熱素子に電力を与え、取付板の温度をモニタする。各加熱素子の２本のリード線は、ヒータ制御器に接続され、加熱素子のフィラメントに電流を流す。各加熱素子は、制御器により別個に制御可能であり、１以上の（図２Ｂで示された実施例では２つの）熱電対という形で独立したフィードバック手段も備えられ、各加熱素子を囲む領域内の温度は制御器により独立してモニタ可能である。さらに、接地線は、グラウンドに接続され、それぞれ、各加熱素子のシースをアースする。アースされた外部シースは、フィラメントを通って流れる電流が、基板処理領域内のプラズマを妨害することを防止する。

〔0047〕図３は、上部表面２２０を備えた取付板２００を有する従来技術に係るサセプタの例の平面図を示し、上部表面２２０は上部で膜を堆積する為の基板を支持するように設計されている。単一の加熱素子２４０は、取付板２００の表面の下方に配置され、基板が上部に支持されるとき、表面２２０と基板を加熱する。加熱素子２４０は上部表面２２０の下方に置かれ、見えないが、理解を容易にするため、加熱素子２４０が（幻影で）示されている。たった一つの加熱用回路２４０を備えるため、表面２２０の異なる加熱制御ができない。ＣＶＤ堆積処理中、チャンバ壁１３４は独立して加熱されず、或いは、いかなる方式でも直接的には加熱されない。一般的な場合であるが、チャンバが室温で室温内に存在すると仮定すると、チャンバ壁は、サセプタ取付板及び基板より、一般的に著しく冷たくなるであろう。このため、堆積処理中、基板の中央から放射状外側方向に温度勾配が存在する。

〔0048〕例えば、図５を参照すると、気相堆積処理中、チャンバ壁１３４の外側表面は約１００℃となるように測定され、気相堆積処理内で、加熱素子２４０は約４００℃という熱電対の読みに対して制御される。この場合、基板の中央部は処理中、約３５０℃の温度を有するが（実際の基板温度は、約５０℃熱電対の読みより低い）、チャンバの壁１３４に非常に近い基板の周囲は、非常に高い温度損失を受け、一部の基板の周囲で３３０℃に近い温度を測定することも珍しいことではない。図５に示される構成において、基板周囲の温度は、単一の加熱素子２４０を通じて入力を高めることにより、唯一、増加可能である。しかし、この作用は、もちろん、基板の内側領域の温度を付随して増加させ、温度勾配の問題は訂正されないが、これは、このようなアレンジメントを備えた基板の周囲領域より基板の中央領域が常に熱いからである。

〔0049〕このため、前述されてきたように、サセプタ当たり２以上の加熱源を備えることにより、基板に沿った温度分布を改善することに向けて当該技術においてアプローチされてきた。しかし、これらのアプローチは、一定の温度分布を維持することを目的とし、サセプタ板、サセプタ板と基板との間の接触領域の構成、更に、例えば、周囲における熱損失による温度分布における不整合を克服する。

〔0050〕本発明者は、基板上に堆積される薄膜層は、数値を変更するに際し、堆積される層の組成物に依存して、それらの厚さ均一性特性について温度依存性があることを確定した。例えばソース材料としてＴＥＯＳを使用して生産される層のようなオルガノ珪酸塩層は、特に、堆積速度における温度の影響を受けやすい。アモルファスシリコン及び窒化シリコンに対する堆積速度は、温度が増加すると増加し、ＴＥＯＳに対する堆積速度は、温度が増加すると減少するが、その堆積速度は、アモルファスシリコンや窒化シリコンより温度の変更に対する温度感度が非常に高い。すなわち、アモルファスシリコンや窒化シリコンに対する堆積速度は、指数関数的に温度変化に関係し、例えば、ＴＥＯＳを用いて生産されるようなオルガノ珪酸塩膜に対する関係は、線形的である。

〔0051〕図７は、ＰＥＣＶＤ（黒丸で表示）と低圧ＣＶＤ（プラズマ増強なし）（白丸で表示）を用いて酸化シリコン基板上に堆積された多結晶シリコン薄膜の堆積速度の対数（log10）プロットを示す（Haijar, J.-J.; Reif, R.; Adler D.: J. Electronic Mat., 15, 279(1986)を参照）。ＰＥＣＶＤプロットを参照すると、約５００℃から約５５０℃へと堆積温度が増加すると、約１５０Å／分から約１８０Å／分へと堆積速度が増加することが分かる。

〔0052〕比較的に、図８は、ソース材料としてＴＥＯＳを用いたオルガノ珪酸塩膜の、温度の変化と堆積速度との線形的な関係を示す。このプロットは、例えば、約３５０℃から約４００℃へとサセプタ温度が増加すると、約１０５０Å／分から約９００Å／分へと堆積速度が減少することを示す。分かるように、前駆体としてＴＥＯＳを用いて堆積されたオルガノ珪酸塩膜は、非常に温度に敏感であり、堆積膜において実質的な膜均一性を達成する為に非常に特別な注意が必要である。

〔0053〕均一な薄い層分布に対する理想的な表面として、基板にわたり均一な温度分布を設定するより、むしろ、本発明者は、基板の内側領域より幾分温度が高くなるように基板の周囲領域を制御することが、全体の基板にわたり均一な温度を有する基板上に薄い層が堆積される場合より、ほとんど均一な薄い層の適用になると確定した。他の前駆体液とガスは、同一の関係が見られ、程度も小さいが、この効果は、蒸気圧が非常に温度に依存しているオルガノ珪酸塩液体前駆体について最も断言される。

〔0054〕例えば、図４を参照すると、加熱素子２４，２６を板２０内に有するデュアル加熱素子サセプタ１３７は、５５０ｍｍ×６５０ｍｍの寸法を有するガラス基板上にＴＥＯＳの薄い層を堆積する為にＰＥＣＶＤチャンバ（ＡＫＴ３５００ＰＥＣＶＤチャンバ、ＡＫＴ社、日本国東京都）内で使用されていた。ＴＥＯＳ液は、ソース材料として使用されていた。熱電対２８は、前述したように、加熱素子２４，２６の温度を独立して制御する為のフィードバックを提供する。チャンバ内で基板をサセプタ上に取り付け、チャンバを密閉した後、ＴＥＯＳが３００ｓｃｃｍの流量でチャンバ内に流入され、ヘリウムが１００ｓｃｃｍで入力され、酸素が５０００ｓｃｃｍで入力された。１３．５６ＭＨｚのＲＦエネルギは、約０．４５Ｗ／ｃｍ^２の電力密度で入力され、５００ミルの間隙が使用され、堆積を実行する為のプラズマを発生させた。堆積処理は、６０秒間行われ、表１に注記されている様々な内側／外側温度比で反復された。

［表１］

内側温度 外側温度 平均膜厚 膜均一性
３９０℃ ３８０℃ ９２７Å １０．１％
３９０℃ ３９０℃ ８９５Å ８．６％
３９０℃ ４００℃ ９００Å ５．０％
３９０℃ ４１０℃ ８９７Å ４．１％

〔0055〕堆積速度は、一般的に約１０００Å／分であった。膜の全長にわたる（膜の中心を通る線における）１分間当たりの厚さ測定の結果は、表１で示された４つの実行の各々に対し、図６にグラフ的に示されている。

〔0056〕温度と膜厚均一性との明確な関係は、基板の周囲で温度が低いほど、そこの膜形成は厚くなるという場合に示されている。注記されることは、基板の周囲の温度を内側温度に等しくなるように訂正することにより、膜均一性は、（周囲が冷たい場合の実施例と比較すると）僅かに改善されるだけという点である。内側温度を３９０℃として、周囲の温度を４００℃まで高めることにより、膜均一性において、目覚ましい改善が測定された。内側温度を３９０℃として、外側温度を更に４１０℃まで高めることにより、また更なる改善が記録された。特に、層の、周囲部分の厚さの、目覚ましい減少は、内側温度のものより上に外側温度を高めることにより生じた。

〔0057〕７３０ｍｍ×９２０ｍｍの寸法を持つガラス基板上でＴＥＯＳを用いてオルガノ珪酸塩の薄い層を堆積する結果は、以下の表２に示されている。ＴＥＯＳ液がソース材料として使用された。熱電対２８は、上述したように、加熱素子２４，２６の温度を独立して制御する為のフィードバックを提供する為に使用された。基板をチャンバ内でサセプタ上に取り付け、チャンバを密閉した後、ＴＥＯＳが７００ｓｃｃｍの流量でチャンバ内に流入され、ヘリウムが２４０ｓｃｃｍで入力され、酸素が６４８０ｓｃｃｍで入力された。１３．５６ＭＨｚのＲＦエネルギが１９００ワットの電力で入力され、４７０ミルの間隙が使用され、堆積を実行する為のプラズマが発生された。堆積処理は、表２で示された最初の２つの、実行の各々に対し、６００秒間行われ、第３の実行では７００秒間行われた。

［表２］

内側温度 外側温度 平均膜厚 膜均一性
４００℃ ４２０℃ ８４９４Å ６．４％
４３０℃ ４５０℃ ６７３１Å ６．７％
４５０℃ ４６０℃ ８２９２Å ６．０％

〔0058〕本発明は、その特定実施形態を参照して説明されてきたが、当業者は、様々な変更が可能であり、同等物は、本発明の真の精神及び範囲を逸脱することなく置換可能であることが理解される筈である。例えば、特定の幾つかの実施例において、プラズマを発生する為に使用されたＲＦエネルギの電力密度は、約０．４５Ｗ／ｃｍ^２であったが、約０．３から０．７Ｗ／ｃｍ^２、より好ましくは約０．４から０．５Ｗ／ｃｍ^２の電力密度が効率よく使用されることに留意されたい。さらに、特定の状況、材料、物質の組成、処理、処理ステップを本発明の目的、精神、範囲に適合する為に多くの変形例がなされてもよい。そのような全ての変形例は、添付された請求の範囲の範囲内であることが意図されている。

図１は、ＣＶＤ処理装置の横断面図であり、本発明を実施する為に使用可能である。 図２Ａは、本発明による基板取付板またはサセプタの平面図である。 図２Ｂは、２−２線に沿って切断された、図２Ａの基板取付板の概略断面図である。 図３は、全サセプタ板面を加熱する為に、単一のヒータラインスルーアウトを用いる従来技術に係るサセプタの平面図である。 サセプタを囲むチャンバ壁の概略表示を備えた図３のサセプタの図である。 サセプタを囲むチャンバ壁の概略表示を備えた図２Ａのサセプタの図である。 膜厚均一性と、上部に膜が堆積されているサセプタの様々な温度分布との関係を示すグラフである。 ＰＥＣＶＤ（黒丸）及び（プラズマ増強を持たない）低圧ＣＶＤ（白丸）を用いて酸化シリコン基板上に堆積された多結晶シリコン薄膜の堆積速度の対数（ｌｏｇ１０）プロットを示すグラフである。する ソース材料としてＴＥＯＳを用いたオルガノ珪酸塩膜の温度変化と堆積速度との直接性の関係を示すグラフである。

１０…基板、２０…基板取付板、２２…上面、上側表面、２４…加熱素子、外側回路、２６…加熱素子、内側回路、２８…熱電対、３０…外側シース、３２…フィラメント、１２１…孔、１２２…処理ガス分配用面板、１２３…堆積処理用前駆体材料、１２４…ブロッカー板、１２６…入口マニフォールド、１３０…ＣＶＤ装置、１３１…スロット状オリフィス、１３３…真空堆積処理チャンバ、１３４…側壁、１３５…サセプタ、１３７…サセプタ、ステム、１４１…基板処理領域、反応領域、１４２…開口、１５０…排気プレナム、１５２…真空遮断バルブ、１５４…排気用出口、１６２…リフトピン孔、２００…取付板、２２０…上部表面、２４０…加熱素子。

Claims (12)

1. プラズマＣＶＤチャンバ内のガラス基板上に膜を堆積させるための装置であって、
   プラズマＣＶＤチャンバと、
   少なくとも５５０×６５０ｍｍの大きさを有するガラス基板を支持するように適合された、前記プラズマＣＶＤチャンバ内のサセプタと、
   堆積処理用前駆体材料を前記プラズマＣＶＤチャンバ内に流す手段と、
   前記サセプタの第１部分及び第２部分を加熱するように、それぞれ配置された第１加熱素子及び第２加熱素子であって、前記サセプタの前記第１部分は、前記サセプタの前記第２部分より放射状に外側にある、前記第１加熱素子及び第２加熱素子と、
   前記サセプタの前記第１部分と前記第２部分にそれぞれ結合される第１熱電対及び第２熱電対であって、各熱電対は、温度読みを生み出す、前記第１熱電対及び第２熱電対と、
   前記第１加熱素子に第１電流を供給し、前記第２加熱素子に第２電流を供給するように接続されたヒータ制御器と、を備え、
   前記第１熱電対及び第２熱電対は、前記ヒータ制御器にフィードバックを与えるように接続しており、
   前記基板が前記プラズマＣＶＤチャンバ内のサセプタ上に載せられ、前記堆積処理用前駆体材料が前記プラズマＣＶＤチャンバ内に流れ込んでいる間、前記ヒータ制御器は、前記第１熱電対の温度読みが前記第２熱電対の温度読みより１０から２０℃だけ高くなるように、前記第１電流と前記第２電流を制御する、装置。
2. 前記ヒータ制御器は、前記膜が１０％以下の厚みの均一性を有するように、前記第１電流と前記第２電流を制御する、請求項１に記載の装置。
3. 前記堆積処理用前駆体材料が、ＴＥＯＳである、請求項２に記載の装置。
4. 前記堆積処理用前駆体材料が、ＴＥＯＳである、請求項１に記載の装置。
5. プラズマＣＶＤチャンバ内のガラス基板上に膜を堆積させるための装置であって、
   プラズマＣＶＤチャンバと、
   少なくとも５５０×６５０ｍｍの大きさを有するガラス基板を支持するように適合された、前記プラズマＣＶＤチャンバ内のサセプタと、
   前記ガラス基板上に膜が堆積するように、堆積処理用前駆体材料を前記プラズマＣＶＤチャンバ内に流す手段と、
   前記サセプタの第１部分及び第２部分を加熱するように、それぞれ配置された第１加熱素子及び第２加熱素子であって、前記サセプタの前記第１部分は、前記サセプタの前記第２部分より放射状に外側にある、前記第１加熱素子及び第２加熱素子と、
   前記サセプタの前記第１部分と前記第２部分にそれぞれ結合される第１熱電対及び第２熱電対であって、各熱電対は、温度読みを生み出す、前記第１熱電対及び第２熱電対と、
   前記第１加熱素子に第１電流を供給し、前記第２加熱素子に第２電流を供給するように接続されたヒータ制御器と、を備え、
   前記第１熱電対及び第２熱電対は、前記ヒータ制御器にフィードバックを与えるように接続しており、
   前記基板が前記プラズマＣＶＤチャンバ内のサセプタ上に載せられ、膜が前記基板上に堆積している間、前記ヒータ制御器は、前記第１熱電対の温度読みが前記第２熱電対の温度読みより１０から２０℃だけ高くなるように、前記第１電流と前記第２電流を制御する、装置。
6. 前記ヒータ制御器は、前記膜が１０％以下の厚みの均一性を有するように、前記第１電流と前記第２電流を制御する、請求項５に記載の装置。
7. 前記堆積処理用前駆体材料が、ＴＥＯＳである、請求項６に記載の装置。
8. 前記堆積処理用前駆体材料が、ＴＥＯＳである、請求項５に記載の装置。
9. 前記サセプタの前記第１部分は、前記サセプタの周囲付近にある、請求項１から８のいずれか１項に記載の装置。
10. プラズマＣＶＤチャンバ内のガラス基板上に膜を堆積させる方法であって、
    少なくとも５５０×６５０ｍｍの大きさを有するガラス基板を、プラズマＣＶＤチャンバ内のサセプタ上に支持するステップと、
    前記基板上に膜が堆積するように、ＴＥＯＳを前記プロセスチャンバ内に流すステップと、
    前記サセプタの第１部分及び第２部分を加熱するように、それぞれ配置された第１加熱素子及び第２加熱素子を提供するステップであって、前記サセプタの前記第１部分は、前記サセプタの前記第２部分より放射状に外側にある、ステップと、
    前記サセプタの前記第１部分と前記第２部分にそれぞれ結合される第１熱電対及び第２熱電対を提供するステップであって、各熱電対は、温度読みを生み出す、ステップと、
    前記第１加熱素子に第１電流を供給し、前記第２加熱素子に第２電流を供給するステップと、
    前記支持するステップと前記流すステップと同時に、前記第１熱電対の温度読みが前記第２熱電対の温度読みより１０から２０℃だけ高くなるように、前記第１電流と前記第２電流を制御するステップと、を備える、方法。
11. 前記制御するステップは、前記膜が１０％以下の厚みの均一性を有するように、前記第１電流と前記第２電流を制御するステップを備える、請求項１０に記載の方法。
12. 前記サセプタの前記第１部分は、前記サセプタの周囲付近にある、請求項１０または１１に記載の方法。

Images