JP5907294B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関するものである。

例えば、空気調和装置などでは、圧縮機のモータに電力を供給するために、コンバータ回路とインバータ回路とを有した電力変換装置が用いられる。このような電力変換装置の中には、コンバータ回路とインバータ回路との間に設けられるコンデンサ（直流リンクコンデンサと呼ぶ）として、通常の平滑コンデンサの１／１００程度の小容量のコンデンサを採用することで、力率の改善などを図った例がある（例えば特許文献１を参照）。

特開２００２−５１５８９号公報

ところで、上記電力変換装置では、コンバータ回路の入力側（ＡＣ側）や、出力側（ＤＣ側）にリアクトルが設けられることが多い。このリアクトルは、直流リンクコンデンサとともにＬＣ共振回路を構成し、その共振は、コンバータ回路の出力電流波形や出力電圧波形の歪みの原因、すなわち高調波成分の増加の原因となり得る。また、リアクトルが存在しない場合であっても、電源系統が持つインダクタンスと、電力変換装置内のコンデンサとによってＬＣ共振回路が構成され、そのＬＣ共振回路が電流波形の歪みの原因となる場合がある。すなわち、電流とその指令値との偏差が大きくなってしまう。

しかしながら、そのような、高調波成分は抑制する必要があるが対策は容易ではない。特に、上記ＬＣ共振回路を構成するコンデンサの容量が小さければ小さいほど、ＬＣ共振周波数が高くなり対策は更に難しくなる。

本発明は上記の問題に着目してなされたものであり、電力変換装置において、電流とその指令値との偏差を低減できるようにすることを目的としている。

上記の課題を解決するため、第１の態様は、
複数のスイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のオンオフ動作によって、交流電源（30）が出力した交流又は該交流から変換された直流を、所定の周波数及び電圧を有した交流に変換する電力変換部（13）と、
上記オンオフ動作にともなって発生したリプル電圧を平滑化するコンデンサ（12a）と、
上記電力変換部（13）への電流（Iin）を歪ませる外乱に相関する値を、上記交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて複数個記憶する記憶部（62）と、
上記記憶部（62）に記憶された値を、上記交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて、上記電力変換部（13）における制御の操作量（iT*）の補償に用いて上記オンオフ動作の制御を行うとともに、上記記憶部（62）に記憶された値を更新する電力変換制御部（50,60）と、
を備えたことを特徴とする。

この構成では、記憶部（62）が記憶した値に基づいて、電力変換部（13）のオンオフ動作が行われる。

また、第２の態様は、第１の態様において、
上記外乱に相関する値は、
上記電力変換部（13）への電流、
上記交流電源（30）の出力を直流に変換するコンバータ回路（11）の出力電流値（|Iin|）、
上記コンデンサ（12a）の電圧（vdc）、
上記コンデンサ（12a）のエネルギー（Ce）、
上記電力変換部（13）への電流と該電力変換部（13）への電流の指令値との偏差、
上記交流電源（30）の出力を直流に変換するコンバータ回路（11）の出力電流値（|Iin|）と、該出力電流値（|Iin|）を指示する電流指令（|Iin*|）との偏差、
上記コンデンサ（12a）の電圧（vdc）と、該コンデンサ（12a）の電圧（vdc）の指令値（vdc*）との偏差、
及び上記コンデンサ（12a）のエネルギー（Ce）と、該エネルギー（Ce）の指令値（Ce*）との偏差
の何れかであることを特徴とする。

また、第３の態様は、第１又は第２の態様において、
上記電力変換制御部（50,60）は、上記記憶部（62）に記憶された値によって、上記電力変換部（13）の電力を制御することを特徴とする。

この構成では、記憶した値に基づいて、電力変換部（13）における電力が制御される。

また、第４の態様は、第１又は第２の態様において、
上記電力変換制御部（50,60）は、上記記憶部（62）に記憶された値によって上記電力変換部（13）における電流を制御することを特徴とする。

この構成では、記憶した値に基づいて、電力変換部（13）における電流が制御される。

また、第５の態様は、第１から第４の態様の何れかにおいて、
上記電力変換制御部（50,60）は、上記外乱に相関する値を複数種類用いて、上記操作量（iT*）の補償を行うことを特徴とする。

この構成では、記憶した複数種類の値に基づいて、電力変換部（13）における電力又は電流が制御される。

また、第６の態様は、第１から第５の態様の何れかにおいて、
上記電力変換制御部（50,60）は、上記記憶部（62）に記憶されている値が不連続の場合には、上記記憶部（62）内のデータを用いて不連続箇所を補間することを特徴とする。

上記の各態様によれば、電力変換装置において、電流とその指令値との偏差を低減できる。

図１は、本発明の実施形態１に係る電力変換装置の構成を示す。 図２は、交流電源の電流、交流電源の電圧、及び直流リンク電圧の波形を例示する。 図３は、実施形態１に係るインバータ回路の制御系を示す。 図４は、補償部の構成を示す。 図５は、補償部による補償動作を説明する図である。 図６は、電源電圧、位相角、電流指令、出力電流値、偏差、第２の電流指令値、及び駆動電流指令値の波形を例示する。 図７は、実施形態１の変形例に係る補償部の構成を示す。 図８は、記憶周期がキャリア周期よりも短い場合における偏差記憶部の更新を説明する図である。 図９は、実施形態２に係るインバータ回路の制御系を示す。 図１０は、実施形態３に係るインバータ回路の制御系を示す。 図１１は、フィードバック制御部の構成例を示す。 図１２は、実施形態４に係るインバータ回路の制御系を示す。 図１３は、実施形態５に係るインバータ回路の制御系を示す。 図１４は、実施形態６に係る偏差記憶部の更新を説明するフローチャートである。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。

《発明の実施形態１》
図１は、本発明の実施形態１に係る電力変換装置（10）の構成を示す。この電力変換装置（10）は、例えば、空気調和装置（図示は省略）の圧縮機を駆動するモータ等に電力を供給するために用いる。

電力変換装置（10）は、図１に示すように、コンバータ回路（11）、直流部（12）、インバータ回路（13）、制御部（50）、及び補償部（60）を備え、単相の交流電源（30）から供給された交流電力を所定の周波数及び電圧の交流電力に変換して、モータ（20）に供給する。モータ（20）は、上記圧縮機を駆動するものであり、例えば、いわゆるＩＰＭ（Interior Permanent Magnet）モータを採用できる。

〈コンバータ回路〉
コンバータ回路（11）は、リアクトル（L1）を介して交流電源（30）に接続され、交流電源（30）からの交流を直流に整流する。この例では、コンバータ回路（11）は、４つのダイオード（D1〜D4）がブリッジ状に結線されたダイオードブリッジ回路である。これらのダイオード（D1〜D4）によって、交流電源（30）の交流電圧を全波整流して、直流電圧に変換する。

〈直流部〉
直流部（12）は、コンデンサ（12a）を備えている。コンデンサ（12a）は、コンバータ回路（11）の正及び負の出力ノードの間に接続されている。それにより、該コンデンサ（12a）の両端に生じた直流電圧(以下、直流リンク電圧（vdc））がインバータ回路（13）の入力ノードに印可される。なお、コンバータ回路（11）において交流電源側にリアクトル（L1）を設けない場合には、コンデンサ（12a）は、コンバータ回路（11）の正極側の出力ノードに、リアクトル（リアクトル（L2）とする）を介して接続される。リアクトル（L1）は、コンデンサ（12a）とともにＬＣ共振回路を構成し、リアクトル（L2）も、コンデンサ（12a）とともにＬＣ共振回路を構成する。仮にリアクトル（L1,L2）を設けない場合であっても、電源系統が持つインダクタンスとコンデンサ（12a）によりＬＣ共振回路が構成される。このＬＣ共振回路で起こるＬＣ共振は、コンバータ回路（11）の出力電流波形の歪みの原因となりうるので、本実施形態では、後に詳述する補償部（60）によって、出力電流波形の歪みの対策を行う。

このコンデンサ（12a）は、インバータ回路（13）のスイッチング素子（後述）がスイッチング動作する際に生じるリプル電圧（電圧変動）のみを平滑化可能な静電容量を有している。すなわち、コンデンサ（12a）は、コンバータ回路（11）によって整流された電圧（電源電圧に応じて変動する電圧）を平滑化するような静電容量を有さない小容量のコンデンサである。コンデンサ（12a）には、例えばフィルムコンデンサを採用する。

コンデンサ（12a）に小容量コンデンサを採用したことによって、直流リンク電圧（vdc）は、電源電圧の２倍の周波数で脈動している。図２は、交流電源（30）の電流、交流電源（30）の電圧（Vin）、及び直流リンク電圧（vdc）の波形を例示する。この例では、直流リンク電圧（vdc）は、その最大値（Vmax）がその最小値（Vmin）の２倍以上となるような大きな脈動を有している。

〈インバータ回路〉
インバータ回路（13）は、入力ノードがコンデンサ（12a）に接続され、脈動する直流電圧（直流リンク電圧（vdc））が供給されている。インバータ回路（13）は、複数のスイッチング素子（後述）のオンオフ動作によって直流部（12）の出力を三相交流（U,V,W）に変換し、モータ（20）に供給する。すなわち、モータ（20）は、インバータ回路（13）の負荷である。

本実施形態のインバータ回路（13）は、複数のスイッチング素子がブリッジ結線されて構成されている。このインバータ回路（13）は、三相交流をモータ（20）に出力するために、６個のスイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）を備えている。詳しくは、インバータ回路（13）は、２つのスイッチング素子を互いに直列接続した３つのスイッチングレグを備え、各スイッチングレグにおける上アームのスイッチング素子（Su,Sv,Sw）と下アームのスイッチング素子（Sx,Sy,Sz）との中点が、それぞれモータ（20）の各相のコイルに接続されている。また、各スイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）には、還流ダイオード（Du,Dv,Dw,Dx,Dy,Dz）が逆並列接続されている。

インバータ回路（13）は、これらのスイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のオンオフ動作によって、直流部（12）から入力された直流リンク電圧（vdc）をスイッチングして、所定の周波数及び電圧を有した三相交流電圧に変換し、モータ（20）へ供給する。このオンオフ動作の制御は制御部（50）が行う。すなわち、インバータ回路（13）は、交流電源（30）が出力した交流から変換され直流を、所定の周波数及び電圧を有した交流に変換するものであり、本発明の電力変換部の一例である。

〈制御部〉
図３は、実施形態１に係るインバータ回路（13）の制御系を示す。制御部（50）は、マイクロコンピュータ（図示は省略）とそれを動作させるプログラムを含み、スイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のオンオフ動作の制御にともなってインバータ回路（13）の電流制御を行う。すなわち、制御部（50）によってインバータ回路（13）の出力が制御されて、モータ（20）の駆動が制御される。モータ（20）の駆動の制御には、例えばｄ−ｑ軸ベクトル制御が用いられる。本実施形態の制御部（50）は、速度制御部（51）、乗算器（52）、加算器（53）、ｄｑ電流指令値生成部（54）、座標変換部（55）、ｄｑ軸電流制御部（56）、及びＰＷＭ演算部（57）を備えている。

速度制御部（51）は、モータ（20）の機械角の回転角周波数（ω）と、機械角の指令値（ω*）との偏差を求める。そして、速度制御部（51）は、その偏差を比例・積分演算（ＰＩ演算）し、その演算結果を第１の電流指令値（im*）として乗算器（52）に出力する。

乗算器（52）は、交流電源（30）における電圧（Vin）の位相角（θin）の正弦値の絶対値（｜sin（θin）｜）と、第１の電流指令値（im*）とを乗算し、乗算結果を第２の電流指令値（iT*）として出力する。この第２の電流指令値（iT*）は、モータ電流振幅の指令値であり、本発明における、電力変換部における制御の操作量の一例である。

加算器（53）は、第２の電流指令値（iT*）と、補償部（60）で生成された補償電流指令値（icomp*）（後述）とを加算し、加算結果（以下、駆動電流指令値（idq*）と呼ぶ）をｄｑ電流指令値生成部（54）に出力する。

ｄｑ電流指令値生成部（54）は、駆動電流指令値（idq*）と、モータ（20）に流す電流の位相（β）の指令値（β*）とから、ｄ軸電流指令値（id*）及びｑ軸電流指令値（iq*）を求め、それらをｄｑ軸電流制御部（56）に出力する。具体的にｄｑ電流指令値生成部（54）は、指令値（β*）の正弦値（-sinβ*）に駆動電流指令値（idq*）を乗じてｄ軸電流指令値（id*）を生成し、指令値（β*）の余弦値（cosβ*）に駆動電流指令値（idq*）を乗じてｑ軸電流指令値（iq*）を生成する。

座標変換部（55）は、モータ（20）の回転子（図示は省略）の回転角（電気角（θe））と、インバータ回路（13）の相電流（iu,iv,iw）とから、ｄ軸電流値（id）とｑ軸電流値（iq）を算出する。

ｄｑ軸電流制御部（56）は、ｄ軸電流指令値（id*）とｄ軸電流値（id）との偏差、及び、ｑ軸電流指令値（iq*）とｑ軸電流値（iq）との偏差がそれぞれ小さくなるように、ｄ軸の電圧指令値（Vd*）とｑ軸の電圧指令値（Vq*）を生成し、ＰＷＭ演算部（57）に出力する。

ＰＷＭ演算部（57）には、ｄ軸及びｑ軸の電圧指令値（Vd*,Vq*）と、直流リンク電圧（vdc）と、電気角（θe）とが入力される。ＰＷＭ演算部（57）は、これらの値に基づいて、インバータ回路（13）の各スイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のオンオフ動作を制御する制御信号（G）（以下ではＰＷＭ出力とも呼ぶ）を生成してインバータ回路（13）に出力する。ＰＷＭ出力（G）の更新は、所定の周期（以下、キャリア周期（Tc）、或いは更新周期（Tc）と呼ぶ）で行われる。

〈補償部〉
補償部（60）は、第２の電流指令値（iT*）を補償（後述）するための補償電流指令値（icomp*）を生成する。この例では、制御部（50）と補償部（60）とによって、本発明の電力変換制御部の一例を構成している。補償部（60）は、マイクロコンピュータ（図示は省略）とそれを動作させるプログラムを含んでいる。図４は、補償部（60）の構成例を示す。図４に示すように、補償部（60）は、減算器（61）、偏差記憶部（62）、第１インデックス生成部（63）、電源位相演算部（64）、第２インデックス生成部（65）、及び補償量演算部（66）を備えている。

−減算器（61）−
減算器（61）は、コンバータ回路（11）の出力電流値（|Iin|）と、該出力電流値（|Iin|）を指示する電流指令（|Iin*|）との偏差を求める。この偏差は、インバータ回路（13）への電流（つまり出力電流値（|Iin|））を歪ませる外乱に相関している。すなわち、この偏差は、本発明における、電力変換部への電流（Iin）を歪ませる外乱に相関する値の一例である。なお、電流値（|Iin|）は測定値である。また、電流指令（|Iin*|）は、例えば、コンバータ回路（11）の入力電流値（Iin）の基本波成分の振幅に|sin(θin)|を乗じて生成する。

−偏差記憶部（62）−
偏差記憶部（62）は、複数の記憶領域（配列）を備え、減算器（61）で求めた偏差を記憶する。この偏差記憶部（62）は、本発明の記憶部の一例である。偏差記憶部（62）の記憶領域の数（Ｋとする）は、交流電源（30）の電圧の周期（以下、電源周期）のπ/K［rad］に相当する期間（以下、記憶周期（Tm）と呼ぶ）が、キャリア周期（Tc）以下の時間となるように設定する。Ｋを上記のように設定することにより、偏差記憶部（62）は、電源周期の半分の周期（以下、電源半周期）において、Ｋ個の偏差を記憶することができる。なお、本実施形態では、記憶周期（Tm）とキャリア周期（Tc）とは一致している。

−第１インデックス生成部（63）−
第１インデックス生成部（63）は、制御処理（電流制御など）の開始時における位相角（θin）=θin1に基づいて、偏差記憶部（62）の記憶領域を特定するインデックス（idx）を算出する。この例では、idx=θin1/(π/K)としている。したがって、インデックス（idx）の範囲は、０〜Ｋ−１となる。

偏差記憶部（62）には、位相角（θin1）における上記偏差を、算出したインデックス（idx）に対応した記憶領域に記憶させる。すなわち、偏差記憶部（62）は、電流指令（|Iin*|）と出力電流値（|Iin|）との偏差を、交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて複数個記憶するのである。なお、上記のようにインデックス（idx）と位相角（θin）とを対応づけたことにより、偏差記憶部（62）には、記憶周期（Tm）間隔の外乱に相関する値（偏差）が並ぶように格納される。

−電源位相演算部（64）−
電源位相演算部（64）は、第２の電流指令値（iT*）の補償を行うタイミングにおける位相角（θin2）を求める。この例では、電源位相演算部（64）は、制御処理（電流制御など）の開始時における位相角（θin1）により、制御処理の出力がＰＷＭ信号として適用される更新周期（Tc）の終点における位相角（θin2）を出力する。

−第２インデックス生成部（65）−
第２インデックス生成部（65）は、電源位相演算部（64）が求めた位相角（θin）=θin2に基づいて、偏差記憶部（62）の記憶領域を特定するインデックス（idx）を算出する。インデックス（idx）の算出方法は、第１インデックス生成部（63）における算出と同様であり、idx=θin2/(π/K）としている。

−補償量演算部（66）−
補償量演算部（66）は、補償電流指令値（icomp*）を算出する。具体的に、補償量演算部（66）は、まず、第２インデックス生成部（65）で算出したインデックス（idx）を用いて、偏差記憶部（62）の記憶領域から偏差を読み出す。以下では、読み出した偏差をIin_errとする。そして、補償量演算部（66）は、補償電流指令値（icomp*）を、icomp*＝Gp×Iin_errと算出する。このGpはゲインであり、例えば実験等を行って適宜定めればよい。算出した補償電流指令値（icomp*）は、制御部（50）の加算器（53）に出力される。本実施形態では、補償量演算部（66）と加算器（53）とで、電流指令補償部を構成している。

〈電力変換装置における動作〉
図５は、補償部（60）による補償動作を説明する図である。図５では、第ｍ番目から第ｍ＋２番目までのキャリア周期（Tc）を示してある（ただしｍはゼロ以上の整数）。また、図６は、電源電圧（Vin）、位相角（θin）、電流指令（|Iin*|）、出力電流値（|Iin|）、偏差（Iin_err）、第２の電流指令値（iT*）、及び駆動電流指令値（idq*）の波形を例示する。図６では、３つの電源半周期（第ｎ−１番目から第ｎ＋１番目までの電源半周期）における波形を示した。

制御部（50）では、キャリア周期（Tc）が開始すると制御処理を開始する。例えば、第ｍ番目のキャリア周期（Tc）における制御処理が開始すると、制御部（50）は、出力電流値（|Iin|）、及び位相角（θin）を測定する。そして、制御部（50）では、速度制御部（51）において、回転角周波数（ω）と指令値（ω*）との偏差に基づいて、第１の電流指令値（im*）が生成される。第１の電流指令値（im*）は、乗算器（52）において変調され、第２の電流指令値（iT*）として出力される。

一方、補償部（60）では、検出された位相角（θin1）に基づいて、第２インデックス生成部（65）がインデックス（idx）を算出する。ここでは、算出された値は、ｉｄｘ＝ｊ２とする。補償量演算部（66）は、算出されたインデックス（idx）＝ｊ２に対応した偏差（Iin_err（j2）とする）を偏差記憶部（62）から読み出す。補償量演算部（66）では、読み出された偏差Iin_err（j2）を用いて補償電流指令値（icomp*）を算出する。

この補償電流指令値（icomp*）は、加算器（53）において、第２の電流指令値（iT*）と加算（補償）される。これにより、電流指令（|Iin*|）と出力電流値（|Iin|）との偏差（外乱に相関する値）による出力電流（Iin）の歪みが低減するように、第２の電流指令値（iT*）が補償される。補正された第２の電流指令値（iT*）は、駆動電流指令値（idq*）としてｄｑ電流指令値生成部（54）に出力される。

ここで、補償電流指令値（icomp*）の算出に使用された偏差（Iin_err）は、現在の電源半周期（ｎ）よりも、前の電源半周期（ｎ−１）のものである。つまり、第ｎ−１番目の電源半周期のインデックス（idx）＝ｊ２に相当する位相において記憶された偏差Iin_err（j2）を用いて、第ｎ番目の電源半周期のインデックス（idx）＝ｊ２に相当する位相における、第２の電流指令値（iT*）を補償することになる（図６参照）。図６では、ゲイン（Gp）＝１の場合を例示した。

このように、制御部（50）では、補償された第２の電流指令値（iT*）である駆動電流指令値（idq*）を用いて、ｄｑ電流指令値生成部（54）がｄ軸電流指令値（id*）とｑ軸電流指令値（iq*）を生成する。そして、ｄｑ軸電流制御部（56）は、ｄ軸の電圧指令値（Vd*）とｑ軸の電圧指令値（Vq*）を生成する。ｄ軸の電圧指令値（Vd*）とｑ軸の電圧指令値（Vq*）が生成されると、ＰＷＭ演算部（57）によって制御信号（G）がインバータ回路（13）に出力される。これにより、インバータ回路（13）は、コンバータ回路（11）の出力電流波形の歪みが低減するように動作する。このように記憶した偏差（外乱に相関する値）によってコンデンサ（12a）とリアクトル（L1,L2）とによるＬＣ共振を低減できるのは、該ＬＣ共振が定常的な繰り返しの波形だからである。

一方、補償部（60）では、偏差記憶部（62）において、キャリア周期（Tc）毎に検出された外乱に基づいて、当該外乱を記憶すべき記憶領域が更新される。例えば第ｍ番目のキャリア周期（Tc）では、補償部（60）は、補償電流指令値（icomp*）の出力を終えると、第ｍ番目のキャリア周期（Tc）の開始時に検出された出力電流値（|Iin|）、及び位相角（θin1）に基づいて偏差記憶部（62）の内容を更新する。具体的には、第１インデックス生成部（63）が、当該位相角（θin1）からインデックスを計算する。この例では、ｉｄｘ＝ｊ１となる。これにより、補償部（60）では、ｊ１番目の偏差Iin_err（j1）が更新される。

第ｍ＋１番目のキャリア周期（Tc）でも同様の動作が行われる。第ｍ＋１番目のキャリア周期（Tc）では、ｉｄｘ＝ｊ１＋１となる。これは、記憶周期（Tm）とキャリア周期（Tc）は一致しているからである。第ｍ＋１番目のキャリア周期（Tc）では、現在が第ｎ番目の電源半周期であるとすれば、第ｎ−１番目の電源半周期のインデックス（idx）=ｊ２＋１に相当する位相において記憶された偏差Iin_err（j2+1）を用いて、第ｎ番目の電源半周期のインデックス（idx）=ｊ２＋１に相当する位相における、第２の電流指令値（iT*）を補償する。また、第ｍ＋１番目のキャリア周期（Tc）では、ｊ２＋１番目の偏差Iin_err（j2+1）が更新される。

なお、本実施形態では、インデックス（idx）を各キャリア周期（Tc）における制御処理開始時点の位相角（θin）から求めている。また、出力電流値（|Iin|）も制御処理開始時点のタイミングで検出している。本実施形態のように、キャリア周期（Tc）が記憶周期（Tm）と等しい場合は、インデックス（idx）が更新されるタイミングと制御処理開始のタイミングは同期し、インデックスは制御周期毎に１ずつ増加する。そのため、電源半周期毎に偏差記憶部（62）のデータは全て漏れなく更新される。

〈本実施形態における効果〉
本実施形態では、偏差（外乱に相関する値）を記憶し、電源半周期前に記憶した値に基づいて、インバータ回路（13）の電流制御の操作量（iT*）を補償するようにした。そのため、本実施形態では、電流とその指令値との偏差を低減できる。より具体的には、ＬＣ共振のような繰り返し波形の外乱によって生じた、コンバータ回路（11）の出力電流の歪み（すなわち、インバータ回路（13）への入力電流の歪み）を容易に低減できる。そして、この方式は、ＬＣ共振回路を形成するコンデンサの容量が小さいほど有用である。ＬＣ共振回路を形成するコンデンサが小容量となると、上記ＬＣ共振の周波数が高くなり、より高速な補償動作が求められる。本実施形態では、記憶した偏差を用いて補償値を求めるので、高速な補償が可能になるのである。

《実施形態１の変形例》
実施形態１の変形例では、記憶周期（Tm）が、キャリア周期（Tc）がよりも短く設定された例を説明する。図７は、実施形態１の変形例に係る補償部（60）の構成を示す。図７に示すように、本変形例の補償部（60）は、実施形態１の補償部（60）にデータ補間部（68）が追加されている。

図８は、記憶周期（Tm）がキャリア周期（Tc）よりも短い場合における偏差記憶部（62）の更新を説明する図である。図８では、第ｍ番目から第ｍ＋１番目までのキャリア周期（Tc）を示してある（ただしｍはゼロ以上の整数）。図８に示すように、記憶周期（Tm）がキャリア周期（Tc）よりも短い場合は、インデックス（idx）が更新されるタイミングと制御処理開始タイミングとが非同期となる。

そのため、連続するキャリア周期（Tc）においてインデックス（idx）が２つ増加する場合が起こりうる。図８の例では、第ｍ番目のキャリア周期（Tc）開始時のインデックス（idx）は、ｊ1であり、第ｍ＋１番目のキャリア周期（Tc）開始時のインデックス（idx）は、ｊ1＋２である。記憶領域の更新にキャリア周期（Tc）毎に検出した外乱を用いるとすれば、このようにインデックス（idx）が２つ増加した場合は、インデックス（idx）＝ｊ1＋１に対応する記憶領域のデータが更新されないことになる。つまり、偏差記憶部（62）は、記憶領域が先頭から順に連続的に更新されない場合、すなわち、更新漏れの記憶領域ができる場合がある。そこで、本変形例では、データ補間部（68）によってインデックスが２つ以上増加したことを検知し、更新されなかった記憶領域のデータを、前回求めた偏差と今回求めた偏差とによって補間するようにした。

図８の例では、第ｍ番目のキャリア周期（Tc）では、このキャリア周期（Tc）において検出した外乱を記憶すべき記憶領域（ｉｄｘ＝ｊ１）が更新される。次に、第ｍ＋１番目のキャリア周期（Tc）における制御処理が開始されると、第１インデックス生成部（63）がインデックス（idx）＝ｊ１＋２を算出する。そうすると、そのインデックス（idx）＝ｊ１＋２に対応する記憶領域に偏差Iin_err（j1+2）が格納される（図８参照）。

そして、データ補間部（68）は、現在のインデックス（idx）＝ｊ１＋２と、１つ前のキャリア周期（Tc）、すなわち第ｍ番目のキャリア周期（Tc）において算出したインデックス（idx）＝ｊ１とを比較する。この例では、インデックス（idx）が、前のキャリア周期（Tc）よりも２つ増加したので、インデックス（idx）＝ｊ１＋１のデータが更新されていないことが分かる。そこで、データ補間部（68）は、インデックス（idx）＝ｊ１＋１のデータをインデックス（idx）＝ｊ１のデータとインデックス（idx）＝ｊ１＋２のデータとによって補間して生成し、偏差記憶部（62）に格納する。このように、本変形例では、記憶部（62）に記憶されている値が不連続の場合（データが更新されていない記憶領域が存在する場合）には、記憶部（62）内のデータを用いて不連続箇所（データが更新されていない記憶領域）を補間するのである。

上記の補間処理により、本変形例では、長期に渡って更新がされない記憶領域が偏差記憶部（62）において発生するのを防ぐことができる。すなわち、本変形例によれば、記憶周期（Tm）とキャリア周期（Tc）とが非同期であっても、コンバータ回路（11）の出力電流の歪みをより確実に低減できる。すなわち、本変形例でも電流とその指令値との偏差を低減できる。

なお、連続するキャリア周期（Tc）においてインデックス（idx）が３つ以上増加するような場合にも、上記と同様にして、更新されなかった記憶領域のデータを更新済みの記憶領域のデータを用いて更新すればよい。

《発明の実施形態２》
図９は、実施形態２に係るインバータ回路（13）の制御系を示す。本実施形態では、図９に示すように、実施形態１の制御系に更に別の補償部（60）、及び減算器（67）が追加されている。追加された補償部（60）も実施形態１の補償部（60）と同様の構成であるが、入力される信号が実施形態１の補償部（60）とは異なる。なお、図９では、２つの補償部（60）を識別するため、参照符号に枝番（-１，-２）を付した。この例では、補償部（60-1）が元々からあるものであり、補償部（60-2）が追加されたものである。

追加された補償部（60-2）では、減算器（61）によって、コンデンサエネルギー（Ce）と、該コンデンサエネルギー（Ce）の指令値（Ce*）の偏差を求めている。詳しくは、減算器（61）は、指令値（Ce*）からコンデンサエネルギー（Ce）を減じたものを偏差として出力する。ここで、コンデンサエネルギー（Ce）は、直流部（12）のコンデンサ（12a）に蓄積されたエネルギーである。この値は、直流リンク電圧（vdc）から算出できる。また、指令値（Ce*）はその指令値であり、直流リンク電圧（vdc）の目標値から算出する。直流リンク電圧（vdc）の目標値は、該直流リンク電圧（vdc）の波形がおおよそ正弦波となるように定める。

追加された補償部（60-2）の偏差記憶部（62）には、コンデンサエネルギー（Ce）と指令値（Ce*）の偏差が、交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて記憶されることになる。この偏差も、本発明における、電力変換部への電流（Iin）を歪ませる外乱に相関する値の一例である。

そして、元々ある補償部（60-1）の出力からは、追加された補償部（60-2）によって求められた補償電流指令値（icomp**）が、減算器（67）によって減ぜられる。減算器（67）の出力は、第２の電流指令値（iT*）の補償値として加算器（53）に出力される。この例では、２つの補償部（60-1,2）と加算器（53）によって、電流指令補償部を構成している。

上記構成により、本実施形態では、コンバータ回路（11）の出力電流値（|Iin|）に基づく補償に加えて、直流部（12）のコンデンサ（12a）に蓄えられているコンデンサエネルギー（Ce）による補償を行う。コンデンサエネルギー（Ce）による補償を加えることで、直流部のコンデンサ（12a）に出入りする電流による外乱を低減し、コンバータ回路（11）の出力電流値（|Iin|）を電流指令（|Iin*|）により近づけることができる。

具体的には、本実施形態では、直流部（12）のコンデンサエネルギー（Ce）が、コンデンサエネルギーの指令値（Ce*）よりも多い場合は、インバータ回路（13）の出力電力をより増加させるように、第２の電流指令値（iT*）を補償する。また、コンデンサエネルギー（Ce）が指令値（Ce*）より少ない場合は、インバータ回路（13）の出力電力がより減少するように第２の電流指令値（iT*）を補償する。

このように、本実施形態でも、記憶した偏差（外乱に相関する値）を用いて補償値を求めるので、高速な補償が可能になる。

《発明の実施形態３》
図１０は、実施形態３に係るインバータ回路（13）の制御系を示す。この例は、実施形態１の制御系にフィードバック制御部（80）を追加したものである。フィードバック制御部（80）は、出力電流値（|Iin|）と電流指令（|Iin*|）との偏差が低減するように、フィードバック制御によって電流指令（|Iin*|）を補償する。

図１１は、フィードバック制御部（80）の構成例を示す。図１１に示すように、フィードバック制御部（80）は、減算器（81）とＰＩ演算器（82）とを備えている。減算器（81）は、出力電流値（|Iin|）とその電流指令（|Iin*|）との偏差求める。ＰＩ演算器（82）は、減算器（81）の出力に対して比例・積分演算（ＰＩ演算）を行って補償電流指令値（icomp***）として出力する。補償電流指令値（icomp***）は、補償部（60）の出力と加算されて、制御部（50）の加算器（53）に入力される。

このようにフィードバック制御部（80）を設けたことにより、上記ＬＣ共振のような定常的な外乱に加え、非定常的な外乱を原因とする、コンバータ回路（11）の出力電流の歪みを低減できる。なお、補償部（60）におけるゲイン（Gp）と、フィードバック制御部（80）におけるゲインとのバランスを適宜調整することで、フィードバック制御部（80）による制御が、補償部（60）による制御に過多な影響を与えないようにすることができる。

《発明の実施形態４》
図１２は、実施形態４に係るインバータ回路（13）の制御系を示す。本実施形態の制御部（50）は、速度制御部（51）、乗算器（52）、加算器（53）、座標変換部（55）、電力制御部（58）、ｄｑ軸電流制御部（56）、及びＰＷＭ演算部（57）を備えている。

速度制御部（51）は、モータ（20）の機械角の回転角周波数（ω）と、機械角の指令値（ω*）との偏差を求める。そして、速度制御部（51）は、その偏差を比例・積分演算（ＰＩ演算）し、その演算結果を第１の電力指令値（p*）として乗算器（52）に出力する。

乗算器（52）は、例えば、交流電源（30）における電圧（Vin）の位相角（θin）の正弦値の二乗（sin^２（θin））と、第１の電力指令値（p*）とを乗算し、乗算結果を第２の電力指令値（p**）として出力する。この第２の電力指令値（p**）は、インバータ回路（13）（電力変換部）が出力する電力の指令値であり、本発明における、電力変換部における制御の操作量の一例である。

加算器（53）は、第２の電力指令値（p**）と、補償部（60）で生成された補償電力指令値（pcomp*）（後述）とを加算し、加算結果（以下、駆動電力指令値（p***）と呼ぶ）を電力制御部（58）に出力する。

電力制御部（58）は、駆動電力指令値（p***）とモータ回転数（ω）とから、モータトルク指令値を求め、当該モータトルク指令値に応じたｄ軸電流指令値とｑ電流指令値を生成し、それらをｄｑ軸電流制御部（56）に出力する。具体的に、d軸インダクタンス、q軸インダクタンス、鎖交磁束数、巻線抵抗、極対数といったモータ定数より、モータトルク指令に応じたｄ軸電流指令値とｑ電流指令値を生成する。

座標変換部（55）は、モータ（20）の回転子（図示は省略）の回転角（電気角（θe））と、インバータ回路（13）の相電流（iu,iv,iw）とから、ｄ軸電流値（id）とｑ軸電流値（iq）を算出する。

ｄｑ軸電流制御部（56）は、ｄ軸電流指令値（id*）とｄ軸電流値（id）との偏差、及び、ｑ軸電流指令値（iq*）とｑ軸電流値（iq）との偏差がそれぞれ小さくなるように、ｄ軸の電圧指令値（Vd*）とｑ軸の電圧指令値（Vq*）を生成し、ＰＷＭ演算部（57）に出力する。

ＰＷＭ演算部（57）には、ｄ軸及びｑ軸の電圧指令値（Vd*,Vq*）と、直流リンク電圧（vdc）と、電気角（θe）とが入力される。ＰＷＭ演算部（57）は、これらの値に基づいて、インバータ回路（13）の各スイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のオンオフ動作を制御する制御信号（G）（以下ではＰＷＭ出力とも呼ぶ）を生成してインバータ回路（13）に出力する。ＰＷＭ出力（G）の更新は、所定の周期（以下、キャリア周期（Tc）、或いは更新周期（Tc）と呼ぶ）で行われる。

〈補償部〉
補償部（60）は、第２の電力指令値（p**）を補償（後述）するための補償電力指令値（pcomp*）を生成する。補償部（60）は、マイクロコンピュータ（図示は省略）とそれを動作させるプログラムを含んでいる。本実施形態の補償部（60）も図４に示した例と同様に、減算器（61）、偏差記憶部（62）、第１インデックス生成部（63）、電源位相演算部（64）、第２インデックス生成部（65）、及び補償量演算部（66）を備えている。

−減算器（61）−
減算器（61）は、コンバータ回路（11）の出力電流値（|Iin|）と、該出力電流値（|Iin|）を指示する電流指令（|Iin*|）との偏差を求める。この偏差は、本発明における、電力変換部への電流（Iin）を歪ませる外乱に相関する値の一例である。なお、電流値（|Iin|）は測定値である。また、電流指令（|Iin*|）は、例えば、コンバータ回路（11）の入力電流値（Iin）の基本波成分の振幅に|sin(θin)|を乗じて生成する。

−偏差記憶部（62）−
偏差記憶部（62）は、複数の記憶領域（配列）を備え、減算器（61）で求めた偏差を記憶する。この偏差記憶部（62）は、本発明の記憶部の一例である。偏差記憶部（62）の記憶領域の数（Ｋとする）は、交流電源（30）の電圧の周期（以下、電源周期）のπ/K［rad］に相当する期間（以下、記憶周期（Tm）と呼ぶ）が、キャリア周期（Tc）以下の時間となるように設定する。Ｋを上記のように設定することにより、偏差記憶部（62）は、電源周期の半分の周期（以下、電源半周期）において、Ｋ個の偏差を記憶することができる。なお、本実施形態では、記憶周期（Tm）とキャリア周期（Tc）とは一致している。

−第１インデックス生成部（63）−
第１インデックス生成部（63）は、制御処理（電流制御など）の開始時における位相角（θin）=θin1に基づいて、偏差記憶部（62）の記憶領域を特定するインデックス（idx）を算出する。この例では、idx=θin1/(π/K)としている。したがって、インデックス（idx）の範囲は、０〜Ｋ−１となる。

偏差記憶部（62）には、位相角（θin1）における上記偏差を、算出したインデックス（idx）に対応した記憶領域に記憶させる。すなわち、偏差記憶部（62）は、電流指令（|Iin*|）と出力電流値（|Iin|）との偏差を、交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて複数個記憶するのである。なお、上記のようにインデックス（idx）と位相角（θin）とを対応づけたことにより、偏差記憶部（62）には、記憶周期（Tm）間隔の外乱に相関する値（偏差）が並ぶように格納される。

−電源位相演算部（64）−
電源位相演算部（64）は、第２の電流指令値（iT*）の補償を行うタイミングにおける位相角（θin2）を求める。この例では、電源位相演算部（64）は、制御処理（電流制御など）の開始時における位相角（θin1）により、制御処理の出力がＰＷＭ信号として適用される更新周期（Tc）の終点における位相角（θin2）を出力する。

−第２インデックス生成部（65）−
第２インデックス生成部（65）は、電源位相演算部（64）が求めた位相角（θin2）に基づいて、偏差記憶部（62）の記憶領域を特定するインデックス（idx）を算出する。インデックス（idx）の算出方法は、第１インデックス生成部（63）における算出と同様であり、idx=θin1/(π/K）としている。

−補償量演算部（66）−
補償量演算部（66）は、補償電力指令値（pcomp*）を算出する。具体的に、補償量演算部（66）は、まず、第２インデックス生成部（65）で算出したインデックス（idx）を用いて、偏差記憶部（62）の記憶領域から偏差を読み出す。以下では、読み出した偏差をIin_errとする。そして、補償量演算部（66）は、補償電力指令値（pcomp*）を、ｐcomp*＝-｜Vin・sin（θin2）｜×Iin_errと算出する。算出した補償電力指令値（pcomp*）は、制御部（50）の加算器（53）に出力される。

〈電力変換装置における動作〉
本実施形態における電力変換装置の動作を図５を援用して説明する。図５では、第ｍ番目から第ｍ＋２番目までのキャリア周期（Tc）を示してある（ただしｍはゼロ以上の整数）。

制御部（50）では、キャリア周期（Tc）が開始すると制御処理を開始する。例えば、第ｍ番目のキャリア周期（Tc）における制御処理が開始すると、制御部（50）は、出力電流値（|Iin|）、及び位相角（θin1）を測定する。そして、制御部（50）では、速度制御部（51）において、回転角周波数（ω）と指令値（ω*）との偏差に基づいて、第１の電力指令値（p*）が生成される。第１の電力指令値（p*）は、乗算器（52）において、sin^２（θin）と乗算されることによって変調され、第２の電力指令値（p**）として出力される。

一方、補償部（60）では、検出された位相角（θin1）に基づいて、第２インデックス生成部（65）がインデックス（idx）を算出する。ここでは、算出された値は、ｉｄｘ＝ｊ２とする。補償量演算部（66）は、算出されたインデックス（idx）＝ｊ２に対応した偏差（Iin_err(j2)とする）を偏差記憶部（62）から読み出す。補償量演算部（66）では、読み出された偏差Iin_err（j2）を用いて補償電力指令値（pcomp*）を算出する。

この補償電力指令値（pcomp*）は、加算器（53）において、第２の電力指令値（p**）と加算（補償）される。これにより、電流指令（|Iin*|）と出力電流値（|Iin|）との偏差（外乱に相関する値）による出力電流（Iin）の歪みが低減するように、第２の電力指令値（p**）が補償される。補正された第２の電力指令値（p**）は、駆動電力指令値（p***）として電力制御部（58）に出力される。

ここで、補償電力指令値（pcomp*）の算出に使用された偏差（Iin_err）は、現在の電源半周期（ｎ）よりも、前の電源半周期（ｎ−１）のものである。つまり、第ｎ−１番目の電源半周期のインデックス（idx）＝ｊ２に相当する位相において記憶された偏差Iin_err（j2）を用いて、第ｎ番目の電源半周期のインデックス（idx）＝ｊ２に相当する位相における、第２の電力指令値（p**）を補償することになる。

このように、制御部（50）では、補償された第２の電力指令値（p**）である駆動電力指令値（p***）を用いて、ｄ軸電流指令値（id*）とｑ軸電流指令値（iq*）を生成する。そして、ｄｑ軸電流制御部（56）は、ｄ軸の電圧指令値（Vd*）とｑ軸の電圧指令値（Vq*）を生成する。ｄ軸の電圧指令値（Vd*）とｑ軸の電圧指令値（Vq*）が生成されると、ＰＷＭ演算部（57）によって制御信号（G）がインバータ回路（13）に出力される。これにより、インバータ回路（13）は、コンバータ回路（11）の出力電流波形の歪みが低減するように動作する。このように記憶した偏差（外乱に相関する値）によってコンデンサ（12a）とリアクトル（L1,L2）とによるＬＣ共振を低減できるのは、該ＬＣ共振が定常的な繰り返しの波形だからである。

一方、補償部（60）では、偏差記憶部（62）において、キャリア周期（Tc）毎に検出された外乱に基づいて、当該外乱を記憶すべき記憶領域が更新される。例えば第ｍ番目のキャリア周期（Tc）では、補償部（60）は、補償電力指令値（pcomp*）の出力を終えると、第ｍ番目のキャリア周期（Tc）の開始時に検出された出力電流値（|Iin|）、及び位相角（θin1）に基づいて偏差記憶部（62）の内容を更新する。具体的には、第１インデックス生成部（63）が、当該位相角（θin1）からインデックスを計算する。この例では、ｉｄｘ＝ｊ１となる。これにより、補償部（60）では、ｊ１番目の偏差Iin_err（j1）が更新される。

第ｍ＋１番目のキャリア周期（Tc）でも同様の動作が行われる。第ｍ＋１番目のキャリア周期（Tc）では、ｉｄｘ＝ｊ１＋１となる。これは、記憶周期（Tm）とキャリア周期（Tc）は一致しているからである。第ｍ＋１番目のキャリア周期（Tc）では、現在が第ｎ番目の電源半周期であるとすれば、第ｎ−１番目の電源半周期のインデックス（idx）=ｊ２＋１に相当する位相において記憶された偏差Iin_err（j2+1）を用いて、第ｎ番目の電源半周期のインデックス（idx）=ｊ２＋１に相当する位相における、第２の電流指令値（iT*）を補償する。また、第ｍ＋１番目のキャリア周期（Tc）では、ｊ２＋１番目の偏差Iin_err（j2+1）が更新される。

なお、本実施形態では、インデックス（idx）を各キャリア周期（Tc）における制御処理開始時点の位相角（θin）から求めている。また、出力電流値（|Iin|）も制御処理開始時点のタイミングで検出している。本実施形態のように、キャリア周期（Tc）が記憶周期（Tm）と等しい場合は、インデックス（idx）が更新されるタイミングと制御処理開始のタイミングは同期し、インデックスは制御周期毎に１ずつ増加する。そのため、電源半周期毎に偏差記憶部（62）のデータは全て漏れなく更新される。

〈本実施形態における効果〉
本実施形態では、インバータ回路（13）の電力制御の操作量を補償するようにした。この場合でも、実施形態１と同等の効果を得ることができる。

《発明の実施形態５》
図１３は、実施形態５に係るインバータ回路（13）の制御系を示す。本実施形態では、実施形態１の制御系に更に別の補償部（60）、及び減算器（67）が追加されている。追加された補償部（60）も実施形態１の補償部（60）と同様の構成であるが、入力される信号が実施形態１の補償部（60）とは異なる。なお、図１３では、２つの補償部（60）を識別するため、参照符号に枝番（-１，-２）を付した。この例では、補償部（60-1）が元々からあるものであり、補償部（60-2）が追加されたものである。

追加された補償部（60-2）では、減算器（61）によって、直流リンク電圧（vdc）と、該直流リンク電圧（vdc）の指令値（vdc*）の偏差を求めている。詳しくは、減算器（61）は、指令値（vdc*）から直流リンク電圧を減じたものを偏差として出力する。

追加された補償部（60-2）の偏差記憶部（62）には、直流リンク電圧（vdc）と指令値（vdc*）の偏差が、交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて記憶されることになる。この偏差も、本発明における、電力変換部への電流（Iin）を歪ませる外乱に相関する値の一例である。

そして、元々ある補償部（60-1）の出力からは、追加された補償部（60-2）によって求められた補償電流指令値（icomp**）が、減算器（67）によって減ぜられる。減算器（67）の出力は、第２の電流指令値（iT*）の補償値として加算器（53）に出力される。

上記構成により、本実施形態では、コンバータ回路（11）の出力電流値（|Iin|）に基づく補償に加えて、直流リンク電圧（vdc）に基づく補償を行う。直流リンク電圧（vdc）による補償を加えることで、電源電圧（Vin）と直流リンク電圧（vdc）との間に発生する外乱を低減し、コンバータ回路（11）の出力電流値（|Iin|）を電流指令（|Iin*|）により近づけることができる。

具体的には、本実施形態では、直流部（12）の電圧（すなわちインバータ回路（13）の入力側電圧）が、直流リンク電圧（vdc）の指令値（vdc*）よりも大きい場合は、インバータ回路（13）の出力電力をより増加させるように、第２の電流指令値（iT*）を補償する。また、直流リンク電圧（vdc）が指令値（vdc*）より小さい場合は、インバータ回路（13）の出力電力がより減少するように第２の電流指令値（iT*）を補償する。

このように、本実施形態でも、記憶した偏差（外乱に相関する値）を用いて補償値を求めるので、高速な補償が可能になる。

《発明の実施形態６》
本発明の実施形態６では、偏差記憶部（62）の更新方法について、上記実施形態とは別の例を説明する。図１４は、本発明の実施形態６に係る偏差記憶部（62）の更新を説明するフローチャートである。本実施形態では、実施形態１の補償部（60）に変更を加えることによって図１４に示したフローを実現している。なお、図１４に示した一連のフローは、キャリア周期（Tc）内において、電流指令（|Iin*|）と出力電流値（|Iin|）が求まった後に実行され、キャリア周期（Tc）毎に繰り返される。

まず、補償部（60）では、第１インデックス生成部（63）が、今回の偏差を記憶する偏差記憶部（62）の格納場所を示すインデックス（idx）を生成する（ステップＳ１１）。第１インデックス生成部（63）は、このインデックス（idx）を位相角（θin1）に基づいて算出する。この例では、idx=θin1/(π/K)としており、位相角（θin1）は、π毎（すなわち、電源半周期毎）にクリアしている。よって、第１インデックス生成部（63）が生成するインデックス（idx）は、位相角（θin1）の単調増加に応じて1つずつ増加し、０〜Ｋ−１の範囲で循環することになる。

次に、補償部（60）は、減算器（61）によって、電流指令（|Iin*|）と出力電流値（|Iin|）との偏差を求める（ステップＳ１２）。

そして、補償部（60）は、今回の偏差（ステップＳ１２で求めた偏差）を、インデックス（idx）に応じた偏差記憶部（62）の領域に格納する（ステップＳ１３）。なお、偏差を格納する際には、今回の偏差を格納する代わりに、偏差記憶部（62）に格納されている過去の値を用いて今回の偏差との移動平均を求め、その結果を格納するようにしてもよい。

ステップＳ１１〜ステップＳ１３のフローは、偏差記憶部（62）が記憶すべき数（この例ではＫ個）の値を取得するまで、キャリア周期（Tc）毎に繰り返される。すなわち本実施形態では、交流電源（30）の電圧（Vin）の複数周期に亘って、外乱に相関する値を求めるための値（ここでは、電流指令（|Iin*|）と出力電流値（|Iin|））をサンプリングすることによって、偏差記憶部（62）が記憶すべき数（Ｋ個）の値を取得するのである。

以上のようにして、本実施形態においても、外乱に相関する値が偏差記憶部（62）に格納され、それらを用いて第２の電流指令値（iT*）を補償するための補償電流指令値（icomp*）を生成することができる。したがって、本実施形態でも、ＬＣ共振のような繰り返し波形の外乱によって生じた、コンバータ回路（11）の出力電流の歪み（すなわち、インバータ回路（13）への入力電流の歪み）を容易且つ高速に低減できる。すなわち、本実施形態でも電流とその指令値との偏差を低減できるのである。

とりわけ、外乱の変動周期が小さい場合（キャリア周期（Tc）毎のサンプリングでは外乱の変動を正しく表せない程度に小さい場合）は、記憶周期（Tm）を外乱の変動周期よりも小さくし、あえて補間を行わない実施形態６の偏差取得方法（図１４参照）が好ましいと考えられる。この場合は、電源半周期では全ての偏差記憶部（62）のデータ更新は行われないが、複数の電源半周期に亘るサンプリングによって偏差記憶部（62）のデータは更新される。そのため、外乱が電源半周期に同期して繰り返すものであれば、実施形態６の構成によって、外乱に相関する値の正確な記憶が可能となる。

《その他の実施形態》
なお、一般的に、電力変換装置の制御系には速度制御系が存在するので、その場合には補償部（60）による補償量は、運転開始時にはゼロとしておけばよい。

また、モータ（20）の加減速、モータ回転周期に同期したトルク制御等といった、電源周期とは非同期である大きな負荷変動の発生が予め分かっている場合には、補償部（60）による補償量をゼロとしておくとよい。

また、出力電流値（|Iin|）と電流指令（|Iin*|）との偏差を求める場合には、インデックス（idx）毎に複数の電源半周期にわたって出力電流値（|Iin|）を平均化し、平均化した値と電流指令（|Iin*|）との偏差を求めるようにしてもよい。出力電流値（|Iin|）の平均化の方法としては、例えば、インデックス（idx）毎に出力電流値（|Iin|）の移動平均を求めることが考えられる。なお、実施形態１の変形例のように偏差記憶部（62）の補間を行う場合は、補間用のデータには、平均化されていないデータを用いるのがよい。

また、コンデンサエネルギー（Ce）に基づく補償（実施形態２参照）は、必ずしも、出力電流値（|Iin|）に基づく補償（実施形態１，２参照）と併用する必要はない。すなわち、実施形態２において、出力電流値（|Iin|）に基づく補償を省略してもよい。

また、電力変換装置（10）は、コンバータ回路（11）とインバータ回路（13）とを有したものには限定されない。電力変換装置（10）は、交流を直接的に所定の周波数及び電圧を有した交流に変換する、いわゆるマトリックスコンバータとして構成してもよい。

また、外乱に相関する値としては、上記実施形態や変形例で例示したものには限定されない。例えば、電力変換部（例えばインバータ回路（13）やマトリックスコンバータ）への電流と該電力変換部への電流の指令値との偏差が挙げられる。更には、偏差に限らず、電力変換部（例えばインバータ回路（13）やマトリックスコンバータ）への電流、コンバータ回路（11）の出力電流値（|Iin|）、コンデンサ（12a）の電圧（vdc）、コンデンサ（12a）のエネルギー（Ce）などでもよい。

また、制御部（50）では、第２の電流指令値（iT*）を補償する代わりに、ｑ軸電流指令値（iq*）を補償するようにしてもよい。

本発明は、電力変換装置として有用である。

１０ 電力変換装置
１２ａ コンデンサ
１３ インバータ回路（電力変換部）
３０ 交流電源
５０ 制御部（電力変換制御部）
６０ 補償部（電力変換制御部）
６２ 偏差記憶部（記憶部）

Claims (6)

1. 複数のスイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のオンオフ動作によって、交流電源（30）が出力した交流又は該交流から変換された直流を、所定の周波数及び電圧を有した交流に変換する電力変換部（13）と、
   上記オンオフ動作にともなって発生したリプル電圧を平滑化するコンデンサ（12a）と、
   上記電力変換部（13）への電流（Iin）を歪ませる外乱に相関する値を、上記交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて複数個記憶する記憶部（62）と、
   上記記憶部（62）に記憶された値を、上記交流電源（30）の電圧（Vin）の位相角（θin）に関連づけて、上記電力変換部（13）における制御の操作量（iT*）の補償に用いて上記オンオフ動作の制御を行うとともに、上記記憶部（62）に記憶された値を更新する電力変換制御部（50,60）と、
   を備えたことを特徴とする電力変換装置。
2. 請求項１において、
   上記外乱に相関する値は、
   上記電力変換部（13）への電流、
   上記交流電源（30）の出力を直流に変換するコンバータ回路（11）の出力電流値（|Iin|）、
   上記コンデンサ（12a）の電圧（vdc）、
   上記コンデンサ（12a）のエネルギー（Ce）、
   上記電力変換部（13）への電流と該電力変換部（13）への電流の指令値との偏差、
   上記交流電源（30）の出力を直流に変換するコンバータ回路（11）の出力電流値（|Iin|）と、該出力電流値（|Iin|）を指示する電流指令（|Iin*|）との偏差、
   上記コンデンサ（12a）の電圧（vdc）と、該コンデンサ（12a）の電圧（vdc）の指令値（vdc*）との偏差、
   及び上記コンデンサ（12a）のエネルギー（Ce）と、該エネルギー（Ce）の指令値（Ce*）との偏差
   の何れかであることを特徴とする電力変換装置。
3. 請求項１又は請求項２において、
   上記電力変換制御部（50,60）は、上記記憶部（62）に記憶された値によって、上記電力変換部（13）の電力を制御することを特徴とする電力変換装置。
4. 請求項１又は請求項２において、
   上記電力変換制御部（50,60）は、上記記憶部（62）に記憶された値によって上記電力変換部（13）における電流を制御することを特徴とする電力変換装置。
5. 請求項１から請求項４の何れかにおいて、
   上記電力変換制御部（50,60）は、上記外乱に相関する値を複数種類用いて、上記操作量（iT*）の補償を行うことを特徴とする電力変換装置。
6. 請求項１から請求項５の何れかにおいて、
   上記電力変換制御部（50,60）は、上記記憶部（62）に記憶されている値が不連続の場合には、上記記憶部（62）内のデータを用いて不連続箇所を補間することを特徴とする電力変換装置。

Images