JP6471827B1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6471827B1
JP6471827B1 JP2018203935A JP2018203935A JP6471827B1 JP 6471827 B1 JP6471827 B1 JP 6471827B1 JP 2018203935 A JP2018203935 A JP 2018203935A JP 2018203935 A JP2018203935 A JP 2018203935A JP 6471827 B1 JP6471827 B1 JP 6471827B1
Authority
JP
Japan
Prior art keywords
unit
storage
value
output
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018203935A
Other languages
English (en)
Other versions
JP2019083682A (ja
Inventor
越強 周
越強 周
川嶋 玲二
玲二 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Application granted granted Critical
Publication of JP6471827B1 publication Critical patent/JP6471827B1/ja
Publication of JP2019083682A publication Critical patent/JP2019083682A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

【課題】入力電流の歪みを十分に低減する。【解決手段】制御部(50)は、電力変換部(13)のスイッチング動作を制御する。制御部(50)は、電力変換部(13)に供給される入力電流(idc)を歪ませる外乱に相関する指標値を監視し、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じて、電力変換部(13)のスイッチング動作の制御の操作量を補償する。【選択図】図2

Description

この開示は、電力変換装置に関する。
従来、交流電源から供給された電力を所定の周波数および電圧を有する交流電力に変換する電力変換装置が知られている。例えば、特許文献1には、入力された三相交流電圧を直流電圧に変換するダイオードブリッジと、ダイオードブリッジにより変換された直流電圧を交流電圧に変換して出力するインバータ回路と、ダイオードブリッジとインバータ部との間に接続されたリアクトルとインバータ部の入力端間に接続されたコンデンサとを有するLCフィルタとを備えたインバータ装置が開示されている。なお、特許文献1のインバータ装置では、コンデンサの容量は、従来の1/100以下となっている。特許文献1のインバータ装置は、所謂、電解コンデンサレスインバータを構成している。
また、上記のような電力変換装置(特に電解コンデンサレスインバータ)では、コンデンサとリアクトルとを有するLC共振回路における共振現象(LC共振)のような繰り返し波形の外乱が発生し、その外乱により入力電流(インバータ回路に供給される電流)に歪みが生じてしまう可能性がある。そのため、特許文献1の電力変換装置では、入力電流の歪みを抑制するために、リアクトルの両端電圧に基づいて、インバータ部の入出力電圧の伝達特性が一時遅れ系に近い特性になるようにインバータ部が制御されている。
特開2008−29151号公報
特許文献1の電力変換装置では、リアクトルの両端電圧に基づいてインバータ部(電力変換部)のスイッチング動作の制御の操作量を補償する動作が行われている。しかしながら、特許文献1の電力変換装置では、リアクトルの両端電圧に基づく比例制御により操作量の補償が行われているので、その比例制御において残留偏差が発生し、その残留偏差により入力電流(電力変換部に供給される電流)において波形の歪みが十分に低減されていない部分が残ってしまう可能性がある。そのため、入力電流の歪みを十分に低減することが困難である。
そこで、この開示は、入力電流の歪みを十分に低減することが可能な電力変換装置を提供することを目的とする。
この開示の第1の態様は、電力変換装置に関し、この電力変換装置は、交流電源(20)から出力された交流電力または該交流電力から変換された直流電力を、複数のスイッチング素子のスイッチング動作によって所定の周波数および電圧を有する交流電力に変換する電力変換部(13)と、上記電力変換部(13)のスイッチング動作により発生するリプルを平滑化するコンデンサ(12a)とリアクトル(12b)とを有する直流部(12)と、上記電力変換部(13)のスイッチング動作を制御する制御部(50)とを備え、上記制御部(50)は、上記電力変換部(13)に供給される入力電流(idc)を歪ませる外乱に相関する指標値を監視し、該指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じて、該電力変換部(13)のスイッチング動作の制御の操作量を補償する。
上記第1の態様では、交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分は、入力電流(idc)を歪ませる外乱の原因となっている。また、交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分が比較的に大きくなる傾向にある。したがって、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じて電力変換部(13)のスイッチング動作の制御の操作量を補償することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができる。
この開示の第2の態様は、上記第1の態様に関し、この第2の態様では、上記制御部(50)は、上記交流電源(20)の電源周期(Pin)に応じた記憶周期(Ps)において予め定められた記憶位相角(θs)毎に該記憶位相角(θs)における上記指標値の積分値を演算して記憶する第1記憶処理部(200)と、上記電力変換部(13)のスイッチング動作を制御するように構成され、上記第1記憶処理部(200)において上記記憶位相角(θs)毎に記憶された上記指標値の積分値に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償するスイッチング制御部(70)とを備えている。
上記第2の態様では、記憶位相角(θs)毎に記憶された指標値の積分値に基づいて電力変換部(13)のスイッチング動作の制御の操作量を補償する動作(すなわち積分制御)を行うことにより、記憶位相角(θs)毎に入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができる。これにより、入力電流を歪ませる外乱の原因となる周波数成分を低減することができる。
この開示の第3の態様は、上記第2の態様に関し、この第3の態様では、上記第1記憶処理部(200)は、上記記憶位相角(θs)において取得された指標値と、該第1記憶処理部(200)に記憶された該記憶位相角(θs)における指標値の積分値に1よりも小さい正の係数を乗算して得られる値とを加算し、該第1記憶処理部(200)に記憶された該記憶位相角(θs)における指標値の積分値を該加算により得られた値に更新する。
上記第3の態様では、記憶位相角(θs)毎に記憶された指標値の変動に対する指標値の積分値の変動が小さくなるように(すなわち指標値の積分値が素早く安定するように)記憶位相角(θs)毎に記憶された指標値の積分値を更新することができる。
この開示の第4の態様は、上記第1の態様に関し、この第4の態様では、上記制御部(50)は、加算部(501)と遅延部(502)とスイッチング制御部(70)とを有し、上記加算部(501)は、入力された上記指標値と上記遅延部(502)の出力とを加算し、上記遅延部(502)は、上記加算部(501)の出力を上記交流電源(20)の電源周期(Pin)の整数分の1に対応する遅延時間だけ遅延させ、上記スイッチング制御部(70)は、上記電力変換部(13)のスイッチング動作を制御するように構成され、上記加算部(501)の出力に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償する。
上記第4の態様では、加算部(501)に入力された指標値と遅延部(502)の出力とを加算することにより、指標値の積分値に基づいて電力変換部(13)のスイッチング動作の制御の操作量を補償する動作(すなわち積分制御)を行うことができる。これにより、入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができるので、入力電流を歪ませる外乱の原因となる周波数成分を低減することができる。
この開示の第5の態様は、上記第1の態様に関し、この第5の態様では、上記制御部(50)は、上記指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分を抽出する周波数成分抽出部(601)と、上記電力変換部(13)のスイッチング動作を制御するように構成され、上記周波数成分抽出部(601)により抽出された周波数成分に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償するスイッチング制御部(70)とを備えている。
上記第5の態様では、周波数成分抽出部(601)により抽出された周波数成分に基づいて電力変換部(13)のスイッチング動作の制御の操作量を補償することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができる。
この開示の第6の態様は、上記第1の態様に関し、この第6の態様では、上記制御部(50)は、上記指標値をフーリエ変換することにより、該指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分に関する演算結果を取得するフーリエ演算処理部(701)と、上記電力変換部(13)のスイッチング動作を制御するように構成され、上記フーリエ演算処理部(701)による演算結果に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償するスイッチング制御部(70)とを備えている。
上記第6の態様では、フーリエ演算処理部(701)による演算結果に基づいて電力変換部(13)のスイッチング動作の制御の操作量を補償することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができる。
この開示の第7の態様は、上記第2〜第6の態様のいずれか1つに関し、この第7の態様では、上記スイッチング制御部(70)は、上記指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じた補償量(rc*)を導出する補償量演算部(80a)と、上記補償量演算部(80a)により導出された補償量(rc*)に予め定められた乗算係数を乗算する乗算部(801)と、上記乗算部(801)の出力が予め定められた許容範囲内に収まるように該乗算部(801)の乗算係数を調節する調節部(802)と、上記乗算部(801)の出力に基づいて上記電力変換部(13)のスイッチング動作の制御の操作量を補償する補償処理部(84)とを有している。
上記第7の態様では、乗算部(801)の出力(補償量演算部(80a)により導出された補償量(rc*)に乗算係数を乗算して得られる補償量)が許容範囲内に収まるように乗算部(801)の乗算係数を調節することにより、電力変換部(13)のスイッチング動作の制御の操作量に対する乗算部(801)の出力の影響が大きくなり過ぎないようにすることができる。
この開示の第8の態様は、上記第1〜第7の態様のいずれか1つに関し、この第8の態様では、上記指標値は、上記リアクトル(12b)の両端電圧であるリアクトル電圧(VL),該リアクトル電圧(VL)と該リアクトル電圧(VL)の指令値との偏差,上記入力電流(idc)と該入力電流(idc)の指令値との偏差,上記コンデンサ(12a)の両端電圧である直流電圧(Vdc)と該直流電圧(Vdc)の指令値との偏差,該コンデンサ(12a)のエネルギと該コンデンサ(12a)のエネルギの指令値との偏差のいずれかである。
ことを特徴とする電力変換装置。
この開示によれば、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができるので、入力電流(idc)の歪みを十分に低減することができる。
この開示の第2の態様によれば、記憶位相角(θs)毎に入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができるので、入力電流を歪ませる外乱の原因となる周波数成分を低減することができ、その結果、入力電流(idc)の歪みを十分に低減することができる。
この開示の第3の態様によれば、記憶位相角(θs)毎に記憶された指標値の変動に対する指標値の積分値の変動が小さくなるように(すなわち指標値の積分値が素早く安定するように)記憶位相角(θs)毎に記憶された指標値の積分値を更新することができるので、スイッチング制御部(70)において行われる補償動作(すなわち電力変換部(13)のスイッチング動作の制御の操作量を補償する動作)の安定性を向上させることができる。
この開示の第4の態様によれば、入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができるので、入力電流を歪ませる外乱の原因となる周波数成分を低減することができ、その結果、入力電流(idc)の歪みを十分に低減することができる。
この開示の第5の態様によれば、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができるので、入力電流(idc)の歪みを十分に低減することができる。
この開示の第6の態様によれば、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができるので、入力電流(idc)の歪みを十分に低減することができる。
この開示の第7の態様によれば、電力変換部(13)のスイッチング動作の制御の操作量に対する乗算部(801)の出力の影響が大きくなり過ぎないようにすることができるので、乗算部(801)の出力の過剰な影響による電力変換部(13)のスイッチング動作の破綻を防止することができる。
図1は、実施形態1の電力変換装置の構成を例示する回路図である。 図2は、実施形態1の制御部の構成を例示するブロック図である。 図3は、実施形態1の指標値処理部の構成を例示するブロック図である。 図4は、入力電流を歪ませる外乱の原因となる周波数成分を例示するグラフである。 図5は、実施形態1の第1記憶処理部の記憶動作について説明するためのタイミングチャートである。 図6は、実施形態1の第1記憶処理部の記憶動作について説明するためのタイミングチャートである。 図7は、実施形態1の電力変換装置の動作について説明するためのタイミングチャートである。 図8は、電力変換装置の比較例における直流電圧と入力電流と電源電流の波形を例示する波形図である。 図9は、実施形態1の電力変換装置における直流電圧と入力電流と電源電流の波形を例示する波形図である。 図10は、実施形態1の変形例の電力変換装置における指標値処理部の構成を例示するブロック図である。 図11は、実施形態2の電力変換装置における指標値処理部の構成を例示するブロック図である。 図12は、実施形態2の変形例1の電力変換装置における指標値処理部の構成を例示するブロック図である。 図13は、実施形態2の変形例2の電力変換装置における指標値処理部の構成を例示するブロック図である。 図14は、実施形態3による電力変換装置における指標値処理部の構成を例示するブロック図である。 図15は、実施形態4による電力変換装置における指標値処理部の構成を例示するブロック図である。 図16は、実施形態4の第1記憶処理部の記憶動作について説明するためのタイミングチャートである。 図17は、実施形態5の電力変換装置における指標値処理部の構成を例示するブロック図である。 図18は、実施形態6の電力変換装置における指標値処理部の構成を例示するブロック図である。 図19は、実施形態7の電力変換装置における指標値処理部の構成を例示するブロック図である。 図20は、実施形態7の演算部の構成例を例示するブロック図である。 図21は、実施形態7の演算部の変形例を例示するブロック図である。 図22は、実施形態8の電力変換装置における制御部の構成を例示するブロック図である。 図23は、実施形態8のリミッタの変形例を例示するブロック図である。
以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
(実施形態1)
図1は、実施形態1による電力変換装置(10)の構成を例示している。電力変換装置(10)は、交流電源(20)から供給された電力を所定の周波数および電圧を有する出力交流電力に変換してモータ(30)(負荷)に供給するように構成されている。この例では、交流電源(20)は、三相交流電源によって構成され、モータ(30)は、三相交流モータによって構成されている。すなわち、この電力変換装置(10)では、交流電源(20)から供給された三相交流電力に基づいて所定の三相交流電力が生成され、その三相交流電力がモータ(30)に供給されてモータ(30)が駆動される。なお、モータ(30)は、例えば、IPMモータ(Interior Permanent Magnet Moter)であり、空気調和機の圧縮機(図示を省略)を駆動するために用いられる。
この例では、電力変換装置(10)は、コンバータ回路(11)と、直流部(12)と、インバータ回路(13)(電力変換部)とを備えている。
〔コンバータ回路〕
コンバータ回路(11)は、交流電源(20)から供給された電力を整流するように構成されている。この例では、コンバータ回路(11)は、交流電源(20)から供給された交流電力(具体的には三相交流電力)を全波整流する。例えば、コンバータ回路(11)は、複数の整流ダイオードがブリッジ状に結線されたダイオードブリッジ回路によって構成されている。
〔直流部〕
直流部(12)は、コンデンサ(12a)とリアクトル(12b)とを有している。コンデンサ(12a)は、インバータ回路(13)の2つの入力端の間に接続され、インバータ回路(13)のスイッチング動作により発生するリプルを平滑化するように構成されている。リアクトル(12b)は、コンバータ回路(11)の2つの出力端のうち一方の出力端とインバータ回路(13)の2つの入力端のうち一方の入力端との間に接続されている。なお、リアクトル(12b)は、コンバータ回路(11)の交流電源(20)側に設けられていてもよい。
この例では、コンデンサ(12a)の静電容量値は、コンバータ回路(11)の出力をほとんど平滑化することができない一方で、インバータ回路(13)のスイッチング動作により発生するリプルを平滑化することができる静電容量値に設定されている。具体的には、コンデンサ(12a)は、一般的な電力変換装置においてコンバータ回路(11)の出力を平滑化するために用いられる平滑コンデンサ(例えば電解コンデンサ)の静電容量値の1/100程度の静電容量値を有する小容量コンデンサ(例えばフィルムコンデンサ)によって構成されている。
上記のように、この例では、コンデンサ(12a)が小容量コンデンサによって構成されているので、直流部(12)においてコンバータ回路(11)の出力がほとんど平滑化されず、その結果、直流部(12)の出力(具体的にはコンデンサ(12a)の両端電圧)には、交流電源(20)の電源周波数に応じた周波数(この例では三相交流電源である交流電源(20)の電源周波数の6倍の周波数)を有する脈動成分が残留している。
〔インバータ回路(電力変換部)〕
インバータ回路(13)は、複数のスイッチング素子を有し、直流部(12)の出力(すなわち交流電源(20)から出力された交流電力から変換された直流電力)を複数のスイッチング素子のスイッチング動作により所定の周波数および電圧を有する交流電力(この例では三相交流電力)に変換するように構成されている。具体的には、インバータ回路(13)は、複数のスイッチング素子と、複数の還流ダイオードとを有している。この例では、インバータ回路(13)は、三相交流電力をモータ(30)に供給するために、ブリッジ結線された6つのスイッチング素子と、6つのスイッチング素子にそれぞれ逆並列に接続された6つの還流ダイオードとを有している。詳しく説明すると、インバータ回路(13)は、2つのスイッチング素子を互いに直列に接続してなる3つのスイッチングレグを備え、3つのスイッチングレグの中点(すなわち上アーム側のスイッチング素子と下アーム側のスイッチング素子との接続点)がモータ(30)の三相の巻線(U相,V相,W相の巻線)にそれぞれ接続されている。
〔各種センサ〕
電力変換装置(10)には、電源位相検出部(41),モータ角周波数検出部(42),モータ電流検出部(43),モータ位相検出部(44),リアクトル電圧検出部(45),入力電流検出部(46),直流電圧検出部(47)などの各種センサが設けられている。
電源位相検出部(41)は、交流電源(20)の電源電圧(Vin)の位相角(電源位相角(θin))を検出するように構成されている。モータ角周波数検出部(42)は、モータ(30)の電気角の回転角周波数(モータ角周波数(ω))を検出するように構成されている。モータ電流検出部(43)は、モータ(30)の各相の巻線(図示を省略)を流れるモータ電流(この例ではU相電流(iu)とW相電流(iw))を検出するように構成されている。モータ位相検出部(44)は、モータ(30)の回転子(図示を省略)の電気角(モータ位相角(θm))を検出するように構成されている。
リアクトル電圧検出部(45)は、リアクトル(12b)の両端電圧(リアクトル電圧(VL))を検出するように構成されている。入力電流検出部(46)は、インバータ回路(13)に供給される電流(入力電流(idc))を検出するように構成されている。直流電圧検出部(47)は、コンデンサ(12a)の端子間電圧(直流電圧(Vdc))を検出するように構成されている。
〔制御部〕
また、電力変換装置(10)は、制御部(50)を備えている。制御部(50)は、モータ(30)の電気角の回転角周波数の指令値(角周波数指令値(ω*))などの目標指令値や、電力変換装置(10)に設けられた各種センサの検出値などを入力する。そして、制御部(50)は、それらの目標指令値や各種センサの検出値などに基づいて、インバータ回路(13)のスイッチング動作を制御してインバータ回路(13)からモータ(30)に供給される交流電力を制御する。例えば、制御部(50)は、CPUなどの演算処理部と、その演算処理部を動作させるためのプログラムや各種情報を記憶するメモリなどの記憶部とによって構成されている。
また、制御部(50)は、インバータ回路(13)に供給される入力電流(idc)を歪ませる外乱に相関する指標値を監視する。そして、制御部(50)は、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じて、インバータ回路(13)のスイッチング動作の制御の操作量を補償する。
〈外乱〉
なお、入力電流(idc)を歪ませる外乱は、例えば、直流部(12)において発生する共振現象(LC共振)のような繰り返し波形の外乱である。このような外乱の周期は、交流電源(20)の電源周期(Pin)に応じた周期となっている。例えば、直流部(12)の共振現象に起因する繰り返し波形の外乱の周期は、三相交流電源である交流電源(20)の電源周期(Pin)の1/6の周期に対応している。
〈指標値〉
また、指標値は、入力電流(idc)を歪ませる外乱に応じて変化する。具体的には、入力電流(idc)を歪ませる外乱が大きくなるほど指標値が大きくなる。この例では、リアクトル(12b)の両端電圧であるリアクトル電圧(VL)が指標値として用いられる。
〈入力電流を歪ませる外乱の原因となる周波数成分〉
図4に示すように、指標値(この例ではリアクトル電圧(VL))の変動には、交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分が含まれている。交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分は、入力電流(idc)を歪ませる外乱の原因となっている。また、交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分が比較的に大きくなる傾向にある。図4の例では、第1番目の周波数成分は、交流電源(20)の電源周波数(fp)に対応し、第2番目,第3番目,第4番目,第5番目,第6番目の周波数成分は、交流電源(20)の電源周波数(fp)の2倍,3倍,4倍,5倍,6倍にそれぞれ対応している。そして、6つの周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い第4番目の周波数成分が比較的に大きくなっている。
〔制御部の構成〕
この例では、制御部(50)は、指標値処理部(60)と、スイッチング制御部(70)とを有している。
〔指標値処理部〕
指標値処理部(60)は、インバータ回路(13)に供給される電流である入力電流(idc)を歪ませる外乱に相関する値(以下「指標値」と記載)を処理するように構成されている。具体的には、指標値処理部(60)は、入力された指標値を処理して記憶する記憶動作と、記憶動作において処理されて記憶された指標値(指標値の積分値)を出力する出力動作とを行うように構成されている。
〔スイッチング制御部〕
スイッチング制御部(70)は、インバータ回路(13)のスイッチング動作を制御するように構成されている。この例では、スイッチング制御部(70)は、パルス幅変調制御によりインバータ回路(13)のスイッチング動作を制御する。
〈更新動作〉
また、スイッチング制御部(70)は、予め定められた周期(以下「更新周期」と記載)でインバータ回路(13)のスイッチング動作の制御の操作量を更新する動作(更新動作)を行うように構成されている。スイッチング制御部(70)の更新動作では、取得動作と導出動作と補償動作と生成動作とが順に行われる。
取得動作では、スイッチング制御部(70)は、インバータ回路(13)のスイッチング動作の制御の操作量(以下「制御操作量)と記載)を導出するために必要となる情報を取得する。導出動作では、スイッチング制御部(70)は、取得動作において取得された情報に基づいて制御操作量を導出する。
補償動作では、スイッチング制御部(70)は、指標値処理部(60)の出力(この例では後述の第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値)に基づいて、導出動作において導出された制御操作量(インバータ回路(13)のスイッチング動作の制御の操作量)を補償する。
生成動作では、スイッチング制御部(70)は、補償動作において補償された制御操作量に基づいて、スイッチング制御部(70)の出力(具体的にはインバータ回路(13)のスイッチング動作を制御するための信号)を生成する。このようにして、スイッチング制御部(70)の出力が更新周期毎に更新される。
〈更新周期〉
なお、スイッチング制御部(70)の更新周期は、例えば、交流電源(20)の電源周期(Pin)に応じた周期に設定されている。この例では、スイッチング制御部(70)の更新周期は、三相交流電源である交流電源(20)の電源周期(Pin)の1/(6×k)の周期に設定されている。すなわち、この例では、電源周期(Pin)の1周期中に更新動作が(6×k)回行われる。なお、kは1以上の整数である。
〔指標値処理部の構成〕
図2に示すように、この例では、指標値処理部(60)は、タイミング制御部(100)と、第1記憶処理部(200)とを有している。
〈タイミング制御部〉
タイミング制御部(100)は、指標値処理部(60)における動作のタイミングを制御するように構成されている。
〈第1記憶処理部:記憶動作〉
第1記憶処理部(200)は、記憶周期(Ps)において予め定められた記憶位相角(θs)毎に、その記憶位相角(θs)における指標値の積分値を演算して記憶する動作(記憶動作)を行うように構成されている。この記憶動作では、記憶周期(Ps)において予め定められたk個(kは2以上の整数)の記憶位相角(θs)にそれぞれ対応するk個の指標値の積分値が第1記憶処理部(200)に記憶される。
この例では、第1記憶処理部(200)は、記憶位相角(θs)毎に、その記憶位相角(θs)において取得された指標値と、第1記憶処理部(200)に記憶された指標値の積分値(その記憶位相角(θs)における指標値の積分値)とを加算し、第1記憶処理部(200)に記憶された指標値の積分値(その記憶位相角(θs)における指標値の積分値)を加算により得られた値に更新するように構成されている。
《記憶周期》
記憶周期(Ps)は、交流電源(20)の電源周期(Pin)に応じた周期に設定されている。この例では、記憶周期(Ps)は、電源周期(Pin)の1/6の整数倍の周期(具体的には電源周期(Pin)の1/6の周期)に設定されている。なお、この例では、スイッチング制御部(70)の更新周期は、電源周期(Pin)の1/(6×k)の周期に設定されている。すなわち、この例では、記憶周期(Ps)の1周期中にスイッチング制御部(70)の更新動作がk回行われることになる。
《記憶位相角》
記憶周期(Ps)において予め定められたk個の記憶位相角(θs)は、記憶周期(Ps)において行われるスイッチング制御部(70)のk回の更新動作の開始タイミングにそれぞれ対応している。すなわち、記憶周期(Ps)におけるk個の記憶位相角(θs)のうち第j番目(jは0以上k−1以下の整数)の記憶位相角(θs)における指標値の積分値は、記憶周期(Ps)において行われるスイッチング制御部(70)のk回の更新動作のうち第j番目の更新動作に対応している。
《指標値の取得タイミング》
なお、記憶周期(Ps)における指標値(この例ではリアクトル電圧(VL))の取得タイミングは、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)に対応している。この例では、記憶周期(Ps)におけるk回の取得タイミング(指標値の取得タイミング)は、記憶周期(Ps)におけるk個の記憶位相角(θs)にそれぞれ対応している。すなわち、この例では、記憶周期(Ps)におけるk個の記憶位相角(θs)の各々において指標値が取得される。
〈第1記憶処理部:出力動作〉
また、第1記憶処理部(200)は、記憶位相角(θs)毎に記憶された指標値の積分値を順に出力する動作(出力動作)を行うように構成されている。具体的には、第1記憶処理部(200)は、出力周期において予め定められた出力位相角(θo)毎に、記憶位相角(θs)毎に記憶された指標値の積分値のうちその出力位相角(θo)に対応する指標値の積分値を出力する。この出力動作では、出力周期において予め定められたk個の出力位相角(θo)の各々において、第1記憶処理部(200)に記憶されたk個の指標値の積分値(k個の記憶位相角(θs)にそれぞれ対応するk個の指標値の積分値)のうちその出力位相角(θo)に対応する指標値の積分値が出力される。
《出力周期》
出力周期の長さは、記憶周期(Ps)の長さと同一となっている。この例では、記憶周期(Ps)と同様に、出力周期は、電源周期(Pin)の1/6の整数倍の周期(具体的には電源周期(Pin)の1/6の周期)に設定されている。
《出力位相角》
出力周期において予め定められたk個の出力位相角(θo)は、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)にそれぞれ対応している。すなわち、出力周期におけるk個の出力位相角(θo)のうち第j番目の出力位相角(θo)において第1記憶処理部(200)から出力される指標値の積分値は、記憶周期(Ps)におけるk個の記憶位相角(θs)のうち第j番目の記憶位相角(θs)における指標値の積分値に相当する。
また、出力周期において予め定められたk個の出力位相角(θo)は、記憶周期(Ps)において行われるスイッチング制御部(70)のk回の更新動作における補償動作の開始タイミングにそれぞれ対応している。すなわち、出力周期におけるk個の出力位相角(θo)のうち第j番目の出力位相角(θo)において第1記憶処理部(200)から出力される指標値の積分値は、記憶周期(Ps)において行われるスイッチング制御部(70)のk回の更新動作のうち第j番目の更新動作における補償動作において用いられる。
〈タイミング制御部の構成〉
図3に示すように、この例では、タイミング制御部(100)は、位相変換部(101)と、位相演算部(102)と、入力インデックス生成部(103)と、出力インデックス生成部(104)とを有している。
《位相変換部》
位相変換部(101)は、電源位相検出部(41)によって検出された電源位相角(交流電源(20)の電源周期(Pin)における電源位相角(θin))を、記憶周期(Ps)における記憶位相角(θs)に変換するように構成されている。位相変換部(101)によって得られた記憶位相角(θs)は、時間経過に応じてゼロから2πへ向けて次第に増加していく。
《位相演算部》
位相演算部(102)は、位相変換部(101)によって得られた記憶位相角(θs)に基づいて、出力周期における出力位相角(θo)を演算するように構成されている。例えば、位相演算部(102)は、記憶周期(Ps)における記憶位相角(θs)を所定量だけ遅延させて出力周期における出力位相角(θo)を生成する。位相変換部(101)によって得られた記憶位相角(θs)と同様に、位相演算部(102)によって得られた出力位相角(θo)は、時間経過に応じてゼロから2πへ向けて次第に増加していく。
《入力インデックス生成部》
入力インデックス生成部(103)は、位相変換部(101)によって得られた記憶位相角(θs)に基づいて、入力インデックス(idx1)を生成するように構成されている。入力インデックス(idx1)は、後述するk個の記憶領域のうち選択すべき記憶領域に対応する番号を示している。なお、入力インデックス(idx1)の番号は、0〜k−1の整数のいずれかとなっている。
具体的には、入力インデックス生成部(103)は、位相変換部(101)によって得られた記憶位相角(記憶周期(Ps)における記憶位相角(θs))が予め定められた第j番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号を“j”に設定する。この例では、記憶周期(Ps)におけるk個の記憶位相角(θs)のうち第j番目の記憶位相角(θs)は“(2π/k)×j”となっている。そして、入力インデックス(idx1)の番号は“θs/(2π/k)”となっている。
《出力インデックス生成部》
出力インデックス生成部(104)は、位相演算部(102)によって得られた出力位相角(θo)に基づいて、出力インデックス(idx2)を生成するように構成されている。出力インデックス(idx2)は、後述するk個の記憶領域のうち選択すべき記憶領域に対応する番号を示している。なお、出力インデックス(idx2)の番号は、0〜k−1の整数のいずれかとなっている。
具体的には、出力インデックス生成部(104)は、位相演算部(102)によって得られた出力位相角(出力周期における出力位相角(θo))が出力周期において予め定められたk個の出力位相角(θo)のうち第j番目の記憶位相角(θs)になると、出力インデックス(idx2)の番号を“j”に設定する。この例では、出力周期におけるk個の出力位相角(θo)のうち第j番目の出力位相角(θo)は“(2π/k)×j”となっている。そして、出力インデックス(idx2)の番号は“θo/(2π/k)”となっている。
〈第1記憶処理部の構成〉
図3に示すように、この例では、第1記憶処理部(200)は、第1記憶部(201)と、第1入力選択部(202)と、積分値選択部(203)と、加算器(204)と、第1出力選択部(205)とを有している。
《第1記憶部》
第1記憶部(201)は、予め定められたk個の記憶位相角(θs)にそれぞれ対応するk個の記憶領域を有している。第1記憶部(201)のk個の記憶領域には、k個の記憶位相角(θs)に対応するk個の指標値の積分値がそれぞれ記憶される。具体的には、第1記憶部(201)の第j番目の記憶領域には、第j番目の記憶位相角(θs)における指標値の積分値が記憶される。
《第1入力選択部》
第1入力選択部(202)は、入力インデックス生成部(103)によって生成された入力インデックス(idx1)に基づいて、第1記憶部(201)のk個の記憶領域の中からいずれか1つの記憶領域を選択するように構成されている。
《積分値選択部》
積分値選択部(203)は、入力インデックス生成部(103)によって生成された入力インデックス(idx1)に基づいて、第1記憶部(201)のk個の記憶領域の中からいずれか1つの記憶領域を選択し、その選択された記憶領域に記憶された指標値の積分値を読み出すように構成されている。なお、積分値選択部(203)によって選択される記憶領域は、第1入力選択部(202)によって選択される記憶領域と同一となっている。
《加算器》
加算器(204)は、入力された指標値(この例ではリアクトル電圧(VL))と積分値選択部(203)によって読み出された指標値の積分値とを加算するように構成されている。加算器(204)の出力(新たな指標値の積分値)は、第1記憶部(201)のk個の記憶領域のうち第1入力選択部(202)によって選択された記憶領域に記憶される。これにより、第1記憶部(201)のk個の記憶領域のうち第1入力選択部(202)によって選択された記憶領域に記憶された指標値の積分値が更新される。
《第1出力選択部》
第1出力選択部(205)は、出力インデックス生成部(104)によって生成された出力インデックス(idx2)に基づいて、第1記憶部(201)のk個の記憶領域の中からいずれか1つの記憶領域を選択し、その記憶領域に記憶された指標値の積分値を読み出して出力するように構成されている。
〔第1記憶処理部の記憶動作〕
次に、図5を参照して、第1記憶処理部(200)の記憶動作について説明する。この例では、第1記憶処理部(200)は、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)にそれぞれ対応するk個の指標値の積分値(この例ではリアクトル電圧(VL)の積分値)を記憶している。また、記憶周期(Ps)は、交流電源(20)の電源周期(Pin)の1/6の周期に設定されている。また、記憶周期(Ps)におけるk個の記憶位相角(θs)の各々において指標値(この例ではリアクトル電圧(VL))が取得される。
図5に示すように、交流電源(20)の電源周期(Pin)(すなわち交流電源(20)の電源電圧(Vin)の周期)において、電源位相角(θin)が時間経過に応じてゼロから2πへ向けて次第に増加する。また、タイミング制御部(100)の位相変換部(101)は、電源周期(Pin)における電源位相角(θin)を記憶周期(Ps)における記憶位相角(θs)に変換する。これにより、複数の記憶周期(Ps)が規定される。この例では、交流電源(20)の電源周期(Pin)の1周期において6つの記憶周期(Ps)が規定される。
また、図5に示すように、複数の記憶周期(Ps)の各々において、記憶位相角(θs)が予め定められた第j番目の記憶位相角(θs)になると、第j番目の記憶位相角(θs)における指標値(この例ではリアクトル電圧(VL))が取得され、その取得された指標値を用いて第1記憶処理部(200)に記憶されたk個の指標値の積分値(この例ではリアクトル電圧(VL)の積分値)のうち第j番目の指標値の積分値が更新される。
このようにして、k個の記憶位相角(θs)毎に記憶された指標値の積分値(すなわちk個の指標値の積分値)が記憶周期(Ps)毎に更新される。
〔第1記憶処理部による記憶動作の詳細〕
次に、図6を参照して、第1記憶処理部(200)の記憶動作について詳しく説明する。図6は、第m番目の記憶周期(Ps)における入力インデックス(idx1)の番号とリアクトル電圧(VL)と第1記憶処理部(200)の記憶値(k個の指標値の積分値)の変化を示している。図6では、指標値としてリアクトル電圧(VL)を例に挙げている。
図6に示すように、第m番目の記憶周期(Ps)において記憶位相角(θs)が予め定められた第j番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号が“j”になる。また、第j番目の記憶位相角(θs)においてリアクトル電圧(VL)が取得される。例えば、リアクトル電圧検出部(45)が第j番目の記憶位相角(θs)におけるリアクトル電圧(VL)を検出し、その検出されたリアクトル電圧(VL)が第1記憶処理部(200)に入力される。
第1記憶処理部(200)では、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目のリアクトル電圧(VL)の積分値が読み出される。そして、第j番目の記憶位相角(θs)において取得されたリアクトル電圧(VL)と、第1記憶部(201)の第j番目の記憶領域から読み出された第j番目のリアクトル電圧(VL)の積分値とが加算され、この加算により得られた値(新たな第j番目のリアクトル電圧(VL)の積分値)が第1記憶部(201)の第j番目の記憶領域に記憶される。これにより、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目のリアクトル電圧(VL)の積分値(すなわち第j番目の記憶位相角(θs)におけるリアクトル電圧(VL)の積分値)が更新される。
ここで、第1記憶部(201)の第j番目の記憶領域に記憶された更新前のリアクトル電圧(VL)の積分値を“j(m−1)”とし、第j番目の記憶位相角(θs)において取得されたリアクトル電圧(VL)を“VL(j)”とし、第1記憶部(201)の第j番目の記憶領域に記憶される更新後のリアクトル電圧(VL)の積分値を“j(m)”とすると、j(m)=j(m−1)+VL(j)となる。
次に、第m番目の記憶周期(Ps)において記憶位相角(θs)が予め定められた第j+1番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号が“j+1”になる。また、第j+1番目の記憶位相角(θs)においてリアクトル電圧(VL)が取得される。そして、第1記憶処理部(200)では、第1記憶部(201)の第j+1番目の記憶領域に記憶された第j+1番目のリアクトル電圧(VL)の積分値(すなわち第j+1番目の記憶位相角(θs)におけるリアクトル電圧(VL)の積分値)が更新される。
ここで、第1記憶部(201)の第j+1番目の記憶領域に記憶された更新前のリアクトル電圧(VL)の積分値を“j+1(m−1)”とし、第j+1番目の記憶位相角(θs)において取得されたリアクトル電圧(VL)を“VL(j+1)”とし、第1記憶部(201)の第j+1番目の記憶領域に記憶される更新後のリアクトル電圧(VL)の積分値を“j+1(m)”とすると、j+1(m)=j+1(m−1)+VL(j+1)となる。
次に、第m番目の記憶周期(Ps)において記憶位相角(θs)が予め定められた第j+2番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号が“j+2”になる。また、第j+2番目の記憶位相角(θs)においてリアクトル電圧(VL)が取得される。そして、第1記憶処理部(200)では、第1記憶部(201)の第j+2番目の記憶領域に記憶された第j+2番目のリアクトル電圧(VL)の積分値(すなわち第j+2番目の記憶位相角(θs)におけるリアクトル電圧(VL)の積分値)が更新される。
ここで、第1記憶部(201)の第j+2番目の記憶領域に記憶された更新前のリアクトル電圧(VL)の積分値を“j+2(m−1)”とし、第j+2番目の記憶位相角(θs)において取得されたリアクトル電圧(VL)を“VL(j+2)”とし、第1記憶部(201)の第j+2番目の記憶領域に記憶される更新後のリアクトル電圧(VL)の積分値を“j+2(m)”とすると、j+2(m)=j+2(m−1)+VL(j+2)となる。
以上の動作が記憶周期(Ps)毎に繰り返し行われ、記憶位相角(θs)毎に記憶された指標値の積分値(この例ではリアクトル電圧(VL)の積分値)が記憶周期(Ps)毎に更新される。
〔スイッチング制御部の構成〕
図2に示すように、この例では、スイッチング制御部(70)は、速度制御部(71)と、脈動指令生成部(72)と、乗算器(73)と、電流指令生成部(74)と、dq変換部(75)と、電流制御部(76)と、指令変換部(77)と、補償部(80)と、駆動信号生成部(90)とを有している。
〈速度制御部〉
速度制御部(71)は、モータ角周波数検出部(42)の検出値(すなわちモータ角周波数(ω))とモータ(30)の電気角の回転角周波数の指令値(角周波数指令値(ω*))との偏差を導出し、その偏差を比例積分演算してトルク指令値(iT*)を導出するように構成されている。
〈脈動指令生成部〉
脈動指令生成部(72)は、電源位相検出部(41)の検出値(すなわち電源位相角(θin))に基づいて、交流電源(20)の電源電圧(Vin)の周波数に応じて脈動する脈動指令値(この例では電源位相角(θin)の正弦値の絶対値(|sinθin|))を導出するように構成されている。
〈乗算器〉
乗算器(73)は、速度制御部(71)によって導出されたトルク指令値(iT*)に脈動指令生成部(72)によって導出された脈動指令値(この例では電源位相角(θin)の正弦値の絶対値(|sinθin|))を乗算して電流指令値(idq*)を導出するように構成されている。
〈電流指令生成部〉
電流指令生成部(74)は、乗算器(73)によって導出された電流指令値(idq*)とモータ電流の位相角の指令値(β*)とに基づいて、d軸電流指令値(id*)とq軸電流指令値(iq*)とを導出するように構成されている。具体的には、電流指令生成部(74)は、電流指令値(idq*)に指令値(β*)の正弦値(-sinβ*)を乗算してd軸電流指令値(id*)を導出し、電流指令値(idq*)に指令値(β*)の余弦値(cosβ*)を乗算してq軸電流指令値(iq*)を導出する。
〈dq変換部〉
dq変換部(75)は、モータ電流検出部(43)の検出値(この例ではU相電流(iu)とW相電流(iw))とモータ位相検出部(44)の検出値(すなわちモータ位相角(θm))とに基づいて、モータ(30)のd軸電流(id)とq軸電流(iq)とを導出するように構成されている。
〈電流制御部〉
電流制御部(76)は、電流指令生成部(74)によって導出されたd軸電流指令値(id*)およびq軸電流指令値(iq*)と、dq変換部(75)によって導出されたd軸電流(id)およびq軸電流(iq)とに基づいて、d軸電圧指令値(Vd*)とq軸電圧指令値(Vq*)とを導出するように構成されている。具体的には、電流制御部(76)は、d軸電流指令値(id*)とd軸電流(id)との偏差およびq軸電流指令値(iq*)とq軸電流(iq)との偏差がそれぞれ小さくなるように、d軸電圧指令値(Vd*)とq軸電圧指令値(Vq*)とを導出する。
〈指令変換部〉
指令変換部(77)は、電流制御部(76)によって導出されたd軸電圧指令値(Vd*)とq軸電圧指令値(Vq*)とに基づいて、電圧振幅指令値(r1*)と電圧位相指令値(θ*)とを導出するように構成されている。
〈補償部〉
補償部(80)は、指標値処理部(60)の出力に基づいて、指令変換部(77)によって導出された電圧振幅指令値(r1*)を補償し、補償済みの電圧振幅指令値(r2*)を出力するように構成されている。すなわち、この例では、スイッチング制御部(70)は、指標値処理部(60)の出力(具体的には第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値)に基づいて、インバータ回路(13)における電圧を制御(補償)するように構成されている。
また、この例では、補償部(80)は、補償量演算部(80a)と、補償処理部(84)とを有している。
《補償量演算部》
補償量演算部(80a)は、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じた補償量(rc*)を導出する。この例では、補償量演算部(80a)は、第1補償量演算部(81)と、第2補償量演算部(82)と、加算器(83)とを有している。
第1補償量演算部(81)は、第1記憶処理部(200)から出力された指標値の積分値(この例ではリアクトル電圧(VL)の積分値)に基づいて、第1補償量(rc1*)を導出するように構成されている。例えば、第1補償量演算部(81)は、第1記憶処理部(200)から出力された指標値の積分値に予め定められた第1補償係数を乗算して第1補償量(rc1*)を導出する。
第2補償量演算部(82)は、入力された指標値(この例ではリアクトル電圧検出部(45)によって検出されたリアクトル電圧(VL))に基づいて、第2補償量(rc2*)を導出するように構成されている。例えば、第2補償量演算部(82)は、入力された指標値に予め定められた第2補償係数を乗算して第2補償量(rc2*)を導出する。
加算器(83)は、第1補償量演算部(81)によって導出された第1補償量(rc1*)と第2補償量演算部(82)によって導出された第2補償量(rc2*)とを加算して補償量(rc*)を導出する。
《補償処理部》
補償処理部(84)は、補償量演算部(80a)の出力(すなわち補償量(rc*))に基づいてインバータ回路(13)のスイッチング動作の制御の操作量を補償する。この例では、補償処理部(84)は、加算器により構成されている。
補償処理部(84)を構成する加算器は、指令変換部(77)によって導出された電圧振幅指令値(r1*)と加算器(83)によって導出された補償量(rc*)とを加算して補償済みの電圧振幅指令値(r2*)を導出する。
〈駆動信号生成部〉
駆動信号生成部(90)は、補償部(80)から出力された補償済みの電圧振幅指令値(r2*)と、指令変換部(77)によって導出された電圧位相指令値(θ*)とに基づいて、インバータ回路(13)のスイッチング素子のオンオフを制御するための駆動信号を生成するように構成されている。
〔電力変換装置の動作〕
次に、図7を参照して、電力変換装置(10)の動作について説明する。図7は、第m番目の記憶周期(Ps)における入力インデックス(idx1)の番号とスイッチング制御部(70)の動作と出力インデックス(idx2)の番号と第1記憶処理部(200)の出力の変化を示している。なお、図7の例では、記憶周期(Ps)におけるk個の記憶位相角(θs)は、記憶周期(Ps)において行われるスイッチング制御部(70)のk回の更新動作の開始タイミングにそれぞれ同期し、出力周期おけるk個の出力位相角(θo)は、記憶周期(Ps)において行われるスイッチング制御部(70)のk回の更新動作における補償動作の開始タイミングにそれぞれ同期している。電力変換装置(10)では、記憶周期(Ps)毎に以下の動作が繰り返し行われる。
図7に示すように、第m番目の記憶周期(Ps)においてスイッチング制御部(70)の第j回目の更新動作が開始されると、入力インデックス(idx1)が“j”になる。これにより、第1記憶処理部(200)では、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目の指標値の積分値(第j番目の記憶位相角(θs)における指標値の積分値)が更新される。
また、第m番目の記憶周期(Ps)においてスイッチング制御部(70)の第j回目の更新動作が開始されると、スイッチング制御部(70)において取得動作が開始される。この取得動作では、制御操作量を導出するために必要となる情報(この例では、モータ角周波数(ω),電源位相角(θin),U相電流(iu),W相電流(iw),モータ位相角(θm)など)が取得される。
スイッチング制御部(70)の第j回目の更新動作において取得動作が完了すると、スイッチング制御部(70)において導出動作が開始される。この導出動作では、取得動作において取得された情報に基づいて制御操作量が導出される。具体的には、速度制御部(71)は、モータ角周波数(ω)と角周波数指令値(ω*)との偏差に基づいてトルク指令値(iT*)を導出し、脈動指令生成部(72)は、電源位相角(θin)に基づいて脈動指令値(正弦絶対値(|sinθin|))を導出する。乗算器(73)は、トルク指令値(iT*)と脈動指令値(正弦絶対値(|sinθin|))とを乗算して電流指令値(idq*)を導出し、電流指令生成部(74)は、電流指令値(idq*)とモータ電流の位相角の指令値(β*)に基づいてd軸電流指令値(id*)とq軸電流指令値(iq*)を導出する。一方、dq変換部(75)は、モータ電流(この例ではU相電流(iu)とW相電流(iw))とモータ位相角(θm)に基づいてd軸電流(id)とq軸電流(iq)を導出する。そして、電流制御部(76)は、d軸電流指令値(id*)とq軸電流指令値(iq*)とd軸電流(id)とq軸電流(iq)に基づいてd軸電圧指令値(Vd*)とq軸電圧指令値(Vq*)を導出し、指令変換部(77)は、d軸電圧指令値(Vd*)とq軸電圧指令値(Vq*)に基づいて電圧振幅指令値(r1*)と電圧位相指令値(θ*)を導出する。このようにして制御操作量(この例では電圧振幅指令値(r1*)および電圧位相指令値(θ*)の導出)が導出される。
スイッチング制御部(70)の第j回目の更新動作において導出動作が完了すると、スイッチング制御部(70)において補償動作が開始される。スイッチング制御部(70)の第j回目の更新動作における補償動作が開始されると、出力周期における出力位相角(θo)が予め定められた第j番目の出力位相角(θo)になり、出力インデックス(idx2)が“j”になる。これにより、第1記憶処理部(200)では、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目の指標値の積分値(すなわち第m番目の記憶周期(Ps)において更新された第j番目の記憶位相角(θs)における指標値の積分値(j(m)))がスイッチング制御部(70)に出力される。
一方、スイッチング制御部(70)の第j回目の更新動作における補償動作では、導出動作において導出された制御操作量が指標値処理部(60)の出力(すなわち第j番目の記憶位相角(θs)における指標値の積分値)に基づいて補償される。具体的には、第1補償量演算部(81)は、第1記憶処理部(200)から出力された指標値の積分値に基づいて第1補償量(rc1*)を導出し、第2補償量演算部(82)は、入力された指標値(すなわち第j番目の記憶位相角(θs)における指標値)に基づいて第2補償量(rc2*)を導出し、加算器(83)は、第1補償量(rc1*)と第2補償量(rc2*)とを加算して補償量(rc*)を導出する。補償処理部(84)は、導出動作において導出された電圧振幅指令値(r1*)と補償量(rc*)とを加算して補償済みの電圧振幅指令値(r2*)を導出する。このようにして制御操作量が補償されて補償済みの制御操作量(この例では補償済みの電圧振幅指令値(r2*))が得られる。
スイッチング制御部(70)の第j回目の更新動作において補償動作が完了すると、スイッチング制御部(70)において生成動作が行われる。この生成動作では、補償動作において得られた補償済みの制御操作量に基づいてスイッチング制御部(70)の出力を生成される。具体的には、駆動信号生成部(90)は、補償済みの電圧振幅指令値(r2*)と電圧位相指令値(θ*)とに基づいて、インバータ回路(13)のスイッチング素子のオンオフを制御するための駆動信号を生成する。
以上のように、第m番目の記憶周期(Ps)において行われるスイッチング制御部(70)の第j回目の更新動作における補償動作では、スイッチング制御部(70)の第j回目の更新動作に対応する第j番目の記憶位相角(θs)における指標値の積分値(具体的には第m番目の記憶周期(Ps)において更新された第j番目の記憶位相角(θs)における指標値の積分値(j(m)))を用いて制御操作量が補償される。
〔実施形態と比較例との対比〕
次に、図8および図9を参照して、実施形態1による電力変換装置(10)と電力変換装置の変形例とを対比して説明する。この電力変換装置の変形例では、図2に示した指標値処理部(60)と第1補償量演算部(81)と加算器(83)とが省略され、第2補償量演算部(82)の出力が補償処理部(84)に入力されている。この電力変換装置の変形例のその他の構成は、図2に示した電力変換装置(10)の構成と同様となっている。すなわち、この電力変換装置の変形例では、スイッチング制御部(70)の補償動作において、指標値に基づく操作量の補償(すなわち比例制御)が行われているが、指標値の積分値に基づく操作量の制御(すなわち積分制御)が行われていない。
図8は、電力変換装置の変形例における直流電圧(Vdc)と入力電流(idc)と電源電流の波形を示している。図8に示すように、電力変換装置の変形例では、指標値に基づく操作量の補償(すなわち比例制御)しか行われていないので、その比例制御において残留偏差が発生し、その残留偏差により入力電流(idc)において波形の歪みが十分に低減されていない部分が残ってしまう。その結果、電源電流にも波形の歪みが十分に低減されていない部分が残ってしまう。
図9は、実施形態1による電力変換装置(10)における直流電圧(Vdc)と入力電流(idc)と電源電流の波形を示している。図9に示すように、実施形態1による電力変換装置(10)では、指標値に基づく操作量の補償(すなわち比例制御)だけでなく、指標値の積分値に基づく操作量の制御(すなわち積分制御)が行われている。そのため、記憶位相角(θs)毎に入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができる。これにより、記憶位相角(θs)毎に入力電流(idc)の歪みを低減することができ、記憶位相角(θs)毎に電源電流の歪みを低減することができる。
〔実施形態1による効果〕
以上のように、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じてインバータ回路(13)のスイッチング動作の制御の操作量を補償することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができる。これにより、入力電流(idc)の歪みを十分に低減することができる。
具体的には、記憶位相角(θs)毎に記憶された指標値の積分値(この例ではリアクトル電圧(VL)の積分値)に基づいてインバータ回路(13)のスイッチング動作の制御の操作量(この例では電圧振幅指令値(r1*))を補償する動作(すなわち積分制御)を行うことにより、記憶位相角(θs)毎に入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができる。これにより、入力電流を歪ませる外乱の原因となる周波数成分を低減することができるので、入力電流(idc)の歪みを十分に低減することができる。
また、交流電源(20)が三相交流電源である場合、入力電流(idc)を歪ませる外乱の周期は、交流電源(20)の電源周期(Pin)の1/6の周期に対応している。そのため、記憶周期(Ps)を交流電源(20)の電源周期(Pin)の1/6の整数倍に対応する周期に設定することにより、入力電流(idc)を歪ませる外乱に相関する指標値の積分値を記憶位相角(θs)毎に精度良く演算することができる。これにより、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)を精度良く行うことができる。
また、この例では、スイッチング制御部(70)は、第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値と、記憶位相角(θs)毎に取得された指標値とに基づいて、インバータ回路(13)のスイッチング動作の制御の操作量を補償する動作(すなわち比例積分制御)を行うように構成されている。このような構成により、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)の応答性を向上させることができるので、入力電流(idc)の歪みを素早く低減することができる。
(実施形態1の変形例)
図10は、実施形態1の変形例による電力変換装置(10)における第1記憶処理部(200)の構成を例示している。この第1記憶処理部(200)では、図3に示した位相演算部(102)と出力インデックス生成部(104)と第1出力選択部(205)とが省略されている。この第1記憶処理部(200)では、加算器(204)の出力がスイッチング制御部(70)(具体的には第1補償量演算部(81))に供給される。
以上のように構成した場合も、実施形態1による電力変換装置(10)の効果と同様の効果を得ることができる。
(実施形態2)
実施形態2による電力変換装置(10)は、第1記憶処理部(200)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態2による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
〈第1記憶処理部〉
実施形態2による電力変換装置(10)では、第1記憶処理部(200)は、記憶位相角(θs)毎に、その記憶位相角(θs)において取得された指標値と、第1記憶処理部(200)に記憶された指標値の積分値(その記憶位相角(θs)における指標値の積分値)に1よりも小さい正の係数を乗算して得られる値とを加算し、第1記憶処理部(200)に記憶された指標値の積分値(その記憶位相角(θs)における指標値の積分値)を加算により得られた値に更新するように構成されている。
図11に示すように、実施形態2の第1記憶処理部(200)は、図3に示した実施形態1の第1記憶処理部(200)の構成に加えて、第1補正部(206)と、第2補正部(207)とを有している。
第1補正部(206)は、積分値選択部(203)によって読み出された第j番目の指標値の積分値(この例ではリアクトル電圧(VL)の積分値)に予め定められた第1補正係数を乗算するように構成されている。第2補正部(207)は、入力された指標値(この例ではリアクトル電圧(VL))に予め定められた第2補正係数を乗算するように構成されている。なお、第1補正係数は、1よりも小さい正の数に設定され、第2補正係数は、任意の正の数に設定されている。
そして、加算器(204)は、第1補正部(206)の出力(すなわち第1補正係数が乗算された指標値の積分値)と第2補正部(207)の出力(すなわち第2補正係数が乗算された指標値)とを加算する。すなわち、加算器(204)では、入力された指標値と第j番目の指標値の積分値との重み付け加算が行われる。加算器(204)の出力(すなわち新たな指標値の積分値)は、第1記憶部(201)のk個の記憶領域のうち第1入力選択部(202)によって選択された第j番目の記憶領域に記憶される。これにより、第1記憶部(201)のk個の記憶領域のうち第1入力選択部(202)によって選択された第j番目の記憶領域に記憶された指標値の積分値(すなわち第j番目の記憶位相角(θs)における指標値の積分値)が更新される。
〔実施形態2による効果〕
以上のように、第1記憶処理部(200)を構成することにより、記憶位相角(θs)毎に記憶された指標値の変動に対する指標値の積分値の変動が小さくなるように(すなわち指標値の積分値が素早く安定するように)記憶位相角(θs)毎に記憶された指標値の積分値を更新することができる。これにより、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)の安定性を向上させることができる。
なお、第1補正部(206)は、記憶位相角(θs)に応じて第1補正係数を変更するように構成されていてもよい。例えば、第1補正部(206)は、入力電流(idc)を歪ませる外乱が比較的に大きくなる記憶位相角(θs)において第1補正係数が大きくなり、入力電流(idc)を歪ませる外乱が比較的に小さくなる記憶位相角(θs)において第1補正係数が小さくなるように、記憶位相角(θs)に応じて第1補正係数を変更するように構成されていてもよい。このように構成することにより、スイッチング制御部(70)において行われる補償動作の安定性をさらに向上させることができる。
(実施形態2の変形例1)
図12は、実施形態2の変形例1による電力変換装置(10)における第1記憶処理部(200)の構成を例示している。この第1記憶処理部(200)は、記憶位相角(θs)毎に、その記憶位相角(θs)において取得された指標値と、第1記憶処理部(200)に記憶された指標値の積分値(その記憶位相角(θs)における指標値の積分値)とを加算し、第1記憶処理部(200)に記憶された指標値の積分値(その記憶位相角(θs)における指標値の積分値)を、その加算により得られた値に1よりも小さい正の係数を乗算して得られる値に更新するように構成されている。
図12に示すように、この第1記憶処理部(200)は、図11に示した第1補正部(206)と第2補正部(207)に代えて、補正部(210)を有している。なお、実施形態2の変形例1の第1記憶処理部(200)のその他の構成は、実施形態2の第1記憶処理部(200)の構成と同様となっている。
補正部(210)は、加算器(204)の出力に予め定められた補正係数を乗算するように構成されている。なお、補正係数は、1よりも小さい正の数に設定されている。補正部(210)の出力(すなわち新たな指標値の積分値)は、第1記憶部(201)のk個の記憶領域のうち第1入力選択部(202)によって選択された第j番目の記憶領域に記憶される。これにより、第1記憶部(201)のk個の記憶領域のうち第1入力選択部(202)によって選択された第j番目の記憶領域に記憶された指標値の積分値(すなわち第j番目の記憶位相角(θs)における指標値の積分値)が更新される。
〔実施形態2の変形例1による効果〕
実施形態2の変形例1では、指標値の積分値を発散させないようにすることができるので、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)の安定性を向上させることができる。
なお、補正部(210)は、記憶位相角(θs)に応じて補正係数を変更するように構成されていてもよい。例えば、補正部(210)は、入力電流(idc)を歪ませる外乱が比較的に大きくなる記憶位相角(θs)において補正係数が大きくなり、入力電流(idc)を歪ませる外乱が比較的に小さくなる記憶位相角(θs)において補正係数が小さくなるように、記憶位相角(θs)に応じて補正係数を変更するように構成されていてもよい。このように構成することにより、スイッチング制御部(70)において行われる補償動作の安定性をさらに向上させることができる。
(実施形態2の変形例2)
図13は、実施形態2の変形例2による電力変換装置(10)における第1記憶処理部(200)の構成を例示している。この第1記憶処理部(200)は、図11に示した第1補正部(206)と第2補正部(207)に代えて、第1リミッタ(221)と第2リミッタ(222)を有している。なお、実施形態2の変形例1の第1記憶処理部(200)のその他の構成は、実施形態2の第1記憶処理部(200)の構成と同様となっている。
第1リミッタ(221)は、加算器(204)の出力(すなわち指標値の積分値)が予め定められた第1上限値を上回らないように加算器(204)の出力を制限する。具体的には、第1リミッタ(221)は、加算器(204)の出力が第1上限値を上回らない場合に、加算器(204)の出力を制限せずに通過させ、加算器(204)の出力が第1上限値を上回る場合に、加算器(204)の出力の代わりに第1上限値を出力する。第1リミッタ(221)の出力は、第1入力選択部(202)に供給される。
第2リミッタ(222)は、第1出力選択部(205)の出力(すなわち第1記憶処理部(200)の出力)が予め定められた第2上限値を上回らないように第1出力選択部(205)の出力を制限する。具体的には、第2リミッタ(222)は、第1出力選択部(205)の出力が第2上限値を上回らない場合に、第1出力選択部(205)の出力を制限せずに通過させ、第1出力選択部(205)の出力が第2上限値を上回る場合に、第1出力選択部(205)の出力の代わりに第2上限値を出力する。第2リミッタ(222)の出力は、スイッチング制御部(70)(具体的には第1補償量演算部(81))に供給される。
〔実施形態2の変形例2による効果〕
実施形態2の変形例2では、指標値の積分値を発散させないようにすることができるので、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)の安定性を向上させることができる。
(実施形態3)
実施形態3による電力変換装置(10)は、指標値処理部(60)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態3による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
〔指標値処理部〕
図14に示すように、実施形態3の指標値処理部(60)は、図3に示した実施形態1の指標値処理部(60)の構成に加えて、第2記憶処理部(300)を有している。また、実施形態3のタイミング制御部(100)は、図3に示した出力インデックス生成部(104)に代えて、第1出力インデックス生成部(105)と第2出力インデックス生成部(106)とを有している。
〈第2記憶処理部〉
第2記憶処理部(300)は、記憶周期(Ps)において予め定められた記憶位相角(θs)毎に、その記憶位相角(θs)における指標値を記憶する動作(記憶動作)を行うように構成されている。この記憶動作では、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)にそれぞれ対応するk個の指標値が第2記憶処理部(300)に記憶される。
この例では、第2記憶処理部(300)は、記憶位相角(θs)毎に、第2記憶処理部(300)に記憶された指標値(その記憶位相角(θs)における指標値)を、その記憶位相角(θs)において取得された指標値に更新するように構成されている。
また、第2記憶処理部(300)は、記憶位相角(θs)毎に記憶された指標値を順に出力する動作(出力動作)を行うように構成されている。具体的には、第2記憶処理部(300)は、出力周期において予め定められた出力位相角(θo)毎に、記憶位相角(θs)毎に記憶された指標値のうちその出力位相角(θo)に対応する指標値を出力する。この出力動作では、出力周期において予め定められたk個の出力位相角(θo)の各々において、第2記憶処理部(300)に記憶されたk個の指標値(k個の記憶位相角(θs)にそれぞれ対応するk個の指標値)のうちその出力位相角(θo)に対応する指標値が出力される。
なお、この例では、第2記憶処理部(300)の記憶周期(Ps)および出力周期は、第1記憶処理部(200)の記憶周期(Ps)および出力周期と同一となっている。また、第2記憶処理部(300)の記憶周期(Ps)において予め定められたk個の記憶位相角(θs)は、第1記憶処理部(200)の記憶周期(Ps)において予め定められたk個の記憶位相角(θs)と同一となっており、第2記憶処理部(300)の出力周期において予め定められたk個の出力位相角(θo)は、第1記憶処理部(200)の出力周期において予め定められたk個の出力位相角(θo)と同一となっている。
〈タイミング制御部の構成〉
第1出力インデックス生成部(105)は、図3に示した出力インデックス生成部(104)と同様に、位相演算部(102)によって得られた出力位相角(θo)に基づいて、出力インデックス(idx2)を生成するように構成されている。
第2出力インデックス生成部(106)は、位相演算部(102)によって得られた出力位相角(θo)に基づいて、出力インデックス(idx3)を生成する。出力インデックス(idx2)と同様に、出力インデックス(idx3)は、後述するk個の記憶領域のうち選択すべき記憶領域に対応する番号を示している。なお、出力インデックス(idx3)の番号は、0〜k−1の整数のいずれかとなっている。
具体的には、第2出力インデックス生成部(106)は、位相演算部(102)によって得られた出力位相角(出力周期における出力位相角(θo))が出力周期において予め定められたk個の出力位相角(θo)のうち第j番目の記憶位相角(θs)になると、出力インデックス(idx2)の番号を“j”に設定する。この例では、出力周期におけるk個の出力位相角(θo)のうち第j番目の出力位相角(θo)は“(2π/k)×j”となっている。そして、出力インデックス(idx2)の番号は“θo/(2π/k)”となっている。
この例では、第1出力インデックス生成部(105)によって生成される出力インデックス(idx3)の番号は、第2出力インデックス生成部(106)によって生成される出力インデックス(idx2)の番号と同一となっている。
〈第2記憶処理部の構成〉
図14に示すように、第2記憶処理部(300)は、第2記憶部(301)と、第2入力選択部(302)と、第2出力選択部(303)とを有している。
《第2記憶部》
第2記憶部(301)は、予め定められたk個の記憶位相角(θs)にそれぞれ対応するk個の記憶領域を有している。第2記憶部(301)のk個の記憶領域には、k個の記憶位相角(θs)に対応するk個の指標値がそれぞれ記憶される。具体的には、第2記憶部(301)の第j番目の記憶領域には、第j番目の記憶位相角(θs)における指標値が記憶される。
《第2入力選択部》
第2入力選択部(302)は、入力インデックス生成部(103)によって生成された入力インデックス(idx1)に基づいて、第2記憶部(301)のk個の記憶領域の中からいずれか1つの記憶領域を選択するように構成されている。第2入力選択部(302)によって選択された記憶領域には、入力された指標値(この例ではリアクトル電圧(VL))が記憶される。
《第2出力選択部》
第2出力選択部(303)は、第2出力インデックス生成部(106)によって生成された出力インデックス(idx2)に基づいて、第2記憶部(301)のk個の記憶領域の中からいずれか1つの記憶領域を選択し、その記憶領域に記憶された指標値を読み出して出力するように構成されている。この例では、第2記憶処理部(300)から出力された指標値は、図2に示した補償部(80)の第2補償量演算部(82)に入力される。
〈スイッチング制御部〉
また、実施形態3による電力変換装置(10)では、スイッチング制御部(70)は、第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値と、第2記憶処理部(300)において記憶位相角(θs)毎に記憶された指標値とに基づいて、インバータ回路(13)のスイッチング動作の制御の操作量を補償する。すなわち、実施形態3による電力変換装置(10)では、記憶周期(Ps)毎に、以下のスイッチング制御部(70)の更新動作が行われる。
まず、第m番目の記憶周期(Ps)においてスイッチング制御部(70)の第j回目の更新動作が開始されると、入力インデックス(idx1)が“j”になる。これにより、第1記憶処理部(200)では、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目の指標値の積分値(第j番目の記憶位相角(θs)における指標値の積分値)が更新される。また、第2記憶処理部(300)では、第2記憶部(301)の第j番目の記憶領域に記憶された第j番目の指標値(第j番目の記憶位相角(θs)における指標値)が更新される。
また、第m番目の記憶周期(Ps)においてスイッチング制御部(70)の第j回目の更新動作が開始されると、スイッチング制御部(70)において取得動作が開始される。この取得動作では、制御操作量を導出するために必要となる情報が取得される。
スイッチング制御部(70)の第j回目の更新動作において取得動作が完了すると、スイッチング制御部(70)において導出動作が開始される。この導出動作では、取得動作において取得された情報に基づいて制御操作量が導出される。
スイッチング制御部(70)の第j回目の更新動作において導出動作が完了すると、スイッチング制御部(70)において補償動作が開始される。スイッチング制御部(70)の第j回目の更新動作における補償動作が開始されると、出力周期における出力位相角(θo)が予め定められた第j番目の出力位相角(θo)になり、出力インデックス(idx2)が“j”になる。これにより、第1記憶処理部(200)では、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目の指標値の積分値(すなわち第m番目の記憶周期(Ps)において更新された第j番目の記憶位相角(θs)における指標値の積分値(j(m)))がスイッチング制御部(70)に出力される。また、出力インデックス(idx3)も“j”になる。これにより、第2記憶処理部(300)では、第2記憶部(301)の第j番目の記憶領域に記憶された第j番目の指標値(すなわち第m番目の記憶周期(Ps)において更新された第j番目の記憶位相角(θs)における指標値)がスイッチング制御部(70)に出力される。
一方、スイッチング制御部(70)の第j回目の更新動作における補償動作では、導出動作において導出された制御操作量が指標値処理部(60)の出力(すなわち第j番目の記憶位相角(θs)における指標値の積分値と第j番目の記憶位相角(θs)における指標値)に基づいて補償される。具体的には、第1補償量演算部(81)は、第1記憶処理部(200)から出力された指標値の積分値に基づいて第1補償量(rc1*)を導出し、第2補償量演算部(82)は、第2記憶処理部(300)から出力された指標値に基づいて第2補償量(rc2*)を導出し、加算器(83)は、第1補償量(rc1*)と第2補償量(rc2*)とを加算して補償量(rc*)を導出する。補償処理部(84)は、導出動作において導出された電圧振幅指令値(r1*)と補償量(rc*)とを加算して補償済みの電圧振幅指令値(r2*)を導出する。このようにして制御操作量が補償されて補償済みの制御操作量(この例では補償済みの電圧振幅指令値(r2*))が得られる。
スイッチング制御部(70)の第j回目の更新動作において補償動作が完了すると、スイッチング制御部(70)において生成動作が行われる。この生成動作では、補償動作において得られた補償済みの制御操作量に基づいてスイッチング制御部(70)の出力を生成される。
以上のように、第m番目の記憶周期(Ps)において行われるスイッチング制御部(70)の第j回目の更新動作における補償動作では、スイッチング制御部(70)の第j回目の更新動作に対応する第j番目の記憶位相角(θs)における指標値の積分値(具体的には第m番目の記憶周期(Ps)において更新された第j番目の記憶位相角(θs)における指標値の積分値(j(m)))と、第j番目の記憶位相角(θs)における指標値(具体的には第m番目の記憶周期(Ps)において更新された第j番目の記憶位相角(θs)における指標値)とを用いて制御操作量が補償される。
〔実施形態3による効果〕
以上のように、記憶位相角(θs)毎に記憶された指標値の積分値と記憶位相角(θs)毎に記憶された指標値とに基づいてインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作(すなわち比例積分制御)を行うことにより、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)の応答性を向上させることができる。これにより、入力電流(idc)の歪みを素早く低減することができる。
(実施形態4)
実施形態4による電力変換装置(10)は、第1記憶処理部(200)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態4による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
〈第1記憶処理部〉
実施形態4による電力変換装置(10)では、第1記憶処理部(200)は、第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値のうち少なくとも2つの指標値の積分値に基づいて、その2つの指標値の積分値にそれぞれ対応する2つの記憶位相角(θs)の間にある別の記憶位相角(θs)に対応する指標値の積分値を補間するように構成されている。
図15に示すように、実施形態4の第1記憶処理部(200)は、図3に示した実施形態1の第1記憶処理部(200)の構成に加えて、補間部(208)を有している。
《補間部》
補間部(208)は、第1記憶部(201)のk個の記憶領域にそれぞれ記憶されたk個の指標値の積分値のうち少なくとも2つの指標値の積分値に基づいて、その2つの指標値の積分値にそれぞれ対応する2つの記憶位相角(θs)の間にある別の記憶位相角(θs)に対応する指標値の積分値を補間するように構成されている。
例えば、補間部(208)は、第1記憶部(201)のk個の記憶領域のうち第j番目の記憶領域と第j+2番目の記憶領域を選択し、その選択された第j番目の記憶領域と第j+2番目の記憶領域にそれぞれ記憶された第j番目の指標値の積分値と第j+2番目の指標値の積分値を読み出す。また、補間部(208)は、読み出された第j番目の指標値の積分値と第j+2番目の指標値の積分値(すなわち第j番目の記憶位相角(θs)における指標値の積分値と第j+2番目の記憶位相角(θs)における指標値の積分値)に基づいて、第j番目の記憶位相角(θs)と第j+2番目の記憶位相角(θs)との間にある第j+1番目の記憶位相角(θs)に対応する第j番目の指標値の積分値を導出する。例えば、補間部(208)は、第j番目の指標値の積分値と第j+2番目の指標値の積分値とを平均して第j+1番目の指標値の積分値を導出する。そして、補間部(208)は、導出された第j+1番目の指標値の積分値(すなわち第j+1番目の記憶位相角(θs)における指標値の積分値)を、第1記憶部(201)のk個の記憶領域のうち第j+1番目の記憶位相角(θs)に対応する記憶領域に記憶する。これにより、第j番目の記憶領域に記憶された第j番目の指標値の積分値が更新される。
〔第1記憶処理部の記憶動作〕
次に、図16を参照して、実施形態4の第1記憶処理部(200)の記憶動作について詳しく説明する。図16は、第m番目の記憶周期(Ps)における入力インデックス(idx1)の番号とリアクトル電圧(VL)と第1記憶処理部(200)の記憶値(k個の指標値の積分値)の変化を示している。図16では、指標値としてリアクトル電圧(VL)を例に挙げている。また、図16の例では、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)のうち第j番目の記憶位相角(θs)と第j+2番目の記憶位相角(θs)において指標値(この例ではリアクトル電圧(VL))が取得されるが、第j+1番目の記憶位相角(θs)では、指標値が取得されない。
図16に示すように、第m番目の記憶周期(Ps)において記憶位相角(θs)が予め定められた第j番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号が“j”になる。また、第j番目の記憶位相角(θs)においてリアクトル電圧(VL)が取得される。そして、第1記憶処理部(200)では、第j番目の記憶領域に記憶された第j番目のリアクトル電圧(VL)の積分値が更新される。
次に、第m番目の記憶周期(Ps)において記憶位相角(θs)が予め定められた第j+1番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号が“j+1”になる。このとき、第j番目の記憶位相角(θs)におけるリアクトル電圧(VL)は、取得されず、第1記憶処理部(200)では、第1記憶部(201)の第j+1番目の記憶領域に記憶された第j+1番目のリアクトル電圧(VL)の積分値は、更新されない。
次に、第m番目の記憶周期(Ps)において記憶位相角(θs)が予め定められた第j+2番目の記憶位相角(θs)になると、入力インデックス(idx1)の番号が“j+2”になる。また、第j+2番目の記憶位相角(θs)においてリアクトル電圧(VL)が取得される。そして、第1記憶処理部(200)では、第1記憶部(201)の第j+2番目の記憶領域に記憶された第j+2番目のリアクトル電圧(VL)の積分値が更新される。
次に、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目のリアクトル電圧(VL)の積分値の更新が完了し、第1記憶部(201)の第j+2番目の記憶領域に記憶された第j+2番目のリアクトル電圧(VL)の積分値の更新が完了すると、第1記憶処理部(200)では、第1記憶部(201)の第j番目の記憶領域に記憶された第j番目のリアクトル電圧(VL)の積分値と、第1記憶部(201)の第j+2番目の記憶領域に記憶された第j+2番目のリアクトル電圧(VL)の積分値とが読み出される。そして、第j番目のリアクトル電圧(VL)の積分値と第j+2番目のリアクトル電圧(VL)の積分値とに基づいて第j+1番目のリアクトル電圧(VL)の積分値が補間され、補間により得られた新たな第j+1番目のリアクトル電圧(VL)の積分値が第1記憶部(201)の第j+1番目の記憶領域に記憶される。これにより、第1記憶部(201)の第j+1番目の記憶領域に記憶された第j+1番目のリアクトル電圧(VL)の積分値が更新される。例えば、第j番目のリアクトル電圧(VL)の積分値を“j(m)”とし、第j+2番目のリアクトル電圧(VL)の積分値を“j+2(m)”とし、補間により得られた新たな第j+1番目のリアクトル電圧(VL)の積分値を“j+1(m)”とすると、j+1(m)=(j(m)+j+2(m))/2 となる。
以上の動作が記憶周期(Ps)毎に繰り返し行われ、記憶位相角(θs)毎に記憶された指標値(この例ではリアクトル電圧(VL))の積分値が記憶周期(Ps)毎に更新される。
〔実施形態4による効果〕
以上のように、第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値のうち少なくとも2つの指標値の積分値に基づいて、その2つの指標値の積分値にそれぞれ対応する2つの記憶位相角(θs)の間にある別の記憶位相角(θs)に対応する指標値の積分値を補間することにより、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)のうち指標値が取得されない記憶位相角(θs)についても、その記憶位相角(θs)における指標値の積分値を更新することができる。
(実施形態5)
実施形態5による電力変換装置(10)は、指標値処理部(60)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態5による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
〔指標値処理部〕
図17に示すように、実施形態5の指標値処理部(60)は、加算部(501)と遅延部(502)とを有している。加算部(501)は、入力された指標値と遅延部(502)の出力とを加算する。遅延部(502)は、加算部(501)の出力を交流電源(20)の電源周期(Pin)の整数分の1に対応する遅延時間だけ遅延させる。この例では、加算部(501)の出力は、スイッチング制御部(70)(具体的には第1補償量演算部(81))に供給される。なお、この例では、遅延部(502)における遅延時間は、例えば、三相交流電源である交流電源(20)の電源周期(Pin)の1/6に設定されている。
〔スイッチング制御部〕
スイッチング制御部(70)は、加算部(501)の出力(すなわち指標値の積分値)に基づいて、インバータ回路(13)のスイッチング動作の制御の操作量を補償する。
〔実施形態5による効果〕
以上のように、加算部(501)に入力された指標値と遅延部(502)の出力とを加算することにより、指標値の積分値に基づいてインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作(すなわち積分制御)を行うことができる。これにより、入力電流(idc)と入力電流(idc)の理想値との偏差をゼロに近づけることができるので、入力電流を歪ませる外乱の原因となる周波数成分を低減することができ、その結果、入力電流(idc)の歪みを十分に低減することができる。
(実施形態6)
実施形態6による電力変換装置(10)は、指標値処理部(60)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態6による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
〔指標値処理部〕
図18に示すように、実施形態6の指標値処理部(60)は、周波数成分抽出部(601)と合成部(602)とを有している。周波数成分抽出部(601)は、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分を抽出する。
この例では、周波数成分抽出部(601)は、p個(pは1以上の整数)のバンドパスフィルタ(BPF1〜BPFp)を有している。
p個のバンドパスフィルタ(BPF1〜BPFp)の通過周波数帯域は、交流電源(20)の電源周波数(fp)の整数倍の周波数を含む周波数帯域にそれぞれ設定されている。具体的には、第1番目のバンドパスフィルタ(BPF1)の通過周波数帯域は、交流電源(20)の電源周波数(fp)と同一の周波数を含む周波数帯域に設定され、第2番目のバンドパスフィルタ(BPF2)の通過周波数帯域は、交流電源(20)の電源周波数(fp)の2倍の周波数を含む周波数帯域に設定され、第p番目のバンドパスフィルタ(BPFp)の通過周波数帯域は、交流電源(20)の電源周波数(fp)のp倍の周波数を含む周波数帯域に設定されている。
合成部(602)は、周波数成分抽出部(601)により抽出された周波数成分を合成する。この例では、合成部(602)は、p個のバンドパスフィルタ(BPF1〜BPFp)の出力を加算するp−1個の加算器を有している。合成部(602)の出力は、スイッチング制御部(70)(具体的には第1補償量演算部(81))に供給される。
〔スイッチング制御部〕
スイッチング制御部(70)は、合成部(602)の出力(すなわち周波数成分抽出部(601)により抽出された周波数成分)に基づいて、インバータ回路(13)のスイッチング動作の制御の操作量を補償する。
〔実施形態6による効果〕
以上のように、周波数成分抽出部(601)により抽出された周波数成分に基づいてインバータ回路(13)のスイッチング動作の制御の操作量を補償することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができる。これにより、入力電流(idc)の歪みを十分に低減することができる。
なお、p個のバンドパスフィルタ(BPF1〜BPFp)のゲインは、それぞれ同一のゲインに設定されていてもよいし、それぞれ異なるゲインに設定されていてもよい。例えば、交流電源(20)の電源周波数(fp)の整数倍の周波数のうち直流部(12)の共振周波数(fLC)に最も近い周波数を含む周波数帯域が通過周波数帯域として設定されているバンドパスフィルタのゲインが最も大きくなるように、p個のバンドパスフィルタ(BPF1〜BPFp)のゲインが設定されていてもよい。このように設定することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を効果的に低減することができる。
(実施形態7)
実施形態7による電力変換装置(10)は、指標値処理部(60)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態7による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
〔指標値処理部〕
図19に示すように、実施形態6の指標値処理部(60)は、フーリエ演算処理部(701)と合成部(702)とを有している。フーリエ演算処理部(701)は、指標値をフーリエ変換することにより、指標値の変動に含まれる交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも直流部(12)の共振周波数(fLC)に最も近い周波数成分に関する演算結果を取得する。この例では、フーリエ演算処理部(701)は、p個の演算部(OP1〜OPp)を有している。演算部(OP1〜OPp)の構成については後で詳しく説明する。合成部(702)は、フーリエ演算処理部(701)による演算結果を合成する。この例では、合成部(702)は、p−1個の加算器を有している。合成部(702)の出力は、スイッチング制御部(70)(具体的には第1補償量演算部(81))に供給される。
〔スイッチング制御部〕
スイッチング制御部(70)は、合成部(702)の出力(すなわちフーリエ演算処理部(701)による演算結果)に基づいて、インバータ回路(13)のスイッチング動作の制御の操作量を補償する。
〔演算部の構成〕
図20は、演算部(OP1〜OPp)の構成を例示している。なお、図20は、演算部(OP1〜OPp)の代表例として第X番目(Xは1以上でp以下の整数)の演算部(OPX)の構成を例示している。演算部(OPX)は、フーリエ変換器(710)と、第1積分器(711)と、第2積分器(712)と、正弦波生成部(713)とを有している。なお、演算部(OP1〜OPp)には、交流電源(20)の電源周波数(fp)の整数倍の周波数が割り当てられている。具体的には、第1番目の演算部(OP1)には、交流電源(20)の電源周波数(fp)と同一の周波数が割り当てられ、第2番目の演算部(OP2)には、交流電源(20)の電源周波数(fp)の2倍の周波数が割り当てられ、第p番目の演算部(OPp)には、交流電源(20)の電源周波数(fp)のp倍の周波数が割り当てられている。また、演算部(OP1〜OPp)には、重み係数が割り当てられている。
フーリエ変換器(710)は、指標値をフーリエ変換することにより、第X番目の演算部(OPX)に割り当てられた周波数に関する余弦振幅(A)と正弦振幅(B)とを求める。なお、第X番目の演算部(OPX)に割り当てられた周波数を「ω」とすると、余弦振幅(A)と正弦振幅(B)は、次の式1,式2のようになる。
Figure 0006471827
Figure 0006471827
第1積分器(711)は、フーリエ変換器(710)により求められた余弦振幅(A)を積分し、その積分により得られた余弦振幅(A)の積分値に第X番目の演算部(OPX)に割り当てられた重み係数(kX)を乗算して余弦振幅積分値(A')を求める。第2積分器(712)は、フーリエ変換器(710)により求められた正弦振幅(B)を積分し、その積分により得られた正弦振幅(B)の積分値に第X番目の演算部(OPX)に割り当てられた重み係数(kX)を乗算して正弦振幅積分値(B')を求める。正弦波生成部(713)は、第1積分器(711)により求められた余弦振幅積分値(A')と第2積分器(712)により求められた正弦振幅積分値(B')とに基づいて正弦波を生成する。正弦波生成部(713)の出力は、合成部(702)に供給される。なお、正弦波生成部(713)の出力(正弦波)は、次の式3のようになる。
Figure 0006471827
〔実施形態7による効果〕
以上のように、フーリエ演算処理部(701)による演算結果に基づいてインバータ回路(13)のスイッチング動作の制御の操作量を補償することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を低減することができる。これにより、入力電流(idc)の歪みを十分に低減することができる。
なお、演算部(OP1〜OPp)に割り当てられる重み係数は、それぞれ同一の重み係数であってもよいし、それぞれ異なる重み係数であってもよい。例えば、交流電源(20)の電源周波数(fp)の整数倍の周波数のうち直流部(12)の共振周波数(fLC)に最も近い周波数が割り当てられた演算部に割り当てられる重み係数が最も大きくなるように、演算部(OP1〜OPp)に重み係数が設定されていてもよい。このように設定することにより、入力電流(idc)を歪ませる外乱の原因となる周波数成分(特に交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち直流部(12)の共振周波数(fLC)に最も近い周波数成分)を効果的に低減することができる。
〔演算部の変形例〕
演算部(OP1〜OPp)は、図21のように構成されていてもよい。なお、図21は、演算部(OP1〜OPp)の代表例として第X番目の演算部(OPX)の構成を例示している。図21の例では、第X番目の演算部(OPX)は、フーリエ変換器(710)と、振幅計算部(721)と、位相計算部(722)と、積分器(723)と、正弦波生成部(724)とを有している。
振幅計算部(721)は、フーリエ変換器(710)により求められた余弦振幅(A)と正弦振幅(B)に基づいて振幅(C)を求める。位相計算部(722)は、フーリエ変換器(710)により求められた余弦振幅(A)と正弦振幅(B)に基づいて位相(φ)を求める。積分器(723)は、振幅計算部(721)により求められた振幅(C)を積分し、その積分により得られた振幅(C)の積分値に第X番目の演算部(OPX)に割り当てられた重み係数(kX)を乗算して振幅積分値(C')を求める。正弦波生成部(724)は、振幅積分値(C')により求められた振幅積分値(C')と位相計算部(722)により求められた位相(φ)とに基づいて正弦波を生成する。正弦波生成部(713)の出力は、合成部(702)に供給される。なお、正弦波生成部(724)の出力(正弦波)は、次の式4のようになる。
Figure 0006471827
(実施形態8)
実施形態8による電力変換装置(10)は、スイッチング制御部(70)の補償部(80)の構成が実施形態1による電力変換装置(10)と異なっている。実施形態8による電力変換装置(10)のその他の構成は、実施形態1による電力変換装置(10)の構成と同様となっている。
図22に示すように、実施形態8の補償部(80)は、図2に示した実施形態1の補償部(80)の構成に加えて、リミッタ(800)を有している。リミッタ(800)は、補償量演算部(80a)の出力(すなわち補償量(rc*))が予め定められた上限値を上回らないように補償量演算部(80a)の出力を制限する。具体的には、リミッタ(800)は、補償量演算部(80a)の出力が上限値を上回らない場合に、補償量演算部(80a)の出力を制限せずに通過させ、補償量演算部(80a)の出力が上限値を上回る場合に、補償量演算部(80a)の出力の代わりに上限値を出力する。リミッタ(800)の出力は、補償処理部(84)に供給される。
〔実施形態8による効果〕
以上のように、補償量演算部(80a)の出力(すなわち補償量(rc*))が予め定められた上限値を上回らないように補償量演算部(80a)の出力を制限することにより、インバータ回路(13)のスイッチング動作の制御の操作量に対する補償量演算部(80a)の出力の影響が大きくなり過ぎないようにすることができる。これにより、補償量演算部(80a)の出力の過剰な影響によるインバータ回路(13)のスイッチング動作の破綻を防止することができる。
(実施形態8の変形例)
図23は、実施形態8の変形例による電力変換装置(10)におけるリミッタ(800)の構成を例示している。このリミッタ(800)は、乗算部(801)と調節部(802)とを有している。乗算部(801)は、補償量演算部(80a)により導出された補償量(rc*)に予め定められた乗算係数を乗算する。調節部(802)は、乗算部(801)の出力が予め定められた許容範囲内に収まるように乗算部(801)の乗算係数を調節する。具体的には、調節部(802)は、乗算部(801)の出力が許容範囲の上限値を上回る場合に、乗算部(801)の乗算係数を減少させ、乗算部(801)の出力が許容範囲の下限値を下回る場合も、乗算部(801)の乗算係数を減少させる。なお、乗算部(801)の出力が許容範囲内に収まる場合、調節部(802)は、乗算部(801)の乗算係数を変化させない。乗算部(801)の出力は、補償処理部(84)に供給される。補償処理部(84)は、乗算部(801)の出力に基づいてインバータ回路(13)のスイッチング動作の制御の操作量を補償する。
〔実施形態8の変形例による効果〕
以上のように、乗算部(801)の出力(補償量演算部(80a)により導出された補償量(rc*)に乗算係数を乗算して得られる補償量)が許容範囲内に収まるように乗算部(801)の乗算係数を調節することにより、インバータ回路(13)のスイッチング動作の制御の操作量に対する乗算部(801)の出力の影響が大きくなり過ぎないようにすることができる。これにより、乗算部(801)の出力の過剰な影響による電力変換部(13)のスイッチング動作の破綻を防止することができる。
(その他の実施形態)
以上の説明では、指標値がリアクトル電圧(VL)である場合を例に挙げたが、これに限定されず、指標値は、リアクトル電圧検出部(45)の検出値(すなわちリアクトル電圧(VL))と予め定められたリアクトル電圧(VL)の指令値(目標値)との偏差であってもよいし、入力電流検出部(46)の検出値(すなわち入力電流(idc))と予め定められた入力電流(idc)の指令値(目標値)との偏差であってもよいし、直流電圧検出部(47)の検出値(すなわち直流電圧(Vdc))と予め定められた直流電圧(Vdc)の指令値(目標値)との偏差であってもよいし、コンデンサ(12a)のエネルギと予め定められたコンデンサ(12a)のエネルギの指令値(目標値)との偏差であってもよい。なお、コンデンサ(12a)のエネルギは、直流電圧(Vdc)に基づいて算出することが可能である。
また、以上の説明では、交流電源(20)が三相交流電源である場合を例に挙げたが、これに限定されず、交流電源(20)は、単相交流電源であってもよい。なお、交流電源(20)が単相交流電源である場合、入力電流(idc)を歪ませる外乱(例えば直流部(12)において発生する共振現象(LC共振)のような繰り返し波形の外乱)の周期は、交流電源(20)の電源周期(Pin)の1/2の周期に対応している。したがって、交流電源(20)が単相交流電源である場合、記憶周期(Ps)は、交流電源(20)の電源周期(Pin)の1/2の整数倍に対応する周期(具体的には交流電源(20)の電源周期(Pin)の1/2の周期)に設定されていることが好ましい。このように設定することにより、入力電流(idc)を歪ませる外乱に相関する指標値の積分値を記憶位相角(θs)毎に精度良く演算することができるので、スイッチング制御部(70)において行われる補償動作(すなわちインバータ回路(13)のスイッチング動作の制御の操作量を補償する動作)を精度良く行うことができる。また、交流電源(20)が単相交流電源である場合、スイッチング制御部(70)の更新周期は、例えば、単相交流電源である交流電源(20)の電源周期(Pin)の1/(2×k)の周期に設定されていてもよい。この場合、電源周期(Pin)の1周期中に更新動作が(2×k)回行われることになる。また、交流電源(20)が単相交流電源である場合、遅延部(502)における遅延時間は、例えば、交流電源(20)の電源周期(Pin)の1/2に設定される。
以上の説明では、スイッチング制御部(70)が指標値処理部(60)の出力(具体的には第1記憶処理部(200)において記憶位相角(θs)毎に記憶された指標値の積分値)に基づいてインバータ回路(13)における電圧を制御(補償)する場合を例に挙げたが、スイッチング制御部(70)は、指標値処理部(60)の出力に基づいてインバータ回路(13)における電流を制御(補償)するように構成されていてもよい。例えば、補償部(80)は、指標値処理部(60)の出力に基づいて、乗算器(73)によって導出された電流指令値(idq*)を補償し、補償済みの電流指令値を電流指令生成部(74)に出力するように構成されていてもよい。また、スイッチング制御部(70)は、指標値処理部(60)の出力に基づいてインバータ回路(13)における電圧および電流の両方を制御(補償)するように構成されていてもよい。例えば、補償部(80)は、指標値処理部(60)の出力に基づいて乗算器(73)によって導出された電流指令値(idq*)を補償して補償済みの電流指令値を電流指令生成部(74)に出力する動作と、指標値処理部(60)の出力に基づいて指令変換部(77)によって導出された電圧振幅指令値(r1*)を補償して補償済みの電圧振幅指令値(r2*)を出力する動作とを行うように構成されていてもよい。
また、以上の説明では、記憶周期(Ps)において予め定められた記憶位相角(θs)の個数が記憶周期(Ps)において行われるスイッチング制御部(70)の更新動作の回数と同数になっている場合を例に挙げたが、記憶周期(Ps)において予め定められた記憶位相角(θs)は、記憶周期(Ps)において行われるスイッチング制御部(70)の更新動作の回数と同数になっていなくてもよい。例えば、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)は、記憶周期(Ps)において行われるスイッチング制御部(70)のn回(nはkよりも大きい整数)の更新動作のうちk回の更新動作にそれぞれ対応するものであってもよい。出力周期において予め定められたk個の出力位相角(θo)についても同様である。
また、以上の説明では、交流電源(20)が三相交流電源である場合に、スイッチング制御部(70)の更新周期が交流電源(20)の電源周期(Pin)の1/(6×k)の周期に設定されている場合を例に挙げたが、スイッチング制御部(70)の更新周期は、三相交流電源である交流電源(20)の電源周期(Pin)の1/(6×k)の周期の整数倍に設定されていてもよいし、交流電源(20)の電源周期(Pin)の1/(6×k)の周期の整数倍に設定されていなくてもよい。これと同様に、交流電源(20)が単相交流電源である場合に、スイッチング制御部(70)の更新周期が交流電源(20)の電源周期(Pin)の1/(2×k)の周期に設定されている場合を例に挙げたが、スイッチング制御部(70)の更新周期は、単相交流電源である交流電源(20)の電源周期(Pin)の1/(2×k)の周期の整数倍に設定されていてもよいし、交流電源(20)の電源周期(Pin)の1/(2×k)の周期の整数倍に設定されていなくてもよい。
また、以上の説明では、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)の時間間隔が等間隔になっている場合を例に挙げたが、記憶周期(Ps)において予め定められたk個の記憶位相角(θs)の時間間隔は、等間隔になっていなくてもよい。出力周期において予め定められたk個の出力位相角(θo)についても同様である。
また、以上の説明では、記憶周期(Ps)が交流電源(20)の電源周期(Pin)よりも短い周期に設定されている場合を例に挙げたが、記憶周期(Ps)は、交流電源(20)の電源周期(Pin)と同一の周期に設定されていてもよいし、交流電源(20)の電源周期(Pin)よりも長い周期に設定されていてもよい。出力周期についても同様である。
また、以上の実施形態を適宜組み合わせて実施してもよい。以上の実施形態は、本質的に好ましい例示であって、この発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
以上説明したように、上述の電力変換装置は、交流電源から供給された電力を所定の周波数および電圧を有する交流電力に変換する電力変換装置として有用である。
10 電力変換装置
11 コンバータ回路
12 直流部
13 インバータ回路(電力変換部)
20 交流電源
30 モータ(負荷)
50 制御部
60 指標値処理部
70 スイッチング制御部
71 速度制御部
72 脈動指令生成部
73 乗算器
74 電流指令生成部
75 dq変換部
76 電流制御部
77 指令変換部
80 補償部
80a 補償量演算部
84 補償処理部
90 駆動信号生成部
100 タイミング制御部
200 第1記憶処理部
201 第1記憶部
202 第1入力選択部
203 積分値選択部
204 加算器
205 第1出力選択部
206 第1補正部
207 第2補正部
208 補間部
300 第2記憶処理部
301 第2記憶部
302 第2入力選択部
303 第2出力選択部
501 加算部
502 遅延部
601 周波数成分抽出部
701 フーリエ演算処理部
800 リミッタ
801 乗算部
802 調節部

Claims (8)

  1. 交流電源(20)から出力された交流電力または該交流電力から変換された直流電力を、複数のスイッチング素子のスイッチング動作によって所定の周波数および電圧を有する交流電力に変換する電力変換部(13)と、
    上記電力変換部(13)のスイッチング動作により発生するリプルを平滑化するコンデンサ(12a)とリアクトル(12b)とを有する直流部(12)と、
    上記電力変換部(13)のスイッチング動作を制御する制御部(50)とを備え、
    上記制御部(50)は、上記電力変換部(13)に供給される入力電流(idc)を歪ませる外乱に相関する指標値を監視し、該指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じて、該電力変換部(13)のスイッチング動作の制御の操作量を補償する
    ことを特徴とする電力変換装置。
  2. 請求項1において、
    上記制御部(50)は、
    上記交流電源(20)の電源周期(Pin)に応じた記憶周期(Ps)において予め定められた記憶位相角(θs)毎に該記憶位相角(θs)における上記指標値の積分値を演算して記憶する第1記憶処理部(200)と、
    上記電力変換部(13)のスイッチング動作を制御するように構成され、上記第1記憶処理部(200)において上記記憶位相角(θs)毎に記憶された上記指標値の積分値に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償するスイッチング制御部(70)とを備えている
    ことを特徴とする電力変換装置。
  3. 請求項2において、
    上記第1記憶処理部(200)は、上記記憶位相角(θs)において取得された指標値と、該第1記憶処理部(200)に記憶された該記憶位相角(θs)における指標値の積分値に1よりも小さい正の係数を乗算して得られる値とを加算し、該第1記憶処理部(200)に記憶された該記憶位相角(θs)における指標値の積分値を該加算により得られた値に更新する
    ことを特徴とする電力変換装置。
  4. 請求項1において、
    上記制御部(50)は、加算部(501)と遅延部(502)とスイッチング制御部(70)とを有し、
    上記加算部(501)は、入力された上記指標値と上記遅延部(502)の出力とを加算し、
    上記遅延部(502)は、上記加算部(501)の出力を上記交流電源(20)の電源周期(Pin)の整数分の1に対応する遅延時間だけ遅延させ、
    上記スイッチング制御部(70)は、上記電力変換部(13)のスイッチング動作を制御するように構成され、上記加算部(501)の出力に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償する
    ことを特徴とする電力変換装置。
  5. 請求項1において、
    上記制御部(50)は、
    上記指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分を抽出する周波数成分抽出部(601)と、
    上記電力変換部(13)のスイッチング動作を制御するように構成され、上記周波数成分抽出部(601)により抽出された周波数成分に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償するスイッチング制御部(70)とを備えている
    ことを特徴とする電力変換装置。
  6. 請求項1において、
    上記制御部(50)は、
    上記指標値をフーリエ変換することにより、該指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分に関する演算結果を取得するフーリエ演算処理部(701)と、
    上記電力変換部(13)のスイッチング動作を制御するように構成され、上記フーリエ演算処理部(701)による演算結果に基づいて、該電力変換部(13)のスイッチング動作の制御の操作量を補償するスイッチング制御部(70)とを備えている
    ことを特徴とする電力変換装置。
  7. 請求項2〜6のいずれか1つにおいて、
    上記スイッチング制御部(70)は、
    上記指標値の変動に含まれる上記交流電源(20)の電源周波数(fp)の整数倍に対応する複数の周波数成分のうち少なくとも上記直流部(12)の共振周波数(fLC)に最も近い周波数成分に応じた補償量(rc*)を導出する補償量演算部(80a)と、
    上記補償量演算部(80a)により導出された補償量(rc*)に予め定められた乗算係数を乗算する乗算部(801)と、
    上記乗算部(801)の出力が予め定められた許容範囲内に収まるように該乗算部(801)の乗算係数を調節する調節部(802)と、
    上記乗算部(801)の出力に基づいて上記電力変換部(13)のスイッチング動作の制御の操作量を補償する補償処理部(84)とを有している
    ことを特徴とする電力変換装置。
  8. 請求項1〜7のいずれか1つにおいて、
    上記指標値は、上記リアクトル(12b)の両端電圧であるリアクトル電圧(VL),該リアクトル電圧(VL)と該リアクトル電圧(VL)の指令値との偏差,上記入力電流(idc)と該入力電流(idc)の指令値との偏差,上記コンデンサ(12a)の両端電圧である直流電圧(Vdc)と該直流電圧(Vdc)の指令値との偏差,該コンデンサ(12a)のエネルギと該コンデンサ(12a)のエネルギの指令値との偏差のいずれかである
    ことを特徴とする電力変換装置。
JP2018203935A 2017-10-30 2018-10-30 電力変換装置 Active JP6471827B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017209194 2017-10-30
JP2017209194 2017-10-30

Publications (2)

Publication Number Publication Date
JP6471827B1 true JP6471827B1 (ja) 2019-02-20
JP2019083682A JP2019083682A (ja) 2019-05-30

Family

ID=65442964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018203935A Active JP6471827B1 (ja) 2017-10-30 2018-10-30 電力変換装置

Country Status (5)

Country Link
US (1) US10903755B2 (ja)
EP (1) EP3691105A4 (ja)
JP (1) JP6471827B1 (ja)
CN (1) CN111279602B (ja)
WO (1) WO2019088131A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232591A (ja) * 2008-03-24 2009-10-08 Mitsubishi Electric Corp 電動機駆動装置および空気調和機
WO2009133700A1 (ja) * 2008-04-28 2009-11-05 ダイキン工業株式会社 インバータ制御装置および電力変換装置
JP2015043659A (ja) * 2013-08-26 2015-03-05 ダイキン工業株式会社 電力変換装置
JP2015195714A (ja) * 2014-03-27 2015-11-05 ダイキン工業株式会社 電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067021B2 (ja) 2006-07-24 2008-03-26 ダイキン工業株式会社 インバータ装置
US8755203B2 (en) * 2008-12-30 2014-06-17 Dialog Semiconductor Inc. Valley-mode switching schemes for switching power converters
JP5712987B2 (ja) * 2012-09-27 2015-05-07 ダイキン工業株式会社 電力変換装置の制御方法
WO2014182818A1 (en) * 2013-05-07 2014-11-13 University Of Central Florida Research Foundation, Inc. Variable frequency iteration mppt for resonant power converters
US9312750B2 (en) * 2014-01-22 2016-04-12 The University Of Hong Kong Electronic apparatus and control method for high frequency AC to DC conversion
JP5742980B1 (ja) * 2014-02-19 2015-07-01 ダイキン工業株式会社 電力変換装置の制御方法
US9887640B2 (en) * 2014-05-09 2018-02-06 Sparq Systems Inc. DC-eliminating current controller for grid-connected DC/AC converters
US9919610B1 (en) * 2017-01-12 2018-03-20 The Florida International University Board Of Trustees Wireless power electronics and controls

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232591A (ja) * 2008-03-24 2009-10-08 Mitsubishi Electric Corp 電動機駆動装置および空気調和機
WO2009133700A1 (ja) * 2008-04-28 2009-11-05 ダイキン工業株式会社 インバータ制御装置および電力変換装置
JP2015043659A (ja) * 2013-08-26 2015-03-05 ダイキン工業株式会社 電力変換装置
JP2015195714A (ja) * 2014-03-27 2015-11-05 ダイキン工業株式会社 電力変換装置

Also Published As

Publication number Publication date
EP3691105A4 (en) 2021-06-09
US20200343827A1 (en) 2020-10-29
CN111279602A (zh) 2020-06-12
US10903755B2 (en) 2021-01-26
CN111279602B (zh) 2021-06-04
EP3691105A1 (en) 2020-08-05
WO2019088131A1 (ja) 2019-05-09
JP2019083682A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
JP5907294B2 (ja) 電力変換装置
JP5712987B2 (ja) 電力変換装置の制御方法
JP6295782B2 (ja) 電力変換装置、発電システム、制御装置および電力変換方法
JP5742980B1 (ja) 電力変換装置の制御方法
JP6060928B2 (ja) 電力変換装置、電力変換装置の制御装置および電力変換装置の制御方法
JP5817947B1 (ja) 電力変換制御装置
KR101485989B1 (ko) 모터 제어 장치
WO2019039168A1 (ja) 電力変換装置
JP5888074B2 (ja) 電力変換装置
JP6471827B1 (ja) 電力変換装置
JP6982448B2 (ja) 電力変換装置
CN109196773B (zh) 电机的控制装置以及控制方法
JP6578657B2 (ja) 電力変換装置
CN112751519B (zh) 电机拍频抑制方法及系统、电传动控制系统、存储介质
JP2774246B2 (ja) 電流形コンバータの制御装置
JP3252634B2 (ja) インバータ回路の出力電圧制御方法
WO2023105710A1 (ja) 電力変換装置及び空気調和機
JP6504268B2 (ja) 交流電力調整器及び交流電力制御方法
JP2019033603A (ja) 電力変換装置
JPH11341817A (ja) Pwm変換器の交流電圧推定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190107

R151 Written notification of patent or utility model registration

Ref document number: 6471827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151