JP5840739B2 - スピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法 - Google Patents

スピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法 Download PDF

Info

Publication number
JP5840739B2
JP5840739B2 JP2014130590A JP2014130590A JP5840739B2 JP 5840739 B2 JP5840739 B2 JP 5840739B2 JP 2014130590 A JP2014130590 A JP 2014130590A JP 2014130590 A JP2014130590 A JP 2014130590A JP 5840739 B2 JP5840739 B2 JP 5840739B2
Authority
JP
Japan
Prior art keywords
layer
forming
group
conductive
mrel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014130590A
Other languages
English (en)
Other versions
JP2014197448A (ja
Inventor
坤亮 張
坤亮 張
民 李
民 李
宇辰 周
宇辰 周
Original Assignee
ヘッドウェイテクノロジーズ インコーポレイテッド
ヘッドウェイテクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヘッドウェイテクノロジーズ インコーポレイテッド, ヘッドウェイテクノロジーズ インコーポレイテッド filed Critical ヘッドウェイテクノロジーズ インコーポレイテッド
Publication of JP2014197448A publication Critical patent/JP2014197448A/ja
Application granted granted Critical
Publication of JP5840739B2 publication Critical patent/JP5840739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/40—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4
    • H01F1/401—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4 diluted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1114—Magnetoresistive having tunnel junction effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y10T428/1129—Super lattice [e.g., giant magneto resistance [GMR] or colossal magneto resistance [CMR], etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、広く磁気抵抗効果（ＭＲ：Magneto-Resistance）を利用する技術に関わり、特に、優れた性能を有するスピントロニクス素子およびその製造方法、ならびに、優れた読み取り性能を有する磁気読み取りヘッドおよびその製造方法に関する。
スピントロニクス素子の典型例として、磁気抵抗効果センサ（以下、ＭＲセンサという。）がある。図１はＭＲセンサの積層構造を模式的に表すものである。このＭＲセンサは、シード層１１と、ピンニング層としての反強磁性（ＡＦＭ：Antiferromagnetic ）層１２と、ＡＰ２（Anti-Parallel 2 ）層としての外側ピンド層１３と、例えばルテニウム等からなるＡＦＭ結合層１４と、ＡＰ１（Anti-Parallel 1 ）層としての内側ピンド層１５と、スペーサ層１６と、フリー層（ＦＬ：Free Layer）１７と、キャップ層１８とを有する。
スペーサ層１６が導電性である場合、ＭＲセンサは巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として機能し、スペーサ層１６が絶縁性である場合（すなわち、バリア層である場合）、ＭＲセンサはトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として機能する。
記録密度が増加すると、デバイスのサイズはそれに応じて小さくなる。従って、十分な出力振幅を保つと共に将来の拡張性に適合するためには、センサ（または、他のスピントロニクス素子）が十分に高い抵抗変化率（ＭＲ比）と十分に低い面積抵抗値（ＲＡ値）とを保つようにしなければならない。
しかしながら、ＭｇＯを用いたＴＭＲ素子においては、より低いＲＡ値の領域において現在の高いＭＲ比を維持することはますます困難になっている。ＣＰＰ（Current Perpendicular to the Plane）タイプのＧＭＲ素子またはＣＣＰ（Confined Current Path ）タイプのＧＭＲ素子は、将来の読み取りヘッド技術として取って代わるだけの十分に高いＭＲ比を実現できていない。それゆえ、より高い出力振幅もしくはＭＲ比、またはその双方を有するセンサが早急に必要とされている。
従来の技術に関する所定の調査を行ったところ、以下のような関連技術が見つかった。
Kitagawaらによる特許文献１には、ＣｕおよびＺｎの少なくとも一方、またはＳｎからなる中間層を含むフリー層が示されている。（５段落５８〜６３行によれば、フリー層は記録層１２と同じものである。また、１１段落１〜１５行には、記録層に添加される材料（Ｃｕ、Ｚｎ、およびＳｎを含む材料のうち少なくとも１つ）についての記載がある。
Yuasa らによる特許文献２には、フリー層への挿入層が開示されている（２〜３段落によれば、挿入層は、Ｃｕ、Ｚｎ、およびＯのうち少なくとも１つの要素を含む）。また、K.Zhang らによる非特許文献１や、Y.Chenらによる非特許文献２もあげられる。
米国特許第７５９６０１５明細書 米国特許第７２２３４８５明細書
ＨＴ０６−０５５「a novel CPP device with enhanced MR ratio 」およびその中に登場する引用文献 「Spin-dependent CPP transport properties of ZnO/ferromagnet Heterostructures 」、Physics Letters A303、2002年、91-96
本発明は、以下に詳述するように、ＭＲ比をさらに増加させることを可能とする新たな方法を開示するものである。
本発明の少なくとも１つの実施の形態の目的は、優れた性能を有するスピントロニクス素子および磁気読み取りヘッドを提供することにある。
本発明の少なくとも１つの実施の形態の目的は、そのような優れた性能を有する磁気読み取りヘッドの製造方法を提供することにある。
本発明の少なくとも１つの実施の形態の目的は、スピントロニクス素子を製造するための既存の方法と十分互換性のある製造方法を提供することにある。
本発明の少なくとも１つの実施の形態の目的は、本発明についての詳細な説明を提供することにある。
これらの目的は、１つまたは複数の強磁性層（ＡＰ１層、ＳＩＬ層、およびフリー層など）のほぼ中間に、１つまたは複数の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）をそれぞれ挿入することによって達成される。ＭＲＥＬは、バンドギャップが小さく電子移動度が高い層であり、例えばＺｎＯなどの半導体やＢｉなどの半金属からなる層が該当する。さらに、ＭＲＥＬと、それが挿入される強磁性層との間の界面全体にわたってオーミック接触を確保するために、ＭＲＥＬと強磁性層との間の界面の隙間を、銅などの高導電性金属からなる薄い層によって埋めるようにしてもよい。より具体的には、以下の態様により、上記目的が達成可能である。
本発明に係る第１の磁気読み取りヘッドの製造方法は、シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、ＡＦＭ層の上に反平行２（ＡＰ２：Anti-Parallel 2 ）層を形成する工程と、ＡＰ２層の上にＡＦＭ結合層を形成する工程と、ＡＦＭ結合層の上に反平行１（ＡＰ１：Anti-Parallel 1 ）層を形成する工程と、その後にスペーサ層を形成する工程と、スペーサ層の上にフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。ＡＰ１層を形成する工程は、ＡＦＭ結合層の上に第１の強磁性層を形成する工程と、第１の強磁性層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、第１の導電層の上に半導体および半金属からなる群より選択される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、ＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、第２の導電層の上に第２の強磁性層を形成する工程とを含む。
本発明に係る第２の磁気読み取りヘッドの製造方法は、シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、ＡＦＭ層の上に反平行２（ＡＰ２：Anti-Parallel 2 ）層を形成する工程と、ＡＰ２層の上にＡＦＭ結合層を形成する工程と、ＡＦＭ結合層の上に反平行１（ＡＰ１：Anti-Parallel 1 ）層を形成する工程と、その後にスペーサ層を形成する工程と、スペーサ層の上にフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。フリー層を形成する工程は、スペーサ層の上に第１のフリー層を形成する工程と、第１のフリー層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、第１の導電層の上に半導体および半金属からなる群より選択される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、ＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、第２の導電層の上に第２のフリー層を形成する工程とを含む。
本発明に係る第３の磁気読み取りヘッドの製造方法は、シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、ＡＦＭ層の上に反平行２（ＡＰ２：Anti-Parallel 2 ）層を形成する工程と、ＡＰ２層の上にＡＦＭ結合層を形成する工程と、ＡＦＭ結合層の上に反平行１（ＡＰ１：Anti-Parallel 1 ）層を形成する工程と、その後にスペーサ層を形成する工程と、スペーサ層の上にフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。ＡＰ１層を形成する工程は、ＡＦＭ結合層の上に第１の強磁性層を形成する工程と、第１の強磁性層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、第１の導電層の上に半導体および半金属からなる群より選択される第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、第１のＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、第２の導電層の上に第２の強磁性層を形成する工程とを含む。フリー層を形成する工程は、スペーサ層の上に第１のフリー層を形成する工程と、第１のフリー層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第３の導電層を形成する工程と、第３の導電層の上に半導体および半金属からなる群より選択される第２の磁気抵抗効果増加層（ＭＲＥＬ）を形成する工程と、第２のＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第４の導電層を形成する工程と、第４の導電層の上に第２のフリー層を形成する工程とを含む。
本発明に係る第１のスピントロニクス素子の製造方法は、シード層を供給し、その上に強磁性層を形成する工程と、その後にスペーサ層を形成する工程と、スペーサ層の上にフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。強磁性層を形成する工程は、第１の強磁性層を形成する工程と、第１の強磁性層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、第１の導電層の上に半導体および半金属からなる群より選択されると共に上部表面および下部表面を有する磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、ＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、第２の導電層の上に第２の強磁性層を形成する工程と、上部表面と下部表面に対して垂直に第１の強磁性層と第２の強磁性層とを磁化する工程とを含む。
本発明に係る第２のスピントロニクス素子の製造方法は、シード層を供給し、その上に強磁性層を形成する工程と、その後にペーサ層を形成する工程と、スペーサ層の上にフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。フリー層を形成する工程は、第１のフリー層を形成する工程と、第１のフリー層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、第１の導電層の上に半導体および半金属からなる群より選択される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、ＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、第２の導電層の上に第２のフリー層を形成する工程とを含む。
本発明に係る第３のスピントロニクス素子の製造方法は、シード層を供給し、その上に強磁性層を形成する工程と、その後にスペーサ層を形成する工程と、スペーサ層の上にフリー層を形成する工程と、フリー層の上にキャップ層を形成する工程とを含むものである。強磁性層を形成する工程は、第１の強磁性層を形成する工程と、第１の強磁性層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、第１の導電層の上に半導体および半金属からなる群より選択されると共に上部表面および下部表面を有する第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、第１のＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、第２の導電層の上に第２の強磁性層を形成する工程と、上部表面と下部表面に対して垂直に第１の強磁性層と第２の強磁性層とを磁化する工程とを含む。フリー層を形成する工程は、第１のフリー層を形成する工程と、第１のフリー層の上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第３の導電層を形成する工程と、第３の導電層の上に半導体および半金属からなる群より選択される第２の磁気抵抗効果増加層（ＭＲＥＬ）を形成する工程と、第２のＭＲＥＬの上にＣｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第４の導電層を形成する工程と、第４の導電層の上に第２のフリー層を形成する工程とを含む。
本発明に係る第１のスピントロニクス素子は、シード層の上に設けられた強磁性層と、強磁性層を覆うスペーサ層と、スペーサ層の上に設けられたフリー層と、フリー層の上に設けられたキャップ層とを備えたものである。強磁性層は、第１の強磁性層と、第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成されると共に上部表面および下部表面を有する磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、第２の導電層の上に設けられた第２の強磁性層とを含み、第１の強磁性層および第２の強磁性層は、上部表面と下部表面に対して垂直に磁化されている。
本発明に係る第２のスピントロニクス素子は、シード層の上に設けられた強磁性層と、強磁性層を覆うスペーサ層と、スペーサ層の上に設けられたフリー層と、フリー層の上に設けられたキャップ層とを備えたものである。フリー層は、第１のフリー層と、第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、第２の導電層の上に設けられた第２のフリー層とを含む。
本発明に係る第３のスピントロニクス素子は、シード層の上に設けられた強磁性層と、強磁性層を覆うスペーサ層と、スペーサ層の上に設けられたフリー層と、フリー層の上に設けられたキャップ層とを備えたものである。強磁性層は、第１の強磁性層と、第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成されると共に上部表面および下部表面を有する第１の磁気抵抗効果増加層（ＭＲＥＬ）と、第１のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、第２の導電層の上に設けられた第２の強磁性層とを含み、第１の強磁性層および第２の強磁性層は、上部表面と下部表面に対して垂直に磁化されている。フリー層は、第１のフリー層と、第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第３の導電層と、第３の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成される第２の磁気抵抗効果増加層（ＭＲＥＬ）と、第２のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第４の導電層と、第４の導電層の上に設けられた第２のフリー層とを含む。
本発明に係る第１の磁気読み取りヘッドは、シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、ＡＦＭ層の上に設けられた反平行２（ＡＰ２：Anti-Parallel 2 ）層と、ＡＰ２層の上に設けられたＡＦＭ結合層と、ＡＦＭ結合層の上に設けられた反平行１（ＡＰ１：Anti-Parallel 1 ）層と、ＡＰ１層を覆うスペーサ層と、スペーサ層の上に設けられたフリー層と、フリー層を覆うキャップ層とを備えたものである。ＡＰ１層は、ＡＦＭ結合層の上に設けられた第１の強磁性層と、第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、第２の導電層の上に設けられた第２の強磁性層とを含む。
本発明に係る第２の磁気読み取りヘッドは、シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、ＡＦＭ層の上に設けられた反平行２（ＡＰ２：Anti-Parallel 2 ）層と、ＡＰ２層の上に設けられたＡＦＭ結合層と、ＡＦＭ結合層の上に設けられた反平行１（ＡＰ１：Anti-Parallel 1 ）層と、ＡＰ１層を覆うスペーサ層と、スペーサ層の上に設けられたフリー層と、フリー層を覆うキャップ層とを備えたものである。フリー層は、スペーサ層の上に設けられた第１のフリー層と、第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、第２の導電層の上に設けられた第２のフリー層とを含む。
本発明に係る第３の磁気読み取りヘッドは、シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、ＡＦＭ層の上に設けられた反平行２（ＡＰ２：Anti-Parallel 2 ）層と、ＡＰ２層の上に設けられたＡＦＭ結合層と、ＡＦＭ結合層の上に設けられた反平行１（ＡＰ１：Anti-Parallel 1 ）層と、ＡＰ１層を覆うスペーサ層と、スペーサ層の上に設けられたフリー層と、フリー層を覆うキャップ層とを備えたものである。ＡＰ１層は、ＡＦＭ結合層の上に設けられた第１の強磁性層と、第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、第１のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、第２の導電層の上に設けられた第２の強磁性層とを含む。フリー層は、スペーサ層の上に設けられた第１のフリー層と、第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第３の導電層と、第３の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された第２の磁気抵抗効果増加層（ＭＲＥＬ）と、第２のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第４の導電層と、第４の導電層の上に設けられた第２のフリー層とを含む。
本発明のスピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法によれば、半導体および半金属からなる磁気抵抗効果増加層（ＭＲＥＬ）を、ＡＰ１層（または強磁性層）およびフリー層のうちの一方または双方に挿入するようにしたので、素子性能（特にＭＲ比とＲＡ値）を向上させることができる。
従来の典型的なＭＲ素子の断面図である。 従来のＭＲ素子（Ｔａ１０／Ｒｕ２０／Ｃｕ２０／［Ｃｏ２／Ｎｉ６］×１５／Ｃｕ２０／ＦｅＣｏ１５０／Ｒｕ１０／Ｔａ４０／Ｒｕ３０という構造）における垂直ＲＨ曲線を表す図である。 本発明の一実施の形態に係るＭＲ素子（図２に示した構造から、Ｔａ１０／Ｒｕ２０／Ｃｕ２０／［Ｃｏ２／Ｎｉ６］×１５／Ｃｕ２０／ＦｅＣｏ７５／Ｃｕ３／ＺｎＯ１５／Ｃｕ３／ＦｅＣｏ７５／Ｒｕ１０／Ｔａ４０／Ｒｕ３０という構造へと変形したもの）における垂直ＲＨ曲線を表す図である。 本発明において採用される典型的なＭＲＥＬを表す断面図である。 本発明のＭＲ素子の一実施の形態に係るＭＲ素子（ＡＰ１層およびフリー層の両方にＭＲＥＬを挿入した後の典型的なＭＲ素子）の断面図である。 本発明において採用されるＭＲＥＬが挿入されたＦＧＬを含むスピントルク発振器（ＳＴＯ：Spin Torque Oscillator）の３つの主要構成部を表す断面図である。
まず、本実施の形態の概要を説明する。
本発明者は、ＺｎＯなどのバンドギャップが小さい半導体をＣｕなどの導電性金属層の間に挟み込んで構成した３層構造（例えば、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３；数値は各層の膜厚（ｎｍ））をスピントロニクス素子に挿入すると、そのスピントロニクス素子のＭＲ比が著しく増加することを見出した。その初期の例は、約４５×４５［ｎｍ］のサイズにパターニングされたスピントルク発振器（ＳＴＯ：Spin Torque Oscillator）を用いた実験の過程において発見された。その構造は、Ｔａ１．０／Ｒｕ２．０／Ｃｕ２．０／［Ｃｏ０．２／Ｎｉ０．６］×１５／Ｃｕ２．０／ＦｅＣｏ１５．０／Ｒｕ１．０／Ｔａ４．０／Ｒｕ３．０であった。
ここで、Ｔａ１．０／Ｒｕ２．０／Ｃｕ２．０はシード層、［Ｃｏ０．２／Ｎｉ０．６］×１５はスピン注入層（Spin Injection Layer；ＳＩＬ）、Ｃｕ２．０はスペーサ層、ＦｅＣｏ１５．０はフリー層、Ｒｕ１．０／Ｔａ４．０／Ｒｕ３．０はキャップ層であり、各元素記号の右側の数値はその元素からなる層の膜厚（単位ｎｍ）を示す。なお、［Ｃｏ０．２／Ｎｉ０．６］×１５は、Ｃｏ０．２／Ｎｉ０．６という単位構造を１５回繰り返し積層してえられる多層構造を示す。
この素子は、面内ＲＨ（抵抗vs磁界）測定において、ほとんどＭＲ比を示さなかった。しかしながら、外部印加磁界の方向が膜面に垂直な方向に近い場合（具体的には、Ｈは垂直方向から７度を示した）には、測定されたＭＲ比は概して約１．５％であり、ＲＡ値は約０．０６であった。図２は、典型的なＲＨ曲線を表す。この図で、横軸は外部磁界、縦軸は抵抗値を示す。
ここで、上記のスピントルク発振器構造に上記の３層構造を挿入することにより、全体構造は、Ｔａ１．０／Ｒｕ２．０／Ｃｕ２．０／［Ｃｏ０．２／Ｎｉ０．６］×１５／Ｃｕ２．０／ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５／Ｒｕ１．０／Ｔａ４．０／Ｒｕ３．０となった。
この構造においては、ＲＡ値はほとんど変化しなかったが、その一方、ＭＲ比が著しく増加した（約１．３％から約１７％に増加）。すなわち、挿入した３層構造（Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３）が磁気抵抗効果を増加させるように作用することが分かった。以下において、この３層構造の中間部に位置する層（この例ではＺｎＯ層）を磁気抵抗効果増加層（Magneto-Resistance Enhancing Layer；ＭＲＥＬ）と呼ぶことにする。
図３はその典型的なＲＨ曲線を表す。この測定は、外部印加磁界の方向が膜面に垂直な方向から７度離れた状態で行われた。よって、測定で用いられた外部印加磁界が膜面に対して正確に垂直となるようにされていれば、さらに高いＭＲ値が得られたと考えられる。
図４は、ＭＲＥＬを中間部に含む３層構造の断面を模式的に表すものである。この３層構造では、中間部のＭＲＥＬとしての半導体（または半金属）層４１が、２つの（任意の）金属層４２、４３の間に挟まれている。このような３層構造について、さらに以下のようなことがわかった。
第１に、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３の３層構造全体の厚さは、その３層構造のうちの上側および下側に位置する２つの膜厚７．５ｎｍのＦｅＣｏ層が互いに強く交換結合することを確保するものでなければならない。この条件を満たしていることは、積層膜Ｔａ２．０／Ｒｕ２．０／ＩｒＭｎ７．０／ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５において測定されたＭＨループが、２つのＦｅＣｏ層に対して１つのヒステリシスループしか示さなかったことによって確認された。これは、上記の２つのＦｅＣｏ層が互いに強く結合していることを示す。
第２に、面内測定においては、ほとんどＭＲ比を示さなかった。これは、参照例において観察されたこととほぼ同様である。これらの事実から、高いＭＲ比は、［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造部分の磁気的スイッチングから得られるのではなく、［Ｃｏ０．２／Ｎｉ０．６］×１５／Ｃｕ２．０／［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造部分の、Ｃｕスペーサを介したスイッチングによって得られることがわかる。従って、［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造部分は、置き換えを行う前の元のＦｅＣｏ１５０層と同様に、単層であるかのように振る舞う。
これにより、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３なる３層構造は、ＭＲ増加層（ＭＲＥＬ）として作用することがわかる。このような３層構造の挿入により、［ＦｅＣｏ７．５／Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３／ＦｅＣｏ７．５］なる構造のスピン散乱係数は著しく増加すると考えられる。これは、スピンが強磁性金属（ＦｅＣｏ）から半導体（ＺｎＯなど）に注入されるとき、スピン係数は、強磁性金属の導電率に対する半導体の導電率の比に比例するという、シュミット理論に合致する。
さらに、Ｃｕ０．３／ＺｎＯ１．５／Ｃｕ０．３なる構造は、スピンフィルタリング層としても作用し、弾道散乱システム（a ballistic scattering regime ）の下で動作する場合であっても、そのように作用し得る。このような動作の綿密な仕組みの如何を問わず、Ｃｕ／ＺｎＯ／Ｃｕ（または同様の層）を挿入した結果得られるＭＲ増加は、以下に詳述するように、多種多様な用途において実現可能である。
このようなＭＲＥＬの適用例を説明する前に、以下を示す。
一般化して言うと、ＭＲＥＬを含む構造は、Ｍ１／バンドギャップが低く移動度が大きいＮ型半導体／Ｍ２である。ここで、
（ａ）Ｍ１およびＭ２は、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェン、ナノチューブなどを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕなどの高導電性金属であるが、これに限定されるものではない。Ｍ１およびＭ２は、一般に同じ材料を用いて同じ厚さ（好ましくは０以上５．０ｎｍ以下）に形成され、例えばともに膜厚が約０．３ｎｍのＣｕとするのが望ましい。但し、本発明の効果に著しく影響しない限り、Ｍ１およびＭ２は異なる材料であってもよく、異なる厚さであってもよい。
（ｂ）さらに、ＭＲＥＬを構成するＭ１／半導体／Ｍ２という基本３層構造は、そのまま１回だけ用いてもよいし、あるいは複数回繰り返し追加的に積層するようにしてもよい。この場合、追加する各３層構造は、必ずしも、同じＭＲＥＬ内の他の３層構造とは必ずしも同じ材料および／または同一の厚さでなくてもよい。
（ｃ）ＭＲＥＬの半導体部分におけるバンドギャップは、０．３ｅＶ以上８ｅＶ以下でなければならず、１ｅＶ以上６ｅＶ以下であることが望ましい。
（ｄ）ＭＲＥＬの半導体部分における電子移動度は、１０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上２ ，０００，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下でなければならず、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下であることが望ましい。
ＭＲＥＬの半導体部分を構成するものとして好ましい半導体材料は、例えば、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ（Ｘは０以上０．９９以下）、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 などであるが、これに限定されるものではない。
ＭＲＥＬの半導体部分は、不純物がドープされていなくてもよいし、あるいは、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物（ドーパント）をドープすることによって半導体部分の導電性を調整するようにしてもよい。
また、ＭＲＥＬの半導体部分は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、またはＣｏx Ｃｒ(1-x) Ｓｉなどの半金属によって置き換えてもよい。
ＭＲＥＬの半導体層または半金属層の厚さは、０．１ｎｍ以上５ｎｍ以下でなければならず、０．３ｎｍ以上２ｎｍ以下であることが望ましい。
次に、既存のＭＲ素子の性能を向上させるためのＭＲＥＬの使用例をいくつか説明する。これらは、例えば、ＧＭＲ素子（ＣＩＰ型、ＣＰＰ型、およびＣＰＰ−ＣＣＰ型を含む）、ＴＭＲ素子、スピン注入素子（ＳＩＬ素子）、磁気抵抗メモリ（ＭＲＡＭ：Magnetic Random Access Memory ）、マイクロ波磁気記録（ＭＡＭＲ：Microwave Assisted Magnetic Recording ）素子など（以下の４項目を参照）を含むが、これらに限定されるものではない。
当業者であれば、上記以外のスピントロニクス素子（例えば、様々な型のセンサ（バイオセンサを含む）、熱アシスト磁気抵抗（ＴＡＭＲ：Thermally Assisted Magneto-Resistance ）素子、またはデュアルスピンバルブ素子など）についても、本発明によって開示された原理が明らかに適用可能であることが分かるであろう。
［１．ＧＭＲ素子］
従来のＧＭＲ素子の一般的な構造は、シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／導電性スペーサ／ＦＬ／キャップである。ここで、ＡＦＭは反強磁性（Antiferromagnetic ）層、ＡＰ２は外側ピンド（Anti-Parallel 2 ）層、Ｒｕは結合層、ＡＰ１は内側ピンド（Anti-Parallel 1 ）層、ＦＬはフリー層である。
一方、本発明に基づく構造（図４参照）を適用したものとしては、以下のようなものが考えられる。
（１）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／導電性スペーサ／ＦＬ／キャップ
（２）シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／導電性スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（３）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／導電性スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
ここで、（１）はＡＰ１層改善型のＧＭＲ素子であり、（２）は、フリー層改善型のＧＭＲ素子である。（３）は、ＡＰ１層−フリー層改善型のＧＭＲ素子である。
スペーサ層は、均質な金属層（ＣＰＰ素子）であってもよく、あるいは、例えばＡｌ2 Ｏ3 内にＣｕを埋設した構造のように、絶縁体マトリックス内に埋設導体島を形成したもの（例えば、Ａｌ2 Ｏ3 層の中にＣｕを分散埋設した構造）であってもよい（ＣＰＰ−ＣＣＰ素子）。
［２．ＴＭＲ素子］
従来のＴＭＲ素子の構造は、シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／バリア層／ＦＬ／キャップである。
一方、本発明に基づく構造（図４参照）としては、以下が考えられる。
（４）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／バリア層／ＦＬ／キャップ
（５）シード／ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１／バリア層／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（６）シード／ＡＦＭ／ＡＰ２／Ｒｕ／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／バリア層／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
ここで、（４）はＡＰ１層改善型のＴＭＲ素子であり、（５）は、フリー層改善型のＴＭＲ素子である。（６）は、ＡＰ１層−フリー層改善型のＴＭＲ素子である。
バリア層は、極薄の絶縁層であり、例えば、ＭｇＯ、ＡｌＯ、ＴｉＯ、ＺｎＯ、Ｚｎ／ＺｎＯ、またはＺｎ／ＺｎＯ／Ｚｎ等からなる。ここで、Ｚｎ／ＺｎＯ／Ｚｎは、積層構造として構成しても良いし、もしくは、化学量論的に過剰なＺｎを含むＺｎＯとして構成してもよい。
図５は、ＡＰ１層１５０およびフリー層１７０の両方にＭＲＥＬを挿入した場合のＧＭＲ素子またはＴＭＲ素子を表す模式図である。この素子は、シード層１１と、ピンニング層としての反強磁性（ＡＦＭ：Antiferromagnetic ）層１２と、ＡＰ２（Anti-Parallel 2 ）層としての外側ピンド層１３と、例えばルテニウム等からなるＡＦＭ結合層１４と、ＡＰ１（Anti-Parallel 1 ）層としての内側ピンド層１５０と、スペーサ層１６と、フリー層（ＦＬ：Free Layer）１７０と、キャップ層１８とを有する。ＡＰ１層１５０は、ＭＲＥＬ５１Ａによってサブ層１５Ａと１５Ｂとに分割され、フリー層１７０はＭＲＥＬ５１Ｂによってサブ層１７Ａと１７Ｂとに分割されている。
スペーサ層１６が導電性である場合、ＭＲセンサは巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として機能し、スペーサ層１６が絶縁性である場合（すなわち、バリア層である場合）、ＭＲセンサはトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として機能する。
［３．スピン注入層（ＳＩＬ：Spin Injection Layer）素子］
このＳＩＬ素子は、ＡＦＭ／ＡＰ２／Ｒｕ／ＡＰ１というピンニング・ピンド積層体を有しないで動作するものであり、その従来の素子構造は、シード／ＦＭ／スペーサ／ＦＬ／キャップ（層に垂直な磁界を含む）である。ここで、ＦＭは強磁性層であり、ＦＬはフリー層である
一方、本発明に基づく構造としては、以下のものが考えられる（図５参照）。
（７）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／ＦＬ／キャップ
（８）シード／ＦＭ／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（９）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
ここで、（７）は強磁性層改善型のＳＩＬ素子であり、（８）フリー層改善型のＳＩＬ素子である。（９）強磁性層−フリー層改善型のＳＩＬ素子である。
［４．スピントルク発振器（ＳＴＯ：Spin Torque Oscillator）］
このスピントルク発振器は、特に、磁界発生層（ＦＧＬ：Field Generating Layer）を備えるものであり、その従来の素子構造は、シード／ＳＩＬ／スペーサ／ＦＧＬ／キャップ（層に垂直な磁界を含む）である。
一方、本発明に基づく構造としては、以下のものが考えられる。
（１０）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／ＦＧＬ／キャップ
（１１）シード／ＳＩＬ／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
（１２）シード／［ＦＭ１／ＭＲＥＬ／ＦＭ２］／スペーサ／［ＦＬ１／ＭＲＥＬ／ＦＬ２］／キャップ
ここで、（１０）はＳＩＬ改善型のスピントルク発振器であり、（１１）はＦＧＬ改善型のスピントルク発振器である。（１２）は、ＳＩＬ−ＦＧＬ改善型のスピントルク発振器である。
図６は、スピントルク発振器の３つの主要構成部を表すものである。３つの主要構成部は、ＳＩＬ６２と、スペーサとしての中間層６３と、ＭＲＥＬ５１によって上下に分割されたサブ層６４Ａおよびサブ層６４Ｂを含むＦＧＬ６４とからなる。
上記の４つのカテゴリーに示された例においては、シード層は、例えば、Ｔａ／Ｒｕ、Ｔａ／Ｃｕ、Ｔａ／ＮｉＦｅ、Ｔａ／ＮｉＣｒ、Ｔａ／ＮｉＦｅＣｒ、Ｔａ／Ｔｉ、Ｔａ／Ｔｉ／Ｃｕ、およびＴａ／Ｔｉ／Ｒｕ／Ｃｕ等により構成され、ＡＦＭ層は（ＡＦＭ層が存在する場合には）、例えば、ＩｒＭｎ、ＰｔＭｎ、およびＰｔＰｄＭｎ等により構成され、ＡＰ２層は（ＡＰ２層が存在する場合には）、例えば、ＣｏＦｅ、ＣｏＦｅ／ＦｅＴａ／ＣｏＦｅ、およびＣｏＦｅ／ＣｏＦｅＢ／ＣｏＦｅ等により構成される。
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、各実施の形態における各層を構成する材料やその膜厚は、上記したものに限定されず、種々の変更や置換が可能である。
１１…シード層、１２…ＡＦＭ層、１３…外側ピンド層、１４…結合層、１５０…内側ピンド層、１６…スペーサ層、１７０…フリー層、１８…キャップ層、４１…半導体（または半金属）層、４２…金属層、４３…金属層、５１，５１Ａ，５１Ｂ…ＭＲＥＬ、１５Ａ…ＡＰ１層のサブ層、１５Ｂ…ＡＰ１層のサブ層、１７Ａ…フリー層のサブ層、１７Ｂ…フリー層のサブ層、６２…ＳＩＬ、６３…中間層、６４…ＦＧＬ、６４Ａ…ＦＧＬのサブ層、６４Ｂ…ＦＧＬのサブ層。

Claims (32)

  1. シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、
    前記ＡＦＭ層の上に、反平行２（ＡＰ２：Anti-Parallel 2 ）層を形成する工程と、
    前記ＡＰ２層の上に、ＡＦＭ結合層を形成する工程と、
    前記ＡＦＭ結合層の上に、反平行１（ＡＰ１：Anti-Parallel 1 ）層を形成する工程と、
    その後に、スペーサ層を形成する工程と、
    前記スペーサ層の上に、フリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含み、
    前記ＡＰ１層を形成する工程は、
    前記ＡＦＭ結合層の上に、第１の強磁性層を形成する工程と、
    前記第１の強磁性層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、
    前記第１の導電層の上に、半導体および半金属からなる群より選択される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、
    前記ＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、
    前記第２の導電層の上に、第２の強磁性層を形成する工程と
    を含む、磁気読み取りヘッドの製造方法。
  2. シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、
    前記ＡＦＭ層の上に、反平行２（ＡＰ２：Anti-Parallel 2 ）層を形成する工程と、
    前記ＡＰ２層の上に、ＡＦＭ結合層を形成する工程と、
    前記ＡＦＭ結合層の上に、反平行１（ＡＰ１：Anti-Parallel 1 ）層を形成する工程と、
    その後に、スペーサ層を形成する工程と、
    前記スペーサ層の上に、フリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含み、
    前記フリー層を形成する工程は、
    前記スペーサ層の上に、第１のフリー層を形成する工程と、
    前記第１のフリー層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、
    前記第１の導電層の上に、半導体および半金属からなる群より選択される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、
    前記ＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、
    前記第２の導電層の上に、第２のフリー層を形成する工程と
    を含む、磁気読み取りヘッドの製造方法。
  3. シード層を供給し、その上に反強磁性（ＡＦＭ：Antiferromagnetic ）層を形成する工程と、
    前記ＡＦＭ層の上に、反平行２（ＡＰ２：Anti-Parallel 2 ）層を形成する工程と、
    前記ＡＰ２層の上に、ＡＦＭ結合層を形成する工程と、
    前記ＡＦＭ結合層の上に、反平行１（ＡＰ１：Anti-Parallel 1 ）層を形成する工程と、
    その後に、スペーサ層を形成する工程と、
    前記スペーサ層の上に、フリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含み、
    前記ＡＰ１層を形成する工程は、
    前記ＡＦＭ結合層の上に、第１の強磁性層を形成する工程と、
    前記第１の強磁性層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、
    前記第１の導電層の上に、半導体および半金属からなる群より選択される第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、
    前記第１のＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、
    前記第２の導電層の上に、第２の強磁性層を形成する工程と
    を含み、
    前記フリー層を形成する工程は、
    前記スペーサ層の上に、第１のフリー層を形成する工程と、
    前記第１のフリー層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第３の導電層を形成する工程と、
    前記第３の導電層の上に、半導体および半金属からなる群より選択される第２の磁気抵抗効果増加層（ＭＲＥＬ）を形成する工程と、
    前記第２のＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第４の導電層を形成する工程と、
    前記第４の導電層の上に、第２のフリー層を形成する工程と
    を含む、磁気読み取りヘッドの製造方法。
  4. 前記スペーサ層を導電性とすることにより、前記磁気読み取りヘッドを、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として構成する
    請求項１ないし請求項３のいずれか１項に記載の磁気読み取りヘッドの製造方法。
  5. 前記スペーサ層を電気的絶縁性とすることにより、前記磁気読み取りヘッドを、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として構成する
    請求項１ないし請求項３のいずれか１項に記載の磁気読み取りヘッドの製造方法。
  6. 前記半導体のバンドギャップを、１ｅＶ以上６ｅＶ以下であり、電子移動度が、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下とする
    請求項１ないし請求項３のいずれか１項に記載の磁気読み取りヘッドの製造方法。
  7. 前記半導体を、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択する
    請求項１ないし請求項３のいずれか１項に記載の磁気読み取りヘッドの製造方法。
  8. 前記半導体として、不純物が添加されていないものを用いるか、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものを用いる
    請求項７記載の磁気読み取りヘッドの製造方法。
  9. 前記半金属を、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択する
    請求項１ないし請求項３のいずれか１項に記載の磁気読み取りヘッドの製造方法。
  10. シード層を供給し、その上に強磁性層を形成する工程と、
    その後に、スペーサ層を形成する工程と、
    前記スペーサ層の上に、フリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含み、
    前記強磁性層を形成する工程は、
    第１の強磁性層を形成する工程と、
    前記第１の強磁性層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、
    前記第１の導電層の上に、半導体および半金属からなる群より選択されると共に上部表面および下部表面を有する磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、
    前記ＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、
    前記第２の導電層の上に、第２の強磁性層を形成する工程と、
    前記上部表面と前記下部表面に対して垂直に、前記第１の強磁性層と前記第２の強磁性層とを磁化する工程と
    を含む、スピントロニクス素子の製造方法。
  11. シード層を供給し、その上に強磁性層を形成する工程と、
    その後に、スペーサ層を形成する工程と、
    前記スペーサ層の上に、フリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含み、
    前記フリー層を形成する工程は、
    第１のフリー層を形成する工程と、
    前記第１のフリー層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、
    前記第１の導電層の上に、半導体および半金属からなる群より選択される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、
    前記ＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、
    前記第２の導電層の上に、第２のフリー層を形成する工程と
    を含む、スピントロニクス素子の製造方法。
  12. シード層を供給し、その上に強磁性層を形成する工程と、
    その後に、スペーサ層を形成する工程と、
    前記スペーサ層の上に、フリー層を形成する工程と、
    前記フリー層の上に、キャップ層を形成する工程と
    を含み、
    前記強磁性層を形成する工程は、
    第１の強磁性層を形成する工程と、
    前記第１の強磁性層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第１の導電層を形成する工程と、
    前記第１の導電層の上に、半導体および半金属からなる群より選択されると共に上部表面および下部表面を有する第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を形成する工程と、
    前記第１のＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第２の導電層を形成する工程と、
    前記第２の導電層の上に、第２の強磁性層を形成する工程と、
    前記上部表面と前記下部表面に対して垂直に、前記第１の強磁性層と前記第２の強磁性層とを磁化する工程と
    を含み、
    前記フリー層を形成する工程は、
    第１のフリー層を形成する工程と、
    前記第１のフリー層の上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第３の導電層を形成する工程と、
    前記第３の導電層の上に、半導体および半金属からなる群より選択される第２の磁気抵抗効果増加層（ＭＲＥＬ）を形成する工程と、
    前記第２のＭＲＥＬの上に、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される第４の導電層を形成する工程と、
    前記第４の導電層の上に、第２のフリー層を形成する工程と
    を含む、スピントロニクス素子の製造方法。
  13. 前記半導体のバンドギャップを１ｅＶ以上６ｅＶ以下とし、電子移動度を５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下とする
    請求項１０ないし請求項１２のいずれか１項に記載のスピントロニクス素子の製造方法。
  14. 前記半導体を、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択する
    請求項１０ないし請求項１２のいずれか１項に記載のスピントロニクス素子の製造方法。
  15. 前記半導体として、不純物が添加されていないものを用いるか、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものを用いる
    請求項１４記載のスピントロニクス素子の製造方法。
  16. 前記半金属を、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択する
    請求項１０ないし請求項１２のいずれか１項に記載のスピントロニクス素子の製造方法。
  17. シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、
    前記ＡＦＭ層の上に設けられた反平行２（ＡＰ２：Anti-Parallel 2 ）層と、
    前記ＡＰ２層の上に設けられたＡＦＭ結合層と、
    前記ＡＦＭ結合層の上に設けられた反平行１（ＡＰ１：Anti-Parallel 1 ）層と、
    前記ＡＰ１層を覆うスペーサ層と、
    前記スペーサ層の上に設けられたフリー層と、
    前記フリー層を覆うキャップ層と
    を備え、
    前記ＡＰ１層は、
    前記ＡＦＭ結合層の上に設けられた第１の強磁性層と、
    前記第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、
    前記第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
    前記ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、
    前記第２の導電層の上に設けられた第２の強磁性層と
    を含む、磁気読み取りヘッド。
  18. シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、
    前記ＡＦＭ層の上に設けられた反平行２（ＡＰ２：Anti-Parallel 2 ）層と、
    前記ＡＰ２層の上に設けられたＡＦＭ結合層と、
    前記ＡＦＭ結合層の上に設けられた反平行１（ＡＰ１：Anti-Parallel 1 ）層と、
    前記ＡＰ１層を覆うスペーサ層と、
    前記スペーサ層の上に設けられたフリー層と、
    前記フリー層を覆うキャップ層と
    を備え、
    前記フリー層は、
    前記スペーサ層の上に設けられた第１のフリー層と、
    前記第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、
    前記第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
    前記ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、
    前記第２の導電層の上に設けられた第２のフリー層と
    を含む、磁気読み取りヘッド。
  19. シード層の上に設けられ、このシード層と接触する反強磁性（ＡＦＭ：Antiferromagnetic ）層と、
    前記ＡＦＭ層の上に設けられた反平行２（ＡＰ２：Anti-Parallel 2 ）層と、
    前記ＡＰ２層の上に設けられたＡＦＭ結合層と、
    前記ＡＦＭ結合層の上に設けられた反平行１（ＡＰ１：Anti-Parallel 1 ）層と、
    前記ＡＰ１層を覆うスペーサ層と、
    前記スペーサ層の上に設けられたフリー層と、
    前記フリー層を覆うキャップ層と
    を備え、
    前記ＡＰ１層は、
    前記ＡＦＭ結合層の上に設けられた第１の強磁性層と、
    前記第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、
    前記第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された第１の磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
    前記第１のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、
    前記第２の導電層の上に設けられた第２の強磁性層と
    を含み、
    前記フリー層は、
    前記スペーサ層の上に設けられた第１のフリー層と、
    前記第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第３の導電層と、
    前記第３の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成された第２の磁気抵抗効果増加層（ＭＲＥＬ）と、
    前記第２のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第４の導電層と、
    前記第４の導電層の上に設けられた第２のフリー層と
    を含む、磁気読み取りヘッド。
  20. 前記スペーサ層が導電性を有することにより、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistance）素子として構成されている
    請求項１７ないし請求項１９のいずれか１項に記載の磁気読み取りヘッド。
  21. 前記スペーサ層が電気的絶縁性を有することにより、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）素子として構成されている
    請求項１７ないし請求項１９のいずれか１項に記載の磁気読み取りヘッド。
  22. 前記半導体は、バンドギャップが、１ｅＶ以上６ｅＶ以下であり、電子移動度が、５０ｃｍ2 ・ｓｅｃ-1・Ｖ-1以上５０，０００ｃｍ2 ・ｓｅｃ-1・Ｖ-1以下である
    請求項１７ないし請求項１９のいずれか１項に記載の磁気読み取りヘッド。
  23. 前記半導体は、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択される
    請求項１７ないし請求項１９のいずれか１項に記載の磁気読み取りヘッド。
  24. 前記半導体として、不純物が添加されていないものが用いられ、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものが用いられている
    請求項２３記載の磁気読み取りヘッド。
  25. 前記半金属は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択される
    請求項１７ないし請求項１９のいずれか１項に記載の磁気読み取りヘッド。
  26. シード層の上に設けられた強磁性層と、
    前記強磁性層を覆うスペーサ層と、
    前記スペーサ層の上に設けられたフリー層と、
    前記フリー層の上に設けられたキャップ層と
    を備え、
    前記強磁性層は、
    第１の強磁性層と、
    前記第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、
    前記第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成されると共に上部表面および下部表面を有する磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
    前記ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、
    前記第２の導電層の上に設けられた第２の強磁性層と
    を含み、
    前記第１の強磁性層および前記第２の強磁性層が、前記上部表面と前記下部表面に対して垂直に磁化されている
    を備えたスピントロニクス素子。
  27. シード層の上に設けられた強磁性層と、
    前記強磁性層を覆うスペーサ層と、
    前記スペーサ層の上に設けられたフリー層と、
    前記フリー層の上に設けられたキャップ層と
    を備え、
    前記フリー層は、
    第１のフリー層と、
    前記第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、
    前記第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成される磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）と、
    前記ＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、
    前記第２の導電層の上に設けられた第２のフリー層と
    を含む、スピントロニクス素子。
  28. シード層の上に設けられた強磁性層と、
    前記強磁性層を覆うスペーサ層と、
    前記スペーサ層の上に設けられたフリー層と、
    前記フリー層の上に設けられたキャップ層と
    を備え、
    前記強磁性層は、
    第１の強磁性層と、
    前記第１の強磁性層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第１の導電層と、
    前記第１の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成されると共に上部表面および下部表面を有する第１の磁気抵抗効果増加層（ＭＲＥＬ）と、
    前記第１のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第２の導電層と、
    前記第２の導電層の上に設けられた第２の強磁性層と
    を含み、
    前記第１の強磁性層および前記第２の強磁性層が、前記上部表面と前記下部表面に対して垂直に磁化されており、
    前記フリー層は、
    第１のフリー層と、
    前記第１のフリー層の上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第３の導電層と、
    前記第３の導電層の上に設けられ、半導体および半金属からなる群より選択された材料により構成される第２の磁気抵抗効果増加層（ＭＲＥＬ）と、
    前記第２のＭＲＥＬの上に設けられ、Ｃｕ、Ａｇ、Ａｕ、Ｃ（グラフェンおよびナノチューブを含む）、Ｚｎ、Ｔｉ、Ｓｎ、Ｃｒ、Ａｌ、Ｍｇ、およびＲｕからなる群より選択される材料により構成された第４の導電層と、
    前記第４の導電層の上に設けられた第２のフリー層と
    を含む、スピントロニクス素子。
  29. 前記半導体は、バンドギャップが、１ｅＶ以上６ｅＶ以下であり、電子移動度が、５０ｃｍ2 ・ｓｅｃ-1・Ｖー1以上５０，０００ｃｍ2 ・ｓｅｃー1・Ｖ-1以下である
    請求項２６ないし請求項２８のいずれか１項に記載のスピントロニクス素子。
  30. 前記半導体は、ＺｎＯ、ＺｎＳ、Ｚｎx Ｍｇ(1-x) Ｏ、ＺｎＣｕＯ、ＺｎＣｄＯ、ＺｎＡｌＯ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、ＴｉＯ2 、ＡｌＮ、ＧａＮ、ＩｎＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳ、ＣｄＴｅ、ＨｇＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＳｎＯ、ＳｎＴｅ、Ｃｕ2 Ｏ、ＦｅＳｉ2 、ＣｒＭｎＳｉ、Ｍｇ2 Ｓｉ、ＲｕＳｉ3 、およびＩｒ3 Ｓｉ5 からなる群より選択される
    請求項２６ないし請求項２８のいずれか１項に記載のスピントロニクス素子。
  31. 前記半導体として、不純物が添加されていないものが用いられ、または、Ｓｉ、Ｂ、Ｍｇ、Ｍｎ、Ａｌ、Ｃｕ、Ｃｄ、Ｃｒ、Ｚｎ、Ｔｉ、Ｓｎ、Ｚｒ、Ｈｆ、Ｒｕ、Ｍｏ、Ｎｂ、Ｃｏ、Ｆｅ、およびＮｉからなる群から選択された不純物の添加により調整された導電性を有するものが用いられている
    請求項３０記載のスピントロニクス素子。
  32. 前記半金属は、Ｓｂ、Ｂｉ、ＣｏＳｉ、Ｃｏx Ｆｅ(1-x) Ｓｉ、Ｃｏx Ｎｉ(1-x) Ｓｉ、Ｃｏx Ｍｎ(1-x) Ｓｉ、ＦｅＳｉ、およびＣｏx Ｃｒ(1-x) Ｓｉからなる群より選択される
    請求項２６ないし請求項２８のいずれか１項に記載のスピントロニクス素子。
JP2014130590A 2010-04-26 2014-06-25 スピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法 Active JP5840739B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/799,468 2010-04-26
US12/799,468 US8692343B2 (en) 2010-04-26 2010-04-26 MR enhancing layer (MREL) for spintronic devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011098800A Division JP5719227B2 (ja) 2010-04-26 2011-04-26 スピントロニクス素子およびスピントロニクス素子の性能向上方法

Publications (2)

Publication Number Publication Date
JP2014197448A JP2014197448A (ja) 2014-10-16
JP5840739B2 true JP5840739B2 (ja) 2016-01-06

Family

ID=44815081

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011098800A Active JP5719227B2 (ja) 2010-04-26 2011-04-26 スピントロニクス素子およびスピントロニクス素子の性能向上方法
JP2014130590A Active JP5840739B2 (ja) 2010-04-26 2014-06-25 スピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011098800A Active JP5719227B2 (ja) 2010-04-26 2011-04-26 スピントロニクス素子およびスピントロニクス素子の性能向上方法

Country Status (2)

Country Link
US (3) US8692343B2 (ja)
JP (2) JP5719227B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4991901B2 (ja) * 2010-04-21 2012-08-08 株式会社東芝 磁気抵抗効果素子及び磁気記録再生装置
KR101676809B1 (ko) * 2010-08-13 2016-11-16 삼성전자주식회사 발진기 및 그 동작방법
KR101676808B1 (ko) 2010-08-25 2016-11-17 삼성전자 주식회사 발진기 및 그 동작방법
KR101740485B1 (ko) 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법
KR101777264B1 (ko) 2010-11-09 2017-09-12 삼성전자 주식회사 발진기 및 상기 발진기의 동작 방법
FR2972077B1 (fr) * 2011-02-24 2013-08-30 Thales Sa Composant electronique, procede de fabrication et utilisation de graphene dans un composant electronique
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9087543B2 (en) * 2013-06-06 2015-07-21 International Business Machines Corporation Spin torque MRAM having perpendicular magnetization with oxide interface
US9059399B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Magnetic materials with enhanced perpendicular anisotropy energy density for STT-RAM
US9059389B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density
US9529060B2 (en) * 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
CN103816901A (zh) * 2014-02-26 2014-05-28 南京理工大学 一种基于石墨烯的磁性纳米复合光催化材料及其制备方法
US9230571B1 (en) * 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
US20160222039A1 (en) * 2015-01-29 2016-08-04 Nanyang Technological University Spintronic materials and spintronic devices including the spintronic materials
CN106971805A (zh) * 2016-10-10 2017-07-21 河北工业大学 具有磁性连续变化的高自旋极化率材料及其制备方法
CN108190941B (zh) * 2017-12-31 2020-05-12 乐清海创智能科技有限公司 稀磁半导体及其制备方法
CN109576530B (zh) * 2018-12-27 2021-07-20 江西理工大学 一种巨交换偏置Mn基合金及其制备方法和应用
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US11756578B2 (en) * 2021-02-16 2023-09-12 Samsung Electronics Co., Ltd. Ferrimagnetic Heusler compounds with high spin polarization
US11719771B1 (en) 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293437B2 (ja) 1995-12-19 2002-06-17 松下電器産業株式会社 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子
US5627704A (en) 1996-02-12 1997-05-06 Read-Rite Corporation Thin film giant magnetoresistive CPP transducer with flux guide yoke structure
US5668688A (en) 1996-05-24 1997-09-16 Quantum Peripherals Colorado, Inc. Current perpendicular-to-the-plane spin valve type magnetoresistive transducer
JP2914339B2 (ja) * 1997-03-18 1999-06-28 日本電気株式会社 磁気抵抗効果素子並びにそれを用いた磁気抵抗効果センサ及び磁気抵抗検出システム
JP3114683B2 (ja) * 1998-01-22 2000-12-04 日本電気株式会社 磁気抵抗効果素子およびその製造方法、ならびにこの磁気抵抗効果素子を用いた磁気抵抗効果センサ，磁気抵抗検出システムおよび磁気記憶システム
JP3833512B2 (ja) * 2000-10-20 2006-10-11 株式会社東芝 磁気抵抗効果素子
US6937446B2 (en) 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
US6621100B2 (en) * 2000-10-27 2003-09-16 The Ohio State University Polymer-, organic-, and molecular-based spintronic devices
US6905780B2 (en) 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
JP3565268B2 (ja) 2001-06-22 2004-09-15 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2003248909A (ja) 2002-02-27 2003-09-05 Hitachi Ltd 磁気ヘッド及びそれを備える磁気記録再生装置、並びに磁気メモリ
JP4487472B2 (ja) 2002-07-05 2010-06-23 株式会社日立製作所 磁気抵抗効果素子、及びこれを備える磁気ヘッド、磁気記録装置、磁気メモリ
JP3648504B2 (ja) 2002-09-06 2005-05-18 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
US6809388B2 (en) * 2002-10-31 2004-10-26 Hewlett-Packard Development Company, L.P. Magnetic sensor based on efficient spin injection into semiconductors
KR100511077B1 (ko) * 2003-03-14 2005-08-30 한국과학기술연구원 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법
KR100512180B1 (ko) * 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US7274080B1 (en) * 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP4568152B2 (ja) 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
JP4309363B2 (ja) 2005-03-16 2009-08-05 株式会社東芝 磁気抵抗効果素子、磁気再生ヘッド及び磁気情報再生装置
JP2006344728A (ja) * 2005-06-08 2006-12-21 Alps Electric Co Ltd 磁気検出素子及びその製造方法
US7918014B2 (en) 2005-07-13 2011-04-05 Headway Technologies, Inc. Method of manufacturing a CPP structure with enhanced GMR ratio
US7583481B2 (en) 2005-09-23 2009-09-01 Headway Technologies, Inc. FCC-like trilayer AP2 structure for CPP GMR EM improvement
US7479394B2 (en) * 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
KR100706806B1 (ko) * 2006-01-27 2007-04-12 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7625767B2 (en) * 2006-03-17 2009-12-01 Mears Technologies, Inc. Methods of making spintronic devices with constrained spintronic dopant
US7672088B2 (en) * 2006-06-21 2010-03-02 Headway Technologies, Inc. Heusler alloy with insertion layer to reduce the ordering temperature for CPP, TMR, MRAM, and other spintronics applications
WO2008039534A2 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US8031441B2 (en) 2007-05-11 2011-10-04 Headway Technologies, Inc. CPP device with an enhanced dR/R ratio
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
KR101464691B1 (ko) * 2008-02-15 2014-11-21 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
KR101298817B1 (ko) * 2008-03-07 2013-08-23 캐논 아네르바 가부시키가이샤 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 장치
US8345390B2 (en) * 2009-02-26 2013-01-01 Tdk Corporation Magnetoresistive effect element in CPP-type structure and magnetic disk device
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8284594B2 (en) * 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures

Also Published As

Publication number Publication date
US20140220708A1 (en) 2014-08-07
JP2014197448A (ja) 2014-10-16
US20140220385A1 (en) 2014-08-07
JP5719227B2 (ja) 2015-05-13
JP2011233900A (ja) 2011-11-17
US20110260270A1 (en) 2011-10-27
US8692343B2 (en) 2014-04-08
US9034662B2 (en) 2015-05-19
US9147834B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
JP5840739B2 (ja) スピントロニクス素子およびその製造方法、ならびに磁気読み取りヘッドおよびその製造方法
CN110741487B (zh) 对于具有垂直磁异向性的磁性装置应用在高温退火后保持矫顽磁场
JP3565268B2 (ja) 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
CN107403821B (zh) 一种具有双间隔层并可形成铁磁或反铁磁耦合的多层膜
US9019758B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
JP5395366B2 (ja) 磁気素子のスピンバルブ構造およびｃｐｐ−ｇｍｒスピンバルブ構造、ならびに磁気再生ヘッドにおけるスピンバルブ構造の形成方法
JP4582488B2 (ja) 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス
US7554776B2 (en) CCP magnetic detecting element including a self-pinned CoFe layer
US8624590B2 (en) Low noise magnetic field sensor using a lateral spin transfer
EP2377126B1 (en) A novel free lyer/capping layer for high performance mram mtj
JP2004179483A (ja) 不揮発性磁気メモリ
US9515253B2 (en) Magnetic read head with MR enhancements
JP2009266369A (ja) 磁気センサおよびその形成方法
JP2005339784A (ja) Ｃｐｐ−ｇｍｒ再生ヘッドおよびその製造方法、ならびにｃｐｐ−ｇｍｒ素子
JP2009117846A (ja) Ｔｍｒ素子およびその形成方法
CN101958123A (zh) 具有垂直各向异性自由层和侧向屏蔽构件的磁传感器
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
US20210343934A1 (en) Composite multi-stack seed layer to improve pma for perpendicular magnetic pinning
JP4939050B2 (ja) 磁気トンネル接合素子の磁化自由層の形成方法ならびにトンネル接合型再生ヘッドおよびその製造方法
JP2005191101A (ja) 磁気抵抗効果素子及び磁気ヘッド
CN102623018A (zh) 一种基于垂直磁化自由层的磁性多层膜及磁性传感器
US20060285258A1 (en) Magnetic sensing element including free layer containing half-metal
US20060198062A1 (en) CPP magnetic detectig device containing NiFe alloy on free layer thereof
Heinonen et al. Review of the physics of magnetoresistive readers
KR20220152530A (ko) 고자기장에서 오차가 적은 2차원 자기장을 감지하기 위한 자기저항 센서 소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151111

R150 Certificate of patent or registration of utility model

Ref document number: 5840739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250