JP5769115B2 - マルチゲートｉｉｉ−ｖ量子井戸構造および方法 - Google Patents

マルチゲートｉｉｉ−ｖ量子井戸構造および方法 Download PDF

Info

Publication number
JP5769115B2
JP5769115B2 JP2012544617A JP2012544617A JP5769115B2 JP 5769115 B2 JP5769115 B2 JP 5769115B2 JP 2012544617 A JP2012544617 A JP 2012544617A JP 2012544617 A JP2012544617 A JP 2012544617A JP 5769115 B2 JP5769115 B2 JP 5769115B2
Authority
JP
Japan
Prior art keywords
iii
trigate
fin
cladding layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012544617A
Other languages
English (en)
Other versions
JP2013513973A (ja
Inventor
ピラリセティ、ラヴィ
カヴァリエロス、ジャック
マッカジー、ニロイ
ラドサヴィジェヴィック、マルコ
エス． チャウ、ロバート
エス． チャウ、ロバート
シャー、ウデイ
デューイ、ギルバート
ラクシット、チタシュ
ヴィ． メッツ、マシュー
ヴィ． メッツ、マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2013513973A publication Critical patent/JP2013513973A/ja
Application granted granted Critical
Publication of JP5769115B2 publication Critical patent/JP5769115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

様々な電子デバイス及び光電子デバイスでは、シリコン（Ｓｉ）基板のような半導体基板上に、格子定数が緩和されたＩＩＩ−Ｖ半導体の薄膜が使用されている。ＩＩＩ−Ｖ材料の特性を利用可能な表面層は、相補型金属酸化膜半導体（ＣＭＯＳ）及び量子井戸（ＱＷ）トランジスタのような様々な構成の電子デバイスを構成することができる。
添付の特許請求の範囲において、特定の実施形態を示す及び特許請求するが、以下に記載される実施形態を添付の図面を参照して読むことにより、様々な実施形態の利点がより容易に理解されるであろう。
一実施形態に係る構造を形成する方法を示した図である。 一実施形態に係る構造を形成する方法を示した図である。 一実施形態に係る構造を形成する方法を示した図である。 一実施形態に係る構造を形成する方法を示した図である。 一実施形態に係る構造を形成する方法を示した図である。 一実施形態に係る構造を形成する方法を示した図である。 一実施形態に係るシステムを示した図である。
以下の詳細な説明では、添付の図面に例として示されている実施可能な特定の実施形態を参照して説明がなされる。これらの実施形態が、当業者が実施形態を実行可能なように十分詳細に記載される。様々な実施形態は異なっているが、必ずしも相互に排他的であることを意味しないことは理解されるべきである。例えば、１つの実施形態に関連して記載された特定の特徴、構造又は特性は、実施形態の精神及び範囲から逸脱することなく別の実施形態に実装することができる。また、開示される実施形態それぞれにおける個々の要素の位置又は配置は、実施形態の範囲及び精神から逸脱することなく変更可能である。したがって、以下の詳細な説明は、限定する意味で解釈されるべきではなく、実施形態の範囲は、添付の特許請求の範囲によってのみ規定され、特許請求の範囲に与えられる均等物の最大の範囲と共に適切に解釈されるべきである。添付の図面において、同じ又は同様な機能については同様な参照番号が複数の図面にわたって使用されている。
量子井戸構造のようなマイクロ電子構造を形成及び利用する方法及び関連する構造について説明される。これらの方法及び構造は、基板上にＩＩＩ−Ｖトライゲートフィンを形成すること、ＩＩＩ−Ｖトライゲートフィンの周囲にクラッド層を形成すること、及び、クラッド層の周りに高誘電率ゲート誘電体を形成することを含んでもよい。本明細書に記載される様々な実施形態は、高い誘電率の誘電体を有するＩＩＩ−Ｖトライゲートデバイスを可能とするＩＩＩ−Ｖフィン周りのクラッド層の成長を可能にする。
図１ａ−ｇには、例えば、量子井戸構造のようなマイクロ電子構造を形成する実施形態が例示されている。図１ａには、基板１００が示されている。一実施形態において、基板１００は、ＳＯＩ（silicon on insulator）基板１００を含んでもよく、また、任意の種類の好適な基板材料も含んでもよい。フィン１０２は、基板１００上に形成されていてもよい。フィンは、これに限定されないが、例えば、ＩｎＧａＡｓ、ＩｎＡｓ及びＩｎＳｂのようなＩＩＩ−Ｖ材料を含んでもよい（図１ｂ）。フィン１０２は、トライゲートトランジスタの一部を含み、トライゲートフィン１０２を含んでもよい。
例えば、ＩｎＰ、ＡｌＩｎＡｓ、ＡｌＩｎＳｂのような物質を含むクラッド材１０４が、フィン１０２の周りに形成されてもよい（図１ｃ）。ある実施形態では、クラッド材１０４は、任意の好適なＩＩＩ−Ｖ材料を含んでもよい。クラッド材１０４は、分子線エピタキシ（ＭＢＥ）又は有機金属気相エピタキシ（ＭＯＶＰＥ）のようなエピタキシャル成長、若しくは、分子層成長（ＡＬＤ）、化学気相成長（ＣＶＤ）、スパッタリング等のその他の共形成長技術を使用して形成されてもよい。一実施形態では、クラッド層１０４は、特定の結晶面に沿って形成されてもよく、この場合、クラッド材１０４は三角形の形状になる。三角形のクラッド材１０４は、側面部分１０７及び頂点１０９を有してもよい。一実施形態において、クラッド材１０４は、誘電体形成プロセス１０５（図１ｄ）を経て、これに限定されないが酸化物のような誘電体１０６が、例えば、酸化、化学気相成長プロセス１０５により、クラッド材１０４上に形成又は成長されてもよい。誘電体１０６は、三角形状のクラッド材１０４の側面１０７上に形成されてもよく、誘電体１０６の上面１１１は、三角形状のクラッド材１０４の頂点１０９と同一平面をなす。
一実施形態において、レジスト材１０８が、クラッド材１０４の頂点１０９上／上方、及び、フィン１０２（図１ｅ）上に形成されてもよい。一実施形態において、誘電体エッチング工程及び／又は化学機械加工のような除去工程１１３が実行されてもよく、それにより、レジスト材１０８に覆われない誘電体１０６及びクラッド材の部分が除去される（図１ｆ）。除去工程１１３の後、クラッド材１０４の矩形状部分はフィン１０２を囲む。そして、レジスト材１０８が除去されて、クラッド材１０４の矩形状部分が露出する（図１ｇ）。
このように、三角形状のクラッド材１０４には、一連の誘電体形成及び除去工程が施されて、例えば、量子井戸トライゲート（非平面）トランジスタ構造のフィン１０２のための有用な構造が形成されてもよい。一実施形態において、トライゲート構造により、クラッド材１０４の物理的厚み（及び全Toxe）を、平面型デバイスのクラッド材と比較して緩和することができると同時に、トライゲートデバイスの３次元構造の特性により、平面型デバイスと同等な静電的インテグリティを維持することができる。続いて、ある実施形態では、高誘電率誘電体をクラッド材の上に成長してもよい。
別の実施形態では、トライゲートフィン２０２が、基板２００上に設けられてもよい（例えば、図１ｂのフィン１００及び基板１００と同様に）（図２ａ）。一実施形態において、トライゲートフィン２０２は、トライゲートデバイスのトライゲートチャネルを含んでもよい（トライゲートフィン２０２は、トップゲート２０３及び２つの側面を有するゲート２０５、２０９を含む）。クラッド材２０４は、フィン／チャネル２０２の側面及び上面に形成されてもよい（図２ｂ）。一実施形態において、クラッド材２０４は、上記で説明したような図（１ａ−ｇ）に示された工程と同様なプロセスに従って形成されてもよい。ある実施形態では、クラッド材２０４は、任意の好適なＩＩＩ−Ｖクラッド材を含んでもよい。一実施形態において、クラッド材は、トライゲートフィン２０２の周りの正角のクラッド材層を含む。高誘電率誘電体２０７（誘電率が約４．０を超える誘電体を含む）が、クラッド層２０４上に形成されて、トライゲート構造２１５が形成されてもよく、又は、トライゲートフィン２０２上に設けられた高誘電率ゲート誘電体２０７を含んでもよい（図２ｃ）。一実施形態において、トライゲート構造２１５は更に、例えば、図３ｃのトライゲート構造３１５と同様な、ゲート材料及びソース／ドレイン領域を含んでもよい。
一実施形態において、トライゲート構造２１５は、ゲート長及びオフ状態のリークの最大のスケーラビリティを得ると同時に、ＩＩＩ−Ｖ量子井戸デバイスの高い移動度及び速度を維持するべく、ＩＩＩ−Ｖトライゲート量子井戸デバイスの一部を含んでもよい。クラッド材２０４上に形成された高誘電率誘電体２０７は、トライゲートチャネルの高移動度を保存し、高速トライゲート量子井戸デバイスを可能としてもよい。ＩＩＩ−Ｖトライゲート量子井戸構造は、スケーリング（Ｉｏｆｆの制御及びピッチ／密度スケーリング両方）を可能とし、更に高性能（高移動度）デバイスを実現する。トライゲート構造２１５は更に、Ｒｅｘｔのための再成長（フィンが狭い場合に重要）、変調ハロー（Ｉｏｆｆを更に制御するための反対の極性のドーパント）、及び、複数のフィンチャネルを組み合わせることにより、最適化されてもよい。
別の実施形態では、トライゲートフィン３０２は、（例えば、図２ａのフィン２０２及び基板２００と同様に）基板３００上に設けられてもよい（図３ａ）。トライゲートフィン３０２は、３つの面を有してもよい。一実施形態において、トライゲートフィン３０２は、トライゲートデバイスのチャネルを含んでもよい。高誘電率誘電体３０７は、トライゲートフィン３０２の３つの面上に直接形成されて、トライゲート構造３１５を構成してもよく、トライゲートチャネル３０２（図３ｂ）上に設けられる高誘電率ゲート誘電体３０７を含んでもよい。一実施形態において、トライゲート構造３１５は、ＩＩＩ−Ｖトライゲート量子井戸デバイスの一部を含んでもよい。図３ｃには、トライゲートフィン３０２の３つの面の周囲の３つのゲート誘電体層３０７上にゲート材料３０９が形成され、ソース／ドレイン領域３１０がゲート材料３０９に隣接して設けられる実施形態が描かれている。一実施形態において、チャネル３０２上に直接形成される高誘電率誘電体３０７は、実効酸化膜厚（ＥＯＴ）スケーリングを改善してもよい。ＥＯＴは低減され、短チャネル効果が改善されるため、デバイスのゲート長を更に短くし、チップに含まれるトランジスタの密度を上げる能力につながり、マイクロプロセッサの複雑性及び機能を向上させることが可能となる。ある場合には、高誘電率誘電体３０７は、分子レベル成長（ＡＬＤ）工程によって形成されてもよい。
別の実施形態では、トライゲートフィン４０２は、基板４００（例えば、図２のフィン２０２及び基板２００と同様な基板）上に設けられてもよい（図４ａ）。トライゲートフィン４０２は、一実施形態では、トライゲート量子井戸のトライゲートチャネルを含んでもよく、また、上面４０３を含んでもよい。トライゲートフィン４０２の上面４０３の上に、上部バリア材４０８を形成してもよい（図４ｂ）。上部バリア材４０８は、ＡｌＩｎＡｓ、ＡｌＩｎＳｂ、ＡｌＧａＡｓ及びＩｎＰを含んでもよい。上部バリア材４０８の部分４１０は、デルタドーピングされてもよく、ｎ型チャネルデバイスの場合には、Ｓｉ、Ｓ又はＴｅのようなドーパント原子、ｐ型チャネルデバイスの場合には、Ｂｅ又はＣのようなドーパント原子の単層膜をバリア材４０８に組み込んでもよい。これらのドーパントは、物理的に量子井戸から分離（離れた位置に形成）されていているが、この構造におけるバンド曲がりにより、量子井戸チャネル４０２に自由キャリアが供給される（図４ｃ）。
高誘電率誘電体４０７を、上部バリア材４０８上及びフィン４０２の側面（図４ｄ）上に形成して、ＩＩＩ−Ｖトライゲート量子井戸デバイスの一部を含むトライゲート構造４１５を形成してもよい。トライゲート構造４１５のデルタドーピングにより、デバイスの移動度が改善され、デルタドーピング層４１０により可能となる層４０８を介したバンド曲がりにより、量子井戸４０２に対する良好な接触抵抗が得られる。上記のチャネル４０２をデルタドーピングした量子井戸トライゲート構造４１５は、量子井戸プレナー成長、及び、ＡＬＤ高誘電率形成を含み、ＩＩＩ−Ｖトライゲート量子井戸チャネル４０２の側面への技術的に難しいエピタキシャル成長を行う必要がない。一実施形態において、トライゲート構造４１５は更に、例えば、図３ｃのトライゲート構造３１５と同様な、ゲート材及びソース／ドレイン領域を含んでもよい。
別の実施形態では、トライゲートフィン５０２は、（例えば、図２ａのフィン２０２及び基板２００と同様な）基板５００上に設けられてもよい（図５ａ）。トライゲートフィン５０２は、一実施形態において、トライゲートデバイスのチャネルを含んでもよい。クラッド材５０４は、フィン／チャネル５０２の側面及び上面に形成されてもよい（図５ｂ）。一実施形態において、クラッド材５０４は、上記で説明したような図（１ａ−ｇ）に示された工程と同様なプロセスに従って形成されてもよい。クラッド材５０４は、例えば、図１ｃのクラッド材１０４と同様な材料を含んでもよい。一実施形態において、クラッド材５０４は、トライゲートフィン５０２の周りの正角のクラッド材層を含む。
クラッド材５０４の一部５１０は、デルタドーピングされてもよく、ｎ型チャネルデバイスの場合にはＳｉ、Ｓ又はＴｅ、ｐ型チャネルデバイスの場合にはＢｅ又はＣのようなドーパント原子の単層膜を、クラッド材５０４に組み込んでもよい。これらのドーパントは、物理的に量子井戸から分離（離れた位置に形成）されていているが、この構造におけるバンド曲がりにより、量子井戸デバイスに自由キャリアが供給される（図５ｃ）。
ある場合には、部分５１０は、デルタドーピング５１０された上部バリア／界面層を含んでもよい。高誘電率誘電体５０７を、デルタドーピングされたクラッド材５０４上に形成して、トライゲート構造５１５を形成してもよく、トライゲートフィン／チャネル５０２上に設けられた高誘電率ゲート誘電体５０７を含んでもよい（図５ｄ）。トライゲート構造５１５は、トライゲートチャネル５０２を囲むデルタドーピング５１０された量子井戸トライゲートデバイス５１５の一部を含んでもよい。ある場合には、トライゲートデバイス５１５は、上部バリア５０７及びＡＬＤ高誘電率の共形再成長を含んでもよい。トライゲート構造５１５は、移動性及び性能を向上させ、Ｒｃを低減して、トライゲートデバイスの速度及び性能を最大限にしてもよい。一実施形態において、トライゲート構造５１５は、例えば、図３ｃのトライゲート構造３１５と同様に、ゲート材料及びソース／ドレイン領域を更に含んでもよい。
図６ａには、第１基板６００が示されている。第１基板は、ナノワイヤ構造を支持する任意の種類の基板を含んでもよい。一実施形態において、第２基板６００は、ＩｎＰ材料を含んでもよく、それ以外に、例えばこれに限定されないが、ＡｌＩｎＡｓ、ＡｌＩｎＳｂ、ＡｌＧａＡｓのような材料を含んでもよい。第１ナノワイヤ層６１０は、第１基板６００の上に形成／設けられてもよい（図６ｂ）。第１ナノワイヤ層６１０は、ゲート／オールラウンドトライゲートチャネルを含んでもよい。一実施形態において、第１ナノワイヤ層は、例えば、これに限定されないが、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等のＩＩＩ−Ｖ材料を含んでもよい。一実施形態において、第１基板６００は、第１ナノワイヤ６１０と格子整合していてもよく、第１ナノワイヤ層６１０とは化学的に異なっていてもよい。
第２基板６００'が、第１ナノワイヤ層６１０上に形成／配置されてもよい（図６ｃ）。一実施形態において、第２基板６００'は、ＩｎＰ材料を含んでもよく、それ以外に、例えばこれに限定されないが、ＡｌＩｎＡｓ、ＡｌＩｎＳｂ、ＡｌＧａＡｓのような材料を含んでもよい。第２ナノワイヤ層６１０'が、第２基板６００'上に配置／形成されてもよい（図６ｄ）。一実施形態において、第２基板６００'は、第２ナノワイヤ６１０'と構成整合されてもよく、第２ナノワイヤ層６１０と化学的に異なっていてもよい。一実施形態において、第２ナノワイヤ層は、例えば、これに限定されないが、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等のＩＩＩ−Ｖ材料を含んでもよい。積層された基板／チャネル６００、６１０、６００'、６１０'は、側面部６１１を含んでもよい。ある実施形態では、積層された基板／チャネルのセットが３つ以上互いに重ねられて、特定の設計要件に従う任意の数のチャネルを含む積層構造６１２を構成してもよい。
積層チャネル／基板６００、６１０、６００'、６１０'の側面部６１１上に、ソース／ドレイン領域６４０が形成されてもよい（図６ｅ）。基板６００、６００'は、選択的エッチング工程６２０（図６ｆ）を通じて、積層された基板チャネル６００、６１０、６００'、６１０'から除去され、積層チャネルトライゲート構造６１５を形成してもよい。一実施形態において、積層されたチャネルトライゲート構造は、量子井戸デバイスの一部を含んでもよい。一実施形態において、間隙６１６によって、第１ナノワイヤチャネル６１０及び第２ナノワイヤチャネル６１０'が分離されており、ソース／ドレイン領域６４０が、第１ナノワイヤチャネル６１０及び第２ナノワイヤチャネル６１０'の側面部６１８、６１７上に設けられる。アンダーカットし、積層トライゲート構造６１５を生成するように、化学反応を選択してもよい。チャネルフィン６１０、６１０'は、ソース／ドレイン領域６４０に固定されてもよく、また、基板６００、６００'は、基板に懸垂している構造の側から選択的にエッチングされてもよい。
チャネル構造６１０、６１０'は、改善されたスケーラビリティを有し、垂直構造における積層された複数のチャネルは、単位設計フットプリント当りの電流を増加させる。ＩＩＩ−Ｖによる高移動度／低いＲｅｘｔのため、積層されたトライゲート構造６１５は、シリコンベースの構造のような従来のトライゲート構造よりも、より多くのチャネルへのアクセスを可能とする。別の実施形態では、第１クラッド層６２０及び第２クラッド層６２０'をそれぞれ、第１チャネル６１０及び第２チャネル６１０'上に形成してもよく、第１高誘電率誘電体ゲート材料６２１及び第２高誘電率誘電体ゲート材料６２１'を、積層トライゲート構造６１５の第１クラッド層６２０及び第２クラッド層６２０'の上に形成してもよい（図６ｇ）。
クラッド層及び高誘電率誘電体層を、チャネル６１０、６１０'の周囲に形成してもよい（図６ｇにおいて、チャネル６１０、６１０'の上面及び下面に設けられるとして描かれている）。
図７には、一実施形態に係るコンピュータシステムが描かれている。ある実施形態では、システム７００は、プロセッサ７１０、メモリデバイス７２０、メモリコントローラ７３０、グラフィックスコントローラ７４０、入出力（Ｉ／Ｏ）コントローラ７５０、ディスプレイ７５２、キーボード７５４、ポインティングデバイス７５６及び周辺デバイス７５８を含み、これらは全て、バス７６０を介して互いに通信可能に接続されてもよい。プロセッサ７１０は、汎用プロセッサ又は特定用途向け集積回路（ＡＳＩＣ）であってもよい。Ｉ／Ｏコントローラ７５０は、有線通信又は無線通信のための通信モジュールを含んでもよい。メモリデバイス７２０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイス、フラッシュメモリデバイス、又は、これらメモリデバイスの組み合わせであってもよい。この場合、幾つかの実施形態では、システム７００におけるメモリデバイス７２０は、ＤＲＡＭデバイスを必ずしも含まなくてもよい。
システム７００に示す構成要素の１以上は、本明細書に記載される様々な実施形態の１以上のトライゲートデバイスを含んでもよい。例えば、プロセッサ７１０、又は、メモリデバイス７２０、又は、Ｉ／Ｏコントローラ７５０の少なくとも一部、又は、これら構成要素の組み合わせは、本明細書に記載された少なくとも１つの実施形態を含む集積回路パッケージに含まれてもよい。
これらの要素は、当技術分野で周知の機能を実行する。具体的には、ある場合には、メモリデバイス７２０を、プロセッサ７１０による実行の間に、幾つかの実施形態に係る構造を形成する方法のための実行可能命令の長期的な格納を提供するのに使用してもよく、別の実施形態では、幾つかの実施形態に係る構造を形成する方法のための実行可能命令の短期的な格納を提供するのに使用してもよい。また、命令は、システムと通信可能に接続された機械アクセス可能媒体、例えば、コンパクトディスクリードオンリーメモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）及びフロッピー（登録商標）ディスク、搬送波及び／又はその他の搬送信号に格納されてもよい又は関連付けられてもよい。一実施形態において、メモリデバイス７２０は、実行のために、実行可能命令をプロセッサ７１０に供給する。
システム７００は、コンピュータ、（例えば、デスクトップ、ラップトップ、ハンドヘルド、サーバー、ウェブアプリケーション、ルータ等）、無線通信デバイス（例えば、携帯電話、コードレス電話、ページャ、パーソナルデジタルアシスタント等）、コンピュータ関連周辺機器（例えば、プリンタ、スキャナ、モニタ等）、娯楽端末（例えば、テレビ、ラジオ、ステレオ、テープ及びコンパクトディスクプレーヤ、ビデオカセットレコーダ、ビデオカメラ、デジタルカメラ、ＭＰ３（Motion Picture Experts Group, Audio Layer 3）プレーヤ、ビデオゲーム、時計等）等を含む。
本明細書に記載される実施形態の利点は、量子井戸ＩＩＩ−Ｖトライゲート技術を含む。実施形態は、高移動度、ＥＯＴスケーリング、Ｒｅｘｔ低減、Ｉｏｆｆ制御及びピッチ／密度スケーリング両方に対する拡張性の改善を可能とし、その結果、高性能・高移動度のデバイスを可能とする。
上記の説明では、実施形態において使用されてもよい特定の段階及び材料が示されたが、当業者であれば、変形例及び代替例が存在することが理解できる。したがって、このような変形例、代替、改良及び付加についても、添付の特許請求の範囲によって規定される実施形態の範囲及び精神に含まれると考えられる。加えて、トランジスタデバイスのような様々なマイクロ電子構造が当技術分野で知られている。したがって、添付の図面には、実施形態の実施に関連するマイクロ電子構造の例のほんの一部が示されている。実施形態は、本明細書に記載される構造に限定されない。

Claims (13)

  1. 基板上にＩＩＩ−Ｖトライゲートフィンを形成する段階と、
    高誘電率ゲート誘電体を前記ＩＩＩ−Ｖトライゲートフィン上に直接形成する段階と
    を備え、
    前記ＩＩＩ−Ｖトライゲートフィンを形成する段階は、前記ＩＩＩ−Ｖトライゲートフィンの上面に、デルタドーピングされるＩＩＩ−Ｖ族の上部バリアを形成する段階を更に有する方法。
  2. ＩＩＩ−Ｖトライゲートフィンを基板上に形成する段階と、
    前記ＩＩＩ−Ｖトライゲートフィンの周囲に、ＩＩＩ−Ｖ族のクラッド層を形成する段階と、
    前記クラッド層の周りに、高誘電率ゲート誘電体を形成する段階と
    を備え、
    前記クラッド層を形成する段階は、前記クラッド層の一部をデルタドーピングする段階を更に有する方法。
  3. 基板上に設けられたＩＩＩ−Ｖトライゲートフィンと、
    前記ＩＩＩ−Ｖトライゲートフィンの上面及び側面部に設けられたＩＩＩ−Ｖ族のクラッド層と
    を備え、
    前記クラッド層の周囲に設けられる高誘電率ゲート誘電体層を更に備え、
    前記クラッド層の一部がデルタドーピングされる構造。
  4. 前記ＩＩＩ−Ｖトライゲートフィンは、ＩｎＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ及びＧａＡｓのうちの少なくとも１つを含む請求項３に記載の構造。
  5. ＳＯＩ基板上に設けられたＩＩＩ−Ｖトライゲートフィンと、
    前記ＩＩＩ−Ｖトライゲートフィン上及び周囲に設けられたＩＩＩ−Ｖ族のクラッド層と、
    前記クラッド層上に設けられた高誘電率ゲート誘電体と
    を備え、
    前記クラッド層の一部がデルタドーピングされる構造。
  6. 前記ＩＩＩ−Ｖトライゲートフィンは、トライゲートチャネルを含む請求項５に記載の構造。
  7. 前記クラッド層は、デルタドーピングされている請求項５に記載の構造。
  8. 前記ＩＩＩ−Ｖトライゲートフィンは、ＩｎＧａＡｓを含み、前記構造は量子井戸構造を含む請求項５に記載の構造。
  9. ＳＯＩ基板上に設けられたＩＩＩ−Ｖトライゲートフィンと、
    前記ＩＩＩ−Ｖトライゲートフィンの上面に設けられるＩＩＩ−Ｖ族の上部バリアと、
    前記上部バリア上及び前記ＩＩＩ−Ｖトライゲートフィンの側面部に直接設けられた高誘電率ゲート誘電体と
    を備え、
    前記上部バリアは、デルタドーピングされている構造。
  10. 前記構造は、システムを含み、
    前記システムは、
    前記構造に通信可能に接続されるバスと、
    前記バスと通信可能に接続されるＤＲＡＭとを有する請求項９に記載の構造。
  11. 前記構造は、量子井戸デバイスの一部を含む請求項３から９のいずれか一項に記載の構造。
  12. 基板上に設けられるＩＩＩ−Ｖトライゲートフィンと、
    前記ＩＩＩ−Ｖトライゲートフィンの上面に設けられるＩＩＩ−Ｖ族の上部バリアと、
    前記上部バリア上及び前記ＩＩＩ−Ｖトライゲートフィンの側面部に直接設けられた高誘電率ゲート誘電体と
    を備え、
    前記上部バリアは、デルタドーピングされている構造。
  13. 前記構造は、量子井戸デバイスの一部を含む請求項１２に記載の構造。
JP2012544617A 2009-12-30 2010-12-08 マルチゲートｉｉｉ−ｖ量子井戸構造および方法 Expired - Fee Related JP5769115B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/655,463 US8344425B2 (en) 2009-12-30 2009-12-30 Multi-gate III-V quantum well structures
US12/655,463 2009-12-30
PCT/US2010/059395 WO2011090577A2 (en) 2009-12-30 2010-12-08 Multi-gate iii-v quantum well structures

Publications (2)

Publication Number Publication Date
JP2013513973A JP2013513973A (ja) 2013-04-22
JP5769115B2 true JP5769115B2 (ja) 2015-08-26

Family

ID=44186312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544617A Expired - Fee Related JP5769115B2 (ja) 2009-12-30 2010-12-08 マルチゲートｉｉｉ−ｖ量子井戸構造および方法

Country Status (8)

Country Link
US (1) US8344425B2 (ja)
EP (1) EP2519968A4 (ja)
JP (1) JP5769115B2 (ja)
KR (1) KR101468426B1 (ja)
CN (2) CN104701181A (ja)
HK (1) HK1176463A1 (ja)
TW (1) TWI429081B (ja)
WO (1) WO2011090577A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344425B2 (en) 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
US9595438B2 (en) * 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
US9099388B2 (en) * 2011-10-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. III-V multi-channel FinFETs
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
CN104011868B (zh) * 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
US8785909B2 (en) * 2012-09-27 2014-07-22 Intel Corporation Non-planar semiconductor device having channel region with low band-gap cladding layer
EP2741337B1 (en) 2012-12-07 2018-04-11 IMEC vzw Semiconductor heterostructure field effect transistor and method for making thereof
US8768271B1 (en) 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US8822290B2 (en) * 2013-01-25 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9362386B2 (en) * 2013-02-27 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods for forming the same
US9000530B2 (en) 2013-04-23 2015-04-07 International Business Machines Corporation 6T SRAM architecture for gate-all-around nanowire devices
US9236444B2 (en) 2013-05-03 2016-01-12 Samsung Electronics Co., Ltd. Methods of fabricating quantum well field effect transistors having multiple delta doped layers
KR102106348B1 (ko) 2013-09-27 2020-05-04 인텔 코포레이션 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 ｃｍｏｓ용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들
EP3050111A4 (en) * 2013-09-27 2017-06-07 Intel Corporation Improved cladding layer epitaxy via template engineering for heterogeneous integration on silicon
US9373706B2 (en) 2014-01-24 2016-06-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices, including forming a semiconductor material on a fin, and related semiconductor devices
US9129938B1 (en) 2014-03-03 2015-09-08 International Business Machines Corporation Methods of forming germanium-containing and/or III-V nanowire gate-all-around transistors
US9196711B2 (en) 2014-03-07 2015-11-24 International Business Machines Corporation Fin field effect transistor including self-aligned raised active regions
CN104299559B (zh) * 2014-10-20 2017-01-25 深圳市华星光电技术有限公司 一种三栅型显示面板
US9634185B2 (en) * 2015-03-26 2017-04-25 Imec Vzw Optical semiconductor device and method for making the device
EP3314660A4 (en) * 2015-06-23 2019-01-23 Intel Corporation INDUSTRIAL NMOS TRANSISTOR CHANNELS
WO2016209263A1 (en) * 2015-06-26 2016-12-29 Intel Corporation GALLIUM NITRIDE (GaN) TRANSISTOR STRUCTURES ON A SUBSTRATE
US9397005B1 (en) * 2015-07-20 2016-07-19 International Business Machines Corporation Dual-material mandrel for epitaxial crystal growth on silicon
CN106486366B (zh) * 2015-08-26 2019-09-27 中芯国际集成电路制造(北京)有限公司 减薄磷化铟层的方法
US10269923B2 (en) * 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. HEMTs with an AlxGa1-xN barrier layer grown by plasma enhanced atomic layer deposition
CN113223961B (zh) * 2020-01-21 2023-03-24 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259425B2 (en) * 2003-01-23 2007-08-21 Advanced Micro Devices, Inc. Tri-gate and gate around MOSFET devices and methods for making same
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
JP4148321B2 (ja) * 2003-10-24 2008-09-10 パイオニア株式会社 半導体レーザ装置及び製造方法
US20070029623A1 (en) * 2003-12-05 2007-02-08 National Inst Of Adv Industrial Science And Tech Dual-gate field effect transistor
US7749872B2 (en) * 2004-03-17 2010-07-06 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-type device and approach therefor
US6888181B1 (en) * 2004-03-18 2005-05-03 United Microelectronics Corp. Triple gate device having strained-silicon channel
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
US7388257B2 (en) * 2004-09-01 2008-06-17 International Business Machines Corporation Multi-gate device with high k dielectric for channel top surface
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
DE102005045078B4 (de) * 2004-09-25 2009-01-22 Samsung Electronics Co., Ltd., Suwon Feldeffekttransistor mit einer verspannten Kanalschicht an Seitenwänden einer Struktur an einem Halbleitersubstrat
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20080121932A1 (en) * 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
US20060197129A1 (en) * 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
EP2595175B1 (en) * 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
JP5167816B2 (ja) * 2005-10-21 2013-03-21 富士通株式会社 フィン型半導体装置及びその製造方法
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
US7456055B2 (en) * 2006-03-15 2008-11-25 Freescale Semiconductor, Inc. Process for forming an electronic device including semiconductor fins
US7365401B2 (en) * 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US7566949B2 (en) 2006-04-28 2009-07-28 International Business Machines Corporation High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching
US7655989B2 (en) * 2006-11-30 2010-02-02 International Business Machines Corporation Triple gate and double gate finFETs with different vertical dimension fins
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
US7569869B2 (en) * 2007-03-29 2009-08-04 Intel Corporation Transistor having tensile strained channel and system including same
KR101375833B1 (ko) * 2007-05-03 2014-03-18 삼성전자주식회사 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
US20090007036A1 (en) * 2007-06-29 2009-01-01 International Business Machines Corporation Integrated Fin-Local Interconnect Structure
US7767560B2 (en) * 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
EP2073267A1 (en) * 2007-12-19 2009-06-24 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method of fabricating multi-gate semiconductor devices and devices obtained
JP2009194068A (ja) * 2008-02-13 2009-08-27 Toshiba Corp 半導体装置
US7838913B2 (en) * 2008-05-28 2010-11-23 International Business Machines Corporation Hybrid FET incorporating a finFET and a planar FET
WO2010055826A1 (ja) * 2008-11-13 2010-05-20 日本電気株式会社 光変調器とその製造方法
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
TWI451552B (zh) * 2009-11-10 2014-09-01 Taiwan Semiconductor Mfg 積體電路結構
US8344425B2 (en) 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures

Also Published As

Publication number Publication date
US20110156004A1 (en) 2011-06-30
KR101468426B1 (ko) 2014-12-03
HK1176463A1 (en) 2013-07-26
TWI429081B (zh) 2014-03-01
US8344425B2 (en) 2013-01-01
WO2011090577A2 (en) 2011-07-28
EP2519968A2 (en) 2012-11-07
EP2519968A4 (en) 2015-08-05
TW201138116A (en) 2011-11-01
CN102714179A (zh) 2012-10-03
JP2013513973A (ja) 2013-04-22
CN102714179B (zh) 2015-02-25
CN104701181A (zh) 2015-06-10
WO2011090577A3 (en) 2012-02-09
KR20120098831A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5769115B2 (ja) マルチゲートｉｉｉ−ｖ量子井戸構造および方法
US9786786B2 (en) Non-planar quantum well device having interfacial layer and method of forming same
US9691843B2 (en) Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
US10263079B2 (en) Apparatus and methods for forming a modulation doped non-planar transistor
TWI565071B (zh) 具有鍺或三五族主動層的深環繞式閘極半導體裝置
US9825130B2 (en) Leakage reduction structures for nanowire transistors
US20150303258A1 (en) Silicon and silicon germanium nanowire structures
TWI546966B (zh) 形成於相同塊狀基板上的隔離及塊狀半導體裝置
CN108365002B (zh) 具有ⅲ-ⅴ族材料有源区和渐变栅极电介质的半导体器件
EP2901490A1 (en) Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150612

R150 Certificate of patent or registration of utility model

Ref document number: 5769115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees