JP5762267B2 - 基板及び集積回路パッケージ - Google Patents
基板及び集積回路パッケージ Download PDFInfo
- Publication number
- JP5762267B2 JP5762267B2 JP2011269359A JP2011269359A JP5762267B2 JP 5762267 B2 JP5762267 B2 JP 5762267B2 JP 2011269359 A JP2011269359 A JP 2011269359A JP 2011269359 A JP2011269359 A JP 2011269359A JP 5762267 B2 JP5762267 B2 JP 5762267B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric material
- low
- substrate
- base structure
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
Description
Claims (17)
- その内部に形成される複数のビア開口を有する焼結セラミックベース構造と、
少なくとも電源ビア、グランドビアおよび信号ビアを有する、前記複数のビア開口のそれぞれの中の導電性ビアと、
前記焼結セラミックベース構造の上の一部に形成され、開口を有し、3と4との間の誘電定数を有する低k値誘電性物質と、
前記焼結セラミックベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、導電性の電源プレーンおよびグランドプレーン、ならびに、前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ、前記電源ビアの少なくとも1つおよび前記グランドビアの少なくとも1つに電気的に接続されている、キャパシタ構造と、
を備え、
前記キャパシタ構造の前記誘電性レイヤは、300と900との間又は3000と同じ高さの誘電定数を有する高k値の誘電性物質からできており、
前記キャパシタ構造は、
前記焼結セラミックベース構造の上に低k値誘電性物質層を形成し、
前記低k値誘電性物質層をパターニングすることで、前記低k値誘電性物質層の一部を除去して、前記低k値誘電性物質を形成し、
前記焼結セラミックベース構造の上の前記低k値誘電性物質が除去された領域に、前記キャパシタ構造を形成することで形成され、
前記信号ビアは、前記低k値誘電性物質を通じて垂直に伸びるように、前記低k値誘電性物質の前記開口の内部に形成される、
基板。 - 前記複数のビア開口のそれぞれの中の導電性ビアは、複数の信号ビアを備え、
複数の信号ビアのそれぞれは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている、
請求項1に記載の基板。 - 前記基板は、第一の部分および第二の部分を有しており、
前記第一の部分は、前記高k値の誘電性物質を有しており、
前記第二の部分は、前記高k値の誘電性物質を有しておらず、
前記複数の信号ビアは、前記第二の部分に形成される、
請求項2に記載の基板。 - 集積回路ダイのための基板であって、
水平の複数の誘電性レイヤおよび前記複数の誘電性レイヤの2つの間の、複数の金属コンダクタの少なくとも1つの水平のレイヤを有し、複数の垂直に拡張する複数のビア開口を有するベース構造と、
複数のビア開口のそれぞれの中の導電性のビアであって、少なくとも導電性の電源ビア、導電性のグランドビアおよび導電性の信号ビアを有する複数の導電性ビアと、
前記ベース構造の上の一部に形成され、開口を有し、3と4との間の誘電定数を有する低k値誘電性物質と、
前記ベース構造の上のキャパシタ構造であって、水平の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の水平の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ、前記電源ビアの少なくとも1つおよび前記グランドビアの少なくとも1つに電気的に接続されているキャパシタ構造と、
を備え、
前記キャパシタ構造の前記誘電性レイヤは、300と900との間又は3000と同じ高さの誘電定数を有する高k値の誘電性物質からできており、
前記キャパシタ構造は、
前記ベース構造の上に低k値誘電性物質層を形成し、
前記低k値誘電性物質層をパターニングすることで、前記低k値誘電性物質層の一部を除去して、前記低k値誘電性物質を形成し、
前記ベース構造の上の前記低k値誘電性物質が除去された領域に、前記キャパシタ構造を形成することで形成され、
前記導電性の信号ビアは、前記低k値誘電性物質を通じて垂直に伸びるように、前記低k値誘電性物質の前記開口の内部に形成される、
基板。 - 前記ベース構造は、焼結セラミック物質からできている、
請求項4に記載の基板。 - 前記複数の導電性ビアは、複数の信号ビアを備え、
前記複数の信号ビアのそれぞれは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている、
請求項4または請求項5に記載の基板。 - 前記電源ビア、前記グランドビアおよび前記信号ビアは、それぞれ、前記キャパシタ構造の電源コンダクタ、グランドコンダクタおよび信号コンダクタに接続されている、
請求項4から請求項6までの何れか一項に記載の基板。 - 前記ベース構造に接する第一の複数のコンタクトと、
前記第一の複数のコンタクトのそれぞれに対して相互に接続され、前記第一の複数のコンタクトのそれぞれに対してオフセットを有する第二の複数のコンタクトと、
をさらに備える、
請求項4から請求項7までの何れか一項に記載の基板。 - その内部に形成された複数のビア開口を含む焼結セラミックベース構造を有する基板と、
前記複数のビア開口のそれぞれの中の導電性ビアであって、少なくとも電源ビア、グランドビアおよび信号ビアを有する導電性ビアと、
前記焼結セラミックベース構造の上の一部に形成され、開口を有し、3と4との間の誘電定数を有する低k値誘電性物質と、
前記焼結セラミックベース構造の上のキャパシタ構造であって、導電性電源プレーンおよび導電性グランドプレーン、ならびに、前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ、前記電源ビアの少なくとも1つおよび前記グランドビアの少なくとも1つに電気的に接続されているキャパシタ構造と、
前記基板の上に実装され、形成された集積回路を有するダイと、
を備え、
前記キャパシタ構造の前記誘電性レイヤは、300と900との間又は3000と同じ高さの誘電定数を有する高k値の誘電性物質からできており、
前記キャパシタ構造は、
前記焼結セラミックベース構造の上に低k値誘電性物質層を形成し、
前記低k値誘電性物質層をパターニングすることで、前記低k値誘電性物質層の一部を除去して、前記低k値誘電性物質を形成し、
前記焼結セラミックベース構造の上の前記低k値誘電性物質が除去された領域に、前記キャパシタ構造を形成することで形成され、
前記信号ビアは、前記低k値誘電性物質を通じて垂直に伸びるように、前記低k値誘電性物質の前記開口の内部に形成される、
集積回路パッケージ。 - 前記基板は、ダイが実装されるインターポーザ基板であり、
前記インターポーザ基板が実装されるパッケージ基板をさらに備える
請求項9に記載の集積回路パッケージ。 - 前記複数のビアは、前記パッケージ基板の上の複数のコンタクトのそれぞれに対してオフセットを有することなく接続される
請求項10に記載の集積回路パッケージ。 - 前記複数のビアは、複数の信号ビアを備え、
それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンの両方から電気的に切断されている、
請求項9から請求項11までの何れか一項に記載の集積回路パッケージ。 - 水平の複数の誘電性レイヤおよび前記複数の誘電性レイヤの2つの間の、複数の金属コンダクタの少なくとも1つの水平のレイヤを含み、複数の垂直に拡張する複数のビア開口を含むベース構造を有する基板と、
少なくとも電源ビア、グランドビアおよび信号ビアを有する、前記複数のビア開口のそれぞれの中の導電性ビアと、
前記ベース構造の上の一部に形成され、開口を有し、3と4との間の誘電定数を有する低k値誘電性物質と、
前記ベース構造の上のキャパシタ構造であって、水平の電源プレーンおよびグランドプレーン、ならびに、前記電源プレーンと前記グランドプレーンとの間の水平の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ、前記電源ビアの少なくとも1つおよび前記グランドビアの少なくとも1つに電気的に接続されているキャパシタ構造と、
前記基板の上に実装され、形成された集積回路を有するダイと、
を備え、
前記キャパシタ構造の前記水平の誘電性レイヤは、300と900との間又は3000と同じ高さの誘電定数を有する高k値の誘電性物質からできており、
前記キャパシタ構造は、
前記ベース構造の上に低k値誘電性物質層を形成し、
前記低k値誘電性物質層をパターニングすることで、前記低k値誘電性物質層の一部を除去して、前記低k値誘電性物質を形成し、
前記ベース構造の上の前記低k値誘電性物質が除去された領域に、前記キャパシタ構造を形成することで形成され、
前記信号ビアは、前記低k値誘電性物質を通じて垂直に伸びるように、前記低k値誘電性物質の前記開口の内部に形成される、
集積回路パッケージ。 - 前記ベース構造は、焼結セラミック物質からできている
請求項13に記載の集積回路パッケージ。 - 前記導電性ビアは、複数の信号ビアを備え、
前記複数の信号ビアのそれぞれは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている
請求項13または請求項14に記載の集積回路パッケージ。 - 前記電源ビア、前記グランドビアおよび前記信号ビアは、それぞれ、前記複数の金属コンダクタの電源コンダクタ、グランドコンダクタおよび信号コンダクタに接続されている、
請求項13から請求項15までの何れか一項に記載の集積回路パッケージ。 - 前記ダイは、ダイが実装されるインターポーザ基板を介在することなく、前記基板に実装される
請求項13から請求項16までの何れか一項に記載の集積回路パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/746,665 | 2003-12-23 | ||
US10/746,665 US7132743B2 (en) | 2003-12-23 | 2003-12-23 | Integrated circuit package substrate having a thin film capacitor structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547214A Division JP4974681B2 (ja) | 2003-12-23 | 2004-12-17 | 基板を製造する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012084905A JP2012084905A (ja) | 2012-04-26 |
JP5762267B2 true JP5762267B2 (ja) | 2015-08-12 |
Family
ID=34679250
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547214A Expired - Fee Related JP4974681B2 (ja) | 2003-12-23 | 2004-12-17 | 基板を製造する方法 |
JP2011269359A Expired - Fee Related JP5762267B2 (ja) | 2003-12-23 | 2011-12-08 | 基板及び集積回路パッケージ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547214A Expired - Fee Related JP4974681B2 (ja) | 2003-12-23 | 2004-12-17 | 基板を製造する方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7132743B2 (ja) |
JP (2) | JP4974681B2 (ja) |
KR (1) | KR100908946B1 (ja) |
CN (1) | CN100483706C (ja) |
MY (1) | MY146853A (ja) |
TW (1) | TWI251321B (ja) |
WO (1) | WO2005064646A2 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7446389B2 (en) * | 2004-06-17 | 2008-11-04 | Apple Inc. | Semiconductor die package with internal bypass capacitors |
EP1777745A3 (en) * | 2005-10-21 | 2010-05-05 | E.I. Du Pont De Nemours And Company | Power core device including a capacitor and method of making thereof |
US7670919B2 (en) * | 2005-12-30 | 2010-03-02 | Intel Corporation | Integrated capacitors in package-level structures, processes of making same, and systems containing same |
US7405102B2 (en) * | 2006-06-09 | 2008-07-29 | Freescale Semiconductor, Inc. | Methods and apparatus for thermal management in a multi-layer embedded chip structure |
US7724498B2 (en) * | 2006-06-30 | 2010-05-25 | Intel Corporation | Low inductance capacitors, methods of assembling same, and systems containing same |
KR100778227B1 (ko) * | 2006-08-23 | 2007-11-20 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
JP5463908B2 (ja) * | 2007-03-01 | 2014-04-09 | 日本電気株式会社 | キャパシタ搭載インターポーザ及びその製造方法 |
JP2008294423A (ja) * | 2007-04-24 | 2008-12-04 | Nec Electronics Corp | 半導体装置 |
CN101946304B (zh) * | 2008-02-20 | 2013-06-05 | Nxp股份有限公司 | 包括在衬底的两个面上形成的平面形状电容器的超高密度容量 |
CN101882613B (zh) * | 2009-05-04 | 2012-05-23 | 奇景光电股份有限公司 | 具有芯片封圈的集成电路 |
US20100327433A1 (en) * | 2009-06-25 | 2010-12-30 | Qualcomm Incorporated | High Density MIM Capacitor Embedded in a Substrate |
US20110058348A1 (en) * | 2009-09-10 | 2011-03-10 | Ibiden Co., Ltd. | Semiconductor device |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US20120074562A1 (en) * | 2010-09-24 | 2012-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-Dimensional Integrated Circuit Structure with Low-K Materials |
US8637968B2 (en) * | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8502340B2 (en) * | 2010-12-09 | 2013-08-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
US8742541B2 (en) | 2010-12-09 | 2014-06-03 | Tessera, Inc. | High density three-dimensional integrated capacitors |
US9257384B2 (en) | 2012-06-05 | 2016-02-09 | Stats Chippac Ltd. | Integrated circuit packaging system with substrate and method of manufacture thereof |
TWI529906B (zh) * | 2013-12-09 | 2016-04-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
TWI539566B (zh) * | 2014-05-19 | 2016-06-21 | 矽品精密工業股份有限公司 | 封裝基板及封裝結構 |
US9583426B2 (en) | 2014-11-05 | 2017-02-28 | Invensas Corporation | Multi-layer substrates suitable for interconnection between circuit modules |
US9659850B2 (en) | 2014-12-08 | 2017-05-23 | Qualcomm Incorporated | Package substrate comprising capacitor, redistribution layer and discrete coaxial connection |
US10283492B2 (en) | 2015-06-23 | 2019-05-07 | Invensas Corporation | Laminated interposers and packages with embedded trace interconnects |
US9852994B2 (en) | 2015-12-14 | 2017-12-26 | Invensas Corporation | Embedded vialess bridges |
US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US10446487B2 (en) | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
CN110402490B (zh) | 2016-11-18 | 2024-03-12 | 申泰公司 | 填充材料以及基板通孔的填充方法 |
TWI782939B (zh) | 2016-12-29 | 2022-11-11 | 美商英帆薩斯邦德科技有限公司 | 具有整合式被動構件的接合結構 |
US10276909B2 (en) | 2016-12-30 | 2019-04-30 | Invensas Bonding Technologies, Inc. | Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein |
US10629577B2 (en) | 2017-03-16 | 2020-04-21 | Invensas Corporation | Direct-bonded LED arrays and applications |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US20190206786A1 (en) * | 2017-12-28 | 2019-07-04 | Intel Corporation | Thin film passive devices integrated in a package substrate |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
WO2019191621A1 (en) | 2018-03-30 | 2019-10-03 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US11037871B2 (en) * | 2019-02-21 | 2021-06-15 | Kemet Electronics Corporation | Gate drive interposer with integrated passives for wide band gap semiconductor devices |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5563900A (en) * | 1978-11-08 | 1980-05-14 | Fujitsu Ltd | Multilyaer ceramic circuit board |
US4681656A (en) * | 1983-02-22 | 1987-07-21 | Byrum James E | IC carrier system |
US5011725A (en) * | 1987-05-22 | 1991-04-30 | Ceramics Process Systems Corp. | Substrates with dense metal vias produced as co-sintered and porous back-filled vias |
JP2776909B2 (ja) * | 1988-09-14 | 1998-07-16 | 株式会社日立製作所 | キヤリア基板 |
EP0359513A3 (en) | 1988-09-14 | 1990-12-19 | Hitachi, Ltd. | Semiconductor chip carrier and method of making it |
WO1992008606A1 (en) * | 1990-11-19 | 1992-05-29 | The Carborundum Company | Microelectronics package |
US5144526A (en) * | 1991-08-05 | 1992-09-01 | Hughes Aircraft Company | Low temperature co-fired ceramic structure containing buried capacitors |
US6143421A (en) * | 1992-09-17 | 2000-11-07 | Coorstek, Inc. | Electronic components incorporating ceramic-metal composites |
US5614043A (en) * | 1992-09-17 | 1997-03-25 | Coors Ceramics Company | Method for fabricating electronic components incorporating ceramic-metal composites |
JP3688844B2 (ja) * | 1997-02-27 | 2005-08-31 | 京セラ株式会社 | 多層配線基板 |
US6072690A (en) * | 1998-01-15 | 2000-06-06 | International Business Machines Corporation | High k dielectric capacitor with low k sheathed signal vias |
US6016005A (en) * | 1998-02-09 | 2000-01-18 | Cellarosi; Mario J. | Multilayer, high density micro circuit module and method of manufacturing same |
US6178082B1 (en) * | 1998-02-26 | 2001-01-23 | International Business Machines Corporation | High temperature, conductive thin film diffusion barrier for ceramic/metal systems |
US6270601B1 (en) * | 1998-11-02 | 2001-08-07 | Coorstek, Inc. | Method for producing filled vias in electronic components |
US6430058B1 (en) * | 1999-12-02 | 2002-08-06 | Intel Corporation | Integrated circuit package |
JP2001223301A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Ltd | 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ |
US6852436B2 (en) * | 2000-05-18 | 2005-02-08 | Corning Incorporated | High performance solid electrolyte fuel cells |
JP2001358248A (ja) * | 2000-06-13 | 2001-12-26 | Hitachi Ltd | キャパシタを内蔵した回路基板とその製造方法 |
US6407929B1 (en) * | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
US6611419B1 (en) * | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
US6970362B1 (en) | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
TW471067B (en) * | 2000-08-31 | 2002-01-01 | Advanced Semiconductor Eng | Integrated circuit package board which integrates de-coupled capacitor |
JP2003046024A (ja) * | 2001-07-27 | 2003-02-14 | Kyocera Corp | 配線基板 |
JP4634665B2 (ja) * | 2001-08-20 | 2011-02-16 | 富士通株式会社 | キャパシタ内蔵回路基板及びその製造方法 |
JP3825324B2 (ja) * | 2002-01-07 | 2006-09-27 | 京セラ株式会社 | 多層配線基板 |
US6791133B2 (en) * | 2002-07-19 | 2004-09-14 | International Business Machines Corporation | Interposer capacitor built on silicon wafer and joined to a ceramic substrate |
-
2003
- 2003-12-23 US US10/746,665 patent/US7132743B2/en not_active Expired - Fee Related
-
2004
- 2004-03-17 US US10/803,789 patent/US7099139B2/en not_active Expired - Fee Related
- 2004-10-19 MY MYPI20044297A patent/MY146853A/en unknown
- 2004-12-17 KR KR1020067012711A patent/KR100908946B1/ko not_active IP Right Cessation
- 2004-12-17 TW TW093139513A patent/TWI251321B/zh not_active IP Right Cessation
- 2004-12-17 CN CNB2004800384561A patent/CN100483706C/zh not_active Expired - Fee Related
- 2004-12-17 WO PCT/US2004/042753 patent/WO2005064646A2/en active Application Filing
- 2004-12-17 JP JP2006547214A patent/JP4974681B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-26 US US11/494,354 patent/US7504271B2/en not_active Expired - Fee Related
-
2011
- 2011-12-08 JP JP2011269359A patent/JP5762267B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100483706C (zh) | 2009-04-29 |
CN1898795A (zh) | 2007-01-17 |
JP4974681B2 (ja) | 2012-07-11 |
WO2005064646A3 (en) | 2005-08-25 |
US20060270111A1 (en) | 2006-11-30 |
US7504271B2 (en) | 2009-03-17 |
US7099139B2 (en) | 2006-08-29 |
TW200529396A (en) | 2005-09-01 |
US7132743B2 (en) | 2006-11-07 |
JP2007515809A (ja) | 2007-06-14 |
US20050133903A1 (en) | 2005-06-23 |
US20050135043A1 (en) | 2005-06-23 |
WO2005064646A2 (en) | 2005-07-14 |
TWI251321B (en) | 2006-03-11 |
JP2012084905A (ja) | 2012-04-26 |
MY146853A (en) | 2012-09-28 |
KR20060105797A (ko) | 2006-10-11 |
KR100908946B1 (ko) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5762267B2 (ja) | 基板及び集積回路パッケージ | |
JP5285829B2 (ja) | インターポーザおよびその製造方法 | |
US6200400B1 (en) | Method for making high k dielectric material with low k dielectric sheathed signal vias | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
EP0614220B1 (en) | Multichip module and method of fabrication therefor | |
US7029962B2 (en) | Methods for forming a high performance capacitor | |
US7176556B2 (en) | Semiconductor system-in-package | |
CN1314117C (zh) | 集成电路封装结构及集成电路封装方法 | |
US20140287584A1 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
US20220157762A1 (en) | Chip structure and manufacturing method thereof | |
US9893030B2 (en) | Reliable device assembly | |
US20080142964A1 (en) | Tubular-shaped bumps for integrated circuit devices and methods of fabrication | |
CN100481416C (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
US7332805B2 (en) | Electronic package with improved current carrying capability and method of forming the same | |
JP2002527915A (ja) | 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法 | |
US10453787B2 (en) | Method and apparatus for forming multi-layered vias in sequentially fabricated circuits | |
US6878572B2 (en) | High capacitance package substrate | |
CN112509926B (zh) | 一种多芯片封装结构及其制造方法 | |
JPH01143238A (ja) | 半導体装置の製造方法 | |
KR20050069589A (ko) | 반도체 소자의 금속-절연체-금속 커패시터 및 그 제조 방법 | |
JPH02181429A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140605 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140627 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5762267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |