CN101882613B - 具有芯片封圈的集成电路 - Google Patents
具有芯片封圈的集成电路 Download PDFInfo
- Publication number
- CN101882613B CN101882613B CN2009101352651A CN200910135265A CN101882613B CN 101882613 B CN101882613 B CN 101882613B CN 2009101352651 A CN2009101352651 A CN 2009101352651A CN 200910135265 A CN200910135265 A CN 200910135265A CN 101882613 B CN101882613 B CN 101882613B
- Authority
- CN
- China
- Prior art keywords
- seal ring
- integrated circuit
- chip seal
- chip
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明涉及为一种具有芯片封圈的集成电路,包括一集成电路以及一芯片封圈。该芯片封圈包围该集成电路,包括一导电封圈以及一电阻层。该电阻层形成于导电封圈的一缺口,使该芯片封圈的电阻值不等于零。利用该电阻层就可以避免芯片封圈因为制造中机器所产生的磁场通过该芯片封圈产生过大的感应电流,而将封圈烧毁。
Description
技术领域
本发明为一种半导体装置,特别是一种具有芯片封圈(seal ring)的半导体装置。
背景技术
在制造半导体装置时,晶片在制程完毕后要切割成裸晶(die),并封装成芯片(chip)。而这其中最重要的就是要避免芯片中的裸晶受潮,而造成芯片失效或效能降低。已知的一个方法是以金属形成的芯片封圈(seal ring),将裸晶包围起来,用以防止受潮。但芯片在制造过程中可能会因为制造机器所产生的磁场而产生感应电流,造成芯片封圈烧毁,使得芯片的合格率降低。
发明内容
本发明所要解决的技术问题在于提供一种具有芯片封圈的集成电路,可有效避免芯片在制造过程中可能会因为制造机器所产生的磁场而产生感应电流,造成芯片封圈烧毁的问题。
本发明的一实施例为提供一种具有芯片封圈的集成电路,包括一集成电路以及一芯片封圈。该芯片封圈包围该集成电路,包括一导电封圈以及一电阻层。该电阻层形成于导电封圈的一缺口,使该芯片封圈的电阻值不等于零。利用该电阻层就可以避免芯片封圈因为制造中机器所产生的磁场通过该芯片封圈产生过大的感应电流,而将封圈烧毁。
本发明的另一实施例提供一种具有芯片封圈的集成电路的形成方法,包括:形成一集成电路于一基板上;形成一芯片封圈,围绕该集成电路,其中该芯片封圈具有一缺口;以及形成一电阻层于该缺口。
通过本发明,可以有效避免芯片在制造过程中可能会因为制造机器所产生的磁场而产生感应电流,并进而造成芯片封圈烧毁的问题,从而提高芯片的合格率。
附图说明
图1为根据本发明的具有芯片封圈的集成电路的一实施例的示意图;
图2为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图;
图3为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图;
图4为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图;
图5为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图;
图6为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图;
图7为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。
【主要组件符号说明】
11~集成电路
12~导电封圈
13、21、31、41、51、61、71~电阻层
32、52~非导电部
42、62、72~导电部
具体实施方式
下文所讨论的是本发明所揭露的较佳实施例。虽然本说明书在基于本发明的精神以下列实施例说明,但是并非用以限制本发明为该些实施例。本发明所举的实施例仅用以为本说明书的举例说明使用,并非用以限制本发明的观点。
图1为根据本发明的具有芯片封圈的集成电路的一实施例的示意图。芯片封圈包含了导电封圈(conductive ring)12与电阻层13,用以围绕一集成电路11。在本实施例中,集成电路11可以替换为任何相类似的半导体装置。在本实施例中,电阻层13可能为N型井(N well)、P型井(P well)、N型重掺杂多晶硅(N+Poly)或P型重掺杂多晶硅(P+Poly)。利用该电阻层13就可以避免芯片封圈因为制造中机器所产生的磁场通过该芯片封圈产生过大的感应电流,而将封圈烧毁。要注意的是本实施例中,芯片封圈仅以一个电阻层13为例说明,但可将芯片封圈分为多个不连续的段,再以电阻层形成且电性连接于每两段导体封圈之间,使的芯片封圈的电阻值增加,可承受更大的感应电流。
图2为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。与图1不同处在于电阻层21是形成于导电封圈12的缺口的一侧。电阻层21的长度大于导电封圈12的缺口的长度,并与导电封圈12电性连接。在另一实施例中,电阻层21可形成于导电封圈12的缺口的一侧。利用该电阻层21就可以避免芯片封圈因为制造中机器所产生的磁场通过该芯片封圈产生过大的感应电流,而将封圈烧毁。要注意的是本实施例中,芯片封圈仅以一个电阻层21为例说明,但可将芯片封圈分为多个不连续的段,再以电阻层形成且电性连接于每两段导体封圈之间,使的芯片封圈的电阻值增加,可承受更大的感应电流。
图3为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。与图2相比,图3的芯片封圈增加了一个非导电部32,形成于该缺口的另一侧,用以使芯片封圈能更有效的防止湿气进入,避免集成电路11受潮。因为非导电部32并不会导电,因此可以与导电封圈12紧密连接。在本实施例中,非导电部32与电阻层31的位置仅以图3的位置为例说明,并非用以限制本发明于此。在另一实施例中,非导电部32可以设置在导电封圈12的缺口内。
图4为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。与图3相比,图4的芯片封圈增加了一个导电部42,形成于该缺口的另一侧,用以使芯片封圈能更有效的防止湿气进入,避免集成电路11受潮。因为导电部42会导电,因此不可以与导电封圈12电性连接,必需与导电封圈12保持一预定距离,否则导电部42一但与导电封圈12电性连接,就会造成电阻层41失效。在本实施例中,导电部42与导电封圈12是由相同的材料所形成。在本实施例中,导电部42与电阻层41的位置仅以图4的位置为例说明,并非用以限制本发明于此。
图5为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。图5中,电阻层51形成于导电封圈12的缺口内。此外,图5的芯片封圈增加了一个非导电部52,形成于导电封圈12的缺口的内侧,用以使芯片封圈能更有效地防止湿气进入,避免集成电路11受潮。因为非导电部52并不会导电,因此可以与导电封圈12紧密连接。在本实施例中,非导电部52与电阻层51的位置仅以图5的位置为例说明,并非用以限制本发明于此。
图6为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。图6中,电阻层61形成于导电封圈12的缺口内。此外,图6中的芯片封圈增加了一导电部62,设置于导电封圈12的缺口的内侧,用来使芯片封圈能更有效地防止湿气进入,避免集成电路11受潮。因为导电部62会导电,因此不可以与导电封圈12电性连接,必需与导电封圈12保持一预定距离,否则导电部62一但与导电封圈12电性连接,就会造成电阻层61失效。在本实施例中,导电部62与导电封圈12是由相同的材料所形成。在本实施例中,导电部62与电阻层61的位置仅以图6的位置为例说明,并非用以限制本发明于此。
图7为根据本发明的具有芯片封圈的集成电路的另一实施例的示意图。在本实施例中,电阻层71位于芯片封圈的一个角落。图7中的芯片封圈增加了一导电部72来使芯片封圈能更有效地防止湿气进入,避免集成电路11受潮。在本实施例中,导电部72是以一定的角度设置在芯片封圈的左下角。再者,因为导电部72会导电,因此不可以与导电封圈12电性连接,导电部72的两端必需与导电封圈12保持一预定距离,否则导电部72一但与导电封圈12电性连接,就会造成电阻层71失效。在本实施例中,导电部72与导电封圈12是由相同的材料所形成。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉此项技术的人员,在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (14)
1.一种具有芯片封圈的集成电路,其特征在于,包括:
一集成电路;以及
一芯片封圈,包围该集成电路,包括:
一导电封圈,具有一缺口;以及
一电阻层,形成于该缺口,使该芯片封圈的电阻值不等于零。
2.根据权利要求1所述的具有芯片封圈的集成电路,其特征在于,该芯片封圈还包括一第一导电部,形成于该缺口的一侧,该第一导电部与该导电封圈没有电性连接。
3.根据权利要求2所述的具有芯片封圈的集成电路,其特征在于,该第一导电部的长度大于该缺口的长度,且该第一导电部与该导电封圈之间具有一预定距离。
4.根据权利要求2所述的具有芯片封圈的集成电路,其特征在于,该第一导电部的材料与该导电封圈的材料相同。
5.根据权利要求1所述的具有芯片封圈的集成电路,其特征在于,该电阻层为N型井、P型井、N型重掺杂多晶硅或P型重掺杂多晶硅。
6.根据权利要求1所述的具有芯片封圈的集成电路,其特征在于,该芯片封圈还包括一第一非导电部,形成于该缺口的一侧。
7.根据权利要求6所述的具有芯片封圈的集成电路,其特征在于,该第一非导电部的长度大于该缺口的长度,且该第一非导电部与该导电封圈连接。
8.根据权利要求1所述的具有芯片封圈的集成电路,其特征在于,该电阻层形成于该缺口的一侧,且与该导电封圈电性连接。
9.根据权利要求8所述的具有芯片封圈的集成电路,其特征在于,该电阻层的长度大于该缺口的长度。
10.根据权利要求8所述的具有芯片封圈的集成电路,其特征在于,该芯片封圈还包括一第一导电部,形成于该缺口的另一侧,该第一导电部与该导电封圈没有电性连接。
11.根据权利要求10所述的具有芯片封圈的集成电路,其特征在于,该第一导电部的长度大于该缺口的长度,且该第一导电部与该导电封圈之间距有一预定距离。
12.根据权利要求10所述的具有芯片封圈的集成电路,其特征在于,该第一导电部的材料与该导电封圈的材料相同。
13.根据权利要求8所述的具有芯片封圈的集成电路,其特征在于,该芯片封圈还包括一第一非导电部,形成于该缺口的另一侧。
14.根据权利要求13所述的具有芯片封圈的集成电路,其特征在于,该第一非导电部的长度大于该缺口的长度,且该第一非导电部与该导电封圈连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101352651A CN101882613B (zh) | 2009-05-04 | 2009-05-04 | 具有芯片封圈的集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101352651A CN101882613B (zh) | 2009-05-04 | 2009-05-04 | 具有芯片封圈的集成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101882613A CN101882613A (zh) | 2010-11-10 |
CN101882613B true CN101882613B (zh) | 2012-05-23 |
Family
ID=43054575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101352651A Active CN101882613B (zh) | 2009-05-04 | 2009-05-04 | 具有芯片封圈的集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101882613B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1613150A (zh) * | 2002-01-02 | 2005-05-04 | 英特尔公司 | 具有封装内电源的较低外形封装 |
CN1898795A (zh) * | 2003-12-23 | 2007-01-17 | 英特尔公司 | 具有薄膜电容器结构的集成电路封装衬底 |
US20070048896A1 (en) * | 2005-08-30 | 2007-03-01 | International Business Machines Corporation | Conductive through via structure and process for electronic device carriers |
US20070273026A1 (en) * | 2006-02-03 | 2007-11-29 | Siliconware Precision Industries Co., Ltd. | Semiconductor package substrate |
-
2009
- 2009-05-04 CN CN2009101352651A patent/CN101882613B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1613150A (zh) * | 2002-01-02 | 2005-05-04 | 英特尔公司 | 具有封装内电源的较低外形封装 |
CN1898795A (zh) * | 2003-12-23 | 2007-01-17 | 英特尔公司 | 具有薄膜电容器结构的集成电路封装衬底 |
US20070048896A1 (en) * | 2005-08-30 | 2007-03-01 | International Business Machines Corporation | Conductive through via structure and process for electronic device carriers |
US20070273026A1 (en) * | 2006-02-03 | 2007-11-29 | Siliconware Precision Industries Co., Ltd. | Semiconductor package substrate |
Also Published As
Publication number | Publication date |
---|---|
CN101882613A (zh) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101761922B1 (ko) | 반도체 장치 | |
CN101252129B (zh) | 半导体装置 | |
US9337112B2 (en) | Semiconductor device having test structure | |
CN102142509A (zh) | 发光二极管封装体及其形成方法 | |
CN106463537A (zh) | 半导体装置 | |
CN102569392B (zh) | Ldmos晶体管、布局方法和制作方法 | |
CN101882613B (zh) | 具有芯片封圈的集成电路 | |
CN1965412A (zh) | 互补氮化物晶体管垂直和共用漏极 | |
WO2010070304A1 (en) | Improved die seal ring | |
JP5470726B2 (ja) | トレンチゲート構造を有するmos型半導体装置の製造方法 | |
TW201637145A (zh) | 半導體封裝結構及其半導體功率器件 | |
TWI496299B (zh) | 電極結構與使用電極結構的太陽能電池 | |
CN106325585A (zh) | 具静电防护的触控结构 | |
CN104266553B (zh) | 一种电火工品组件 | |
CN102610495A (zh) | 半导体电阻器制造方法、半导体电阻器以及电子设备 | |
CN105336730A (zh) | 用于首层金属至栅极的异常检测的层间介质测试结构 | |
TWI462168B (zh) | 具有晶片封圈的積體電路與形成方法 | |
TWI553821B (zh) | 靜電放電防護結構 | |
CN102299153B (zh) | 具有低栅极输入电阻的功率半导体组件及其制作方法 | |
CN1518769A (zh) | 闸流体结构及具此闸流体结构之过电压保护装置 | |
CN102738141A (zh) | 半导体结构及其制造方法与操作方法 | |
CN207458951U (zh) | 肖特基二极管 | |
CN105097889A (zh) | 半导体元件的终端结构及其制造方法 | |
TWI583003B (zh) | 半導體元件 | |
TW202322339A (zh) | 用以偵測漏電流的二極體測試模組及其測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |