CN110402490B - 填充材料以及基板通孔的填充方法 - Google Patents

填充材料以及基板通孔的填充方法 Download PDF

Info

Publication number
CN110402490B
CN110402490B CN201780083965.3A CN201780083965A CN110402490B CN 110402490 B CN110402490 B CN 110402490B CN 201780083965 A CN201780083965 A CN 201780083965A CN 110402490 B CN110402490 B CN 110402490B
Authority
CN
China
Prior art keywords
substrate
lead
channel
paste
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780083965.3A
Other languages
English (en)
Other versions
CN110402490A (zh
Inventor
蒂姆·莫布利
鲁彭·莱昂·科伊谢扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samtec Inc
Original Assignee
Samtec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samtec Inc filed Critical Samtec Inc
Priority to CN202210211947.1A priority Critical patent/CN114743949A/zh
Publication of CN110402490A publication Critical patent/CN110402490A/zh
Application granted granted Critical
Publication of CN110402490B publication Critical patent/CN110402490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00Compositions for glass with special properties
    • C03C4/14Compositions for glass with special properties for electro-conductive glass
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C03C8/18Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions containing free metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00Glasses, glazes or enamels with special properties
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2205/00Compositions applicable for the manufacture of vitreous enamels or glazes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836Oblique hole, via or bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1006Non-printed filter
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0182Using a temporary spacer element or stand-off during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Abstract

公开了膏体,其被配置成涂布基板的通道。当膏体烧结时,膏体变为导电,从而将电信号从通道的第一端传递到与通道的第一端相对的通道的第二端。金属化的膏体含有无铅玻璃熔块,并且具有足以匹配基板的热膨胀系数,以免膏体、基板或二者在烧结期间破裂。

Description

填充材料以及基板通孔的填充方法
相关申请的交叉引用
本申请要求于2016年11月18日提交的美国专利申请62/424,214号、于2016年11月18日提交的美国专利申请62/424,262号以及于2016年11月18日提交的美国专利申请62/424,282号的权益。上述每一项申请的公开在此通过援引并入,如同其全部内容在本文中阐述一样。
公开的领域
本公开涉及在基板中创建通道并用材料填充通道的方法,以连接集成电路供电子应用中使用。
背景
半导体器件持续响应市场对更快、更小、更高数据和更便宜的器件需求。器件被期望以更快的速度、更小的尺寸提供更多功能并且具有电和光信号的能力。这需要一种新的封装方案,该方案可以将诸如逻辑电路、存储器、电源、显卡(graphics)、传感器和其他集成电路以及诸组件之类的各种各样的器件集成在单个封装中,其中通过使这些器件间极为靠近实现改善的电性能。
玻璃基板中的微小的通孔通常填充有金属化的材料,并且可以用作玻璃基板的顶表面和底表面之间的电连接器,以将电信号和电流传输到半导体或其他器件。玻璃和玻璃态基板包括硼硅酸盐、石英、蓝宝石和具有专为特定应用而设计的韧性、压力敏感性、热膨胀性、介电性能和透明度的其他基板。
在美国专利9,374,892号中公开了一种用于金属化玻璃基板的系统,该专利的公开内容在此通过援引并入,如同其全部内容在本文中阐述。在美国专利9,691,634号中公开了另一种用于金属化玻璃基板的系统,该专利的公开内容通过引用结合于此,如同其全部内容在本文中阐述一样。
发明内容
本公开的特征在于一种处理基板的方法,以供在半导体应用使用。在一些实施例中,该方法包括使用厚膜技术以金属化膏状材料填充基板的通道,在金属化之后将基板平面化以清洁和平整基板的表面,用至少一个重布线(redistribution)层涂布基板的表面,该至少一个重布线层是金属、金属氧化物、合金、聚合物或其组合的。
本公开的特征还在于在基板中创建通道的方法。在一些实施例中,该方法包括在创建通道和后续工艺期间强化基板以增加耐久性,用保护层处理基板的表面,在基板中创建通道,以及热处理基板来修复基板制造过程中的损坏。
在一些实施例中,该方法包括对通道桶法涂布至少一层,固化经涂布的通道,金属化通道和热处理基板。在一些实施例中,该方法还包括在桶涂布之前强化基板和/或热处理以释放应力以增加耐久性。在一些实施例中,该方法还包括在填充之前清洁基板。
在一些实施例中,膏状材料用于填充通道以改善基板的粘附性、传导性和气密性。在一些实施例中,膏状材料包含金属、玻璃熔块组分、溶剂、树脂和惰性添加剂。膏状材料可包括传导性金属、玻璃熔块组分、溶剂、树脂和惰性添加剂。
通道可以被配置为贯穿通道、盲通道、埋通道或其组合。通道可以是基板内部的通道、由基板的外表面界定的通道,或者可以包括内部通道以及由基板的外表面界定的通道两者。通道可以被配置为沿竖直方向延伸的孔、沿垂直于竖直方向的方向延伸的通道,或者可以包括竖直通道和垂直通道两者。替换地或附加地,通道可包括相对于竖直方向和垂直于竖直方向的方向两者斜向延伸的通道。一个或多个通道沿其各自的长度基本上是线性的。替换地或附加地,一个或多个通道可沿最多达各自总长的长度的至少一部分弯曲。
附图简述
本文描述的任何特征或特征的组合包括在本公开的范围内,只要任何这样的组合中所包括的特征根据上下文、本说明书和本领域普通技术人员的常识明显不相矛盾。在以下详细描述和权利要求以及以下附图中,本公开的其他优点和方面是显而易见的,其中:
图1是根据一个实施例的基板和经填充通孔的横截面图;
图2是根据一替代实施例的基板的横截面图;
图3A是根据一个实施例的基板的截面侧视图;
图3B是根据一个实施例的基板的截面侧视图;
图3C是根据一个实施例的基板的截面侧视图;
图3D是根据一个实施例的基板的截面侧视图;
图3E是根据一个实施例的基板的截面侧视图;
图4是根据一个实施例的基板和经填充通孔的横截面图;
图5是根据本公开的基板和经填充通孔的横截面图;
图6是根据本公开的基板和经填充通孔的横截面图;
图7示出了根据本公开的金属化通孔的横截面示意图;
图8示出了根据本公开的设置在基板表面和金属化通孔上的重布线层的横截面示意图;
图9示出了根据本公开的设置在基板表面和金属化通孔上的重布线层的横截面示意图;
图10A至10E示出了根据本公开的经填充通孔的诸替代实施例的示意图;
图11A是根据本公开的实施例构造的基板的示意性透视图;
图11B是根据本公开的实施例构造的基板的示意性截面侧视图;
图11C是根据本公开的实施例构造的具有凹部的基板的示意性透视图;
图11D是根据本公开的实施例构造的具有凹部的基板的示意性截面侧视图;
图11E是根据本公开的实施例构造的具有凹部的基板的示意性截面侧视图;
图11F是根据本公开的实施例构造的具有凹部的基板的示意性截面侧视图;图11G是根据本公开的实施例构造的具有凹部的基板的示意性截面侧视图;图11H是根据本公开的实施例构造的具有凹部的基板的示意性截面侧视图;
图12A是包括多个彼此接合的基板的系统的示意性侧截面侧图;
图12B是图12A中所示的诸基板间一接口处的焊缝的横截面图;
图12C是图12A中所示结构的的导孔(via)的放大透视图;
图12D是图12A中所示结构一部分的透视图;
图13A是根据一个示例的传导性部件的示意性截面侧视图;
图13B是图13A中所示的传导性部件的第一基板和第二基板的示意性截面侧视图;
图13C是图13B中所示的第一基板和第二基板的示意性截面侧视图,示出了金属化的第二基板的中间通孔和凹部;
图13D是图13C中所示的第一基板和第二基板的示意性截面侧图,示出了彼此附连的第一基板和第二基板;
图13E是图13D中所示的第一基板和第二基板的示意性截面侧视图,示出了金属化的传导性部件的通孔;以及
图13F是类似于图13A的传导性部件的示意性截面侧视图,但是包括根据一个实例的单个同质(homogenous)单片基板。
详细描述
本公开认识到当金属化基板具有生物相容性(biocompatible)时,金属化基板的某些应用可以受益。因此,根据下面阐述的某些示例所构造的金属化基板可以是无铅的。本发明者已经发现,铅会与诸如铜的金属的粒子相互作用,产生一种足够导电的膏体,这种膏体可以在足够低的温度下烧结,以避免损害基板的完整性。本公开提供一种无铅膏体,该膏体具有较低的烧结温度和足够的导电性。
创建通孔
如本文中所用,“孔”和“通孔”可以互换使用。正如这里使用的,“基本上”一词被定义为所指定的是大部分。如本文中所用,“部分地”一词被定义为所指定的达到一定程度但不是全部地。如本文中所用,“完全地”一词被定义为所指定的全部地或完全地。
现在参照图1-11H,本公开的特征在于创建基板中通孔的方法。基板可以是玻璃基板。在一些实施例中,方法包括在孔创建及随后的处理中强化玻璃基板以增加耐久性,用保护层处理玻璃基板的表面,在玻璃基板中创建孔,以及热处理玻璃基板来修复源自孔创建过程的损坏。玻璃基板可由硼硅酸盐制成。在另一个示例中,玻璃基板可以由石英制成。又或者,玻璃基板可以由以下中的一者或多者直至全部制成:硼硅酸盐、铝硅酸盐以及包括单晶石英和合成石英的石英。或者,玻璃基板可由任何合适的替代的玻璃基板材料或其组合物制成。又或者,基板可以由蓝宝石、硅、氧化锌、包括钇稳定化(yttria-stabilized)氧化锆、陶瓷或其组合的氧化锆制成。在一些示例中,玻璃基板可以是无铅的,即可以不含铅、铅氧化物、铅合金、铅化合物和所有铅成分。在一个示例中,基板的热膨胀系数可以从约每摄氏度0.05ppm到每摄氏度约15ppm。应该从本文的描述中了解到,可以使用本文描述的无铅膏体在高于400摄氏度的温度对基板进行金属化。
术语“无铅”、“不含铅”及其派生词可以表示铅含量符合《有害物质限用指令》(RoHS)的规范。在一个示例中,术语“无铅”、“不含铅”及其派生词可以表示以重量计的铅含量小于.1%。替换地或附加地,术语“无铅”、“不含铅”及其派生词可以表示以容量计的铅含量小于0.1%。在另一个示例中,“无铅”、“不含铅”及其派生词可以表示铅的含量低于100百万分率(ppm)。
在一些实施例中,通过加热玻璃基板来强化玻璃基板。在一些实施例中,通过退火玻璃基板进行热处理。
在一些实施例中,保护层在孔的创建过程中接住碎屑并保护表面。在一些实施例中,保护层被印刷、层压、喷涂或旋转涂布于玻璃基板上。在一些实施例中,保护层包括有机材料,诸如乳剂(Emulsitone)或等效材料。在一些实施例中,保护层是聚合物涂层或膏体。
在一些实施例中,通过蚀刻玻璃基板而创建孔。在一些实施例中,孔被干蚀刻在玻璃基板中。在一些实施例中,孔被湿蚀刻在玻璃基板中。在一些实施例中,保护层是都已被成像的感光性聚合物、光刻胶或沉积材料或化合物,诸如氮化硅、铬、钨和金及其组合物。在一些实施例中,保护层的一部分暴露于紫外线下,基于正性或负性的光刻胶类型,使感光性聚合物硬化并防止经硬化的感光性聚合物被蚀刻,或正相反。在一些实施例中,保护层被开发用于在玻璃基板的表面上创建孔。在一些实施例中,孔被蚀刻成至少部分地通过玻璃基板的厚度。在一些实施例中,孔被蚀刻成完全地通过玻璃基板的厚度。在一些实施例中,在孔被创建后,感光性聚合物被化学溶液去除。在一些实施例中,为了蚀刻玻璃中的孔,保护层被敷到玻璃晶圆片的两侧。
在一些实施例中,孔是被激光创建的。在一些实施例中,激光应用于玻璃基板的表面。在一些实施例中,激光的波长在45纳米到24微米(.mu.m)之间。在一些实施例中,激光的脉冲持续时间在1飞秒到120纳秒之间。在一些实施例中,激光创建的孔在填充前先被化学蚀刻。在一些实施例中,在激光处理之前,将涂层敷于玻璃表面。在一些实施例中,涂层包括聚合物、膜或膏体,该聚合物、膜或膏体吸收激光的波长,从而降低在玻璃中创建孔所需的热量水平。在一些实施例中,在孔被创建后,通过化学方式、机械方式,或兆声波振动和/或超声波振动随后去除涂层。孔的形状通常取决于用于创建孔的方法和参数。
在另一个实施例中,可以使用原位选择性激光刻蚀(in-volume selective laseretching,ISLE)在基板中创建一个或多个通道。特别地,激光被选择性地应用于基板的至少一个区域,以相对于基板的其余部分改变该至少一个区域的特性或活化(activate)该至少一个区域。在一个示例中,激光辐照至少一个区域以产生被活化的至少一个区域。因此,被活化的至少一个区域适合在蚀刻剂的作用下去除玻璃,而在蚀刻剂的存在下不去除基板的其余部分。例如,被活化的至少一个区域的蚀刻速率可以是基板未被活化的其余部分的蚀刻速率的数百至数千倍。因此,可以用任何合适的蚀刻剂蚀刻基板,以将基板材料从至少一个区域中去除,从而界定基板中的通道。例如,蚀刻步骤可以是湿蚀刻步骤。蚀刻剂可以是氢氧化钾或氢氟酸,或者是上述两者之一和其他酸的组合物,该蚀刻剂在激光辐照区域的蚀刻率高于未辐照区域。该蚀刻剂可以在蚀刻之前或蚀刻期间被加热。
在辐照过程中,激光可以沿至少一个区域递增地前进,在依次相互间隔开的位置反复地辐照基板。例如,激光可以沿着该区域以5微米的增量或者任何适合的替代增量(包括其分数)前进,该增量适合改变该至少一个区域相对于基板其余部分的性能。认识到,激光可以应用于基板中任何所需位置。因此,应该认识到,可以使用ISLE处理在基板中创建外部通道和内部通道之一或两者。外部通道可以由基板的最外层外部表面界定。内部通道可以通过基板的至少一部分延伸,使得内部通道的各个侧面沿着与通道长度垂直的平面被基板包围。
此外,通道可以根据需要界定最大横截面尺寸。例如,最大横截面尺寸可以小至大约5微米,并且可以根据需要达任何合适的尺寸。在一个示例中,最大横截面尺寸可以从几微米(诸如大约5微米)到大约3000微米,其中包括大约100微米,包括大约400微米并且包括大约2000微米。在一个示例中,区域可以在至少一个位置处延伸到基板的至少一个外部表面,使得蚀刻剂可以去除由激光界定的至少一个区域,以界定基板中的至少一个通道,该至少一个通道诸如是多个通道。蚀刻步骤可以进一步在基板的外表面中创建至少一个开口。如本文更详细的描述地,在一个示例中,蚀刻可以创建至少一对开口,这有助于通道内基板的金属化。
然而,应该理解的是,通道可以按照所需的任何适当方法创建。例如,作为ISLE处理的替代,激光源可以烧蚀基板的至少一个区域,以产生一个或多个通道,直至所有通道。虽然创建至少一个通道的两种方法都是可行的,但是应该认识到,ISLE处理可以减少通道形成后基板中的残余应力。
填充通孔
本公开的特征在于一种填充玻璃基板中的通孔的方法。在一些实施例中,方法包括对通孔的金属化,然后进行热处理。在一些实施例中,方法还包括在孔的侧壁上涂布至少一层膏状材料,并在金属化之前对涂布过的孔进行热处理。在一些实施例中,方法还包括在涂布孔的侧面之前强化玻璃基板以提高耐久性。在一些实施例中,方法还包括在填充前清洗玻璃基板。
在一些实施例中,通过在40℃到1200℃之间的温度固化来热处理玻璃基板,对于硼硅酸盐玻璃和有机层压材料在诸如40℃到815℃之间固化,而对于合成石英和陶瓷基材料在40℃到1600℃之间固化。在一些实施例中,热处理玻璃基板可实现内部和表面金属化层之间的密封性和互连性。
在一些实施例中,孔的侧面的涂层与通孔方向平行。在一些实施例中,在孔的侧面对孔涂布有机金属化合物,诸如硅、钛、钨、钼或钴基化合物。在一些实施例中,在孔的侧面对孔涂布富含玻璃的膏体。在一些实施例中,在孔的侧面的涂层是通过玻璃润湿(wetting)来完成的。在一些实施例中,通过与孔表面的反应相互作用,在孔的侧面进行涂布。在一些实施例中,对于硼硅酸盐玻璃材料,孔的侧面的涂层在40℃到1090℃之间的温度被热处理。
在一些实施例中,在孔的侧面涂布第一层,以促进对基板的粘附。在一些实施例中,随后的层针对传导性和性能。在一些实施例中,性能被定义为电子信号沿着金属化材料的输入和输出,该金属化材料沿玻璃基板的至少一个通道延伸。在一些实施例中,性能被定义为从玻璃基板的第一表面到玻璃基板的第二表面的电力输入和输出。
膏状材料可以导热。替换地或附加地,膏状材料还可以导电。在一些实施例中,膏状材料包括一种或多种金属或合金、玻璃熔块成分、溶剂、树脂、传导性或非传导性惰性添加剂或其混合物。
例如,膏体可以包括添加剂材料粒子。所添加的材料的粒子可以包括非导电粒子和导电粒子之一或两者。在一个示例中,添加剂可以降低膏体的热膨胀系数。替换地或附加地,添加剂可以促进膏体到基板的粘附。除了六硼化镧以外,添加剂还可包括硅、锌、铜的氧化物和氧化铝粒子。传导性添加剂可以包括导电性比块体银的导电性小但比硅的导电性大的材料,或者可以是该材料的氧化物、合金或该材料、该材料的氧化物或该材料的合金的混合物中的至少一种。传导性添加剂的热膨胀系数还可以小于铜的热膨胀系数,并且大于2.5ppm/℃。在一些示例中,添加剂可以包括硅、钨和钼。添加剂可以包括诸金属、其氧化物、其化合物以及其混合物。在一个示例中,添加剂可以包含以下中的一者或两者:钼和Al2O3,它们的氧化物、它们的化合物和它们的混合物。在另一个示例中,添加剂可以包括以下中的一者或多者直至全部:铜、锌、硅、钨、它们的氧化物、它们的化合物和它们的混合物。替换地或附加地,添加剂可以包括半导体材料,诸如硅、硅的氧化物、硅的化合物及硅的混合物。在一个示例中,添加剂可以包括以下中的一者或多者直至全部:Cu2O、ZnO和SiO2。替换地或附加地,添加剂可以是非传导性的。
在一些实施例中,膏状材料是厚膜膏体,包含玻璃熔块和导体。在一些实施例中,导体是铜、银、镍或金。在一些实施例中,孔完全地被镀覆。在一些实施例中,孔部分地被镀覆。在一些实施例中,使用传导性聚合物来完全地填充孔。在一些实施例中,传导性聚合物包括填料金属。在一些实施例中,填充金属是与导体相兼容的纯金属。在一些实施例中,填料金属是与导体相兼容的涂布的金属。在一些实施例中,硅化合物或助粘剂在膏体中。在一些实施例中,传导性聚合物在大约40℃到大约515℃的温度范围内固化,以使传导性聚合物填料金属烧结并粘附到在孔本身或孔壁中的导体。在一些实施例中,对于D50(粒度(particle size)分布50%),金属的粒度范围从大约0.01微米到大约24微米。本文使用的“大约”一词可以指所引用值的加减10%。
在一些实施例中,通过镀覆使孔被金属化。在一些实施例中,通过涂敷厚膜膏状成分使孔被完全地金属化。在一些实施例中,通过涂敷部分厚膜膏状成分,使孔被金属化。在一些实施例中,金属化物完全填充孔。在一些实施例中,金属化物部分地填充孔。在一些实施例中,孔内的任何剩余空间都由传导性聚合物填充。在一些实施例中,传导性聚合物包括纯金属、涂层粒子以及纯粒子和涂层粒子的混合物。在一些实施例中,聚合物包括传导性金属固化材料,该金属固化材料是铜和/或银和/或金填充的。
在一些实施例中,对于D50(粒度分布50%),使用尺寸在0.01微米至24微米范围内的传导性粒子,在40℃至515℃范围内热固化金属固化材料。在一些实施例中,使用紫外线或等效光化辐照或紫外线辐照和热的组合,或完全地热固化来固化传导性聚合物。在一些实施例中,传导性粒子的外表面为铜和/或银,和/或金。在一些实施例中,传导性粒子的芯与外表面不同。
膏状材料
本公开的特征在于至少一种导电材料,其被配置成至少部分地填充基板的至少一个通道。至少一种导电材料可以是无铅的,意味着至少一种导电材料可以不含铅:包括不含铅氧化物、铅合金、铅化合物和所有含铅成分的物质。至少一种导电材料还可以提供玻璃基板的改善的粘附性和密封性。如以下更具体地描述的,在一些实施例中,至少一种导电材料可被配置成在至少一个通道内侧被电镀到基板。应该理解,除非另有说明,至少一种导电材料可以是适用于在至少一个通道中对基板金属化的任何材料。
例如,在一些实施例中,至少有一种导电材料可以配置为膏体。在一些实施例中,膏体包括导电材料,诸如金属、玻璃熔块成分、溶剂、树脂、传导性或非传导性惰性添加剂或其混合物。在一些实施例中,膏状材料包括金属混合物、玻璃熔块成分混合物、溶剂混合物、树脂混合物以及传导性或非传导性惰性添加剂混合物。因此,应该理解,膏体可以包括载体,诸如溶剂、树脂或其混合物,以及载体中的导电粒子。在一些实施例中,膏状材料是无铅的,意味着膏状材料可以不含铅:包括不含铅氧化物、铅合金、铅化合物和所有含的物质。因此,膏状材料能够用于需要生物相容性的应用。因此,在一些实施例中,应该理解,玻璃熔块也可以是无铅的,意味着玻璃熔块可以不含铅:包括不含铅氧化物、铅合金、铅化合物和所有含铅成分的物质。
按照国防部密封测试方法标准的定义,气密性是指具有设计的内腔的微电子和半导体器件的密封的有效性。气密性的失效标准取决于应用,并由国防部的密封测试方法标准所定义。
按照本文的定义,“改进的粘附”一词是指金属化剥离超过约1牛顿。不良粘附是指金属化剥离等于或小于1牛顿。可以包括标准的粘附剥离方法(杜邦H-02134)或焊入经烧焊盘的焊丝。
在一些实施例中,导电粒子可以定义金属。在一些示例中,金属可以是纯金属。在一些实施例中,金属包括金属化合物。在一些实施例中,金属与该金属的氧化物及化合物及其混合物相结合。在一些实施例中,导电粒子可包括铜、银、金、铂、镍、钨、钼、硅、铝、锌、钡、硼、铋、钛、金属化合物或其组合物。在一些示例中,粉末可以包含铜粒子或其氧化物、合金或混合物中至少一者的粒子。例如,粉末可以包含氧化铜粒子。此外,无铅玻璃熔块基本上不含铋和铋的氧化物、铋合金以及铋的混合物。如本领域普通技术人员所理解的,如关于铋所用的“基本上不含”一词意味着玻璃熔块可以包含微量铋,只要铋的数量不足以与足够量的铜产生脆的金属间化合物以危害沿玻璃基板的至少一个通道延伸的金属化材料的完整性。例如,在一个示例中,基本上不含铋的无铅玻璃熔块可以含有以重量计少于1%的铋。替换地或附加地,基本上不含铋的无铅玻璃熔块可以含以容量计少于1%的铋。在另一个示例中,无铅玻璃熔块可以不含铋。在一个示例中,玻璃熔块还可以包括硅、铝、硼、锌、钡、镁、锂、钾和钙中至少一者的氧化物或其化合物。
在其他示例中,无铅玻璃熔块可以包括铋,导电粉末可以包括导电粒子,该导电粒子在铋存在时不会产生脆的金属间化合物。例如,导电粒子可以包括金粒子或银粒子。替换地或附加地,导电粒子可以包括金的氧化物或金合金,或者金的氧化物或金合金的混合物。替换地或附加地,导电粒子可包括银的氧化物或银合金,或者银的氧化物或银合金的混合物。例如,导电粉末可以包括金的氧化物粒子或银的氧化物粒子。应当理解,除非另有说明,“或”一词在本文中与多个元素联用时,旨在包括一个或多个直至所有元素。此外,除非另有说明,本文使用的“或”一词旨在与本文使用的“至少之一”一词同义地使用。
在一些实施例中,金属导电粒子被配置为粉末,对于D50(粒度分布为50%),该粉末的粒度在0.01微米至24微米之间。粒度可以在粒子的最大横截面尺寸处测量。在一些实施例中,粒子可以是球形的,因此最大横截面尺寸界定粒子的直径。在另一示例中,部分或全部粒子的形状可以是不规则的。在一些实施例中,可以将具有不同粒度和形状的粉末的组合相混合以供通孔填充应用。在一个示例中,粉末可以是基本上球形的。例如,粉末可以是球形的。
在一些实施例中,金属包括涂层的粒子。在一些实施例中,金属包括传导性粉末,其中传导性粉末包括芯,其中芯涂布有铜、银、金、铂、镍、钨、钼、硅、铝、锌、钡、硼、铋、钛或其组合物。
在一些实施例中,玻璃熔块成分包括玻璃熔块的混合物。在一些实施例中,玻璃熔块成分包括以下材料之一或多者的氧化物和化合物:Ag、Al、B、Bi、Ce、Cu、Co、F、PbZn、Zr、Si、Ba、Ru、Sn、Mg、Te、Ti、V、Na、K、Li、Ca以及P。在其它实施例中,玻璃熔块成分可以是无铅的,这意味着玻璃熔块成分不包含铅:包括不含铅氧化物、铅合金、铅化合物和所有含铅成分的的物质。因此,玻璃熔块成分可以包括以下材料之一或多者的氧化物和化合物:Zn、Ba、B、Si、Al、Ca、Li、Na、K、V、Te、Sr、Sn、P。对于D50(粒度分布为50%),玻璃熔块的粒度可以在0.01微米至24微米的范围。在一些实施例中,玻璃熔块成分以重量计为金属化膏体的大约1%至大约20%,并包含玻璃熔块的混合物。
在一些实施例中,溶剂包括松油醇、十二碳醇酯(Texanol)、陶氏的P系列醇醚(Dowanol)、丁基卡必醇、丁基卡必醇乙酸酯、甲基-乙基-丁基醚(methyl-ethyl-butylethers)、用于固化或烧制应用的在厚膜技术中使用的类似溶剂,或其组合。
在一些实施例中,树脂包括乙基纤维素基组合物和混合物。在一些实施例中,树脂包括类似于乙基纤维素基组合物和混合物的树脂系统。在一些实施例中,树脂是天然的、合成的或其组合。树脂通常用适当的溶剂溶解以产生粘性载体。粘性载体可具有在纯蜂蜜的20%以内的粘度。该载体系统用于分散厚膜膏体中的各种成分,以供印刷、图案化和通孔填充应用。
在一些实施例中,惰性添加剂可以降低膏体的热膨胀系数,以更好地匹配基板的热膨胀系数。替换地或附加地,惰性添加剂可以促进膏体与基板的粘附。在一个示例中,惰性添加剂可以包括以下之一或多者直至全部:钨、钼、铝、锌、锆、硅、镧、钌、钴、镍,钨、钼、铝、锌、锆、硅、镧、钌、钴、镍的化合物和钨、钼、铝、锌、锆、硅、镧、钌、钴、镍的氧化物,或者上述的混合物。
在一些实施例中,使用在厚膜技术中典型的三辊轧机和/或其他途径或其组合来混合和分散膏状材料。在一些实施例中,膏状材料通过印刷、挤压、滴涂(dispensing)、涂布、注射或其组合来填充孔。在一些实施例中,填充的孔在空气、氮气、掺杂的氮气、CO/CO2、真空、其他惰性环境或其组合中被固化和/或烧制,以防止或最小化诸如铜之类的传导性粉末的氧化。
可以认识到,涂敷到基板通道上的诸如膏体之类的单一导电材料可以适合于获得所需要的电性能。在一个示例中可以认识到,添加的膏体可以是不导电的。然而,在膏体烧结后,膏体可以变得导电。然而,进一步认识到,通过包括具有不同D50粒度的导电粒子,可以进一步减小或消除基板中沿通道的微孔的存在,使较小的粒度能够填充微孔。例如,膏体可以具有两种、三种或更多不同D50粒度的导电材料。进一步认识到,通过将第一传导性材料和第二传导性材料引入通道,还可以减小或消除通道中微孔的存在。第一传导性材料和第二传导性材料可配置为第一膏体和第二膏体。第一膏体可以占据通道的中间部分,而第二膏体可以占据延伸到基板100的外表面的通道的外部。第一膏体可以具有大约250帕斯卡秒(PA.S)至大约400PA.S的粘度。第二膏体可以具有大约30PA.S至大约80PA.S的粘度。因此,第二膏体可以在通道中从第一膏体延伸到基板的外表面。在一个示例中,第二膏体可以在导孔形成后金属化玻璃的外表面。因此,第二膏体的密度可以比第一膏体的密度大,从而允许玻璃表面的金属化,例如使用玻璃表面的膜金属化,其中玻璃表面的金属化与导孔电连接。可以认识到,第二膏体可以金属化与导孔电连接的一个以上外玻璃表面。
在一个示例中,第一膏体和第二膏体的导电粒子可以有不同的D50粒度。例如,第一膏体可以包括具有第一D50粒度的第一导电粒子,而第二膏体可以包括具有第二D50粒度的第二导电粒子。第一D50粒度可以不同于第二膏体的D50粒度。例如,第二D50粒度可以小于第一D50粒度。第一导电材料的粒子可以具有范围在大约10纳米至大约2000纳米之间的D50粒度。第二导电材料的粒子可以具有范围在大约10纳米至大约24微米之间的D50粒度。此外,第一导电材料的粒子可以具有第一D50外区,而第二导电材料的粒子可以具有第二D50外区,该第二D50外区小于第一导电材料的所有其他D50外区。类似地,第一D50外区可以大于第二导电材料的所有其他D50外区。
替换地或附加地,第一膏体和第二膏体可以具有不同密度的粒子。在一个示例中,第一膏体可以具有导电粒子的第一密度,而第二膏体可以具有导电粒子的第二密度,该第二密度大于第一密度。
又替换地或附加地,第一膏体的第一传导性粒子可以与第二膏体的第二传导性粒子具有相同或不同的化学成分。因此,第一膏体可以包括第一金属,而第二膏体可以包括与第一金属不同的第二金属。
又替换地或附加地,第一膏体的第一载体(即,溶剂和树脂中至少一者或两者)可以与第二膏体的第二载体(即,溶剂和树脂中至少一者或两者)具有相同或不同化学成分。载体可以包括乙基纤维素树脂和非乙基纤维素树脂之一或两者。载体还可以包括溶剂,诸如市场上能买到的在田纳西州金斯波特市拥有营业场所的伊士曼化学公司的一种或多种十二碳醇酯溶剂;松油醇溶剂,以及乙二醇醚,诸如市场上能买到的在密歇根州米德兰市有营业场所的的陶氏化学公司的P系列醇醚(Dowanol)。
需要减少或消除裂纹的形成,该裂纹可影响基板和传导性材料之一或两者的电气性能。在不受理论约束的情况下,认为基本匹配至少一种传导性材料和基板的热膨胀系数,有助于减少或消除此类裂纹的形成。例如,可以设想,至少一种传导性材料的热膨胀系数可以在基板热膨胀系数的大约50%或更小范围内。具体而言,在一个示例中,设想至少一个传导性材料的热膨胀系数可以在基板热膨胀系数的大约25%或更小范围内。当传导性材料包括第一传导性材料和第二传导性材料,第一传导性材料可以具有第一热膨胀系数,而第二无铅传导性材料可以具有第二热膨胀系数,其中第二热膨胀系数匹配第一热膨胀系数和基板的热膨胀系数。在一个示例中,第一热膨胀系数和第二热膨胀系数可以在彼此和基板的热膨胀系数的大约25%的范围内。例如,取决于所使用的玻璃类型,至少一种传导性材料和基板的热膨胀系数的范围可以从大约0.01到大约11,其中包括从大约3到大约5.5,包括从大约4到大约5。除非另有说明,本文的热膨胀系数以百万分率(ppm)每摄氏度为计量单位。
在一个示例中,膏体可以包括硅,硅的热系数小于诸如铜之类金属材料的。因此,可以将膏体的热膨胀系数降低到基板的热膨胀系数的25%以内。然而,硅不是电导体。在一些示例中,期望将膏体的热膨胀系数降低到基板的热膨胀系数的25%以内,在该膏体中包括电导率比硅的电导率大的材料。虽然材料的电导率可小于铜的电导率,但材料的热膨胀系数小于铜但大于2.5/℃。因此,膏体可以包括铜粒子或铜氧化物、铜合金、或铜、铜氧化物、铜合金的混合物中至少一者的粒子,以及材料的粒子或材料的氧化物、材料的合金、或材料、材料的氧化物、材料的合金的混合物中至少一者的粒子。在一个示例中,材料的粒子可以包括锌粒子或钨粒子,或锌粒子及钨粒子两者。替换地或附加地,材料的粒子可以包括钨的氧化物、钨合金或者钨或钨的氧化物或钨合金的混合物。替换地或附加地,材料的粒子可以包括铋的氧化物、铋合金或者铋或铋的氧化物或铋合金的混合物。在另一个示例中,材料的粒子可以包括铝粒子或钼粒子,或铝粒子及钼粒子两者。替换地或附加地,材料的粒子可以包括铝的氧化物、铝合金或者铝或铝的氧化物或铝合金的混合物。替换地或附加地,材料的粒子可以包括钼的氧化物、钼合金或者钼或钼的氧化物或钼合金的混合物。替换地或附加地,传导性粉末还可包括硅粒子或者以下至少之一的粒子:硅的氧化物、硅合金或者硅或硅的氧化物或硅合金的混合物。
处理玻璃基板
本公开的特征在于一种处理用于半导体封装应用的玻璃基板的方法。在一些实施例中,该方法包括采用厚膜技术使用金属化膏状材料填充玻璃基板的通孔,在金属化后平整玻璃基板以清洁和平面化玻璃基板的表面,用金属、金属氧化物、合金、聚合物或其组合的至少一个重布线层涂布玻璃基板的表面。
在一些实施例中,重布线层是在40℃和515℃温度范围内固化的经金属填充的传导性聚合物。在一些实施例中,重布线层被镀覆以提高性能和功能性。在一些实施例中,镀覆材料包括诸材料中的一者或组合为主要成分,诸材料包括:Ni、Cu、Ag、Au、Pd、Pb和Sn。在其他实施例中,镀覆材料可以是无铅的,意味着镀覆材料可以不含铅:包括不含铅氧化物、铅合金、铅化合物和所有含铅成分的物质。
在一些实施例中,重布线层被旋转涂布到玻璃表面上。在一些实施例中,重布线层被喷涂、丝网印刷(screened)或层压在玻璃表面上。在一些实施例中,使用厚膜技术沉积重布线层。在一些实施例中,使用薄膜技术沉积重布线层。
在一些实施例中,厚膜技术使用含有玻璃熔块的膏体,膏体沉积在丝网印刷界定的图案化的层中,并在高温下熔融到玻璃基板上。膏体被涂敷于基板上,或通过填充的孔。然后将膏体以低于大约815℃的温度烧结,使导电粒子烧结在一起,从而使膏体变得导电。例如,膏体可以在大约40℃和大约815℃的烧结温度范围内固化和/或烧制。在一个示例中,烧制和烧结温度可以低于700℃。17在一个特定示例中,膏体可以在具有大约500℃的下限和大约750℃的上限的温度范围内被烧结。(用于导体的)膏体组分为分散在载体系统的金属、玻璃熔块、添加剂、氧化物等的粒子。厚膜处理技术对本领域普通技术人员来说是明白易懂的。
在一些实施例中,在薄膜技术中,金属被蒸发或沉积在基板上,然后涂敷光刻胶(photoresist),然后曝光并显影要蚀刻的曝光区域。剩余的沉积的金属化物(在蚀刻掉不需要的区域之后)构成所需的电路。薄膜沉积层可以包含几种不同的金属化层以供附、阻挡和钝化的。在一些实施例中,在薄膜技术中,粘附层沉积在玻璃基板上。在一些实施例中,粘附层通常是钨、钛、铬或其组合。在一些实施例中,粘附层由金属层紧接着。在一些实施例中,金属层是铜、金或银。在一些实施例中,扩散阻挡层沉积在金属层上。在一些实施例中,扩散阻挡层是镍、钨、钛或铬。在一些实施例中,扩散阻挡层由钝化层紧接着,以保护其他层免受氧化。在一些实施例中,钝化层为镍或金。薄膜金属化技术对本领域普通技术人员来说是明白易懂的。
在一些实施例中,方法还包括烧制玻璃基板。在一些实施例中,玻璃基板在385℃到1600℃之间的温度被烧制,以在孔形成前或孔形成后释放应力。在一些实施例中,方法还包括固化玻璃基板。在一些实施例中,玻璃基板在40℃到515℃之间的温度被固化。
在一些实施例中,经涂层的表面在中性或还原性气氛中固化。在一些实施例中,经涂层的表面在空气、氮气或真空中被固化。在一些实施例中,为获得更高的性能,经涂层的表面在掺杂气氛中被固化。
最终产品
如图1和图2所示,本公开的特征在于传导性部件99,其包括用于在电子(诸如半导体)、光电子、生物传感器或流体应用中使用的玻璃基板100,所述玻璃基板100包括第一外表面111和第二外表面112,第二外表面112沿横向方向与第一表面111相对。在一个示例中,第一表面111可以界定外部顶表面,而第二表面112可以界定外部底表面。因此,第一表面111可以被称为外部顶表面。第二表面112可以称为外部底表面。基板100还可包括从第一端121延伸到第二端122的至少一个通道119。第一通道119可从第一表面111和第二表面112中的至少一者朝向第一表面111和第二表面112中的另一者延伸。因此,到至少一个通道119的开口117可以被界定在第一表面111和第二表面112中的至少一者内。在一个示例中,通道119可以被配置为孔120。在一个示例中,孔120可以被配置为从第一表面111延伸到第二表面112的通孔。例如,通孔可以从第一表面111中的第一开口117延伸到第二表面112中的第二开口117。然而,如本文所述,通道119可以根据需要以任何合适的替代方式配置。基板100可以界定至少一个内侧壁125,该内侧壁125界定通道119。
在一些实施例中,至少一个内部层130可以设置在通道119内。此外,至少一个导电外部层140可以配置为重布线层,该重布线层设置在基板100的一个或多个外表面上。外部层140可以是金属化层。例如,至少一个外部层140可以设置在第一表面111上。替换地或附加地,至少一个外部层140可以设置在第二表面112上。在一些实施例中,内部层130包括至少一个金属化层。因此,包含内部层130的通道119可以被配置为导电导孔。在一些实施例中,金属化层包含至少一种金属化膏状成分。在一些实施例中,通道119基本上填充有至少一种金属化膏状成分。在一些实施例中,在烧制和固化玻璃基板100之后,至少一个金属化层基本上占据通道119的容量。外部层140中的至少一个可以与通道119中的至少一个连通。
在一个优选实施例中,玻璃基板包括多个通道119,其中每个通道119界定第一端,与第一端相对的第二端,并且每个通道119由从第一端延伸到第二端的基板的侧壁界定。基板的至少一个侧壁可以是外侧壁或内侧壁。至少一个内部层可设置在每个内部通道119内。多个通道各自基本上填充有至少一种金属化膏状成分。在烧制和固化玻璃基板之后,至少一个金属化层基本上占据每个通道的容积。
在一些实施例中,多个内部层130a、130b、130c设置在通道内侧。内部层可以是导电的。在一些实施例中,多个外部层140设置在第一表面111上。在一些实施例中,多个外部层140设置在第二表面112上。在一些实施例中,每个内部层130包括至少一个金属化层。在一些实施例中,每个内部层130包括多个金属化层。在一些实施例中,每个金属化层包含至少一种金属化膏状成分。在一些实施例中,每个金属化层包含多种金属化膏状成分。在一些实施例中,每个通道119可基本上填充有至少一种金属化膏状成分。在一些实施例中,每个通道119可基本上填充有多种金属化膏状成分。在一些实施例中,在烧制和固化玻璃基板100之后,至少一个金属化层可基本上占据每个通道119的几乎全部体积。在一些实施例中,在烧制和固化玻璃基板100之后,多个金属化层占据每个通道119的几乎全部体积。在一些示例中,外部层140中的一个或多个可以与通道119中的一个或多个电连通。例如,一个或多个外部层可以物理接触一个或多个通道119的内部层中的至少一个。替换地或附加地,一个或多个外层140可以与一个或多个通道119电隔离。
在一些实施例中,第一表面111、第二表面112和内部层130处于相同的水平。在一些实施例中,内部层130被抛光以去除任何突出的金属化物。在一些实施例中,第一表面111和第二表面112被抛光以与内部层130处于相同的水平。
在一些实施例中,可以使用厚膜技术至少部分地填充通道119。在一些实施例中,可以通过镀覆来至少部分地填充通道。在一些实施例中,可以在第一端121、第二端122或其组合处镀覆通道119。
在一些实施例中,内部金属化层与外金属化层组分不同。在一些实施例中,镀覆层是金属。在一些实施例中,金属是铜、银、金、镍、钯、铂、铝、它们的氧化物、它们的合金以及它们的混合物,包括它们的一种或多种组合。在一些实施例中,通道119可包含聚合物传导性厚膜。在一些实施例中,聚合物传导性厚膜在40℃和515℃的之间温度被固化。
在一些实施例中,内部层130包括完全地铜厚膜、银厚膜和部分地铜厚膜。在一些实施例中,内部层130包括铜厚膜和镀覆的铜。在一些实施例中,内部层130包括镀覆的铜、厚膜铜和镀覆的铜。在一些实施例中,内部层130包括镀覆的铜、厚膜银和镀覆的铜。在一些实施例中,内部层包括铜层、银层、电路或电部件的至少一部分、另一银层和另一铜层。电路可以是三维电路,意味着电路沿着其长度在多于一个平面中延伸。
在一些实施例中,电部件设置在内部层130中。在一些实施例中,电部件是电容器。在一些实施例中,电部件是电阻器。在一些实施例中,电部件可以是电感器。在一些实施例中,电部件可以是衰减器。在一些实施例中,电部件材料包含Ba、Bi、Ti、Sr、Ru、C、Ni、Fe、Pb、Al、Ca、Cu、Cr、Ag、Zn、Zr、V的化合物或氧化物,或者它们混合物。在一些实施例中,当导体是传导性聚合物时,电部件材料是有机聚合物。在其他实施例中,电部件材料可以是无铅的,这意味着电部件材料可以不含铅:包括不含铅的氧化物、铅合金、铅的化合物和所有含铅成分的物质。在一些实施例中,有机聚合物包含Ba、Bi、Ti、Sr、Si、Ru、Ti、C、Ni、Fe、Pb、Al、Ca、Cu、Cr、Ag、Zn、Zr、V的化合物或氧化物,或者它们混合物。在其他实施例中,有机聚合物可以是无铅的,这意味着有机聚合物可以不含铅:包括不含铅的氧化物、铅合金、铅的化合物和所有含铅成分的物质。
在一些实施例中,侧壁125被涂布。在一些实施例中,涂层是铜、银、金、玻璃、硅化合物或它们的组合。侧壁125可以被直接涂布。在其他实施例中,侧壁125可涂布有助粘层,并紧接着涂布至少一种导电材料,导电材料诸如是铜、银、金、镍、钯、铂、铝、它们的氧化物、它们的合金,以及上述的混合物,包括它们的一种或多种组合。例如,可以将至少一种导电材料电镀到助粘层。因此,助粘层可以设置在侧壁125和至少一种传导性材料之间。
现在参考图11A-11H,并且如上所述,基板界定至少一个通道119,通道119可以包含至少一个导电内部层130。至少一个通道119之一的第一通道可以与至少一个通道119中之一的第二通道连通,从而界定包括多个通道119的管道124。管道124可以向基板120的至少一个外表面敞开,以允许将膏体引入管道124。
在一个示例中,通道中的一个或多个可以界定孔120,孔120沿着第一方向在基板100的第一外表面111和第二外表面112之间延伸。在一个示例中,第一表面111和第二表面112可以是基板100的顶表面和底表面,尽管第一表面111和第二表面112并非旨在受限于此,并且可以取决于基板100的取向。在一个示例中,当至少一个通道119被配置为孔120时,通道119的第一端121和第二端122可沿第一方向彼此对准。在一个示例中,基板120可以界定从第一表面111到第二表面112的厚度。沿着第一方向的厚度可以小于基板120沿着垂直于第一方向的方向的至少一个其他外部尺寸。例如,沿着第一方向的厚度可以小于沿着一平面的基板100的所有其他外部尺寸,该平面垂直于第一方向取向。在一些示例中,孔120可沿第一方向伸长。因此,在一些示例中,通道119中的一个或多个可沿第一方向伸长。
在一个示例中,孔120中的一个或多个以及因此通道119中的一个或多个可以被配置为如上参照图1和图2所述的通孔。因此,通孔可以从第一表面111延伸到第二表面112。例如,当通道119中的至少一个被配置为通孔时,通道119的第一端121由在第一外表面111处的第一开口117以及在第二外表面112处的第二开口117来界定。因此,可以说通孔沿第一方向对第一表面111和第二表面112中的每一者敞开。应当理解地是,可以说通孔沿第一方向在第一表面111和第二表面112之间延伸。开口117可以被称为通向至少一个通道119的开口。此外,开口117可以被称为通向对应管道124的开口。
替换地或附加地,孔120中的一个或多个以及因此通道119中的一个或多个可以被配置为盲孔。盲孔可以从第一表面111和第二表面112中的一者朝向第一表面111和第二表面112中的另一者延伸。此外,盲孔可以终止在与第一表面和第二表面112中的另一者间隔开的位置。因此,在一个示例中,当通道119中的至少一个被配置为盲孔时,通道119的第一端121可以由第一表面111中的开口117界定。通道119的第二端122可沿第一方向与第二表面112间隔开。或者,当通道119中的至少一个被配置为盲孔时,通道119的第二端122可由第二表面112中的开口117界定,并且通道119的第一端121可沿第一方向与第一表面111间隔开。因此,可以说盲孔沿第一方向向第一表面111和第二表面112中的一者敞开,并且沿第一方向相对于第一表面111和第二表面112中的另一者闭合。应当理解地是,可以说盲孔沿第一方向在第一表面111和第二表面112之间延伸。
再替换地或附加地,孔120中的一个或多个以及因此通道119中的一个或多个可以被配置为埋孔。埋孔可以沿第一方向从与第一表面111间隔开的第一位置延伸到与第二表面112间隔开的第二位置。第一位置和第二位置可以沿第一方向彼此间隔开。例如,第一位置和第二位置可以沿第一方向彼此对准。因此,在一个示例中,当通道119中的至少一个被配置为埋孔时,通道119的第一端121相对于第一方向在基板100的第二端122和第一表面111之间的位置终止。此外,通道119的第二端122相对于第一方向在第一端121和第二表面112之间的位置终止。因此,可以说埋孔对于基板100的第一表面111和第二表面112中的每一者都是闭合的。应当理解地是,可以说埋孔沿第一方向在第一表面111和第二表面112之间延伸。
如上所述,通道119中的至少一个或多个可以被配置为孔120。替换地或附加地,通道119中的一个或多个可以被配置为通道126。基板100可以界定沿第二方向彼此相对的第一外侧129和第二外侧131。第一外侧129和第二外侧131可以从第一表面111延伸到第二表面112。第一外侧129和第二外侧131可以分别界定相应的第一外侧表面和第二外侧表面。第二方向可以沿平面延伸,该平面垂直于第一方向取向。在一个示例中,第一外侧129和第二外侧131可以彼此相对。通道126可以沿第二方向在第一侧129和第二侧131之间延伸。因此,通道126可以沿着该平面延伸。在一个示例中,第二方向可以界定第二距离,该第二距离大于衬底的厚度。例如,第二距离可以界定基板100的长度、宽度或直径。在一个示例中,第一侧129和第二侧131可以沿水平方向彼此间隔开,尽管第一侧129和第二侧131并非旨在受限于此,并且可以取决于基板100的取向。在一个示例中,当通道119中的至少一个被配置为沟道126时,通道119的第一端121和第二端122可沿第二方向彼此对准。此外,配置为沟道126的通道119的第一端129和第二端122可以沿相应的伸长方向彼此相对。
沟道126中的一个或多个沟道直到所有沟道可以与孔120中的一个或多个孔相交。例如,沟道126中的一个或多个沟道可以终止于孔120中的一个或多个孔。替换地或附加地,沟道126中的一个或多个沟道可以横穿并穿过孔120中的一个或多个孔。此外,孔120中的一个或多个孔可以终止于沟道126中的一个或多个沟道。替换地或附加地,孔120中的一个或多个孔可以横穿并穿过沟道126中的一个或多个。此外,沟道126中的一些或全部从它们相应的整体上看与所有孔120间隔开。还应该理解地是,沟道126中的相应的一些或全部沟道可以沿平面相互平行地定向。替换地或附加地,沟道126中的一些或全部可以相对于彼此按非零角度取向。此外,在相对于彼此按非零角度取向的那些沟道126中,沟道126中的一些或全部可以相互交叉。替换地或附加地,在那些相对于彼此按非零角度取向的沟道126中,沟道126中的一些或全部可以沿着它们相应的整体相互间隔开。
在一个示例中,孔120中的一个或多个以及因此通道119中的一个或多个可以被配置为贯穿沟道。贯穿沟道可以从第一侧129延伸到第二表面侧131。例如,当通道119中的至少一个被配置为贯穿沟道时,通道119的第一端121由在第一侧129的第一开口117以及在第二侧131的第二开口117来界定。因此,可以说贯穿沟道沿第二方向对第一侧129和第二侧131中的每一者均敞开。应当理解地是,可以说贯穿沟道沿第二方向在第一侧129和第二侧131之间延伸。
替换地或附加地,通道126中的一个或多个以及因此通道119中的一个或多个可以被配置为盲沟道。盲沟道可以从第一侧129和第二侧131中的一者朝向第一侧129和第二侧131中的另一者延伸。此外,盲沟道可以终止在与第一侧129和第二侧131中的另一者间隔开的位置。因此,在一个示例中,当通道119中的至少一个被配置为盲沟道时,通道119的第一端121可以由第一侧129中的开口117界定。通道119的第二端122可以沿第二方向与第二侧131间隔开。或者,当通道119中的至少一个被配置为盲沟道时,通道119的第二端122可以由第二侧131中的开口117界定,并且通道119的第一端121可以沿第一方向从第一侧129间隔开。因此,可以说盲沟道沿第二方向对第一侧129和第二侧131中的一者敞开,并且沿第二方向相对于第一侧129和第二侧131中的另一者闭合。应当理解地是,可以说盲沟道沿第二方向在第一侧129和第二侧131之间延伸。
替换地或附加地,沟道126中的一个或多个以及因此通道119中的一个或多个可以被配置为沟道。埋沟(道)可以从与第一侧129间隔开的第一位置延伸到沿第二方向与第二侧间隔开的第二位置。第一位置和第二位置可以沿着平面彼此间隔开。例如,第一位置和第二位置可以沿着平面彼此对准。因此,在一个示例中,当通道119中的至少一个被配置为埋沟时,通道119的第一端121相对于伸长方向以及因此也相对于第二方向在基板100的第二端122和第一侧129之间的位置终止。此外,通道119的第二端122相对于伸长方向以及因此也相对于第二方向在第一端121和第二侧131之间的位置终止。因此,可以说埋孔对于基板100的第一侧129和第二侧131中的每一者都是闭合的。应当理解地是,可以说埋沟沿第二方向在第一侧129和第二侧131之间延伸。
在一个示例中,沟道126中的至少一个或多个可以被配置为内部沟道,由此沟道126的相应整体与基板100的第一外表面111和第二外表面112中的每一者间隔开。因此,内部沟道的部分不向基板100的第一表面111和第二表面112中的任一者敞开。替换地或附加地,沟道126中的至少一个或多个可以被配置为凹部128,该凹部128延伸到基板100的选定的外表面中,该选定的外表面可以由基板100的第一最外表面111和第二最外表面112中之一或者外侧129和外侧131之一来界定。因此,基板100的外表面可以界定凹部118中的外部凹表面113,凹部118相对于基板100的相应外表面的其余部分凹进。
凹部128中的至少一个或多个可以延伸进最外表面111和最外表面112中选定的一者,并且凹部128可以相对于第一方向在第一外表面111和第二外表面112之间的位置终止。因此,凹部表面113可以相对于最外表面111和最外表面112中选定的一个的其余部分凹进。在一个示例中,凹部128可以延伸到第一外表面111中。在另一个示例中,凹部128可以延伸到第二外表面112中。此外,延伸到第一外表面111和第二外表面112之一中的凹部128可以沿第二方向伸长。
替换地或附加地,凹部128中的至少一个或多个可以延伸进外侧129和外侧131中选定的一者,并且凹部128可以相对于第二方向在第一侧129和第二侧131之间的位置终止。因此,凹部表面113可以相对于外侧129和外侧131中选定一者的其余部分凹进。在一个示例中,凹部128可以延伸到第一侧129中。在另一个示例中,凹部128可以延伸到第二侧131中。此外,延伸进第一侧129和第二侧131中选定者的凹部128可以沿第一方向伸长。或者,延伸进第一侧129和第二侧131中选定一者的凹部128可沿着延伸穿过第一表面111和第二表面112的任何方向伸长。
凹部128中的至少一个或多个可以与孔120中的至少一个相交,从而使凹部与孔120中的一个孔电连通。替换地或附加地,凹部128中的至少一个或多个凹部可以与内部沟道126中的至少一个内部沟道相交,从而使凹部与孔120中的一个孔电连通。因此,管道124中的一个或多个可以包括凹部128。此外,凹部128中的至少一个,凹部可以与凹部128中的一个或多个其它凹部相交,以便形成相应管道124的至少一部分。替换地或附加地,凹部128中的一个或多个凹部可以与凹部128的所有其他凹部电绝缘。凹部128可以与管道124的所有通道119电连通。
每个管道124可包括至少一个孔120。替换地或附加地,每个管道124可包括至少一个沟道126。替换地或附加地,每个管道124可包括至少一个凹部128。因此,可以说每个管道124可以包括以下中的至少一者:1)至少一个孔120,2)至少一个沟道126,以及3)至少一个凹部128。管道124可以根据需要界定任何几何形状。例如,管道可以界定沿第一方向延伸的割阶(jogged)区域。替换地或附加地,管道可以界定沿第二方向延伸的割阶区域。
继续参考图11A-11H,通常,通道119中的至少一个通道可以被配置为斜向通道,该斜向通道沿着一方向延伸,该方向与第一方向和第二方向之一或两者界定斜角。在一个示例中,至少一个斜向通道可以在第一外表面111和第二外表面112中的选定一者与第一侧表面129和第二侧表面131中的选定一者之间朝向第一侧表面129和第二侧表面131中的选定一者延伸。一个或多个斜向通道可以被配置为从基板100的一个外表面延伸到基板100的另一个外表面的贯穿通道。替换地或附加地,斜向通道中的一个或多个斜向通道可以被配置为盲通道,该盲通道从基板100的外表面中的一者朝向基板100的外表面中的另一者延伸,并且终止而不延伸进基板100的外表面中的另一者。替换地或附加地,斜向通道可以被配置为掩埋的斜向通道,该通道的第一端121和第二端122闭合。在一个示例中,至少一个斜向通道沿着其长度的一部分最多至其总长度可以是线性的。替换地或附加地,至少一个斜向通道沿着其长度的一部分最多至其总长度可以是弯曲的。因此,管道124的至少一部分可以沿弯曲路径延伸。
应当理解地是,在金属化之前,至少一个通道119可以与通道119中的一个或多个其他通道流体连通,从而界定管道124。在管道124已被金属化之后,管道124可以被称为导电导孔。
管道124中的至少一个管道可包括相互流体连通的多个开口117。开口117可包括由基板100的选定外表面界定的开口。替换地或附加地,开口117可包括由基板100的不同选定外表面界定的开口。在一个示例中,管道124中的至少一个可以界定由基板100的相同外表面界定的开口117。相同的外表面可以由第一表面111和第二表面112之一来界定。替换地或附加地,可以通过第一侧129和第二侧131之一来界定相同的外表面。
在第一外表面111和第二外表面112处的一个或多个直到所有开口117可以由基板100的最外表面界定。替换地或附加地,开口117中的一个或多个开口可以被界定在凹部128的凹表面113。
在本公开的一个方面,凹部128可以填充有由第一导电材料界定的第一内部层。通道119可以填充有至少一个第二内部层,该第二内部层由第二导电材料界定。基板100可以包括第三导电材料,该第三导电材料:1)位于与凹部128相邻的基板110的外表面上,以及2)电连接到第一导电材料。在本公开的该方面中,外表面可以被称为第一外表面,并且凹部可以被称为第一凹部。第二凹部可以由与第一表面相对的基板的第二表面界定,第二凹部填充有第四导电材料。第五导电材料可以位于基板的第二表面上并且电连接到第四导电材料。第三导电材料和第五导电材料可以是相同的材料。第一导电材料和第四导电材料可以是相同的材料。
应当理解地是,基板100可包括多个管道124,管道124相对于流体连通相互隔离。因此,当相互隔离的管道124被金属化时,管道124相互电绝缘。因此,引入管道124之一的导电材料在基板100内不会从管道124中的一个管道行进到管道124中的另一个相隔离的管道124。替换地或附加地,管道124的两个或更多个部分可以在基板100的外表面中共用公共凹部128。
如上所述,传导性部件99可包括基板110和设置在每个通道119中的至少一种传导性材料。至少一种传导性材料可以是导热和导电中的至少一种或两种。因此,传导性部件99可以是导热部件和导电部件中的至少一者或既是导热部件又是导电部件。传导性材料可以界定上述的内部层130。在一个示例中,至少一种传导性材料可以配置为至少一种膏体。因此,传导性部件99可以包括第一传导性材料和第二传导性材料,第一传导性材料和第二传导性材料配置为上述类型的不同的第一膏体和第二膏体。此外,至少一种传导性材料可以沿着基本上整个通道119延伸。在一个示例中,至少一种传导性材料可以连续地延伸通过每个管道124。具体而言,至少一种传导性材料可以在管道124中从管道124的每个开口117连续地延伸到管道124的每个开口117。如下所述,可以将系统创建为多个(例如,至少两个)传导性部件99或彼此接合的基板的组合。
至少一种传导性材料可以包括第一传导性材料和第二传导性材料,第一传导性材料和第二传导性材料可以是导电材料。第一传导性材料和第二传导性材料可以在化学上彼此不同。在一个示例中,第一传导性材料和第二传导性材料可以被配置为膏体。第一传导性材料可以设置在管道124的中间部分。第二传导性材料可以设置在管道124的外部。因此,第二传导性材料可以从第一传导性材料延伸到基板100的外表面。例如,第二传导性材料可以在一个或多个至少一个通道119中从第一传导性材料延伸到一个或多个开口117,至少一个通道119中的一个或多个通道从开口117延伸。因此,第二传导性材料可以在通道119中从第一表面111延伸到第一传导性材料。替换地或附加地,第二传导性材料可以在通道119中从第二表面112延伸到第一传导性材料。替换地或附加地,第二传导性材料可以从第一传导性材料延伸到第一侧129。替换地或附加地,第二传导性材料可以从第一传导性材料延伸到第二侧131。
因此,第一传导性材料可以沿通道119的第一长度延伸,且第二传导性材料可以沿通道119的第二长度延伸。第二长度可以小于第一长度。例如,第一传导性材料可占据至少一个通道119的总长度的约75%至约95%。第二传导性材料可占据通道119的总长度的约5%至约25%。如上所述,第二传导性材料可以进一步金属化基板的至少一个外表面,以便将基板的至少一个外表面与通道119电连接。此外,第一传导性材料可以沿管道124的第一长度延伸,且第二传导性材料可沿管道124的第二长度延伸。具体而言,第二传导性材料可以从第一传导性材料延伸到基板100的选定的一个或多个外表面。
如上所述,使用厚膜技术可以将至少一种传导性材料引入一个或多个直至所有通道119中。至少一种传导性材料可以在通道119中烧结,从而将至少一种传导性材料结合到界定该至少一个通道119的至少一个侧壁125。因此,至少一种传导性材料可以填充通道119,使得至少一个传导性材料建立从一个开口117到另一个开口117的导电路径。例如,至少一个传导性材料建立从管道124的相应一个管道的所有开口117到管道124的相应一个管道的所有开口117的导电路径。
膏体可以被涂敷到基板100的外表面并通过基板100的一个或多个通道119。例如,可以通过丝网印刷操作和/或真空和/或等静压在通道119中将膏体涂敷到基板100。通过诸操作之间的烧结操作,可以根据需要次数重复该操作。
如上所述,膏体可包括:1)导电粒子粉末,该粒子具有从约10纳米至约24微米的粒度,其中粒子包含铜、金、银、钯、铂、镍、铝、钨、钼,铜、金、银、钯、铂、镍、铝、钨、钼的氧化物,铜、金、银、钯、铂、镍、铝、钨、钼的合金及上述的混合物中的至少一种,2)含有氧化锌的无铅玻璃熔块组合物,带有玻璃熔块和粉末的溶剂,以及与该溶剂混合的乙基纤维素树脂。金属化膏体的热膨胀系数可以在硼硅酸盐基板100的热膨胀系数的25%以内。烧结可以在氮气环境中进行。
如上所述,通道119可以通过ISLE处理或通过烧蚀来界定。因此,通道119可以由是单个同质单片基板的基板100来界定。单个同质单片基板100可以界定包括一个或多个通道119的管道124。因此应当理解地是,基板100可以是非层压的基板,并且至少一种传导性材料可以界定不是插接(stitch)到非层压基板100中的电迹线,并且非层压基板100不围绕导电迹线二次注塑(overmold),该导电迹线由至少一种传导性材料界定。此外,电部件可以配置成使得导电迹线不沿着基板100的最外表面延伸或穿透基板100的最外表面。可以理解地是,迹线可以由硬化的液态导电膏体来界定,使得迹线在玻璃基板100周围形成网格状(geodesic)线。在一个示例中,管道124中的一个或多个管道可以界定电容器。
制造传导性部件99的方法可以包括基本上从第一表面111和第二表面112中的一者朝向第一表面111和第二表面112中的另一者辐照玻璃基板的第一区域到第一区域的一端的第一步骤。该方法可以进一步包括蚀刻经辐照第一区域的第一步骤,使得从第一区域移除玻璃,从而创建具有至少一个第一通道119的管道124。替换地或附加地,该方法可以包括烧蚀玻璃基板的第一区域以便创建具有至少一个通道119的管道124的第一步骤。该方法可以进一步包括如本文所述的将至少一个第一通道119金属化的步骤。
该方法可以进一步包括辐照第二区域的第二步骤,该第二区域从第一区域沿着相对于第一方向成夹角的第二方向延伸。辐照的第一步骤和第二步骤可以在单个辐照步骤中界定第一区域和第二区域。替换地或附加地,该方法可以包括烧蚀第二区域的第二步骤。烧蚀的第一步骤和第二步骤可以在单个烧蚀步骤中界定第一区域和第二区域。该方法可以进一步包括蚀刻经辐照第二区域,以便从第二区域移除玻璃的第二步骤,使得管道124还包括从第一通道延伸的第二通道。
第一蚀刻步骤和第二蚀刻步骤可以同时进行,使得至少一个第一通道119和至少一个第二通道119同时形成。类似地,第一烧蚀步骤和第二烧蚀步骤可以同时进行,使得至少一个第一通道119和至少一个第二通道119同时形成。金属化步骤可以进一步包括将管道124中相应一个管道的的至少一个孔120和至少一个沟道126金属化。至少一个孔120和至少一个沟道126可以基本上同时被金属化。金属化步骤可包括在每个通道119中将助粘剂涂敷到基板的内侧壁125的步骤,通道119包括至少一个孔120和至少一个沟道126的,以及将至少一个传导性材料电镀到助粘剂。或者,金属化步骤可包括在传导性材料设置在至少一个孔120和至少一个沟道126的每一者中的同时烧结至少一种传导性材料的步骤。
又或者,金属化步骤可包括增加溶剂量以降低至少一种传导性材料的粘度并使至少一种传导性材料流经管道124从而涂布侧壁125的步骤。这可用至少一种传导性材料涂布侧壁125,以便界定沿着管道124的长度延伸穿过至少一种传导性材料的开口。使至少一种传导性材料流经管道124从而涂布侧壁125的多个步骤可以用传导性材料迭代地填充管道124。
金属化步骤可以使至少一种传导性材料沿着整个管道124连续地延伸,使得到管道124的所有开口117相互电连通。
金属化步骤可包括用至少一种无铅传导性材料将基板100的至少一个通道119到最多基板100的所有通道119金属化的步骤。金属化步骤可包括将至少一个管道124的第一长度金属化的步骤,其中第一无铅导电材料沿管道124的第一长度延伸,以及用第二无铅传导性材料将至少一个管道124的第二长度金属化,其中第二长度从第一无铅导电材料延伸至管道124的一个或多个最多达所有开口117。第二无铅导电材料与第一无铅导电材料不同。该方法还可包括在至少一个管道124中固化膏体的步骤。金属化步骤可以进一步包括创建开口的步骤,该开口沿着至少一个管道124的至少一部分长度最多至全长延伸穿过至少一种无铅导电材料。替换地或附加地,金属化步骤可包括用至少一种无铅导电材料填充至少一个管道124的至少一部分最多至至少一个管道124的整体的步骤。
第一辐照步骤可以使第一区域终止于第一表面111和第二表面112之间的位置,使得蚀刻步骤创建以下中的一者或多者:至少一个盲孔、至少一个通孔以及至少一个埋孔。金属化步骤可包括金属化以下中的一者或多者的步骤:至少一个盲孔、至少一个通孔以及至少一个埋孔。
第一辐照步骤和第一蚀刻步骤可包括使得通道119的至少一部分最多至整个通道119沿弯曲路径和/或斜向路径延伸的步骤。替换地或附加地,第一辐照步骤和第一蚀刻步骤可包括使得第一通道119的至少一部分最多至整个第一通道119沿直线轨迹延伸的步骤。类似地,第二辐照步骤和第二蚀刻步骤可包括创建沟道126的步骤,沟道126可包括以下中的至少一者或多者:至少一个贯穿沟道、至少一个盲沟道和至少一个埋沟。第二辐照步骤可以在第一辐照步骤之后或之前进行,或者与第一辐照步骤同时进行。此外,第二蚀刻步骤可以在第一蚀刻步骤之后或之前进行,或者与第一蚀刻步骤同时进行。
因此,至少一个辐照步骤和至少一个蚀刻步骤可以包括在基板100中创建多个通道119的步骤。某些通道119可以相互流体连通,包括一个或多个孔120和沟道126。辐照步骤和蚀刻步骤包括在基板100的外表面中创建到管道124的至少一个开口117的步骤。可以通过使基板100承受兆频超声波和/或超声波振动来增强化学蚀刻。
该方法可以进一步包括根据上述方式辐照和蚀刻基板100以创建多个管道124的步骤。管道124可以相对于基板100内在它们之间流动的流体相互隔离。多个管道124中的每一个可以随后根据以上述方式金属化。还可以提供一种方法,用于在第一基板和第二基板中的每一个上执行辐照步骤、蚀刻步骤和金属化步骤之后将第一基板和第二基板100彼此附连。或者,第一基板和第二基板100可以在执行辐照步骤和蚀刻步骤之后,彼此附连。在第一基板和第二基板彼此附连之后,可以在导管中进行金属化步骤。又或者,可以辐照和蚀刻单个同质单片基板100,从而创建通道119中的任何一个或多个最多至全部的通道,通道包括以下中的至少一者或多者:至少一个通孔、至少一个盲孔、至少一个埋孔、至少一个贯穿沟道、至少一个盲沟道、至少一个埋沟、至少一个凹部,和至少一个斜向通道。
现在参考图12A-12D,意识到系统150可以界定传导性部件,该传导性部件可以包括至少第一传导性部件99和第二传导性部件99,第一传导性部件99和第二传导性部件99彼此接合。例如,第一基板100和第二基板100的外表面可以彼此接合。例如,第一基板100的第二表面112可以与第二基板100的第一表面111接合。基板100可以相互附连,使得基板100的多个相应通道129中的至少一个或更多个相应通道的一部分相互对准,并且相互电连通。例如,基板100的多个相应通道129中的至少一个或更多个相应通道的一部分可以相互接触。例如,第一和第二基板100的凹部128可以相互对准。替换地或附加地,第一基板100和第二基板100的开口117可相互对准。根据需要,该系统可包括任何数量的组合基板100。在一个示例中,可以堆叠组合基板。应认识到,各个基板100可包括一个或多个上述类型的通道119。当各个基板100组合时,也可由此界定一个或多个上述类型的通道119。例如,组合基板的一个或多个通道119可以由各个基板100的通道119的组合来界定。替换地或附加地,系统150的一个或多个基板100可以被配置为间隔件101,间隔件101将至少两个基板100彼此隔开,以界定内腔152。虽然系统150可包括界定上述至少一些通道的多个基板,但应了解,系统可替代地包括单个单片基板100,该单个单片基板100界定可以根据本文所述的任何方式制造的通道。
在基板100接合之后,通道119可以以上述方式金属化。或者,在创建通道119之后,可以以上述方式将单片基板100金属化。或者,每个基板100的通道119可以在接合步骤之前被金属化。应当理解,在通道119金属化之际,基板100成为传导性部件。无论通道119在接合步骤之前或之后是否被金属化,可以说系统150包括彼此接合的多个传导性部件99。此外,至少一个导电外部层140可以被配置为重布线层,该重布线层设置在至少一个基板100或单片基板中至少一者的一个或多个外表面上。至少一个外部层140可以与通道119中的至少一个通道连通。在这方面,以本文所述的方式,管道124可以包括与至少一个通道组合的至少一个外部层140。
在一个示例中,多个基板100可以彼此接合,以界定内腔152。例如,基板100可以彼此接合,使得腔152被气密密封。系统150可以包括界定内腔152的各个部分的多个基板100。例如,第一外部基板100和第二外部基板100可以界定沿第一方向分开的腔152的第一端,而第三中间基板可以被配置为间隔件,该间隔件相对于垂直于第一方向取向的相应平面界定腔152的周界。在另一个示例中,第一外部基板100和第二外部基板100可以界定沿第二方向分开的腔152的第一端,而第三中间基板可以被配置为相对于第一方向界定腔152的周缘的间隔件。在另一个示例中,第一外基板100和第二外基板100可以界定沿着与第一方向和第二方向均斜交的方向分隔开的腔152的第一端,并且第三中间基板可以被配置为间隔件,该间隔件相对于垂直于斜交方向的平面界定腔152的周界。
通过有机聚合物玻璃熔化或焊接、在室温下可进行的激光插装(也称为焊缝或焊接插装)或接合的任何合适替代方法来接合传导性部件99。因此,在一个示例中,基板100可以通过一个或多个焊缝154在相应的接口处连接,焊缝154可以围绕腔152的整个周界连续地延伸,从而围绕腔,籍此气密地密封腔152。例如,系统99可包括彼此间隔开的多个焊缝154。其一个或多个导管或沟道可设置在焊缝154之间。
应当理解,系统99的不同材料可在不同温度下固化和/或烧制。例如,可以在第一温度烧制一组沟道。通过在不同于第一温度的第二温度烧制基板,可以将基板100接合在一起。例如,第二温度可以低于第一温度,使得先前烧制的沟道不受第二烧制操作的影响。
在一些实施例中,至少一个或最多达所有的多个通道119的至少一部分以及因此管道124可以是气密的。在一些实施例中,最多达整个管道124的管道124的至少一部分具有高传导性。除非另有说明,金属化管道124具有低电阻率。例如,电阻率(resistivity)可小于25毫欧姆/方milli-ohm/square)。在一些实施例中,电阻率小于20毫欧姆/方。在一些实施例中,电阻率小于15毫欧姆/方。在一些实施例中,电阻率小于10毫欧姆/方。在一些实施例中,电阻率小于5毫欧姆/方。在一些实施例中,电阻率小于3毫欧姆/方。在一些实施例中,电阻率小于2毫欧姆/方。在一些实施例中,电阻率小于1毫欧姆/方。
在一些实施例中,本文描述的基板100可以免除用于显示器的柔性电缆。在一些实施例中,本公开的基板可用于透明屏幕显示器、CMOS传感器、光学信号等。在一些实施例中,本公开的玻璃基板可用于生物医学应用,诸如芯片实验室或DNA测序载玻片或应用生物材料以供测试所使用的其他载玻片。
在一些实施例中,可在填充孔之前或之后抛光通道119。在一些实施例中,从玻璃表面的一侧或两侧抛光孔以产生更均匀的孔。在一些实施例中,孔可以是圆柱形的、圆锥形的,以及通过整个孔的横截面可以是不变的或变化的。
在一些实施例中,单独的金属化结构可以从一侧或两侧附连和/或堆叠到金属化玻璃基板。在一些实施例中,单独的金属化结构可以是另一种基于玻璃的结构、高温共烧陶瓷(HTCC)或低温共烧陶瓷(LTCC)、硅或其他半导体结构、柔性电路或印刷线路板。在一些实施例中,附连和/或堆叠结构的厚度可具有开口以容纳附连到其他玻璃基板或堆叠层的器件。
现在参考图13A,根据一个示例示出了以上参考图12A-12D描述的类型的系统150a。系统150a可包括传导部件,该传导性件具有第一表面111和沿第一方向与第一表面相对的第二表面112。
系统150a可包括第一通孔120a和第二通孔120b,第一通孔120a和第二通孔120b沿第一方向从系统150a的第一表面111延伸到系统150a的第二表面112。第一通孔120a和第二通孔120b可以沿第二方向彼此间隔开。系统150a还可包括从系统150a的第二表面112朝向系统150a的第一表面111延伸的盲孔120c。盲孔120c相对于第一方向在系统150a的第一表面111和第二表面112之间的位置终止。盲孔120c可以相对于第二方向设置在第一通孔120a和第二通孔120b之间。系统150还可包括与盲孔120c相交的埋沟126a。具体而言,盲孔120c可终止于埋沟126a。第一通孔120a和第二通孔120b、盲孔12c和埋沟126a都可以以本文所述的方式金属化。
系统150a可包括沿系统150a的第一表面111延伸的至少一个第一重布线层140a。至少一个第一重布线层140a可以与第一通孔120a和第二通孔120b均相交。出于便利,至少一个第一重布线层140a可以被称为至少一个第一顶部重布线层,应当理解,系统150a的取向可以在使用期间变化。在一个示例中,至少一个第一分布层140a可以包括分别与相应第一和第二通孔120a和120b相交的一对第一和第二顶部重布线层140a和140b。第一顶部重布线层140a和第二顶部重布线层140b可以沿着第一表面111彼此间隔开。例如,第一和第二顶部重布线层140a和140b可以沿第二方向彼此间隔开。具体而言,第一和第二通孔120a和120b中的每一个可以终止于至少一个第一重布线层140a。例如,第一和第二通孔120a和120b可以终止于第一和第二顶部重布线层140a中的相应的一个。系统150a可包括沿系统150a的第二表面112延伸的第二重布线层140b。出于便利,第二重布线层140a可以被称为底部重布线层,应当理解,系统150a的取向可以在使用期间变化。第二重布线层140b可以与第一通孔120a、第二通孔120b以及盲孔120c均相交。具体而言,第一和第二通孔120a和120b以及盲孔120c均可以终止于第二重布线层140c。因此,通孔120a和120b、盲孔120c、埋沟126和重布线层140a和140b都彼此电连通。除非另有说明,系统150a可包括管道124a,管道124a包括通孔120a和120b、盲孔120c、埋沟126和重布线层140a和140b。
现在参考图13B-13E,系统150可以由第一和第二基板100a和100b界定。具体而言,系统150a的第一表面111可以由第一基板100a的第一表面111界定,而系统150a的第二表面112可以由第二基板100b的第二表面112界定。具体而言,如图13B所示,第一和第二基板100a和100b可以界定相应的通孔120a。此外,第二基板100b可以在第二基板100b的第一表面111中界定凹部128a。第二基板100b还可以界定从凹部113中的第一表面111的凹面113延伸到第二表面112的中间通孔120c。通孔120a和120b、盲孔120c和凹部128a可以以本文阐述的方式构造。例如,可以辐照和蚀刻基板100a和100b的各个区域,以界定通孔120a和120b、中间通孔120c和凹部128a。
接下来,如图13C所示,中间通孔120c和凹部128a可以以本文所述的方式金属化。凹部128a可以被金属化成使得凹部128a中的传导性材料可以与第二基板100b的第一表面111基本上齐平。如图13D所示,第一和第二基板100a和100b可彼此附连。具体而言,第一基板100a的第二表面112可以附连于第二基板100b的第一表面111。例如,第一和第二基板100a和110b可以通过一个或多个焊缝154在相应的接口处接合。或者,第一和第二基板100a和100b可以根据需要通过任何合适附连件在各自的接口处接合。当第一和第二基板100a和100b彼此附连时,第一和第二基板的第一通孔120a彼此对准并且彼此连续,以界定系统150的第一通孔120a。此外,当第一和第二基板100a和100b彼此附连时,第一和第二基板的第二通孔120b彼此对准并且彼此连续,以界定系统150的第二通孔120b。此外,当第一基板100a和第二基板100b彼此附连时,第二基板100b的中间通孔120c可以界定盲孔,其可终止于第一基板100a,并且因此可以界定系统150的盲孔120c。此外,第二基板100b的凹部128a可以界定系统150的埋沟126a。
接下来,如图13E所示,系统150的第一和第二通孔120a和120b可以以本文所述的方式金属化。因此,应当理解,在第一和第二基板100a和100b彼此附连之后,系统150的第一和第二通孔120a和120b可以被金属化。或者,在将第一和第二基板100a和100b彼此附连之前,可以将相应基板100a和100b中的第一和第二通孔120a和120b中的每一者金属化。最后,如图13A所示,重布线层140a和140b可以以本文所述的任何方式应用到第一和第二基板100a和100b的第一和第二表面111和112。应当理解地,重布线层140a和140b可以在将通孔120a和120b金属化之前或者在将通孔120a和120b金属化之后应用到第一和第二表面111和112。此外,在将第一和第二基板100a和100b彼此附连之前或者在第一和第二基板100a和100b彼此附连之后,重布线层140a和140b可以应用到第一和第二表面111和112上。
现在参照图13F,虽然系统150可包括以上述方式彼此附连的第一和第二基板100a和100b,系统150可替代地包括单个同质单片基板100,单个同质单片基板100界定第一和第二表面111和112中每一者。因此,可以说系统150可以包括至少一个基板100,该至少一个基板100界定第一和第二表面111和112。同质单片基板100的通孔120a和120b、盲孔120c和埋沟126a可以以本文所述的方式构造。例如,可以辐照和蚀刻基板100的相应区域,以便界定通孔120a和120b、盲孔120c、埋沟126a。通孔120a和120b、盲孔120c、埋沟126a可以随后以本文所述的方式被金属化。重布线层140a和140b可以以本文所述的任何方式应用到同质单片基板100的第一和第二表面111和112。
从以上描述应当理解,本文描述的通道可以界定具有一个或多个管道的传导性部件,所述管道包括根据需要布置的任何期望数量和类型的通道。一个或多个管道可以包括在基板的相同或不同的外表面中的多个开口,并且所述开口可以彼此电连通。诸如多个开口的开口中的一个或多个开口可以在第一表面中被界定。替换地或附加地,管道可在第二表面中界定多个开口。第二表面可以沿第一方向背离第一表面与第一表面间隔开。或者,第二表面可以沿第二方向背离第一表面与第一表面间隔开。在这方面,第一和第二表面可以界定侧表面。管道可包括至少一个或多个孔,诸如多个孔。替换地或附加地,管道可包括至少一个或多个通道,诸如多个通道。所述至少一个或多个通道可与所述至少一个或多个孔电连通。类似地,至少一个或多个孔可以与至少一个或多个通道电连通。
示例
示例1
作为非限制性示例,使用二氧化碳(CO2)激光在玻璃基板中钻通孔。
示例2
以下是填充玻璃基板中的通孔的非限制性示例。使用厚膜膏体填充通孔。将膏体在150℃或低于150℃的空气、氮气、掺杂的氮气、一氧化碳/二氧化碳(CO/CO2)或真空中干燥。然后将填充的通孔烧制到815℃,或低于玻璃基板的软化点。根据通孔尺寸,可重复该过程多次。在一些实施例中,,在高于玻璃基板软化点的温度没有支撑(support)地进行烧制(对于硼硅酸盐型玻璃,高于815℃)可以使玻璃基板翘曲,和/或使玻璃基板可以符合所需的形状,这在特定应用中可以很有用。
示例3
以下是非限制性示例。一种处理用于半导体应用的玻璃基板的方法:在两个表面上将具有传导性通孔的玻璃基板金属化。可以基于应用使用多个层,诸如重布线层。在一个实施例中,集成电路和组件附连在一侧,而主板(PWB或其他)附连在另一侧。
示例4
膏体的非限制性示例-基于乙基纤维素(ethyl cellulose)或其他树脂体系的有机载体;包括松油醇、陶氏的P系列醇醚、十二碳醇酯的溶剂和其他通常用于厚膜工业的溶剂体系;玻璃熔块组分;铜粉末及其氧化物。
示例5
最终产品的非限制性实例-或者是厚膜金属化(通过自身或+镀覆),或者是具有粘附层、阻挡层、导体、阻挡层和ENIG或ENIPIG的薄膜金属化物。
以下美国专利的公开内容通过援引整体并入本文:美国专利8,584,354号、US2013/0105211、WO2013138452、WO2012061304、美国专利8,411,459号和US2013/0119555。
除了本文描述的那些之外,对本公开的各种改动对于本领域技术人员而言从前面的描述是显而易见的。这些改动也旨在落入所附权利要求的范围内。本申请中引用的每篇参考文献通过援引整体并入本文。
尽管已经示出并描述了本公开的优选实施例,但是对于本领域技术人员来说显而易见的是,可以对其进行不超出所附权利要求的范围的改动。因此,本公开的范围仅受以下权利要求的限制。权利要求中记载的附图标记是示例性的,并且仅为了便于由专利局审查,并且不以任何方式进行限制。在一些实施例中,本专利申请中呈现的附图是按比例绘制的、包括角度、尺寸比等。在一些实施例中,附图仅是代表性的,并且权利要求不受附图的尺寸限制。在一些实施例中,使用短语“包括”在本文中描述的本公开的说明包括可以被描述为“由......组成”的实施例,并且由此使用短语“由...组成”来声明本公开的一个或多个实施例的书面描述满足要求。
在以下权利要求中记载的附图标记仅仅是为了便于检查本专利申请,并且是示例性的,并且不旨在以任何方式使权利要求的范围受限于具有附图中的对应附图标记的特定特征。

Claims (9)

1.一种用于填充蓝宝石基板中的导孔的无铅金属化膏体,所述金属化膏体包括由载体承载的、包括铜的多个无铅导电金属粒子,以及基本上不含铋的无铅玻璃熔块,其中所述无铅金属化膏体被设置为被烧结于所述导孔中,以制成通过所述导孔的导电路径。
2.如权利要求1所述的无铅金属化膏体,其被设置为在500摄氏度至750摄氏度的温度范围被烧结。
3.如权利要求1所述的无铅金属化膏体,其中所述导电金属粒子的粒度范围为10纳米至24微米。
4.如权利要求1所述的无铅金属化膏体,其中所述载体包括溶剂,并且所述无铅金属化膏体还包括添加剂,所述添加剂包括硅、钨和钼之一。
5.如前述权利要求中任一项所述的无铅金属化膏体,其中所述金属粒子包括粉末,所述粉末包括金的氧化物粒子和银的氧化物粒子中的至少一种。
6.如权利要求1至4中任一项所述的无铅金属化膏体,设置在所述蓝宝石基板的通道中。
7.如权利要求1至4中任一项所述的无铅金属化膏体,其中所述金属化膏体在氮气环境中烧结,并且所述金属粒子包括铂。
8.包含如权利要求1所述的无铅金属化膏体的系统,其中所述无铅金属化膏体包括第一无铅金属化膏体和第二无铅金属化膏体,所述第一无铅金属化膏体包含第一粒度的金属粒子,所述第二无铅金属化膏体包含第二粒度的金属粒子,所述第二粒度具有比所述第一粒度小的D50粒度。
9.如权利要求8所述的系统,其中所述第一无铅金属化膏体被设置在所述蓝宝石基板的导孔的中间部分内,并且所述第二无铅金属化膏体从所述第一无铅金属化膏体延伸至所述基板的外表面。
CN201780083965.3A 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法 Active CN110402490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210211947.1A CN114743949A (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662424214P 2016-11-18 2016-11-18
US201662424262P 2016-11-18 2016-11-18
US201662424282P 2016-11-18 2016-11-18
US62/424,282 2016-11-18
US62/424,262 2016-11-18
US62/424,214 2016-11-18
PCT/US2017/062240 WO2018094177A1 (en) 2016-11-18 2017-11-17 Filling materials and methods of filling through holes of a substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210211947.1A Division CN114743949A (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法

Publications (2)

Publication Number Publication Date
CN110402490A CN110402490A (zh) 2019-11-01
CN110402490B true CN110402490B (zh) 2024-03-12

Family

ID=62146192

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201780083964.9A Active CN110402489B (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法
CN201780083946.0A Active CN110402616B (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法
CN202210211947.1A Pending CN114743949A (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法
CN201780083965.3A Active CN110402490B (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201780083964.9A Active CN110402489B (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法
CN201780083946.0A Active CN110402616B (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法
CN202210211947.1A Pending CN114743949A (zh) 2016-11-18 2017-11-17 填充材料以及基板通孔的填充方法

Country Status (5)

Country Link
US (4) US11646246B2 (zh)
EP (4) EP3542396A4 (zh)
CN (4) CN110402489B (zh)
TW (4) TWI823839B (zh)
WO (3) WO2018094177A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018094177A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR102571588B1 (ko) * 2018-07-04 2023-08-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102018122515B4 (de) 2018-09-14 2020-03-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
US11171094B2 (en) * 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程
JP7242832B2 (ja) * 2019-03-25 2023-03-20 京セラ株式会社 電気素子収納用パッケージおよび電気装置
CN112020209A (zh) * 2019-05-29 2020-12-01 三星电机株式会社 印刷电路板及包括印刷电路板的天线模块板
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning
CN115053339A (zh) * 2019-09-30 2022-09-13 申泰公司 导电导孔及其制造方法
CN114929639A (zh) * 2020-01-06 2022-08-19 康宁股份有限公司 对玻璃制品进行金属化的方法
WO2021155222A1 (en) * 2020-01-31 2021-08-05 Ttm Technologies Inc. Printed circuit board assemblies with engineered thermal paths and methods of manufacturing
CN111250715B (zh) * 2020-03-06 2021-01-26 北京航空航天大学 一种基于粉末烧结工艺的三维mems结构金属填充方法
JP7449768B2 (ja) * 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ
JP7430670B2 (ja) 2020-08-05 2024-02-13 三ツ星ベルト株式会社 ビア充填基板の製造方法および導電ペーストのキット
US20220093534A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件
WO2023129537A2 (en) * 2021-12-28 2023-07-06 Medtronic, Inc. Electrical component and method of forming same
WO2024014767A1 (ko) * 2022-07-15 2024-01-18 주식회사 시큐어메드 전도성 폴리머를 이용한 액적 액추에이터 및 그것의 전극 구조

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870167A (zh) * 2010-01-25 2013-01-09 日立化成工业株式会社 电极用膏状组合物和光伏电池
CN102915949A (zh) * 2011-08-01 2013-02-06 中国科学院微电子研究所 在基板中嵌入金属材料的方法
CN103262174A (zh) * 2010-12-17 2013-08-21 E.I.内穆尔杜邦公司 含锂导电糊料组合物和由其制成的制品
CN103430240A (zh) * 2010-09-01 2013-12-04 赫劳斯贵金属北美康舍霍肯有限责任公司 用于太阳能应用的过孔填料
CN104332447A (zh) * 2013-07-22 2015-02-04 赛方塊股份有限公司 电极的构造,构成材料及其制造方法
US9184064B1 (en) * 2011-11-01 2015-11-10 Triton Microtechnologies System and method for metallization and reinforcement of glass substrates
CN105679406A (zh) * 2014-12-08 2016-06-15 硕禾电子材料股份有限公司 含无铅玻璃料的导电浆
US9374892B1 (en) * 2011-11-01 2016-06-21 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3561110A (en) 1967-08-31 1971-02-09 Ibm Method of making connections and conductive paths
AU1346088A (en) 1987-02-04 1988-08-24 Coors Porcelain Company Ceramic substrate with conductively-filled vias and method for producing
SU1621192A1 (ru) 1988-05-04 1991-01-15 Предприятие П/Я В-8751 Термокомпенсированна теплопроводна многослойна плата и способ ее изготовлени
US4954313A (en) * 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias
JPH0621655A (ja) 1992-07-01 1994-01-28 Fujitsu Ltd セラミック回路基板の製造方法
JP2629543B2 (ja) 1992-12-22 1997-07-09 富士通株式会社 厚膜プリント板のビア形成方法
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
JP2000244123A (ja) 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
US6589594B1 (en) 2000-08-31 2003-07-08 Micron Technology, Inc. Method for filling a wafer through-via with a conductive material
GB0026507D0 (en) 2000-10-30 2000-12-13 Univ Leeds Adhesive
TWI224382B (en) 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
KR100444588B1 (ko) 2002-11-12 2004-08-16 삼성전자주식회사 글래스 웨이퍼의 비아홀 형성방법
US7102522B2 (en) 2002-12-24 2006-09-05 3M Innovative Properties Company Tamper-indicating radio frequency identification antenna and sticker, a radio frequency identification antenna, and methods of using the same
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7202154B2 (en) 2004-01-05 2007-04-10 International Business Machines Corporation Suspension for filling via holes in silicon and method for making the same
JP4564343B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US7199450B2 (en) 2005-05-13 2007-04-03 International Business Machines Corporation Materials and method to seal vias in silicon substrates
US20070060970A1 (en) * 2005-09-15 2007-03-15 Burdon Jeremy W Miniaturized co-fired electrical interconnects for implantable medical devices
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US20090083977A1 (en) 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
US9233253B2 (en) 2012-01-16 2016-01-12 Greatbatch Ltd. EMI filtered co-connected hermetic feedthrough, feedthrough capacitor and leadwire assembly for an active implantable medical device
WO2009135985A1 (en) 2008-05-09 2009-11-12 Stora Enso Oyj An apparatus, a method for establishing a conductive pattern on a planar insulating substrate, the planar insulating substrate and a chipset thereof
WO2009153728A1 (en) 2008-06-16 2009-12-23 Nxp B.V. Through wafer via filling method
US8201326B2 (en) 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP2010221573A (ja) 2009-03-24 2010-10-07 Seiko Epson Corp 多層基板の製造方法
TWI406379B (zh) * 2010-02-25 2013-08-21 Inpaq Technology Co Ltd 晶粒尺寸半導體元件封裝及其製造方法
JP5904556B2 (ja) 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア(tpv)構造およびその製造方法
JP2011178642A (ja) 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
JP5513227B2 (ja) 2010-04-08 2014-06-04 株式会社フジクラ 微細構造の形成方法、レーザー照射装置、及び基板
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
EP2599577A4 (en) 2010-07-26 2016-06-15 Hamamatsu Photonics Kk LASER PROCESSING
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
US8349735B2 (en) 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
US9167694B2 (en) 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US8552564B2 (en) 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
US20120235969A1 (en) 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US20120286416A1 (en) 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
CN103444271A (zh) 2011-05-12 2013-12-11 株式会社藤仓 贯通布线基板、电子器件封装以及电子部件
US8723049B2 (en) * 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
KR101168719B1 (ko) 2011-07-12 2012-07-30 한국생산기술연구원 가압유닛이 구비된 웨이퍼 비아 솔더 필링장치 및 이를 이용한 웨이퍼 비아 솔더 필링방법
US20130050226A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Die-cut through-glass via and methods for forming same
US9236274B1 (en) 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9111917B2 (en) 2011-11-01 2015-08-18 Triton Microtechnologies Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits
JP2013165265A (ja) * 2012-01-13 2013-08-22 Zycube:Kk 貫通/埋込電極構造及びその製造方法
WO2013108599A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 配線基板とその製造方法
DE102012201976A1 (de) 2012-02-10 2013-08-14 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung
US20130242493A1 (en) 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
US20130267833A1 (en) 2012-04-09 2013-10-10 General Electric Company, A New York Corporation Automatic instrument detection for surgical navigation
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
KR20140034542A (ko) * 2012-09-12 2014-03-20 삼성전자주식회사 도전성 분말, 성형품 및 도전성 페이스트
US20140104284A1 (en) * 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US8940627B2 (en) 2012-11-19 2015-01-27 Nthdegree Technologies Worldwide Inc. Conductive ink for filling vias
US9236155B2 (en) 2013-02-04 2016-01-12 E I Du Pont De Nemours And Company Copper paste composition and its use in a method for forming copper conductors on substrates
MY178429A (en) * 2013-04-04 2020-10-13 Lpkf Laser & Electronics Ag Method and device for providing through-openings in a substrate and a substrate produced in said manner
US9130016B2 (en) * 2013-04-15 2015-09-08 Schott Corporation Method of manufacturing through-glass vias
TWI494950B (zh) 2013-09-04 2015-08-01 Terasolar Energy Materials Corp Ltd 矽晶太陽能電池用的鋁漿以及矽晶太陽能電池的製作方法
US9911715B2 (en) * 2013-12-20 2018-03-06 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
US20150194546A1 (en) 2014-01-09 2015-07-09 Heraeus Precious Metals North America Conshohocken Llc Low-silver electroconductive paste
US9305866B2 (en) * 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
JP6914656B2 (ja) 2014-10-03 2021-08-04 日本板硝子株式会社 貫通電極付ガラス基板の製造方法、導電部付ガラス基板、及び貫通電極付ガラス基板
US9999137B2 (en) * 2014-11-04 2018-06-12 Intrinsiq Materials, Inc. Method for forming vias on printed circuit boards
TWI521546B (zh) 2014-12-08 2016-02-11 碩禾電子材料股份有限公司 一種含無鉛玻璃熔塊之導電漿(三)
TWI521548B (zh) 2014-12-08 2016-02-11 碩禾電子材料股份有限公司 一種含無鉛玻璃熔塊之導電漿(四)
TWI505294B (zh) 2014-12-08 2015-10-21 Giga Solar Materials Corp 一種含無鉛玻璃熔塊之導電漿(六)
TWI591652B (zh) 2014-12-08 2017-07-11 碩禾電子材料股份有限公司 一種含無鉛玻璃熔塊之導電漿(五)
TWI576863B (zh) 2014-12-08 2017-04-01 碩禾電子材料股份有限公司 一種含無鉛玻璃熔塊之導電漿(一)
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
WO2016161434A1 (en) * 2015-04-02 2016-10-06 Nanopac Technologies, Inc. Method for creating through-connected vias and conductors on a substrate
US20160347643A1 (en) * 2015-05-29 2016-12-01 Asahi Glass Company, Limited Glass substrate manufacturing method
US9832867B2 (en) 2015-11-23 2017-11-28 Medtronic, Inc. Embedded metallic structures in glass
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
WO2018094177A1 (en) 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870167A (zh) * 2010-01-25 2013-01-09 日立化成工业株式会社 电极用膏状组合物和光伏电池
CN103430240A (zh) * 2010-09-01 2013-12-04 赫劳斯贵金属北美康舍霍肯有限责任公司 用于太阳能应用的过孔填料
CN103262174A (zh) * 2010-12-17 2013-08-21 E.I.内穆尔杜邦公司 含锂导电糊料组合物和由其制成的制品
CN102915949A (zh) * 2011-08-01 2013-02-06 中国科学院微电子研究所 在基板中嵌入金属材料的方法
US9184064B1 (en) * 2011-11-01 2015-11-10 Triton Microtechnologies System and method for metallization and reinforcement of glass substrates
US9374892B1 (en) * 2011-11-01 2016-06-21 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
CN104332447A (zh) * 2013-07-22 2015-02-04 赛方塊股份有限公司 电极的构造,构成材料及其制造方法
CN105679406A (zh) * 2014-12-08 2016-06-15 硕禾电子材料股份有限公司 含无铅玻璃料的导电浆

Also Published As

Publication number Publication date
WO2018094162A1 (en) 2018-05-24
CN110402616A (zh) 2019-11-01
EP3542395A4 (en) 2020-06-17
CN110402489A (zh) 2019-11-01
CN110402489B (zh) 2024-03-19
EP3975232A1 (en) 2022-03-30
WO2018094168A4 (en) 2018-07-12
TW201833251A (zh) 2018-09-16
US20220059436A1 (en) 2022-02-24
US20190326130A1 (en) 2019-10-24
EP3542396A4 (en) 2020-06-17
TWI776825B (zh) 2022-09-11
US20190304877A1 (en) 2019-10-03
CN110402490A (zh) 2019-11-01
EP3542395A1 (en) 2019-09-25
EP3542602A4 (en) 2020-06-24
TW201834170A (zh) 2018-09-16
CN110402616B (zh) 2023-04-04
WO2018094168A1 (en) 2018-05-24
TWI823839B (zh) 2023-12-01
US11251109B2 (en) 2022-02-15
WO2018094177A1 (en) 2018-05-24
EP3542396A1 (en) 2019-09-25
EP3542602A1 (en) 2019-09-25
WO2018094162A4 (en) 2018-06-28
US20190322572A1 (en) 2019-10-24
TW202212498A (zh) 2022-04-01
US11646246B2 (en) 2023-05-09
TW201833250A (zh) 2018-09-16
WO2018094177A4 (en) 2018-07-12
CN114743949A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
CN110402490B (zh) 填充材料以及基板通孔的填充方法
US9236274B1 (en) Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US20130313687A1 (en) Through via/the buried via elrctrolde material and the said via structure and the said via manufacturing method
KR20120112172A (ko) 반도체 장치의 제조 방법
JP2013153051A (ja) メタライズドセラミックスビア基板及びその製造方法
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
US9337060B1 (en) Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9374892B1 (en) Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
US9307649B2 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP5989879B2 (ja) メタライズドセラミックスビア基板及びその製造方法
CN110870394B (zh) 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层
KR0173553B1 (ko) 비어 충전 및 포착 패드 첩부용 후막 조성물
JP2010010394A (ja) セラミック配線基板
JP2017188612A (ja) 電子部品の製造方法および電子部品
WO2018234451A1 (en) THICK FILM PASTE MEDIATION CERAMICS LINKED WITH METALLIC OR METALLIC HYBRID SHEETS AND INTERCONNECTION HOLES
JP2004165505A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant