KR0173553B1 - 비어 충전 및 포착 패드 첩부용 후막 조성물 - Google Patents
비어 충전 및 포착 패드 첩부용 후막 조성물 Download PDFInfo
- Publication number
- KR0173553B1 KR0173553B1 KR1019960051684A KR19960051684A KR0173553B1 KR 0173553 B1 KR0173553 B1 KR 0173553B1 KR 1019960051684 A KR1019960051684 A KR 1019960051684A KR 19960051684 A KR19960051684 A KR 19960051684A KR 0173553 B1 KR0173553 B1 KR 0173553B1
- Authority
- KR
- South Korea
- Prior art keywords
- inorganic binder
- baking
- thick film
- dielectric layer
- paste
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 전이 조성물을 사용하여, 유전층에 의하여 분리된 비유사 금속들의 전기적 작용층들 사이의 전기 전도성 비어(via)를 충전시키는 방법, 및 전기적 작용층들 사이에 전기 전도성 포착 패드(capture pad)를 형성하는 방법과, 그에 사용되는 전이 조성물에 관한 것으로, 본 발명의 전이 조성물은 비유사 금속을 연결할 수 있고, 한 금속에서 다른 금속으로 확산하는 것에 대한 장벽을 제공할 수 있고, 저항이 낮으며, 다층 구조물의 기계적 요구 조건과 상용한다.
Description
본 발명은 다층 전기 성분 내에서 상호연결성 비어(via) 및 포착 패드(capture pad)를 사용하여 비유사 금속들을 연결하는 데에 유용한 후막 조성물 및 특히 후막 페이스트 조성물에 관한 것이다.
증가된 회로 밀도는 다층 세라믹 회로의 발달을 촉진하여 왔다. 수요를 충족시키기 위해 두 가지의 기술이 발달되어 왔다. 즉 (1) 매립 배선(wiring)과 (2) 단일 세라믹 기판 상에서 스크린 프린팅된 다층 상호연결이다.
매립 배선 세라믹 상호연결은 알루미나 또는 유리 코디어라이트(cordierite)와 배합된 알루미나와 같은 유전층; 환원성 대기 내에서 고온 처리를 위한 Mo 및 W, 또는 공기 또는 불활성 대기 내에서 저온 처리를 위한 귀금속 및 그들의 합금과 같은 금속피복물; 및 접하거나 인접한 층 내의 전도성 트랙을 연결하는 귀금속 및 그의 혼합물 및 합금과 같은 비어 충전 및 포착 패드 전도체의 3개의 주요 구성 블록으로 이루어진다. 본 명세서에서 총괄하여, 비어 충전 및 포착 패드 전도체는 전이 조성물로 일컬어 진다.
유전층은 그린(green) 테이프로부터 가장 자주 형성된다. 그 테이프는 유전성 재료를 소부할 때 쉽게 휘발되는 고체 유기 중합체의 매트릭스 내에 분산된 비소결된 유전성 결합제 및 무기 결합제 재료의 세분된 입자들의 막이다. 그러나, 그런 층은 또한 기판에 유전성 후막 페이스트를 도포함으로써 형성될 수 있다. 그런 후막 페이스트는 용매 내에 용해된 중합체 결합제를 함유하는 유기 매질 내에 분산된, 세분된 유전성 고체 및 무기 결합제의 분산물이다.
다층 회로는 유전성 테이프층 내에 홀(hole) (비어)를 제공하고, 테이프층 위헤 금속 트랙을 스크린 프린팅하고, 전도체 페이스트로 비어를 충전함으로써 조립되는데, 충전된 비어를 갖는 여러 층의 패턴화된 그린 테이프 시트는 전도성 및 유전층 내에 함유된 유기 물질의 휘발, 전도성 금속의 소결, 및 유전 재료의 조밀화를 실행하기 위하여 함께 고정되고, 적층되고, 적당한 온도에서 소부된다. 특수한 계에서 사용된 재료에 따라, 매립 배선 세라믹 상호연결을 형서하기 위하여 그 들은 저온 (800-1000℃) 또는 고온 (1300-1600℃)에서 소부될 수 있다.
스크린 프린팅된 다층 상호연결은 세라믹 기판 상에 연속층을 만들기 위해 유전체, 전도체 및 피드 관통 전도체 (매립 배선 내의 비어 충전물의 동등물)의 페이스트를스크린 프린팅함으로써 형성된다. 통상적으로 각 층은 그리고 때대로 층의 각 구성 성분 (유전체 및 전도체)은 개별적으로 프린팅되고, 건조되며, 소부 된다. 그 다음, 이 공정은 반복되어 다층 구조물을 생성한다. 60층 이상의 매립 배선 (테이프) 구조물이 당업계에 공지되어 있지만, 이 기술은 수개 층으로 한정된다.
예를 들어, 매립된 은 전도체로 회로를 조립하고 와이어 결합성, 신뢰도 및 비용 감소를 위하여 상층 위에 금의 금속피복물을 있게 하는 것은 유용하다. 매립 Ag 및 상부 Au 전도체를 갖는 그런 구조물은 후막 비어 충전 또는 포착 패드 페이스트 조성물에 의하여 매립 Ag과 외부 Au의 전기적 연결을 요구한다.
Ag, Au, 또는 Ag/Pd 페이스트를 사용하여 Ag을 Au와 연결하는 것에는 여러 단점이 있다. 예를 들어, Ag은 쉽게 Au에 확산되므로 Au 전도체를 탈색하고, 상층 위에서 Ag가 이동할 위험을 증가시키므로써 신뢰도를 감소시킨다. Ag 및 Au의 각 서로에 대한 확산, 특히 그들을 소결하는 데에 사용된 온도 범위 (700 내지 900℃)에서의 확산은 커켄달 (Kirkendall) 공간을 유도하고, 궁극적을 회로를 개방한다.
따라서, 비유사 금속(Ag, AgPd, 및 Au 또는 Ag)을 연결할 수 있고, 한 금속에서 다른 금속으로 확산하는 것에 대한 장벽을 제공할 수 있어 비어 충전 또는 포착 패드 (전이) 조성물에 대한 중요한 요구가 있다. 그의 장벽 특성에 이외에, 이 조성물은 또한 낮은 저항을 갖고, 다층 구조물의 기계적 요구 조건과 상용하여야 한다.
본 발명의 목적은 전이 조성물을 사용하여, 유전층에 의하여 분리된 비유사 금속들의 전리적 작용층 사이의 전기 전도성 비어를 충전시키는 방법, 및 그 전기적 작용층들 사이에 전기 전도성 포착 패드를 형성하는 방법과, 그에 사용되는 전이 조성물을 제공하는 것이다.
본 발명은 모두 액체 유기 매질 내에 분산된, 전체 무기 고체 기준으로, 75 내지 100 중량%의 Ru, Os, Ir 및 Rh의 세분된 입자와, 25 내지 0 중량%의 무기 결합제의 세분된 입자로 이루어진 조성물로, 비유사 금속의 전기적 작용층을 분리하는 유전층 내의 비어 홀을 스크린 프린팅에 의하여 충전시키고; 충전된 비어 홀을 소부하여 페이스트로부터 액체 유기 매질의 휘발을 실행하고; 전도성 금속 입자 및 임의의 경우에 무기 결합제를 소결시키는 연속 단계로 이루어진, 본 발명의 비어 충전 조성물을 사용하는 다층 구조물의 제조 방법에 관한 것이다.
또한, 본 발명은 모두 액체 유기 매질 내에 분산된, 전체 무기 고체 기준으로, 75 내지 100 중량%의 Ru, Os, Ir 및 Rh의 세분 입자 및 그의 혼합물 및 합금과, 25 내지 0 중량%의 무기 결합제의 세분 입자로 이루어진 조성물로 이루어진 전이 조성물로, 전기적 작용층을 분리하는 유전층 위에 포착 패드를 스크린 프린팅에 의하여 프린트하고; 충전된 비어 홀을 소부하여, 페이스트로부터 액체 유기 매질의 휘발을 실행하고; 전도성 금속 입자 및 임의의 경우 무기 결합제를 소결시키는 연속 단계로 이루어진 유전층에 의하여 분리된 비유사 금속의 전기적 작용층 사이에 전기 전도성 포착 패드를 형성하는 방법에 관한 것이다.
다층 상호연결 중 한 방법은 전이 전도체를 사용하여 측면에서 Ag 및 Au가 브릿지된 포착 패드 형상을 사용하는 것을 포함한다. 이 경우에, 전이 전도체는 매립된 은 전도체에 겹쳐지고, 직접 금 비어에 연결되는 방식으로 프린팅된다. 금 비어 및 은 전도체 간의 충분한 측면 분리 (즉, 0.1mm (4 mil) 이상) 및 적당한 전이 물질의 사용으로, 회로는 케켄달 공간화 공정가 관련된 전기적 신뢰도의 손실없이 수 많은 재소부에도 견딜 수 있다. 이런 측면 분리가 없으면, 금에 대한 은의 근접성, 및 전이 전도체에 의한 불충분한 보호를 유발하는 프린트 관련 결함의 추가적 가능성에 기인하여 신뢰도 문제가 발생할 수 있다.
다른 다층 상호연결 방법은 Ag 및 Au과 같은 비유사 금속의 전기적 작용층을 분리하는 유전층 내에 비어 홀을 형성하는 것을 포함한다. 비어들은 포착 패드와 동일한 작용성을 갖도록 본 발명의 전이 전도체 조성물로 충전시킨다.
상술된 공정에서, 본 발명의 전이 전도체 조성물은 보통 스트린 또는 스텐실 프린팅에 의하여 도포될 것이다. 따라서, 조성물은 스크린 프린팅 가능한 후막 페이스트의 형태일 것이다.
비어 충전의 경우에, 전이 전도체는 매립된 은 전도체 및 금 전도체를 분리하는 비어를 충전하는 방식으로 프린팅될 수 있다. 전이 전도체 조성물은 모두 액체 유기 매질 내에 분산된, Ag와는 합금할 수 없는, 즉 Ag와 고용체를 형성하지 않는 세분된 금속 입자와, 무기 결합제를 사용할 수 있다. 본 목적에 적합한 금속은 Os, Ru, Ir, Rh, 및 그의 혼합물 및 합금이다. 이들 금속 중에 Ru가 바람직하다. 금속 입자는 부분적으로 산화되고, 0.1 내지 5㎡/g의 표면적을 갖는 것이 바람직하다. 무기 재료 (금속 및 결합제) 및 액체 유기 매질의 정확한 비율은 페이스트 내의 유동성에 달려 있다. 그러나, 통상적으로 페이스트는 0 내지 25% 액체 유기 매질 내에 분산된 75 내지 100 중량%의 금속 및 무기 결합제 입자를 함유할 수 있지만, 바람직한 금속의 중량은 85 내지 99 중량%이고, 바람직한 매질은 1 내지 15%이다. 페이스트의 유동성이 사용된 프린팅 장치에 적당한한, 매질 및 무기 재료의 비율은 중요하지 않다. 조성물이 소부될 때, 유기 매질은 완전히 페이스트로부터 휘발되며, 전도체 금속 입자 및 유리 프릿은 소결된다.
본 발명의 무기 결합제 또는 유리계는 다공질 유리 프릿 재료를 통한 표면 이동을 방지하기 위하여 밀봉되어야 한다. 유기계는 ZnO가 표면 이동을 방지한다고 공지되었기 때문에, 배합 내에 ZnO를 포함하는 것이 바람직하다.
소부 온도에서 유리의 전기 전도성의 증가는 은과 같은 이온이 유리 세라믹 무질로 이동하는 것을 촉징할 수 있다. 또한, 연구 결과 전도체 유전성 회로내의 이런 배터리 효과는 이동의 확실한 발현인 것으로 나타났다. 유리 내에 도입되는 PbO, DdO 및 Bi2O3와 같은 알칼리 금속 산화물, 및 B2O3, GeO2, V2O5와 같은 저온 유리 형성제가 유리의 DC 전도성을 증가시킬 수 있다고 알려졌다. 따라서, 본 발명에서 사용되는 유리계는 증가된 DC 전도성을 피하여야 하다. 또한, 실재 전류가 유전 물질을 통하여 이온이 움직이도록 자극하도록 하는 융합 온도에서 저항률이 감소된 유리에 의하여 용융 상태에서 형성된 전해질에 의하여 분리된 비유사 금속 전도체에 의하여 발생된 전위차에 의하여 야기된 전도체 패드 근처에서의 거품을 일으키는 유리계는 본 발명의 바람직한 유리의 선택이 아니다. 따라서, 본 발명의 바람직한 유리계는 결정화 가능하고, 증가된 내화 잔여 유리를 생성하고, 융해 온도에서 높은 저항률을 유지한다고 당업계에 알려진 유리들이다.
유기 매질의 주된 목적은 쉽게 세라믹 또는 다른 기판에 도포될 수 있는 형태로 조성물의 세분된 고체 확산을 위한 비히클로서 작용하는 것이다. 따라서, 유리 매질은 무엇보다도 고체가 적당한 정도의 안정도록 그에 분산될 수 있는 것이어야 한다. 다음에, 유기 매질의 유동적 특성은 유기 매질이 분산에 양호한 도포 특성을 부여하게 하는 것이어야 한다.
대부분의 후막 조성물들은 스크린 프린팅에 의하여 기판에 도포된다. 따라서, 그들은 쉽게 스크린을 통과할 수 있도록 적당한 점도를 가져야 한다. 또한, 스크리닝된 후에 급속도로 굳어져서 양호한 분해능을 주도록 딕소트로피성(thixotropic)이어야 한다. 유동성이 기본적으로 중요하지만, 유기 매질은 또한 고체 및 기판의 적당한 습윤성, 양호한 건조율, 거친 취급에도 충분히 견디는 건조막 강도, 및 양호한 소부 성질을 제공하도록 조제되는 것이 바람직하다. 소부된 조성물의 만족스러운 외관도 또한 중요하다.
모든 이런 척도의 관점에서, 다양한 액체가 유기 매질로서 사용될 수 있다. 대부분의 후막 조성물에 대한 유기 매질은 전형적으로 또한 딕소트로피제 및 습윤제를 자주 함유하는 용매내의 수지 용액이다. 용매는 통상 130 내지 350℃ 범위 내에서 비등한다.
적합한 용매의 예로는 케로센, 무기 주정, 디부틸프탈레이트, 부틸 카비톨(Cabitol; 등록상표) 아세테이트, 헥실렌 글리콜 및 고비점 알코올, 및 알코올 에스테르가 있다. 이들 및 다른 용매의 다양한 배합물들이 요구되는 점성 및 휘발성을 얻기 위하여 조제된다.
지금까지 가장 자주 사용되고, 자주 선호되는 수지는 에틸 셀룰로스이다. 그러나, 에틸히드록시에틸 셀룰로스, 우드 로진, 에틸 셀룰로스 및 페놀 수지의 혼합물, 저급 알코올의 폴리메틸아크릴레이트, 및 에틸렌 글리콜 모노아세테이트의 모노부틸 에테르 같은 수지도 또한 사용될 수 있다.
바람직한 후막 도포용 비히클은 약 1 : 8의 중량비의 에틸 셀룰로스와 β-테르핀올을 기재로 한다. 페이스트는 삼중롤 밑에서 제조되는 것이 편리하다. 이들 조성물의 바람직한 점도는 10 rpm에서 5번 축을 사용하는 브룩필드 (Brookfield HBT) 점도계로 측정하여 약 100 내지 200 Pa·s이다. 사용되는 비히클의 양은 요구되는 최종 조성물 점도에 의하여 결정된다.
통상 사용된 딕소트로피제 중에서 수소화 피마자유 및 그의 유도체, 및 에틸 셀룰로스가 있다. 물론, 어느 현탁물에나 고유하는 전단 점도감소성과 결부된 용매 수지 성질이 이점에서 홀로 적합하기 때문에, 딕소트로피제를 도입하는 것이 항상 필요한 것은 아니다. 적합한 습윤제에는 인산염 에스테르 및 대두 레시틴이 있다.
페이스트는 삼중롤 밑에서 제조되는 것이 편리하다. 페이스트의 점도는 저, 중, 고의 전단 속도에서 브룩필드 점도계로 실온에서 측정할 때 전혀적으로는 0.1 내지 300 Pa·s이다. 사용된 유기 매질 (비히클)의 양 및 종류는 최종적으로 요구되는 배합물의 점도 및 프린팅 두께에 의해 주로 결정된다.
다층 장치는 공기 또는 질소와 같은 비환원성 대기에서 소부될 수 있으며, 수소와 같은 환원성 대기를 사용하는 것은 불필요하다. 소부 대기의 특별한 조절 없이 공기 중에서 소부될 수 있는 것은 본 발명의 조성물의 명백한 장점이다.
혼성 다층 성분의 제조에서, 전도체 층의 패턴은 후막 전도체 페이스트를 스크린 프린팅하여 형성된다. 그런 페이스트는 액체 유기 매질내에 분산된 세분된은 입자 또는 은의 저순도 합금으로 이루어진다. 페이스트는 통상 전도성 페이스트의 고형분 함량의 약 20 중량%를 초과하지 않는 소량의 무기 결합제를 함유할 수 있다. 0.5 중량% 이상의 무기 결합제가 적당한 기술적 효과를 얻기 위하여 사용되는 것이 바람직하다. 무기 결합제의 연화점은 은의 소결 온도보다 낮을 것이다. 후막 페이스트 전도층을 갖는 다층 조립물을 소부할 때, 유기 매질은 페이스트로부터 완전히 휘발되고, 은 금속 입자는 소결된다. 무기 결합제가 조금이라도 사용된 경우, 그것은 또한 소결될 것이다. 상술한 비어 충전 조성물은 본 발명에 따른 전도층을 형성하는 데에 사용되기에 똑같이 적합하다고 이해되어야 한다.
전이 조성물 내에 고체의 입자 크기는 입자가 소결에 악영향 줄 만큼 크지 않거나, 스크린 프린팅하기에 너무 크거나, 또는 취급에 어려움을 유발할 정도로 작지 않는 한, 그 자체로 중요하지는 않다. 따라서, 본 발명에 사용되는 고체의 입자 크기는 0.1 내지 20 마이크론의 범위, 바람직하게는 0.5 내지 10 마이크론 범위내에 있어야 한다. 다층내에 사용되는 유전층은 후막 페이스트 형태 또는 그린 (소부되지 않음) 테이프 형태 중 어느 것으로도 도포될 수 있다.
유전성 후막 페이스트이 경우에, 유전성 분리층은 스크린 프린팅된다. 함께 소부가능한 유전성 그린 테이프의 경우, 두 개 이상의 테이프 층이 하부 기판을 형성하도록 함께 적층된다. 기판상의 테이프 (Tape-On-Substrate : TOS)인 유전성 그린 테이프의 경우, 한 개 이상의 테이프 층은 하부 기판 위에 적층된다. 유전성 그린 테이프가 유기 중합체의 고체 매트릭스 내에 분산된 유전성 고체의 세분된 입자로 구성되는 반면, 유전성 후막 페이스트는 액체 유기 매질 내에 분산된 유전성 공체의 세분된 입자로 구성된다. 두 경우에서, 층이 소부될 경우, 분산 매질은 완전히 휘발되고, 유전성 고체는 조밀화된다.
그린 테이프가 유전층 제조에 사용될 경우, 테이프가 무기 결합제를 함유하는지 아닌지 여부를 계가 소부될 온도에 달려 있다. 예를 들어, 고온 (1300 내지 1600℃)에서 소부되는 알루미나 그린 테이프는 소부 동안에 충분히 조밀화되기가 더 쉽기 때문에 무기 결합제를 조금이라도 거의 필요로 하지 않는다. 따라서, 고온에서 소부될 알루미나 그린 테이프는 0 내지 10 부피% 무기 결합제를 함유할 것이다. 한편, 저온 (800 내지 1000℃)에서 소부될 알루미나 충전된 그린 테이프는 그런 낮은 소부 온도에서도 소결 가능한 실재적인 부피량의 무기 결합제를 필요로 한다. 저온 소부의 경우, 소부된 테이프는 필수적으로 알루미나 입자가 분산된, 소결된 유리 결합제의 매트릭스이다. 따라서, 저온에서 소부될 알루미나 충전된 그린 테이프 또는 임의의 세라믹 충전된 그린 테이프는 전체 무기 고체 기준으로 50 부피% 이상의 무기 결합제를 함유할 수 있다. 그린 테이프, 전도층에 사용될 후막 페이스트 또는 전이 조성물 중 어느 것에 사용될 수 있는 임의의, 무기 결합제의 화학적 조성은 본 발명의 장점을 얻는 것과 관련하여 중요한 것은 아니다.
본 발명은 주어진 실시예에 의하여 상세히 설명될 것이다. 그러나, 본 발명의 범위는 실시예에 의하여 어떤 식으로든 제한되지 않는다.
[실시예 1]
후막 페이스트를 LTCC 회로 내에 전이 비어 충전물로 사용하기 위해 제조하였다. 비어 충전 페이스트에 대한 조성은 다음과 같다.
[표 1]
* 프릿
33.6 중량% SiO2
8.6 중량% Al2O3
3.4 중량% ZrO2
20.3 중량% ZnO
21.5 중량% BaO
12.4 중량% SrO
** 매질
62 중량% 텍산올
31 중량% 디부틸 프탈레이트
7 중량% 에틸 셀룰로스
페이스트를 하기의 방법으로 조립된 상호연결된 다층용 비어 충전물로서 사용하였다.
1. 시판 알루미나 충전 유리 그린 테이프 (듀폰 951AT 그린 테이프, 이. 아이. 듀폰 디 네모아 앤드 캄파니사, 미국 델라웨어주 윌밍톤 소재)를 사용하여 유전층을 형성하였다.
2. 함께 소부 가능한 금 후막 페이스트를 사용하여 다층의 외부 전도체 패턴을 형성하였다.
3. 은 후막 페이스트를 사용하여 다층의 내부 전도체 패턴을 형성하였다.
4. 상술된 비어 충전 페이스트를 사용하여 은 및 금 전도성 패턴들을 연결하는 비어 홀을 충전시켰다.
5. 비어 충전된 시트를 추가의 7개 층 그린 테이프 층이 있는 조립물의 상층으로서 위치시킨 다음 적층하고, 875℃에서 함께 소부하였다.
전기 저항을 소부 부분에 대해 측정하였으며, 850℃에서의 공동 소부 또는 5회의 재소부 후에 어떤 전기적 개방도 측정되지 않았다. X선의 에너지 분산 분석(EDAX)을 전이 비어 충전물 바로 위의 표면 금 금속피복물에 대해 행하였다. EDAX 결과 공동 소부 후에는 0.008, 5번의 재소부 후에는 0.017의 Ag/Au 피크 면적비가 측정되었는데, 이것은 전이 비어 충전을 통해 은 확산이 효과적으로 차폐되었음을 나타낸다.
[실시예 2]
후막 페이스트를 LTCC 회로 내의 전이 포착 패드로 사용하기 위해서 제조하였다. 포착 패드 페이스트의 조성은 하기와 같다.
[표 2]
* 프릿
33.6 중량% SiO2
8.6 중량% Al2O3
3.4 중량% ZrO2
20.3 중량% ZnO
21.5 중량% BaO
12.4 중량% SrO
** 매질
62 중량% 텍산올
31 중량% 디부틸 프탈레이트
7 중량% 에틸 셀룰로스
후막 페이스트를 하기의 방법으로 조립된, 상호연결된 다층용 포착 패드로 사용하였다.
1. 듀폰 951AT 그린 테이프를 사용하여 유전층을 형성하였다.
2. 함께 소부 가능한 금 후막 페이스트를 사용하여 다층의 외부 전도체 패턴을 형성하였고, 금 비어 충전물을 사용하여 다층의 상부 유전층 내의 비어를 충전 시켰다.
3. 은 후막 페이스트를 사용하여 다층의 내부 전도체 패턴을 형성하였다.
4. 포착 패드 페이스트를 사용하여 상부 테이프층 내의 금 비어를 분리하여 내부 은 전도체 패턴에 연결하는 내부 포착 패드를 형성하였다.
5. 상층인 금 비어 충전된 시트, 전이 포착 패드 및 은 전도체가 있는 내부시트, 및 추가의 그린 테이프 층으로 이루어져서 8층 구조를 형성한 조립물을 적층하고, 875℃에서 공동 소부하였다.
전기 저항을 소부 부분에 대하여 측정하였으며, 850℃에서의 공동 소부 또는 10회의 재소부 후에 어떤 전기적 개방도 측정되지 않았다.
[실시예 3]
비어 충전 후막 페이스트 조성물을 하기 조성으로 제조하였다.
[표 3]
후막 필름 페이스트를 하기의 방법으로 조립된 상호연결된 다층에 대한 비어 충전물로서 사용하였다.
1. 후막 유전체를 알루미나 기판 위에 소부하였다.
2. 은 전도체를 유전체 위에 소부하였다.
3. 비어가 있는 후막 유전층을 은 전도체층 위에 소부하였다. 이 유전층은 두 개의 분리된 프린트, 건조 및 소부 단계로 이루어졌다.
4. 비어 충전 조성물을 비어에 스크린 프린팅으로 프린팅하고 소부하였다. 이 단계는 두가지의 다른 방법으로 행하였다.
(A) 소부된 유전체의 각 층을 후막 페이스트 조성물로 충전한 다음 소부하여 페이스트 조성물의 2종의 프린트물 및 소부물을 형성하였다.
(B) 이중의 유전층 비어의 하나의 충전만으로 페이스트 조성물의 하나의 프린트물 및 소부무을 형성하였다.
5. 후막 금 전도체를 유전층의 상부에 소부하였다. 금은 장벽 비어 충전 물질과 중첩하였다.
이런 양상으로 제조된 부품들은 은-비어 충전물-금 통로를 통한 전기적 연속성에 대하여 시험하고, 초기에 그리고 하기와 같이 행한 후에 개방이 없음을 밝혀 내었다.
-0.25mm (10mil) 및 0.38mm (15mil) 비어에 대하여 1회, 3회, 5회, 10회 재소부.
-1000 가온 사이클 (-50℃ 에서 +150℃).
비어 충전물 인근에 금 결합 패드의 금 와이어 결합성에 있어 어떤 퇴화도 보이지 않았다.
본 발명에 의한 비어 충전 및 포착 패드 첩부용 조성물은 비유사 금속을 연결할 수 있고, 한 금속에서 다른 금속으로 확산하는 것에 대한 장벽을 제공할 수 있고, 저항이 낮으며, 다층 구조물의 기계적 요구 조건과 상용한다.
Claims (13)
- (1) 모두 액체 유기 매질 내에 분산된, 전체 무기 고체 기준으로, 75 내지 100 중량%의 세분된 Ru 입자 및 그의 혼합물 및 합금과, 25 내지 0중량%의 무기 결합제의 세분된 입자로 이루어진 전이 조성물로, 전기적 작용층을 분리하는 유전층 내의 비어 홀을 스크린 프린팅에 의하여 충전시키고,(2) 충전된 비어 홀을 소부하여, 페이스트로부터 액체 유기 매질의 휘발을 실행하고, 전도성 금속 입자 및 임의의 경우에 무기 결합제를 소결시키는 연속 단계로 이루어진, 유전층에 의하여 분리된 비유사 금속들의 전기적 작용층들 사이의 전기 전도성 비어의 충전 방법.
- (1) 모두 액체 유기 매질 내에 분산된, 전체 무기 고체 기준으로, 75 내지 100 중량%의 세분된 Ru 입자 및 그의 혼합물 및 합금과, 25 내지 0 중량%의 무기 결합제의 세분된 입자로 이루어진 전이 조성물로, 매립 금속 전도체 위에 포착 패드를 스크린 프린팅하고,(2) 비유사 금속 전도체로 비어 홀을 충전시키고,(3) 소부하여 페이스트로부터 액체 유기 매질의 휘발을 실행하고, 전도성 금속 입자 및 임의의 경우 무기 결합제를 소결시키는 연속 단계로 이루어진, 유전층에 의하여 분리된 비유사 금속들의 전기적 작용층들 사이에 전기 전도성 포착 패드를 형성하는 방법.
- 제1항에 있어서, 400 내지 1000℃의 연화점을 갖는 0.5 내지 20%의 무기 결합제를 함유하는 방법.
- 제1항에 있어서, 유전층이 무기 결합제를 함유하지 않는 세라믹 충전된 그린 테이프로 형성되고, 전이 조성물이 무기 결합제를 함유하지 않고, 소부가 비환원성 대기에서 1300 내지 1600℃에서 행해지는 방법.
- 제4항에 있어서, 소부가 비환원성 대기에서 800 내지 1000℃에서 행해지는 방법.
- 제4항에 있어서, 전이 조성물이 무기 결합제를 함유하는 것인 방법.
- 제4항에 있어서, 세라믹 충전된 그린 테이프가 세라믹 후막인 방법.
- 제1항에 있어서, 전기적 작용층이 저항 또는 전도체의 군으로부터 선택된 것인 방법.
- 제2항에 있어서, 400 내지 1000℃의 연화점을 갖는 0.5 내지 20%의 무기 결합제를 함유하는 방법.
- 제2항에 있어서, 유전층이 무기 결합제를 함유하지 않는 세라믹 충전된 그린 테이프로 형성되고, 전이 조성물이 무기 결합제를 함유하지 않고, 소부가 비환원성 대기에서 1300 내지 1600℃에서 행해지는 방법.
- 제10항에 있어서, 소부가 비환원성 대기에서 800 내지 1000℃에서 행해지는 방법.
- 제10항에 있어서, 전이 조성물이 무기 결합제를 함유하는 것인 방법.
- 제10항에 있어서, 세라믹 충전된 그린 테이프가 세라믹 후막인 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55432695A | 1995-11-02 | 1995-11-02 | |
US08/554,326 | 1995-11-02 | ||
US8/554,326 | 1995-11-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970027020A KR970027020A (ko) | 1997-06-24 |
KR0173553B1 true KR0173553B1 (ko) | 1999-10-15 |
Family
ID=24212930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960051684A KR0173553B1 (ko) | 1995-11-02 | 1996-11-02 | 비어 충전 및 포착 패드 첩부용 후막 조성물 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH09172084A (ko) |
KR (1) | KR0173553B1 (ko) |
CN (1) | CN1159134A (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035814A (ja) * | 1999-07-22 | 2001-02-09 | Vacuum Metallurgical Co Ltd | 銀配線パターンの形成法 |
US7202154B2 (en) * | 2004-01-05 | 2007-04-10 | International Business Machines Corporation | Suspension for filling via holes in silicon and method for making the same |
-
1996
- 1996-11-02 KR KR1019960051684A patent/KR0173553B1/ko not_active IP Right Cessation
- 1996-11-02 CN CN96121923A patent/CN1159134A/zh active Pending
- 1996-11-05 JP JP8293042A patent/JPH09172084A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH09172084A (ja) | 1997-06-30 |
CN1159134A (zh) | 1997-09-10 |
KR970027020A (ko) | 1997-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0624902B1 (en) | Thixotropic conductive paste | |
EP1981320B1 (en) | Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
US7326367B2 (en) | Thick film conductor paste compositions for LTCC tape in microwave applications | |
JPH06224560A (ja) | セラミック多層配線基板 | |
EP0272129B1 (en) | Method for production of ceramic circuit board | |
JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
JP2010525544A (ja) | ビアホール用導電性組成物 | |
KR0173553B1 (ko) | 비어 충전 및 포착 패드 첩부용 후막 조성물 | |
US9307649B2 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
JP2724089B2 (ja) | 導電性バイア形成方法および焼成された多層電子構造 | |
JP3121822B2 (ja) | 導体ペーストおよび配線基板 | |
US7740725B2 (en) | Thick film conductor paste composition for LTCC tape in microwave applications | |
JPH0685466A (ja) | 多層回路基板 | |
JP3130914B2 (ja) | 多層回路基板 | |
JPH08298359A (ja) | 銅厚膜回路基板 | |
JPH0653654A (ja) | 多層回路基板及びその製造方法 | |
JPH0878847A (ja) | 低温焼成多層回路基板 | |
JPH08191177A (ja) | ビア導電ペーストおよびその製造方法 | |
JPH01260711A (ja) | ペースト組成物および導体 | |
JP2001210951A (ja) | セラミック回路基板の製造方法 | |
JPS63289896A (ja) | 高密度多層基板の製造法 | |
JPH0983143A (ja) | 多層配線基板の製造方法 | |
JPH066046A (ja) | セラミック多層配線基板 | |
JPH05267855A (ja) | ムライト系多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |