JP2629543B2 - 厚膜プリント板のビア形成方法 - Google Patents

厚膜プリント板のビア形成方法

Info

Publication number
JP2629543B2
JP2629543B2 JP34086792A JP34086792A JP2629543B2 JP 2629543 B2 JP2629543 B2 JP 2629543B2 JP 34086792 A JP34086792 A JP 34086792A JP 34086792 A JP34086792 A JP 34086792A JP 2629543 B2 JP2629543 B2 JP 2629543B2
Authority
JP
Japan
Prior art keywords
powder
thick film
filling
film printed
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34086792A
Other languages
English (en)
Other versions
JPH06188561A (ja
Inventor
正人 成瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34086792A priority Critical patent/JP2629543B2/ja
Publication of JPH06188561A publication Critical patent/JPH06188561A/ja
Application granted granted Critical
Publication of JP2629543B2 publication Critical patent/JP2629543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大型電子機器の構成に
広く使用される超多層ガラスセラミック配線基板の厚膜
銅ビアの形成方法に関する。
【0002】最近、大型汎用コンピューター等の大型電
子機器に使用されるプリント配線基板は、ガラスセラミ
ック等の無機材料の特徴を生かしつつ回路規模の増大と
高速化の要求に伴い、そのガラスセラミック基板に形成
される配線パターンと層間接続用のビアは微細化と高密
度化が行われるとともに多層化が要求されている。
【0003】そのため、プリント配線基板はダウンサイ
ジングにより二次元方向への拡張は限界があるので厚さ
方向への層数アップが避けられず、この層数アップによ
る三次元方向の接続数の増加に伴って、断線の無いより
高度な接続の信頼性が要求される。これを達成するため
に層間接続用の厚膜銅ビアは熱ストレスのみならず各種
応力等に対し充分な安定性を有する必要があるから、導
体粉末の充填性を向上させて接続信頼性の高いビアを形
成することができる新しい厚膜プリント板のビア形成方
法が要求されている。
【0004】
【従来の技術】従来広く使用されている厚膜プリント板
のビア形成方法は、図1に示すように超多層ガラスセラ
ミック配線基板の構成要素であるグリーンシート1に、
銅よりなる導体粉末2のペースト状または粉末自体を一
端縁に供給して、当該導体粉末2をスキージ3により上
記グリーンシート1の他端側へ移動することにより、当
該グリーンシート1に穿設された約10万個のビアホー
ル1aに上記導体粉末2が充填され、このグリーンシート
1を60枚位置決め積層して、図6に示すような加熱の
タイムチャートAで焼成することにより厚膜プリント板
のビアが形成されている。
【0005】このグリーンシート1のビアホール1aに充
填される上記導体粉末2は、表1に示すような粉末特性
を有している。
【0006】
【表1】
【0007】尚、の流動性指数,の噴流性指数はホ
ソカワミクロン社製の「パウダーテスター」を使用して
測定した流動性噴流性の7項目から総合的に判定される
数値である。
【0008】
【発明が解決しようとする課題】以上説明した従来の厚
膜プリント板のビア形成方法で問題となるのは、グリー
ンシート1に穿設されたビアホール1aの径は約100μ
mであり、グリーンシート1の厚み約300μmに対し
て高いアスペクト(グリーンシートの厚み/ビアホール
径)を有するから、ビアホール1aへの充填密度を上げる
ためには導体粉末の微細化は避けられず、これによって
導体粉末の凝集および流動性の劣化が充填性を阻害する
ことにより充填密度を低下させて表2の充填性の項に示
す如き断線欠陥を引き起こしていた。
【0009】
【表2】
【0010】ところが、1つのビアホール1aを対象に良
充填性,高充填密度を達成する導体粉末の特性を設定し
ても、シート当り10万個のビアホール1aに対しての欠
陥と充填密度にバラツキ無く充填することは容易ではな
く、このバラツキがもたらす焼結性の不安定さは避けら
れない。
【0011】また、充填性を重視した導体粉末の選定は
必ずしも良好な焼結性を得られるとは限らず、従来の導
体では、図6に示すように積層グリーンシートの加熱の
タイムチャートAに対して、ガラスセラミックの収縮挙
動はBの如きカーブとなるが、このガラスセラミックの
収縮率が急激に大きくなる時間帯に、ビアホールに充填
した導体粉末の収縮挙動はカーブCで示す如く収縮率の
変動が大きくなって、形成されるビアに小さな粒界破断
(クラック)が発生する。
【0012】そのため、上記表2の焼結性の項で示すよ
うに初期断線欠陥:2件/600万接続が、形成された
厚膜プリント板の電子部品実装等による熱ストレス印加
後には前記クラックが成長することにより断線欠陥が1
20件/600万接続と著しく増加している。
【0013】従って、良充填性を達成するためだけを目
的に設定した導体粉末の特性では、焼成工程において必
ずしも良好な焼結・収縮挙動を達成するとは限らず、双
方のバランスを取った導体粉末特性の設計が困難になる
という問題が生じている。
【0014】本発明は上記のような問題点に鑑み、導体
粉末の特性を制御することによりビアホールへの充填性
を良好なものにし、更には固有な焼成条件のもとにおい
て、より緻密な導体ビアを形成することができ、断線の
少ない新しい厚膜プリント板のビア形成方法の提供を目
的とする。
【0015】
【課題を解決するための手段】本発明は、銅を導体材料
とした低温焼成ガラスセラミック配線基板の製造におい
て次表に示す如く、
【0016】
【表3】
【0017】銅よりなる球状粉末の比表面積が0.3〜
0.6m2/gであって、粒度分布の50%値が5.0〜
7.0μmの粒子径, 銅粉末の流動性指数が70〜7
9, 酸化防止剤のコーティング量が0.12〜0.17
wt%の上記導体粉末をグリーンシートに穿設されたビ
アホールに充填する。
【0018】
【作用】本発明では、ビアホールに充填する導体粉末特
性が図2および図3に示すように比表面積の値が0.3
〜0.6m2/gである場合,および粒度分布の50%値
が5.0〜7.0μmである場合には充填欠陥数が0と
なり、また図4および図5に示すように流動性指数の値
が70〜79の時においてはビアホールへの充填率が6
0%以上,酸化防止剤のコーティング量が0.12〜
0.17wt%の時にはビアのポア発生件数が最低値に
なるという実験値が得られているので、これ等の値を満
足する導体粉末をビアホールに充填して低温焼成ガラス
セラミック配線基板を形成することにより、次表に示す
ような良い結果が得られる。
【0019】
【表4】
【0020】表4に示す如く、充填性による断線欠陥が
1.2件/600万接続,焼結性による断線欠陥が0.
9件/600万接続,熱ストレス印加による増加が0件
にと著しく減少していることから、導体粉末の特性を制
御することによりビアホールへの充填性を良好なものに
し,且つ固有な焼成条件のもとにおいてより緻密な導体
ビアを形成することが可能となる。
【0021】
【実施例】以下図1〜図6について本発明の実施例を詳
細に説明する。図2は本発明の一実施例による導体粉末
の比表面積と充填欠点数の関係を示す図、図3は本実施
例による導体粉末の粒度分布と充填欠点数の関係を示す
図、図4は本実施例による導体粉末の流動指数と充填率
の関係を示す図、図5は本実施例による導体粉末の酸化
防止剤コーティング量と10μm以上のポア発生数を示
す図、図6は従来と本実施例のガラスセラミックと導体
粉末との収縮挙動の差を示す図である。
【0022】本発明の一実施例により使用した導体粉末
の特性は、
【0023】
【表5】
【0024】の通りである。良充填性を確保するために
は、表3による〜の全ての条件を満足する必要があ
り、特にの流動性指数がこの範囲にない場合には10
万ホールに対して数ホールの充填量不足欠陥が生じる。
【0025】良焼結性は、充填量不足(充填密度)の影
響を受けるため、間接的には表1による〜の全ての
条件を満足する必要があるが、直接的な因子と考えられ
るのは、比表面積,粒度分布,酸化防止剤,粒
子形状である。特に、の比表面積は、図6に示すガラ
スセラミックと導体粉末との焼結挙動の関係に敏感に影
響を及ぼす。
【0026】上記部材を使用した厚膜プリント板のビア
形成方法は、図1で示す従来例と同様に、グリーンシー
ト1の一端縁に銅よりなる導体粉末2のペースト状また
は粉末自体を供給して、スキージにより当該グリーンシ
ート1に穿設された約10万個のビアホール1aに上記導
体粉末2を充填して、この60枚のグリーンシート1を
位置決め積層して、図6に示す加熱のタイムチャートA
で焼成することにより厚膜プリント板のビアを形成して
いる。
【0027】その結果、図6に示すようにガラスセラミ
ックの収縮挙動Bに対して本発明の導体粉末の収縮挙動
カーブはDの如く緩やかに変動するから、形成されるビ
アの小さな粒界破断が少なくなる。これにより、上記表
5の最終品質の項で示すように初期における断線欠陥は
600万接続の内充填量不足(充填性)によるものが
1.0件,焼結時における粒界破断(クラック)による
ものが0.6件で、形成された厚膜プリント板の電子部
品実装等による熱ストレス印加後の粒界破断の増加が0
件となるから、導体粉末の特性を制御することによりビ
アホールへの充填性を良好なものにしてより緻密な導体
ビアを形成することができる。
【0028】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な方法で、グリーンシートのビアホー
ルに対して導体粉末の充填性を良好なものにして断線欠
陥を防止することができる等の利点があり、著しい経済
的及び、信頼性向上の効果が期待できる厚膜プリント板
のビア形成方法を提供することができる。
【図面の簡単な説明】
【図1】 厚膜プリント板のビア形成方法を示す図であ
る。
【図2】 本実施例による導体粉末の比表面積と充填欠
点数の関係を示す図である。
【図3】 本実施例による導体粉末の粒度分布と充填欠
点数の関係を示す図である。
【図4】 本実施例による導体粉末の流動指数と充填率
の関係を示す図である。
【図5】 本実施例による導体粉末の酸化防止剤コーテ
ィング量と10μm以上のポア発生数を示す図である。
【図6】 従来と本実施例のガラスセラミックと導体粉
末との収縮挙動の差を示す図である。
【符号の説明】
1はグリーンシート、1aはビアホール、2は導体粉末、
3はスキージ、

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 銅を導体材料とした低温焼成ガラスセ
    ラミック配線基板の製造において、銅よりなる球状の比
    表面積が0.3〜0.6m2/gであって、粒度分布の5
    0%値が5.0〜7.0μmの粒子径を有し、粉末の流
    動性指数が70〜79,酸化防止剤のコーティング量が
    0.12〜0.17wt%の上記導体粉末(2) をグリー
    ンシート(1) のビアホール(1a)に充填することにより充
    填欠点数を制御したことを特徴とする厚膜プリント板の
    ビア形成方法。
JP34086792A 1992-12-22 1992-12-22 厚膜プリント板のビア形成方法 Expired - Fee Related JP2629543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34086792A JP2629543B2 (ja) 1992-12-22 1992-12-22 厚膜プリント板のビア形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34086792A JP2629543B2 (ja) 1992-12-22 1992-12-22 厚膜プリント板のビア形成方法

Publications (2)

Publication Number Publication Date
JPH06188561A JPH06188561A (ja) 1994-07-08
JP2629543B2 true JP2629543B2 (ja) 1997-07-09

Family

ID=18341050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34086792A Expired - Fee Related JP2629543B2 (ja) 1992-12-22 1992-12-22 厚膜プリント板のビア形成方法

Country Status (1)

Country Link
JP (1) JP2629543B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
WO2018094177A1 (en) 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
TW202046839A (zh) * 2019-01-31 2020-12-16 美商山姆科技公司 導電導通孔及其生產方法

Also Published As

Publication number Publication date
JPH06188561A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
JP4096990B2 (ja) セラミック多層基板およびその製造方法
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JP2584911B2 (ja) ガラス−セラミック多層回路基板の製造方法
JPH08139230A (ja) セラミック回路基板とその製造方法
JPH06232516A (ja) セラミックス配線基板およびその製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP2629543B2 (ja) 厚膜プリント板のビア形成方法
WO2018163982A1 (ja) 多層基板
WO2019059017A1 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
JP2006108529A (ja) セラミックス多層基板およびその製造方法
JPH08274433A (ja) 銀系導電性ペースト及びそれを用いた多層セラミック回路基板
JP2933463B2 (ja) セラミック多層配線基板及びその製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JPH11312417A (ja) 多層セラミック基板形成用導電性ペ―スト
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH09139574A (ja) 低誘電率多層セラミック回路基盤の製造方法
JPH03272197A (ja) 多層ガラスセラミック回路基板の製造方法
JP3162539B2 (ja) 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JP4697755B2 (ja) 多層セラミック基板の製造方法
JPH0685466A (ja) 多層回路基板
JP3064047B2 (ja) 多層セラミック回路基板
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JPH11163487A (ja) セラミック多層回路基板用導電ペースト
US20040041309A1 (en) Ceramic component and production method therefor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225

LAPS Cancellation because of no payment of annual fees