KR20060105797A - 박막 커패시터 구조를 갖는 집적 회로 패키지 기판 - Google Patents

박막 커패시터 구조를 갖는 집적 회로 패키지 기판 Download PDF

Info

Publication number
KR20060105797A
KR20060105797A KR1020067012711A KR20067012711A KR20060105797A KR 20060105797 A KR20060105797 A KR 20060105797A KR 1020067012711 A KR1020067012711 A KR 1020067012711A KR 20067012711 A KR20067012711 A KR 20067012711A KR 20060105797 A KR20060105797 A KR 20060105797A
Authority
KR
South Korea
Prior art keywords
power
vias
ground
substrate
base structure
Prior art date
Application number
KR1020067012711A
Other languages
English (en)
Other versions
KR100908946B1 (ko
Inventor
센지즈 팔란두즈
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060105797A publication Critical patent/KR20060105797A/ko
Application granted granted Critical
Publication of KR100908946B1 publication Critical patent/KR100908946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 집적 회로 패키지의 패키지 기판(package substrate) 또는 인터포저 기판(interposer substrate)과 같은 기판의 제조에 관련된다. 기본 구조(base structure)는 그 안에 복수의 비아(via) 개구들을 갖는 그린 재료로부터 형성된다. 그 후 그린 재료는 소결되어(sintered) 소결된 세라믹 재료가 되고 기본 구조는 비아 개구들을 갖는 소결된 세라믹 기본 구조가 된다. 전도성의 비아가 소결된 세라믹 기본 구조의 각 비아 개구에 형성된다. 커패시터 구조는 소결된 세라믹 기본 구조 위에 형성된다. 커패시터 구조의 전력 및 접지 평면들은 비아들에 접속된다. 이렇듯, 실리콘 기판들과 같은 부서지기 쉬운 기판들에 비아 개구들을 구멍 뚫을 필요없이 커패시터 구조가 형성될 수 있고 비아들에 접속될 수 있다. 소결된 세라믹 재료는 낮은 열 팽창계수 또한 가지며, 커패시터 구조를 제조할 때 고온 처리 조건들에서 견뎌낼 수 있고, 제조하기에 값이 싸다.
인터포저 기판, 패키지 기판, 커패시터, 비아(via), 소결

Description

박막 커패시터 구조를 갖는 집적 회로 패키지 기판{AN INTEGRATED CIRCUIT PACKAGE SUBSTRATE HAVING A THIN FILM CAPACITOR STRUCTURE}
본 발명은 집적 회로 패키지의 기판에 포함되는 커패시터 구조에 관련된다.
집적 회로들은 통상적으로 웨이퍼 기판들 위에 제조된다. 그 후 웨이퍼 기판은, 각각의 다이가 개별적인 집적 회로를 보유하는 개개의 다이들로 "분리(diced)" 또는 "싱귤레이트(singulated)"된다. 다이는 그 후, 종종 중간 인터포저(interposer) 기판과 함께 패키지 기판 위에 탑재된다. 기판 또는 기판들은 만들어지는 집적 회로 패키지에 구조적 강성을 제공한다. 패키지 기판은 다이의 접점들로부터 집적 회로 패키지가 탑재되는 캐리어 기판 위의 접점들까지 x-y 변환도 제공한다.
신호들은 기판 또는 기판들 안의 컨덕터들을 통해 다이 안의 집적 회로에 제공될 수 있다. 저항-커패시턴스-인덕턴스 지연(resistance-capacitance-inductance delay)이라고 불리는 신호 지연은 신호들이 컨덕터들을 통해 전송될 때 종종 일어난다. 저항-커패시턴스-인덕턴스 지연을 감소시키기 위해, 커패시터는 종종 다이에 가깝게 제공된다. 커패시터는 집적 회로와 가까운 전력 저장소로서 작용한다.
별개의 커패시터들은 상대적으로 크기 때문에 기판 위의 많은 양의 실제 공간을 차지한다. 박막 커패시터들은 보다 적은 실제 공간을 차지할 수 있기 때문에, 보다 많은 커패시터들이 형성될 수 있을 것이라고 인식되어 왔다. 기판의 제조 동안 박막 커패시터들을 제조하는 것은 기판에 별개의 커패시터들을 탑재하는 것보다 간단할 수도 있다.
비아 개구(via opening)들은 기판의 기본 구조들 안에 제조되어야 하고, 거기에서 박막 커패시터 구조의 전력 및 접지 평면들이 접속되어야 하는 비아(via)들이 형성되어야 한다. 그러한 비아 개구들의 형성은 다년간 반도체 산업의 중대 관심사였다. 따라서 여태까지는, 실리콘과 같은 낮은 k값 재료들(low k-value materials)에 개구들을 뚫는데 모든 노력이 향해졌다. 실리콘은 부서지기 쉬운 재료여서, 개구들을 뚫는 것은 어렵다. 각 개구는 또한 개별적으로 뚫려야 하기 때문에 처리량이 감소된다.
본 발명은 첨부 도면들을 참조하여 예들로서 기술된다.
도 1은 본 발명의 실시예에 따라 제조된 인터포저 기판의 측단면도이다.
도 2는 도 1의 인터포저 기판을 포함하는 집적 회로 패키지의 측단면도이다.
도 3은 본 발명의 실시예에 따라 제조된 패키지 기판의 측단면도이다.
도 4는 도 3의 패키지 기판을 포함하는 집적 회로 패키지의 측단면도이다.
집적 회로 패키지의, 패키지 기판 또는 인터포저 기판과 같은 기판의 제조가 설명된다. 복수의 비아 개구들을 그 안에 갖는 그린 재료(green material)로부터 기본 구조가 형성된다. 그 후 그린 재료는 소결되어 소결된 세라믹 재료가 되고 기본 구조는 비아 개구들을 갖는 소결된 세라믹 기본 구조가 된다. 소결된 세라믹 기본 구조의 각 비아 개구 안에 전도성 비아가 형성된다. 소결된 세라믹 기본 구조 위에 커패시터 구조가 형성된다. 커패시터 구조의 전력 및 접지 평면들은 비아들과 접속된다. 이렇듯, 실리콘 기판들과 같은 부서지기 쉬운 기판들에 비아 개구들을 뚫을 필요없이 커패시터 구조가 형성될 수 있고 비아에 접속될 수 있다. 소결된 세라믹 재료는 또한 낮은 열 팽창계수를 가지며, 커패시터 구조를 제조할 때 고온 처리 조건들에서 견뎌낼 수 있고, 제조하기에 값이 싸다.
첨부 도면들중 도 1은 본 발명의 실시예의 방법에 따라 만들어진 인터포저 기판(10)을 예시한다. 인터포저 기판(10)은 기본 구조(12), 전도성 비아들(14), 높은 k값 유전 재료를 갖는 커패시터 구조(16), 낮은 k값 유전 재료(18), 및 접점 패드들(20)을 포함한다.
기본 구조(12)는 처음에 그린(green)의 소결되지 않은 재료로 만들어진다. 그린 재료는 기본 구조(12)의 형상인 패키지이고 그 후 비아 개구들(22)은 그 그린 재료를 관통하여 뚫린다. 그린 재료의 취급, 패키징 및 뚫기는 본 기술분야에서 알려져 있다. 그린 재료에서의 구멍 뚫기의 이점은 그린 재료가 실리콘 기판들과 같은 다른 기판들만큼 부서지기 쉽지 않다는 것이다. 그린 재료는 그 후 소결되어 소결된 세라믹 재료가 되고 기본 구조(12)는 소결된 세라믹 기본 구조(12)가 된다. 그 후 소결된 세라믹 기본 구조(12)는 비아 개구들(22)을 갖는다. 비아 개구들(22)은 전력 비아 개구(22P), 접지 비아 개구(22G), 신호 비아 개구(22S)를 포함한다. 비아 개구들(22) 각각은 수평 소결된 세라믹 기본 구조(12)의 하부 표면에서 상부 표면으로 연장한다.
그 후, 낮은 k값 유전 재료(18)가 소결된 세라믹 기본 구조(12)의 전체 상부 표면에 걸쳐 형성된다. 그리하여 낮은 k값 유전 재료(18)는 전력, 접지 및 신호 비아 개구들(22P, 22G, 및 22S)을 덮는다. 낮은 k값 유전 재료(18)는 전형적으로 3 내지 4 사이의 유전 상수를 갖는 실리콘 이산화물(silicon dioxide)로 만들어진다.
낮은 k값 유전 재료(18)는 그 후 패터닝된다. 낮은 k값 유전 재료(18)는 예를 들어 먼저 그의 일부분을 덮고 그 후 노출된 부분들을 연소시킴으로써 패터닝될 수 있다. 연소되는(또는 식각되는) 부분들은 전력 및 접지 비아 개구들(22P 및 22G) 위에 위치된 부분들이다. 개구들은 낮은 k값 유전 재료(18)에서 또한 연소되어(또는 식각되어) 신호 비아 개구들(22S)이 낮은 k값 유전 재료(18)를 관통하여 수직으로 연장된다.
그 후 커패시터 구조(16)가, 낮은 k값 유전 재료(18)가 연소된(또는 식각된) 소결된 세라믹 기본 구조(12) 위에 형성된다. 즉, 전력 및 접지 비아 개구들 (22P 및 22G)를 갖는 소결된 세라믹 기본 구조(12)의 상부 표면의 영역 위에 커패시터 구조(16)가 형성된다. 커패시터 구조(16)는 전력 및 접지 평면(24 및 26) 및 유전체 층(28)을 포함한다. 전력 및 접지 평면들은 전형적으로 구리 또는 백금으로 만들어진다. 유전체 층(28)은, 유전 상수가 3000만큼 높을 수도 있지만, 300과 900 사이의 유전 상수를 가질 수 있는 높은 k값 유전 재료로 이루어진다. 절연층(30)은 제2 커패시턴스를 부가하기 위해 접지 평면(26)의 상부 위에 형성되고 유전체 층(28)과 동일한 재료로 만들어진다. 여분의 커패시턴스를 위해 보다 많은 층들이 부가될 수 있다. 전력 및 접지 비아 개구들(22P 및 22G)이 전체 커패시터 구조(16)를 관통하여 수직으로 연장하도록 층들 및 평면들(24, 26, 28 및 30)이 모두 패터닝된다. 커패시터 구조(16)과 같은 박막 커패시터 구조들의 제조는 본 기술분야에서 알려진 것이다.
비아 개구들(22)은 모두 그 후 전도성 비아(14)들로 채워진다. 전도성 비아들(14)은 전형적으로 구리, 은 또는 텅스텐과 몰리브덴의 합금과 같은 전도성 금속으로 형성된다. 전도성 비아들은 예를 들면 비아 개구들(22) 안에 스퍼터링 퇴적(sputter-deposited), 도금(plated) 또는 인쇄될 수 있다. 전도성 비아들(14)은 전력, 접지 및 신호 비아 개구들(22P, 22G, 및 22S) 안의 전도성의 전력, 접지 및 신호 비아들(14P, 14G 및 14S)을 각각 포함한다. 전력 전도성 비아(14P)는 전력 평면(24)과 접촉하고 접지 평면(26)에 접속되지 않는다. 접지 전도성 비아(14G)는 접지 평면(26)과 접촉하고 전력 평면(24)에 접속되지 않는다. 각 신호 전도성 비아(14S)는 모든 다른 전도성 비아들(14P, 14G 및 14S)로부터 전기적으로 차단된다.
그 후 접점 패드들(20)이 커패시터 구조(16) 및 낮은 k값 유전 재료(18) 위에 형성된다. 각 접점 패드(20)는 전도성 비아들(14) 각각에 전기적으로 접속된다.
도 2는 본 발명의 일 실시예에 따른 집적 회로 패키지(34) 안의 인터포저 기판(10)을 예시한다. 집적 회로 패키지(34)는 캐리어 기판(36), 패키지 기판(38), 다이(40) 및 전도성 상호접속 부재들(42, 44 및 46)의 집합들 각각을 더 포함한다.
패키지 기판(38)은 기본 구조(48), 기본 구조(48) 내의 복수의 전도성 라인(line)들(50), 기본 구조(48)의 하부 표면 위의 복수의 접점 패드들(52), 및 기본 구조(48)의 상부 표면 위의 복수의 접점 패드들(54)을 갖는다. 기본 구조(48)는 낮은 k값 유전 재료로 만들어진다. 주어진 예에서, 전도성 라인들(50) 각각은 각각의 접점 패드들(52)과 각각의 접점 패드들(54)을 상호접속한다. 전도성 라인들(50) 중 몇몇은 수평 라인(60)에 의해 상호접속된 두 개의 수직 비아들(56 및 58)을 가진다. 수평 라인(60)의 포함으로 인해 접점 패드들(54)이 접점 패드들(52)에 대해 오프셋될 수 있다. 그리하여 전도성 라인들(50)은 접점 패드들(52)로부터 접점 패드들(54)로의 x-y 변환을 가능하게 한다.
예시된 바와 같이, 인터포저 기판(10)은 소결된 세라믹 기본 구조(12)의 하부 표면 위에 복수의 접점 패드들(62)를 더 가진다. 인터포저 기판(10)의 하부측에 있는 접점 패드들(62)로부터 인터포저 기판(10)의 상부측에 있는 접점 패드들(20)로의 x-y 변환은 없다. 접점 패드들(62) 각각은 접점 패드들(54) 각각에 매치되고 전도성 상호접속 부재들(44) 각각은 각각의 접점 패드들(62)과 각각의 접점 패드들(54)을 상호접속한다.
다이(40)는 그의 하부 표면에 형성된 집적 회로를 갖는다. 복수의 접점 패드들(64)이 다이(40)의 하부 표면 위에 형성되고 집적 회로에 전기적으로 접속된다. 접점 패드들(64) 각각은 접점 패드들(20) 각각에 매치되고 전도성 상호접속 부재들(46) 각각에 의해 접점 패드들(20)에 접속된다. 그리하여 접점 패드들(64)로부터 접점 패드들(54)로의 x-y 변환이 없다는 것과 접점 패드들(54)로부터 접점 패드들(52)로의 x-y 변환이 있다는 것을 알 수 있다.
캐리어 기판(36)은 개별적인 기본 구조(66) 및 기본 구조(66)의 상부 표면 위에 형성된 복수의 접점 패드들(68)을 갖는다. 접점 패드들(52) 각각은 점점 패드들(68) 각각과 정렬되고 전도성 상호접속 부재들(42) 각각에 의해 접점 패드들(68)에 접속된다.
도 3은 본 발명의 또 다른 실시예의 방법에 따라 제조된 패키지 기판(138)을 예시한다. 패키지 기판(138)은, 도 1의 인터포저 기판(10)의 소결된 세라믹 기본 구조(12), 커패시터 구조(16), 및 접점 패드들(20)과 동일한, 소결된 세라믹 기본 구조(112), 커패시터 구조(116), 낮은 k값 유전 재료(118), 및 접점 패드들(120)을 포함한다. 패키지 기판(138)은 전도성 비아(14)들 대신 전도성 라인들(150)이 제공된다는 점에서 인터포저 기판(10)과 다르다.
전도성 라인들 각각은 두 개의 수직 비아들(156 및 158) 및 수직 비아들(156 및 158)을 상호접속하는 수평 라인(160)을 포함한다. 수평 라인(160)이 소결된 세라믹 기본 구조(112)의 상부 표면 아래에 매립되도록 소결된 세라믹 기본 구조(112)가 여러 단들로 형성된다. 수평 라인(160)은 수직 비아들(156 및 158)이 서로에 대하여 수평 방향으로 오프셋될 수 있게 한다. 그리하여 수평 라인들(160)은 수직 비아들(158)에 대한 수직 비아들(156) 상의 x-y 변환을 가능하게 한다.
도 4는 패키지 기판(138), 캐리어 기판(136) 및 다이(140)를 포함하는 집적 회로 패키지를 예시한다. 다이(140) 및 캐리어 기판(136)은 도 2의 집적 회로 패키지(34)의 다이(40) 및 캐리어 기판(36)과 동일하다. 집적 회로 패키지(134)는, 다이(140)와 패키지 기판(138) 사이에 중간 인터포저 기판이 없다는 점에서 집적 회로 패키지(34)와 다르다. 도 2의 집적 회로 패키지(34)에서, 인터포저 기판(10)은 다이(40)에 가까운 커패시터 구조(16)를 제공하고 패키지 기판(38)은 x-y 변환을 제공한다. 대조적으로, 도 4의 집적 회로 패키지(134)에서는, 패키지 기판(138)이 다이(140)에 가까운 커패시터 구조(116)를 제공하고 x-y 변환을 제공한다.
소정의 예시적인 실시예들이 기술되고 첨부 도면들에서 도시되엇지만, 그러한 실시예들은 단순히 예시적인 것이고 본 발명을 한정하는 것이 아니며, 본 기술분야의 당업자들에게 수정들이 떠오를 수 있기 때문에 본 발명은 도시되고 기술된 특정한 구조들 및 구성들로 한정되지 않는다는 것이 이해되어야 한다.

Claims (22)

  1. 집적 회로 패키지의 적어도 일부를 만드는 방법으로서,
    복수의 비아 개구(via openings)를 갖는, 그린 재료(green material)로 된 기본 구조(base structure)를 형성하는 단계;
    상기 그린 재료가 소결된(sintered) 세라믹 재료가 되고 상기 기본 구조가 비아 개구들을 갖는 소결된 세라믹 기본 구조가 되도록 상기 그린 재료를 소결하는 단계;
    상기 소결된 세라믹 기본 구조의 각 비아 개구에 전도성 비아(via)를 형성하는 단계; 및
    상기 소결된 세라믹 기본 구조 위에 커패시터 구조를 형성하는 단계
    를 포함하고,
    상기 전도성 비아들은 적어도 전력 및 접지 비아들을 포함하고,
    상기 커패시터 구조는 전도성의 전력 및 접지 평면들 및 상기 전력 평면과 접지 평면 사이의 유전체 층을 포함하고, 상기 전력 및 접지 평면들은 상기 전력 비아들 중 적어도 하나와 상기 접지 비아들 중 하나에 전기적으로 각각 접속되는 방법.
  2. 제1항에 있어서,
    상기 비아들은 신호 비아들을 포함하고, 각 신호 비아는 상기 전력 및 접지 평면들 모두로부터 전기적으로 차단되어 있는 방법.
  3. 제2항에 있어서,
    상기 커패시터 구조의 상기 유전체 층은 높은 k 값을 갖는 유전 재료로 만들어지고, 상기 기판은 제1 및 제2 부분들을 가지고, 상기 제1 부분은 상기 높은 k값 유전 재료를 가지고 상기 제2 부분은 상기 높은 k값 유전 재료를 가지지 않고, 상기 신호 비아들은 상기 제2 부분에 형성되는 방법.
  4. 제1항에 있어서,
    상기 패키지 기판 위에, 상기 커패시터 구조를 갖는 상기 기본 구조를 탑재하여 인터포저 기판을 공동으로 형성하는 단계; 및
    마이크로 전자 회로가 형성된 다이를 상기 인터포저 기판에 탑재하는 단계
    를 더 포함하는 방법.
  5. 제4항에 있어서,
    캐리어 기판(carrier substrate)과의 상호접속을 위해 복수의 전도성 부재를 상기 패키지 기판에 형성하는 단계를 더 포함하는 방법.
  6. 복수의 비아 개구들이 내부에 형성된 소결된 세라믹 기본 구조;
    적어도 전력 및 접지 비아들을 포함하는, 각 비아 개구 내의 전도성 비아; 및
    상기 소결된 세라믹 기본 구조 위의 커패시터 구조
    를 포함하고,
    상기 커패시터 구조는 전도성의 전력 및 접지 평면들 및 상기 전력 평면과 접지 평면 사이의 유전체 층을 포함하며, 상기 전력 및 접지 평면들은 상기 전력 및 접지 비아들 중 적어도 하나에 전기적으로 각각 접속된 집적 회로 패키지 기판.
  7. 제6항에 있어서,
    상기 비아들은 신호 비아들을 포함하고, 각 신호 비아는 상기 전력 및 접지 평면 모두로부터 전기적으로 차단되어 있는 집적 회로 패키지 기판.
  8. 제7항에 있어서,
    상기 커패시터 구조의 상기 유전체 층은 높은 k값을 갖는 유전 재료로 만들어지고, 상기 기판은 제1 및 제2 부분들을 가지며, 상기 제1 부분은 상기 높은 k값 유전 재료를 갖고 상기 제2 부분은 상기 높은 k값 유전 재료를 갖지 않고, 상기 신호 비아들이 상기 제2 부분에 형성되는 집적 회로 패키지 기판.
  9. 수평 유전체 층들을 가지고 상기 유전체 층들 중 두 층 사이에 금속 컨덕터들의 적어도 하나의 수평 층을 갖는 기본 구조 - 상기 기본 구조는 수직으로 연장된 복수의 비아 개구를 가짐 -;
    각 비아 개구 내의 전도성 비아; 및
    상기 기본 구조 위의 커패시터 구조
    를 포함하고,
    상기 전도성 비아들은 적어도 전력 및 접지 전도성 비아들을 포함하고,
    상기 커패시터 구조는 수평 전력 및 접지 평면들 및 상기 전력 및 접지 평면들 사이의 수평 유전체 층을 포함하며,
    상기 전력 및 접지 평면들은 상기 전력 및 접지 비아들 중 적어도 하나에 전기적으로 각각 접속되는, 집적 회로 다이를 위한 패키지 기판.
  10. 제9항에 있어서,
    상기 기본 구조는 소결된 세라믹 재료로 만들어지는 패키지 기판.
  11. 제9항에 있어서,
    상기 비아들은 신호 비아들을 포함하고, 각 신호 비아는 상기 전력 및 접지 평면들 모두로부터 전기적으로 차단되는 패키지 기판.
  12. 제11항에 있어서,
    상기 전력, 접지 및 신호 비아들은 상기 커패시터 구조의 전력, 접지 및 신호 컨덕터들에 각각 접속되는 패키지 기판.
  13. 제9항에 있어서,
    상기 기본 구조 위의 제1 복수의 접점; 및
    상기 커패시터 구조 위의 제2 복수의 접점
    을 더 포함하고,
    상기 금속 컨덕터들은 상기 제1 복수의 접점으로부터 상기 제2 복수의 접점으로의 x-y 변환을 생성하는 패키지 기판.
  14. 복수의 비아 개구들이 내부에 형성된 소결된 세라믹 기본 구조를 포함하는 기판;
    각 비아 개구 안의 전도성 비아; 및
    상기 소결된 세라믹 기본 구조 위의 커패시터 구조; 및
    상기 기판 위에 탑재되며, 집적 회로가 내부에 형성된 다이
    를 포함하고,
    상기 전도성 비아들은 적어도 전력 및 접지 비아들을 포함하고,
    상기 커패시터 구조는 전도성의 전력 및 접지 평면들, 및 상기 전력 평면과 접지 평면 사이의 유전체 층을 포함하고, 상기 전력 및 접지 평면들은 상기 전력 및 접지 비아들중 적어도 하나에 전기적으로 각각 접속되는 집적 회로 패키지.
  15. 제14항에 있어서,
    상기 기판은 인터포저 기판이고, 상기 인터포저 기판이 탑재되는 패키지 기 판을 더 포함하는 집적 회로 패키지.
  16. 제15항에 있어서,
    상기 비아들은 x-y 변환 없이 상기 패키지 기판 위의 접점들에 접속되는 집적 회로 패키지
  17. 제14항에 있어서,
    상기 비아들은 신호 비아들을 포함하고, 각 신호 비아는 상기 전력 및 접지 평면들 모두로부터 전기적으로 차단되는 집적 회로 패키지.
  18. 수평 유전체 층들을 갖는 기본 구조를 포함하고 상기 유전체 층들중 두 층 사이의 금속 컨덕터들의 적어도 하나의 수평 층을 포함하는 기판;
    각 비아 개구 내의 전도성 비아;
    상기 기본 구조 위의 커패시터 구조;
    상기 기판 위에 탑재되며, 집적 회로가 내부에 형성된 다이;
    를 포함하고,
    상기 기본 구조는 수직으로 연장하는 복수의 비아 개구들을 내부에 갖고,
    상기 전도성 비아들은 적어도 전력 및 접지 비아들을 포함하고,
    상기 커패시터 구조는 수평 전력 및 접지 평면들 및 상기 전원 평면과 접지 평면 사이의 수평 유전체 층을 포함하고,
    상기 전력 및 접지 평면들은 상기 전력 및 접지 비아들 중 적어도 하나에 전기적으로 각각 접속되는 집적 회로 패키지.
  19. 제18항에 있어서,
    상기 기본 구조는 소결된 세라믹 재료로 만들어지는 집적 회로 패키지.
  20. 제18항에 있어서,
    상기 비아들은 신호 비아들을 포함하고, 각 신호 비아는 상기 전력 및 접지 평면들 모두로부터 전기적으로 차단되는 집적 회로 패키지.
  21. 제20항에 있어서,
    상기 전력, 접지 및 신호 비아들은 상기 금속 컨덕터들의 전력, 접지 및 신호 컨덕터들에 각각 접속되는 집적 회로 패키지.
  22. 제18항에 있어서,
    상기 다이는 개재하는(intervening) 인터포저 기판 없이 상기 기판에 탑재되는 집적 회로 패키지.
KR1020067012711A 2003-12-23 2004-12-17 박막 커패시터 구조를 갖는 집적 회로 패키지 기판 KR100908946B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/746,665 US7132743B2 (en) 2003-12-23 2003-12-23 Integrated circuit package substrate having a thin film capacitor structure
US10/746,665 2003-12-23
PCT/US2004/042753 WO2005064646A2 (en) 2003-12-23 2004-12-17 An integrated circuit package substrate having a thin film capacitor structure

Publications (2)

Publication Number Publication Date
KR20060105797A true KR20060105797A (ko) 2006-10-11
KR100908946B1 KR100908946B1 (ko) 2009-07-22

Family

ID=34679250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067012711A KR100908946B1 (ko) 2003-12-23 2004-12-17 박막 커패시터 구조를 갖는 집적 회로 패키지 기판

Country Status (7)

Country Link
US (3) US7132743B2 (ko)
JP (2) JP4974681B2 (ko)
KR (1) KR100908946B1 (ko)
CN (1) CN100483706C (ko)
MY (1) MY146853A (ko)
TW (1) TWI251321B (ko)
WO (1) WO2005064646A2 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108947B1 (ko) * 2010-12-09 2012-02-08 테세라, 인코포레이티드 고밀도 3차원 집적 커패시터
KR20130122959A (ko) * 2010-12-02 2013-11-11 테세라, 인코포레이티드 액티브 칩을 연결하는 인터포저를 갖는 적층형 마이크로 전자 어셈블리
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US10269708B2 (en) 2015-12-18 2019-04-23 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11626363B2 (en) 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11715730B2 (en) 2017-03-16 2023-08-01 Adeia Semiconductor Technologies Llc Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11881454B2 (en) 2016-10-07 2024-01-23 Adeia Semiconductor Inc. Stacked IC structure with orthogonal interconnect layers
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446389B2 (en) * 2004-06-17 2008-11-04 Apple Inc. Semiconductor die package with internal bypass capacitors
EP1777745A3 (en) * 2005-10-21 2010-05-05 E.I. Du Pont De Nemours And Company Power core device including a capacitor and method of making thereof
US7670919B2 (en) 2005-12-30 2010-03-02 Intel Corporation Integrated capacitors in package-level structures, processes of making same, and systems containing same
US7405102B2 (en) * 2006-06-09 2008-07-29 Freescale Semiconductor, Inc. Methods and apparatus for thermal management in a multi-layer embedded chip structure
US7724498B2 (en) * 2006-06-30 2010-05-25 Intel Corporation Low inductance capacitors, methods of assembling same, and systems containing same
KR100778227B1 (ko) * 2006-08-23 2007-11-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
WO2008105496A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation キャパシタ搭載インターポーザ及びその製造方法
JP2008294423A (ja) * 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
CN101946304B (zh) * 2008-02-20 2013-06-05 Nxp股份有限公司 包括在衬底的两个面上形成的平面形状电容器的超高密度容量
CN101882613B (zh) * 2009-05-04 2012-05-23 奇景光电股份有限公司 具有芯片封圈的集成电路
US20100327433A1 (en) * 2009-06-25 2010-12-30 Qualcomm Incorporated High Density MIM Capacitor Embedded in a Substrate
US20110058348A1 (en) * 2009-09-10 2011-03-10 Ibiden Co., Ltd. Semiconductor device
US20120074562A1 (en) * 2010-09-24 2012-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-Dimensional Integrated Circuit Structure with Low-K Materials
US9257384B2 (en) 2012-06-05 2016-02-09 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
TWI529906B (zh) * 2013-12-09 2016-04-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWI539566B (zh) * 2014-05-19 2016-06-21 矽品精密工業股份有限公司 封裝基板及封裝結構
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US9659850B2 (en) 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
CN110402616B (zh) 2016-11-18 2023-04-04 申泰公司 填充材料以及基板通孔的填充方法
US20190206786A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Thin film passive devices integrated in a package substrate
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11037871B2 (en) * 2019-02-21 2021-06-15 Kemet Electronics Corporation Gate drive interposer with integrated passives for wide band gap semiconductor devices

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
US5011725A (en) * 1987-05-22 1991-04-30 Ceramics Process Systems Corp. Substrates with dense metal vias produced as co-sintered and porous back-filled vias
JP2776909B2 (ja) * 1988-09-14 1998-07-16 株式会社日立製作所 キヤリア基板
EP0359513A3 (en) 1988-09-14 1990-12-19 Hitachi, Ltd. Semiconductor chip carrier and method of making it
WO1992008606A1 (en) * 1990-11-19 1992-05-29 The Carborundum Company Microelectronics package
US5144526A (en) * 1991-08-05 1992-09-01 Hughes Aircraft Company Low temperature co-fired ceramic structure containing buried capacitors
US5614043A (en) * 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
JP3688844B2 (ja) * 1997-02-27 2005-08-31 京セラ株式会社 多層配線基板
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6270601B1 (en) * 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
US6430058B1 (en) * 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
JP2001223301A (ja) * 2000-02-08 2001-08-17 Hitachi Ltd 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ
US6852436B2 (en) * 2000-05-18 2005-02-08 Corning Incorporated High performance solid electrolyte fuel cells
JP2001358248A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
TW471067B (en) * 2000-08-31 2002-01-01 Advanced Semiconductor Eng Integrated circuit package board which integrates de-coupled capacitor
JP2003046024A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 配線基板
JP4634665B2 (ja) * 2001-08-20 2011-02-16 富士通株式会社 キャパシタ内蔵回路基板及びその製造方法
JP3825324B2 (ja) * 2002-01-07 2006-09-27 京セラ株式会社 多層配線基板
US6791133B2 (en) * 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
KR20130122959A (ko) * 2010-12-02 2013-11-11 테세라, 인코포레이티드 액티브 칩을 연결하는 인터포저를 갖는 적층형 마이크로 전자 어셈블리
US9431475B2 (en) 2010-12-09 2016-08-30 Tessera, Inc. High density three-dimensional integrated capacitors
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US9190463B2 (en) 2010-12-09 2015-11-17 Tessera, Inc. High density three-dimensional integrated capacitors
KR101108947B1 (ko) * 2010-12-09 2012-02-08 테세라, 인코포레이티드 고밀도 3차원 집적 커패시터
US9437557B2 (en) 2010-12-09 2016-09-06 Tessera, Inc. High density three-dimensional integrated capacitors
US10157978B2 (en) 2010-12-09 2018-12-18 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US11004930B2 (en) 2010-12-09 2021-05-11 Tessera, Inc. High density three-dimensional integrated capacitors
US10607937B2 (en) 2015-12-18 2020-03-31 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10269708B2 (en) 2015-12-18 2019-04-23 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10998265B2 (en) 2016-09-30 2021-05-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US11881454B2 (en) 2016-10-07 2024-01-23 Adeia Semiconductor Inc. Stacked IC structure with orthogonal interconnect layers
US11626363B2 (en) 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US11715730B2 (en) 2017-03-16 2023-08-01 Adeia Semiconductor Technologies Llc Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11860415B2 (en) 2018-02-26 2024-01-02 Adeia Semiconductor Bonding Technologies Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices

Also Published As

Publication number Publication date
JP2012084905A (ja) 2012-04-26
WO2005064646A3 (en) 2005-08-25
CN1898795A (zh) 2007-01-17
US7132743B2 (en) 2006-11-07
JP5762267B2 (ja) 2015-08-12
CN100483706C (zh) 2009-04-29
US20050135043A1 (en) 2005-06-23
MY146853A (en) 2012-09-28
US20060270111A1 (en) 2006-11-30
WO2005064646A2 (en) 2005-07-14
TW200529396A (en) 2005-09-01
US7099139B2 (en) 2006-08-29
JP4974681B2 (ja) 2012-07-11
US7504271B2 (en) 2009-03-17
JP2007515809A (ja) 2007-06-14
KR100908946B1 (ko) 2009-07-22
TWI251321B (en) 2006-03-11
US20050133903A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100908946B1 (ko) 박막 커패시터 구조를 갖는 집적 회로 패키지 기판
US5006673A (en) Fabrication of pad array carriers from a universal interconnect structure
CN1314117C (zh) 集成电路封装结构及集成电路封装方法
EP0614220B1 (en) Multichip module and method of fabrication therefor
US11152296B2 (en) Semiconductor package and manufacturing method thereof
JP5143451B2 (ja) 半導体装置及びその製造方法
US6124195A (en) Utilization of die repattern layers for die internal connections
US9167710B2 (en) Embedded packaging with preformed vias
KR101360815B1 (ko) 반도체 디바이스를 위한 본드 패드 지지 구조체
CN100463172C (zh) 半导体器件和半导体晶片及其制造方法
US20070268105A1 (en) Electrical component having an inductor and a method of formation
CN102222654B (zh) 基材具有导通孔的半导体元件及其制作方法
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
US10453787B2 (en) Method and apparatus for forming multi-layered vias in sequentially fabricated circuits
US20230131658A1 (en) Three-dimensional ltcc package structure
CN112509926B (zh) 一种多芯片封装结构及其制造方法
CN219642825U (zh) 半导体封装结构
CN114784486B (zh) 电磁屏蔽封装结构及其制造方法
US20230126956A1 (en) Method for manufacturing a three-dimensional ltcc package structure
KR20070035205A (ko) 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee