JP5744854B2 - 複数の閾値電圧を有するナノワイヤ・メッシュｆｅｔ及びその製造方法 - Google Patents

複数の閾値電圧を有するナノワイヤ・メッシュｆｅｔ及びその製造方法 Download PDF

Info

Publication number
JP5744854B2
JP5744854B2 JP2012511922A JP2012511922A JP5744854B2 JP 5744854 B2 JP5744854 B2 JP 5744854B2 JP 2012511922 A JP2012511922 A JP 2012511922A JP 2012511922 A JP2012511922 A JP 2012511922A JP 5744854 B2 JP5744854 B2 JP 5744854B2
Authority
JP
Japan
Prior art keywords
nanowire
layer
fet
device layers
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012511922A
Other languages
English (en)
Other versions
JP2012527776A (ja
Inventor
チャン、ジョセフィーヌ、ビー
チャン、ポール
ギローン、マイケル、エー
スライト、ジェフリー、ダブリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2012527776A publication Critical patent/JP2012527776A/ja
Application granted granted Critical
Publication of JP5744854B2 publication Critical patent/JP5744854B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ナノワイヤ・ベースのデバイスに関し、より特定的には、複数の閾値電圧（Ｖｔ）をもつナノワイヤ・ベースの電界効果トランジスタ（ＦＥＴ）及びその製造のための技術に関する。
ゲート・オール・アラウンド（Gate-all-around、ＧＡＡ）型ナノワイヤ・チャネルの電界効果トランジスタ（ＦＥＴ）は、現在のプレーナ型相補型金属酸化膜半導体（ＣＭＯＳ）技術に優る構造部のスケーリングを可能にする。ナノワイヤ・ベースのＦＥＴは、その基本的形態において、ソース領域と、ドレイン領域と、ソース領域とドレイン領域との間のナノワイヤ・チャネルとを含む。ナノワイヤ・チャネルを取り囲むゲートは、ソース領域とドレイン領域との間のナノワイヤ・チャネルを通って流れる電子の流れを調整する。
しかしながら、構造部サイズのスケーリングは、今日の高性能、高出力の電子デバイスに対して難題をもたらす。ラップトップ型コンピュータのようなバッテリ駆動型モバイル機器を例にとってみる。電源管理設備が所定の位置にない場合、通常のコンピュータ演算は、電力貯蔵を迅速に使い尽くしてしまう。
非アクティブなブロックの電源を切断する又は「スリープ・モード」中に供給電圧（Ｖｄｄ）を減らすといった、多くの電源管理戦略が、チップ・レベルで存在する。しかしながら、これらの手法の大部分は、電源切断を管理する点及び/又は回路を頑丈に設計する点では、設計のオーバーヘッドを必要とするため、状態をより低いＶｄｄに保持することになり、そこでコンパクト・モデルは一般的に正確性が乏しい。その結果、回路が低いＶｄｄで機能することを保証するために、従来のデバイスでは、殆どの場合、より高い設計コスト及び製造コストが発生する。これらのコストは、広範囲の電圧にわたって設計自体をチェックすること、及び、生成されたデバイスがこの範囲のＶｄｄにわたって十分に較正されるのを保証することの両方から生じるものである。その上、これらのタスクが正しく実行されない場合、再設計サイクルと関連したコストも生じ得るというリスクも存在する。
Ｓｕｋ他著、「Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｎａｎｏｗｉｒｅ Ｓｉｚｅ Ｄｅｐｅｎｄｅｎｃｙ ｏｎ ＴＳＮＷＦＥＴ」、Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ、ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ、８９１−８９４ページ、２００７年
従って、電力消費量の調整を可能にする、スケーラブル（拡大縮小可能）なナノワイヤ・ベースのＦＥＴ設計が望ましい。
本発明は、ナノワイヤ・ベースの電界効果トランジスタ（ＦＥＴ）、及びそれを製造するための技術を提供する。本発明の一態様において、各々がソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネルを有する、スタック状に垂直方向に配向された複数のデバイス層であって、デバイス層の１つ又は複数はデバイス層の他の１つ又は複数とは異なる閾値電圧を有するように構成される、複数のデバイス層と、ナノワイヤ・チャネルを取り囲むデバイス層の各々に共通のゲートとを有するＦＥＴが提供される。
本発明の別の態様において、次のステップを有するＦＥＴの製造方法が提供される。各々がソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネルを有する、複数のデバイス層が、スタック状に垂直方向に配向されるように形成される。デバイス層の１つ又は複数は、デバイス層の他の１つ又は複数とは異なる閾値電圧を有するように構成される。デバイス層の各々に共通のゲートが、ナノワイヤ・チャネルを取り囲むように形成される。
本発明のより完全な理解、及び本発明の更なる特徴及び利点は、以下の詳細な説明及び図面を参照することにより得られるであろう。
本発明の実施形態による、複数の閾値電圧（Ｖｔ）を有する電界効果トランジスタ（ＦＥＴ）を製造するための出発構造体を示す断面図である。 本発明の実施形態による、複数のナノワイヤ・ハードディスクを示す断面図である。 本発明の実施形態による、ＦＥＴの活性領域の上に形成されたダミー・ゲート構造体を示す断面図である。 本発明の実施形態による、ダミー・ゲートの周りに堆積されたフィラー層を示す断面図である。 本発明の実施形態による、ダミー・ゲートが除去された結果、トレンチがフィラー層内に形成されたことを示す断面図である。 本発明の実施形態による、より薄い上部デバイス層内にエッチングされたナノワイヤ・バーを示す断面図である。 本発明の実施形態による、横方向に薄層化された図６で形成されたナノワイヤ・バーを示す断面図である。 本発明の実施形態による、残りのより厚いデバイス層内にエッチングされたナノワイヤ・バーを示す断面図である。 本発明の実施形態による、除去されたナノワイヤ・ハードマスクの露出された窒化物部分を示す断面図である。 本発明の実施形態による、トレンチ内に形成されたスペーサを示す断面図である。 本発明の実施形態による、犠牲層がナノワイヤ・バーの間から除去された状態を示す断面図である。 本発明の実施形態におる、トレンチ内に形成された置換ゲートを示す断面図である。
図１−図１２は、複数の閾値電圧（Ｖｔ）を有するゲート・オール・アラウンド（ＧＡＡ）型ナノワイヤ・ベースの電界効果トランジスタ（ＦＥＴ）を製造するための例示的な方法を示す図である。以下に詳細に説明するように、製造プロセスは、ダマシン・ゲート・プロセスを利用して、ゲートと自己整合されたソース／ドレイン領域を構築する。
本技術の１つの目標は、「調整可能な」Ｖｔを有する、ナノワイヤ・ベースのＦＥＴ、及びこれを製造するためのプロセスを提供することである。有利なことに、デバイスのＶｔを調整できることにより、通常遭遇する性能の低下なしに、省電力がもたらされる。単なる例として、２つの異なるＶｔ（例えば、Ｖｔ２＜Ｖｔ１）をもつＦＥＴを有する電子デバイスは、供給電圧ＶｄｄがＶｔ２＜Ｖｄｄ＜Ｖｔ１であるときには低電力モードで、かつ、ＶｄｄがＶｔ１より上に増加したときには高電力モードで有効に動作させることができる。
図１は、ＦＥＴの製造のための出発構造体１００を示す断面図である。構造体１００を形成するために、浅いトレンチ分離（ＳＴＩ）を用いて、シリコン・オン・インシュレータ（ＳＯＩ）ウェハ内に活性領域を定める。即ち、埋め込み酸化物（ＢＯＸ）層１０６の上にＳＯＩ層１０４を有するように、ウェハ１０２を準備する。例示的な実施形態によると、ＳＯＩ層１０４は、約５ナノメートル（ｎｍ）から約２０ｎｍまでの厚さを有する。ＳＯＩウェハは一般的に、この図には示されない、基板のような他の層も含む。ＢＯＸ層１０６は、これに限られるものではないが、二酸化シリコン（ＳｉＯ２）のような誘電体材料を含む、任意の適切な絶縁体材料を含むことができる。図１は単一の活性領域の形成を示すが、複数の活性領域を単一のウェハ内に形成できることを理解すべきである。
次に、一連の交互するシリコン（Ｓｉ）と犠牲層が、一連のもの／スタックの第１の層としてＳＯＩ層１０４を有するように、垂直方向スタック状にウェハ上に形成される、例えばエピタキシャル成長される。具体的には、ＳＯＩ層１０４から出発して上方に進み、第１の犠牲層１０８が、ＳＯＩ層１０４の上にエピタキシャル成長される。
犠牲層１０８は、シリコン・ゲルマニウム（ＳｉＧｅ）のような、Ｓｉに対して選択的にエッチングすることができる結晶材料を含む。犠牲層１０８は高濃度のドーパントを含むことができ、このドーパントはＳｉに導入される（プロセス中の後に実行されるアニールによる）とき、ｎ型又はｐ型Ｓｉを生ずる。例えば、リン（Ｐ）又はヒ素（Ａｓ）は典型的なｎ型ドーパントであり、ホウ素（Ｂ）は典型的なｐ型ドーパントである。約１×１０１９原子毎立方センチメートル（原子／ｃｍ３）から約１×１０２２原子／ｃｍ３までのドーパント濃度を用いることができる。ドーピングは、イン・サイチュ（in-situ）で（即ち、ドーパントが犠牲層１０８の成長中に組み込まれる）、又はエックス・サイチュ(ex-situ)で（即ち、イオン注入のような技術を用いて犠牲層１０８の成長後に）実行することができるが、同じ層内に隣接するＮＦＥＴ及びＰＦＥＴを形成するように、隣接するｎ型ドープ領域とｐ型ドープ領域が必要な場合には、エックス・サイチュ・ドーピングが好ましい。
隋意的な非ドープ結晶Ｓｉ層１１０を犠牲層１０８の上にエピタキシャル成長させることができる。さらに、隋意的に、１つ又は複数の付加的な犠牲層及び／又は結晶Ｓｉ層をＳｉ層１１０の上に交互型にエピタキシャル成長させることができ、この場合、付加的な犠牲層の特性は犠牲層１０８と同じになり、付加的な結晶Ｓｉ層の特性はＳｉ層１１０と同じになる。例示の目的及び描画の容易さのために、１つの付加的な犠牲層１１２をＳｉ層１１０の上に示す。しかしながら、上で強調したように、これらの層は随意的なものであり、本明細書ではこれらの層が存在しない場合の実施形態を想定する。さらに、これらの層は図示したより多く又はより少なく存在してもよい。例示的な一実施形態によれば、犠牲層１０８及び１１２は互いに同じくドープされる。
図１に示される例示的な構成において、次に、結晶Ｓｉ層１１４が犠牲層１１２の上にエピタキシャル成長される。以下に詳細に説明するように、Ｓｉ層１１４は、ＳＯＩ層１０４及びＳｉ層１１０より薄いことが好ましい。量子閉じ込め効果（quantum confinement effect）のために、Ｓｉ層１１４の厚さ、従って内部に形成されるナノワイヤ・チャネルの厚さを変化させることにより、同じＦＥＴデバイス内に複数のＶｔが存在することが可能になる。例示的な実施形態によると、ＦＥＴデバイスは、第１の閾値電圧Ｖｔ１及び第２の閾値電圧Ｖｔ２（二重Ｖｔデバイス）を有する、即ち、２つの異なるデバイス層厚を使用することからもたらされる、を有するように構成される。
各犠牲層は、エピタキシャル成長プロセスによって堆積させることができる。従って、各犠牲層は、単結晶材料を含む。例示的な実施形態によれば、各犠牲層は、約５ｎｍから約２０ｎｍまでの厚さを有する。しかしながら、寄生容量を最小にするために、各犠牲層の厚さを可能な限り薄くすると同時に、誘電体／ゲートが、プロセス中に後で犠牲層が除去されると形成される間隙に適合（フィット）するように、十分な余地を残すべきである。
同様に各Ｓｉ層は、エピタキシャル成長プロセスによって堆積させることもできる。従って、各Ｓｉ層もまた単結晶材料を含む。例示的な実施形態によれば、各Ｓｉ層１１０は、約５ｎｍから約２０ｎｍまでの厚さ（即ち、ＳＯＩ層１０４と同じ厚さ）を有する。上で強調したように、Ｓｉ層１１４は、ＳＯＩ層１０４及びＳｉ層１１０より薄い。例示的な実施形態によれば、Ｓｉ層１１４は、約１ｎｍから約１０ｎｍまでの厚さを有する。より薄いＳｉ層１１４は、堆積される材料の量を調整することによって及び／又は層を所望の厚さまで研削又はエッチングすることによって達成することができる。
例示的な実施形態によると、エピタキシャル成長プロセスを用いて、Ｓｉ層及び犠牲層の両方を形成する。エピタキシャル成長は、摂氏約８００度（℃）未満、例えば約６５０℃未満の温度で実行される。このプロセスは、各層の成長の間で真空を破らずに実行することができ、又は代替的に、層の間で真空を破り、例えば犠牲層のエックス・サイチュ・ドーピングのような余分な処理を可能にすることもできる。層の間で真空が破られるか又は破られないかに関わらず、各々の連続する層形成の間にパージ・ステップを実行することが好ましい。Ｓｉ層及び犠牲層の各々を形成するのに用いられる成長圧力は、約１００トール未満、例えば約５０トール未満である。これらの例示的なエピタキシャル成長パラメータを用いる場合、Ｓｉ層及び犠牲層の各々の厚さの変動は約５％を超えないはずであることに注目すべきである。上で強調したように、ナノワイヤ・チャネルは、製造プロセス中の後にＳｉ層内に形成されることになり、各犠牲層の厚さは、隣接するナノワイヤ・チャネルの間のｚ方向における距離を定めることになる。
第１のハードマスク１１６が、Ｓｉ層１１４の上に堆積される。例示的な実施形態によると、ハードマスク１１６は、ＳｉＯ２のような酸化物を含むことができ、化学気相堆積（ＣＶＤ）又はプラズマ強化ＣＶＤ（ＰＥＣＶＤ）を用いてＳｉ層１１４の上に堆積される。
ＳＴＩは、Ｓｉ／犠牲層スタックをウェハの活性領域に対して平坦化し且つ隔離するように用いられる。ＳＴＩは、当業者には周知の通常のリソグラフィ及びエッチング・プロセスを必要とするので、本明細書において更には説明しない。ＳＴＩは一般に、ナノメートルの構造部サイズ範囲の処理技術で用いられる。窒化物ライナ１１８は、ＣＶＤ、ＰＥＣＶＤ又は原子層堆積（ＡＬＤ）のような堆積プロセスを用いて、スタックの１つ又は複数の側壁に隣接するように形成される。ここで、ウェハの活性領域内に形成されたスタックは、プロセス中の後にＦＥＴデバイスのソース及びドレイン領域、並びにナノワイヤ・チャネルを形成するのに用いられることになる。スタック内の種々の層の構成は、ｚ方向におけるナノワイヤ・チャネルの位置を定める。
次に、第２のハードマスク１２０が、スタックの上に堆積される。例示的な実施形態によれば、ハードマスク１２０は、窒化シリコン（ＳｉＮ）のような窒化物を含み、低圧化学気相堆積（ＬＰＣＶＤ）を用いて、約１５ｎｍから約２０ｎｍまでの、例えば約２０ｎｍの厚さに堆積される。以下に詳細に説明するように、ハードマスク１１６及びハードマスク１２０は、複数の個々のナノワイヤ・ハードマスク内に（ｘ方向におけるナノワイヤ・チャネルの所望に位置に従って）パターン形成されることになる。
図２は、複数の個々のナノワイヤ・ハードマスク１２２内にパターン形成された第１のハードマスク１１６及び第２のハードマスク１２０を示す断面図である。上で強調したように、ハードマスクのパターン形成は、ナノワイヤの所望の位置に対応している。例示的な実施形態によれば、レジスト膜（図示せず）がハードマスク１２０上に堆積され、ナノワイヤ・ハードマスク１２２の各々の設置面積（footprint）及び位置によりパターン形成される。一例において、反応性イオン・エッチング（ＲＩＥ）（以下を参照されたい）を用いて、ナノワイヤ・ハードマスクを形成し、従ってレジスト膜は、水素シルセスキオキサン（ＨＳＱ）のようなレジスト材料を含み、電子ビーム（ｅビーム）リソグラフィを用いてパターン形成され、炭素ベースのレジストに転写される。
次にハードマスクの開口段階が、第１のハードマスクが酸化物を含み、第２のハードマスクは窒化物を含むという事実に基づいて、一連の選択的ＲＩＥステップを用いて実行される。例えば、レジスト膜（図示せず）をマスクとして用いる窒化物選択的ＲＩＥを初めに用いて、ハードマスク１２０のレジスト膜の直下部分を除く全てを除去し、ナノワイヤ・ハードマスクの窒化物部分１２２ａを定める。ハードマスク１１６は酸化物を含み、窒化物選択的ＲＩＥのエッチング停止層として機能する。窒化物選択的ＲＩＥは同時に窒化物ライナ１１８をエッチングすることもでき、Ｓｉ層１１４がエッチング停止層として機能する。
次に、窒化物部分をマスクとして用い、酸化物選択的ＲＩＥを用いて、ハードマスク１１６の窒化物マスクの直下部分を除く全てを除去し、ナノワイヤ・ハードマスクの酸化物部分１２２ｂを定める。Ｓｉ層１１４は、酸化物選択的ＲＩＥのエッチング停止層として機能する。この例において、ナノワイヤ・ハードマスクの窒化物部分１２２ａ及び酸化物部分１２２ｂの各々は、約１５ｎｍから約２０ｎｍまでの、例えば約２０ｎｍの厚さを有する。
窒化物部分１２２ａ及び酸化物部分１２２ｂは、二重ナノワイヤ・ハードマスク構造体を形成する。二重ナノワイヤ・ハードマスク構造体を用いると、より正確で均一なナノワイヤをＳｉ層内に形成することが可能になる。即ち、二重ハードマスク構造体を用いると、窒化物部分１２２ａはダミー・ゲートを定める間（以下に説明する図３を参照されたい）酸化物部分１２２ｂの完全性（integrity）を保護し、酸化物部分１２２ｂはスペーサの（窒化物選択的）エッチングの間ナノワイヤを保護する（以下の説明を参照されたい）。ナノワイヤ・ハードマスクの良好な完全性を維持することは、ナノワイヤの寸法の変動を最小にするために重要である。デバイスのサイズが一層小さくなるにつれて、好ましくない寸法の変動の影響がさらに顕著になる。
この例において、ナノワイヤ・ハードマスク１２２は、約２００ｎｍ未満、例えば約１０ｎｍから約２００ｎｍまで、例えば約４０ｎｍから約５０ｎｍまでのピッチ、即ち空間周波数を有するように構成される。レイアウト密度を最大にし、寄生容量を最小にするために、ピッチは、パターン形成及び処理の限界内で可能な限り小さくする必要がある。直接的リソグラフィにより定めることができるものよりも小さいピッチを達成するために、側壁イメージ転写のようなピッチ倍増（pitch doubling）技術又は二重パターン形成／二重エッチングを用いることができる。各ナノワイヤ・ハードマスク１２２の幅１２３は、約４０ｎｍ未満、例えば約５ｎｍから約４０ｎｍまで、例えば約５ｎｍから約２０ｎｍまでである。各ナノワイヤ・ハードマスク１２２のピッチ／幅は、最初に各ナノワイヤのピッチ／幅を定めることになる。
図３は、活性領域の上に形成されたダミー・ゲート１２６を示す断面図である。ダミー・ゲートを形成する前に、酸化物停止層、即ち酸化物層１２４が、Ｓｉ層１１４上に形成される。例示的な実施形態によれば、熱酸化を用いて酸化物層１２４を成長させ、約４ｎｍまで、例えば約２ｎｍまでの厚さにする。Ｓｉ層１１４の一部分は熱酸化プロセス中に消費されるので、この熱酸化プロセスは、Ｓｉ層１１４を所望の厚さに薄層化することができる別の方法である（Ｓｉ層１１４の厚さは、例えば約２ｎｍだけ、例えば約１ｎｍだけ減少させることができる）。
ダマシン・ゲート・プロセスを開始するために、ダミー・ゲート構造体１２６が形成される。以下の説明から明らかになるように、ダミー・ゲート構造体１２６は、ｙ方向におけるナノワイヤの位置、及び最終的なＦＥＴデバイス構造体のゲートの位置を定める。例示的な実施形態によれば、ダミー・ゲート構造体は、多結晶Ｓｉ（ポリシリコン）を含む。
ダミー・ゲート構造体１２６は、以下のプロセスによって形成することができる。初めに、ＬＰＣＶＤを用いて、ポリシリコン層を酸化物層１２４／ナノワイヤ・ハードマスク１２２の上に堆積させ、約１００ｎｍから約１５０ｎｍまで、例えば約１４０ｎｍの厚さにする。ポリシリコン層の厚さは、ダミー・ゲートの高さを定めることになるので、堆積後、化学機械研磨（ＣＭＰ）を用いて所望の厚さ／高さを達成することができる。レジスト膜（図示せず）がポリシリコン層上に堆積され、ダミー・ゲート構造体の設置面積及び位置により、マスクされ、パターン形成される。次に、ポリシリコン選択的ＲＩＥを用いて、ポリシリコン層のマスクの下の部分、即ち、ナノワイヤ・ハードマスクの上に位置する部分（ｙ方向においてナノワイヤ・ハードマスクの上の中央にある）を除く全てを除去し、これがダミー・ゲート１２６になる。例示的な実施形態によれば、ダミー・ゲート１２６は、約１００ｎｍから約１５０ｎｍまでの、例えば約１４０ｎｍの高さ１２８と、約３０ｎｍから約５０ｎｍまでの、例えば約４５ｎｍの長さ１３０とを有する。
矢印１３２で示すように、随意的にトップ・ダウン注入を用いて、Ｓｉ層１１４を、そして同じく潜在的にその下にあるＳｉ層１１０及びＳｉ層１０４をドープすることができる。この注入の条件は、当業者には周知のものであり、用いられるドーパント種のタイプに応じて変えることができる。このトップ・ダウン注入は、例えば、犠牲層がプロセス中の早期にドープされなかったとき、又は（以下に説明される拡散／活性化アニール中）犠牲層から得られるドーピングの量が十分でなかった場合に用いることができ、トップ・ダウン注入を用いてそのドーピングを補う。
図４は、ダミー・ゲート１２６の周りに堆積された（犠牲）フィラー層１３６を示す断面図である。フィラー層１３６は、これに限られるものではないが、ＳｉＯ２のような誘電体材料を含む任意の適切なフィラー材料を含むことができる。例示的な実施形態によれば、フィラー層１３６は、高密度プラズマ（ＨＤＰ）を用いてダミー・ゲート１２６の周りに堆積される。次に、ダミー・ゲートをエッチング停止部として使用し、ＣＭＰを用いてフィラー材料を平坦化する。従って、フィラー層１３６は、ダミー・ゲートの高さに等しい厚さ、例えば約１００ｎｍから約１５０ｎｍまでの、例えば約１４０ｎｍの厚さを有することになる。
図５は、ダミー・ゲートが除去された状態を示す断面図である。ダミー・ゲート１２６は、化学ダウン・ストリーム又は水酸化カリウム（ＫＯＨ）エッチング、或いはＲＩＥなどの化学エッチング・プロセスを用いて除去することができる。図５に示すように、ダミー・ゲート１２６の除去により、フィラー層１３６内にトレンチ１３８が形成される。トレンチ１３８はダミー・ゲート１２６のネガ・パターンであるので、トレンチ１３８もまた、ナノワイヤ・ハードマスク１２２の上の中央に（即ち、ｙ方向における）位置する。例示的な実施形態によれば、トレンチ１３８は、デバイスの（ナノワイヤ）チャネル領域をデバイスのソース及びドレイン領域から区別する。
エッチングがフィラー層１３６にも作用してその部分を除去することもある。例えば、ダミー・ゲート１２６を除去するエッチング・プロセスの後、フィラー層１３６を、約３０ｎｍから約１２５ｎｍまでの、例えば約８０ｎｍまでの厚さ１３９に減らすことができる。
ダミー・ゲートの使用は、本発明の技術の重要な側面である。即ち、ダミー・ゲートは、フィラー層の前にナノワイヤ・ハードマスクを配置し、ダミー・ゲートが除去されるとき、現れるナノワイヤ・ハードマスクが既にトレンチ内に存在するようにすることを可能にする。ナノワイヤ・ハードマスクは、活性領域内により正確で均一なナノワイヤを形成するために重要である。
図６は、例えばＳｉ層１１４などのより薄い最上部のＳｉ層内にエッチングされたナノワイヤ・バー１４０（デバイスのナノワイヤ・チャネルの前駆体）を示す断面図である。「バー（bar）」という用語は、ＦＥＴデバイスの完成したナノワイヤ・チャネルをもたらす、任意の更なる処理（例えば、薄層化及び／又は懸濁化）の前の、エッチングされたままのナノワイヤ構造体を指すのに用いられる。さらに、各Ｓｉ層を用いてＦＥＴデバイスのソース及びドレイン領域、並びにナノワイヤ・チャネルを形成する（各デバイスは、ソース領域、ドレイン領域、及びソース領域とドレイン領域を接続するナノワイヤ・チャネルを有する）ので、Ｓｉ層は、本明細書ではデバイス層とも呼ばれる。本説明では、より薄いデバイス層はＳｉ層／犠牲層スタックの単一の最上部Ｓｉ層であるが、この構成は例示的なものにすぎない。例えば、スタックは、示されるものより多くのＳｉ／犠牲層を含み、１つより多くの上部Ｓｉ層が、スタック内の他の層よりも薄いこともある。
例示的な実施形態によれば、Ｓｉ選択的ＲＩＥを用いて、ナノワイヤ・ハードマスク１２２によってマスクされていないトレンチ１３８内のＳｉ層１１４の部分を除去する。下にある犠牲層１１２は、エッチング停止部として機能する。このようにパターン形成されたナノワイヤ・バー１４０は、鋭い明確な縁部を有することになる。上述のように、これは、ナノワイヤをパターン形成するのに二重（窒化物／酸化物）ハードマスクを用いた結果である。単なる例として、このように形成されたナノワイヤ・バーは、約２００ｎｍ未満、例えば約１０ｎｍから約２００ｎｍまで、例えば約４０ｎｍから約５０ｎｍまでの、ナノワイヤ・ハードマスクのピッチに基づくピッチ、即ち空間周波数を有する。さらにプロセスのこの時点において、ナノワイヤ・バー１４０の各々は、約４０ｎｍ未満、例えば約５ｎｍから約４０ｎｍまで、例えば約５ｎｍから約２０ｎｍまでの、ナノワイヤ・ハードマスク１２２の幅によって定められる幅１４１と、例えば、１ｎｍから約１０ｎｍまでの、Ｓｉ層１１４の厚さによって定められる厚さ１４３とを有することになる。しかしながら、以下に詳細に説明されるように、ナノワイヤ・バーの幅は、例えば横方向薄層化プロセスによって、さらに低減される。
本発明の教示の利点は、ナノワイヤ・バーがトレンチ１３８内だけにエッチングされ、フィラー層１３６の下のデバイスのソース／ドレイン領域がそのまま残ることである。さらに、このようにして形成されたソース／ドレイン領域は、トレンチ１３８と、従ってトレンチ１３８内に形成されることになるデバイス・ゲートと自己整合されることになる（下記を参照されたい）。
図７は、横方向に薄層化されたナノワイヤ・バー１４０を示す断面図である。具体的には、図７に示すように、ナノワイヤ・バー１４０は、横方向に薄層化され、その幅はナノワイヤ・ハードマスク１２２の幅より薄くなるように減少している。
ナノワイヤ・チャネルの寸法が非常に小さい場合、Ｖｔは、量子効果のために寸法により変調され得る。本製造プロセスにおいては、ナノワイヤ・チャネルの寸法は、初めに２つのこと、即ち、対応するＳｉ層の厚さ及びナノワイヤ・バーをパターン形成するのに用いられるナノワイヤ・ハードマスクの幅によって決定される。Ｓｉ層の各々が厚さｘを有し、ナノワイヤ・ハードマスクが幅ｙを有する場合には、パターン形成されたままのナノワイヤ・バーもまた、厚さｘ及び幅ｙを有する。しかしながら、本教示を用いる場合、複数のＶｔの構成を得るために、例えばナノワイヤ・バー１４０などの最上部ナノワイヤ・バーがより小さい（幅及び厚さ）寸法を有することが望ましい。そのためには、例えばＳｉ層１１４などの上部Ｓｉ層は、最初の構造体内の他のＳｉ層より薄く作られ（上記の説明を参照されたい）、その結果ナノワイヤ・バー１４０は、他のデバイス層内にプロセス中の後に形成される他のナノワイヤ・バーより薄くなる。ナノワイヤ・バー１４０の幅を減らすために（他のデバイス層に影響を及ぼすことなく）、選択的エッチングを用いて、初めにナノワイヤ・バー１４０（図６に示し、上述したような）を形成し、他のデバイス層は接触しないままにする。次に、ナノワイヤ・バー１４０は、例えば全ての露出されたＳｉ表面（即ち、ナノワイヤ・バー１４０の露出面）の酸化によって、横方向に薄層化され（狭くされ）、その幅を減少させる。ナノワイヤ・ハードマスク１２２は、酸化の影響を受けず、これらが露出されないので他のデバイス層のいずれかの影響も受けない。横方向の薄層化の後、ナノワイヤ・バー１４０の各々は、約１ｎｍから約１０ｎｍまでの幅を有する。
酸化は、適切な厚さのＳｉＯ２膜を生成する、任意のＳｉ酸化プロセスを用いて行うことができる。こうした技術には、炉による酸化、急速熱酸化、及び酸素又はオゾン・プラズマによる酸化が含まれる。
図８は、デバイスの残りのより厚い層、即ち、それぞれＳｉ層１１０及びＳＯＩ層１０４内にエッチングされたナノワイヤ・バー１４６及び１４８を示す断面図である。上で強調したように、ナノワイヤ・バーは、デバイスのナノワイヤ・チャネルの前駆体である。図８に示されるように、ナノワイヤ・バーは、ナノワイヤ・バー１４０がナノワイヤ・バー１４６の上方にあり、ナノワイヤ・バー１４６がナノワイヤ・バー１４８の上方にある積層構成である。
例示的な実施形態によれば、一連のＳｉ選択的及び酸化物選択的ＲＩＥステップを用いて、ナノワイヤ・ハードマスク１２２によってマスクされていないトレンチ１３８内の、それぞれＳｉ層１１０／ＳＯＩ層１０４の部分及び犠牲層１０８／１１２の部分を除去する。下にある層は、各々のＲＩＥステップ中、エッチング停止部として働く。例えば、Ｓｉ層１１０の（Ｓｉ選択的）ＲＩＥの間、犠牲層１０８はエッチング停止部として働く。上述のように、二重（窒化物／酸化物）ハードマスク構造体の使用により、鋭い明確な縁部を有するパターン形成されたナノワイヤがもたらされる。単なる例として、このように形成されたナノワイヤ・バー１４６及び１４８は、約２００ｎｍ未満、例えば約１０ｎｍから約２００ｎｍまで、例えば約４０ｎｍから約５０ｎｍまでの、同じデバイス層内のバーのピッチ、即ち空間周波数を有する。さらに、ナノワイヤ・バー１４６及び１４８の各々は、約４０ｎｍ未満、例えば約５ｎｍから約４０ｎｍまで、例えば約５ｎｍから約２０ｎｍまでの、ナノワイヤ・ハードマスク１２２の幅によって定められる幅を有することになる。デバイスのこれらの「より厚い」層において、ナノワイヤ・バーは、ナノワイヤ・ハードマスクの幅に対応する幅を有することが望ましい。
図９は、ナノワイヤ・ハードマスクの露出された窒化物部分１２２ａ（即ち、トレンチ１３８内の部分）が除去された状態を示す断面図である。ナノワイヤ・ハードマスクの窒化物部分を酸化物部分に対して選択的に除去する任意のエッチング・プロセスを用いることができる。しかしながら、理想的には、ナノワイヤ・ハードマスクの窒化物部分の厚さは、大部分が前のバー・エッチング中に消費されるように選択するべきであり、この時点で構造体上にあまり多くが残らないようにすべきである。ハードマスクの酸化物部分１２２ｂは、理想的には、スペーサ・エッチング中に（以下に説明する図１０を参照されたい）完全に消費されるように設計される。スペーサ・エッチング後に残るいずれの酸化物ハードマスクも、ゲート・スタック堆積の前の洗浄中に除去されるように十分に薄くすべできである。ゲート・スタック前洗浄は、有機汚染物質、金属汚染物質及びＳｉ表面上のあらゆる自然酸化物を除去する標準的なプロセスである。自然酸化物は、酸化物を除去するための湿式又は乾式化学エッチング・プロセスを用いて除去することができる。一例は、１００：１の希釈フッ化水素酸（ＨＦ）によるものである。
図１０は、トレンチ１３８内に形成されたスペーサ１４２を示す断面図である。このステップは随意的なものである。デバイスのソース／ドレイン領域とデバイス・ゲート（トレンチ１３８内に形成されるものであり、以下に説明する図１２を参照されたい）になるものとの間にスペーサを配置することは、完成したデバイスにおける寄生容量を最小にする助けとなるが、隆起したソース／ドレイン（ＲＳＤ）のエピタキシャル成長又はシリサイド化の間の、即ち典型的なＦＥＴフローにおけるような、ゲートとソース／ドレインとの間の短絡を防止するのに必要ではない。スペーサ１４２は、ソース／ドレイン領域からゲートを特定の間隔だけオフセットする働きをする。
例示的な実施形態によれば、スペーサ１４２は、初めに窒化物（例えば、ＳｉＮ）層をトレンチ１３８内に堆積させることによって形成される。次に、レジスト膜（図示せず）が窒化物層上に堆積され、スペーサの位置及び設置面積によりマスクされ、パターン形成される。次に窒化物の選択的ＲＩＥを用いて、窒化物層内にスペーサ１４２を定める。ナノワイヤ・バー・スタックの側壁を除去し、スペーサ１４２がトレンチ１３８の側壁に沿ってのみ存在し、ナノワイヤ・バー・スタック上には存在しないようにするのに、時間を掛けたオーバーエッチングが必要となる。従って、スペーサ１４２の最小の引下げ（pulldown）は、ナノワイヤ・バー・スタック及び残りの（酸化物部分１２２ｂの）ナノワイヤ・ハードマスクの高さになる。例えば、オーバーエッチングの量は、全窒化物層を除去するのに必要なエッチング時間の約５０％から約８０％までの間である。例示的な実施形態によれば、スペーサ１４２は、約５ｎｍから約２５ｎｍまでの高さ１４４を有する。スペーサ１４２の最大の高さは、トレンチ１３８の厚さからスペーサ引下げの高さ１４７を差し引いた差となる。スペーサの最小高さは、ナノワイヤ・バー・スタックの高さ１４９である。ハードマスクの酸化物部分１２２ｂは、窒化物層を除去するのに必要な長いオーバーエッチングの間露出されるので、このステップ中に、窒化物層を除去するのに用いられる窒化物エッチングの不完全な選択性のために浸食される可能性が高い。理想的には、ハードマスクの酸化物部分１２２ｂは、このステップ中に完全に浸食されるのに十分なだけの厚さに設計される。
図１１は、ナノワイヤ・バー１４０、１４６及び１４８の間から犠牲層が除去された状態を示す断面図である。ここで、解放されたナノワイヤ・バー（１４０（薄層化された）、１４６及び１４８）は、デバイスのナノワイヤ・チャネルである。これらの多層のナノワイヤ・チャネルは、本明細書ではナノワイヤ・「メッシュ」とも呼ばれる。
犠牲層は、下記のようにナノワイヤ・バーの間から除去することができる。Ｓｉ層に比べて犠牲層のより低い酸化電位を利用する化学エッチング剤を用いることができる。そのようなエッチング剤の例には、これらに限定されるものではないが、ＨＦ：過酸化水素（Ｈ２Ｏ２）：酢酸（ＣＨ３ＣＯＯＨ）の１：２：３混合物、又は硫酸（Ｈ２ＳＯ４）とＨ２Ｏ２の混合物がある。代替的に、犠牲層は、酸素（Ｏ２）プラズマ・エッチングのような乾式エッチング・プロセスを用いて、又は典型的にはエッチングに用いられるプラズマの化学的性質を用いて選択的に除去することができる。ドープされた犠牲層がＦＥＴのチャネル領域から除去されるので、ナノワイヤ・チャネルは非ドープのままであり、このことは、ナノワイヤＦＥＴのような薄いチャネルの完全空乏化デバイスの重要な利点である。
次に、急速熱アニール（ＲＴＡ）のような固体ソース拡散アニール・プロセス、スパイク・アニール・プロセス、及び／又はレーザ・アニール・プロセスを行って、ドーパントを、デバイスのソース／ドレイン領域の全体にわたって犠牲層（今やソース領域及びドレイン領域内にのみ存在する）から拡散させ、活性化させる。このアニールの温度は、約１０００℃から約１１００℃までの範囲に及ぶことができ、アニールの継続時間は、数ミリ秒（ｍｓ）、例えば５ｍｓから、数秒、例えば５秒まで変わり得る。上で強調したように、チャネルは非ドープのままである。
次に、図１２に示されるように、ナノワイヤ・チャネルを取り囲むトレンチ１３８内に、トレンチ１３８をゲート材料で充填することにより、置換ゲート１５０を形成する。このように形成されたゲート１５０は、デバイス層の各々に共通である（即ち、複数のデバイス層のための単一ゲートである）。ゲート１５０を配置する前に、湿式化学洗浄を行って表面汚染物質及び自然酸化物を除去し、ゲート誘電体、例えばＳｉＯ２をナノワイヤ・チャネル上に形成する。ゲート誘電体は、ゲートをナノワイヤ・チャネルから分離することになる。誘電体を形成するために、非ドープのナノワイヤ・チャネル上に界面層（ゲート誘電体）だけを形成しながら、ドープされたＳｉＧｅの露出部分を優先的に酸化する（ドープされたＳｉは、非ドープのＳｉよりも速く且つ容易に酸化する）差動化学酸化が用いられる。
ゲート材料がトレンチ１３８内に充填されると、ＣＭＰを行って、エッチング停止部として働くフィラー層１３６でゲートを平坦化する。より垂直なゲート・プロファイルのために、過剰研磨（overpolish）を用いて、フィラー層１３６及びゲート材料をスペーサに至るまで平坦化することができる。適切なゲート材料には、これらに限られるものではないが、１つ又は複数のポリシリコン、堆積金属、又は金属ポリシリコンのような複数材料のハイブリッド・スタックが含まれる。
上述のプロセスに従って形成されたＦＥＴデバイスは、スタック内で垂直方向に配向された複数のデバイス層を有する。各デバイス層は、ソース領域と、ドレイン領域と、ソース領域とドレイン領域を接続する複数のナノワイヤ、即ちナノワイヤ・メッシュとを含む。有利なことに、デバイス層の１つ又は複数は、他のデバイス層とは異なるＶｔを有することになる。例えば、１つの構成において、より薄い／狭いナノワイヤ・チャネルを有する最上部の薄いデバイス層は、第１の閾値電圧Ｖｔ１を有し、より厚い／広いナノワイヤ・チャネルを有する底部の厚いデバイス層は、第２の閾値電圧Ｖｔ２を有する。この例示的な構成の場合、量子効果のために、ナノワイヤ・サイズ（幅／厚さ）が減少するにつれて、Ｖｔは増大する。例えば、その内容が引用により本明細書に組み込まれる非特許文献１（ナノワイヤの限定された寸法において伝導帯が増大するために、ナノワイヤ・サイズ（即ち、直径）が減少するにつれて、Ｖｔが増大する）を参照されたい。従って、この例示的な構成において、Ｖｔ１はＶｔ２より大きい。例えば、２つより多いＶｔが同じデバイス内に存在するなど、本教示に基づく他の構成も可能である。
作動において、異なる（複数のＶｔの）デバイス層を並行して用いることができる。例えば、Ｖｔ１＞Ｖｔ２である二重Ｖｔ構成において、供給電圧（Ｖｄｄ）が低い場合（即ち、Ｖｔ１＞Ｖｄｄ＞Ｖｔ２）、低いＶｔ２のデバイス層だけが動作可能である。Ｖｄｄが増大した場合（即ち、Ｖｄｄ＞Ｖｔ１）、両方のデバイス層が並行してオン及びオフする（デバイス層は、導電性犠牲層によりソース領域及びドレイン領域の両方において互いに結び付いている）。所定の回路内の全ての構成要素を並列式にする必要はなく、Ｖｄｄが上昇したときに、より速度を上げたいと望む部品（又は、Ｖｄｄが低下したときにより少ない電力を消費するようにしたいと望む部品）だけでよい。
本発明の例証となる実施形態を本明細書で説明したが、本発明は、それらの正確な実施形態に限定されないこと、及び、当業者であれば、本発明の範囲から逸脱することなく様々な他の変更及び修正を行い得ることを理解すべきである。
１００：出発構造体
１０２：ウェハ
１０４：シリコン・オン・インシュレータ（ＳＯＩ）層
１０６：埋め込み酸化物（ＢＯＸ）層
１０８、１１２：犠牲層
１１０、１１４：シリコン（Ｓｉ）層
１１６、１２０：ハードマスク
１１８：窒化物ライナ
１２２：ナノワイヤ・ハードマスク
１２２ａ：窒化物部分
１２２ｂ：酸化物部分
１２４：酸化物層
１２６：ダミー・ゲート
１３６：フィラー層
１３８：トレンチ
１４０、１４６、１４８：ナノワイ・バー
１４２：スペーサ
１５０：置換ゲート

Claims (19)

  1. 各々が同一のソース領域とドレイン領域、及び前記ソース領域と前記ドレイン領域を接続する複数のナノワイヤ・チャネルを有し、前記複数のナノワイヤ・チャネルは複数のナノワイヤ・バー間の犠牲層を除去して垂直方向に離間して配置するように、スタック状に垂直方向に配向された複数のデバイス層であって、前記デバイス層の１つ又は複数は前記デバイス層の他の１つ又は複数とは異なる閾値電圧を有するように、前記ナノワイヤ・チャネルに対応する前記ナノワイヤ・バーの幅及び厚さを変化させて構成される、複数のデバイス層と、
    前記ナノワイヤ・チャネルを取り囲む前記デバイス層の各々に共通のゲートと、
    を含む電界効果トランジスタ（ＦＥＴ）。
  2. 前記デバイス層の１つ又は複数は閾値電圧Ｖｔ１を有するように構成され、前記デバイス層の他の１つ又は複数は閾値電圧Ｖｔ２を有するように構成され、前記閾値電圧Ｖｔ１を有するように構成された前記１つ又は複数のデバイス層に対応する前記ナノワイヤ・バーの幅及び厚さは、前記閾値電圧Ｖｔ２を有するように構成された前記デバイス層に対応する前記ナノワイヤ・バーの幅及び厚さより小さい前記ナノワイヤ・チャネルを有する、請求項１に記載のＦＥＴ。
  3. Ｖｔ１はＶｔ２より大きい、請求項２に記載のＦＥＴ。
  4. 前記閾値電圧Ｖｔ１を有するように構成された前記１つ又は複数のデバイス層の前記ナノワイヤ・チャネルの各々は、１ｎｍから１０ｎｍまでの幅と、１ｎｍから１０ｎｍまでの厚さとを有する、請求項２に記載のＦＥＴ。
  5. 前記閾値電圧Ｖｔ２を有するように構成された前記１つ又は複数のデバイス層の前記ナノワイヤ・チャネルの各々は、５ｎｍから２０ｎｍまでの幅と、５ｎｍから２０ｎｍまでの厚さとを有する、請求項２に記載のＦＥＴ。
  6. 前記デバイス層の各々の前記ソース及びドレイン領域は、ｎ型又はｐ型ドーパントでドープされる、請求項１に記載のＦＥＴ。
  7. 前記デバイス層の各々の前記ナノワイヤ・チャネルは非ドープである、請求項１に記載のＦＥＴ。
  8. 前記ゲートは誘電体により前記ナノワイヤ・チャネルから分離される、請求項１に記載のＦＥＴ。
  9. 前記デバイス層の前記ソース及びドレイン領域と前記ゲートとの間のスペーサをさらに含む、請求項１に記載のＦＥＴ。
  10. 前記ゲートは、ポリシリコン及び金属の１つ又は複数を含む、請求項１に記載のＦＥＴ。
  11. ＦＥＴを製造する方法であって、
    各々が同一のソース領域とドレイン領域、及び前記ソース領域と前記ドレイン領域を接続する複数のナノワイヤ・チャネルを有し、前記複数のナノワイヤ・チャネルは複数のナノワイヤ・バー間の犠牲層を除去して垂直方向に離間して配置するように、スタック状に垂直方向に配向された複数のデバイス層を形成するステップと、
    前記デバイス層の１つ又は複数を、前記デバイス層の他の１つ又は複数とは異なる閾値電圧を有するように、前記ナノワイヤ・チャネルに対応する前記ナノワイヤ・バーの幅及び厚さを変化させて構成するステップと、
    前記ナノワイヤ・チャネルを取り囲む前記デバイス層の各々に共通のゲートを形成するステップと、
    を含む方法。
  12. 前記デバイス層の１つ又は複数は閾値電圧Ｖｔ１を有するように構成され、前記デバイス層の他の１つ又は複数は閾値電圧Ｖｔ２を有するように構成され、前記方法は、
    前記閾値電圧Ｖｔ１を有するように構成された前記１つ又は複数のデバイス層に対応する前記ナノワイヤ・バーの幅及び厚さは、前記閾値電圧Ｖｔ２を有するように構成された前記デバイス層に対応する前記ナノワイヤ・バーの幅及び厚さより小さい前記ナノワイヤ・チャネルを有するように構成する、請求項１１に記載の方法。
  13. シリコン・オン・インシュレータ（ＳＯＩ）ウェハを準備するステップと、
    前記ウェハ上に、交互する一連のシリコン層及び犠牲層を形成するステップと、
    前記シリコン層及び前記犠牲層内にナノワイヤ・バーのスタックをエッチングするステップと、
    前記スタックから前記犠牲層を除去するステップと、
    をさらに含む、請求項１１に記載の方法。
  14. 前記スタックの上部層はシリコン層であり、前記方法は、
    前記上部シリコン層をエッチングして内部に複数のナノワイヤ・バーを形成するステップと、
    前記上部シリコン層内に形成された前記ナノワイヤ・バーを横方向に薄層化するステップと、
    をさらに含む、請求項１３に記載の方法。
  15. 前記スタックの前記上部シリコン層は、前記スタック内の前記シリコン層の他の１つ又は複数より薄い、請求項１４に記載の方法。
  16. 前記犠牲層の各々はシリコン・ゲルマニウムを含み、前記方法は、
    前記犠牲層の各々をｎ型又はｐ型ドーパントでドープするステップと、
    前記ドーパントを前記犠牲層から前記デバイス層の前記ソース及びドレイン領域に拡散させるステップと、
    をさらに含む、請求項１３に記載の方法。
  17. 前記上部シリコン層内に形成された前記ナノワイヤ・バーを横方向に薄層化するステップは、
    前記上部シリコン層内に形成された前記ナノワイヤ・バーを酸化させるステップをさらに含む、請求項１４に記載の方法。
  18. 前記スタックの上に複数のナノワイヤ・ハードマスクを形成するステップと、
    前記エッチング・ステップ中、前記ナノワイヤ・ハードマスクをマスクとして用いて、前記ナノワイヤ・バーを形成するステップと、
    をさらに含む、請求項１３に記載の方法。
  19. 前記ゲートを形成するステップの前に前記ナノワイヤ・チャネル上に誘電体を形成するステップをさらに含む、請求項１１に記載の方法。
JP2012511922A 2009-05-21 2010-05-16 複数の閾値電圧を有するナノワイヤ・メッシュｆｅｔ及びその製造方法 Expired - Fee Related JP5744854B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/470,159 2009-05-21
US12/470,159 US8422273B2 (en) 2009-05-21 2009-05-21 Nanowire mesh FET with multiple threshold voltages
PCT/US2010/035047 WO2010135206A1 (en) 2009-05-21 2010-05-16 Nanowire mesh fet with multiple threshold voltages

Publications (2)

Publication Number Publication Date
JP2012527776A JP2012527776A (ja) 2012-11-08
JP5744854B2 true JP5744854B2 (ja) 2015-07-08

Family

ID=43123988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012511922A Expired - Fee Related JP5744854B2 (ja) 2009-05-21 2010-05-16 複数の閾値電圧を有するナノワイヤ・メッシュｆｅｔ及びその製造方法

Country Status (5)

Country Link
US (2) US8422273B2 (ja)
JP (1) JP5744854B2 (ja)
CN (1) CN102428564B (ja)
TW (1) TWI497714B (ja)
WO (1) WO2010135206A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056454B2 (en) 2016-03-02 2018-08-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394710B2 (en) * 2010-06-21 2013-03-12 International Business Machines Corporation Semiconductor devices fabricated by doped material layer as dopant source
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
TW201236154A (en) * 2010-12-22 2012-09-01 Ibm Semiconductor device
US8563376B2 (en) * 2011-12-16 2013-10-22 International Business Machines Corporation Hybrid CMOS nanowire mesh device and bulk CMOS device
US8722472B2 (en) 2011-12-16 2014-05-13 International Business Machines Corporation Hybrid CMOS nanowire mesh device and FINFET device
US8709888B2 (en) * 2011-12-16 2014-04-29 International Business Machines Corporation Hybrid CMOS nanowire mesh device and PDSOI device
KR101612658B1 (ko) 2011-12-23 2016-04-14 인텔 코포레이션 변조된 나노와이어 카운트를 갖는 반도체 구조물 및 그 제조방법
US9087863B2 (en) * 2011-12-23 2015-07-21 Intel Corporation Nanowire structures having non-discrete source and drain regions
DE112011106031B4 (de) 2011-12-23 2018-12-06 Intel Corporation Einaxial gespannte Nanodrahtstrukturen
DE112011106049B4 (de) * 2011-12-30 2018-02-15 Intel Corporation Halbleiterbauelement und verfahren zur herstellung desselben
JP5726770B2 (ja) 2012-01-12 2015-06-03 株式会社東芝 半導体装置及びその製造方法
CN103258741B (zh) * 2012-02-20 2016-02-17 中芯国际集成电路制造(上海)有限公司 纳米线场效应晶体管及其形成方法
CN102569410B (zh) * 2012-02-28 2014-06-11 上海华力微电子有限公司 双层隔离半导体纳米线mosfet
CN102569409B (zh) * 2012-02-28 2014-07-16 上海华力微电子有限公司 双层隔离纵向堆叠式半导体纳米线mosfet
CN102646642B (zh) * 2012-05-03 2014-01-29 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法
CN102709245B (zh) * 2012-05-04 2014-06-04 上海华力微电子有限公司 制备双层SOI混合晶向后栅型反型模式SiNWFET的方法
US20140034905A1 (en) * 2012-08-01 2014-02-06 International Business Machines Corporation Epitaxially Thickened Doped or Undoped Core Nanowire FET Structure and Method for Increasing Effective Device Width
KR102002380B1 (ko) 2012-10-10 2019-07-23 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN103730366B (zh) * 2012-10-16 2018-07-31 中国科学院微电子研究所 堆叠纳米线mos晶体管制作方法
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
CN103915484B (zh) 2012-12-28 2018-08-07 瑞萨电子株式会社 具有被改造以用于背栅偏置的沟道芯部的场效应晶体管及制作方法
US8927397B2 (en) 2013-02-07 2015-01-06 International Business Machines Corporation Diode structure and method for gate all around silicon nanowire technologies
US9190419B2 (en) 2013-02-07 2015-11-17 International Business Machines Corporation Diode structure and method for FINFET technologies
US9006087B2 (en) 2013-02-07 2015-04-14 International Business Machines Corporation Diode structure and method for wire-last nanomesh technologies
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) * 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
WO2014142950A1 (en) 2013-03-15 2014-09-18 Intel Corporation Nanowire transistor fabrication with hardmask layers
US9035277B2 (en) 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
DE102014112597B4 (de) * 2013-09-03 2016-10-06 Electronics And Telecommunications Research Institute Vibrationsvorrichtung und Verfahren zur Herstellung einer Vibrationsvorrichtung
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
CN104517847B (zh) * 2013-09-29 2017-07-14 中芯国际集成电路制造(上海)有限公司 无结晶体管及其形成方法
US9048301B2 (en) 2013-10-16 2015-06-02 Taiwan Semiconductor Manufacturing Company Limited Nanowire MOSFET with support structures for source and drain
CN103681268A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种使用激光退火工艺激活离子的方法
US10586868B2 (en) * 2013-12-19 2020-03-10 Intel Corporation Non-planar semiconductor device having hybrid geometry-based active region
EP2887399B1 (en) * 2013-12-20 2017-08-30 Imec A method for manufacturing a transistor device and associated device
EP3087588B1 (en) * 2013-12-27 2019-03-20 Intel Corporation Selective etching for gate all around architectures
KR102178828B1 (ko) 2014-02-21 2020-11-13 삼성전자 주식회사 멀티 나노와이어 트랜지스터를 포함하는 반도체 소자
EP3185302B1 (en) 2014-03-27 2018-05-09 IMEC vzw Gate-all-around semiconductor device with two group iii-v semiconductor nanowires
US9209095B2 (en) * 2014-04-04 2015-12-08 International Business Machines Corporation III-V, Ge, or SiGe fin base lateral bipolar transistor structure and method
US9570554B2 (en) * 2014-04-04 2017-02-14 International Business Machines Corporation Robust gate spacer for semiconductor devices
CN105336687B (zh) * 2014-05-28 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9287357B2 (en) 2014-06-16 2016-03-15 Samsung Electronics Co., Ltd. Integrated circuits with Si and non-Si nanosheet FET co-integration with low band-to-band tunneling and methods of fabricating the same
US9490340B2 (en) 2014-06-18 2016-11-08 Globalfoundries Inc. Methods of forming nanowire devices with doped extension regions and the resulting devices
US9431512B2 (en) * 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
US9461149B2 (en) 2014-09-12 2016-10-04 Globalfoundries Inc. Nanowire structure with selected stack removed for reduced gate resistance and method of fabricating same
US9461114B2 (en) 2014-12-05 2016-10-04 Samsung Electronics Co., Ltd. Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same
US9299615B1 (en) 2014-12-22 2016-03-29 International Business Machines Corporation Multiple VT in III-V FETs
KR102349897B1 (ko) 2014-12-24 2022-01-12 인텔 코포레이션 Ingaas epi 구조체 및 art 트렌치에서 iii-v gaa를 가능하게 하는 습식 에치 공정
US9287360B1 (en) 2015-01-07 2016-03-15 International Business Machines Corporation III-V nanowire FET with compositionally-graded channel and wide-bandgap core
US9362354B1 (en) 2015-02-18 2016-06-07 International Business Machines Corporation Tuning gate lengths in semiconductor device structures
CN106158633B (zh) * 2015-03-26 2019-07-02 中芯国际集成电路制造(上海)有限公司 纳米线场效应晶体管的形成方法
US9443949B1 (en) 2015-03-27 2016-09-13 International Business Machines Corporation Techniques for multiple gate workfunctions for a nanowire CMOS technology
US9536794B2 (en) 2015-03-27 2017-01-03 International Business Machines Corporation Techniques for dual dielectric thickness for a nanowire CMOS technology using oxygen growth
US10134840B2 (en) 2015-06-15 2018-11-20 International Business Machines Corporation Series resistance reduction in vertically stacked silicon nanowire transistors
US20160372600A1 (en) * 2015-06-19 2016-12-22 International Business Machines Corporation Contact-first field-effect transistors
US9954083B2 (en) * 2015-08-20 2018-04-24 International Business Machines Corporation Semiconductor structures having increased channel strain using fin release in gate regions
US10038053B2 (en) 2015-10-12 2018-07-31 International Business Machines Corporation Methods for removal of selected nanowires in stacked gate all around architecture
US9685564B2 (en) 2015-10-16 2017-06-20 Samsung Electronics Co., Ltd. Gate-all-around field effect transistors with horizontal nanosheet conductive channel structures for MOL/inter-channel spacing and related cell architectures
US9741792B2 (en) 2015-10-21 2017-08-22 International Business Machines Corporation Bulk nanosheet with dielectric isolation
US10032627B2 (en) * 2015-11-16 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming stacked nanowire transistors
US9887269B2 (en) * 2015-11-30 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
CN105489654A (zh) * 2015-12-01 2016-04-13 商丘师范学院 纳米线晶体管及其制造方法
KR102434993B1 (ko) 2015-12-09 2022-08-24 삼성전자주식회사 반도체 소자
EP3394898B1 (en) * 2015-12-24 2023-09-20 Intel Corporation Methods of forming self aligned spacers for nanowire device structures
US9425293B1 (en) * 2015-12-30 2016-08-23 International Business Machines Corporation Stacked nanowires with multi-threshold voltage solution for pFETs
CN105632935B (zh) * 2015-12-31 2018-09-25 青岛大学 一种调控半导体纳米线场效应晶体管阈值电压的方法
US9786664B2 (en) * 2016-02-10 2017-10-10 International Business Machines Corporation Fabricating a dual gate stack of a CMOS structure
US10020186B2 (en) * 2016-07-29 2018-07-10 Applied Materials, Inc. Silicon germanium selective oxidation process
US10026652B2 (en) 2016-08-17 2018-07-17 Samsung Electronics Co., Ltd. Horizontal nanosheet FETs and method of manufacturing the same
US9905643B1 (en) 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
KR102551589B1 (ko) * 2016-09-29 2023-07-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN109427976B (zh) 2017-08-31 2021-04-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10553495B2 (en) 2017-10-19 2020-02-04 International Business Machines Corporation Nanosheet transistors with different gate dielectrics and workfunction metals
US10141403B1 (en) 2017-11-16 2018-11-27 International Business Machines Corporation Integrating thin and thick gate dielectric nanosheet transistors on same chip
US10566330B2 (en) * 2017-12-11 2020-02-18 Samsung Electronics Co., Ltd. Dielectric separation of partial GAA FETs
US10896956B2 (en) * 2017-12-22 2021-01-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Field effect transistor with reduced contact resistance
WO2019150856A1 (ja) * 2018-01-30 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US10930762B2 (en) 2018-03-09 2021-02-23 International Business Machines Corporation Multiple work function nanosheet field effect transistor using sacrificial silicon germanium growth
US10566445B2 (en) 2018-04-03 2020-02-18 International Business Machines Corporation Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between gates
US10971585B2 (en) 2018-05-03 2021-04-06 International Business Machines Corporation Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between adjacent gates
US10692866B2 (en) 2018-07-16 2020-06-23 International Business Machines Corporation Co-integrated channel and gate formation scheme for nanosheet transistors having separately tuned threshold voltages
US11239359B2 (en) 2018-09-29 2022-02-01 International Business Machines Corporation Fabricating a gate-all-around (GAA) field effect transistor having threshold voltage asymmetry by thinning source side lateral end portion of the nanosheet layer
EP3653568B1 (en) 2018-11-14 2022-10-19 IMEC vzw A method for forming a semiconductor device comprising nanowire field-effect transistors
WO2021101288A1 (ko) * 2019-11-19 2021-05-27 울산과학기술원 트랜지스터, 이의 제조 방법, 및 이를 포함하는 삼진 인버터
JP7487926B2 (ja) 2020-05-13 2024-05-21 国立研究開発法人産業技術総合研究所 シリコンスピン量子ビットデバイス及びその製造方法
US11777003B2 (en) * 2021-05-26 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with wraparound backside amorphous layer

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634320B2 (ja) * 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
JP3793808B2 (ja) * 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
WO2004003535A1 (en) 2002-06-27 2004-01-08 Nanosys Inc. Planar nanowire based sensor elements, devices, systems and methods for using and making same
US6998722B2 (en) 2002-07-08 2006-02-14 Viciciv Technology Semiconductor latches and SRAM devices
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US7223611B2 (en) 2003-10-07 2007-05-29 Hewlett-Packard Development Company, L.P. Fabrication of nanowires
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100652381B1 (ko) 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
US7782650B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7492015B2 (en) 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
JP2007149942A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 半導体装置およびその製造方法
US7573775B2 (en) 2006-02-09 2009-08-11 Fujitsu Limited Setting threshold voltages of cells in a memory block to reduce leakage in the memory block
EP2064744A2 (en) 2006-09-19 2009-06-03 QuNano AB Assembly of nanoscaled field effect transistors
US20080135949A1 (en) 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
US7923337B2 (en) 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US7534675B2 (en) * 2007-09-05 2009-05-19 International Business Machiens Corporation Techniques for fabricating nanowire field-effect transistors
US7795677B2 (en) * 2007-09-05 2010-09-14 International Business Machines Corporation Nanowire field-effect transistors
US7893492B2 (en) 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US8110467B2 (en) 2009-04-21 2012-02-07 International Business Machines Corporation Multiple Vt field-effect transistor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056454B2 (en) 2016-03-02 2018-08-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
TW201115734A (en) 2011-05-01
CN102428564B (zh) 2014-12-17
TWI497714B (zh) 2015-08-21
US20100295022A1 (en) 2010-11-25
US20120217479A1 (en) 2012-08-30
US8472239B2 (en) 2013-06-25
CN102428564A (zh) 2012-04-25
US8422273B2 (en) 2013-04-16
JP2012527776A (ja) 2012-11-08
WO2010135206A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
JP5744854B2 (ja) 複数の閾値電圧を有するナノワイヤ・メッシュｆｅｔ及びその製造方法
US8084308B2 (en) Single gate inverter nanowire mesh
US10170609B2 (en) Internal spacer formation from selective oxidation for Fin-first wire-last replacement gate-all-around nanowire FET
US8866266B2 (en) Silicon nanotube MOSFET
US8551833B2 (en) Double gate planar field effect transistors
TWI241718B (en) Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US8994108B2 (en) Diode structure and method for wire-last nanomesh technologies
US9153657B2 (en) Semiconductor devices comprising a fin
KR102013115B1 (ko) 실리콘 및 실리콘 게르마늄 나노와이어 구조물
US8871584B2 (en) Replacement source/drain finFET fabrication
US7244666B2 (en) Multi-gate transistor formed with active patterns of uniform critical dimension
US20130153996A1 (en) Hybrid cmos nanowire mesh device and pdsoi device
CN104347413A (zh) 一种制作FinFET半导体器件的方法
CN112992681A (zh) 绝缘体上鳍片的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150430

R150 Certificate of patent or registration of utility model

Ref document number: 5744854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees