JP5735585B2 - ２次元デバイスアレイ - Google Patents

２次元デバイスアレイ Download PDF

Info

Publication number
JP5735585B2
JP5735585B2 JP2013131022A JP2013131022A JP5735585B2 JP 5735585 B2 JP5735585 B2 JP 5735585B2 JP 2013131022 A JP2013131022 A JP 2013131022A JP 2013131022 A JP2013131022 A JP 2013131022A JP 5735585 B2 JP5735585 B2 JP 5735585B2
Authority
JP
Japan
Prior art keywords
substrate
stretchable
interconnects
array
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013131022A
Other languages
English (en)
Other versions
JP2013239716A (ja
Inventor
ジョン エー． ロジャース，
ジョン エー． ロジャース，
マシュー メイトル，
マシュー メイトル，
ユガン サン，
ユガン サン，
ヒョン チョ コー，
ヒョン チョ コー，
アンドリュー カールソン，
アンドリュー カールソン，
ウォン ムク チョイ，
ウォン ムク チョイ，
マーク ストイコヴィチ，
マーク ストイコヴィチ，
ハンキン ジャン，
ハンキン ジャン，
ヨンギャン ファン，
ヨンギャン ファン，
ラルフ， ジー． ヌッツォ，
ラルフ， ジー． ヌッツォ，
ケオン， ジェー リー，
ケオン， ジェー リー，
ソン， ジュン カン，
ソン， ジュン カン，
ジェンタオ ズー，
ジェンタオ ズー，
エティエンヌ メナード，
エティエンヌ メナード，
ジョンヒョン アン，
ジョンヒョン アン，
フンシク キム，
フンシク キム，
ダルヨン カン，
ダルヨン カン，
Original Assignee
ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ
ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ, ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ filed Critical ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ
Publication of JP2013239716A publication Critical patent/JP2013239716A/ja
Application granted granted Critical
Publication of JP5735585B2 publication Critical patent/JP5735585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0078—Constitution or structural means for improving mechanical properties not provided for in B81B3/007 - B81B3/0075
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0271—Mechanical force other than pressure, e.g. shearing or pulling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Led Device Packages (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Pressure Sensors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Structure Of Printed Boards (AREA)

Description

関連出願の相互参照
[0001]この出願は、２００７年６月１８日に出願された米国特許仮出願第６０／９４４，６２６号及び２００６年９月６日に出願された第６０／８２４，６８３号の恩典を請求する。
発明の背景
[0002]１９９４年に出版された完全重合体トランジスタの最初の実証以来、可撓性集積電子デバイスをプラスチック基板上に備える可能性のある新しい種類の電子システムに多くの関心が向けられている。［Ｇａｍｉｅｒ，Ｆ．、Ｈａｊｌａｏｕｉ，Ｒ．、Ｙａｓｓａｒ，Ａ．及びＳｒｉｖａｓｔａｖａ，Ｐ．、Ｓｃｉｅｎｃｅ、Ｖｏｌ．２６５、１６８４〜１６８６頁］。最近、可撓性プラスチック電子デバイス用の導体、誘電体及び半導体要素のために新しい溶液処理可能材料を開発することに実質的な研究が向けられている。しかし、可撓性エレクトロニクスの分野の進歩は、新しい溶液処理可能材料の開発だけでなく、可撓性電子システムに応用することができる新しいデバイスコンポーネントジオメトリ、効率的なデバイス及びデバイスコンポーネント処理方法及び高分解能パターン形成技術によっても推進される。そのような材料、デバイス形態及び製作方法は、急速に出現する新しい種類の可撓性集積電子デバイス、システム及び回路において基本的な役割を果たすと予想される。
[0003]可撓性エレクトロニクスの分野に対する関心は、この技術によって与えられるいくつかの重要な有利点から生じている。例えば、これらの基板材料の固有の可撓性によって、これらの基板材料を、従来のシリコンをベースにしたもろい電子デバイスを用いて可能でない多数の有用なデバイス形態を可能にする多くの形に、集積化することができるようになる。その上、溶液処理可能なコンポーネント材料と可撓性基板の組合せは、低コストで大きな基板面積に電子デバイスを生成することができる連続高速印刷技術による製作を可能にする。
[0004]しかし、優れた電子性能を示す可撓性電子デバイスの設計及び製作には、いくつかの重要な課題がある。第１に、従来のシリコンをベースにした電子デバイスを作る十分に開発された方法は、大抵の可撓性材料に適合しない。例えば、単結晶シリコン又はゲルマニウム半導体などの伝統的な高品質無機半導体コンポーネントは、一般に、大抵のプラスチック基板の溶融又は分解温度をかなり超える温度（＞摂氏１０００度）で薄膜を成長させることによって処理される。その上、大抵の無機半導体は、溶液ベースの処理及び受渡しを可能にする好都合な溶剤に本質的に溶けない。第２に、多くの非晶質シリコン、有機又はハイブリッド有機−無機半導体は、可撓性基板への組み込みに適合し、比較的低温で処理することができるが、これらの材料は、優れた電子性能の可能な集積化電子デバイスを実現することができる電子特性を持っていない。例えば、これらの材料から作られた半導体要素を持っている薄膜トランジスタは、単結晶シリコンをベースした相補型デバイスのほぼ３分の１の大きさの電界効果移動度を示す。これらの制限のために、可撓性電子デバイスは、現在、非発光ピクセルを持ったアクティブマトリックスフラットパネルディスプレイ用のスイッチング要素及び発光ダイオードでの使用などの高性能を必要としない特殊な用途に限定されている。
[0005]可撓性電子回路は、可撓性ディスプレイ、電子織物及び電子スキンのような任意の形の電気活性表面を含んだいくつかの分野において、研究の活発な領域である。これらの回路は、しばしば、伝導コンポーネントが形状変化に応答して伸張することができないために、環境に十分に適合することができない。したがって、それらの可撓性回路は、損傷、電子的劣化が起こりやすく、過酷な及び／又は繰り返しの形状変化の下では信頼性が無いことがある。可撓性回路は、伸張及び弛緩を繰り返しながら、損傷を受けない状態のままである伸張性且つ湾曲性相互接続を必要とする。
[0006]曲げと弾性の両方の可能な導体は、一般に、シリコーンのようなエラストマの中へ金属粒子を埋め込むことによって作られる。その伝導性ゴムは、機械的に弾性で且つ電気的に伝導性である。伝導性ゴムの欠点には、高電気抵抗率及び伸張によるかなり大きな抵抗変化があり、それによって、結果的に全体的に不十分な相互接続性能及び信頼性となる。
[0007]Ｇｒａｙ他は、伝導性を維持しながら５４％までの直線歪みが可能なシリコーンエラストマ中に入れられた微細加工蛇行線を使用するエラストマエレクトロニクスの組立てを述べている。その研究では、その線は、螺旋状バネの形として形成される。小さな歪み（例えば、２．４％）で砕ける直線の線とは異なり、蛇行線は、かなりもっと大きな歪み（例えば、２７．２％）でも依然として伝導性のままであった。そのような線ジオメトリは、伸張ではなく曲げによって線が伸びることができることに依拠している。そのシステムには、様々な形及び追加の平面に制御可能且つ正確にパターン形成する能力が制限される欠点があり、それによって、様々な歪み及び曲げ状況にシステムを合わせる能力が制限される。
[0008]弾性的に伸張可能な金属相互接続は、機械的な歪みと共に抵抗の増加を受けることを、研究は示している。（２００６年Ｍａｎｄｌｉｋ他）。Ｍａｎｄｌｉｋ他は、ピラミッド状ナノパターンの形成された表面に金属膜を堆積させることによって、この抵抗変化を最小限にしようとした。しかし、この研究は、薄い金属線に伸張性を与える微小クラックを生成するために、レリーフ特徴に依拠している。微小クラックは、面外ねじり及び変形によって金属弾性変形を容易にする。しかし、その金属クラックは、厚い金属膜と共存できず、代わりに、パターン形成エラストマの上に堆積されたむしろ狭い範囲の薄い金属膜（例えば、約３０ｎｍ未満）と共存できる。
[0009]金属相互接続に伸張性を与える１つの方法は、導体（例えば、金属）塗布中に基板を予め歪ませ（例えば、１５％〜２５％）、続いて予備歪みの自然緩和を行い、それによって金属導体相互接続に波形を引き起こすことによっている。（例えば、Ｌａｃｏｕｒ他、（２００３年）、（２００５年）、（２００４年）、Ｊｏｎｅｓ他（２００４年）、Ｈｕｃｋ他（２０００年）、Ｂｏｗｄｅｎ他（１９９８年）を参照されたい。）Ｌａｃｏｕｒ他（２００３年）は、最初に金ストライプを圧縮して自然発生的にしわの寄った金ストライプを生成することによって、２２％（弾性基板上の金膜の数パーセントの破砕歪みに比べて）までの歪みを受けて電気的な連続性が維持されることを報告している。しかし、この研究は、金属膜の比較的薄い層（例えば、約１０５ｎｍ）を使用しており、また、システムは約１０％伸びることができる電気導体をことによると作ることができたので、比較的限定される。
[0010]上記から、明らかなことであるが、改善された伸張性及び電気特性を持っている相互接続及びデバイスコンポーネント、及び様々な異なる形態の伸張性相互接続の高速且つ高信頼性の製造を行う関連したプロセスが必要とされている。可撓性エレクトロニクスの分野の進歩は、いくつかの重要な出現する技術及び確立された技術において極めて重要な役割を果たすと予想される。しかし、可撓性エレクトロニクス技術のこれらの応用の成功は、優れた電子的、機械的及び光学特性を示す集積化電子回路及びデバイスを屈曲、変形及び曲がり形状で作るために、新しい材料、デバイス形態、商業的に可能な製作経路を絶え間無く開発することに強く依存している。特に、伸張又は収縮形状で有用な電子的及び機械的特性を示す高性能な機械的伸張性材料及びデバイス形態が必要とされる。
[0011]本発明は、半導体及び伸縮性電子デバイスのような伸縮性デバイス及びデバイスコンポーネント及び回路を提供する。伸縮性、湾曲性、及び適合性電子デバイス及びデバイスコンポーネントは、様々な湾曲表面に印刷するのに適したエレクトロニクスを作るために必要である。形に適合するデバイスには、可撓性ディスプレイ及び電子織物から適合性生物的及び物理的センサに及ぶ様々な応用がある。したがって、本発明の実施形態は、可撓性及び湾曲性電子デバイス、デバイスコンポーネント、及び可撓性及び湾曲性デバイスを作るための関連した方法である。そのような可撓性及び湾曲性は、波形又はバックル状ジオメトリを持っている相互接続又は半導体メンブレンを実現することによって達成される。そのようなジオメトリは、システムが、激しい繰返し伸縮及び／又は曲げサイクルを受けても性能に悪影響を及ぼすことなく伸縮性及び湾曲性であることを保証する手段である。さらに、本方法は、デバイス及び／又はデバイスコンポーネントの物理的特性（例えば、伸縮性、）がシステムの動作条件に適応することができるように、精密で正確なジオメトリ組立ての能力を提供する。本発明の他の態様は、様々な量の歪みをコンポーネントに加えることによってパラメータを調整することができるように、歪みに少なくとも部分的に結合された物理的特性を持つ伸縮性コンポーネントである。
[0012]デバイスコンポーネントのアレイは、デバイスコンポーネントの互いに独立した動きを容易にするようにバックル状コンポーネント又は相互接続を使って互いに接続することができる。しかし、アレイ内の局部的な領域には、他の領域と異なる曲げ又は伸縮要求条件があることがある。本明細書で示されるデバイス及び方法は、例えば、コンポーネント又は相互接続の寸法、周期性、振幅、向き、及び領域内のコンポーネント又は相互接続の総数を含めて、バックル状コンポーネント又は相互接続ジオメトリの局部的変化を持つことができる可撓性システムの組立てを容易にする。制御可能な向きを持っている複数のコンポーネント又は相互接続を生成することで、デバイスの動作条件にコンポーネント又は相互接続を適応させることが容易になる。
[0013]ある実施形態では、本発明はデバイスの伸縮性コンポーネントであり、このコンポーネントは、第１の端部と、第２の端部と、第１と第２の端部の間に配置された中心領域とを備える。コンポーネントは基板によって支持され、コンポーネントの第１の端部及び第２の端部が基板に接着され、コンポーネントの中心領域の少なくとも一部分が曲がり形態を持っている。一態様では、コンポーネントの中心領域は基板と物理的に接触していない。他の態様では、コンポーネントの中心領域は歪みを受けている。一態様では、中心領域の歪みは、１０％未満、０．１％から５％、０．１％から２％、又はそれらの任意の部分範囲である。
[0014]ある実施形態では、伸縮性コンポーネントの中心部分は、湾曲しているか弧形である。一態様では、湾曲は、約１００ｎｍから１ｍｍの範囲内の振幅などの振幅を持っている。一態様では、異なったコンポーネント又は相互接続の接着領域の数は、例えば、３、４、又は５などの２よりも多い数に達することがある。この態様では、第１と第２のコンポーネント端部間にある中心部分は、実際には、いくつかの曲がり形態領域に部分分割され、その結果、基板と物理的に接触しない複数の異なった湾曲部分領域が形成されている。そのような形態では、振幅及び／又は周期性は、一定であってもよく、又はコンポーネント又は相互接続の長手方向の全長にわたって変化してもよい。コンポーネント自体は、メンブレン、線、又はリボンなどのどんな形状のものであってもよい。コンポーネントがリボンである態様では、リボンは約３００ｎｍから１ｍｍの範囲内にある厚さを持つことができる。
[0015]追加のデバイスコンポーネントの配置を容易にするために、コンポーネント端部が電気的に接続されるデバイスコンポーネントは、コンタクトパッドであってもよい。一態様では、追加のデバイスコンポーネントは、コンタクトパッドと電気的に接触している。
[0016]伸縮性コンポーネントは、随意に、金属、半導体、絶縁体、圧電性物質、強誘電体、磁気歪材料、電気歪料、超伝導体、強磁性材料又は熱電気材料である１つ又は複数の材料を含む。
[0017]他の態様では、伸縮性コンポーネントは、電子デバイス、光学デバイス、光電子デバイス、機械デバイス、及び熱デバイスから成るグループから選ばれたデバイスのコンポーネントを備える。
[0018]指摘されたように、コンポーネントを支持する基板は、コンポーネントが組み込まれるデバイスに依存して、どんな望ましい材料であってもよい。ある実施形態では、基板は、ＰＤＭＳなどのエラストマ材料を含む。基板は、可逆的に変形可能（例えば、ＰＤＭＳ）又は非可逆的に変形可能（例えば、プラスチック）であってもよい。ある実施形態では、基板自体は層又はコーティングである。
[0019]ある実施形態では、デバイスは、さらに、それの物理的特性に基づいて説明されることがある。例えば、本明細書では、電気伝導性及びデバイスコンポーネントとの電気的接触を維持しながら、２５％までの歪みを受けることができるコンポーネント及び／又は相互接続が提供される。この場合の「維持」は、歪み吸収時の電気伝導率の２０％、１０％又は５％未満の減少を意味する。
[0020]他の実施形態では、本発明は、デバイスコンポーネントとの電気的接触を確立するための伸縮性コンポーネント又は相互接続を提供する。コンポーネント又は相互接続は、第１の端部と、第２の端部と、第１と第２の端部の間に配置された中心部分とを備える。これらの端部は、可撓性（例えば、伸縮性）基板、エラストマ基板、剛性基板、エラストマでない基板、又は、電子デバイス、デバイスコンポーネント、又はこれらのアレイを印刷することが求められる基板などの基板に接着される。コンポーネント又は相互接続の各端部は、それ自体基板で支持された異なるデバイスコンポーネントに取り付けられてもよい。コンポーネント又は相互接続の中心部分は曲がり形態であり、基板と物理的に接触していない（例えば、接着されていない）。一態様では、この曲がり形態は、中心部分が歪みを受けていることの結果である。この態様では、１つ又は複数のデバイスコンポーネント（又は下の基板）に、デバイスコンポーネントを分離するやり方で力が加えられた場合に、コンポーネント又は相互接続の湾曲部分が、デバイスコンポーネント間の電気的接触を維持しながら、少なくとも部分的に真っ直ぐになってデバイスコンポーネント間の相対的な動きを吸収し得るように、曲がり形態は、全体的に曲がっている。コンポーネント又は相互接続は、ブリッジ、花模様のようないくつかのジオメトリのどれか１つ及び／又は複数のコンポーネント又は相互接続で、随意に、隣接したアイランド又はコンタクトパッドを電気的に接続する。一態様では、デバイスコンポーネントは、コンタクトパッドと電気的に接触している。
[0021]本明細書で開示された伸縮性コンポーネントのどれでも、随意に、電子デバイスの調整可能デバイスコンポーネントをさらに備える。調整可能コンポーネントは、前記曲がり形態によって与えられた中心領域の歪みに従って選択的に変化する少なくとも１つの電子特性を持っている。例えば、電子特性は、随意に、電子移動度、共振周波数、コンダクタンス、及び抵抗の１つ又は複数である。一態様では、調整可能デバイスコンポーネントは、トランジスタの半導体チャネルを備える。
[0022]ある実施形態では、コンポーネントは、歪み係数光学的結合を持ち、調整可能コンポーネントは、曲がり形態によって与えられる中心領域の歪みのレベルに従って選択的に変化する少なくとも１つの光学特性を持っている。歪み係数光学的結合の例には、調整可能デバイスコンポーネントの屈折率又は伸縮性コンポーネントの中心領域の表面に対する電磁放射の入射ビームの入射角があるが、これらに限定されない。他の実施形態では、調整可能デバイスコンポーネントは、導波路、光変調器、光スイッチ、又は光学フィルタを備える。
[0023]他の実施形態では、伸縮性コンポーネントは、曲がり形態によって与えられる中心領域の歪みのレベルに従って選択的に変化する熱伝導率を持つデバイスの調整可能デバイスコンポーネントである。
[0024]他の実施形態では、伸縮性コンポーネントは、デバイスの熱的分離コンポーネントであり、中心領域は前記基板と物理的に接触していない。この実施形態の態様では、中心領域は基板と熱的に接触しておらず、中心領域は１つ又は複数のデバイスコンポーネントを支持し、それによって、中心領域によって支持された１つ又は複数のデバイスコンポーネントを基板から熱的に分離する。この態様の有用な応用は、長波長撮像システムであるデバイス用である。
[0025]他の実施形態では、伸縮性コンポーネントは、機械デバイスのアクチュエータであり、中心領域は、湾曲し、さらに、前記伸縮性コンポーネントを圧縮するか伸ばすことによって、又は前記中心領域に電位を加えることによって調節が可能な振幅を持っている。この実施形態の有用な応用は、超小型電気機械デバイス、ナノ電気機械デバイス、及び超小型流体デバイスから成るグループから選ばれる機械デバイスである。
[0026]ある実施形態では、複数のコンポーネント及び２より多いデバイスコンポーネントを持っているデバイスアレイの中に、本明細書で開示される伸縮性コンポーネントの任意のものを組み込むことによって、多軸伸縮及び曲げが実現される。この実施形態で、各コンポーネントは、１対のデバイスコンポーネント間の電気的接触を実現する。望ましい伸縮、曲げ及び／又は圧縮動作条件に依存して、デバイスアレイは、グリッド、花模様、ブリッジ、又はこれらの任意の組合せ（例えば、グリッドである１つの領域、ブリッジである他の領域）であるジオメトリ形態を持つことができる。その上、隣接したデバイスコンポーネントを２つ、３つ、又は４つのコンポーネントなどの２以上のコンポーネント（例えば、複数の相互接続）に接続することができることによって、さらなる伸縮及び湾曲性制御が実現される。例えば、正方形又は長方形のデバイスコンポーネントは、４つの他のデバイスコンポーネントに隣接していることがある。各々の隣接した対が２つの相互接続によって接続される場合は、デバイスコンポーネントは、そこから延びる８つの相互接続を持っている。
[0027]ある実施形態では、デバイスアレイは、少なくとも２つの異なる方向に方向付けされたコンポーネントの組を持っている。例えば、グリッド形態では、コンポーネントは、互いに垂直な、すなわち直交する２つの向きを持って２つの方向に伸縮する能力を実現することができる。他の実施形態では、デバイスアレイは、全て互いに整列されたコンポーネントを備えることがある。その実施形態は、伸縮又は曲げが単一方向に限られる場合に（例えば、電子デバイス織物を円筒表面に合わせて曲げる）、有用である可能性がある。追加の曲げ及び／又は伸縮能力は、３以上の方向、例えば、３方向又は４方向にコンポーネントを方向付けすることによって、実現される。ある実施形態では、追加の制御及び安定性は、デバイスアレイのコンポーネントを、互いに隣接した２つの層などのいくつかの異なる層に配置させることによって実現される。
[0028]ある実施形態では、デバイスアレイは、破砕することなしに約１５０％までの歪みを受けることができる。破砕に至るまでの歪みは、相互接続ジオメトリ、向き、振幅、周期性、動作条件の数（例えば、一軸対多軸伸縮及び／又は曲げ）を巧みに設計することによって最大限にされる。
[0029]相互接続又はデバイスアレイが支持される基板は、凹形、凸形、半球形又はこれらの組合せなどの湾曲した部分を少なくとも持つことができる。ある実施形態では、コンポーネントが組み込まれるデバイスは、伸縮性のある光検出器、ディスプレイ、光放射体、光起電力効果、薄板状スキャナ、ＬＥＤディスプレイ、半導体レーザ、光学システム、大面積エレクトロニクス、トランジスタ、又は集積回路の１つ又は複数である。
[0030]他の態様では、本発明は、デバイスの伸縮性コンポーネントの特性を調整する様々な方法に関する。例えば、調整する方法は、第１の端部と、第２の端部と、第１と第２の端部の間に配置された中心領域とを持ち基板によって支持されているコンポーネントなどの、本明細書で開示されるような伸縮性コンポーネントを持っているデバイスを設けることを含むことができる。特に、コンポーネントの第１の端部及び第２の端部は基板に接着され、コンポーネントの中心領域の少なくとも一部分は曲がり形態を持ち、あるレベルの歪みを受けている。伸縮性コンポーネントを圧縮すること、伸ばすこと及び／又は曲げることによって、伸縮性コンポーネントの歪みのレベルは調節され、それによって、デバイスの伸縮性コンポーネントの特性を調整する。
[0031]一態様では、特性は、光学的、機械的、又は電気的に結合された歪みパラメータなどの光学特性、電気特性、及び機械特性の１つ又は複数であり、それぞれの特性の大きさが少なくとも部分的に歪みに依存している。他の態様では、特性は、共振周波数、電子移動度、抵抗、コンダクタンス、屈折率、熱伝導率、及び前記伸縮性コンポーネントの中心領域の表面に対する電磁放射の入射ビームの入射角から成るグループから選ばれる。
[0032]ある実施形態では、デバイスの伸縮性コンポーネントを作る方法が提供される。この実施形態では、受容表面を持つエラストマ基板が、第１のレベルの歪みを持っている状態で設けられ、この歪みは、随意に、ゼロ、圧縮性、又は伸張性である。１つ又は複数のデバイスコンポーネントが、第１のレベルの歪みを持っている受容表面に接着される。歪みの第１のレベルから第２の異なるレベルに歪みのレベルの変化を引き起こすように、エラストマ基板に力が加えられる。第１のレベルから第２のレベルへの基板の歪みのレベルの変化によって、コンポーネントが曲がるようになり、それによって、基板に接着された第１の端部及び第２の端部、及び曲がり形態に形成された中心領域を各々持つ１つ又は複数の伸縮性コンポーネントが生成される限りで、その変化の大きさ、又はどのようにしてその変化が達成されるかは、特に重要ではない。
[0033]基板へのデバイスコンポーネントの接着は、任意の適切な手段によっている。ある実施形態では、接着ステップは、伸縮性コンポーネントの接着領域及び非接着領域のパターンを生成することを含み、伸縮性コンポーネントの接着領域はエラストマ基板に接着され、前記伸縮性コンポーネントの非接着領域はエラストマ基板に接着されない。
[0034]他の態様では、非接着領域は、伸縮性コンポーネントの中心領域に対応し、力をエラストマ基板に加えるステップによって、各伸縮性コンポーネントの中心領域の少なくとも一部分が基板と物理的に接触しないように、中心領域が曲がるようになる。一態様では、力をエラストマ基板に加えるステップによって、各伸縮性コンポーネントの中心領域の少なくとも一部分が基板と物理的に接触しないように、中心領域が曲がるようになる。
[0035]ある実施形態では、伸縮性コンポーネントを作る方法のどれも、伸縮性コンポーネント又はエラストマ基板の受容表面上に、又は伸縮性コンポーネント上とエラストマ基板の受容表面上との両方に、接着部位のパターンを生成することをさらに含む。
[0036]他の実施形態では、方法又はデバイスのどれでも、複数のコンプライアント領域及び複数の剛性領域を持ったエラストマ基板を持っている。そのような基板は、剛性領域の剛性よりも小さな、コンプライアント領域の曲げ剛性を与え、さらに、随意に、伸縮性コンポーネントの各々の第１及び第２の端部が剛性領域の少なくとも１つに接着され、さらに伸縮性コンポーネントの各々の中心領域がコンプライアント領域の少なくとも１つに接着されている。この基板の型を使用することは、下の基板のコンプライアンスのパターンに基づいてコンポーネントの制御可能なバックリングを実現する能力を与える。
[0037]ある実施形態では、エラストマ基板に加えられる力は、機械的に与えられる。この実施形態の態様では、第１のレベルの歪み、第２のレベルの歪み、又はそれらの両方は、エラストマ基板を伸ばすか圧縮することによって、エラストマ基板を硬化することによって、又は、前記エラストマ基板の温度の上昇か降下又はエラストマ基板の熱膨張又は熱誘起収縮などの熱手段によって、生成される。
[0038]他の実施形態では、１つ又は複数のデバイスコンポーネントを前記エラストマ基板の前記受容表面に接着するステップは、第１のレベルから前記第１のレベルと異なる第２のレベルの歪みに基板の歪みのレベルの変化を引き起こす力をエラストマ基板に加えるステップの前に、行われる。代わりに、接着するステップは、第１のレベルから第１のレベルと異なる第２のレベルの歪みに基板の歪みのレベルの変化を引き起こす力をエラストマ基板に加えるステップの後で、行われる。
[0039]ある実施形態では、第１のレベルの歪み又は第２のレベルの歪みのどちらも、０に等しい。一態様では、デバイスコンポーネントのどれでもが相互接続又は電極を備える。
[0040]他の実施形態では、本発明は、デバイスコンポーネントとの電気的接触を確立することができるバックル状コンポーネント又は相互接続を作るための様々な方法に関する。一態様では、接着部位のパターンが、エラストマ基板表面、コンポーネント又は相互接続、又はそれらの両方に付けられる。基板及び基板と接触したコンポーネント又は相互接続を歪ませるように力が加えられる。接着部位のパターンは、特定のコンポーネント又は相互接続位置と基板の間の接着を可能にする。基板の弛緩（力の除去による）と同時に、バックル状コンポーネント又は相互接続が生成される。予備歪みの大きさ、接着部位のパターン形成、ジオメトリ、及び間隔の１つ又は複数を変えることで、異なるバックル状又は波形ジオメトリを持ったコンポーネント又は相互接続が生成される。例えば、隣接したコンポーネント又は相互接続が異なる位置で基板に接着されるように接着部位の位置をジグザグに配置することで、「位相のずれた」相互接続ジオメトリが実現される。接着部位のパターン形成は、硬化可能光重合体をエラストマ基板表面に付けることによるなど、当技術分野で知られた任意の手段によっている。コンポーネント又は相互接続は、随意に、コンポーネント又は相互接続の少なくとも一部分をエラストマ材料などの封入材料中に封じ込めることによって保護される。バックル状コンポーネント又は相互接続は、応用に適したどんなパターンでも持つことができる。ある実施形態では、パターンは、グリッド形態、花模様形態、ブリッジ形態、又はこれらの任意の組合せである。
[0041]本方法及びデバイスは、数十ナノメートルから約１ミリメートルに及ぶ厚さ、又は約３００ｎｍを超える厚さなどの任意の寸法のコンポーネントを持つことができる。一態様では、バックル状コンポーネントは、基板からの相互接続の最大垂直方向変位に対応する振幅を持ち、この振幅は、１００ｎｍから１ｍｍの範囲から選ばれる。長さと幅を持つコンポーネントリボンでは、幅、振幅、又は幅及び振幅は、随意に、相互接続の長さに沿って変化する。振幅に影響を及ぼす１つの要因は、コンポーネント接着より前に、又はコンポーネント接着後に、エラストマ基板に加えられた歪みである。一般に、歪みが大きいほど、振幅が大きい。ある実施形態では、加えられる力によって、エラストマ基板に歪みが生じ、この歪みは、２０％から１００％の範囲から選ばれる。
[0042]ある実施形態では、コンポーネントはデバイスコンポーネントに電気的に接続された相互接続である。本明細書で与えられるシステム及びプロセスのどれでも、随意に、コンポーネントの破砕なしに、約１００％まで伸張することができ、約５０％まで圧縮することができ、又は５ｍｍ程度の曲率半径で曲げることができる基板を可能にする。コンポーネントは、金属、ＧａＡｓ又はＳｉを含んだ半導体、絶縁体、圧電性物質、強誘電体、磁気歪材料、電気歪材料、超伝導体、強磁性材料、熱電材料などの任意の適切な材料から作られる。ある実施形態では、本方法は、スタンプなどのエラストマ基板からバックル状コンポーネントを、例えば湾曲デバイス基板のようなデバイス基板に転写印刷することを可能にする。
[0043]エラストマ基板に力又は歪みを加えることによってポップアップ又はバックル状コンポーネントを生成する代わりに、波形表面などのレリーフ特徴を持っている受容表面などの受容表面にコンポーネント材料を付けることによって、伸縮性且つ湾曲性相互接続を作ることができる。
[0044]ある実施形態では、伸縮性且つ湾曲性コンポーネントを作るために、凹部特徴を部分的に満たすように重合体をスピンコーティングするなどして、表面に波形特徴の付いた基板が滑らかにされる。部分的な充填で、滑らかな波形基板が生成される。次に、金属特徴を含むがこれに限定されないコンポーネントが、滑らかな波形基板上に、望み通りに堆積されパターン形成される。受容表面基板上のコンポーネントは、後で、コンポーネントで少なくとも部分的に覆われた基板に押し付けて重合体スタンプを成形するために利用することができる。コンポーネントは、重合体スタンプを取り除くことによって基板から重合体基板に転写されて、伸縮性且つ湾曲性コンポーネントになる。ある実施形態では、コンポーネントと基板のインターフェースは、Ａｕ／Ｓｕ−８エポキシフォトレジストである。コンポーネントは、層状金属、例えばＡｕ／Ａｌであってもよい。基板も同様に層状、例えばＳｕ−８の層を支持するガラス層であってよく、金属と基板の間の実際のインターフェースはＡｕ／Ｓｕ−８である。
[0045]スタンプ表面上に、ポップアップ相互接続などのポップアップコンポーネントを作る代替方法は、湾曲基板表面を平らにし、この平らな表面にコンポーネントを接触させ、それから、基板表面が弛緩して元の湾曲ジオメトリに戻ることができるようにすることに依拠している。ある実施形態では、さらに、この方法は、本明細書で開示されるように、接触より前に、接着部位の空間的パターン形成を行う。この実施形態では、この方法は、相互接続及びデバイスコンポーネントを第２の対応する湾曲基板表面に転写するのに特に適している。一態様では、エラストマスタンプが取り除かれた後でも、接着剤又は接着剤先駆物質などの接着手段は、相互接続システムの第２の基板への転写を可能にするのに十分な接着を、第２の湾曲基板と第１の湾曲基板上の相互接続システムとの間に引き起こす。
[0046]一態様では、本発明の方法及びデバイスのどれでも、約４０％までの歪みに対して直線弾性応答を持つＰＤＭＳのスタンプ又はエラストマ基板を持っている。本発明の相互接続は、随意に、伸縮性電極、伸縮性受動マトリックスＬＥＤディスプレイ、又は光検出器アレイの部分である。ある実施形態では、本発明は、本発明の方法によって作られたどれか１つ又は複数の相互接続を持った伸縮性電子デバイスであり、ここで、電子デバイスは、伸縮性又は湾曲性の電極、受動マトリックスＬＥＤ、太陽電池、光コレクタアレイ、バイオセンサ、化学センサ、フォトダイオードアレイ、又は半導体アレイである。一態様では、バックル状相互接続に電気的に接続されたデバイスコンポーネントは、薄膜、センサ、回路要素、制御要素、マイクロプロセッサ、トランスデューサ、又はこれらの組合せである。一態様では、相互接続は、相互接続の一端をデバイスコンポーネントに電気的に接続することによってアクセスされる。
[0047]ある実施形態では、本発明は、波形半導体ナノメンブレンなどの波形ナノメンブレンを持っている方法及び構造に関する。そのような波形ナノメンブレンは、可撓性をデバイスコンポーネント自体に組み込むことを容易にする（デバイスコンポーネントに接続する相互接続の可撓性とは異なり）。一態様では、本発明は、第１の基板から第２の変形された基板に半導体ナノメンブレン材料を転写して二軸伸縮性半導体メンブレンを作る方法であり、転写後、変形された基板は、弛緩して元の静止形態に戻ることができる。一態様では、半導体材料の厚さは、約４０ｎｍから６００ｎｍの範囲内である。２次元変形力を緩めることによって、２次元波形構造を持ったナノメンブレンが生成される。一態様では、変形力は、可撓性基板の温度を変えることによって生成される。
[0048]ある実施形態では、伸縮性且つ湾曲性デバイスを作る方法が提供され、この方法は、レリーフ特徴の付いた受容表面を持つ基板を設けること、受容表面を少なくとも部分的に共形的にコーティングするように重合体をスピンコーティングすることによってレリーフ特徴を滑らかにすること、スピンコーティングされた基板に押し付けて重合体スタンプを成形すること、レリーフ特徴を持つ重合体スタンプを露出させるように基板から重合体スタンプを取り除くこと、レリーフ特徴を持つ重合体スタンプ表面上にデバイスコンポーネントを堆積させることを含み、それによって、伸縮性且つ湾曲性デバイス用の伸縮性且つ湾曲性コンポーネントを作る。一態様では、レリーフ特徴は波形である。
[0049]ある実施形態では、コンポーネントは金属を含み、この金属は、電着によって、又は、シャドウマスクを設け、シャドウマスクを波形表面と接触させ、さらに、波形表面上に金属の対応するパターンを生成するようにシャドウマスクを通して金属を蒸着することによって、堆積される。波形特徴を持つ基板は、Ｓｉ（１００）の異方性エッチングによって、又はＳｕ−８をエンボス加工することによって随意に作られる。波形表面は、随意に、５０ｎｍ〜１ｍｍから選ばれた範囲を持っている波長、１００ｎｍ〜１ｍｍから選ばれた範囲を持っている振幅を持ち、破砕なしに１００％まで伸張することができる。随意に、コンポーネントはデバイス基板に転写される。一態様では、デバイスコンポーネントは相互接続を備え、本方法は、さらに、追加のデバイスコンポーネントを設けること、及び相互接続の一端と追加のデバイスコンポーネントの間に電気的接触を確立することを含む。
[0050]他の態様では、本発明は、材料レベルの異種集積化技術及び／又はデバイスレベルの異種集積化技術によってデバイスを作る方法を提供する。デバイスを作るための本発明の方法は、（ｉ）基板の受容表面によって支持された１つ又は複数のデバイスコンポーネントが予めパターン形成されている基板を設けるステップと、（ｉｉ）基板の受容表面又はその上に形成された１つ又は複数の構造上に印刷可能半導体要素を接触印刷することによって、複数の印刷可能半導体要素を基板上に組み立てるステップと、を含み、印刷可能半導体要素の少なくとも一部分は、基板で支持された１つ又は複数のデバイスコンポーネントと、又は両方と電気的に接触した状態で空間的に整列されるように位置付けされる。ある実施形態では、印刷可能半導体要素各々は、約１００ナノメートルから約１０００ミクロンの範囲から選ばれた長さ、約１００ナノメートルから約１０００ミクロンの範囲から選ばれた幅、及び約１０ナノメートルから約１０００ミクロンの範囲から選ばれた厚さを持つ一体の無機半導体構造を備える。
[0051]他の態様では、本発明は、材料レベルの異種集積化技術及び／又はデバイスレベルの異種集積化技術によって多層デバイス構造を作る方法を提供する。デバイスを作るための本発明の方法は、（ｉ）基板の受容表面によって支持された１つ又は複数のデバイスコンポーネントが予めパターン形成されている基板を設けるステップと、（ｉｉ）基板の受容表面又はその上に設けられた１つ又は複数の構造上に印刷可能半導体要素を接触印刷することによって、基板上に第１の組の印刷可能半導体要素を組み立て、それによって第１のデバイス層を生成するステップと、（ｉｉｉ）第１の組の印刷可能半導体要素上に中間層を設けるステップであって、中間層が受容表面を持つステップと、（ｉｖ）中間層の受容表面又はその上に設けられた１つ又は複数の構造上に印刷可能半導体要素を接触印刷することによって第２の組の印刷可能半導体要素を中間層上に組み立て、それによって、第２のデバイス層を生成するステップと、を含む。ある実施形態では、第１のデバイス層の印刷可能半導体要素の少なくとも一部分は、第２のデバイス層の印刷可能半導体要素の少なくとも一部分と、又は両方と電気的に接触した状態で空間的に整列される。本発明のこの態様の特定の方法は、第１のデバイス層の印刷可能半導体要素の少なくとも一部分と第２のデバイス層の印刷可能半導体要素の少なくとも一部分との間に電気的接触を確立するステップをさらに含む。
[0052]本方法において、印刷可能半導体要素を組み立て、組織化し、及び／又は集積化するための有用な接触印刷方法には、乾燥転写接触印刷、微細接触又はナノ接触印刷、超小型転写又はナノ転写印刷及び自己組立て支援印刷がある。接触印刷の使用は、複数の印刷可能半導体を互いに選ばれた向き及び位置で組み立て、集積化することを可能にするので、本発明において有益である。本発明において、接触印刷は、また、半導体（例えば、無機半導体、単結晶半導体、有機半導体、カーボンナノ材料など）、誘電体及び導体を含めて様々な種類の材料及び構造の効果的な転写、組立て及び集積化を可能にする。本発明の接触印刷方法は、随意に、デバイス基板上に予めパターン形成された１つ又は複数のデバイスコンポーネントに対して予め選ばれた位置及び空間的な向きで、印刷可能半導体要素の高精度位置合せ転写及び組立てを行う。接触印刷は、また、ガラス、セラミック及び金属のような従来の剛性又は半剛性基板、及び可撓性基板、湾曲性基板、成形可能基板、適合性基板及び／又は伸縮性基板などの特定の応用にとって魅力的な物理的及び機械的特性を持つ基板を含めて、広い範囲の基板の型と両立する。印刷可能半導体構造の接触印刷組立ては、例えば、低温処理（例えば、２９８Ｋ以下）と両立する。この特性によって、本光学システムは、重合体及びプラスチック基板などの高温で分解するか劣化するものを含めてある範囲の基板材料を使用して実現することができるようになる。デバイス要素の接触印刷転写、組立て及び集積化は、また、ロール焼付け及びフレキソ印刷方法及びシステムなどの低コスト高処理量の印刷技術及びシステムによって実現することができるので、有益である。
[0053]デバイスを作る本方法の特定の実施形態では、印刷可能半導体要素の少なくとも一部分が、異種半導体要素を備える。ある範囲の異種半導体要素が本発明で有用である。ある実施形態、又は例において、異種半導体要素は、無機半導体構造を、この無機半導体構造と異なる組成を持つ無機半導体、この無機半導体構造と異なるドーピングを持つ無機半導体、カーボンナノ材料又はその膜、有機半導体、誘電体材料、及び導体から成るグループから選ばれた材料を含む１つ又は複数の構造と組み合わせて、備える。ある実施形態では、例えば、異種半導体要素は、単結晶シリコン、Ｓｉ、Ｇｅ、ＳｉＣ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、ＳｉＧｅ、及びＧａＩｎＡｓＰから成るグループから選ばれた２つの異なる半導体材料の組合せを含む。ある実施形態では、例えば、異種半導体要素は、誘電体材料、導体又は誘電体材料と導体の両方と組み合わせて無機半導体構造を備える。
[0054]有用な異種半導体要素は、また、印刷可能デバイスコンポーネント及び印刷可能デバイスを含む。ある実施形態では、例えば、印刷可能半導体要素は、電子デバイス、電子デバイスのアレイ、光学デバイス、電気光学デバイス、超小型流体デバイス、超小型電気機械システム、ナノ電気機械システム、センサ、集積回路、マイクロプロセッサ及び記憶デバイスから成るグループから選ばれたデバイスの１つ又は複数の印刷可能コンポーネントを備える。
[0055]特定の方法では、異種半導体要素の少なくとも一部分は、ダイオード、トランジスタ、光起電力セル、発光ダイオード、レーザ、Ｐ−Ｎ接合、薄膜トランジスタ、高電子移動度トランジスタ、フォトダイオード、金属−酸化物−半導体電界効果トランジスタ、金属−半導体電界効果トランジスタ、光検出器、論理ゲートデバイス、及び垂直空洞表面発光レーザから成るグループから選ばれた１つ又は複数の印刷可能半導体デバイスを備える。ある実施形態では、例えば、印刷可能半導体デバイスが、基板上に予めパターン形成された電極と電気的に接触した状態で設けられるように、印刷可能半導体デバイスの少なくとも一部分が、接触印刷によって基板上に組み立てられる。
[0056]本発明の方法は、デバイスコンポーネント構造、中間層構造及び／又は平坦化又は封入層などの印刷可能半導体要素を、基板又はその上に設けられた構造上に組み立てる複数の随意に繰り返すステップをさらに含むことができる。ある実施形態では、例えば、本発明の方法は、基板の受容表面上に設けられた半導体要素の上に、又は基板の受容表面上に設けられた半導体要素と追加の印刷可能半導体要素の間に設けられた１つ又は複数の中間構造の上に、追加の印刷可能半導体要素を接触印刷することによって、基板上に追加の印刷可能半導体要素を組み立て、それによって多層デバイス構造を生成するステップをさらに含む。
[0057]本方法によって製作された多層デバイス構造は、１つ又は複数の中間層によって隔てられた複数のデバイス層を備えることができ、デバイス層が印刷可能半導体要素を備えている。いくつかの実施形態では、例えば、デバイス層は、１ミクロン以下の厚さを持ち、中間層が１．５ミクロン以下の厚さを持っている。いくつかの実施形態では、この態様の方法は、異なるデバイス層に設けられた印刷可能半導体間に電気的接触を確立するステップをさらに含む。
[0058]この態様の特定の方法は、（ｉ）基板の受容表面又はその上に設けられた１つ又は複数の構造上に印刷された印刷可能半導体要素の上に中間層を設けるステップと、（ｉｉ）この中間層の受容表面上に印刷可能半導体要素を接触印刷することによって、追加の印刷可能半導体要素を組み立てるステップと、をさらに含む。ある実施形態では、例えば、中間層の受容表面上に設けられた追加の印刷可能半導体要素の少なくとも一部分は、基板の受容表面上に設けられた印刷可能半導体要素と、又は両方と電気的に接触した状態で空間的に整列されるように、位置付けされる。この態様の方法は、（ｉ）中間層に１つ又は複数の開口をパターン形成し、それによって、基板の受容表面又はその上に設けられた１つ又は複数の構造上に設けられた印刷可能半導体要素の１つ又は複数の領域を露出させるステップと、（ｉｉ）基板の受容表面又はその上に設けられた１つ又は複数の構造上に設けられた印刷可能半導体要素と中間層の受容表面上に設けられた半導体要素との間の電気的接触を中間層の開口を通して確立するステップと、をさらに随意に含むことができる。
[0059]本発明の方法は、いくつかの随意の処理ステップを含むことができる。本発明の方法は、受容表面上に接着剤層を設けるステップをさらに含み、印刷可能半導体要素が接着剤層上に印刷される。本発明の方法は、基板の受容表面又はその上に設けられた１つ又は複数の構造上に印刷された印刷可能半導体要素上に封入層又は平坦化層を設けるステップをさらに含む。本発明の方法は、基板の受容表面に、又は、基板の受容表面又はその上に設けられた１つ又は複数の構造上に印刷された１つ又は複数の印刷可能半導体要素に、１つ又は複数の薄膜の伝導材料のパターンを堆積方法によって付けるステップをさらに含む。本発明の方法は、可撓性基板；重合体基板、プラスチック基板、伸縮性基板；剛性基板；半導体ウェーハ及び成形された基板を含みこれらに限定されないある範囲の基板に応用することができる。
[0060]本発明は、また、本方法を使用して作られたデバイス及びシステムを含む。本発明のデバイス及びシステムには、電子デバイス、光学デバイス、電気光学デバイス、超小型流体デバイス、超小型電気機械システム、ナノ電気機械システム、センサ、集積回路、マイクロプロセッサ及び記憶デバイスがあるがこれらに限定されない。
[0061]他の実施形態では、本発明は、２次元の伸縮性且つ湾曲性デバイスである。この態様では、デバイスは、接触表面を持つ基板を備え、コンポーネントは基板の接触表面の少なくとも一部分に接着され、このコンポーネントは少なくとも１つのレリーフ特徴領域及び少なくとも１つの実質的に平らな領域を持ち、このレリーフ特徴領域は、基板から分離された部分を持ち、さらに実質的に平らな領域は基板に少なくとも部分的に接着されている。一態様では、少なくとも１つのレリーフ特徴領域は、基板の接触表面と接触した複数の接触領域を持つ波形パターンなどの２次元パターンのレリーフ特徴を基板上に持っている。
[0062]基板へのコンポーネントの接着を容易にするために、コンポーネント受容表面又は基板受容表面のどれか１つ又は両方は、活性化領域のパターンなどの活性化領域を持つことができる。「活性化領域」は、前記基板接触表面又は前記コンポーネント上の接着剤部位のパターンと、基板又はコンポーネントの物理的パラメータの選ばれたパターンと、前記パラメータは基板又はコンポーネントの厚さ、弾性率、温度、組成の１つ又は複数から選ばれ各々が空間的変化を持っているものであり、基板表面の化学的改質と、基板の接触表面上のコンポーネントの自由な縁部に隣接した領域と、のうちの１つ又は複数などを使って接着する手段及び／又はバックリングを生成する手段、を意味するように広く使用される。これらのパラメータの各々の共通のテーマは、これらのパラメータがコンポーネントと基板の間の接着を容易にするかコンポーネントの空間的に制御されたバックリングを生成するためのメカニズムを与えるかのどちらかをすることである。例えば、実質的に平らな領域又はレリーフ特徴領域の部分を活性基板領域に位置付けすることで、コンポーネントは、伸縮性コンポーネントを生成するように制御可能にバックル状に曲げられることがある。
[0063]本明細書で開示されたデバイス及び方法のどれでも、金属、半導体、絶縁体、圧電性物質、強誘電体、磁気歪材料、電気歪材料、超伝導体、強磁性材料及び熱電気材料の１つ又は複数から成るグループから選ばれたコンポーネントを随意に持っている。本明細書で開示されたデバイス及び方法のどれも、随意に、電子デバイス、光学デバイス、光電子デバイス、機械デバイス、及び熱デバイスから成るグループから選ばれたデバイス用のものである。
[0064]ある態様では、２次元伸縮性且つ湾曲性デバイスのどれでも、少なくとも２つのアイランドを電気的に接続する相互接続レリーフ特徴などのデバイスコンポーネントを受け入れるアイランドを備える実質的に平らな領域を持っている。
[0065]ある実施形態では、基板の接触表面又は受容表面のどれでも、平らであり、実質的に平らであり、レリーフ特徴を持ち、湾曲部分を持ち、波形部分を持ち、又はＰＤＭＳ基板又は基板層などのエラストマである。
波形又はバックル状伸縮性金属相互接続を作るための１つの方法を要約する図である。（Ａ）は、流れ図の要約を示し、（Ｂ）は、流れ図のステップを示す。 バックリングを誘起するように歪みを緩めることが後に続く剛性基板からの回収によって、予備歪み伸縮性ＰＤＭＳゴム基板上に形成された伸縮性波形／バックル状電気相互接続を示す写真である。 波形構造化エラストマ基板上に堆積させることによって波形伸縮性電極を製作する１つの方法を要約する図である。 滑らかな波形エラストマ基板を製作する１つの方法に関係する詳細を示す図である。Ａは、流れ図の要約を示し、Ｂは、流れ図のステップを示す。 図４−１の続きの図である。 図３〜４に略述された方法で生成された滑らかな波形ＰＤＭＳ基板の像を示す図である。示された相互接続は、２２．６％の伸縮性が可能であり、厚さ約９００ｎｍ（Ａｌ７００ｎｍ／Ａｕ２００ｎｍ）、約３８ミクロンの波長及び約１５．６ミクロンの振幅（ピークから谷までの距離）である金属相互接続を持っている。Ｂは、デバイスコンポーネントとの電気的接触を確立する相互接続の一方の端部を示す図である。デバイスコンポーネントは、基板の平らな部分に位置付けされることがある。 尖点のある市販のレンズアレイ（Ｅｄｍｕｎｄ Ｏｐｔｉｃｓからの）を示す図である。 滑らかな波形基板を作るために光硬化可能エポキシをスピンコーティングする。 図６Ｂの基板にＰＤＭＳスタンプを押し付けて成形して、滑らかな特徴を持った波形エラストマスタンプを生成する。 シャドウマスクを通して滑らかな波形エラストマ基板上に蒸着して堆積された伸縮性電極を示す図である。この電極は、引っ張り状態で約１０％まで伸張している間も伝導性及び接続性を維持する。目盛りバーは約０．１ｍｍである。エラストマ基板上の波形の断面を示す図である。 波形エラストマ基板上に蒸着された電極を上から見た顕微鏡写真を示す図である。 波形エラストマ基板上に蒸着された電極を上から見た顕微鏡写真を示す図である。焦点面は波形レリーフの谷にある。 伸縮性電極を使用して伸縮性受動マトリックスＬＥＤディスプレイを製作するためのプロセスを示す模式図である。 波形電極を持った受動マトリックスＬＥＤディスプレイの機械的伸縮性を示す図である。 球形湾曲のレンズ上に分布された無機フォトダイオードアレイを示す図である。様々なレンズ形状及び角度が示されている。 平面薄板が球形表面の周囲に巻きつけられるときの伸縮性の必要を示す図である。 球形湾曲表面に適合することができる伸縮性バックル状半導体アレイを製作する１つの方式を要約する図である。 単一接続グリッド形態を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。伸縮性相互接続は、フォトダイオード、光収集／検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。このシステムは、湾曲表面に適合することができる。図１３Ａに示された形態は、ＰＤＭＳ基板に付いている。 単一接続グリッド形態を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。伸縮性相互接続は、フォトダイオード、光収集／検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。このシステムは、湾曲表面に適合することができる。図１３Ｂに示された形態は、ＰＤＭＳ基板に付いている。 複数接続（例えば、グリッド形態）を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。伸縮性相互接続は、フォトダイオード、光収集／検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。このシステムは、湾曲表面に適合することができる。図１３Ｃに示された形態は、ＰＤＭＳ基板に付いている。 複数接続（例えば、花模様接続形態）を持っているバックル状伸縮性シリコンアレイの光学顕微鏡像を示す図である。伸縮性相互接続は、フォトダイオード、光収集／検出デバイス、及び他のデバイスコンポーネントを、例えばコンタクトパッド領域に電気的に接続することができる。このシステムは、湾曲表面に適合することができる。図１３Ｄに示された形態は、ＰＤＭＳ基板に付いている。 デバイスコンポーネントを支持し、湾曲表面に適合することができるグリッド形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは２００μｍである。 デバイスコンポーネントを支持し、湾曲表面に適合することができるグリッド形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは５０μｍである。 複数（例えば、２）の相互接続によって互いに接続された隣接コンタクトパッドを持ったグリッド形態の、デバイスコンポーネントを支持し湾曲表面に適合することができる、バックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは２００μｍである。 複数（例えば、２）の相互接続によって互いに接続された隣接コンタクトパッドを持ったグリッド形態の、デバイスコンポーネントを支持し湾曲表面に適合することができる、バックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは５０μｍである。 デバイスコンポーネントを支持し湾曲表面に適合することができる、花模様形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは２００μｍである。 デバイスコンポーネントを支持し湾曲表面に適合することができる、花模様形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは５０μｍである。 デバイスコンポーネントを支持し湾曲表面に適合することができる、ブリッジ形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは２００μｍである。 デバイスコンポーネントを支持し湾曲表面に適合することができる、ブリッジ形態のバックル状伸縮性シリコンアレイの電子顕微鏡像を示す図である。目盛りバーは５０μｍである。 ＰＤＭＳ上の伸縮性バックル状シリコンアレイのグリッドアレイ形態のフォトダイオードを示す写真である。 伸張及び弛緩中の伸縮性相互接続の可逆的な挙動を実証する図である。パネル１ではシステムは弛緩している。パネル２、３及び４では、システムは伸張矢印で示されるように伸びている。パネル４の最大伸張は約１０％であり、伸張力の方向に整列された相互接続では、実質的に平らな相互接続となっている。パネル５〜８ではシステムは緩められており、パネル８は、パネル１に示されるものと同等なジオメトリ及び形態を持っている。目盛りバーは０．２ｍｍである。 平らな基板だけでなく湾曲した基板にも共形接触の可能な「バブルスタンプ」又は「バルーンスタンプ」デバイスを示す図である。 球形湾曲表面と平らな表面の両方に適合することができる他のデバイスは、球形に成形された伸縮性スタンプである。このスタンプは、湾曲表面（この例では、凹レンズ）に押し付けて成形され、それから取り除かれる。スタンプは、その表面を実質的に平らにするように伸張され、それの表面に相互接続を転写することができる。 「バブル」又は「バルーン」スタンプに対する伸縮サイクル中の伸縮性バックル状シリコンアレイを示す図である。この例では、隣接したコンタクトパッド間の相互接続は、２つの波形相互接続（厚さ２９０ｎｍのＳｉ）を備える。伸張試験は、バブル膨張を使用して、多方向伸張を行う。一番右のパネルは、最大伸張を受けており、下の２つのパネルは、伸張力が取り除かれたとき、相互接続は弛緩して左上のパネルに示された元の予備伸張形態に戻ることを示す。 接着剤（ＰＤＭＳ又はＳＵ−８）がコーティングされたガラスレンズ上にバルーンスタンプによって印刷されたシリコンを示す図である。 半導体ナノリボンで３Ｄバックル状形状を巧みに作るための処理ステップを要約する図である。Ａは、ＵＶＯマスクを製作し、これを使用してＰＤＭＳ基板上に表面化学的性質をパターン形成することを示す図である。Ｂは、バックル状ＧａＡｓリボンを形成し、これをＰＤＭＳ中に埋め込むことを示す図である。Ｃは、伸張及び圧縮に対するバックル状ＧａＡｓリボンの応答を示す図である。Ｄは、ａ及びｂの手順を使用して形成されたサンプルのＳＥＭ像を示す図である。このサンプルを生成するために使用された予備歪みは６０％であり、Ｗａｃｔ＝１０μｍ、Ｗｉｎ＝４００μｍである。 （Ａ）Ｗａｃｔ＝１０μｍ及びＷｉｎ＝１９０μｍ及び（Ｂ）Ｗａｃｔ＝１００μｍ及びＷｉｎ＝１００μｍの状態で３３．７％の予備歪みを使用してＰＤＭＳ基板上に形成されたバックルの側面プロファイルを示す図である。両方のサンプルは、ＰＤＭＳからのリボンの分離による不活性化領域のバックルを示している。Ｗａｃｔ＝１００μｍでは、小さなピークを持った正弦波が活性化領域だけに形成された。これら２つのサンプルの比較は、臨界値よりも小さなＷａｃｔを選ぶことで小さな波形構造の形成を避けることになることを示す。 ミクロトーム化後にＰＤＭＳ中に埋め込まれたバックル状ＧａＡｓリボンの側面像を示す図である。この像は、リボンと下の基板との間のギャップをＰＤＭＳが完全に満たしていることを示す。この場合のバックルは、６０％の予備歪み及びＷａｃｔ＝１０μｍ及びＷｉｎ＝３００μｍの状態で形成される。これらのバックル状リボンの表面で成形されたＰＤＭＳプリポリマは、６５℃のオーブン中で４時間硬化される。 バックル状ＧａＡｓ（Ａ及びＤ）及びＳｉリボン（Ｂ、Ｃ）の側面プロファイルの光学顕微鏡写真を示す図である。Ａは、Ｗａｃｔ＝１０μｍ及びＷｉｎ＝１９０μｍでパターン形成され、ＰＤＭＳ上に形成されたＧａＡｓリボン構造を示す図であり、異なる予備歪み１１．３％、２５．５％、３３．７％、及び５６．０％（上から下へ）である。εｐｒｅ＝３３．７％及び５６．０％の場合の点線は、数学的に予想される相互接続ジオメトリ形状である。Ｂは、５０％に予め歪まされたＰＤＭＳ基板上に形成され、Ｗａｃｔ＝１５μｍ及びＷｉｎ：３５０、３００、２５０、２５０、３００、及び３５０μｍ（左から右へ）でパターン形成されたＳｉリボン構造を示す図である。この像は、サンプルを４５°傾けて撮られた。Ｃは、５０％に予め歪まされたＰＤＭＳ基板上に形成されたＳｉリボン構造を示す図であり、接着部位（Ｗａｃｔ＝１５μｍ及びＷｉｎ＝２５０μｍ）の平行な線がリボンの長さに対して３０°の角度に向けられてパターン形成されている。この像は、サンプルを７５°の角度に傾けて撮られた。Ｄは、６０％に予め歪まされたＰＤＭＳ基板上に形成されたＧａＡｓリボン構造を示す図であり、Ｗａｃｔ＝１０μｍ及び異なるＷｉｎ：１００、２００、３００、及び４００μｍ（上から下へ）になっている。 ＰＤＭＳ中に埋め込まれたバックル状ＧａＡｓリボンの伸張及び圧縮を示す図である。引っ張り歪みの異なるレベル（正％）に伸張された単一バックル状リボンの像を示す図である。破砕は５０％前後起こる。バックルは、６０％の予備歪みであり、Ｗａｃｔ＝１０μｍ及びＷｉｎ＝４００μｍで形成された。 圧縮歪みの異なるレベル（負％）に圧縮された単一バックル状リボンの像を示す図である。約−１５％よりも大きな圧縮歪みでは、小さな短周期の波形ジオメトリがバックルのピークに現れている。バックルは、６０％の予備歪みであり、Ｗａｃｔ＝１０μｍ及びＷｉｎ＝４００μｍで形成された。 圧縮歪みの異なるレベルに圧縮された単一バックル状リボンの像を示す図である。これらの場合、バックルは、６０％の予備歪みであり、Ｗａｃｔ＝１０μｍ及びＷｉｎ＝３００μｍで形成された。図２８Ａ〜Ｃの各パネルの赤線及び矢印は、同じリボンの同じ位置を示して、機械的な変形を強調している。差し込み図は、白いボックスで印が付けられた区画の拡大像を与え、高圧縮歪みにおけるクラックの形成を明確に示している。伸張又は圧縮の程度に対応する数字は、｜（Ｌｐｒｏｊｅｃｔｅｄ ｍａｘ−Ｌｐｒｏｊｅｃｔｅｄ０）／Ｌｐｒｏｊｅｃｔｅｄ ０）｜＊１００％に従って計算された。 バックル状ＧａＡｓリボンアレイの２つの層を持ったサンプルの写真を示す図である。この構造は、層ごとの方式で製作された。ＧａＡｓリボンの第１の層（６０％の予備歪み及びＷａｃｔ＝１０μｍ及びＷｉｎ＝４００μｍで画定されたバックル状ジオメトリ）は、ＰＤＭＳ中に埋め込まれている。バックル状リボンの第２の層は、５０％の予備歪みを使用してＷａｃｔ＝１０μｍ及びＷｉｎ＝３００μｍで、この基板の表面に形成されている。 ＰＤＭＳのマトリックスの表面上のバックル状リボンの曲がりを示す図である。Ａ〜Ｃは、（Ａ）凹面、（Ｂ）平らな面、及び（Ｃ）凸面のＰＤＭＳ上のバックル状ＧａＡｓリボンの低倍率（左上フレーム）及び高倍率（右フレーム）光学顕微鏡像及び概略図（左下フレーム）である。ｃの目盛りバーは、ａ及びｂに当てはまる。ｄは、曲げる前（左）及び後（右）のＰＤＭＳ中に埋め込まれたバックル状リボンの像を示す図である。上及び下のフレームは、上及び下表面の湾曲をそれぞれ示す。右の像の目盛りバーは、左の像にも当てはまる。バックル状リボンは、６０％の予備歪みで、Ｗａｃｔ＝１０μｍ及びＷｉｎ＝４００μｍで形成されている。 伸縮性金属−半導体−金属光検出器（ＭＳＭ ＰＤ）の特性を示す図である。Ａは、ジオメトリ（上）、等価回路（中）、及び伸張前及び伸張中のバックル状ＰＤの光学像（下）の概略図である。Ｂは、異なる出力強度のＩＲランプで照らされたバックル状ＰＤから記録された電流（Ｉ）−電圧（Ｖ）曲線を示す図である。一定照度で照らされ、異なる程度に伸張（Ｃ）又は圧縮（Ｄ）されたＰＤのＩ−Ｖ特性。 半球形エラストマ転写「スタンプ」は、相互接続されたＳｉ ＣＭＯＳ「小チップ」を従来のウェーハから取り上げ、次に、それのジオメトリを半球形の形に変形させることができる様子を示す図である。小チップ間の「ポップアップ」相互接続は、この平面−湾曲表面変形に関連した歪みを吸収する。 半球形スタンプから整合半球形デバイス基板への相互接続ＣＭＯＳ小チップの転写を示す図である。光硬化可能接着剤層は、ＣＭＯＳをデバイス基板に接着し、さらにまた、表面を平坦化する。 半球形スタンプに適合する取付け具、アクチュエータ及び視覚システムを備えた印刷装置を示す図である。 半球形スタンプ上の、「ポップアップ」リボン相互接続によって電気的に接続された単結晶シリコンアイランドの圧縮可能アレイを示す図である。 約２ｃｍの曲率半径の半球形スタンプの表面上に「インク付け」された相互接続単結晶シリコンアイランドのアレイの光学像を示す図である。 半球形スタンプに使用することができる様々なシリコーンエラストマの応力／歪み曲線を示す図である。２０％未満の歪みに対する直線的な純粋弾性応答が重要である。 ０．５７ｍｍの最初に一様な厚さを持った半球形スタンプにおける球形−平面変形の有限要素モデリングを示す図である。 ２次元「波形」半導体ナノメンブレンをエラストマ支持物上に製作するステップを示す概略図である。 （ａ〜ｆ）は、形成中の様々な段階におけるシリコンナノメンブレンの２Ｄ波形構造の光学顕微鏡写真を示す図である。差し込み図は、２次元パワースペクトルを示す。（ｇ）は、低倍率の、完全に展開された構造の像である。このサンプルでは、シリコンの厚さは、およそ４×４ｍｍ２の横寸法では１００ｎｍであり、基板はＰＤＭＳであり、熱誘起予備歪みは３．８％である。（ｈ）は、フレーム（ａ〜ｆ）に対応する短波長のグラフであり、（ｉ）は、フレーム（ｇ）の様々な点で評価された長波長のヒストグラムである。 ＰＤＭＳ上の２Ｄ波形ＳｉナノメンブレンのＡＦＭ（ａ）及びＳＥＭ（ｂ〜ｄ）像（傾き角度６０°）を示す図である。シリコンの厚さは１００ｎｍであり、熱予備歪みは３．８％である。これらの像は、波形パターンの高い周期性、Ｓｉにエッチングされた穴の近くのＳｉ及びＰＤＭＳの縁部に見える密着によって証明されるようにＳｉとＰＤＭＳの間の優れた接着、及び起伏構造の位置とこれらの穴の間に相関の無いことを強調している。 ３．８％の熱予備歪みで形成された、ＰＤＭＳ上の様々な厚さ（５５、１００、２６０、３２０ｎｍ）の２Ｄ波形Ｓｉナノメンブレンの光学顕微鏡写真（ａ）及び短波長及び振幅のＳｉ厚さへの依存性（ｂ）を示す図である。 （ａ）は、３つの異なる向きに加えられた異なる一軸歪みを受ける２Ｄ波形Ｓｉナノメンブレンの光学顕微鏡写真を示す図である。これらのサンプルは、３．８％の熱予備歪みで形成された、ＰＤＭＳ上の１００ｎｍの厚さのＳｉメンブレンから成る。これらの像は、伸張前の弛緩状態（上のフレーム）、伸張後の弛緩状態（下のフレーム）、及び１．８％（中、上のフレーム）及び３．８％（下、中のフレーム）の一軸に加えられた引っ張り歪みで集められた。（ｂ）は、３つの異なる方向に加えられた歪みへの短波長の依存性を示す図である。 ２Ｄ波形Ｓｉナノメンブレンの異なる領域のＡＦＭ像を示す図であり、メンブレンの縁に近い領域（上フレーム）、この縁部分から僅に取り除かれた領域（中フレーム）、及びメンブレンの中心近くの領域（下フレーム）の１Ｄ波形ジオメトリ特性を示している。このサンプルは、３．８％の熱予備歪みで形成された、ＰＤＭＳ上の１００ｎｍの厚さのＳｉメンブレンから成った。 １０００μｍの長さ及び１００、２００、５００、及び１０００μｍの幅を持った２Ｄ波形Ｓｉナノメンブレンの光学顕微鏡写真を示す図である。これらのメンブレン全ては１００ｎｍの厚さを持ち、２．３％（ａ）及び４．８％（ｂ）の熱予備歪みを持った同じＰＤＭＳ基板上に形成された。（ｃ）は、同様なメンブレンについて、縁効果長の予備歪みへの依存性を示す。 異なる形：（ａ）円、（ｂ）楕円、（ｃ）六角形、及び（ｄ）三角形の２Ｄ波形Ｓｉナノメンブレンの光学顕微鏡写真を示す図である。これらのメンブレン全ては１００ｎｍの厚さを持ち、４．８％の熱予備歪みを持ったＰＤＭＳ上に形成された。 縁効果を利用して、平らなアイランドの相互接続アレイで２Ｄ伸縮性を与えるように設計された形を持ったＳｉナノメンブレンの波形構造の光学顕微鏡写真を示す図である。ここで図示された両方の場合に、Ｓｉは厚さ１００ｎｍであり、正方形は１００×１００μｍであり、リボン接続は３０×１５０μｍの線である。予備歪みは２．３％（ａ、ｅ）及び１５％（ｃ、ｇ）である。（ａ、ｃ、ｅ、ｇ）のリボン及び正方形を示す選ばれた領域のＳＥＭ像（７５°の傾き角度）は、（ｂ、ｄ、ｆ、ｈ）にそれぞれ示されている。高倍率ＳＥＭ像の差し込み図は、ｂ及びｄの起伏の隆起領域を示す。 ＰＤＭＳ基板の起伏上の２Ｄ波形Ｓｉナノメンブレン（厚さ１００ｎｍ、４×５ｍｍ２、及び熱予備歪み３．８％）のサンプル（上のフレーム）の写真、及び（ｉ）縁部の１Ｄ起伏、（ｉｉ）内部領域のヘリンボン起伏、及び（ｉｉｉ）中心部の無秩序ヘリンボン起伏を示す図である。目盛りバーは５０μｍである。 ヘリンボン起伏構造の特徴的な長さを示す概略図である。 ヘリンボン及び１Ｄ起伏に加えられた熱予備歪みの関数としてＳｉ歪みを示す図である。Ｓｉ歪みは、εＳｉ＝（Ｌ−λ）／λによって実験的に測定された。ここで、Ｌ及びλは、ＡＦＭ表面プロファイルの表面及び水平距離である。 伸縮試験（およそのεｓｔ＝４．０％）のサイクル後のヘリンボン起伏の光学顕微鏡像を示す図である。試験サンプルは、厚さ１００ｎｍのＳｉメンブレン及び３．８％の二軸熱予備歪みで準備された。ヘリンボン起伏は、メンブレンのクラックから生じたいくつかの欠陥を除いて、１５回までの伸縮試験のサイクルの後で元のものと全く同じような構造を持つように回復された。 一軸引っ張り歪みを加えることによるヘリンボン起伏の「広がり」を示す概略図である。圧縮歪みεｃｐは、引っ張り歪みεｓｔに対するポアソン効果によっている。 二軸伸縮試験としての加熱冷却プロセス中におけるヘリンボン起伏のモルフォロジ変化の光学顕微鏡像を示す図である。試験サンプルは、厚さ１００ｎｍのＳｉメンブレン及び２．９％の二軸熱予備歪みで準備された。 構造化波形マスタ上への堆積に続いて、そのマスタでスタンプを成形し、スタンプを硬化し、それによって、緩めと同時に電極をマスタに転写することを使った、波形伸縮性電極の製作の１つの方法を要約する図である。 図５４の方法と組み合わされた図４の方法によって準備された波形ＰＤＭＳ上の伸縮性金属電極（Ａｕ、厚さ３００ｎｍ）の像を示す図である。下のパネルは、加えられた引っ張り歪み（３０％まで）の関数としての伸縮性波形金属電極の測定電気抵抗のデータのグラフである。 可撓性、伸縮性ｉＬＥＤストリップランプを作るための本方法の応用の例を示す図である。（Ａ）は、大きな曲げの可能なデバイスを示す光学顕微鏡写真であり、この例では曲げ半径は０．８５ｃｍである。（Ｂ）は、波形ＰＤＭＳ基板上の伸縮性金属を示す断面図（上のパネル、目盛りバー４０μｍ）及び上面図（下のパネル、目盛りバー３０ｍｍ）である。金属は、物理的特性の顕著な劣化なしに約３０％伸張することができる。（Ｃ）は、ＰＤＭＳ（Ｂに示される）上の正弦波形金属相互接続の波長（正方形、左の軸）及び振幅（円、右の軸）に及ぼす局部歪みの影響を示すグラフである。歪みが大きくなるにつれて、金属の波長の対応する増加及び振幅の対応する減少がある。 異種３次元エレクトロニクスに対する、印刷された半導体ナノ材料をベースにした取組み方法を示す概略図である。このプロセスは、ソース基板に別々に形成されたナノチューブ、ナノワイヤ、ナノリボン又は他の活性ナノ材料の収集物を共通デバイス基板に繰り返し転写印刷して、極薄多層積重ねジオメトリの相互接続電子回路を生成することを含む。 （Ａ）は、印刷されたシリコンナノリボンを半導体として使用する単結晶シリコン金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）のアレイの３次元多層積重ねの光学顕微鏡写真を示す図である。この像の下（１ｓｔと表示されている）、中（２ｎｄと表示されている）及び上（３ｒｄと表示されている）の部分は、デバイスの１層、２層及び３層の領域にそれぞれ対応する。（Ｂ）は、概略断面図（上）及び斜視図（下）である。Ｓ、Ｄ、及びＧは、ソース、ドレイン及びゲート電極をそれぞれ指示する（全て金色で示されている）。淡い青色及び暗青色領域は、シリコンリボンのドープされた領域及びドープされない領域に対応する。紫色の層はＳｉＯ２ゲート誘電体である。（Ｃ）は、（Ａ）及び（Ｂ）に示されたものと同様なデバイス基板について共焦点顕微鏡によって集められた３次元像（左のフレーム：上面図；右のフレーム：斜視図）を示す図である。それらの層は、見やすくするためにカラー化されている（金色：一番上の層；赤色：中間の層；青色：下の層、シリコン：灰色）。（Ｄ）は、それらの層の各々のＳｉＭＯＳＦＥＴの電流−電圧特性を示す図であり、優れた性能（４７０±３０ｃｍ２／Ｖｓの移動度）及び特性の良好な均一性を示している。チャネル長及び幅は、それぞれ１９及び２００μｍである。 （Ａ）は、３層積重ねの中にＧａＮナノリボンＨＥＭＴ、ＳｉナノリボンＭＯＳＦＥＴ及びＳＷＮＴネットワークＴＦＴを含んだ３次元異種集積化電子デバイスの光学顕微鏡写真を示す図である。（Ｂ）は、共焦点顕微鏡によって集められた３次元像を示す図である。それらの層は、見やすくするためにカラー化されている（金色：一番上の層、ＳｉＭＯＳＦＥＴ；赤色：中間の層、ＳＷＮＴ ＴＦＴ；青色：下の層）。（Ｃ）は、第１の層のＧａＮデバイス（それぞれ２０、１７０及び５μｍのチャネル長、幅及びゲート幅）、第２の層のＳＷＮＴデバイス（それぞれ５０及び２００μｍのチャネル長及び幅）、及び第３の層のＳｉデバイス（それぞれ１９及び２００μｍのチャネル長及び幅）の電気的特性を示す図である。（Ｄ）は、各層のデバイスの正規化トランスコンダクタンス（ｇｍ／ｇｏｍ）をプラスチック基板の曲げ半径（左）の関数として示す図である（黒色正方形：ＳｉＭＯＳＦＥＴ；赤色円：ＳＷＮＴ ＴＦＴ；緑色三角形：ＧａＮ ＨＥＭＴ）。曲げられたシステム及びプロービング装置の像（右）。 （Ａ）は、ポリイミド基板上の３ＤシリコンＮＭＯＳインバータの印刷アレイの像を示す図である。インバータは、電気的なビア構造によって相互接続された、２つの異なるレベルのＭＯＳＦＥＴ（４μｍのチャネル長、６．７のロード対ドライバ幅比、及び２００μｍのドライバ幅）から成る。右上の像は、左のフレームに赤いボックスで示された領域の拡大図を示す。右下のグラフは、一般的なインバータの伝達特性を示す。（Ｂ）は、ｐチャネルＳＷＮＴＴＦＴ（それぞれ３０及び２００μｍのチャネル長及び幅）及びｎチャネルＳｉ ＭＯＳＦＥＴ（それぞれ７５及び５０μｍのチャネル長及び幅）を使用する印刷された相補形インバータの伝達特性を示す図である。差し込み図は、インバータの光学顕微鏡写真（左）及び回路図（右）を示す。（Ｃ）は、８５０ｎｍの赤外光源を用いた暗から１１μＷまでの異なるレベルの照度での、Ｓｉ ＭＯＳＦＥＴ（それぞれ９及び２００μｍのチャネル長及び幅）と共に集積化されたＧａＡｓＭＳＭ（それぞれ１０及び１００μｍのチャネル長及び幅）の電流−電圧応答を示す図である。差し込み図は光学像及び回路図を示す。 約１μｍの範囲内に位置合せすることが可能な、転写印刷用の自動化ステージの像を示す図である。 （Ａ）は、ポリイミド基板上のＳｉ ＭＯＳＦＥＴ及びＧａＮ ＨＥＭＴの３次元異種集積化アレイの光学顕微鏡写真を示す図である。右の差し込み図は、断面概略図を示す。電極（金色）、ＳｉＯ２（ＰＥＯ；紫色）、Ｓｉ（淡い青色：ドープされていない；暗青色：ドープされている）、ＧａＮ（暗緑色：オーム性コンタクト；淡い緑色：チャネル）、ポリイミド（ＰＩ；茶色）及びポリウレタン（ＰＵ；黄褐色）が全て示されている。（Ｂ）は、一般的なＳｉＭＯＳＦＥＴ（それぞれ１９及び２００μｍのチャネル長及び幅）及びＧａＮ ＨＥＭＴ（それぞれ２０、１７０μｍ及び５μｍのチャネル長、幅及びゲート幅）の電流−電圧特性を示す図である。左のフレームのＳｉ及びＧａＮのデータは、Ｖｄｄ＝０．１Ｖ及びＶｄｄ＝２Ｖでそれぞれ測定された。 （Ａ）は、ポリイミド基板上のＳｉ ＭＯＳＦＥＴ及びＳＷＮＴ ＴＦＴの３次元異種集積化アレイの光学顕微鏡写真を示す図である。右の差し込み図は、断面概略図を示す。電極（金色）、エポキシ（シアン）、ＳｉＯ２（ＰＥＯ；紫色）、Ｓｉ（淡い青色：ドープされていない；暗青色：ドープされている）、ＳＷＮＴ（灰色）、ポリイミド（ＰＩ；茶色）、及び硬化されたポリイミド（黄褐色）が全て示されている。（Ｂ）は、一般的なＳＷＮＴＴＦＴ（それぞれ７５μｍ及び２００μｍのチャネル長及び幅）及び一般的なＳｉＭＯＳＦＥＴ（それぞれ１９μｍ及び２００μｍのゲート長及びチャネル幅）の電流−電圧特性を示す図である。左のフレームのＳＷＮＴ及びＳｉのデータは、Ｖｄｄ＝−０．５Ｖ及びＶｄｄ＝０．１Ｖでそれぞれ測定された。 （Ａ）は、ポリイミド基板上のＳｉ ＭＯＳＦＥＴ、ＳＷＮＴ ＴＦＴ及びＧａＮ ＨＥＭＴの３次元異種集積化アレイを示す断面概略図である。（Ｂ）は、ＳｉＭＯＳＦＥＴ（チャネル幅＝２００μｍ、黒色の線：チャネル長＝９μｍ、赤色：１４μｍ、緑色：１９μｍ、青色：２４μｍ）のいくつかの伝達特性、実効移動度及びオン／オフ比を示す図である。（Ｃ）は、ＳＷＮＴＴＦＴ（チャネル幅＝２００μｍ、黒色の線：チャネル長＝２５μｍ、赤色：５０μｍ、緑色：７５μｍ、青色：１００μｍ）のいくつかの伝達特性、実効移動度及びオン／オフ比を示す図である。（Ｄ）は、ＧａＮＨＥＭＴ（それぞれ２０μｍ、１７０μｍ及び５μｍのチャネル長、幅及びゲート幅）の伝達特性、トランスコンダクタンス及びオン／オフ比を示す図である。 （Ａ）は、シリコンウェーハ基板に作られたＳＷＮＴ−Ｓｉ ＣＭＯＳインバータの断面の概略構造を示す図である。（Ｂ）は、ＣＭＯＳインバータを形成するｎチャネルＳｉＭＯＳＦＥＴ及びｐチャネルＳＷＮＴ ＴＦＴの伝達及びＩ−Ｖ特性を示す図である。（Ｃ）は、インバータの計算された伝達特性及びＳｉ及びＳＷＮＴトランジスタのＩ−Ｖ特性を示す図である。 （Ａ）は、ポリイミド基板上に作られたＧａＡｓ ＭＳＭ−Ｓｉ ＭＯＳＦＥＴ ＩＲ検出器の断面の概略構造及び回路図を示す図である。（Ｂ）は、ＧａＡｓＭＳＭ ＩＲ検出器（Ｌ＝１０μｍ、Ｗ＝１００μｍ）の電流−電圧特性及び３Ｖ供給でのＳｉＭＯＳＦＥＴ（Ｌ＝９μｍ、Ｗ＝２００μｍ）の伝達及びＩ−Ｖ特性を示す図である。（Ｃ）は、ＧａＡｓＭＳＭの計算されたＩＶ特性及び３Ｖ供給での、Ｓｉ ＭＯＳＦＥＴと共に集積化されたＧａＡｓ ＭＳＭのＩ−Ｖ応答を示す図である。 変形可能な基板に部分的に付着された光学微細構造の制御されたバックリングによって生成された光学デバイス（導波路アレイ）を模式的に示す図である。 変形可能な基板に部分的に付着された伝導性微細構造の制御されたバックリングによって生成された機械デバイス（例えば、加速度計／圧力センサ）を模式的に示す図である。 変形可能な基板に部分的に付着された熱抵抗微細構造の制御されたバックリングによって生成された熱デバイス（超小型ボロメータ）を模式的に示す図である。
発明の詳細な説明
[00135]「伸縮性」は、材料、構造、デバイス又はデバイスコンポーネントの破砕することなしに歪むことができる能力を意味する。例示の実施形態では、伸縮性材料、構造、デバイス又はデバイスコンポーネントは、破砕することなしに約０．５％よりも大きな歪みを、いくつかの応用では好ましくは破砕することなしに約１％よりも大きな歪みを、いくつかの応用ではいっそう好ましくは破砕することなしに約３％よりも大きな歪みを受けることができる。
[00136]「コンポーネント」は、デバイスで使用される材料又は個々のコンポーネントを意味するように広く使用される。「相互接続」は、コンポーネントの１つの例であり、コンポーネントとの電気接続又はコンポーネント間の電気接続を確立することができる電気伝導性材料を意味する。特に、相互接続は、離れている及び／又は互いに相対的に動くことができるコンポーネント間に電気的接触を確立することができる。望ましいデバイス仕様、動作及び応用に依存して、相互接続は適切な材料から作られる。高伝導性が要求される応用では、銅、銀、金、アルミニウム及び同様なもの、合金を含みこれらに限定されない一般的な相互接続金属が使用されることがある。適切な伝導性材料は、シリコン、酸化インジウム錫又はＧａＡｓのような半導体を含むことがある。
[00137]「半導体」は、非常に低い温度で絶縁体であるが、約３００ケルビンの温度でかなりの電気伝導性を持つどんな材料でも意味する。本説明では、半導体という用語の使用は、マイクロエレクトロニクス及び電子デバイスの技術分野におけるこの用語の使用と一致する意図である。本発明で有用な半導体は、シリコン、ゲルマニウム及びダイアモンドなどの元素半導体と、ＳｉＣ及びＳｉＧｅのようなＩＶ族化合物半導体、ＡｌＳｂ、ＡｌＡｓ、Ａｌｎ、ＡｌＰ、ＢＮ、ＧａＳｂ、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＮ、及びＩｎＰのようなＩＩＩ−Ｖ族半導体、ＡｌｘＧａ１−ｘＡｓのようなＩＩＩ−Ｖ族三元半導体合金、ＣｓＳｅ、ＣｄＳ、ＣｄＴｅ、ＺｎＯ、ＺｎＳｅ、ＺｎＳ、及びＺｎＴｅのようなＩＩ−ＶＩ族半導体、Ｉ−ＶＩＩ族半導体ＣｕＣｌ、ＰｂＳ、ＰｂＴｅ、及びＳｎＳのようなＩＶ−ＶＩ族半導体、ＰｂＩ２、ＭｏＳ２、及びＧａＳｅのような層半導体、ＣｕＯ及びＣｕ２Ｏのような酸化物半導体などの化合物半導体と、を含むことができる。半導体という用語は、真性半導体と、ｐ型ドーピング材料及びｎ型ドーピング材料を持っている半導体を含めて、与えられた用途又はデバイスに有用な有益な電子特性を実現するように１つ又は複数の選ばれた材料がドープされた不純物半導体とを含む。半導体という用語は、半導体及び／又はドーパントの混合物を含む複合材料を含む。本発明のいくつかの応用に有用な特定の半導体材料には、Ｓｉ、Ｇｅ、ＳｉＣ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、及びＧａＩｎＡｓＰがあるが、これらに限定されない。多孔質シリコン半導体材料は、発光ダイオード（ＬＥＤ）及び固体レーザなどのセンサ及び発光材料の分野での本発明の応用に有用である。半導体材料の不純物は、半導体材料自体又は半導体材料に付与された任意のドーパント以外の原子、元素、イオン及び／又は分子である。不純物は、半導体材料の電気的特性にマイナスの影響を及ぼす可能性のある半導体材料中に存在する望ましくない材料であり、酸素、炭素、及び重金属を含めた金属があるが、これらに限定されない。重金属不純物には、周期律表の銅と鉛の間の元素のグループ、カルシウム、ナトリウム、及び全てのイオン、化合物及び／又はそれらの錯体があるが、これらに限定されない。
[00138]「半導体要素」及び「半導体構造」は、本説明では同義に使用され、任意の半導体材料、組成又は構造を広く意味し、高品質単結晶及び多結晶半導体、高温処理によって製作された半導体材料、ドープされた半導体材料、有機及び無機半導体、及び、１つ又は複数の追加半導体コンポーネント及び／又は、誘電体層又は材料及び／又は伝導層又は材料などの非半導体コンポーネントを持っている複合半導体材料及び構造を特に含む。
[00139]「伸縮性」である相互接続は、本明細書では、デバイスコンポーネントへの電気接続又はデバイスコンポーネントからの電気伝導に悪影響を及ぼすことなしに、１つ又は複数の方向で、伸張、曲げ及び／又は圧縮のような様々な力及び歪みを受けることができる相互接続を広く意味するように使用される。したがって、伸縮性相互接続は、ＧａＡｓなどの比較的壊れやすい材料から形成されてよく、それにもかかわらず、相互接続のジオメトリ形態のせいでかなりの変形力（例えば、伸張、曲げ、圧縮）にさらされたときでも、依然として連続した機能が可能である。例示の実施形態では、伸縮性相互接続は、破砕することなしに約１％、１０％又は約３０％よりも大きな歪みを受けることができる。ある例では、相互接続の少なくとも一部分が接着されている下のエラストマ基板を伸張させることによって、歪みが、生成される。
[00140]「デバイスコンポーネント」は、電気、光、機械又は熱デバイスの中の個々のコンポーネントを広く意味するように使用される。コンポーネントは、フォトダイオード、ＬＥＤ、ＴＦＴ、電極、半導体、他の光収集／検出コンポーネント、トランジスタ、集積回路、デバイスコンポーネントを受け入れることができるコンタクトパッド、薄膜デバイス、回路要素、制御要素、マイクロプロセッサ、トランスデューサ、及びそれらの組合せの１つ又は複数であることがある。デバイスコンポーネントは、例えば、金属蒸着、ワイヤボンディング、固体又は伝導性ペーストの塗布など、当技術分野で知られているように１つ又は複数のコンタクトパッドに接続されることがある。電気デバイスは、複数のデバイスコンポーネントを組み込んだデバイスを一般に意味し、大面積エレクトロニクス、プリント配線基板、集積回路、デバイスコンポーネントのアレイ、生物的及び／又は化学的センサ、物理的センサ（例えば、温度、光、放射、その他）、太陽電池又は光起電力アレイ、ディスプレイアレイ、光収集器、システム及びディスプレイを含む。
[00141]「基板」は、デバイスコンポーネント又は相互接続を含めてコンポーネントを支持することができる表面を持つ材料を意味する。基板に「接着」された相互接続は、基板と物理的に接触し、且つ接着された基板表面に対して実質的に動くことができない相互接続の部分を意味する。対照的に、接着されない部分は、基板に対して実質的に動くことが可能である。相互接続の接着されない部分は、一般に、歪みで誘起された相互接続の曲がりなどによる「曲がり形態」を持っているそのような部分に対応する。
[00142]基板と「共形接触」したコンポーネントは、基板を覆い、且つ基板上のレリーフ特徴のパターンによって支配されるパターンを持っている３次元レリーフ特徴を維持するコンポーネントを意味する。
[00143]この説明の背景では、「曲がり形態」は、力を加えることから生じる湾曲形状を持っている構造を意味する。本発明における曲がり構造は、１つ又は複数の折畳み領域、凸形領域、凹形領域、及びこれらの任意の組合せを持つことがある。本発明で有用な曲がり構造は、例えば、コイル形状、しわ形状、バックル状形状及び／又は波形（すなわち、波状）形態で形成されることがある。
[00144]伸縮性曲がり相互接続などの曲がり構造は、曲がり構造が歪みを受けた形状で、重合体及び／又は弾性基板などの可撓性基板に接着されてもよい。いくつかの実施形態では、曲がりリボン構造などの曲がり構造は、いくつかの応用に好ましい実施形態で約３０％以下の歪み、約１０％以下の歪み、約５％以下の歪み及び約１％以下の歪みを受けている。いくつかの実施形態では、曲がりリボン構造などの曲がり構造は、約０．５％から約３０％の範囲から選ばれた歪み、約０．５％から約１０％の範囲から選ばれた歪み、約０．５％から約５％の範囲から選ばれた歪みを受けている。代わりに、伸縮性曲がり相互接続は、それ自体可撓性でない基板を含めてデバイスコンポーネントの基板である基板に接着されてもよい。基板自体は、平面でもよく、実質的に平面でもよく、曲がっていてもよく、鋭い縁部を持っていてもよく、又はこれらの任意の組合せを持っていてもよい。伸縮性曲がり相互接続は、これらの複雑な基板表面形状の任意の１つ又は複数に転写するために利用可能である。
[00145]「熱接触」は、伝導などによってより高温の材料からより低温の材料への実質的な熱伝達が可能な２つの材料の能力を意味する。基板に載っている曲がり構造は、基板と熱接触している領域（例えば、接着領域）及び熱接触していない他の領域（例えば、基板から絶縁された及び／又は物理的に分離された領域）を形成する際に特に有用である。
[00146]相互接続は、そのジオメトリ又は形が破損することなく相互接続の曲がり又は伸張を容易にする限りで、任意の数のジオメトリ又は形を持つことができる。一般的な相互接続ジオメトリは、「バックル状」又は「波形」と記述されることがある。一態様では、相互接続の部分が基板に接着され、接着部分と接着部分の間の領域は接着されていないので、下にある基板の寸法の変化が相互接続にバックル又は起伏を生成するような具合に、下にある変形可能な基板に力を加えて相互接続に力（例えば、歪み）を加えることによって、そのようなジオメトリを得ることができる。したがって、個々の相互接続は、基板に接着された端部と、基板接着されていない端部間の湾曲中心部分とによって画定されることがある。「湾曲」又は「バックル状」は、中心部分に１つ又は複数の追加の接着領域を持つ相互接続などによる比較的複雑な形を意味する。「弧形」は、振幅を持つ一般的な正弦波形を意味し、ここで振幅は、相互接続と基板表面の間の最大離隔距離に対応する。
[00147]相互接続は、任意の断面形状を持つことができる。１つの形の相互接続は、リボン状相互接続である。「リボン」は、厚さ及び幅を持った実質的な長方形断面を意味する。特定の寸法は、相互接続を通しての望ましい伝導性と、相互接続の組成と、隣接したデバイスコンポーネントを電気的に接続する相互接続の数とに依存する。例えば、隣接したコンポーネントを接続するブリッジ形態の相互接続は、隣接したコンポーネントを接続する単一相互接続と異なる寸法を持つことがある。したがって、寸法は、適切な電気伝導性が生成される限りで、約１０μｍから１ｃｍの範囲内の幅及び約５０ｎｍから１の範囲内の厚さ、又は約０．００１から０．１までの範囲の幅と厚さの比又は約０．０１の比などのどんな適切な値であってもよい。
[00148]「エラストマ」は、伸張し又は変形し、それから実質的な永久変形なしに少なくとも部分的に元の形に戻ることができる重合体材料を意味する。エラストマ基板は、一般に、実質的に弾性変形を受ける。本発明で有用な例示のエラストマ基板には、エラストマ及びエラストマの複合材料又は混合物、及び弾性を示す重合体及び共重合体があるが、これらに限定されない。いくつかの方法では、エラストマ基板は、１つ又は複数の主軸に沿った弾性基板の拡大を可能にする機構によって予め歪まされる。例えば、予備歪み化は、半球形表面を平らな表面に変えるための半径方向の拡大を含めて、弾性基板を第１の軸に沿って広げることによって行われてもよい。代わりに、弾性基板は、複数の軸に沿って、例えば、互いに直交して位置決めされた第１及び第２の軸に沿った拡大によって、拡大されてもよい。弾性基板の拡大を実現する機構によって弾性基板を予め歪ませる手段には、弾性基板を曲げること、丸めること、屈曲させること、平らにすること、拡大すること、又は別のやり方で変形させることがある。予め歪ませる手段には、また、弾性基板の温度を上昇させ、それによって弾性基板の熱膨張を可能にすることによって行われる予備歪み化がある。本発明で有用なエラストマには、限定はされないが熱可塑性エラストマ、スチレン材料、オレフィン材料、ポリオレフィン、ポリウレタン熱可塑性エラストマ、ポリアミド、合成ゴム、ＰＤＭＳ、ポリブタジエン、ポリイソブチレン、ポリ（スチレン−ブタジエン−スチレン）、ポリウレタン、ポリクロロプレン、及びシリコーンがある可能性がある。
[00149]歪みは、Ｌ（静止している）からＬ＋ΔＬ（加えられた力を受けている）に変化した長さについて、ε＝ΔＬ／Ｌと定義される。ここで、ΔＬは、静止からの変位距離である。軸方向歪みは、変位ΔＬを生じさせるように基板の軸に加えられた力を意味する。歪みは、また、曲げ力、圧縮力、せん断力、及びこれらの任意の組合せなどの他の方向に加えられた力によっても生成される。歪み又は圧縮は、また、湾曲表面を平らな表面に伸張させることによって、又はその逆にすることによっても生成されることがある。「歪みのレベル」は、歪みの大きさを意味し、負（圧縮に対応する）からゼロ（弛緩状態）に正（伸び又は伸張に対応する）まで及ぶことができる。
[00150]「ヤング率」は、与えられた基板の応力と歪みの比を意味する、材料、デバイス又は層の機械的な特性である。ヤング率は、次式で与えられてもよい。
Figure 0005735585
 ここで、Ｅはヤング率であり、Ｌ０は平衡長さであり、ΔＬは、加えられた応力下での長さの変化であり、Ｆは加えられる力であり、Ａは、力が加えられる面積である。ヤング率は、また、次式によってＬａｍｅ定数の項で表されることがある。
Figure 0005735585
 ここで、λ及びμはＬａｍｅ定数である。高ヤング率（又は、「高弾性率」）及び低ヤング率（又は、「低弾性率」）は、与えられた材料、層又はデバイスのヤング率の大きさの相対的な記述である。本発明では、高ヤング率は、低ヤング率よりも大きく、いくつかの応用では好ましくは約１０倍であり、他の応用ではいっそう好ましくは約１００倍であり、さらに他の応用ではさらにいっそう好ましくは約１０００倍である。空間的に変化するヤング率を持っているエラストマを重合させることによって、及び／又はそれぞれ異なる位置で異なる弾性を持っている複数の層でエラストマを積み重ねることによって、複雑な表面形状が得られる。
[00151]圧縮は、本明細書で、歪みと同じようなやり方で使用されるが、特に、ΔＬ＜０であるように、基板の特有の長さ又は体積を減少させるように働く力を意味する。
[00152]「破砕する」又は「破砕」は、実質的な電気的伝導性が可能でないような相互接続の物理的な破壊を意味する。
[00153]「接着部位のパターン」は、支持された相互接続が基板との接着領域及び非接着領域を持つように支持基板表面及び／又は相互接続に接着手段を空間的に利用することを意味する。例えば、端部が基板に接着され中心部分が接着されていない相互接続。さらに他の形状制御は、非接着領域が２つの別個の中心部分に分割されるように中心部分の中に追加の接着部位を設けることによって可能である。接着手段には、接着剤、接着性先駆物質、溶接、フォトリソグラフィ、光硬化可能重合体があることがある。一般に、接着部位は、様々な技術でパターン形成することができ、基板と特徴（例えば、相互接続）の間に強い接着力を与えることができる表面活性化（Ｗａｃｔ）領域、及び接着力が比較的弱い表面不活性（Ｗｉｎ）領域の観点から説明されることがある。線状に接着性であるようにパターン形成された基板は、寸法Ｗａｃｔ及びＷｉｎに関して説明されることがある。予備歪みεｐｒｅの大きさと共に、これらの変数は、相互接続ジオメトリに影響を及ぼす。
[00154]「空間的変化」は、表面にわたって変化する大きさを持つパラメータを意味し、コンポーネントレリーフ特徴の２次元制御を行って、デバイス又はデバイスコンポーネントの湾曲性の空間的制御を行うのに特に有用である。
[00155]「カーボンナノ材料」は、炭素原子を含み、且つ１ナノメートルから１ミクロンの範囲内の少なくとも１つの寸法を持っている構造の種類を意味する。ある実施形態では、カーボンナノ材料の少なくとも１つの寸法は、２ｎｍから１０００ｎｍの範囲内にある。カーボンナノ材料には、単層ナノチューブ（ＳＷＮＴ）、多層ナノチューブ（ＭＷＮＴ）、ナノロッド、単層及び／又は多層フラーレン、グラファイト、グラフェン、炭素繊維、炭素膜、炭素ウイスカ、及びダイアモンドのような炭素の同素体、及びこれらの全ての誘導体がある。
[00156]「空間的整列」は、互いに相対的に画定された２以上の構造の位置及び／又は向きを意味する。空間的整列構造は、互いに相対的に予め選ばれた位置及び／又は向きを持つことがあり、例えば、１ミクロン以内に、いくつかの応用では好ましくは５００ナノメートル以内に、いくつかの応用ではいっそう好ましくは５０ナノメートル以内に予め選ばれた位置及び／又は向きを持つことがある。
[00157]「異種半導体要素」は、１つ又は複数の他の材料又は構造と組み合わせて半導体を備える多コンポーネント構造である。この説明の背景では、他の材料及び構造は、それが組み合わされる半導体と異なった元素、分子及び複合体、それらの集合体及び粒子を備えることができ、例えば、異なる化学的組成及び／又は物理状態（例えば、結晶状態、半結晶状態又は非晶質状態）を持っている材料及び／又は構造などを備えることができる。本発明のこの態様において有用な異種半導体要素には、ドープされた半導体（例えば、Ｎ型及びＰ型ドーパント）及びカーボンナノ材料又はその膜を含めて他の半導体材料、誘電体材料及び／又は構造、及び伝導材料及び／又は構造と組み合わせた無機半導体構造がある。本発明の異種半導体要素は、均一にドープされた半導体構造などの空間的均質組成を持っている構造を含み、さらに、１次元、２次元又は３次元で空間的に変化する濃度のドーパントを持っている半導体構造（すなわち、半導体要素中の空間的に不均質なドーパント分布）などの空間的不均質組成を持っている構造を含む。
[00158]本発明は、以下の限定しない例によってさらに進んで理解される可能性がある。本明細書で引用された全ての参考文献は、これによって、本明細書の開示と矛盾しない範囲で参照して組み込まれる。本明細書の説明は多くの特殊性を含むが、これらは、本発明の範囲を限定するように解釈されるべきでなく、本発明の現在好ましい実施形態のいくつかの例示を提供するに過ぎないように解釈されるべきである。したがって、本発明の範囲は、提供された例ではなく、添付の特許請求の範囲及びその同等物によって決定されるべきである。
[00159]バックル状又は波形相互接続を作る１つの方法は、図１に全体的に要約されている。金属特徴１０（相互接続になる金属特徴のような）が基板２０上に設けられる。接触金属特徴及び／又は基板表面は、随意に、フォトリソグラフィなどを使って又はシャドウマスクを用いて、付着低減のための処理が行われる。微細機械加工、エッチング及び／又は機械的スクライビングなどによって、特徴１０と基板２０の間に隔離（クラック）２５が入れられる。金属特徴１０は、コンプライアントエラストマスタンプ３０によって回収される。スタンプ３０のその後の変形で、金属特徴１０に波形又はバックル状ジオメトリ４０が生じる。金属特徴１０が回収されるとき歪みを受けており、その後で加えられた引っ張りを緩めるスタンプ３０によって、又は金属特徴が回収された後でスタンプ３０を圧縮することによって、バックルの生成が行われる。
[00160]図１に要約された方法で生成されたバックル状又は波形金属特徴の１つの例が図２に示されている。図２は、剛性基板から、予備歪み伸縮性ＰＤＭＳゴム基板３０上に回収し、続いて歪みを緩め、それによって、バックリングを誘起することによって形成された伸縮性波形／バックル状電気相互接続４０の写真である。
[00161]波形伸縮性電極及び／又は相互接続を生成する方法は、図３に提供されている。図３Ａに示されるように、波形特徴２２が、例えば微細機械加工プロセスなどによって基板２０上に準備される。波形特徴２２を持っている表面を有する基板２０は、対応する波形表面３２を有するエラストマスタンプ３０を成形するためのマスタとして働く。金属特徴１０は、シャドウマスクを通した蒸着及び／又は電着などによって、波形表面３２上に堆積される。
[00162]図４は、滑らかな波形エラストマ基板を製作する１つの方法を提供する。異方性Ｓｉ（１００）エッチングで、鋭い角２４を持つ基板２０を形成する(図４Ｂ−一番上のパネル)。スピンＰＲで、基板２０の鋭い角の付いた谷２４にＰＲ２６を堆積させて、鋭い角の付いた谷を滑らかにする。エラストマスタンプ３４が、基板２０に押し付けて成形される。スタンプ３４は、鋭い角の付いた凹部特徴を持っている。第２のエラストマスタンプ３６が、スタンプ３４で成形されて、鋭い角の付いたピークを持つスタンプが生成される。スタンプ３６は、Ｓｕ−８５０を押し付けられ、適切に硬化される。スピンＰＲ２６で、５０の鋭い角の付いた谷を滑らかにする。エラストマ基板３０が、滑らかな谷を持つ５０に押し付けて成形される。基板３０が取り除かれて、波形の滑らかな表面３２が現れる。
[00163]図５４は、波形マスタ上に堆積させ、続いてこのマスタでスタンプを成形し、スタンプを硬化し、それによって、緩めと同時に電極をマスタに転写することによって波形伸縮性電極を製作する１つの方法を要約する。図５５は、図５４の方法と組み合わされた図４の方法で準備された波形ＰＤＭＳ上の伸縮性金属電極（Ａｕ、厚さ３００ｎｍ）の像を示す。インターフェース１１２は、金属特徴１０と基板２０の間に示されている。インターフェース１１２は、下のパネルに示されたスタンプ３０による金属特徴１０の除去を容易にする材料を備えることができる。簡単に言うと、１つの方法は、予め洗浄された２”×３”スライドガラス上で、ガラス表面が完全に覆われるようにＳｕ−８ １０の薄いコーティングのスピンオンを使用する。望ましい波形表面特徴（滑らかな谷及び鋭いピーク）を持っているＰＤＭＳスタンプにスライド／Ｓｕ−８を接触させ、全てのエアポケットが除去されるようにゆるやかに圧力を加える。スタンプ／型構造をＵＶランプ下で３０秒間前側からフラッシュ硬化し、ひっくり返し、さらに４０秒間反対側から硬化する。硬化後、６５℃のホットプレート上で５分間ベークする。ベーク後、サンプルを室温まで冷やし、ＰＤＭＳマスタからＳＵ−８型を剥がす。ＳＵ−８は、今では、鋭い角の付いた谷のある波形表面レリーフを持っている。これらの谷を滑らかにするために、ＳＵ−８２とＳＵ−８希釈液を１対１で混合し、高ＲＰＭで９０秒間スピンオンする。ＵＶ光に２０秒間さらして硬化し、６５℃で３分間ポストベークする。いったん冷えると、電着、フォトリソグラフィ及びエッチング／リフトオフ、及び／又はシャドウマスクを通した蒸着によって、金属線又はコンタクトが堆積される。ＳＵ−８上の金属をＭＰＴＭＳで１時間処理し、次に、これにエラストマ基板を押し付けて成形する。取り除かれたとき、ＰＤＭＳは、転写された金属構造と共に、滑らかにされたピーク及び谷を有する波形表面レリーフを持っている。図５５は、図５４に要約されたプロセスで作られた波形伸縮性電極の写真であり、また、伸縮性波形金属電極の測定電気抵抗データを、加えられた引っ張り歪み（３０％まで）の関数として与えている。
[00164]図４に要約された方法で作られた滑らかな波形ＰＤＭＳ基板３０の例が、図５に与えられている。デバイスコンポーネント６０は、非波形領域（例えば、実質的に平らな部分）の波形基板３０上に支持され、望ましいように相互接続１０に接続されてもよい。
[00165]平滑化層を鋭い角の付いた谷又は凹部特徴の中にスピンコーティングする例が図６に示されている。鋭い角の付いた基板３４（図６Ａ）は、光硬化可能エポキシ２６をスピンコーティングすることによって平滑化されて、滑らかな波形基板を生成する。滑らかな波形表面３２を持っているエラストマ（例えば、ＰＤＭＳ）スタンプ３０は、ＰＤＭＳスタンプを図６Ｂの基板に押し付けて成形し、その後で基板３４からスタンプ３０を取り去ることによって得られる。
[00166]図７は、伸縮性電極の写真である。図７Ａは、波形表面３２を持っているエラストマ基板３０の断面の写真である。図７Ｂは、波形エラストマ基板表面３２上に金属１０を蒸着して作られた電極の上面顕微鏡写真である。像の焦点面は、波形レリーフのピークにある。図７Ｃでは、焦点面は波形レリーフの谷にあり、金属相互接続１０は電極２５０と電気的に接触している。伸縮性電極は、シャドウマスクを通して滑らかな波形エラストマ基板上に蒸着することによって堆積される。この例では、電極２５０は、伝導性を維持し、さらに引っ張りで約１０％まで伸張している間、相互接続１０により伝導性及び接続性を維持している。
[00167]本明細書で開示される方法及びデバイスは、例えば、伸縮性受動マトリックスＬＥＤディスプレイ（図８を参照されたい）を含めて様々な電子デバイスを製作するために使用することができる。波形電極（例えば、相互接続１０及びコンタクトパッド７０）は、２つのエラストマ基板３０上にパターン形成される。デバイスコンポーネント６０（この場合には、ＩＬＥＤピクセル）は、転写印刷によってコンタクトパッド７０の波形電極上にパターン形成される。２つの基板３０は、相互接続１０が異なる向き（この例では、垂直）に走るように、それなりに組み立てられる。そのような受動マトリックスＬＥＤディスプレイの２Ｄ機械的伸縮性が図９に示されている。一軸方向及び二軸方向に伸縮することができることに加えて、ディスプレイは、破壊することなしに実質的に曲がることができる。そのような多軸曲がりは、湾曲電子デバイスを製造しスマート電子織物又はディスプレイに組み込むために、電子デバイスを湾曲表面に合わせて成形する能力をもたらす。
[00168]湾曲電子デバイスの１つのそのような例が図１０に提供されている。図１０は、球形湾曲レンズ上に分布された無機フォトダイオードアレイを備える「人工の眼」を示す。人工アレイの４つの異なる写真が示されている。伸縮性平面電子デバイスに必要な条件が図１１に模式的に示されている。球形表面のまわりに平面薄板を巻きつけるために、薄板は２以上の方向に伸張しなければならない。
[00169]図１２は、湾曲表面に適合することができる伸縮性バックル状半導体アレイを作るための製作方式である。パネル（ｉ）に図示された「マザーウェーハ」などの基板上へのＡｕ又はＴｉ／Ａｕの選択的堆積を用いて、薄いＳｉ要素が製作される。Ｓｉは、予め歪まされ（Ｌ＋ΔＬと示される）且つＵＶＯ処理されたＰＤＭＳ（パネル（ｉｉ））に接着される。予備歪みは、図示されるように２方向に与えられる。接着は、例えばＳｉ要素、基板、又は両方に付けられる接着剤のような当技術分野で知られている任意の手段による。そのＳｉが、（変形後）依然として基板と物理的に接触したままである接着領域と、基板と物理的に接触していない曲がり形態の他の領域（例えば、接着されていないか、又は接着領域の接着力に比べて弱く接着された領域）とを持つように、接着手段が、選ばれたパターンで適用される。予備歪み基板がウェーハ基板から取り除かれて、半導体アレイの平らなグリッドが現れる（パネル（ｉｉｉ））。Ｌ＋ΔＬからＬへの基板の弛緩と同時に、相互接続１０は弱い接着領域でバックル状に曲がって曲がり形態になるが（パネル（ｉｖ）を参照されたい）、デバイスコンポーネント６０（例えば、半導体Ｓｉコンタクトパッド）は依然として基板３０に接着されたままである。したがって、バックル状相互接続１０は、アレイ全体に伸縮性を与え、特に、コンポーネント６０間の電気的接触を破壊することなしに他のコンポーネント６０に対してコンポーネント６０の動く能力を与え、それによって、湾曲表面又は曲げ可能な表面に応じた共形能力をもたらす。
[00170]図１３は、単一グリッド形態１４０のバックル状伸縮性シリコンアレイの光学顕微鏡像を提供し（上２つのパネル）、グリッド形態は、複数の接続された相互接続１６０（左下のパネル）及び花模様形態１５０（右下のパネル）を持っている。これらの例の各々で、相互接続１０は、中心部分でバックル状に曲げられ、相互接続端部はコンタクトパッド７０に取り付けられている。相互接続及びコンタクトパッド７０は、ＰＤＭＳ基板３０上に支持されている。いくつかの異なる相互接続ジオメトリの拡大写真が、図１４〜１７にさらに提供されている。図１４は、電子顕微鏡像を提供し、第１の端部１００及び第２の端部１１０と共に中心部分９０を持っている基本的なバックル状又は波形相互接続１０を示している。中心部分は曲がり形態の状態にある。端部１００及び１１０は、デバイスコンポーネントに接続され、この場合には、デバイスコンポーネントとの電気的接触を確立することができるコンタクトパッド７０に接続されている。相互接続１０及びコンタクトパッド７０は、エラストマＰＤＭＳ基板などの基板３０上に支持されている。
[00171]図１５は、複数（２）の相互接続１６０によって互いに接続された隣接したデバイスコンポーネント（例えば、コンタクトパッド７０）の電子顕微鏡像である。図１５を図１４と比較すると、隣接したデバイスコンポーネント７０が１つ又は複数の相互接続１０によって互いに接続されて、電子デバイスに追加の適応性を与えていることがあることが実証される。例えば、比較的大きな底面積を持つデバイスコンポーネント又はコンタクトパッド７０は、随意に、複数の相互接続によって他のデバイスコンポーネントに接続される。
[00172]図１６は、花模様形態１５０の相互接続の電子顕微鏡像である。花模様形態は、グリッド形態とは異なり、相互接続が２よりも多い長手方向に向けられている。この例では、４つの異なる向きがあり、その結果、コンタクトパッド７０のようなデバイスコンポーネントは対角線方向の隣接デバイスコンポーネントに接触することができるようになる。この例では、相互接続１０は、デバイスコンポーネント（図示されない）に電気的に接続された相互接続端部１００と１１０の間に随意の接着領域１０２を持ち、それによって、中心部分９０を、それぞれ曲がり形態を持っている２つの非接着領域９２に分割している。
[00173]図１７は、ブリッジ形態１３０に配列された相互接続の電子顕微鏡像である。ブリッジ形態では、３以上の相互接続端部がそこから延びているブリッジ中心部分のピーク１２０。例えば、非接着領域で交差する２つの相互接続は、４つの相互接続端部が延びるようになるピーク１２０となる。デバイスコンポーネントがスタガ配列になっている状況では、ピーク１２０はそこから延びる３つの端部を持つことがある。デバイスコンポーネント間に複数の相互接続の接続がある場合には、４より多い端部がピーク１２０から延びることがある。
[00174]本明細書で提供される図面の多くは、コンタクトパッド７０であるデバイスコンポーネントを示すが、本明細書で主張される方法及びデバイスは、伸縮性、したがって形に適合する電子デバイスを実現するように、非常に多くのデバイスコンポーネントに接続することができる。例えば、図１８は、エラストマ基板３０上に支持されたバックル状相互接続１０によって、アレイ形態で他のフォトダイオードに接続されたフォトダイオードであるデバイスコンポーネント６０を示す。
[00175]図１９は、バックル状シリコンアレイの１次元伸縮挙動を示す。パネル（ｉ）は、どんな歪み力も加わっていないバックル状シリコンアレイの写真である。伸張力は、アレイを１方向に伸張するように加えられる（パネル（ｉ）の上に矢印で示されるように）。パネル（２）〜（４）に示されるように、バックル状相互接続は平らになる。パネル（５）で伸張力が緩められたとき、アレイはバックル状形態に戻る（パネル（６）〜（８）を参照されたい）。パネル（１）と（８）の比較で、バックル形態の伸張前と伸張後は全く同じであることが示され、このプロセスが可逆的であることを示している。
[00176]デバイスコンポーネントのバックル状アレイは、剛性又は弾性湾曲表面を含めて湾曲表面に容易に転写することができる。湾曲表面に合った共形接触を容易にする１つのデバイス及びプロセスの例は、図２０のバブル又はバルーンスタンプ４００によって与えられる。エラストマ基板３０、この例では厚さ約２０μｍのＰＤＭＳメンブレンは、内側を向いている基板壁とハウジングチャンバによって画定されたチャンバ体積３１０を形成するようにハウジングチャンバ３００中に固定される。正の圧力（例えば、外部圧力よりも大きなチャンバ３００内の圧力）を加えると、凹形受容基板と共形接触することができる凸形２００基板表面が生成される。対照的に、負の圧力は、凸形受容基板と共形接触することができる凹形表面２１０を生成する。基板の局部弾性（例えば、ヤング率）を空間的に操作することによって、複雑な湾曲ジオメトリの生成が可能になる。図２０の左下パネルは、チャンバ３１０にガスを導入するか又はチャンバ３１０からガスを取り除く注射器によってハウジング体積３１０の圧力を制御する１つの手段を示す。図の右側の像は、正の圧力の増加するレベルに応答したＰＤＭＳメンブレンの異なる湾曲である。エラストマ基板上にバックル状相互接続を設けるこれらの方法及びデバイスのどれでも、湾曲基板に転写印刷するためのそのようなデバイスに関して使用することができる。
[00177]バックル状又はポップアップ相互接続を湾曲表面上に生成する他の手段が図２１に要約されている。薄いエラストマ膜が、成形された表面に押し付けて成形されて、曲がった部分を少なくとも持っているエラストマ基板を生成する。基板は、基板が湾曲表面と平らな表面の両方に適合することができるように、表面を平らにするように伸張することができる。相互接続は、平らなスタンプに付けられ、伸張力の緩めと同時に、基板表面は弛緩して元の湾曲ジオメトリに戻り、相互接続中心部分のポップアップによって吸収される相互接続の歪みを生成する。
[00178]図２０に示されたデバイスによるバックル状シリコンアレイの「２次元」伸縮の例が図２２に提供される。この例では、相互接続は、複数のバックル状相互接続の接続をグリッド形態で備え、相互接続は厚さ２９０ｎｍのＳｉから作られている。最初は平らなバックル状シリコンアレイ（左上の像）がハウジングの中に入れられ、アレイをバブル又はバルーン形態（例えば、湾曲表面）に広げるように正の圧力が加えられる。最大拡大は、一番右の像に示され、その後、正の圧力は取り除かれる。平らな基板の一軸伸縮の結果と同様に、この「曲げ」伸縮は可逆的である。湾曲表面との共形接触を最大にする拡大の任意の段階で、アレイは、当技術分野で知られた任意の手段によって湾曲表面に転写されてもよい。接着剤（エラストマ基板又はＳＵ−８）がコーティングされたガラスレンズ上へのバルーンスタンプによるシリコン印刷の例が図２３に示されている。レンズは、凹形であっても凸形であってもよい。この例では、それぞれＲ＝１９．６２ｍｍ及び９．３３ｍｍである。
[00179]実施例１：伸縮性エレクトロニクスにおける応用例での半導体ナノリボンの制御されたバックリング構造
[00180]半導体ナノ構造の組成、形、空間的位置及び／又はジオメトリ形態の制御は、この材料のほとんど全ての応用について重要である。ナノワイヤ及びナノリボンの材料組成、直径、長さ及び位置を定める方法があるが、これらの２次元及び３次元（２Ｄ及び３Ｄ）形態を制御する方法は比較的少ない。本明細書では、他の方法で生成するのが困難なナノリボンのある種類の３Ｄ形状を作るための機械的戦略が提供される。この例は、接着部位を空間的に制御するためにリソグラフィでパターン形成された表面化学的性質と、十分に制御された局部的変位を誘起するための支持基板の弾性変形とを組み合わせて使用することを含む。正確に巧みに設計されたバックリングジオメトリは、このやり方でＧａＡｓ及びＳｉのナノリボンで作られ、これらの形態は、力学の解析モデルを用いて定量的に説明することができる。１つの応用例として、特定の構造は、極端に高いレベルの伸縮性（約１００％まで）、圧縮性（約２５％まで）及び湾曲性（約５ｍｍまでの曲率半径を持つ）をエレクトロニクス（及びオプトエレクトロニクス）のための手段に与える。
[00181]ナノリボン及びワイヤの２Ｄ及び３Ｄ形態は、成長中に制御されて、コイル、リング、及び分岐レイアウトなどの特定のジオメトリを生じ、又は、成長後に制御されて、例として、これらの要素を歪みエラストマ支持物に結合することによる正弦波状構造、又は層状システムに組み込まれた残留応力を使用することによるチューブ状（又は、螺旋状）構造を生成する。波形ジオメトリを持った半導体ナノリボンは、部分的は、球形湾曲焦点面アレイ、インテリジェント手術用ゴム手袋、及び適合性構造の健康状態監視装置のような可能な応用のための高性能伸縮性電子システムを可能にするので、関心がある。電子デバイス自体が伸縮性であるこの方法は、伸縮性金属相互接続の付いた剛性デバイスアイランドを使用するこれらの同じ応用のための他の手段と異なり、おそらくこの手段を補足するものである。前に説明した波形ナノリボンには２つの主な不利点がある。すなわち、（ｉ）ナノリボンは、ジオメトリ又は起伏の位相の制御をほとんど可能にしないやり方で、材料の弾性率及びリボンの厚さによって定められる固定周期及び振幅を持って、自然発生的に生じる。また、（ｉｉ）ナノリボンが吸収することができる最大歪みは、このプロセスに起因する最適でない波形ジオメトリによって、２０〜３０％の範囲内に制限される。ここで取り入れられる手順は、支持基板の弾性変形と共にリソグラフィで画定された表面接着部位を使用して、ジオメトリを決定論的に制御してバックリング形態を実現する。そのような構造の大規模組織化アレイ中の個々のナノリボンの任意の選ばれた組について、周期的又は非周期的設計が可能である。伸縮性エレクトロニクスのために設計された特化ジオメトリは、力学の解析モデルと一致して、ＧａＡｓのような壊れやすい材料でも、以前に報告された結果の約１０倍のほぼ１５０％までの歪み範囲を可能にする。
[00182]図２４は、この手順のステップを示す。製作は、ポリ（ジメチルシロキサン）（ＰＤＭＳ）のエラストマ基板上に表面化学的接着部位をパターン形成するためのマスクを準備することから始まる。このプロセスは、深紫外（ＵＶ）光（２４０〜２６０ｎｍ）をＵＶＯマスクと呼ばれる独特の型の振幅フォトマスク（ステップｉによって製作される）を通過させることを含むが、このマスクはＰＤＭＳと共形接触している。ＵＶへの露光によって、ＰＤＭＳの表面の直ぐ近くにオゾンのパターン形成された領域が生成されるように、ＵＶＯマスクは、透明領域にレリーフの凹部特徴を持っている。オゾンは、−ＣＨ３及び−Ｈ末端基で支配される未改質疎水性表面を、−ＯＨ及び−Ｏ−Ｓｉ−Ｏ−官能価で終端された高極性の反応性表面（すなわち、活性化表面）に変換する。未露光領域は、未改質表面化学的性質（すなわち、非活性化表面）を保っている。ここで取り入れられる手順は、大きな一軸予備歪み（ＬからＬ＋ΔＬに変化した長さの場合、εｐｒｅ＝ΔＬ／Ｌ）を受けるＰＤＭＳ基板（厚さ約４ｍｍ）への露光を含む（ステップｉｉ）。簡単な周期的な線パターンのマスクでは、図２４Ａのステップ（ｉｉｉ）の活性化ストライプ（「活性化表面」と表示された線として示される）及び非活性化ストライプ（例えば、隣接した活性化ストライプ間の距離）の幅をステップ（ｉ）にＷａｃｔ及びＷｉｎとして示す。活性化領域は、露出された−ＯＨ又は−Ｓｉ−Ｏ基を表面に持っている他の材料に強く非可逆的に接着する。これらのパターン形成された接着部位は、以下で略述されるように、適切に画定された３Ｄジオメトリをナノリボンで作るのに利用される。代わりに、同様な接着剤接着部位のパターンが、基板と接触する前に、相互接続を同様にパターン形成して設けられる。
[00183]この例では、ナノリボンは単結晶ＳｉとＧａＡｓの両方から構成された。シリコンリボンは、以前に説明された手順（Ｋｈａｎｇ他Ｓｃｉｅｎｃｅ３１１、２０８〜２１２頁（２００６年）を参照されたい）を使用して、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハから準備される。ＧａＡｓリボンは、分子ビームエピタキシ（ＭＢＥ）によって（１００）Ｓｉ−ＧａＡｓウェーハ上に形成されたＳｉがドープされたｎ型ＧａＡｓ（１２０ｎｍ；４×１０１７ｃｍ３のキャリア濃度）、半絶縁性ＧａＡｓ（Ｓｉ−ＧａＡｓ；１５０ｎｍ）、及びＡｌＡｓ（２００ｎｍ）の多層を含んだ。（０１１）結晶方向に沿ってパターン形成されたフォトレジストの線をエッチングマスクとして使用して、Ｈ３ＰＯ４とＨ２Ｏ２の水性エッチング液でエピ層を化学エッチングすることによって、リボンを画定する。フォトレジストを除去し、次に、ＨＦのエタノール溶液（エタノールと４９％ＨＦ水の間で体積２：１）にウェーハを浸すことによってＡｌＡｓ層を除去して、フォトレジストによって決定される幅（図２４Ｄの例では約１００μｍ）を持ったＧａＡｓ（ｎ−ＧａＡｓ／Ｓｉ−ＧａＡｓ）のリボンを緩める。ＨＦ溶液にエタノールを追加することで、乾燥中の毛管力の作用による、壊れやすいリボンのクラッキングの確率を減少させる。また、低表面張力（水と比較して）は、ＧａＡｓリボンの空間的レイアウトの乾燥で誘起される無秩序を最小限にする。最終ステップでは、ＰＤＭＳの活性化領域に接着するために必要な−Ｓｉ−ＯＨ表面化学的性質を実現するために、ＳｉＯ２の薄い層（約３０ｎｍ）が堆積される。
[00184]処理されたＳＯＩ又はＧａＡｓウェーハをＵＶＯ処理され予め伸張されたＰＤＭＳ基板（予備歪みの方向に平行に向けられたリボン）に押し付けて張り付け、９０℃のオーブンで数分間ベークし、ＰＤＭＳの表面に転写されたウェーハ全てをリボンから除去する（ステップｉｖ）。加熱することで、Ｓｉリボン上の自然ＳｉＯ２層又はＧａＡｓリボン上の堆積されたＳｉＯ２層とＰＤＭＳの活性化領域の間の共形接触及び強いシロキサン結合（すなわち、−Ｏ−Ｓｉ−Ｏ−）の形成が促進される。比較的弱いファンデルワールス力が、ＰＤＭＳの非活性化表面領域にリボンを接着する。ＰＤＭＳの歪みを弛緩させることで、ＰＤＭＳの非活性化領域からのリボンの物理的な分離によってバックルが生成される（ステップｖ）。リボンは、強い化学的結合によって依然として活性化領域のＰＤＭＳに結びつけられたままである。結果として生じる３Ｄリボンジオメトリ（すなわち、バックルの空間的に変化するパターン）は、予備歪みの大きさ及び表面活性化のパターン（例えば、Ｗｉｎ及びＷａｃｔの形及び寸法）に依存する。（同様な結果は、リボンにパターン形成された接着部位によって実現することができる）。簡単な線パターンの場合には、Ｗｉｎ及び予備歪みがバックルの幅及び振幅を決定する。Ｗａｃｔ＞１００μｍのとき、「波形」シリコンを生成する型の機械的不安定性のために、バックルよりも遥かに小さな波長及び振幅を持った正弦波状起伏が、同じリボン上にも形成された。（図２５を参照されたい。異なるＷａｃｔで形成されたサンプルの像）。製作の最終ステップとして、３Ｄリボン構造は、液体プリポリマを成形し硬化することによってＰＤＭＳ中に封じ込められてもよい（図２４ステップｖｉを参照されたい）。プリポリマの低粘性及び低表面エネルギーのために、液体は流れて、リボンと基板の間に形成されたギャップを埋める（図２６を参照されたい）。
[00185]図２４Ｄは、ＰＤＭＳ上のバックル状ＧａＡｓリボンの斜視走査型電子顕微鏡（ＳＥＭ）像を示し、ここで、εｐｒｅ＝６０％、及びＷａｃｔ＝１０μｍ、Ｗｉｎ＝４００μｍである。この像は、アレイの全てのリボンについて、共通ジオメトリ及び空間的コヒーレント位相を持った一様で周期的なバックルを表している。固定点は、リソグラフィで画定された接着部位に適切に位置合わせされている。差し込み図は、接着領域のＳＥＭ像を示し、幅が約１０μｍでＷａｃｔに一致している。これらの像は、また、ＰＤＭＳの表面が接着部位でも平らであることを表している。以前に報告された強く結合された波形構造と非常に異なっているこの挙動は、ここで説明されたケースでは、ＰＤＭＳが変位を誘起するが、バックリングプロセスに密接に関係していないこと（すなわち、ＰＤＭＳの弾性率がリボンのジオメトリに影響を及ぼさない）を暗示している。この意味で、ＰＤＭＳは、接着部位に加えられる力を介してリボンを操作する柔軟な非破壊ツールを表す。
[00186]図２７Ａは、異なるεｐｒｅのＰＤＭＳ上に形成されたバックル状リボンの側面光学顕微鏡写真を示す（Ｗａｃｔ＝１０μｍでＷｉｎ＝１９０μｍ）。バックルの高さ（例えば、「振幅」）はεｐｒｅと共に増加する。非活性化領域のリボンは、小さなεｐｒｅでは十分に分離しない（εｐｒｅ＝１１．３％及び２５．５％で形成されたサンプルを参照されたい）。より大きなεｐｒｅでは、リボン（厚さｈ）はＰＤＭＳから分離して、次式で特徴付けられる垂直変位プロファイルを持ったバックルを形成する。
Figure 0005735585
 ここで、
Figure 0005735585
 である。
[00187]一様な薄い層で形成されたバックルの非線形解析によって決定されるように、リボンの最大引っ張り歪みは、ほぼ次式で与えられる。
Figure 0005735585
[00189]バックルの幅は２Ｌ１であり、周期性は２Ｌ２である。ｈ２π２／（１２Ｌ１ ２）は、ｈ＜１μｍの場合、εｐｒｅ（すなわち、この報告では＞１０％）よりも遥かに小さいので、振幅は、リボンの機械的な特性（例えば、厚さ、化学的組成、ヤング率、その他）に無関係であり、接着部位のレイアウト及び予備歪みによって主に決定される。この結論は、この方法の一般的な応用可能性を暗示している。どんな材料から作られたリボンでも同様なバックル状ジオメトリになるだろう。この予想は、ここで使用されたＳｉ及びＧａＡｓリボンで得られた結果と一致している。３３．７％及び５６．０％の予備歪みについて図２７Ａに点線でプロットされた計算プロファイルは、ＧａＡｓリボンでの観察とよく合っている。さらに、図２７Ａに示されたバックルのパラメータ（周期性、幅、及び振幅を含めて）は、小さなεｐｒｅを除いて解析計算と一致している（表１及び２）。この研究の興味のある結果は、リボンの最大引っ張り歪みが、大きなεｐｒｅ（例えば、５６．０％）の場合でも小さい（例えば、約１．２％）ことである。このスケーリングは、後で述べられるように、ＧａＡｓのような壊れやすい材料に関しても伸縮性を可能にする。
[00190]リソグラフィで画定された接着部位は、図２４の構造に関連した簡単な格子又はグリッドパターンよりも複雑なジオメトリを持つことができる。例えば、異なる幅及び振幅を持ったバックルが個々のリボンに形成されることがある。例として、５０％の予備歪みと、リボンの長さに沿ってＷａｃｔ＝１５μｍ及びＷｉｎ＝３５０、３００、２５０、２５０、３００、及び３５０μｍで特徴付けられる接着部位とを用いて形成されたバックル状Ｓｉリボン（それぞれ５０μｍ及び２９０ｎｍの幅及び厚さ）のＳＥＭ像を、ず２７Ｂは示す。この像は、各々のリボンの隣接したバックルの幅及び振幅の変化をはっきり示している。バックル状リボンは、また、異なるリボンで位相が異なる状態で形成されることがある。図２７Ｃは、バックルの位相がリボンの長さに対して垂直な距離と共に直線的に変化する状態で設計されたＳｉシステムの例を表す。このサンプルに使用されたＵＶＯマスクは、それぞれ１５及び２５０μｍのＷａｃｔ及びＷｉｎを持っている。ＰＤＭＳスタンプ上の活性化ストライプとＳｉリボンの間の角度は、３０°である。接着部位の簡単なリソグラフィ制御によって多くの他の可能性が容易に実現可能であり、例えば、いくつかが図１３〜１７に示されている。
[00191]εｐｒｅ＝６０％、Ｗａｃｔ＝１０μｍ及び異なるＷｉｎを持ったＰＤＭＳ上のバックル状ＧａＡｓリボンの簡単な場合は、図２７Ｄに示されるように、伸縮性エレクトロニクスにおける応用にとって重要な態様を示す。力学の解析解とよく合うプロファイルは、Ｗｉｎ＝１００μｍ（以下）のときＧａＡｓのクラッキングによる破損を示す。この破損は、ＧａＡｓの降伏点（約２％）を超える引っ張り歪み（この場合、約２．５％）に起因する。したがって、伸張及び圧縮に対する耐性について最適化された形態は、εｐｒｅに比例するＷｉｎ（≫Ｗａｃｔ）を選ぶことによって達成することができる。この状況で、１００％まで及び１００％を超える予備歪みが吸収されることがある。直接ＰＤＭＳ支持物に力を加えることによって、この型の伸縮性を実証した。リボンのセグメントの端から端までの距離（Ｌｐｒｏｊｅｃｔｅｄ）の変化は、次式に従って伸縮性及び圧縮性を定量化する手段を提供した。
Figure 0005735585
[00193]
Figure 0005735585
 は、破砕前の最大／最小長さを表し、
Figure 0005735585
 は弛緩状態での長さである。伸張及び圧縮は、
Figure 0005735585
 よりも大きい、及び小さい
Figure 0005735585
 にそれぞれ対応する。Ｗａｃｔ＝１０μｍ及びＷｉｎ＝４００μｍ及びεｐｒｅ＝６０％を持ったＰＤＭＳ上のバックル状リボンは、６０％の伸縮性（すなわち、εｐｒｅ）及び３０％までの圧縮性を示す。リボンをＰＤＭＳ中に埋め込むことは、その構造を機械的に保護し、さらに連続した可逆的な応答も生じさせるが、力学における僅かな変化を伴う。特に、伸縮性及び圧縮性は、約５１．４％（図２８Ａ）及び約１８．７％（図２８Ｂ）にそれぞれ減少した。リボンの上のＰＤＭＳマトリックスは、部分的に、上にあるＰＤＭＳの硬化による収縮のせいで、バックルのピークが僅かに平らになる。前に説明された波形リボン構造を生成した型の自然発生的な力学によって、大きな圧縮歪みを受けるこの領域に、小さな周期の起伏が生じる。図２８Ｂに示されるように、機械的な破損はこの領域で始まる傾向があり、それによって、圧縮性を減少させた。Ｗａｃｔ＝１０μｍ及びＷｉｎ＝３００μｍを持ったバックル状構造は、この型の挙動が起こるのを防いだ。そのようなサンプルは、図２８Ａに示されたものよりも僅かに小さな伸縮性を示したが、短い周期の起伏が無いことで、圧縮性は約２６％に増加した。全体的に、パターン形成された表面化学的接着部位を持った予備歪みＰＤＭＳ基板上に形成されたバックルの付いた単結晶ＧａＡｓナノリボンは、１００％に近い完全歪み範囲に対応して、５０％よりも大きな伸縮性及び２５％よりも大きな圧縮性を示す。εｐｒｅ及びＷｉｎを大きくすることによって、またＰＤＭＳよりも大きな伸びの可能な基板材料を使用することによって、これらの数字はさらに改善される。さらにもっと精巧なシステムでは、多層のバックル状リボンを持ったサンプルを生成するために、これらの製作手順が繰り返されてもよい（図２９を参照されたい）。
[00194]この大きな伸縮性／圧縮性の直接的な結果は、機械的な湾曲性の極端なレベルである。図３０Ａ〜Ｃは、この特徴を示す曲がり形態の光学顕微鏡写真を表す。ＰＤＭＳ基板（厚さ約４ｍｍ）は、凹形（約５．７ｍｍの半径）、平形、及び凸形（約６．１ｍｍの半径）湾曲にそれぞれ曲げられる。これらの像は、曲げによって生じた表面歪み（これらの場合、約２０〜２５％）を吸収するためにプロファイルがどのように変化したかを示している。これらの形状は、実際は、圧縮（約２０％による）及び引っ張り（約２０％による）で得られたものと同様である。埋込みシステムは、中性機械平面効果のせいで、さらに高いレベルの湾曲性を示す。ＰＤＭＳの一番上及び下の層が同様な厚さであったとき、曲げ中にバックリング形状の変化は無かった（図３０Ｄ）。
[00195]機能電子デバイスにおけるこれらの機械的特性を実証するために、図３０に示されたものと同様なプロファイルを持ったバックル状ＧａＡｓリボンを使用し、ショットキコンタクトとしてリボンのＳｉ−ＧａＡｓ側に薄い金電極を堆積して、金属−半導体−金属光検出器（ＭＳＭＰＤ）を作った。図３１Ａは、ジオメトリ及び等価回路、及び約５０％だけ伸張する前及び後のＭＳＭ ＰＤの上から見た光学顕微鏡写真を示す。光が無い状態では、電流はＰＤをほとんど流れなかった。赤外線ビーム（波長約８５０ｎｍ）の照度の増加につれて電流は増加した（図３２Ｂ）。電流／電圧（Ｉ−Ｖ）特性の非対称は、コンタクトの電気特性の差に起因すると考えることができる。図３１Ｃ（伸張）及び図３１Ｄ（圧縮）は、伸張及び圧縮の異なる程度で測定されたＩ−Ｖを示す。ＰＤが４４．４％まで伸張されたとき電流は増加し、次に、さらに伸張するにつれて減少した。光源の単位面積当たりの強度は一定であるので、伸張に対応した電流の増加は、バックル状ＧａＡｓリボンが平らになるにつれてそれの照射される面積（実効面積Ｓｅｆｆと呼ばれる）が増加することに起因すると考えることができる。ＰＤをさらに伸張すると、ＧａＡｓリボンの表面上及び／又は格子中の欠陥の形成が引き起こされる可能性があり、結果的に、電流の減少となり、最終的には破砕で開路となる。同様に、圧縮は、Ｓｅｆｆを減少させ、したがって電流を減少させた（図３１Ｄ）。これらの結果は、ＰＤＭＳマトリックス中に埋め込まれたバックル状ＧａＡｓリボンが、着用監視装置、湾曲撮像アレイ及び他のデバイスなどの様々な応用に有用な完全伸縮性／圧縮性型の光センサを実現することを示す。
[00196]終わりに、この例は、リソグラフィで画定された接着部位を持った軟質エラストマが、半導体ナノリボンの３Ｄ形態のある種類を作るためのツールとして有用であることを示している。伸縮性エレクトロニクスは、これらの型の構造の多くの可能な応用領域の１つの例である。簡単なＰＤデバイスがいくつかの可能性を実証している。構造制御の高いレベル及び高温処理ステップ（例えば、オーム性コンタクトの形成）をバックリングプロセス及びＰＤＭＳから分離できることは、もっと複雑なデバイス（例えば、トランジスタ、及び小さな回路薄板）が可能であることを示している。隣接したリボンのバックルの適切に制御された位相は、複数の要素を電気的に相互接続するための格好の条件を与える。また、ここで報告された実験は、ＧａＡｓ及びＳｉナノリボンを使用したが、他の材料（例えば、ＧａＮ、ＩｎＰ、及び他の半導体）及び他の構造（例えば、ナノワイヤ、ナノメンブレン）がこの方法と両立する。
[00197]ＧａＡｓリボンの製作：顧客により設計されたエピタキシャル層（詳細は本文で説明される）の付いたＧａＡｓウェーハは、ＩＱＥ Ｉｎｃ．、Ｂｅｔｈｌｅｈｅｍ、ＰＡから購入された。フォトリソグラフィ及びウェット化学エッチングでＧａＡｓリボンを生成した。ＡＺフォトレジスト（例えば、ＡＺ５２１４）が、ＧａＡｓウェーハ上で、５０００ｒｐｍの速度で３０秒間スピン成形され、次に、１００℃で１分間ソフトベークされた。ＧａＡｓの（０１１）結晶方向に沿って方向付けされパターン形成された線の付いたフォトマスクを通して露光し、続いて現像し、フォトレジストに線パターンを生成した。弱いＯ２プラズマ（すなわち、デスカムプロセス）で、残留フォトレジストを除去した。次に、ＧａＡｓウェーハは、エッチング液（４ｍＬＨ３ＰＯ４（８５重量％）、５２ｍＬ Ｈ２Ｏ２（３０重量％）及び４８ｍＬ脱イオン水）で１分間異方性エッチングし、氷水の槽中で冷やした。ＡｌＡｓ層は、エタノールで希釈（体積で１：２）されたＨＦ溶液（Ｆｉｓｈｅｒ（登録商標）Ｃｈｅｍｉｃａｌｓ）を用いて溶かした。マザーウェーハ上に緩められたリボンの付いたサンプルが、換気フード中で乾燥された。乾燥されたサンプルは、電子ビーム蒸着によって堆積された３０ｎｍのＳｉＯ２でコーティングされた。
[00198]Ｓｉリボンの製作：シリコンリボンは、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ（Ｓｏｉｔｅｃｔ，Ｉｎｃ．、上のシリコン２９０ｎｍ、埋込み酸化物４００ｎｍ、ｐ型）から製作される。ウェーハは、ＡＺ５２１４フォトレジストを使用する従来のフォトリソグラフィでパターン形成し、ＳＦ６プラズマ（Ｐｌａｓｍａ Ｔｈｅｒｍ ＲＩＥ、ＳＦ６ ４０ｓｃｃｍ、５０ｍＴｏｒｒ、１００Ｗ）でエッチングした。フォトレジストがアセトンで洗い落とされた後で、次いで、埋込み酸化物層がＨＦ（４９％）でエッチングされた。
[00199]ＵＶＯマスクの製作：融解石英スライドがピラニア溶液（６０℃）中で１５分間洗浄され、十分な水で徹底的に水洗いされる。洗浄されたスライドは、窒素吹きつけで乾燥され、電子ビーム蒸着装置のチャンバ中に配置されて、５ｎｍのＴｉ（接着層として）及び１００ｎｍのＡｕ（ＵＶ光のマスク層）の連続した層でコーティングされた。ネガティブフォトレジスト、すなわちＳＵ８５が、スライド上で３０００ｒｐｍの速度で３０秒間スピン成形されて、厚さ約５μｍの膜を生じた。ソフトベーク、ＵＶ光への露光、ポストベーク、及び現像で、フォトレジストのパターンを形成した。弱いＯ２プラズマ（すなわち、デスカムプロセス）で、残留フォトレジストを除去した。フォトレジストは、金エッチング液（すなわち、Ｉ２及びＫ２の水溶液）及びチタンエッチング液（すなわち、ＨＣｌの希釈溶液）をそれぞれ使用してＡｕ及びＴｉをエッチングするためのマスクとして働く。
[00200]ＰＤＭＳスタンプの準備：プリポリマ（Ａ：Ｂ＝１：１０、Ｓｙｌｇａｒｄ１８４、Ｄｏｗ Ｃｏｒｎｉｎｇ）をペトリ皿に注ぎ、続いて６５℃で４時間ベークすることによって、約４ｍｍの厚さのＰＤＭＳ基板が準備された。結果として生じた硬化片から適切な大きさ及び長方形の形を持ったスラブが切り出され、次にイソプロピルアルコールで洗浄され、窒素吹きつけで乾燥された。特別に設計されたステージを使用して、ＰＤＭＳを望ましいレベルの歪みまで機械的に伸張した。ＰＤＭＳと接触して配置されたＵＶＯマスクを通して短波長ＵＶ光（低圧水銀ランプ、ＢＨＫ、２４０から２６０ｎｍの１７３μＷ／ｃｍ２）に５分間この伸張された基板を照らすことで、パターン形成された表面化学的性質を生成した。
[00201]バックル状ＧａＡｓリボンの形成及び埋込み：ＳｉＯ２をコーティングされた緩めリボンの付いたＧａＡｓウェーハが、パターン形成された表面化学的性質を持った伸張されたＰＤＭＳに押し付けて張り付けられた。９０℃のオーブン中で５分間ベークし、空気中で室温まで冷やし、次にＰＤＭＳの歪みをゆっくり弛緩させることで、各リボンに沿ってバックルを生成した。バックル状リボンの埋込みは、ＵＶ光に５分間投光露光し、次に液体ＰＤＭＳプリポリマを約４ｍｍの厚さに成形することを含んだ。６５℃のオーブン中で４時間か室温で３６時間かのどちらかでサンプルを硬化することで、プリポリマを硬化して、バックル状リボンをＰＤＭＳの固体マトリックス中に埋め込まれたままにした。
[00202]バックル状リボンの特性：サンプルを約９０°（埋め込まれていないサンプルの場合）又は約３０°（埋め込まれたサンプルの場合）傾けてリボンの像を光学顕微鏡で作った。ＳＥＭ像は、サンプルを金の薄い層（厚さが約５ｎｍ）でコーティングした後で、ＰｈｉｌｉｐｓＸＬ３０電界放出走査形電子顕微鏡で記録された。ＰＤＭＳスタンプを予め歪ませるために使用された同じステージが、結果として得られたサンプルを伸張し、また圧縮するために使用された。
[00203]ＳＭＳ ＰＤの製作及び特性：ＰＤの製作は、図２４Ｂの下のフレームに示された形態のサンプルから始まった。ポリ（エチレン テレフタレート）（ＰＥＴ）薄板の幅約０．８ｍｍのストリップが、これの長手方向の軸がリボンの長手方向の軸に対して垂直な状態で、ＰＤＭＳ上に静かに配置された。このストリップは、厚さ３０ｎｍの金膜（ショットキ電極を形成するための）の電子ビーム蒸着用のシャドウマスクとして働いた。ＰＥＴストリップを取り除き、予備歪みＰＤＭＳスタンプを弛緩させることで、バックル状ＧａＡｓリボンで作られたＳＭＳＰＤを形成した。液体ＰＤＭＳプリポリマが、電極の無いリボンの領域に成形され、次にオーブン中で硬化された。金電極は、半導体パラメータ解析装置によるプロービングを可能にするように上のＰＤＭＳを越えて延びた。（Ａｇｉｌｅｎｔ４１５５Ｃ）。光応答の測定では、ＰＤは、伸張及び圧縮用の機械ステージを使用して操作された。ＩＲＬＥＤ光源（８５０ｎｍの波長を持つ）が照明を与えた。
[00204]実施例２：転写印刷
[00205]われわれの技術方法は、前に説明された、平面スタンプをベースにした印刷方法で具体化されたある概念を使用する。この基本技術は有望な出発点を提供するが、以下で説明されるように、ＨＡＲＤＩ（撮像用の半球形アレイ検出器）システムの課題に対処するためには多くの基本的な新しい特徴が導入されなければならない。
[00206]図３２及び３３は、湾曲表面への転写印刷に関係した一般的な戦略を示す。ステップの第１の組（図３２）は、相互接続されたＳｉ ＣＭＯＳ「小チップ」をウェーハの平面表面から取り上げ、次にジオメトリを半球形の形に変形するように設計された薄い球形湾曲エラストマスタンプの製作及び操作を含む。このプロセスのためのスタンプは、ポリ（ジメチルシロキサン）（ＰＭＤＳ）のようなエラストマを得るための液体プリポリマを、要求された曲率半径を持った選ばれた高品質光学要素（すなわち、凸レンズと凹レンズの整合された対）に押し付けて成形し、硬化することによって形成される。スタンプは、成形された円形リムを備えている。このリムに沿った成形溝（図３２の破線の円）を適切な大きさの剛性円形保持リングにかみ合わせてこの要素を半径方向に伸張すると、この球形スタンプが、伸張された平面薄板に変形される。予め成形されアンダーカットエッチングされた、薄い相互接続の付いたＳｉＣＭＯＳ「小チップ」を支持するマザーウェーハにこの伸張されたスタンプを接触させ、次に、このスタンプを剥離することで、これらの相互接続された小チップがこの要素に「インク付け」される。小チップと軟質エラストマ要素の間のファンデルワールス相互作用が、このプロセスのために十分な粘着力を与える。
[00207]保持リングを取り除くことで、ＰＤＭＳは弛緩して最初の半球形の形に戻るようになり、それによって小チップアレイの平面−球形変形を達成する。この変形は、スタンプの表面に圧縮歪みを誘起する。この歪みは、ＣＭＯＳ小チップアレイにおいて、相互接続の局部的な層間剥離及び持上りによって吸収される（図３２の左下）。これらの「ポップアップ」相互接続は、小チップの損傷又は小チップの電気的な特性の有害な歪み誘起変化を防ぐやり方で歪みを吸収する。小チップの歪みを約０．１％未満に維持することで、これら２つの目標は達成される。相互接続に必要な空間によって、ＣＭＯＳ小チップの最大フィルファクタが制限される。しかし、光検出器は、全ピクセル面積をほとんど使い、それによって、８０％フィルファクタの目標に真っ直ぐに進む道を与える。
[00208]ステップの第２の組（図３３）では、「インク付け」された半球形スタンプは、これらの要素を、整合する形状の凹み（例えば、この例では、整合半球形凹みを有するガラス基板）を持つ最終デバイス基板上に転写印刷するように使用される。この転写プロセスは、光硬化可能ＢＣＢ（ＤｏｗＣｈｅｍｉｃａｌ）又はポリウレタン（Ｎｏｒｌａｎｄ Ｏｐｔｉｃａ Ａｄｈｅｓｉｖｅ）などの紫外線（ＵＶ）硬化可能感光性重合体を接着剤として使用する。これらの材料は、薄い（厚さ数十ミクロン）液体膜の形でデバイス基板に塗布される。スタンプと接触すると同時に、この液体層は、小チップ及びポップアップ相互接続に関連したレリーフ構造に適合するように流れる。透明基板を透過したＵＶ光は感光性重合体を硬化し、これを固体形状に変形して、スタンプの除去と同時に滑らかな平坦化上面をもたらす。機能システムを形成するための最終集積化は、電極及び光検出器用材料の堆積及びパターン形成、及び外部制御回路への母線のリソグラフィによる画定を含む。
[00209]図３２及び３３の方法は、いくつかの注目すべき特徴を持っている。第１に、最先端技術の平面エレクトロニクス技術を利用して、高信頼性で経済性に優れた高性能動作を半球形基板上に可能にする。特に、小チップは、０．１３μｍ設計ルールで処理されたシリコントランジスタの集りから成り、ＨＡＲＤＩシステムのための局部的なピクセルレベルの処理能力を与えている。従来の処理は、シリコン・オン・インシュレータウェーハを用いてこれらのデバイスを形成するように使用されている。埋込み酸化物は、印刷のために小チップを準備するための犠牲層（ＨＦでアンダーカットエッチング）を提供する。相互接続は、狭くて薄い（約１００ｎｍ）金属線から成る。
[00210]第２の特徴は、この方法がエラストマ要素及び機械的設計を使用して適切に制御された平面−半球形変形を可能にすることである。後で略述されるように、転写スタンプ及び総合的な機械モデリングにおける可逆的な線形力学によって、この制御が達成される。第３の魅力的な態様は、転写プロセスのある基本的なコンポーネント及び接着を制御するための戦略が平面的な応用で実証されたことである。実際、そのような平面印刷応用のために巧み設計されたステージは、図３２及び３３のプロセスに適応することができる。図３４は、このプロセスで使用するのに適した集積化視覚システム及び空気圧アクチュエータの付いた自家製プリンタを示す。
[00211]この型のプリンタシステムを使用して、図３２及び３３のプロセスのいくつかの態様を実証する。図３５は、高濃度不純物ドープされたシリコンリボンを持った正方形アレイ中の相互接続された単結晶シリコンアイランドのアレイが「インク付け」された半球形スタンプの表面の走査形電子顕微鏡像を示す。図３６は、光学像を示す。平面−球形変形中に、これらのリボン相互接続は、図３２に示されるようにポップアップする。この型の相互接続の重要な態様は、この相互接続が、完全に形成された小チップの転写と組み合わされたとき、高分解能湾曲表面リソグラフィ又は半球体に直接処理する他の形の必要性を減少させることである。
[00212]材料及び全体的な処理戦略に加えて、半球形スタンプ、ポップアップ相互接続、及び剛性デバイスアイランドの付いた相互接続の弾性機械応答の完全計算モデリングが行われる。これらの計算は、工学的な制御及び最適化を容易にするレベルでプロセスの物理的現象を明らかにする。線形弾性板理論に基づいた簡単な推定は、図３２のプロセスに関連した歪みのレベルが、厚さ２ｍｍのスタンプ及び半径１ｃｍの球の場合に、１０％以上に達し得ることを示す。したがって、信頼性の高い工学的制御のためには、スタンプが、この値の２倍までの歪みに対して、すなわち約２０％の歪みまで、線形弾性状況で動作することが必要である。図３７は、バルク平面スタンプをベースにした印刷のレベルでわれわれが用いた経験のあるＰＤＭＳのいくつかの変形物の実験から得られた応力／歪み曲線を示す。１８４−ＰＤＭＳは、約４０％の歪みまで非常に直線的な弾性応答を与えるので、優れた最初の材料を提供すると思われる。
[00213]これらのような機械的な測定値は、小チップ及びリボンポップアップ相互接続の弾性率及びジオメトリについての文献値と結びつけられ、モデリングに必要な情報を提供する。計算のために２つの方法が採用される。第１のものはフルスケール有限要素モデリング（ＦＥＭ）であり、これでは、平面基板上のデバイス及び相互接続ジオメトリの詳細（例えば、大きさ、間隔、多層）が解析される。異なる材料（例えば、スタンプ、シリコン、相互接続）が解析で直接明らかにされる。横方向圧力は、スタンプ及び回路を望ましい球形の形に変形させるように加えられる。有限要素解析は、歪み分布、特にデバイス及び相互接続の最大歪み、及び転写されたデバイス間の不均一な間隔を与える。そのような方法は、デバイスジオメトリ及び材料の全ての詳細を取り込むので、最大歪み及び不均一性を減少させるために、転写印刷プロセスの異なる設計の効果をよく調べるために使用できることが、そのような方法の有利点である。しかし、この方法は、計算集中的であり、したがって、広い範囲の長さスケール及びスタンプ上の多数の構造デバイスのモデリングを含むので時間が掛かる。
[00214]第２の方法は、ローディング状態でのデバイスの機械的性能を解析する、デバイス（小チップ）の単位セルモデルである。各デバイスは、単位セルで表され、機械的ローディング（例えば、曲げ及び引っ張り）に対するデバイスの応答が、有限要素方法によって徹底的に調べられる。次に、各デバイスは、相互接続で連結された単位セルに取り換えられる。この単位セルモデルは、次に、有限要素解析に組み込まれて、デバイス及び相互接続の詳細なモデリングに取って代わる。さらに、球の縁部から離れたところでは、多くの単位セルが集積化され、その性能が粗いレベルのモデルで表されるように、歪みは比較的均一である。球の縁の近くでは、デバイスの詳細なモデリングが依然として必要であるように、歪みは非常に不均一である。そのような方法の有利点は、計算の手間をかなり軽減することである。第１の方法のフルスケール有限要素解析は、この単位セルモデルを確認するために使用される。いったん確認されると、単位セルモデルは、デバイス、相互接続、及びそれらの間隔の異なる設計を素早く調査するのに適しているので、強力な設計ツールとなる。
[00215]図３８は、図３２で略述されたように、半球形スタンプを平面ジオメトリに伸張するため（及びこれを弛緩させて元の半球形に戻すため）の予備ＦＥＭの結果を表す。上のフレームは、図３２に模式的に示されたものと同様なジオメトリを持った半球形スタンプの断面図を示す。これらの結果は、メンブレンの不均一な厚さによってはっきり表されているように、伸張されたメンブレン内の歪みの僅かな空間的不均一を示している。成形及び硬化によって形成されるスタンプが押し付けられる構造を適切に選ぶことによって、スタンプの厚さプロファイルを巧みに設計することで、これらの不均一を無くすることができる。しかし、（ｉ）ポップアップ相互接続は本質的に変形に対して耐性があり、さらに（ｉｉ）小チップが各ピクセル位置の完全な中心に置かれる必要は無いので、いくつかの不均一な歪みは許容できることに留意することが重要である。より大きな光検出器は、ピクセル面積内での小チップの位置に無関係に小チップとの電気的接触を確立することができる均一な裏面電極を持ったピクセル面積を満たす。
[00216]このモデリングは、また、Ｓｉ ＣＭＯＳ小チップの歪みのレベルを決定することができる。電気的特性の変化及び、ことによると、破砕又は層間剥離による機械的破損が起こるのを防ぐために、システムは、この小チップ歪みを約０．１〜０．２％未満に保つように設計されるべきである。このモデリングは、この範囲を超えた歪みに小チップをさらさないようにするためのスタンプの設計及び処理条件を容易にする。
[00217]実施例３：二軸伸縮性「波形」シリコンナノメンブレン
[00218]この例は、エラストマ支持物上の２次元バックル状又は「波形」シリコンナノメンブレンから成る単結晶シリコンの二軸伸縮性形状を取り入れる。この構造の製作手順が説明され、また、その構造のジオメトリ及び様々な方向に沿った一軸及び二軸歪みに対する応答の様々な態様が示される。このシステムの力学の解析モデルは、システムの挙動を定量的に理解するための骨組みを提供する。この種類の材料は、完全２次元伸縮性を持った高性能エレクトロニクスのための手段を提供する。
[00219]機械的湾曲性を示すエレクトロニクスは、情報ディスプレイ、Ｘ線撮像、光起電力デバイス、及び他のシステムでの応用にとって興味がある。可逆的伸縮性は、スマート手術用手袋、電子眼カメラ、及び個人健康状態監視装置などの、曲げることができるだけのエレクトロニクスでは実現できないデバイス能力を可能にする非常に技術的に魅力のある異なる機械的特性である。この型のエレクトロニクスのための１つの方法では、伸縮性ワイヤが剛性デバイスアイランドを相互接続して、伸縮性でないデバイスコンポーネントと共に回路レベルの伸縮性を実現する。代わりの戦略では、薄い単結晶半導体及び他の電子材料のある構造形態によって、デバイス自体の伸縮性が可能になる。最近の実証は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、ｐｎ接合ダイオード、及びショットキダイオードの一軸伸縮性を実現するために、シリコン及びガリウム砒素のナノリボン（数十から数百ナノメートルの厚さ及びマクロメートル範囲の幅）のバックル状１次元「波形」ジオメトリを使用することを含んだ。この例は、同様な材料のナノメンブレンを２次元（２Ｄ）波形ジオメトリに形成して完全２Ｄ伸縮性を実現することができることを示す。そのようなシステムの製作手順が、システムの機械的応答の実験から得られた詳細な特性及び解析モデリングと共に、説明される。
[00220]図３９は、エラストマ支持物上に２次元伸縮性Ｓｉナノメンブレンを形成するステップを模式的に示す。この例では、このメンブレンは、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ（Ｓｏｉｔｅｃ，Ｉｎｃ．、ｐ型）から製作され、フォトリソグラフィでフォトレジストの適切なパターンを画定し、次に反応性イオンエッチング（ＰｌａｓｍａＴｈｅｒｍ ＲＩＥ，ＳＦ６４０ｓｃｃｍ、５０ｍＴｏｒｒ、１００Ｗ）して露出されたシリコンを除去することによって、上部シリコンに穴（直径約２．５μｍ、ピッチ約２５μｍ）の正方形アレイを形成することから始まる。この同じステップで、ここで報告されるサンプルでは３〜５ｍｍ正方形の範囲内にあるメンブレンの全体的な横寸法を画定する。厚さは５５から３２０ｎｍの範囲内である。エッチングされたサンプルを、濃縮フッ化水素酸（４９％ＨＦ）に浸すことで、埋込みＳｉＯ２層（厚さ１４５〜１０００ｎｍ）が除去される。アセトンで洗ってフォトレジストを除去した。研磨されたシリコンウェーハによって生成された平らなエラストマ基板（厚さ約４ｍｍ）にポリ（ジメチルシロキサン）（ＰＤＭＳ）のプリポリマを押し付けて成形し、硬化する。強力な紫外光（２４０〜２６０ｎｍ）で生成されたオゾン環境に５分間さらすことで、疎水性ＰＤＭＳ表面（−ＣＨ３及び−Ｈ末端基）を親水性状態（−ＯＨ及び−Ｏ−Ｓｉ−Ｏ末端基）に変換した。そのように活性化されたＰＤＭＳ基板を熱対流炉中で７０〜１８０℃で簡単に加熱することで、制御された程度の等方性熱膨張を生じさせた。この要素を処理されたＳＯＩウェーハに接触させ、次にこれを剥離することで、再び、全ナノメンブレンをＰＤＭＳに転写した。熱対流炉中での数分間連続して加熱することで、メンブレンとＰＤＭＳの間の強力な接着剤接着の形成が促進された。最終ステップで、ナノメンブレン／ＰＤＭＳ構造ｉは室温（およそ２５℃）まで冷えて、熱誘起予備歪み（ΔＬ／Ｌ）を緩めた。このプロセスは、Ｓｉナノメンブレン及びＰＤＭＳの表面近くの領域で、２次元（２Ｄ）波形レリーフ構造の自然発生的な形成につながった。この構造は、１次元の周期的な起伏が支配的である縁部近く、２次元ヘリンボンレイアウトが一般的に観察される内部領域、及び無秩序ヘリンボン構造がしばしば生じる中心近くで異なった挙動を示す。ヘリンボン領域は、短波長λと呼ばれる起伏の隣接したピーク間の距離と、起伏Ａ１（図１に示されていない）の振幅と、長波長と呼ばれるヘリンボン構造の隣接した「ジョグ」間の間隔に関連したより長い距離２π／ｋ２（ｘ２方向に沿った）とで特徴付けられる。他の特徴的な長さは、「ジョグ」波長２π／ｋ１（長波長方向ｘ２に対して垂直なｘ１方向に沿った）、ジョグの振幅Ａ２、ジョグ角度θである。図３９の下のフレームはこれらの特徴を模式的に示す。
[00221]図４０の部分ａ〜ｆは、厚さ１００ｎｍ（およそ４×４ｍｍ２の横方向寸法）及び約３．８％の熱予備歪み（１５０℃まで加熱することによって確定される）を持ったナノメンブレンのケースについて、ヘリンボン起伏の形成中に異なる段階で集められた光学顕微鏡写真を示す。これらの像は、２段階での構造形成を示し、その第１は、大きな面積にわたった１次元起伏を支配的に含み、その後に、これらの起伏構造の曲がりが続いて、最後には、完全冷却時に目の詰んだヘリンボンレイアウトになる（図４０ｄ〜ｆ）。図４０ｈは、両方の特徴波長の時間変化を示す。冷却が、ＰＤＭＳの比較的大きな熱収縮によってシリコンに対する徐々に大きくなる圧縮歪みをもたらすにつれて、短波長は減少する傾向がある。特に、この値は、ヘリンボン構造が顕著になるとき初期段階の１７〜１８μｍから約１４．７μｍに減少し、さらに最終的に、完全に冷えた状態で約１２．７μｍに減少する。この波長は大きな面積にわたって一様である（約５％ばらつき）。対照的に、ヘリンボンレイアウトに関連した長波長は、図４０ｇの像から明らかなように、広い範囲の値を示す。このサンプル全体の約１００箇所の測定は、図４０ｇのヒストグラムに要約された値の分布を与える。ヘリンボン構造は、面外変位ｗ＝Ａ１ｃｏｓ［ｋ１ｘ１＋ｋ１Ａ２ｃｏｓ（ｋ２ｘ２）］によって表されてもよい（図４９）。ここで、係数、すなわち起伏の振幅Ａ１、長波長２π／ｋ２、ジョグ波長２π／ｋ１、及びジョグの振幅Ａ２は、特定のメンブレン厚さ、膜の機械的特性、及び基板の解析によって決定される。短波長λは（２π／ｋ１）ｓｉｎ（θ／２）である。このモデリングは、熱予備歪みの代わりに、波形構造の測定された外形長さ及び周期から決定されるようなＳｉ歪みを、加えられた予備歪みとして使用する（図５０）。おそらくＰＤＭＳ上のＳｉのローディング効果のせいで、Ｓｉを変形させる実際の歪みは、一般に、推定される熱予備歪みよりもいくぶん小さい。例えば、Ｓｉ歪みは、３．８％の熱予備歪みで２．４％である。そのような変位ｗの場合には、Ｓｉ膜中の応力、歪み、及び変位フィールドは、フォンカルマン平板理論からＡ１、ｋ１、Ａ２、及びｋ２の項で得ることができる。ＰＤＭＳ基板中のフィールドは、３Ｄ弾性理論から得られる。Ｓｉ膜のメンブレンエネルギー及び曲げエネルギー及びＰＤＭＳ基板の弾性エネルギーから成る総エネルギーを最小にすることで、Ａ１、ｋ１、Ａ２、及びｋ２が与えられる。Ｓｉ及びＰＤＭＳのヤング率及びポアソンの比は、ＥＳｉ＝１３０ＧＰａ、ｖＳｉ＝０．２７、ＥＰＤＭＳ＝１．８ＭＰａ、及びｖＰＤＭＳ＝０．５である。実験とモデルの両方で、ジョグ角度θは約９０°にされた。理論によって与えられた短波長は、２．４％の二軸予備歪みで１２．４μｍであり、これは上の実験結果とよく合っている。長波長２π／ｋ２の大きなばらつきは、また、理論計算によって、３０から６０μｍと予想される。
[00222]図４１は、図４０の完全冷却状態で示されたものと同様な構造の原子力顕微鏡（ＡＦＭ）像及び走査形電子顕微鏡（ＳＥＭ）像を表す。これらの像は、たとえ圧縮歪みが完全に等方性であっても、２つの特徴方向を画定するジグザグ構造によってヘリンボンパターンが特徴付けられることをはっきり示している。ヘリンボン構造は、システムの全体的な平面内応力を減少させ両方向の二軸圧縮を緩和する最小弾性エネルギー形態を表す。したがって、このジオメトリは、「チェッカー盤」及び１Ｄ起伏レイアウトに比べて、大きな面積で好ましい。というのは、ヘリンボンモードは、かなりの伸張エネルギーを招くことなしに全ての方向の面内応力を弛緩させる、これら３のモードのうちのただ１つのものであるからである。ジョグの直ぐ近くだけで、かなりの伸張が誘起される。１Ｄモードは、ただ１つの方向だけで予備応力を下げる。チェッカー盤モードは、全ての方向で応力を下げるが、曲げに付随してかなりの伸張エネルギーを生成する。
[00223]ＡＦＭ像から引き出された２つのラインカットは、ほんのおよそ正弦波状であるが、ジョグ方向に沿った（プロファイルｉ）及び起伏に垂直（プロファイルｉｉ）な周期的なレリーフプロファイルを示す。プロファイルｉｉから決定された起伏のλ及びＡ１は、それぞれ１２．８及び０．６６μｍである。理論解析で与えられたλ１２．４μｍは、実験データと同じようである。しかし、理論解析からのＡ１は０．９０μｍであり、実験結果よりもいくぶん大きな値である。ＳＥＭ像は、起伏の隆起領域と凹領域の両方でシリコンの小さな穴に近いサンプルの挙動で明らかに示されるように、メンブレンとＰＤＭＳの間の密接な接着をはっきり示している。これらの像は、また、起伏構造がこれらの穴の位置と完全に無関係であることを示している。というのは、われわれの実験で、２．５μｍの穴サイズは変形モードの特徴波長よりも遥かに小さいからである。波形構造のジオメトリのシリコンの厚さへの依存性についての調査は、物理学的現象へのさらなる洞察を可能にし、さらに力学モデルを確認することができる。図４２は、いくつかの結果を示し、同様な熱歪み対して異なる厚さのメンブレンに形成された起伏構造の光学顕微鏡写真及び波長及び振幅を含んでいる。厚さ１００ｎｍの場合、起伏のλ及びＡ１は、それぞれ１２．６（±０．３７）及び０．６４（±０．０７）μｍであり、厚さ３２０ｎｍの場合、４５．１（±１．０６）及び１．９５（±０．１８）μｍである。これらの値は、理論計算にかなりよく対応しており、理論計算は、λ及びＡ１が１００ｎｍの場合にそれぞれ１２．４及び０．９０μｍであり、３２０ｎｍの場合にそれぞれ４５．１及び３．２９μｍを与えている。
[00224]これらの波形メンブレンは、前に説明されたリボンジオメトリによって生成される１次元伸張性に対して、様々な面内方向の歪みに対して真の伸張性を実現する。この態様を研究するために、われわれは、較正された機械ステージ及び３．８％の熱誘起予備歪みの状態で準備された２Ｄ伸張性メンブレンを使用して、異なる方向に沿った一軸引っ張り伸張試験を行う。図４３は、いくつかの像を提供する。ケースｉでは、長い起伏の方向に沿って与えられた引っ張り歪み（εｓｔ）によって、ヘリンボン構造が「広がる」ようになり（εｓｔ１．８％）、完全伸張状態（εｓｔ３．８％）で徐々に１Ｄ波形ジオメトリになった。この伸張は、ポアソン効果によって、引っ張り歪みの半分にほぼ等しい振幅を持った直交方向の圧縮歪みを誘起する。この圧縮歪みは、この方向の波形構造の圧縮によって吸収され得る。加えられた引っ張り歪みを緩めると同時に、最初のヘリンボン起伏が回復して元のものと全く同じような構造を示した。（図５１は、５、１０及び１５伸縮サイクル後に集められた光学顕微鏡写真を示す）。
[00225]対角線方向に加えられた引っ張り歪み（ケースｉｉ）は、同様な構造変化を示した。ただし、完全伸張では、１Ｄ起伏構造は、最初のジオメトリではなく、加えられた歪みによって定められた方向に沿って並んだ。垂直なケースｉｉｉでは、小さな歪み（εｓｔ１．８％）で、サンプルのある部分は、ヘリンボンレイアウトが完全に無くなって、伸張方向に沿って新しい１Ｄ起伏を生じる。歪みの増加につれて、より多くの領域がこの変形を受け、終には、全面積がこれらの方向付けされた１Ｄ起伏から成る。これらの新しく形成された１Ｄ起伏は、最初の起伏の向きに対して垂直であり、緩めと同時に、無秩序ヘリンボン状ジオメトリを生成するように単に曲がる。図４３Ｂに示された全てのケースで、たとえポアソン効果によって圧縮歪みが直交方向に誘起されても、波長は引っ張り歪みと共に大きくなり、緩めと同時に初期の値に回復する。この挙動は、ポアソン効果によって生じたこの波長の減少よりも大きなヘリンボン起伏の広がりによって誘起されるλの増加から生じる(図５２)。ケースｉの場合、ジョグ波長２π／ｋ１（図５２Ａ）は、ポアソン効果によって、加えられた引っ張り歪みεｓｔを受けて２π／ｋ’１に減少する（図５２Ｂ）。すなわち、ｋ’１＞ｋ１。しかし、対応するジョグ角度θ’はヘリンボン構造の広がりのせいで角度θよりも大きい。短波長λ＝（２π／ｋ１）ｓｉｎ（θ／２）はλ’＝（２π／ｋ’１）ｓｉｎ（θ’／２）になり、このλ’は、角度変化の効果がポアソン効果に打ち勝つとき、λよりも大きい可能性がある。われわれの理論モードは、εｓｔ＝０、１．８、及び３．８％に対してλ＝１２．４、１４．６、及び１７．２μｍを与え、これによって、実験で観察されるように、短波長は、加えられる歪みと共に増加することが確かめられる。ケースｉｉｉの場合、λと２π／ｋ１の両方が、与えられる伸張歪みと共に大きくなった。というのは、起伏は伸張歪みの方向に沿って弛緩され、ジョグ角度（θ）はポアソン効果によってあまり変化しなかったからである。バックル状メンブレンの二軸伸縮性は、また、熱誘起引っ張り歪みを使って研究された（図５３）。熱歪みによって生成されたヘリンボン起伏は、サンプルが加熱されるにつれてゆっくり消え、冷却と同時に完全に回復した。
[00226]これらの観察は、メンブレンの中心領域にだけ当てはまる。図３９の下のフレームに示されるように、メンブレンの縁部は、縁に沿って方向付けされた波動ベクトルを持った１Ｄ起伏構造を示す。縁領域、中心領域、及びこれらの間の推移領域のＡＦＭ像及びラインカットプロファイルが、図４４に示されている。Ｓｉの縁近く（上のフレーム）で始まる１Ｄ起伏は、徐々に曲がるようになり（中のフレーム）、終には、中心領域（下のフレーム）でヘリンボンジオメトリに変わる。これらの領域のλ値は、それぞれ１６．６、１３．７、及び１２．７μｍであり（上のフレームから）、０．５２、０．５５、及び０．６７μｍのＡ１を持っている。縁部の１Ｄ起伏と比較して、２Ｄヘリンボン起伏はより小さなλ及びＡ１を持ち、Ｓｉの内部領域が、圧縮歪みの影響を縁部よりも強く受けることを暗示している。縁近くの応力状態は、メンブレンの牽引力の無い縁のために、ある距離の範囲内ではほぼ一軸圧縮である。この一軸圧縮は、この自由な縁に対して平行であるので、縁に沿った１Ｄ起伏を生じさせる。しかし、応力状態は、ヘリンボン構造が結果的に生じる中心領域では等二軸圧縮になる。１Ｄ波形縁部とヘリンボン起伏の間の推移領域では、不平衡二軸圧縮によって、大きなジョグ角度を持った「半」ヘリンボン起伏が生じる。われわれのモデルは、１Ｄ起伏に対して１６．９及び０．８３μｍ、及びヘリンボン構造に対して１２．４及び０．９０μｍのλ及びＡ１をそれぞれもたらす。これらの結果は、実験的に観察された値とかなりよく合っている。
[00227]これらの縁の影響をさらに研究するために、われわれは、１０００μｍの長さを持ち１００、２００、５００、及び１０００μｍの幅を持った長方形メンブレンを、全て同じＰＤＭＳ基板上に製作した。図４５は、熱予備歪みの２つの異なるレベルについて、これらの構造の光学顕微鏡写真を示す。低熱予備歪み（およそ２．３％、図４５Ａ）では、幅１００及び２００μｍのメンブレンは、一方の側から他方の側まで完全な１Ｄ起伏を示し、平らな無変形領域が端部にある。幅５００μｍのメンブレンは、同様な１Ｄ起伏及び平らな領域を示すが、起伏は、構造の中間に僅かに曲がったジオメトリを持ち、１００及び２００μｍのケースよりも実質的に小さな、向きの全体的秩序化及び一様性を有している。１０００μｍ正方形の場合、１Ｄ起伏が縁部の中心領域に存在し、平らな領域は角にある。メンブレンの中心部分は、十分に発達したヘリンボンジオメトリを示す。角の平らな領域に関しては、２つの自由な縁部のせいでほぼ応力の無い状態になっている。そのような角の近くに、起伏は生じない。予備歪みの増加につれて（４．８％、図４５Ｂ）、全てのケースで平らな領域の大きさが減少する。１００及び２００μｍのリボンでは１Ｄ波形挙動が存続するが、顕著なヘリンボンモルフォロジは、５００μｍのケースの中心領域に現れる。もっと大きな予備歪みでは、等二軸圧縮歪みが、幅５００μｍメンブレンの内部領域に存在する。１０００μｍ正方形メンブレンの場合、ヘリンボン挙動は、縁に近接した領域まで広がっている。縁効果長Ｌｅｄｇｅと呼ばれる、平らな領域の空間範囲を画定する特徴長さスケールは、メンブレンの大きさ及び予備歪みの関数として評価することができる。図４５Ｃは、ここで研究されたケースについて、メンブレンの大きさに無関係なやり方で、予備歪みに対するこの長さの直線スケーリングを指し示す結果を示している。予備歪みが大きくなるにつれて、一軸歪み領域の長さはより小さくなる。したがって、より短い範囲の１Ｄ起伏が生じ、２つの自由な縁に近い無応力領域で同様な挙動が観察されることがある。
[00228]図４６は、円形、楕円形、六角形、及び三角形を含めて他のメンブレンジオメトリに生じる波形構造の光学顕微鏡写真を示す。その結果は、図４５のリボン及び正方形での観察と定性的に一致している。特に、縁領域は、縁に平行に方向付けされた１Ｄ起伏を示す。直交方向を持った起伏は、縁からＬｅｄｇｅよりも大きな距離のところに現れるだけである。円形の場合、１Ｄ起伏は、メンブレンの形のせいで全体的に半径方向の向きを持って、縁の近くに現れる。ヘリンボン起伏は、中心部に現れる。楕円形は、平らな領域が主軸の縁部にあるが、これらの領域の小さな曲率半径のせいで同様な挙動を示す。六角形及び三角形の場合には、鋭い角（それぞれ１２０°及び６０°の角度）が平らな領域を生じさせる。ヘリンボンジオメトリが、六角形の中心部に現れる。三角形の中心部は、ここで示された予備歪みのレベルで、１Ｄ起伏の併合を示す。明確な角のある形（例えば、六角形、三角形、及び楕円の先端）では、角の近くに起伏は無い。その理由は、２つの交差する自由な縁（必ずしも垂直でない）が無応力状態をもたらすからである。三角形の場合には、中心領域にさえも、ヘリンボン構造を生成するのに十分な空間が無い。
[00229]メンブレン自体が、二軸伸縮性電子デバイスのための手段を提供する。上で略述された縁効果は、そのようなデバイスのある種類に有用であり得る特定の結果を実現するために利用可能である。特に、撮像システムでは、光検出器の位置に平らな無変形領域を維持してこのデバイスが波形形状を持つとき起こる非理想的挙動を妨げることに価値があることがある。図４７は、この結果を実現する伸縮性メンブレンのいくつかの代表的な例を表す。これらの構造は、垂直及び水平方向（図４７Ａ、Ｃ）に、また垂直、水平及び対角線方向（図４７Ｅ、Ｇ）に３０μｍ×１５０μｍのリボン（直交リボンの場合、３０μｍ×２１０μｍ）によって接続された１００×１００μｍの平方形アイランドから成る。リボンの起伏の振幅及び波長の変化は、正方形アイランドの領域で変形が起こるのをほとんど防ぐやり方で、加えられた歪みを吸収する手段を提供する。われわれは、いくつかの異なる与えられた歪みでのこれらの構造の挙動を調べた。図４７の部分ａ及びｅは、オーブン中でサンプルを加熱することで加えられた低歪み（およそ２．３％）状況での代表的な場合を示す。図４７の部分ｃ及びｇは、機械ステージを使用して加えられた比較的大きな二軸歪み（およそ１５％）での同じ構造を示す。明らかなように、低歪み領域では、アイランドは平らなままである。十分に大きな歪みで、起伏構造がこれらの領域に生じ始める。斜角ＳＥＭ像（図４７Ｂ、Ｄ、Ｆ、Ｈ）に示されるように、ＰＤＭＳとＳｉの間の良好な接着が全ての歪みで保たれた。図４７の部分ｂ及びｄの高倍率ＳＥＭ像の差し込み図によっても、ＰＤＭＳとのＳｉの強い接着が確認される。
[00230]以上のことをまとめると、シリコンのナノメンブレンは、ある範囲のジオメトリを持った２Ｄ「波形」構造を生成するように、予備歪みエラストマ基板と集積化することができる。これらのシステムの機械的挙動の多くの態様は、理論的に予測される挙動とよく一致している。これらの結果は、使用中又は取付け中に十分な伸縮性が要求されるシステムでのエレクトロニクスの応用に有用である。
参考文献
1. Duan, X. & Lieber, C. M. Generalsynthesis of compound semiconductornanowires. Adv.Mater. 12, 298-302 (2000).
2. Xiang, J., Lu, W., Hu, Y., Wu, Y., Yan,H. & Lieber, C. M. Ge/Si nanowireheterostructures as high-performancefield-effect transistors. Nature 441,489-493 (2006).
3. Wu, Y., Yan, H., Huang, M., Messer, B.,Song, J. H. & Yang, P. Inorganicsemiconductor nanowires: rational growth,assembly, and novel properties. Chem.Eur. J. 8, 1261-1268 (2002).
4. Pan, Z. W., Dai, Z. R. & Wang, Z. L.Nanobelts of semiconducting oxides.Science 291, 1947-1949 (2001).
5. Peng, X., Manna, L., Yang, W., Wickham,J., Scher, E., Kadavanich, A. &Alivisatos, A. P. Shape control of CdSenanocrystals. Nature 404, 59-61 (2000).
6. Wang, D., Chang, Y.-L., Lu, Z. &Dai, H. Oxidation resistant germaniumnanowires: bulk synthesis, long chain alkanethiolfunctionalization, andLangmuir-Blodgett assembly. J. Am. Chem. Soc. 127,11871-11875 (2005).
7. Huang, M. H., Wu, Y., Feick, H., Tran,N., Weber, E. & Yang, P. Catalyticgrowth of zinc oxide nanowires by vaportransport. Adv. Mater. 13, 113-116(2001).
8. Gudiksen, M. S., Wang, J. & Lieber,C. M. Synthetic control of thediameter and length of single crystalsemiconductor nanowires. J. Phys. Chem. B105, 4062-4064 (2001).
9. Yu, H., Li, J., Loomis, R. A., Wang,L.-W. & Buhro, W. E. Two-versusthree-dimensional quantum confinement inindium phosphide wires and dots. Nat.Mater. 2, 517-520 (2003).
10. Sun, Y. & Rogers, J. A. Fabricatingsemiconductor nano/microwires andtransfer printing ordered arrays of them ontoplastic substrates. Nano Lett. 4,1953-1959 (2004).
11. Yin, Y., Gates, B. & Xia, Y. A softlithography approach to thefabrication of nanostructures of single crystallinesilicon with well-defineddimensions and shapes. 12, 1426-1430 (2000).
12. Kodambaka, S., Hannon, J. B., Tromp, R.M. & Ross, F. M. Control of Sinanowire growth by oxygen. Nano Lett. 6,1292-1296 (2006).
13. Shan, Y., Kalkan, A. K., Peng, C.-Y.& Fonash, S. J. From Si source gasdirectly to positioned, electricallycontacted Si nanowires: the self-assembling"grow-in-place" approach.Nano Lett. 4, 2085-2089 (2004).
14. He, R., Cao, D., Fan, R., Hochbaum, A.I., Carraro, C., Maboudian, R. &Yang, P. Si nanowire bridges inmicrotrenches: integration of growth into devicefabrication. Adv. Mater. 17,2098-2102 (2005).
15. Lee, K. J., Motala, M. J., Meitl, M.A., Childs, W. R., Menard, E., Shim, A.K., Rogers, J. A. & Nuzzo, R. G.Large-area, selective transfer ofmicrostructured silicon: a printing-basedapproach to high-performance thin-filmtransistors supported on flexiblesubstrates. Adv. Mater. 17, 2332-2336 (2005).
16. Gao, P. X., Ding, Y., Mai, W., Hughes,W. L., Lao, C. & Wang, Z. L.Conversion of zinc oxide nanobelts intosuperlattice-structured nanohelices.Science 309, 1700-1704 (2005).
17. Kong, X. Y., Ding, Y., Yang, R. &Wang, Z. L. Single-crystal nanoringsformed by epitaxial self-coiling of polarnanobelts. Science 303, 1348-1351(2004).
18. Chen, P., Chua, S. J., Wang, Y. D.,Sander, M. D. & Fonstad, C. G. InGaNnanorings and nanodots by selectivearea epitaxy. Appl. Phys. Lett. 87, 143111(2005).
19. Manna, L., Milliron, D. J., Meisel, A.,Scher, E. C. & Alivisatos, A. P.Controlled growth of tetrapod-branchedinorganic nanocrystals. Nat. Mater. 2,382-385 (2003).
20. Dick, K. A., Deppert, K., Larsson, M.W., Martensson, T., Seifert, W.,Wallenberg, L. R. & Samuelson, L.Synthesis of branched ‘nanotrees' bycontrolled seeding of multiple branching events. Nat.Mater. 3, 380-384 (2004).
21. Khang, D.-Y., Jiang, H., Huang, Y.& Rogers, J. A. A stretchable form ofsingle-crystal silicon forhigh-performance electronics on rubber substrates.Science 311, 208-212(2006).
22. Schmidt, O. G. & Eberl, K. Thinsolid films roll up into nanotubes.Nature 410, 168-168(2001).
23. Zhang, L., Ruh, E., Grutzmacher, D.,Dong, L., Bell, D. J., Nelson, B. J.& Schonenberger, C. Anomalous coilingof SiGe/Si and SiGe/Si/Cr helicalnanobelts. Nano Lett. 6, 1311-1317 (2006).
24. Jin, H.-C., Abelson, J. R., Erhardt, M.K. & Nuzzo, R. G. Softlithographic fabrication of an image sensor array ona curved substrate. J. Vac.Sci. Technol. B 22, 2548-2551 (2004).
25. Someya, T., Sekitani, T., Iba, S.,Kato, Y., Kawaguchi, H. & Sakurai, T.A large-area, flexible pressuresensor matrix with organic field-effecttransistors for artificial skin applications.Proc. Natl. Acad. Sic. U.S.A. 101,9966-9970 (2004).
26. Nathan, A., Park, B., Sazonov, A., Tao,S., Chan, I., Servati, P., Karim,K., Charania, T., Striakhilev, D., Ma, Q.& Murthy, R. V. R. Amorphoussilicon detector and thin film transistor technologyfor large-area imaging ofX-rays. Microelectronics J. 31, 883-891 (2000).
27. Lacour, S. P., Jones, J., Wagner, S.,Li, T. & Suo, Z. Stretchableinterconnects for elastic electronic surfaces.Proc. IEEE 93, 1459-1467 (2005).
28. Childs, W. R., Motala, M. J., Lee, K.J. & Nuzzo, R. G. Masterless softlithography: patterning UV/Ozone-inducedadhesion on poly(dimethylsiloxane)surfaces. Langmuir 21, 10096-10105 (2005).
29. Sun, Y., Kumar, V., Adesida, I. &Rogers, J. A. Buckled and wavy ribbonsof GaAs for high-performance electronicson elastomeric substrates. Adv. Mater.in press.
30. Sun, Y., Khang, D.-Y., Hua, F., Hurley,K. Nuzzo, R. G. & Rogers, J. A.Photolithographic route to the fabricationof micro/nanowires of III-Vsemiconductors. Adv. Funct. Mater. 15, 30-40(2005).
32. Loo, Y.-L.; Someya, T., Baldwin, K. W.,Bao, Z., Ho, P., Dodabalapur, A.,Katz, H. E. & Rogers, J. A. Soft,conformable electrical contacts fororganic semiconductors: high-resolutionplastic circuits by lamination. Proc.Natl. Acad. Sci. U.S.A. 99, 10252-10256(2002).
33. Suo, Z., Ma, E. Y., Gleskova, H.,Wagner, S. Mechanics of rollable andfoldable film-on-foil electronics. Appl.Phys. Lett. 74, 1177-1179 (1999).
P. Mandlik, S. P. Lacour, J. W. Li, S. Y.Chou, and S. Wagner, Ieee ElectronDevice Letters 27, 650-652 (2006).
D. S. Gray, J. Tien, and C. S. Chen,Advanced Materials 16, 393-+ (2004).
S. P. Lacour, S. Wagner, Z. Y. Huang, andZ. Suo, Applied Physics Letters 82,2404-2406 (2003).
S. P. Lacour, J. Jones, S. Wagner, T. Li,and Z. G. Suo, Proceedings of the Ieee93, 1459-1467 (2005).
J. Jones, S. P. Lacour, S. Wagner, and Z.G. Suo, Journal of Vacuum Science& Technology A 22, 1723-1725 (2004).
S. P. Lacour, J. Jones, Z. Suo, and S.Wagner, Ieee Electron Device Letters 25,179-181 (2004).
W. T. S. Huck, N. Bowden, P. Onck, T.Pardoen, J. W. Hutchinson, and G. M.Whitesides, Langmuir 16, 3497-3501 (2000).
N. Bowden, S. Brittain, A. G. Evans, J. W.Hutchinson, and G. M. Whitesides,Nature 393,146-149 (1998).
S. Wagner, S. P. Lacour, J. Jones, P. H. I.Hsu, J. C. Sturm, T. Li, and Z. G.Suo, Physica E-Low-Dimensional Systems &Nanostructures 25, 326-334 (2004).
H. Kudo, T. Sawada, E. Kazawa, H. Yoshida,Y. Iwasaki, and K. Mitsubayashi,Biosensors & Bioelectronics 22, 558-562(2006).
T. Li, Z. G. Suo, S. P. Lacour, and S.Wagner, Journal of Materials Research 20,3274-3277 (2005).
S. P. Lacour, D. Chan, S. Wagner, T. Li,and Z. G. Suo, Applied Physics Letters88 (2006).
S. P. Lacour, C. Tsay, and S. Wagner, IeeeElectron Device Letters 25, 792-794 (2004).
S. P. Lacour, S. Wagner, R. J. Narayan, T.Li, and Z. G. Suo, Journal of AppliedPhysics 100 (2006).
Reuss, R. H et al. Proc. IEEE 2005, 93,1239.
Jain, K. et al. Proc. IEEE 2005, 93, 1500.
Nathan, A. et al. Microelectron. Reliab.2002, 42, 735.
Someya, T et al.T. Proc. Natl. Acad. Sci.U.S.A. 2004, 101, 9966.
Hsu, P. H. I. et al. IEEE Trans. Electron.DeV. 2004, 51, 371.
Jin, H. C. et al. Vac. Sci. Technol., B:Microelectron. NanometerStruct.-Process., Meas.,Phenom. 2004, 22, 2548.
Nathan, A.; et al. Microelectron. J. 2000,31, 883.
Someya, T. et al. Proc. Natl. Acad. Sci.U.S.A. 2005, 103, 12321.
Lacour, S. P. et al. Proc. IEEE 2005, 93,1459. (c)
Lacour, S. P. et al. Appl. Phys. Lett.2003, 82, 2404.
Khang, D.-Y. et al. Science 2006, 311, 208.
Sun, Y. et al. Adv. Mater. 2006, 18, 2857.
Sun, Y. et al. Nat. Nanotechnol. 2007, 1,201.
Ouyang, M. et al. Chem. Mater. 2000, 12,1591.
Childs, W. R.; Nuzzo, R. G. J. Am. Chem.Soc. 2002, 124, 13583.
Efimenko, K. et al. J. Colloid InterfaceSci. 2002, 254, 306.
Hillborg, H. et al. Langmuir 2004, 20, 785.
Buma, T. et al. Appl. Phys. Lett. 2001, 79,548.
Properties of Silicon; INSPEC: New York,1998. The coefficients of thermalexpansion are RPDMS) 3.1´10-4K-1 and osi )2.6´10-8 K-1for PDMS substrate and Si nanomembrane, respectively.The thermal prestrain forthe samples prepared at 150°C was calculated by DαDT =(3.1´10-4-2.6´10-6)(150-25) = 3.8%.
Timoshenko, S. Theory of Plates and Shells;McGraw-Hill: New York, 1940.
Timoshenko, S.; Goodier, J. N. Theory ofElasticity, 3rd ed.; McGraw-Hill: NewYork, 1969.
Chen, X.; Hutchinson, J. W. J. Appl. Mech.Trans. ASME 2004, 71, 597.
Chen, X.; Hutchinson, J. W. Scr. Mater.2004, 50, 797.
Huang, Z. Y. et al. J. Mech. Phys. Solids2005, 53, 2101.
Bietsch, A.; Michel, B. J. Appl. Phys.2000, 88, 4310.
Ohzono, T.; Shimomura, M. Phys. Rev. B2004, 69, 132202.
Ohzono, T.; Shimomura, M. Langmuir 2005,21, 7230.
[00231]実施例４：印刷半導体ナノ材料を使用した異種集積化３次元エレクトロニクス
[00232]われわれは、広い種類の異なった材料を組み合わせて２又は３次元（３Ｄ）レイアウトの異種集積化（ＨＧＩ）電子システムにする簡単な方法を開発した。このプロセスは、別個の基板上で異なる半導体ナノ材料（例えば、単層カーボンナノチューブ及び、窒化ガリウム、シリコン及びガリウム砒素の単結晶ナノワイヤ／リボン）を統合することから始まる。ドナーとして柔軟なスタンプ及びこれらの基板を使用する付加物転写印刷プロセスの繰返し利用、その後に続くデバイス及び相互接続形成によって、これら（又は他）の半導体ナノ材料の任意の組合せを剛性又は可撓性デバイス基板上に組み込む高性能３Ｄ−ＨＧＩエレクトロニクスがもたらされる。この汎用性のある方法は、他の技術を使用して実現することが困難又は不可能な広い範囲の異常な電子システムを生成することができる。
[00233]多くの既存の、及び新しく現れる電子デバイスは、異なった種類の半導体をモノリシック異種集積化（ＨＧＩ）して、２次元か３次元かの（２Ｄ又は３Ｄ）レイアウトの単一システムにすることの恩恵を受ける。例には、多機能無線周波通信デバイス、赤外（ＩＲ）撮像カメラ、アドレス指定可能センサアレイ、及び混成ＣＭＯＳ／ナノワイヤ／ナノデバイス回路（３〜７）がある。いくつかの代表的なシステムでは、化合物半導体又は他の材料が、高速動作、効率の良い光検出又は感知能力を実現し、一方で、シリコンＣＭＯＳが、しばしば積重ね３Ｄ形態を含む回路で、ディジタル読出し及び信号処理を行う。ウェーハ接着（８）及びエピタキシャル成長（９、１０）は、これらの型の３Ｄ−ＨＧＩシステムを実現するために最も広く使用される２つの方法を表す。前者のプロセスは、異なる半導体ウェーハ上に別個に形成された集積回路、フォトダイオード又はセンサの、接着剤又は熱的に生じるインターフェース化学反応を使用した物理的接着を含む。この方法は多くの場合に適切に機能するが、（ｉ）大きな面積又は３次元（すなわち、積重ね）の数層を超える層にスケーリングする限られた能力、（ｉｉ）異常（例えば、ナノ構造化材料）又は低温材料及び基板との不適合性、（ｉｉｉ）ウェーハ貫通電気相互接続の難しい製作及び位置合せ、（ｉｖ）平らな平面接着表面の厳しい要求条件、及び（ｖ）異種の材料の異なる熱膨張／収縮によって生成される機械的歪みから起こることがある反り及びクラッキングを含めて、重大な欠陥がある。エピタキシャル成長は、分子ビームエピタキシ又は他の手段によって、他の材料のウェーハの表面上に半導体材料の薄い層を直接形成することを含む異なる方法を提供する。この方法は、前述の問題のいくつかを回避するが、エピタキシの要求条件は、バッファ層及び他の先進技術が使用されるときでも、成長可能な材料の品質及び型に厳しい制限を加える。対照的に、ナノスケールのワイヤ、リボン、メンブレン、又は無機材料の粒子、又は単層カーボンナノチューブ（ＳＷＮＴ）又はグラファイト薄板（１１〜１４）のような炭素ベースのシステムなどの新しく現れる種類の半導体ナノ材料は、エピタキシャル成長又はウェーハ接着の必要性を回避するやり方で、成長され、次に、溶媒中に懸濁され又は基板上に転写され得る。最近の研究は、例えば、溶液成形によって形成された交差ナノワイヤダイオードの、２Ｄレイアウトでの集積化を示している（１５）。ここで表される結果は、スケーリング可能な決定論的印刷方法を使用して、異なった単結晶無機半導体（例えば、ＧａＮ、Ｓｉ及びＧａＡｓのナノワイヤ／リボン）をどのようにして互いに、また他の種類のナノ材料（例えば、ＳＷＮＴ）と組み合わせて、２Ｄ又は３Ｄレイアウトの複雑なＨＧＩ電子システムを生じることができるかを示している。特に、剛性無機基板及び可撓性プラスチック基板上のデバイスアレイ、論理ゲート、及び能動アドレス指定可能光検出器に集積化された、高性能金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、薄膜トランジスタ（ＴＦＴ）、フォトダイオード及び他のコンポーネントの超薄多層積重ねは、可能性のいくつかを実証している。
[00234]図５７は、これらの３Ｄ−ＨＧＩシステムを生成するための代表的なステップを示す。このプロセスは、半導体ナノ材料を各々それ自体のソース基板上に合成することから始まる。ここで表されるデバイスは、ウェーハベースのソース材料及びリソグラフィエッチング手順（１６〜２１）を使用して形成された単結晶Ｓｉ、ＧａＮ、及びＧａＡｓのナノワイヤ及びナノリボン、及び化学蒸着法によって成長されたＳＷＮＴのネットワーク（１３、２１）を集積化する。図５７の一番上の走査形電子顕微鏡写真は、ソース基板から除去後のこれらの半導体ナノ材料を示す。回路製作では、これらの要素は、製作又は成長段階の間はウェーハ上に画定された形態のままであり、Ｓｉ、ＧａＮ及びＧａＡｓナノワイヤ／リボン及びＳＷＮＴ用のサブモノレーヤ無秩序ネットワークの場合には、整列されたアレイのままである。Ｓｉ、ＧａＮ及びＧａＡｓへのオーム性コンタクトのための高温ドーピング及びアニールの手順は、ソース基板上で行うことができる。次のステップは、前に説明されたエラストマスタンプをベースにした印刷技術を使用して、図５７に示されるように、これらの処理された要素をソース基板から、ポリイミド（ＰＩ）の薄板などのデバイス基板に転写することを含む。特に、ポリジメチルシロキサン（ＰＤＭＳ）のスタンプをソース基板に押し付けて張り付けることで、半導体ナノ材料要素対して柔軟なファンデルワールス接着コンタクトが確立される。表面に液体プリポリマ（例えば、ポリアミド酸）の薄いスピン成形層の付いたデバイス基板（例えば、ＰＩ薄板）に、「インク付け」されたスタンプを接触させ、次に重合体を硬化することで、スタンプが取り除かれたとき、これらの半導体材料はこの層の上に埋め込まれ、且つこの層に適切に付着されたままで残っている（１６〜２０）。同様な手順は、ある範囲の基板（すなわち、剛性又は可撓性；有機又は無機）及び半導体ナノ材料に対して適切に機能する［このプロセスの僅かに変更されたものが、ＳＷＮＴに使用される（２１）。］。ここで説明されるシステムに関しては、中間層（この場合、ＰＩ）の厚さは、僅か５００ｎｍであってもよく、一般に１〜１．５μｍである。ゲート誘電体、電極及び相互接続の形成を含めていくらかの追加処理の後で、前に完成された回路レベルの上に新しいプリポリマ中間層をスピンコーティングすることから始まって、転写印刷及びデバイス製作のステップが繰り返されてもよい。転写印刷用に特別に設計された自動ステージ又は従来のマスクアライナーが、数平方センチメートルにわたって約１μｍの重ね位置合せ精度を可能にする。（２２）（図６１）。単に、フォトパターニング及び／又はドライエッチングによって画定された中間層の開口の上及び中に金属線を蒸着することによって、層間相互接続（２３）が形成される。３Ｄ−ＨＧＩエレクトロニクスへのこの異常な取組み方法には、いくつかの重要な特徴がある。第１に、デバイス基板上の処理の全てが、低温で行われ、それによって、多層積重ねシステムにおいて好ましくない変形をもたらすことがある異なる熱膨張／収縮の影響を回避する。この工程は、また、低温プラスチック基板及び中間層材料の使用も可能にし、さらに、上のデバイスの処理によって下の回路層が熱的に劣化されないことを保証するのに役立つ。第２に、この方法は、ＳＷＮＴの薄膜のような新しく現れる材料を含めて広い種類の半導体ナノ材料に応用することができる。第３に、柔軟なスタンプは、下のデバイス層との非破壊接触を可能にする。このスタンプは、また、超薄半導体材料と共に、いくらかのトポグラフィを持っている表面を許容することができる。第４に、超薄デバイスジオメトリ（＜１μｍ）及び中間層（＜１．５μｍ）によって、層間電気相互接続の容易な形成が可能になる。従来の方法の不利点の多くを克服するこれらの特徴は、以下で説明されるいくつかの回路の実証で示される。
[00235]図５８は、ドープされたコンタクト（ソースウェーハ上に形成された）、プラズマ増速化学蒸着ＳｉＯ２誘電体、及びソース、ドレイン及びゲート用のＣｒ／Ａｕメタライゼーションと共に、単結晶シリコンナノリボンを使用し、図５７に示された一般的なプロセス流れを使用して製作された、３層３Ｄ積重ねアレイＳｉＭＯＳＦＥＴを表す（２４）。各デバイスは、それぞれ８７μｍ、２９０ｎｍ及び２５０μｍの幅、厚さ及び長さを持った３つの整列されたナノリボンを使用する。図２Ａは、システムの縁部の上から見た光学顕微鏡写真を示し、レイアウトは、ＭＯＳＦＥＴの１つ、２つ、及び３つの層を支持する基板の部分を別々に現すように設計されている。第１及び第３の層に対して第２の層のデバイスジオメトリを９０度回転することは、システムのレイアウトを明らかにするのに役立つ。積重ね構造の模式的な断面図及び斜視図が、図５８Ｂに表される。サンプルは、共焦点光学顕微鏡を使用して３Ｄで見ることができる。図５８Ｃは、そのような像の上面図及び斜視図を示し、見やすくするためにカラー化されている。（像の品質は、上の層による散乱及び吸収のせいで、深さと共にいくらか悪くなっている）。図５８Ｄは、各層の代表的なデバイス［１９μｍのチャネル長（Ｌｃ）、ドープされたソース／ドレイン領域の上にゲート電極が延びる距離によって画定される５．５μｍのチャネル重なり距離（Ｌｏ）、及び２００μｍのチャネル幅（Ｗ）を有するトップゲートＭＯＳＦＥＴ］の電気的測定を表す。ＰＩ基板上に形成された３層の各々のデバイスは、優れた特性（４７０±３０ｃｍ２／Ｖｓの直線的な移動度、オン／オフ比＞１０４、及び−０．１±０．２Ｖの閾値電圧）、及び異なる層のデバイス間に系統だった差異の無いことを示す。同じ手順を繰り返すことによって、追加の層をこのシステムに付け加えることができる。単一半導体の３Ｄ回路に加えて、図５９に示されるように、完全３Ｄ−ＨＧＩシステムを形成するように様々な半導体を多層で使用することができる。この可能性を示すために、われわれは、ＧａＮ及びＳｉナノリボン及びＳＷＮＴ膜を使用してＭＥＳＦＥＴ（特に、高電子移動度トランジスタ、ＨＥＭＴ）、ＭＯＳＦＥＴ及びＴＦＴのアレイをＰＩ基板上にそれぞれ製作した。図５９Ａ及び５９Ｂは、結果として得られたデバイスの高倍率光学共焦点像をそれぞれ示す。第１の層上のＧａＮＨＥＭＴは、ソース及びドレインにオーム性コンタクト（ソースウェーハ上でアニールされたＴｉ／Ａｌ／Ｍｏ／Ａｕ）を、ゲートにショットキ（Ｎｉ／Ａｕ）コンタクトを使用する。チャネル長及び幅、及びゲート幅は、それぞれ２０、１７０、及び５μｍである。各デバイスは、デバイス基板上の処理で電気的に相互接続されたそれぞれ１．２、１０、及び１５０μｍの厚さ、幅及び長さを持つＧａＮリボン（ＡｌＧａＮ／ＧａＮ／ＡｌＮの多層積重ねで構成された）を使用する。第２の層のＳＷＮＴＴＦＴは、それぞれ５０及び２００μｍのチャネル長及び幅と共に、ゲート誘電体にＳｉＯ２／エポキシを、ソース、ドレイン、及びゲートにＣｒ／Ａｕを使用する。ＳｉＭＯＳＦＥＴは、図５８に示されるものと同じ設計を使用する。Ｓｉ、ＳＷＮＴ、及びＧａＮの異なる組合せを使用して様々な他の３Ｄ−ＨＧＩデバイスを組み立てることができる（図６１及び６２）。図５９Ｃは、図５９Ａ及び５９Ｂのシステムの一般的なデバイスの電流−電圧特性を表す。全ての場合に、これらの特性は、ソースウェーハ上に製作されたものと同様である。ＧａＮＨＥＭＴは、−２．４±０．２Ｖの閾値電圧（Ｖｔｈ）、オン／オフ比＞１０ｅ、及び０．６±０．５ｍＳのトランスコンダクタンスを持つ。ＳＷＮＴ ＴＦＴは、Ｖｔｈ＝−５．３±１．５Ｖ、オン／オフ比＞１０ｓ、及び５．９±２．０ｃｍ２／Ｖｓの直線的移動度を持つ。ＳｉＭＯＳＦＥＴは、Ｖｔｈ＝０．２±０．３Ｖ、オン／オフ比＞１０４、及び５００±３０ｃｍ２／Ｖｓの直線的移動度を持つ。薄いＰＩ基板（２５μｍ）、デバイス（２．４μｍ）及びＰＩ／ＰＵ中間層（５μｍ）の使用の結果として起こるこれらのデバイスの興味ある態様は、機械的湾曲性であり、これは、可撓性エレクトロニクスでの応用に重要である。われわれは、図５９Ａの３Ｄ−ＨＧＩシステムのＳｉ、ＳＷＮＴ、及びＧａＮデバイスの実効トランスコンダクタンス（ｇｅｆｆ）を、曲げ半径の関数として評価した。曲げの無い状態でのトランスコンダクタンス（ｇｏｅｆｆ）に対して規格化されたようなこれらのデータを示す図５９Ｄは、３．７ｍｍまでの曲げ半径について安定した性能を示している。
[00236]これらの３Ｄ−ＨＧＩデバイスにおいて異なるレベル間に形成された電気相互接続は、興味ある回路能力をもたらすことができる。薄い重合体中間層は、リソグラフィで画定された開口の上及び中に金属線を蒸着することによって、これらの相互接続を容易に形成することができるようにする。図６０は、いくつかの例を示す。図６０Ａに示された第１のものは、３ＤＮＭＯＳインバータ（論理ゲート）であり、このインバータでは、駆動（Ｌ＝４μｍ、Ｗ＝２００μｍ）及び負荷（Ｌ＝４μｍ、Ｗ＝３０μｍ）ＳｉＭＯＳＦＥＴは、異なるレベルにある。５Ｖの供給電圧で、この二層インバータは、同様なトランジスタを使用する従来の平面インバータの性能（２５）に匹敵する、約２の利得を持った明確な伝達特性を示す。図６０Ｂは、プルアップとプルダウンの両方向の電流駆動能力を等しくするように設計（図６５）された集積化ｎチャネルＳｉＭＯＳＦＥＴ及びｐチャネルＳＷＮＴ ＴＦＴを使用した相補設計（ＣＭＯＳ）のインバータを示す。ＶＤＤ端子に５Ｖのバイアスで、ゲート電圧（入力）が０Ｖから５Ｖまで掃引される状態で集められた伝達曲線が、図６０Ａに表される。曲線の形及び利得（約７程度）は、数値的な回路シミュレーションと定性的に一致している（図６５）。第３の例として、われわれは、可撓性ＰＩ基板上にＳｉＭＯＳＦＥＴと一緒に集積化されたＧａＡｓ金属−半導体−金属（ＭＳＭ）赤外（ＩＲ）検出器（２６）を作って、能動ＩＲイメージャに使用され得る単位セルを製作する能力を実証した。この場合、ＳｉナノリボンＭＯＳＦＥＴの印刷されたアレイのある基板上に転写されたＧａＡｓの印刷されたナノリボン（それぞれ２７０ｎｍ、１００μｍ及び４００μｍの厚さ、幅及び長さ）が、ＭＳＭの基礎を形成する。これらのＧａＡｓナノリボンの端部に堆積された電極（Ｔｉ／Ａｕ＝５／７０ｎｍ）が、１０μｍの間隔を持った逆方向−逆方向ショットキダイオードを形成する。結果として得られた検出器セルは、回路シミュレーション（図６６）と一致して、ＩＲ照度の強さが増加するにつれて電流増加を示す（図６０Ｃ）。半導体の表面から反射される光を考慮しないで、８５０ｎｍの波長で約０．３０Ａ／Ｗの応答性が１から５Ｖまで観察される。このシステムは、また、１ｃｍ未満の曲率半径の湾曲性を示し、これは、広角度ＩＲ夜光イメージャ用の湾曲焦点面アレイのような先進システムのために有用であり得る。
[00237]印刷された半導体ナノ材料は、３Ｄ−ＨＧＩシステムに対する新しい取組み方法を提供し、様々な応用分野に重要な用途、すなわち、ここで報告されるシステムで暗示されるものだけでなく、集積化読出し及び感知エレクトロニクスを備えた超小型流体デバイス、異常な感知材料を従来のシリコンベースのエレクトロニクスと共に組み込む化学／生物センサシステム、及び化合物半導体の発光体をシリコン駆動エレクトロニクス又は超小型電気機械構造と組み合わせる光／光電子システムを含む他のものも含み得る。さらに、この方法の薄くて軽いプラスチック基板との適応性は、重要な特徴として異常な形状因子又は機械的可撓性を持つデバイスにさらなる好機をもたらす可能性がある。
[00238]材料及び方法：デバイス製作：シリコンデバイス：製作は、絶縁体ウェーハ（ＳＯＩ；６．０〜９．４×１０１４／ｃｍ３のドーピングレベルの２９０ｎｍ上部Ｓｉ層を持つＳｏｉｔｅｃｕｎｉｂｏｎｄ）上のシリコンを処理することによって、単結晶シリコンの接触ドープされた薄いリボンを画定することから始まる。第１のステップはリンのドーピングを含み、固体ソース及びスピン・オン・ドーパント（Ｆｉｌｍｔｒｏｎｉｃ、Ｐ５０９）、及びドーパントがシリコン中に拡散する場所を制御するためのマスクとしてのプラズマ増速化学蒸着（ＰＥＣＶＤ）ＳｉＯ２（Ｐｌａｓｍａｔｈｅｒｍ、３００ｎｍ、９００ｍＴｏｒｒ、３５０ｓｃｃｍ、２％ＳｉＨ４／Ｈｅ、７９５ｓｃｃｍＮＯ２、２５０℃）のフォトリソグラフィで画定された層を使用した。ドーピング後、フォトレジストのパターン形成された層を通してＳＦ６プラズマエッチングして、リボンを画定した。濃縮ＨＦ溶液（ＦｉｓｈｅｒＣｈｅｍｉｃａｌｓ）を用いて埋込み酸化物をアンダーカットエッチングして、ウェーハからリボンを解放した。この手順で、単結晶シリコンの接触ドープされたリボンの製作が完了した。次のステップで、ポリジメチルシロキサン（ＰＤＭＳ、Ａ：Ｂ＝１：１０、Ｓｙｌｇａｒｄ１８４、Ｄｏｗ Ｃｏｒｎｉｎｇ）の平らなエラストマスタンプをフォトレジストコーティングされたリボンと接触させ、次にスタンプを剥離することで、ウェーハからリボンを取り去り、そのリボンが疎水性ＰＤＭＳとフォトレジストの間のファンデルワールス力によってスタンプの表面に付着されたままにした。このようにウェーハからＤｓ−Ｓｉリボンを「インク付け」されたスタンプは、液体ＰＩ先駆物質、ポリアミド酸（Ｓｉｇｍａ＿ＡｌｄｒｉｃｈＩｎｃ．）の薄い層（約１．５μｍ）をスピンコーティングされた２５μｍのポリイミド（ＰＩ）薄板（Ｄｕｐｏｎｔ、Ｋａｐｔｏｎ１００Ｅ）に押し付けて張り付けられた。先駆物質を硬化し、ＰＤＭＳスタンプを剥がし、さらにフォトレジストを取り去ることで、リボンをＰＩ基板の表面上に埋め込まれ適切に付着されたままにした。ゲート誘電体層は、比較的低温２５０℃でＰＥＣＶＤによって堆積されたＳｉＯ２（厚さ約１００ｎｍ）の層から成った。フォトリソグラフィ及びＣＦ４プラズマエッチングで、シリコンのドープされたソース／ドレイン領域に開口を画定した。Ｃｒ／Ａｕ（５／１００ｎｍ、下から上に電子ビーム蒸着、ＴｅｍｅｓｃａｌＦＣ−１８００）のソース、ドレイン及びゲート電極は、フォトリソグラフィ及びウェットエッチングによって単一ステップで画定された。
[00239]ＧａＮデバイス：ＧａＮ微細構造は、ＧａＮのバルクウェーハ上にヘテロ構造［ＡｌＧａＮ（１８ｎｍ）／ＧａＮ（０．６μｍ）／ＡｌＮ（０．６μｍ）／Ｓｉ］で製作された。オーム性コンタクト領域は、ＡＺ５２１４フォトレジストで画定され、次に、ＲＩＥシステム中でＳｉＣｌ４プラズマを用いて浄化された。次に、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ（１５／６０／３５／５０ｎｍ）金属層が、電子ビーム蒸着（Ｔｉ／Ａｌ／Ｍｏ）及び熱蒸着（Ａｕ）によって堆積された。レジストを洗い流すことで、ＧａＮ上に残された金属コンタクトを完成した。Ｎ２雰囲気中での８５０℃、３０秒間の熱アニールでオーム性コンタクトを形成した。ＳｉＯ２（Ｐｌａｓｍａｔｈｅｒｍ、３００ｎｍ、９００ｍＴｏｒｒ、３５０ｓｃｃｍ、２％ＳｉＨ４／Ｈｅ、７９５ｓｃｃｍＮＯ２、２５０℃）及びＣｒ金属（電子ビーム蒸着装置、１５０ｎｍ）層が、後の誘導結合プラズマ（ＩＣＰ）エッチングのためのマスク材料として堆積された。フォトリソグラフィ、ウェットエッチング、及びＲＩＥ処理（５０ｍＴｏｒｒ、４０ｓｃｃｍＣＦ４、１００Ｗ、１４分）で、ＧａＮのリボンジオメトリが画定された。アセトンでフォトレジストを除去した後で、ＩＣＰドライエッチング（３．２ｍＴｏｒｒ、１５ｓｃｃｍＣｌ２、５ｓｃｃｍ Ａｒ、−１００Ｖバイアス、１４分）が使用されて、露出したＧａＮを除去し、さらにその後の異方性エッチングを容易にするようにＳｉ中まで僅かにエッチング（約１．５μｍ）した。次に、テトラメチルアンモニウムハイドロオキサイド（Ａｌｄｒｉｃｈ、１５０℃、４分３０秒）を使用してＧａＮの下からＳｉがエッチング除去された。サンプルは、３０秒間ＢＯＥ（６：１、ＮＨ４Ｆ：ＨＦ）に浸漬されてＰＥＣＶＤＳｉＯ２が除去され、さらに、新しい５０ｎｍ電子ビーム蒸着ＳｉＯ２層がＧａＮリボンの上に堆積された。次に、マザーウェーハからＧａＮリボンを「インク付け」されたＰＤＭＳスラブが、２μｍのポリウレタン（ＰＵ、Ｎｏｒｌａｎｄ ｏｐｔｉｃａｌ ａｄｈｅｓｉｖｅ、Ｎｏ．７３）をコーティングされたＰＩ薄板に押し付けて張り付けられた。サンプルは、ＰＵを硬化するためにＵＶ光（１７３μＷｃｍ−２）に１５分間さらされた。ＰＤＭＳを剥離し、ＢＯＥに２０秒間浸漬して電子ビームＳｉＯ２を除去することで、結果的に、ＧａＮ要素のプラスチック基板への転写となった。ネガティブフォトレジスト（ＡＺｎＬＯＦ２０２０）が、Ｎｉ／Ａｕ（８０／１８０ｎｍ）のショットキコンタクトをパターン形成するために使用された。フォトレジストは、ＡＺ剥離剤（ＫＷＩＫ、３０分間）で除去された。
[00240]ＳＷＮＴデバイス：化学蒸着法（ＣＶＤ）を使用して、ＳｉＯ２／Ｓｉウェーハ上に個々の単層カーボンナノチューブの無秩序ネットワークを成長させた。メタノールと用いて基板上に堆積されたフェリチン（ＳｉｇｍａＡｌｄｒｉｃｈ）は、触媒として使用された。供給ガスは、メタンであった（３００ｓｃｃｍ Ｈ２と共に１９００ｓｃｃｍ ＣＨ４）。炉中の融解石英チューブは、成長前に浄化のために高流量のＡｒガスでフラッシングされた。成長中に、温度は２０分間９００℃に保たれた。転写は、前に説明された印刷に似たプロセスと同様な手順か、厚いＡｕ層及びＰＩ先駆物質がチューブの付いたＳｉＯ２／Ｓｉ基板上にコーティングされる僅かに異なる方法かのどちらかを含んだ。ＰＩを硬化した後で、Ａｕ／ＰＩが剥がされた。薄いエポキシ層（ＳＵ８、１５０ｎｍ）をコーティングされた予めパターン形成されたデバイス基板にこの層を押し付けて張り付け、次に酸素反応性イオンエッチング及びウェットエッチングによってＰＩ及びＡｕ層をそれぞれ除去することで、転写を完了した。ボトムゲートデバイスの場合には、基板は、予めパターン形成されたゲート電極及び誘電体を支持した。特に、Ｃｒ／Ａｕ／Ｃｒ（２／１０／１０ｎｍ）のゲート電極は、フォトリソグラフィによってパターン形成され、次に、３００ｎｍＳｉＯ２が、ＰＥＣＶＤを使用して基板上に堆積された。Ｃｒ／Ａｕ（２／２０ｎｍ）のソース及びドレイン電極は、チューブの上に直接画定された。
[00241]３Ｄ回路：３Ｄ Ｓｉ ＮＭＯＳインバータ：多層デバイスは、同じ製作手順を繰り返し利用して組み立てられた。特に、ＰＩ先駆物質がデバイスの既存の層の上にスピン成形され、シリコンリボンが上に転写印刷された。次に、デバイスを製作するために同じプロセスが使用された。垂直金属相互接続のために、電極領域は、ＡＺ４６２０フォトレジスト層に開口をフォトパターニングし、次に、ＲＩＥシステム中でＣＦ４及びＯ２プラズマを使用して露出領域のＳｉＯ２及びＰＩをエッチング除去することによって、画定された。この領域中に３００ｎｍのＡｌを堆積することで、底にコンタクトを確立し、エッチングされたＳｉＯ２及びＰＩによって形成された階段状縁部を覆って電気連続接続を形成した。
[00242]ＳＷＮＴ及びＳｉ ＣＭＯＳインバータ：ＳＷＮＴデバイスは、チューブのネットワーク上にフォトリソグラフィで画定されたＡｕ（２０ｎｍ）のソース／ドレインコンタクトから成った。ＳｉＯ２（１００ｎｍ）／Ｓｉウェーハ基板がゲート誘電体及びゲートを形成した。次に、ＳＷＮＴトランジスタにフォトレジスト（ＡＺ５２１４）を選択的にコーティングした後で、エポキシ（ＳＵ８、５００ｎｍ）がこの基板上にスピンコーティングされた。エポキシを硬化するためのＵＶ露光後に、ドープされていないＳｉリボンが「インク付け」されたＰＤＭＳスラブは、基板に押し付けて張り付けられ、その後、ゆっくりした手操作剥離によって取り除かれて、転写印刷プロセスを完成した。シリコンデバイスのソース及びドレイン電極用のショットキコンタクトとして、Ｃｒ／Ａｕ（５／１００ｎｍ）が使用された。Ａｌ（１００ｎｍ）が、ＳＷＮＴとＳｉトランジスタを接続するために使用された。
[00243]Ｓｉ ＴＦＴと共に集積化されたＧａＡｓ ＭＳＭ ＩＲ検出器：ＧａＡｓウェーハ（ＩＱＥ Ｉｎｃ．、Ｂｅｔｈｌｅｈｅｍ、ＰＡ．）が、逆方向−逆方向ショットキダイオードを生成するために使用された。多層エピタキシャル層［Ｓｉドープされたｎ型ＧａＡｓ（１２０ｎｍ）／半絶縁性（ＳＩ）ＧａＡｓ（１５０ｎｍ）／ＡｌＡｓ（２００ｎｍ）／Ｓｉ−ＧａＡｓ］の付いたＧａＡｓの高品質バルクウェーハから、リボンが生成された。ｎ型ＧａＡｓのキャリア濃度は４×１０１７ｃｍ−３である。フォトレジストのマスクパターンの付いたＧａＡｓウェーハがエッチング液（４ｍＬＨ３ＰＯ４（８５ｗｔ％）、５２ｍＬ Ｈ２Ｏ２（３０ｗｔ％）、及び４８ｍＬ脱イオン水）で異方性エッチングされた。ＡｌＡｓ層は、エタノールで希釈されたＨＦ溶液（体積で１：２）でエッチング除去された。２ｎｍのＴｉ及び２８ｎｍのＳｉＯ２の層が電子ビーム蒸着装置で堆積された。次に、ＧａＡｓリボンがインク付けされたＰＤＭＳスタンプを、ＰＩ（厚さ１．５μｍ）をコーティングされたＳｉトランジスタの層に接触させた。ＰＤＭＳを剥がし、ＢＯＥエッチング液でＴｉ及びＳｉＯ２を除去することで、デバイス基板へのＧａＡｓの転写を完成した。ショットキコンタクト用の金属（Ｔｉ／Ａｕ＝５／７０ｎｍ）が電子ビーム蒸着によって堆積された。ＧａＡｓ逆方向−逆方向ショットキダイオードとＳｉＭＯＳＦＥＴの間の電気相互接続は、最初にＡＺ４６２０フォトレジストの層をパターン形成し、次に、ＲＩＥシステム中でＣＦ４及びＯ２プラズマを使用して開口を通してエッチングし、次に３００ｎｍのＡｌを堆積させることによって画定された。
[00244]デバイス特性：半導体パラメータ解析装置（Ａｇｉｌｅｎｔ、４１５５Ｃ）及び従来のプロービングステーションが、ダイオード及びトランジスタの電気特性のために使用された。ＩＲ応答は、８５０ｎＭの波長を持つＩＲＬＥＤ光源の下で測定された。
[00245]回路シミュレーション：ＣＭＯＳインバータの測定伝達曲線をシミュレーションと比較するために、ｎチャネルＳｉ ＭＯＳＦＥＴ及びｐチャネルＳＷＮＴＴＦＴ用のレベル２ＰＳＰＩＣＥモデルが実験的に生成された。このＰＳＰＩＣＥモデルは、図６５Ｂに示されたＳｉ ＮＭＯＳとＳＷＮＴ ＰＭＯＳの両方の測定ＩＶ曲線にぴったり合うように、抽出されたパラメータを用いてデフォルトＰＳＰＩＣＥＭＯＳＦＥＴモデル（ＭｂｒｅａｋＮ ａｎｄ ＭｂｒｅａｋＰ）に基づいて作られた。ＧａＡｓ ＭＳＭ光検出器用のＰＳＰＩＣＥモデルは、Ｓｉ ＭＯＳＦＥＴと直列に接続された逆方向−逆方向ショットキダイオードを使用して実験的に作られた。
[00246]実施例４のための参考文献
[00247]1. K. Banerjee, S. J. Souri, P. Kapur, K. C. Saraswat, Proc. IEEE, 89,602(2001).
[00248]2. S. F. Al-Sarawi, D. Abbott, P. D. Franzon, IEEE Trans.Components,Packaging, and Manufacturing Technology, Part B, 21, 2 (1998).
[00249]3. A. S. Brown, W. A. Doolittle, N. M. Jokerst, S. Kang, S. Huang, S. W.SeoMaterials Science and Engineering B 87, 317 (2001).
[00250]4. Y.-C. Tseng, P. Xuan, A. Javey, R. Malloy, Q. Wang, J. Bokor, H. Dai,Nanoletters 4, 123 (2004).
[00251]5. C. Joachim, J. K. Gimzewski, A. Aviram, Nature 408, 541 (2000).
[00252]6. G. Roelkens et al. Optics Express 13, 10102 (2005).
[00253]7. D. B. Strukov, K. K. Likharev, Nanotechnology 16, 888 (2005).
[00254]8. K. Vanhollebeke, I. Moerman, P. Van Daele, P. Demeester, Prog. Cryst.GrowthCharact. Mater. 41, 1 (2000).
[00255]9. H. Amano, N. Sawaki, I. Akasaki, Y. Toyoda, Appl. Phys. Lett. 48,353(1986).
[00256]10. T. Kuykendall, P. J. Pauzauskie, Y. Zhang, J. Goldberger, D.Sirbuly, J.Denlinger, P. Yang, Nature Materials 3, 524, (2004).
[00257]11. A. M. Morales, CM. Lieber, Science 279, 208 (1998).
[00258]12. M. Law, D. J. Sirbuly, J. C. Johnson, J. Goldberger, R. J. Saykally,P.Yang, Science 305, 1269 (2004).
[00259]13. J. Kong, H. T. Soh, A. M. Cassell, C. F. Quate and H. Dai, Nature395, 878(1998)
[00260]14. K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, Y. Zhang, S.V.Dubonos, I. V. Grigorieva, A. A. Firsov, Science 306, 666 (2004)..
[00261]15. Y. Huang, X. Duan, C. M. Lieber, Small 1, 1 (2005).
[00262]16. M. A. Meitl, Z. Zhu, V. Kumar, K. Lee, X. Feng, Y. Huang, R. G.Nuzzo, J.A. Rogers, Nature Materials 5, 33 (2006).
[00263]17. E. Menard, K. J. Lee, D. Y. Khang, R. G. Nuzzo, J. A. Rogers, Appl.Phys.Lett. 84, 5398 (2004).
[00264]18. Y. Sun, S. Kim, I. Adesida, J. A. Rogers, Appl. Phys. Lett. 87,083501(2005).
[00265]19. K. Lee, M. A. Meitl, V. Kumar, J.-H. Ahn, I. Adesida, J. A. Rogers,R. G.. Nuzzo, Appl. Phys. Lett, accepted.
[00266]20. S.-H. Hur, D.-Y. Khang, C. Kocabas, J. A. Rogers, Appl. Phys. Lett.85,5730 (2004).
[00267]21. Materials and Methods are available as supporting material onScienceOnline.
[00268]22. J. Dong, M. A. Meitl, E. Menard, P. Ferreira and J. A. Rogers,unpublished.
[00269]23. S. Linder, H. Baltes, F. Gnaedinger, and E. Doering: Proc. IEEEMicroEletro Mech. Systems 349, (1994).
[00270]24. J.-H. Ahn, H.-S. Kim, K. Lee, Z.-T. Zhu, E. Menard, R. G. Nuzzo, J.A.Rogers, IEEE Electron Devices Lett. 27, 460 (2006).
[00271]25. J.-H. Ahn, H.-S. Kim, K. Lee, Z.-T. Zhu, E. Menard, R. G. Nuzzo, J.A.Rogers, unpublished.
[00272]26. J. B. D. Soole, H. Schumacher, IEEE J. Quantum Electron. 27, 737(1991).
[00273]ポップアップアーキテクチャは、有用であるが実現するのが困難な特徴を埋め込む構造を集積化して、ある範囲のデバイスアーキテクチャ及び構造を可能にする１つである。機能性の電子的、光学的、機械的及び熱的形態を表現するのは、重要な能力デバイスを可能にするアーキテクチャである。簡潔さのために、われわれは以下で、支配的な動作モードの機能の観点から特定の実施形態を議論するが、多くの場合、システム設計は、明示的なデバイスレベルの性能結果を可能にするようにそのような効果の階層を利用する。
[00274]電子システム：この球体の最も直接的な形の実用は、高性能電子回路−可撓性システムレベルのアーキテクチャの中に高性能電子回路を集積化することから恩恵を受けるいくつかの魅力ある応用形状を備えるディスプレイ、感知要素、ＲＦ−ＩＤタグ−を直接埋め込む複雑な機械的にコンプライアントな電子デバイスを設計するために上述のアーキテクチャがする準備である。本明細書で開示される設計は、実現可能な機械的コンプライアンスの全範囲をかなり広げる。コンポーネントの平面集積化に基づいたデバイスに一般的な１％歪みの一般的な限界を遥かに超えて−許容できる機械的変形の範囲を広げることができる具体的なアーキテクチャの詳細を準備することを、システム設計レベルで可能にすることによって、そのようにする。機械的コンプライアンス(伸縮性)の他のもっと厳しい形状を可能にするだけでなく、名目的なシステムの高レベル歪み（ディスプレイ内の母線及び相互接続の組立てに適切な形状因子では、＞３０％）に耐えるように使用することができる最も簡単なシステム要素、すなわち相互接続の具体的なアーキテクチャを、実施例は示す。これらの利点は、図３１に示された例示のデバイス、すなわち、説明されたようなＧａＡｓＭＳＭ ＩＲ光検出器の形状因子によって示されるように、もっと複雑なデバイスレベルのコンポーネントにも同様に広げることができる。基本的に、複雑な電子システムの全ての機能コンポーネントは、本明細書で教示される方法を使用して設計特有の機械的コンプライアントな形状で集積化することができる。
[00275]光学コンポーネント及びシステム。光学コンポーネント、例えば導波路は、曲げに対して極端な感度で応答することができる。本方法及びシステムは、機械的な曲げを許容することができ、且つ、もっと重要なことには、機械的な曲げを利用して機能性能を利することができるようなデバイスのための新しいアーキテクチャを提供する。本明細書で開示された方法を直接利用することができる技術の例には、導波路形光カップラ及び関連した形の光スイッチ及びリミッタを含むがこれらに限定されない光コンポーネントの先進の形がある。集積化構造のシステムレベルの機械的な曲げ（圧縮又は伸張による）は、これらの機能性に影響を及ぼす直接手段を実現する。チャネル中の損失も同様に導波路の曲げ−コアモードからシースモードに制御可能なやり方で漏れを助長する高曲げ半径−に直接関係している。そのような効果は、様々なデバイスで直接利用することができる。例えば、図６７は、変形可能な基板に部分的に付着された光学微細構造の制御されたバックリングによって作られた導波路アレイを模式的に示す。図６７Ａは、コンポーネント３３０（例えば、光ファイバ又は他の伸びた微細構造のような導波路）を例えば接触印刷によって基板３０に取り付けることによって作られた光学デバイスを示す。取付けは、強く接着された接触領域３１０と、隆起領域３２０に対応する弱く接着された領域とを含む。変形と同時に、第２の電極はバックル状に曲がり、導波路の弱く接着された領域は基板から物理的に分離し、それによって隆起領域を生成する。デバイスは、かなり（５から５０％）の伸縮性の可能な導波路として簡単に動作することができる（図６７Ｂを参照されたい）。代わりに、バックリングジオメトリだけでなく導波路及び基板の屈折率も、デバイスが光スイッチとして動作するように選ばれることがあり、伸びた状態（図６７Ｂ）では光が通過することができるが、短くなった状態（図６７Ａ）では、バックル状導波路の高曲率のせいで通過できなくなる。
[00276]機械的機能システム。力学とエレクトロニクスの交わりは、いくつかの重要な種類の技術の基礎であり、−力センサの慣性及び他の形は、現在興味があり且つ広く使用される具体的な例を含む。本明細書で開示される方法及びシステムは、そのようなデバイスの新しい形を生成するための手段を与える。図６８は、機械システム、具体的には容量結合感知のための絡み合った多層アーキテクチャの代表的な例である。この例示のアーキテクチャは、力に関連した感知−先ず第１に慣性及び圧力測定−の重要な形を直接可能にする。各場合に、本明細書で開示された方法及びシステムは、小型で新しい形状因子システムへのこれらのデバイスの集積化を可能にしながら（例えば、新しいやり方での電子システムの集積化を可能にすることによって）、これらのデバイスの性能−先ず第１に最適感度の動的範囲及び領域−の多くのシステムレベルの態様を制御するための比較的直接的な手段を提供する。これらの構造は、確立されたＭＥＭＳをベースにした、この型のデバイスのための方法に好意を示す。図６８を参照すると、機械デバイス４００（例えば、加速度計／圧力センサ）は、変形可能な基板３０に部分的に付着された伝導性微細構造の制御されたバックリングによって生成される。電極４４０の隆起領域３２０が加速度又は圧力によってｚ方向に基板に対して変位するときに起こる、下の電極４５０と他の電極４４０の間のキャパシタンスの変化を監視することによって、このデバイスアーキテクチャは動作する。基板３０上に電極（下の電極４５０）を準備し、次に接触印刷で他の電極４４０を取り付けることによって、デバイス４００は作られる。取付けは、強く接着された接触領域３１０及び弱く接着された領域（例えば、３２０の下の領域）を含む。変形と同時に、第２の電極４４０はバックル状に曲がり、弱く接着された領域は基板から物理的に分離し、それによって隆起領域３２０を生成する。
[00277]熱機能デバイス。本発明によって提供されたポップアップ構造は、複雑な電子コンポーネントを熱的に分離することを可能にする新しい能力を産み出す。はっきりしたデバイスの種類は、熱に敏感な（この例では）２端子デバイスの直接集積化及び的確な熱的分離を実現しながら、制御、読出し、データ処理及び他の可能性をシステムに実現する高性能電子コンポーネントの集積化を必要とする長波長撮像システムのピクセル要素の一般的な設計を提供する。本発明によって教示される方法を使用して、この厳しいアーキテクチャに容易に到達する。この場合には、この機能電子コンポーネント−ピクセルを読み出すのに必要なＡＤ変換器など−をＩＲ敏感要素（適切な例には、Ｓｉ及び、Ｓｉ３Ｎ４メンブレンに支持された光抵抗性金属酸化物の薄膜多層があるがこれらに限定されない）の直ぐ近くに配置すること、すなわち、設計を簡単にし、且つ性能を高めることを可能にする特徴、が可能である。先ず第１に、本明細書に表されたシステム及びデバイスは、そのようなデバイス要素を非平面焦点アレイに集積化する能力を提供する。図６９は、変形可能な基板に部分的に付着された熱抵抗性微細構造の制御されたバックリングによって作られた熱デバイス５００（超小型ボロメータ）を示す。デバイス５００は、熱抵抗性材料５６０を含む電極５５０を接触印刷によって基板３０に取り付けることによって、作られる。取付けは、強く接着された接触領域３１０と、隆起領域３２０に対応する弱く接着された領域とを含む。変形と同時に、電極５５０はバックル状に曲がり、弱く接着された領域は基板から物理的に分離し、それによって、基板から大いに熱的に分離された隆起領域３２０を生成し、それによって正確な局部温度感知を可能にする。
[00278]米国特許出願第１１／１１５，９５４号、１１／１４５，５７４号、１１／１４５，５４２号、６０／８６３，２４８号、１１／４６５，３１７号、１１／４２３，２８７号、１１／４２３，１９２号、及び１１／４２１，６５４号は、これによって、本説明と矛盾しない程度に参照して本明細書に組み込まれる。
[00279]この出願を通して全ての参考文献、例えば、発行された、すなわち許可された特許又は同等物を含めた特許書類、特許出願公開、及び非特許文献書類、又は他のソース材料は、これによって、あたかも個々に参照して組み込まれたかのように、各文献がこの出願の開示と少なくとも部分的に矛盾しない程度に参照して（例えば、文献の部分的に矛盾する部分を除いて、部分的に矛盾する文献を参照して組み込む）、それらの全体が本明細書に組み込まれる。
[00280]本明細書で利用された用語及び表現は、限定の用語ではなく説明の用語として使用され、示され説明された特徴又はその部分の任意の同等物を排除するそのような用語及び表現を使用する意図は無く、請求される本発明の範囲内で様々な修正が可能であることは認められる。したがって、理解されるべきことであるが、本発明は、好ましい実施形態、例示の実施形態及び随意の特徴によって具体的に開示されたが、本明細書で開示された概念の修正及び変化は、当業者によって頼りにされる可能性があり、そのような修正物及び変形物は、添付の特許請求の範囲によって定義されるように本発明の範囲内であると考えられるべきである。本明細書で与えられた特定の実施形態は、本発明の有用な実施形態の例であり、また、当業者には明らかになることであるが、本発明は、本説明で明らかにされたデバイス、デバイスコンポーネント、方法ステップの多数の変形物を使用して実施される可能性がある。当業者には明らかなように、本方法に有用な方法及びデバイスは、多数の随意の組成及び処理要素及びステップを含むことができる。
[00281]本明細書で説明された、又は例示されたコンポーネントの全ての定式化又は組合せは、特に述べられなければ、本発明を実施するために使用されてもよい。
[00282]明細書においてある範囲、例えば、温度範囲、時間範囲、又は組成又は濃度範囲、が与えられたときはいつでも、与えられた範囲に含まれる全ての個々の値だけでなく、全ての中間の範囲及び部分範囲は、本開示に含まれる意図である。理解されることであろうが、本明細書の本説明に含まれる範囲又は部分範囲内のどんな部分範囲又は個々の値も、特許請求の範囲から除外されてもよい。
[00283]明細書で言及された全ての特許及び出版物は、本発明が関連する当業者の熟練のレベルを表している。本明細書で引用された文献は、公開日又は出願日の時点の最新技術を示すためにその全体が引用して本明細書に組み込まれ、さらに、必要であれば、この情報は、従来技術である特定の実施形態を除くために利用されてもよい意図である。例えば、物質の組成が特許請求されるとき、実施可能な記載が本明細書で引用された文献に与えられている化合物を含めて出願者の発明より前の当技術分野で知られた及び利用可能な化合物は、本明細書の物質請求の組成に含まれる意図でないと考えられるべきである。
[00284]本明細書で使用されるとき、「備える」は、「（一部として）含む」、「含有する」又は「で特徴付けられる」と同義であり、包括的又は大まかであり、追加の具陳されない要素又は方法ステップを除外しない。本明細書で使用されるとき、「から成る」は、請求要素で特定されないどんな要素、ステップ、又は成分も除外する。本明細書で使用されるとき、「から本質的に成る」は、請求項の基本的な新規な特徴に大いに影響を及ぼさない材料又はステップを除外しない。本明細書の各例において、「備える」、「から本質的に成る」及び「から成る」という用語のどれも、他の２つの用語のどちらと取り替えられてもよい。本明細書で例示的に説明された本発明は、本明細書で具体的に開示されなかった任意の１つ又は複数の要素、１つ又は複数の制限の無い状態で適切に実施される可能性がある。
[00285]当業者は理解するであろうが、具体的に例示されたもの以外の出発原料、生物材料、試薬、合成方法、精製方法、分析手法、検定方法、及び生物学的方法は、必要以上の実験に頼ることなしに、本発明の実施で利用されてもよい。任意のそのような材料及び方法のうちの当技術分野で知られた機能同等物全ては、本発明に含まれる意図である。利用された用語及び表現は、限定の用語ではなく説明の用語として使用され、示され説明された特徴又はその部分の任意の同等物を排除するそのような用語及び表現を使用する意図は無く、請求される本発明の範囲内で様々な修正が可能であることは認められる。したがって、理解されるべきことであるが、本発明は、好ましい実施形態及び随意の特徴によって具体的に開示されたが、本明細書で開示された概念の修正及び変化は、当業者によって頼りにされる可能性があり、そのような修正物及び変形物は添付の特許請求書によって定義されるように本発明の範囲内であると考えられる。
Figure 0005735585
Figure 0005735585

Claims (21)

  1. ２次元デバイスアレイにおいて、
    支持表面を有する伸縮性フレキシブル基板と、
    前記支持表面に支持された少なくとも一つのデバイスコンポーネントと、
    少なくとも２つの伸縮性相互接続部であって、前記少なくとも２つの伸縮性相互接続部の各々は、第１の端部、第２の端部、前記第１の端部と前記第２の端部との間にある中心部分を有し、前記少なくとも２つの伸縮性相互接続部は、前記支持表面の面において、前記少なくとも一つのデバイスコンポーネントに関して２つの異なる方向に向けられ、前記２次元デバイスアレイを形成する、前記少なくとも２つの伸縮性相互接続部と、
    を備え、
    前記少なくとも２つの伸縮性相互接続部の各々の前記第１の端部は、前記少なくとも一つのデバイスコンポーネントと電気的に接続状態にあり、
    前記少なくとも２つの伸縮性相互接続部の各々の前記中心部分は、少なくとも２つの曲がり形態領域と、前記少なくとも２つの曲がり形態領域間に配置された少なくとも１つの接触点とを備え、
    曲がり形態領域の各々は、直線でない形状を有し、前記伸縮性フレキシブル基板の前記支持表面と物理的に接触せず、
    前記少なくとも１つの接触点の各々は、前記伸縮性フレキシブル基板の前記支持表面と物理的な接触状態にある、２次元デバイスアレイ。
  2. 曲がり形態領域の各々は、湾曲されている、請求項１に記載の２次元デバイスアレイ。
  3. 前記少なくとも１つの接触点は、前記基板の前記支持表面に接着されている、請求項１に記載の２次元デバイスアレイ。
  4. 前記少なくとも１つのデバイスコンポーネントは、
    金属、半導体、絶縁体、圧電性材料、強誘電性材料、磁気歪材料、電気歪材料、超伝導体、強磁性材料及び熱電気材料から成るグループから選ばれた１つ又は複数の材料を備える、請求項１に記載の２次元デバイスアレイ。
  5. 前記少なくとも１つのデバイスコンポーネントは、電子デバイス、光学デバイス、光電子デバイス、機械デバイス、超小型電気機械デバイス、ナノ電気機械デバイス、超小型流体デバイス及び熱デバイスである、請求項１に記載の２次元デバイスアレイ。
  6. 前記少なくとも２つの伸縮性相互接続部は、調整可能なデバイスコンポーネントであり、前記調整可能なデバイスコンポーネントの各々は、前記少なくとも２つの曲がり形態領域によって与えられる前記中心部分の歪みのレベルに従って選択的に変化する少なくとも１つの電子特性、光学特性又は機械特性を持っている、請求項５に記載の２次元デバイスアレイ。
  7. 前記少なくとも２つの伸縮性相互接続部は、複数の伸縮性相互接続部であり、
    前記複数の伸縮性相互接続部のうち少なくとも１つは、前記支持表面と物理的な接続状態にある前記少なくとも１つの接触点と、前記少なくとも１つの接触点から延びている３以上の曲がり形態領域とを備える、請求項１に記載の２次元デバイスアレイ。
  8. 前記少なくとも２つの伸縮性相互接続部の各々は、前記第１の端部、前記第２の端部、或いは、前記第１の端部及び前記第２の端部の両方と電気的に接触する１つ又は複数のコンタクトパッドを更に備える、請求項１に記載の２次元デバイスアレイ。
  9. 前記少なくとも１つのデバイスコンポーネントは、前記１つ又は複数のコンタクトパッドと電気的に接触している、請求項８に記載の２次元デバイスアレイ。
  10. 前記少なくとも２つの伸縮性相互接続部は、コイル形状、しわ形状、バックル状形状及び／又は波状形態を有する、請求項１に記載の２次元デバイスアレイ。
  11. 前記少なくとも２つの曲がり形態領域の各々は、折畳み領域、凸形領域、凹形領域、及びこれらの任意の組合せを備える、請求項１に記載の２次元デバイスアレイ。
  12. 前記伸縮性フレキシブル基板は、エラストマ材料を備える、請求項１に記載の２次元デバイスアレイ。
  13. 前記少なくとも１つのデバイスコンポーネントは、複数のデバイスコンポーネントであり、前記少なくとも２つの伸縮性相互接続部は、複数の伸縮性相互接続部である、請求項１に記載の２次元デバイスアレイ。
  14. 前記２次元デバイスアレイは、グリッド形態、花模様形態、ブリッジ形態、又はこれらの任意の組合せを持っている、請求項１に記載の２次元デバイスアレイ。
  15. 前記複数のデバイスコンポーネントの１つ又は複数は、前記複数の伸縮性相互接続部によって、隣接のデバイスコンポーネントに接続されている、請求項１３に記載の２次元デバイスアレイ。
  16. 前記複数の伸縮性相互接続部のうち少なくとも１つは、他の前記複数の伸縮性相互接続部とは異なる方向に向けられている、請求項１５に記載の２次元デバイスアレイ。
  17. 前記２次元デバイスアレイの少なくとも一部分は、互いに平行な方向に並べられた前記複数の伸縮性相互接続部の２つ以上又は２つ以上の異なる方向に向けられた前記複数の伸縮性相互接続部の２つ以上を備える、請求項１３に記載の２次元デバイスアレイ。
  18. 前記２次元デバイスアレイは、２つ以上のデバイス層を備え、各デバイス層は、複数の前記デバイスコンポーネントと、複数の前記伸縮性相互接続部とを備える、請求項１３に記載の２次元デバイスアレイ。
  19. 前記伸縮性フレキシブル基板の前記支持表面の少なくとも一部分は、湾曲状、凹形、凸形又は半球形である、請求項１３に記載の２次元デバイスアレイ。
  20. 前記２次元デバイスアレイは、１つ又は複数の光検出器、フォトダイオードアレイ、ディスプレイ、発光デバイス、光起電力デバイス、センサアレイ、薄板状スキャナ、ＬＥＤディスプレイ、半導体レーザアレイ、光撮像システム、大面積電子デバイス、トランジスタアレイ、論理ゲートアレイ、マイクロプロセッサ又は集積回路、又はこれらの任意の組合せを備える、請求項１３に記載の２次元デバイスアレイ。
  21. 前記２次元デバイスアレイは、花模様形態を有し、前記少なくとも２つの伸縮性相互接続部は、複数の伸縮性相互接続部であり、前記複数の伸縮性相互接続部のうち少なくとも１つは、
    前記支持表面と物理的な接続状態にある少なくとも１つの接触点と、
    前記少なくとも１つの接触点から延びている３以上の曲がり形態領域と、
    を備える、請求項１３に記載の２次元デバイスアレイ。
JP2013131022A 2006-09-06 2013-06-21 ２次元デバイスアレイ Active JP5735585B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US82468306P 2006-09-06 2006-09-06
US60/824,683 2006-09-06
US94462607P 2007-06-18 2007-06-18
US60/944,626 2007-06-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009527564A Division JP5578509B2 (ja) 2006-09-06 2007-09-06 エラストマ基板に伸縮性コンポーネントを接着する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015084234A Division JP2015216365A (ja) 2006-09-06 2015-04-16 二次元伸縮性、湾曲性デバイス

Publications (2)

Publication Number Publication Date
JP2013239716A JP2013239716A (ja) 2013-11-28
JP5735585B2 true JP5735585B2 (ja) 2015-06-17

Family

ID=39158048

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009527564A Active JP5578509B2 (ja) 2006-09-06 2007-09-06 エラストマ基板に伸縮性コンポーネントを接着する方法
JP2013131022A Active JP5735585B2 (ja) 2006-09-06 2013-06-21 ２次元デバイスアレイ
JP2015084234A Pending JP2015216365A (ja) 2006-09-06 2015-04-16 二次元伸縮性、湾曲性デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009527564A Active JP5578509B2 (ja) 2006-09-06 2007-09-06 エラストマ基板に伸縮性コンポーネントを接着する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015084234A Pending JP2015216365A (ja) 2006-09-06 2015-04-16 二次元伸縮性、湾曲性デバイス

Country Status (7)

Country Link
EP (1) EP2064710A4 (ja)
JP (3) JP5578509B2 (ja)
KR (5) KR101612749B1 (ja)
CN (2) CN101681695B (ja)
MY (2) MY149475A (ja)
TW (3) TWI485863B (ja)
WO (1) WO2008030960A2 (ja)

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
CN104716170B (zh) 2004-06-04 2019-07-26 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
MY149190A (en) 2006-09-20 2013-07-31 Univ Illinois Release strategies for making transferable semiconductor structures, devices and device components
KR101519038B1 (ko) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
KR101755207B1 (ko) 2008-03-05 2017-07-19 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 펴고 접을 수 있는 전자장치
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
WO2010036807A1 (en) 2008-09-24 2010-04-01 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells
US9545216B2 (en) 2011-08-05 2017-01-17 Mc10, Inc. Catheter balloon methods and apparatus employing sensing elements
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9119533B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
WO2010056857A2 (en) * 2008-11-12 2010-05-20 Mc10, Inc. Extremely stretchable electronics
US8506867B2 (en) 2008-11-19 2013-08-13 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
JP2012515436A (ja) * 2009-01-12 2012-07-05 エムシー１０ インコーポレイテッド 非平面撮像アレイの方法及び応用
EP2392196B1 (en) 2009-01-30 2018-08-22 IMEC vzw Stretchable electronic device
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
FR2947063B1 (fr) 2009-06-19 2011-07-01 Commissariat Energie Atomique Retroprojecteur
US8261660B2 (en) 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
KR101077789B1 (ko) 2009-08-07 2011-10-28 한국과학기술원 Ｌｅｄ 디스플레이 제조 방법 및 이에 의하여 제조된 ｌｅｄ 디스플레이
KR101113692B1 (ko) 2009-09-17 2012-02-27 한국과학기술원 태양전지 제조방법 및 이에 의하여 제조된 태양전지
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
WO2011087301A2 (ko) 2010-01-15 2011-07-21 성균관대학교산학협력단 기체 및 수분 차단용 그래핀 보호막, 이의 형성 방법 및 그의 용도
US8450779B2 (en) * 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
EP2544598B1 (en) 2010-03-12 2020-05-06 The Board of Trustees of the University of Illionis Waterproof stretchable optoelectronics
EP2974673B1 (en) 2010-03-17 2017-03-22 The Board of Trustees of the University of Illionis Implantable biomedical devices on bioresorbable substrates
CN103181025A (zh) 2010-04-12 2013-06-26 塔夫茨大学 丝电子部件
AU2011308078B2 (en) * 2010-09-27 2015-10-01 Techtonic Pty Ltd Undulatory structures
CN102001622B (zh) * 2010-11-08 2013-03-20 中国科学技术大学 空气桥式纳米器件的制备方法
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
EP2681538B1 (en) 2011-03-11 2019-03-06 Mc10, Inc. Integrated devices to facilitate quantitative assays and diagnostics
TWI455341B (zh) * 2011-03-21 2014-10-01 Motech Ind Inc Method for manufacturing solar cells
EP2699418B1 (en) * 2011-04-18 2018-03-28 adidas AG Process and apparatus for continuously encapsulating elongated components
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
CN102244015B (zh) * 2011-06-17 2012-12-19 华中科技大学 一种在预拉伸的弹性基板上进行柔性电子图案化的方法
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
EP2786131B1 (en) 2011-09-01 2018-11-07 Mc10, Inc. Electronics for detection of a condition of tissue
JP6277130B2 (ja) 2011-10-05 2018-02-14 エムシーテン、インコーポレイテッド 医療用の装置およびそれの製造方法
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
FR2985371A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
US8492208B1 (en) 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
CN102610534A (zh) * 2012-01-13 2012-07-25 华中科技大学 一种可伸缩rfid电子标签及其制造方法
KR102034575B1 (ko) * 2012-03-19 2019-10-21 루미리즈 홀딩 비.브이. 인광체의 도포 전 및 후의 발광 장치들에 대한 싱귤레이션
CN102610672A (zh) * 2012-03-23 2012-07-25 合肥工业大学 一种异质结型光电探测器及其制备方法
CN105283122B (zh) 2012-03-30 2020-02-18 伊利诺伊大学评议会 可共形于表面的可安装于附肢的电子器件
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9247637B2 (en) 2012-06-11 2016-01-26 Mc10, Inc. Strain relief structures for stretchable interconnects
WO2014007871A1 (en) 2012-07-05 2014-01-09 Mc10, Inc. Catheter device including flow sensing
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
CN102903841B (zh) * 2012-09-18 2015-09-09 中国科学院宁波材料技术与工程研究所 一种温度控制的磁电子器件、其制备方法及应用
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP2016500869A (ja) 2012-10-09 2016-01-14 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 衣類と一体化されたコンフォーマル電子回路
CN102983791A (zh) * 2012-10-26 2013-03-20 苏州大学 温差交流发电装置及其发电方法
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102051519B1 (ko) 2013-02-25 2019-12-03 삼성전자주식회사 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법
AU2014250792B2 (en) 2013-04-12 2018-05-10 The Board Of Trustees Of The University Of Illinois Materials, electronic systems and modes for active and passive transience
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
CA2920485A1 (en) 2013-08-05 2015-02-12 Mc10, Inc. Flexible temperature sensor including conformable electronics
CA2925387A1 (en) 2013-10-07 2015-04-16 Mc10, Inc. Conformal sensor systems for sensing and analysis
CN103560157B (zh) * 2013-11-19 2016-02-24 中国科学院上海微系统与信息技术研究所 应变结构及其制作方法
KR102365120B1 (ko) 2013-11-22 2022-02-18 메디데이타 솔루션즈, 인코포레이티드 심장 활동 감지 및 분석용 등각 센서 시스템
EP3092661A4 (en) 2014-01-06 2017-09-27 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
KR20160129007A (ko) 2014-03-04 2016-11-08 엠씨10, 인크 전자 디바이스를 위한 다부분 유연성 봉지 하우징
CA2941248A1 (en) 2014-03-12 2015-09-17 Mc10, Inc. Quantification of a change in assay
CN103869607A (zh) * 2014-03-18 2014-06-18 无锡中微掩模电子有限公司 二元掩模铬金属膜去除方法
US10410862B2 (en) 2014-05-02 2019-09-10 Synopsys, Inc. 3D TCAD simulation
US10207916B2 (en) 2014-05-28 2019-02-19 3M Innovative Properties Company MEMS devices on flexible substrate
BR112015015380A2 (pt) 2014-07-11 2017-07-11 Intel Corp dispositivos eletrônicos inclináveis e estiráveis e métodos
CN117198903A (zh) * 2014-07-20 2023-12-08 艾克斯展示公司技术有限公司 用于微转贴印刷的设备及方法
KR102161644B1 (ko) 2014-08-20 2020-10-06 삼성디스플레이 주식회사 스트레쳐블 표시 패널 및 이를 포함하는 표시 장치
CN104153128B (zh) * 2014-08-26 2017-03-08 青岛大学 一种基于有序排列扭曲结构柔性可拉伸器件的制备方法
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US9398705B2 (en) * 2014-12-02 2016-07-19 Flextronics Ap, Llc. Stretchable printed electronic sheets to electrically connect uneven two dimensional and three dimensional surfaces
US9991326B2 (en) 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
KR102356697B1 (ko) * 2015-01-15 2022-01-27 삼성디스플레이 주식회사 신축성 표시 장치 및 그의 제조 방법
KR102456698B1 (ko) 2015-01-15 2022-10-19 삼성디스플레이 주식회사 신축성 표시 장치
KR102320382B1 (ko) 2015-01-28 2021-11-02 삼성디스플레이 주식회사 전자 장치
EP3258837A4 (en) 2015-02-20 2018-10-10 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
KR102335807B1 (ko) * 2015-03-10 2021-12-08 삼성디스플레이 주식회사 표시 장치
KR102385327B1 (ko) * 2015-04-06 2022-04-12 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
EP3304430A4 (en) 2015-06-01 2019-03-06 The Board of Trustees of the University of Illionis MINIATURIZED ELECTRONIC SYSTEMS HAVING WIRELESS POWER CAPACITIES AND NEAR FIELD COMMUNICATION
JP2018524566A (ja) 2015-06-01 2018-08-30 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 代替的ｕｖセンシング手法
US10026721B2 (en) 2015-06-30 2018-07-17 Apple Inc. Electronic devices with soft input-output components
US9841548B2 (en) 2015-06-30 2017-12-12 Apple Inc. Electronic devices with soft input-output components
CN105049033B (zh) * 2015-07-01 2017-11-24 东南大学 基于砷化镓基低漏电流双悬臂梁开关的或非门
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
WO2017031129A1 (en) 2015-08-19 2017-02-23 Mc10, Inc. Wearable heat flux devices and methods of use
WO2017059215A1 (en) 2015-10-01 2017-04-06 Mc10, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
DE102015014256B4 (de) 2015-11-05 2020-06-18 Airbus Defence and Space GmbH Mikroelektronisches Modul zur Reinigung einer Oberfläche, Modularray und Verfahren zur Reinigung einer Oberfläche
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
WO2017085849A1 (ja) * 2015-11-19 2017-05-26 三井金属鉱業株式会社 誘電体層を有するプリント配線板の製造方法
CN105405983B (zh) * 2015-12-14 2017-05-10 吉林大学 具有周期性规则褶皱结构的可拉伸有机电致发光器件
CN106920800B (zh) * 2015-12-25 2019-07-23 昆山工研院新型平板显示技术中心有限公司 柔性显示器件及其形成方法
WO2017147052A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, devices, and method for on-body data and power transmission
CN108781313B (zh) 2016-02-22 2022-04-08 美谛达解决方案公司 用以贴身获取传感器信息的耦接的集线器和传感器节点的系统、装置和方法
KR102455039B1 (ko) * 2016-03-18 2022-10-17 삼성디스플레이 주식회사 신축성 디스플레이 장치
US11154235B2 (en) 2016-04-19 2021-10-26 Medidata Solutions, Inc. Method and system for measuring perspiration
ITUA20162943A1 (it) * 2016-04-27 2017-10-27 Pilegrowth Tech S R L Metodo per la fabbricazione industriale di una struttura a semiconduttore a ridotto incurvamento.
CN109073951B (zh) * 2016-05-31 2022-05-13 伊英克公司 可伸展的电光显示器
US10002222B2 (en) * 2016-07-14 2018-06-19 Arm Limited System and method for perforating redundant metal in self-aligned multiple patterning
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
CN106229038B (zh) * 2016-09-07 2017-10-24 东华大学 一种基于多级结构石墨烯的可拉伸透明导电弹性体的制备方法
JP2018060932A (ja) * 2016-10-06 2018-04-12 ローム株式会社 Ｌｅｄパッケージ
CA3040514A1 (en) 2016-10-20 2018-04-26 Quantum Diamond Technologies Inc. Methods and apparatus for magnetic particle analysis using wide-field diamond magnetic imaging
JP2018078272A (ja) * 2016-10-31 2018-05-17 スリーエム イノベイティブ プロパティズ カンパニー 三次元形状熱伝導性成形体、及びその製造方法
CN106601933B (zh) * 2016-12-12 2018-02-23 吉林大学 一种具有规则褶皱结构的可拉伸电子器件的制备方法
EP3559668B1 (en) 2016-12-23 2023-07-19 Quantum Diamond Technologies Inc. Methods and apparatus for magnetic multi-bead assays
DE102017100053A1 (de) 2017-01-03 2018-07-05 Infineon Technologies Ag Rahmenmontage nach Folienexpansion
WO2018153421A2 (en) * 2017-02-24 2018-08-30 Flexucell Aps Light emitting transducer
JP2018179501A (ja) * 2017-04-03 2018-11-15 日本精工株式会社 近接覚センサ
US10522973B2 (en) * 2017-04-12 2019-12-31 Sense Photonics, Inc. Beam shaping for ultra-small vertical cavity surface emitting laser (VCSEL) arrays
US20180323239A1 (en) * 2017-05-03 2018-11-08 Innolux Corporation Display device
CN107248518B (zh) 2017-05-26 2020-04-17 京东方科技集团股份有限公司 光电传感器及其制作方法、显示装置
JP7190453B2 (ja) * 2017-06-12 2022-12-15 スリーエム イノベイティブ プロパティズ カンパニー 伸縮性導体
WO2019012345A1 (en) * 2017-07-14 2019-01-17 King Abdullah University Of Science And Technology FLEXIBLE AND STRETCH IMAGER, METHOD FOR MANUFACTURING FLEXIBLE, STABLE IMAGER, AND METHOD FOR USING IMAGING DEVICE HAVING FLEXIBLE AND STRETCH IMAGER
EP3662293B1 (en) 2017-07-31 2022-09-07 Quantum Diamond Technologies Inc. Sensor system comprising a sample cartridge including a flexible membrane for supporting a sample
CN107634054A (zh) * 2017-09-18 2018-01-26 天津大学 柔性衬底上硅纳米膜转数字逻辑反相器及其制作方法
US10205303B1 (en) * 2017-10-18 2019-02-12 Lumentum Operations Llc Vertical-cavity surface-emitting laser thin wafer bowing control
EP3709775A4 (en) * 2017-11-07 2021-08-04 Dai Nippon Printing Co., Ltd. EXTENSIBLE CIRCUIT SUBSTRATE AND ARTICLE
CN108009317A (zh) * 2017-11-09 2018-05-08 武汉大学 一种复合材料的热导率研究仿真和建模方法
US11559438B2 (en) 2017-11-15 2023-01-24 Smith & Nephew Plc Integrated sensor enabled wound monitoring and/or therapy dressings and systems
CN109859623B (zh) * 2017-11-30 2021-05-18 云谷（固安）科技有限公司 阵列基板及其制备方法及显示屏
KR101974575B1 (ko) * 2017-12-01 2019-05-02 포항공과대학교 산학협력단 싱크로트론 엑스선을 이용한 초소형 다중 경사 구조체 제조 방법
CN108417592A (zh) * 2018-02-12 2018-08-17 中国科学院半导体研究所 红外成像器件及其制备方法、仿生红外球面相机
KR102077306B1 (ko) * 2018-02-14 2020-02-13 광운대학교 산학협력단 실시간 당 모니터링 센서 시스템 및 저온 용액 공정에 기반한 당센서의 제조 방법
CN109346504B (zh) * 2018-09-30 2021-06-29 云谷（固安）科技有限公司 柔性显示面板及显示装置
CN109437091A (zh) * 2018-10-23 2019-03-08 中山大学 一种在弹性衬底上制备微纳结构的方法
CN111148364B (zh) * 2018-11-05 2021-01-26 北京梦之墨科技有限公司 一种柔性可拉伸电路及其制作方法
WO2020123367A1 (en) * 2018-12-10 2020-06-18 Corning Incorporated Dynamically bendable automotive interior display systems
CN109671869B (zh) * 2018-12-12 2020-06-16 武汉华星光电半导体显示技术有限公司 复合膜层的制作方法及显示器件
CN109637366B (zh) * 2018-12-28 2020-10-09 厦门天马微电子有限公司 治具和显示模组的弯折方法
CN111724676B (zh) * 2019-03-21 2022-09-02 昆山工研院新型平板显示技术中心有限公司 可拉伸导线及其制作方法和显示装置
CN110393507B (zh) * 2019-08-01 2020-12-25 清华大学 柔性可延展电子器件的结构设计及其制造方法
CN110797148B (zh) * 2019-10-08 2021-07-30 上海交通大学 适用于无绝缘线圈的超导带材、无绝缘线圈及其制备方法
CN110683508B (zh) * 2019-10-18 2023-05-23 北京元芯碳基集成电路研究院 一种碳纳米管平行阵列的制备方法
CN110808295B (zh) * 2019-11-11 2021-04-23 重庆中易智芯科技有限责任公司 一种三维电致伸缩收集电极的半导体探测器及其制备方法
CN110697646A (zh) * 2019-11-22 2020-01-17 上海幂方电子科技有限公司 一种电子皮肤及其制备方法
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
CN111063658B (zh) * 2019-12-30 2020-09-29 清华大学 柔性可延展的电子器件的制造方法
US20230119125A1 (en) * 2020-02-12 2023-04-20 Rayleigh Solar Tech Inc. High performance perovskite solar cells, module design, and manufacturing processes therefor
GB2593864B (en) * 2020-02-28 2023-01-04 X Fab France Sas Improved transfer printing for RF applications
CN112967971B (zh) * 2020-05-27 2023-04-18 重庆康佳光电技术研究院有限公司 一种Micro-LED的转移基板及其制备方法
KR102393781B1 (ko) * 2020-07-07 2022-05-04 서울대학교산학협력단 유연 소자
CN112133198B (zh) * 2020-09-29 2022-04-22 厦门天马微电子有限公司 可拉伸显示面板及可拉伸显示装置
CN112606585B (zh) * 2020-12-02 2022-05-31 潍坊歌尔微电子有限公司 器件转印处理方法及微型麦克风防尘装置转印处理方法
KR102591096B1 (ko) * 2020-12-15 2023-10-18 연세대학교 산학협력단 인장 변형을 이용한 광 검출기 제조 방법, 이에 의해 제조되는 광 검출기, 및 그 제조 장치
KR102553142B1 (ko) * 2021-06-25 2023-07-06 경희대학교 산학협력단 감도 향상 구조를 갖는 전도성 고분자 복합재 기반 압저항 압력센서 및 그 제조방법
KR102582188B1 (ko) * 2021-07-22 2023-09-26 한국과학기술원 레이저 커팅된 플라스틱 기판을 활용한 신축 유기 발광 다이오드 및 그 제작 방법
CN113542755B (zh) * 2021-07-27 2022-06-21 展讯通信（上海）有限公司 二维楔形遮罩的产生方法及系统
US12091357B2 (en) 2021-08-05 2024-09-17 Corning Incorporated Dynamically bendable automotive interior display systems
WO2023023976A1 (zh) * 2021-08-25 2023-03-02 京东方科技集团股份有限公司 射频微电子机械开关、射频装置
CN114286513B (zh) * 2021-11-30 2024-02-06 通元科技(惠州)有限公司 一种非对称预应力消除型led背板及其制作方法
CN114355489B (zh) * 2022-01-13 2023-05-16 西华大学 一种基于dmd数字光刻的曲面复眼透镜及其制备方法
KR102711952B1 (ko) 2022-01-20 2024-09-27 국립공주대학교 산학협력단 물결 모양 배선 및 이의 제조방법
WO2023137539A1 (en) * 2022-01-21 2023-07-27 Decorby Raymond Monolithic optical pressure sensors and transducers
WO2023187834A1 (en) * 2022-03-30 2023-10-05 Council Of Scientific And Industrial Research Method for fabricating silicon chip carriers using wet bulk micromachining for ir detector applications

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763864A (en) * 1980-09-29 1982-04-17 Messerschmitt Boelkow Blohm Solar battery mechanism
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US5086785A (en) * 1989-08-10 1992-02-11 Abrams/Gentille Entertainment Inc. Angular displacement sensors
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5375397B1 (en) * 1993-06-22 1998-11-10 Robert J Ferrand Curve-conforming sensor array pad and method of measuring saddle pressures on a horse
JPH08298334A (ja) * 1995-04-26 1996-11-12 Mitsubishi Electric Corp 太陽電池板
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
DE19637626A1 (de) * 1996-09-16 1998-03-26 Bosch Gmbh Robert Flexible Leiterbahnverbindung
FR2786037B1 (fr) * 1998-11-16 2001-01-26 Alstom Technology Barre de conduction electrique de type blinde pour poste electrique haute tension
US6150602A (en) * 1999-05-25 2000-11-21 Hughes Electronics Corporation Large area solar cell extended life interconnect
EP1198852B1 (en) * 1999-07-21 2009-12-02 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display
JP2001352089A (ja) * 2000-06-08 2001-12-21 Showa Shell Sekiyu Kk 熱膨張歪み防止型太陽電池モジュール
US6743982B2 (en) * 2000-11-29 2004-06-01 Xerox Corporation Stretchable interconnects using stress gradient films
GB0029312D0 (en) * 2000-12-01 2001-01-17 Philips Corp Intellectual Pty Flexible electronic device
KR20020093113A (ko) * 2001-03-06 2002-12-12 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이 디바이스
US7273987B2 (en) * 2002-03-21 2007-09-25 General Electric Company Flexible interconnect structures for electrical devices and light sources incorporating the same
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
JP2003323741A (ja) 2002-04-30 2003-11-14 National Institute Of Advanced Industrial & Technology 光学的メモリ
US7491892B2 (en) * 2003-03-28 2009-02-17 Princeton University Stretchable and elastic interconnects
US20050227389A1 (en) * 2004-04-13 2005-10-13 Rabin Bhattacharya Deformable organic devices
US7465678B2 (en) * 2003-03-28 2008-12-16 The Trustees Of Princeton University Deformable organic devices
GB0323285D0 (en) * 2003-10-04 2003-11-05 Koninkl Philips Electronics Nv Device and method of making a device having a patterned layer on a flexible substrate
WO2005098969A1 (ja) * 2004-04-08 2005-10-20 Sharp Kabushiki Kaisha 太陽電池及び太陽電池モジュール
US7521292B2 (en) * 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
CN104716170B (zh) * 2004-06-04 2019-07-26 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
US7629691B2 (en) * 2004-06-16 2009-12-08 Honeywell International Inc. Conductor geometry for electronic circuits fabricated on flexible substrates
FR2875339B1 (fr) * 2004-09-16 2006-12-08 St Microelectronics Sa Transistor mos a grille deformable
US20060132025A1 (en) * 2004-12-22 2006-06-22 Eastman Kodak Company Flexible display designed for minimal mechanical strain
US20060160943A1 (en) * 2005-01-18 2006-07-20 Weir James P Water-based flock adhesives for thermoplastic substrates
CN2779218Y (zh) * 2005-02-01 2006-05-10 广德利德照明有限公司 一种管状led装饰灯的连接导线
MY152238A (en) * 2005-06-02 2014-09-15 Univ Illinois Printable semiconductor structures and related methods of making and assembling
JP7099160B2 (ja) 2018-08-10 2022-07-12 住友電気工業株式会社 光ファイバの製造方法
US11394720B2 (en) 2019-12-30 2022-07-19 Itron, Inc. Time synchronization using trust aggregation

Also Published As

Publication number Publication date
KR20180002083A (ko) 2018-01-05
KR20090086199A (ko) 2009-08-11
KR20160140962A (ko) 2016-12-07
KR101612749B1 (ko) 2016-04-27
KR101453419B1 (ko) 2014-10-23
TWI485863B (zh) 2015-05-21
WO2008030960A2 (en) 2008-03-13
JP2013239716A (ja) 2013-11-28
KR20150003308A (ko) 2015-01-08
KR102087337B1 (ko) 2020-03-11
KR20140043244A (ko) 2014-04-08
TW201434163A (zh) 2014-09-01
MY149475A (en) 2013-08-30
JP5578509B2 (ja) 2014-08-27
CN101681695A (zh) 2010-03-24
WO2008030960A3 (en) 2008-07-24
TWI587527B (zh) 2017-06-11
KR101814683B1 (ko) 2018-01-05
CN103213935B (zh) 2017-03-01
JP2010503238A (ja) 2010-01-28
EP2064710A2 (en) 2009-06-03
KR101689747B1 (ko) 2016-12-27
TW200836353A (en) 2008-09-01
TWI654770B (zh) 2019-03-21
CN103213935A (zh) 2013-07-24
EP2064710A4 (en) 2011-05-04
CN101681695B (zh) 2013-04-10
TW201735380A (zh) 2017-10-01
JP2015216365A (ja) 2015-12-03
MY172115A (en) 2019-11-14

Similar Documents

Publication Publication Date Title
JP5735585B2 (ja) ２次元デバイスアレイ
US10355113B2 (en) Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP6574157B2 (ja) ゴム基板上での高パフォーマンスエレクトロニクスのための伸縮性単結晶シリコン
KR101746412B1 (ko) 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150416

R150 Certificate of patent or registration of utility model

Ref document number: 5735585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250