JP5713044B2 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP5713044B2 JP5713044B2 JP2013084558A JP2013084558A JP5713044B2 JP 5713044 B2 JP5713044 B2 JP 5713044B2 JP 2013084558 A JP2013084558 A JP 2013084558A JP 2013084558 A JP2013084558 A JP 2013084558A JP 5713044 B2 JP5713044 B2 JP 5713044B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- adder
- deviation
- value
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 claims description 14
- 230000003252 repetitive effect Effects 0.000 claims description 7
- 230000004069 differentiation Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 38
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000004043 responsiveness Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
- G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/01—Arrangements for reducing harmonics or ripples
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4283—Arrangements for improving power factor of AC input by adding a controlled rectifier in parallel to a first rectifier feeding a smoothing capacitor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
この発明は、制御入力に基づいて動作し、周期的に変動する可観測量が得られる、制御の対象となるシステム(以下「制御対象システム」と称する)に対し、可観測量に基づいて制御入力を出力する技術に関する。
交流電源から負荷へ負荷電流が流れるとき、一般的には負荷電流にいわゆる高調波成分が発生する。かかる高調波成分はいわゆる高調波障害の原因であって、これを低減することがよく知られた課題となっている。
当該課題を解決するための一つの手法として、アクティブフィルタが提案されている。アクティブフィルタは、負荷電流の高調波成分が交流電源へ流出させない動作を行う。
例えば並列形アクティブフィルタは、交流電源に対して連系リアクトルを介して接続される。並列形アクティブフィルタから補償電流を流すことによって、交流電源に流れる電源電流の高調波成分が低減される。
並列形アクティブフィルタにこのような機能を果たさせるために、並列形アクティブフィルタを制御する制御入力が必要となる。
並列アクティブフィルタは上記のように負荷と共に交流電源に接続される。よって、連系リアクトルを含めた並列アクティブフィルタと、負荷とを纏めて、制御対象システムとして把握することができる。
並列アクティブフィルタは制御入力に基づいて動作するのであるから、当該制御対象システムも当該制御入力に基づいて動作すると把握される。
また交流電源の電源位相に応じて補償電流は変動する。よって上記制御対象システムでは補償電流という周期的に変動する可観測量が得られる。
当該制御入力は、補償電流についての指令値及び検出値(以下それぞれ「補償電流指令値」「補償電流検出値」と称する)との偏差に基づいて決定される。
従って、上記制御対象システムは、周期的に変動する可観測量に基づいて決定される制御入力に基づいて動作する、と一般化して把握することができる。
上述のように、並列アクティブフィルタの制御入力は、補償電流指令値と補償電流検出値の偏差に基づく。より具体的には偏差の積分値の定数倍と、偏差を電源位相に対応して累加した結果の定数倍との和として、制御入力が求められていた。
しかしながら、このようにして得られた制御入力では、高次高調波成分を相殺する効果が不十分であった。
そこでこの発明は、可観測量(上述の例では「補償電流」)の目標値(上述の例では「補償電流指令値」)の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して制御入力を、引いては可観測量を、応答性よく追従させることを目的とする。
この発明は、制御入力(Vid,Viq)に基づいて動作し、周期的に変動する可観測量(id,iq)が得られる制御対象システム(2,4,6,8)に対し、前記可観測量に基づいて前記制御入力を出力する制御装置(7)である。
そしてその第1の態様は、前記可観測量の目標値であって周期的に変動する指令値(id*,iq*)と、前記可観測量との偏差に対して、少なくとも比例積分制御を行う偏差処理部(714,715)と、前記偏差処理部の出力(ido,iqo)を前記指令値の周期毎に積算して前記制御入力を生成する積算部(716,717,718,719)とを備える。
そして、前記偏差処理部(714,715)は、前記指令値(id*,iq*)と前記可観測量(id,iq)との偏差に対して第1ゲイン(Kpd,Kpq)を乗算した結果(idp,iqp)を出力する比例演算器(714p,715p)と、前記偏差の積分に第2ゲイン(Kid,Kiq)を乗算した値(idi,iqi)を出力する積分演算器(714i,715i)と、少なくとも前記比例演算器の出力と前記積分演算器の出力とを加算して出力する第1加算器(714s,715s)とを有する。
前記積算部は、前記第1加算器の出力を前記指令値の周期毎に繰返して累加し、当該累加の結果に第3ゲイン(Krd,Krq)を乗算した結果(idr1,iqr1)を出力する繰返し制御器(716,717)と、前記第1加算器の出力と、前記繰返し制御器の出力とを加算して、前記制御入力(Vid,Viq)を出力する第2加算器(718,719)とを備える。
この発明にかかる制御装置の第2の態様は、その第1の態様であって、前記制御対象システム(2,4,6,8)が起動後、所定時間が経過してから前記積分演算器(714i,715i)が動作する。
この発明にかかる制御装置の第3の態様は、その第1の態様又は第2の態様であって、前記偏差処理部(714,715)は、前記偏差を微分し、当該微分の結果に第4ゲイン(Kdd,Kdq)を乗算した結果(idd,iqd)を出力する微分演算器(714d,715d)を更に有する。
前記第1加算器(714s,715s)は前記比例演算器(714p,715p)の出力(idp,iqp)と前記積分演算器(714i,715i)の出力(idi,iqi)と前記微分演算器の出力とを加算して出力する。
この発明にかかる制御装置の第4の態様は、その第1の態様乃至第3の態様のいずれかであって、前記繰返し制御器(716,717)は、入力した値を前記周期で遅延して出力する遅延部(716b,717b)と、前記第1加算器(714s,715s)の出力と前記遅延部の出力とを加算して前記遅延部に入力する第3加算器(716s,717s)と、前記第3ゲイン(Krd,Krq)を乗算して前記繰返し制御器の出力を得る乗算器(716c,717c)とを有する。
この発明にかかる制御装置の第5の態様は、その第4の態様であって、前記第3加算器(716s,717s)は、前記遅延部(716b,717b)の出力に対して低域透過処理を行ってから前記第1加算器(714s,715s)の出力との加算を行う。
この発明にかかる制御装置の第6の態様は、その第1の態様乃至第5の態様のいずれかであって、前記第2加算器(718,719)は、前記周期の第1の位相における前記繰返し制御器(716,717)の出力(idr1,iqr1)を、前記周期の第2の位相における前記第1加算器(714s,715s)の出力(ido,iqo)と加算して前記制御入力(Vid,Viq)を出力する。前記第1の位相と前記第2の位相とは相違する。
この発明にかかる制御装置の第1の態様によれば、指令値の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して制御入力が、引いては可観測量が、応答性よく追従する。
そして、偏差を制御タイミングに則って積分した結果のみならず、その結果を更に、繰返し制御器が指令値の周期毎に積分する。これにより、指令値の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して制御入力が、引いては可観測量が、応答性よく追従する。
この発明にかかる制御装置の第2の態様によれば、起動直後の電源電流の高調波成分が低減される。
この発明にかかる制御装置の第3の態様によれば、制御対象システムにおける安定性を改善する。
この発明にかかる制御装置の第4の態様によれば、その第2の態様の構成に資する。
この発明にかかる制御装置の第5の態様によれば、制御対象システムにおける安定性を改善する。
この発明にかかる制御装置の第6の態様によれば、指令値の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して制御入力が、ひいては可観測量が、応答性よく追従するように、第1の位相と第2の位相とを選定できる。
以下、制御入力に基づいて動作し、周期的に変動する可観測量が得られる制御対象システムとして、交流電源から負荷電流が流れる負荷と、並列形アクティブフィルタとを備える構成を例にとって説明する。但し、かかる制御対象システムはこの例に限定される必要はない。
図1はこの発明を実施するための形態の一例を示すブロック図である。三相の交流電源1は負荷2へと三相の負荷電流Ioを供給する。並列形アクティブフィルタ6は交流電源1に三相の連系リアクトル4を介して接続される。並列形アクティブフィルタ6は三相の補償電流Icを出力する。
なお、ここでは補償電流Icについて並列形アクティブフィルタ6から交流電源1へ向かう方向を正に採っており、交流電源1から流れる電源電流Isと補償電流Icの和が負荷電流Ioであるとして説明する。
もちろん、補償電流Icの向きを当該実施の形態の説明と逆向きに採っても、それは補償電流Icの極性の符号(正負)が変わるに過ぎない。
並列形アクティブフィルタ6は例えばインバータ61とコンデンサ62とを備える。インバータ61は補償電流Icを入出力することにより、コンデンサ62を直流電圧Vdcに充放電する。
例えばインバータ61は電圧形インバータであり、3つの電流経路がコンデンサ62に対して並列に接続され、各々の電流経路において二つのスイッチング素子が設けられる。
アクティブフィルタ制御装置7は変圧器701、位相検出器702、dq変換器703,711、ハイパスフィルタ704,705、減算器707,712,713,比例積分制御器708,714,715、加算器709,718,719、及び繰返し制御器716,717を有している。
変圧器701は交流電源1の三相電圧Vsの一相分を検出し、これを位相検出器702に与える。位相検出器702は検出した位相ωtを、dq変換器703,711に伝える。
dq変換器703は検出された負荷電流Ioを三相/二相変換する。d軸及びq軸は位相検出器702で検出された位相と同期して回転する回転座標系である。
この際、負荷電流Ioは三相であるので、そのうちの二相分の負荷電流ir,itが検出されれば負荷電流Ioのd軸成分及びq軸成分を得ることができる。図1ではそのように二相分の負荷電流ir,itが検出される場合を例示している。
dq変換器711は検出された補償電流Icを三相/二相変換してd軸電流id、q軸電流iqを得る。この際、補償電流Icも三相であるので、そのうちの二相分が検出されればd軸電流id、q軸電流iqを得ることができる。図1ではそのように二相分の電流が検出される場合を例示している。
ハイパスフィルタ704,705はそれぞれ、負荷電流Ioのd軸成分及びq軸成分の直流成分を除去する。
負荷電流Ioのうち、交流電源1の位相と同期する成分は、d軸成分、q軸成分のいずれにおいても直流分として現れる。つまり負荷電流Ioに高調波成分が無ければd軸成分、q軸成分は直流となる。よって上記ハイパスフィルタ704,705は、負荷電流Ioのd軸成分、q軸成分のうち、高調波成分のみを出力する。
補償電流Icのd軸電流id、q軸電流iqは、位相のずれなく負荷電流Ioの高調波成分と一致すれば、負荷電流Ioの高調波成分を負担することになり、電源電流Isには高調波成分が発生しない。従ってハイパスフィルタ704,705は、後述するd軸における修正を無視すれば、補償電流Icのd軸電流id、q軸電流iqの指令値を出力すると言える。
さて、q軸電流iqの指令値iq*はハイパスフィルタ705から得ることができる。また、q軸電流iqの指令値iq*についてハイパスフィルタ705を用いることなく、その直流成分も補償するように構成することで、基本波力率を改善することができる。
他方、d軸電流idの指令値id*はハイパスフィルタ704の出力に対して直流電圧Vdcの変動に対応するための修正が行われる。具体的には下記のように修正される。
減算器707はコンデンサ62が支える直流電圧Vdcとその指令値Vdc*との偏差を求める。比例積分制御器708は減算器707から得られた偏差に比例積分制御を行って修正値を求める。当該修正値はハイパスフィルタ704の出力と加算器709によって加算される。これにより、直流電圧Vdcの変動の影響が小さなd軸電流指令値id*が、加算器709から得られる。
減算器712,713は、それぞれ偏差Δid,Δiqを出力する。偏差Δidはd軸電流idを指令値id*から差し引いて求められる。偏差Δiqはq軸電流iqを指令値iq*から差し引いて求められる。
比例積分制御器714,715は、それぞれ偏差Δid,Δiqに対して比例積分制御を行って比例積分の演算結果たる値ido,iqoを出力する。
繰返し制御器716,717は、それぞれ加算器718,719と協動し、それぞれ値ido,iqoを指令値id*,iq*の周期毎に積算して、電圧指令値Vid,Viqを出力する。つまり繰返し制御器716と加算器718は相まって積算部として把握することができ、繰返し制御器717と加算器719は相まって積算部として把握することができる。
指令値id*,iq*は、例えばここでは交流電源1が三相電圧を供給するので、定常状態においては当該三相電圧の周期の1/6倍の周期を有して当該三相電圧と同期する。
駆動信号生成回路8は、電圧指令値Vid,Viqに基づいて並列形アクティブフィルタ6を駆動する駆動信号Gを生成する。かかる機能を有する駆動信号生成回路8の構成は周知であるので、ここでの説明は省略する。
電圧指令値Vid,Viqは間接的に並列形アクティブフィルタ6を制御する。よって負荷2、連系リアクトル4,並列形アクティブフィルタ6、駆動信号生成回路8を備える構成を制御対象システムとし、アクティブフィルタ制御装置7は当該制御対象システムを制御する制御装置であると言える。
ここで当該制御対象システムから得られる可観測量は補償電流Ic(特にそのd軸電流id及びq軸電流)であり、可観測量の目標値は指令値id*,iq*であり、制御入力は電圧指令値Vid,Viqである、と把握することができる。
なお、ローパスフィルタ9は、補償電流Icのリプルを除去する観点から、例えば連系リアクトル4と変圧器701との間に、設けられることが望ましい。ここではローパスフィルタ9は一相分のみを図示しているが、実際には三相分設けられる。
本実施の形態での例示では、負荷2はインバータ23と、インバータ23で制御されて冷媒(不図示)を圧縮する圧縮機24とを含む空気調和機である。負荷2は更に、インバータ23へと直流電源を供給するためにコンバータ21及びコンバータ21とインバータ23との間で並列に介挿されるローパスフィルタ22も含んでいる。
上述の構成により、指令値の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して制御入力が、引いては可観測量が、応答性よく追従することになる。以下、より詳細に説明する。
図2は比例積分制御器714及び繰返し制御器716の構成を、加算器718、減算器712との接続関係も含めて示すブロック図である。比例積分制御器714は偏差Δidを処理するので、以下では偏差処理部とも称する。偏差処理部714は、比例演算器714pと、積分演算器714iと、加算器714sとを有する。
比例演算器714pは、指令値id*とd軸電流idとの偏差Δidに対してゲインKpdを乗算した結果idpを出力する。
積分演算器714iは、偏差Δidの積分にゲインKidを乗算した値idiを出力する。
加算器714sは、少なくとも比例演算器714pの出力と積分演算器714iの出力とを加算して値idoを出力する。
繰返し制御器716は、値idoを指令値id*の周期毎に繰返して累加し、当該累加の結果にゲインKrdを乗算した値idr1を出力する。
加算器718は、繰返し制御器716が出力する値idr1と、加算器714sが出力する値idoとを加算して、電圧指令値Vidを出力する。
図3は比例積分制御器715及び繰返し制御器717の構成を、加算器719、減算器713との接続関係も含めて示すブロック図である。比例積分制御器715は偏差Δiqを処理するので、以下では偏差処理部とも称する。偏差処理部715は、比例演算器715pと、積分演算器715iと、加算器715sとを有する。
比例演算器715pは、指令値iq*とq軸電流iqとの偏差Δiqに対してゲインKpqを乗算した結果iqpを出力する。
積分演算器715iは、偏差Δiqの積分にKiqを乗算した値iqiを出力する。
加算器715sは、少なくとも比例演算器715pの出力と積分演算器715iの出力とを加算して値iqoを出力する。
繰返し制御器717は、値iqoを指令値iq*の周期毎に繰返して累加し、当該累加の結果にゲインKrqを乗算した値iqr1を出力する。
加算器719は、繰返し制御器717が出力する値iqr1と、加算器715sが出力とする値iqoとを加算して、電圧指令値Viqを出力する。
偏差処理部714,715は、電源周期よりも短い所定の制御タイミングに則って動作する。
本実施の形態では、偏差Δid,Δiqを制御タイミングに則って積分した値idi,iqiのみならず、その値を更に、繰返し制御器716,717が指令値id*,iq*の周期毎に積分する。これにより、指令値id*,iq*の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して電圧指令値Vid,Viqが、引いては補償電流Icが、応答性よく追従する。これは電源電流Isの高調波成分の低減に寄与する。
このような効果を、他の技術と比較して説明する。図4は他の技術(以下「比較技術」と称す)の一例を示すブロック図である。比較技術における構成は、図1に示された構成に対して、繰返し制御器716,717への入力を、比例積分制御器714,715が出力する値ido,iqoではなく、偏差Δid,Δiqに変更した点のみが異なっている。
つまり、本実施の形態にかかる技術では偏差処理部714,715の出力を積算して電圧指令値Vid,Viqを生成するのに対し、比較技術では偏差処理部714,715の出力について偏差Δid,Δiqを積算して電圧指令値Vid,Viqを生成している。この違いを明確にするため、繰返し制御器716,717が出力する値は、図1において値idr1,iqr1とし、図4において値idr2,iqr2として、相互に異なる記号を採用している。
図5は本実施の形態にかかる技術における諸量の波形を示すグラフであり、図6は比較技術における諸量の波形を示すグラフである。いずれも上から第1段目に電源電流Isを、第2段目にd軸電流id及びその指令値id*を、第3段目にq軸電流iq及びその指令値iq*を、それぞれ示している。横軸には時間を採用した。
図5から判るように、本実施の形態にかかる技術では、d軸電流idはその指令値id*に、q軸電流iqはその指令値iq*に、よく追従している。特にq軸電流iqは、その指令値iq*が周期的に急峻な変化を呈するものの、ほぼ波形が重なっている。
これに対して、図6から判るように、比較技術では、d軸電流idはその指令値id*にほぼ波形が重なっているものの、q軸電流iqは、その指令値iq*が周期的に急峻な変化を呈している時点でリンギングが大きくなっている。
上述のようなq軸電流iqの振る舞いに由来して、本実施の形態にかかる技術を採用した場合の方が、比較技術を採用した場合と比較して、電源電流Isの高調波成分が非常に低減されている。
このような効果は、上述のように、本実施の形態にかかる技術では、偏差Δid,Δiqを制御タイミングで積分した値idi,iqiを、更に繰返し制御器716,717が指令値id*,iq*の周期毎に積分することに由来する。
但し、これは起動時という不安定な状況では、却ってリンギングが増大するという現象の原因ともなる。
図7は本実施の形態にかかる技術を採用した場合、上記制御対象システムを起動させた直後の諸量を示すグラフである。横軸には起動時を基点とした時間を採用した。
図7において上から第1段目には電源電流Is及び補償電流Icを、第2段目にd軸電流id及びその指令値id*を、第3段目にq軸電流iq及びその指令値iq*を、第4段目に積分演算器714iが出力する値idiを、第5段目に繰返し制御器716が出力する値idr1を、それぞれ示している。
d軸電流idの指令値id*に対する追従性は、起動直後は定常状態と比較して顕著に劣る。これは値idi,idr1の波形にも反映されている。特に起動後0.02秒程度が経過した後に、d軸電流idは指令値id*と逆相となる。更に、起動後0.07秒程度が経過した後にはd軸電流idは指令値id*と同相となるものの、両者の乖離は起動後0.15秒程度が経過するまで大きい。このため、電源電流Isの波形も定常状態に至るまでは高調波成分が多くなっている。
また起動直後のq軸電流iqは、指令値iq*と同相ではあるが、定常状態と比較すると指令値iq*との乖離が(特に指令値iq*が急峻に変化する時点で)大きい。
このような起動直後の現象が積分演算器714i,715iの動作に由来することは、ゲインKid,Kiqを0にすることで確認できる。
図8は本実施の形態にかかる技術を採用し、かつゲインKid,Kiqを0にした場合に、上記制御対象システムを起動させた直後の諸量を示すグラフである。横軸には起動時を基点とした時間を採用した。
図8においても図7と同様にして、電源電流Is及び補償電流Ic、d軸電流id及びその指令値id*、q軸電流iq及びその指令値iq*、値idi、値idr1をそれぞれ示している。
ゲインKidを0にしているので値idiは0となっている。このように値idiを0にしておけば、d軸電流idと指令値id*との乖離は小さい。同様にq軸電流iqと指令値iq*との乖離も低減する。
そこで、起動直後から定常状態に移行するために必要と予期される期間、ここでは0.15秒の間、ゲインKid,Kiqを0にすることが望ましい。つまり制御対象システムが起動後、所定時間が経過してから積分演算器714i,715iが動作すれば、起動直後からd軸電流id及びq電流iqのリンギングが低減され、引いては電源電流Isの高調波成分の抑制に資することとなる。
図9は本実施の形態にかかる技術を採用し、かつゲインKid,Kiqを起動直後から0.15秒が経過するまでの期間のみ0にした場合に、上記制御対象システムを起動させた直後の諸量を示すグラフである。横軸には起動時を基点とした時間を採用した。
図9においても図7、図8と同様にして、電源電流Is及び補償電流Ic、d軸電流id及びその指令値id*、q軸電流iq及びその指令値iq*、値idi、値idr1をそれぞれ示している。
図9に示された波形は、起動直後から0.15秒が経過するまでの期間において図8に示された波形と一致し、起動直後から0.15秒が経過した後は図7に示された波形とほぼ一致する。
このように、起動直後に所定の期間において積分演算ができないという観点からは、本実施の形態にかかる技術は、比較技術よりも劣っているかのようであるが、そうではない。後述するように、比較技術においても、起動直後に所定の期間においては定常状態において望まれる動作を行うべきではないからである。
図10は比較技術(図4参照)において、上記制御対象システムを起動させた直後の諸量を示すグラフである。図11は比較技術において、ゲインKid,Kiqを起動直後から0.15秒が経過するまでの期間のみ0にした場合に、上記制御対象システムを起動させた直後の諸量を示すグラフである。いずれも横軸には起動時を基点とした時間を採用した。
図10及び図11においても図7乃至図9と同様にして、電源電流Is及び補償電流Ic、d軸電流id及びその指令値id*、q軸電流iq及びその指令値iq*、値idi、値idr2をそれぞれ示している。
図10及び図11を比較して、d軸電流idと指令値id*との乖離や、q軸電流iqと指令値iq*との乖離は殆ど相違せず、いずれも起動直後において顕著である。つまり、当該乖離はゲインKid,Kiqに殆ど依存していない。これは比較技術が、本実施の形態にかかる技術とは異なり、積分演算器714i,715iが出力する値idi,iqoが繰返し制御器716,717によって累加されないことからも当然の結果である。
よって比較技術においてd軸電流idと指令値id*との乖離及びq軸電流iqと指令値iq*との乖離を小さくし、引いては電源電流Isの高調波成分を抑制するためには、起動直後から所定期間においては繰返し制御器716、717の動作を停止させる(具体的にはゲインKrd,Krqを0にする)ことが望ましい。
図12は比較技術を採用し、かつ起動直後から0.15秒が経過するまでの期間のみゲインKrd,Krqを0にした場合に、上記制御対象システムを起動させた直後の諸量を示すグラフである。横軸には起動時を基点とした時間を採用した。
図12において、起動直後から0.15秒が経過するまでの期間はゲインKrd,Krqを0にしているので値idr2は0となっている。
図12において、d軸電流idが指令値id*と逆相になる期間が起動後0.07秒を経過するまで持続するものの、それ以降は両者の乖離は小さくなる。またq軸電流iqと指令値iq*との乖離も低減している。
以上のように、比較技術であっても、起動直後には定常状態において望まれる動作を行うべきではない。よってこの点において本実施の形態にかかる技術が劣っている訳ではない。
図2及び図3に戻って、偏差処理部714,715について説明を追加する。
上述のように、繰返し制御器716,717は、それぞれ加算器718,719と協動し、それぞれ値ido,iqoを指令値id*,iq*の周期毎に積算して、電圧指令値Vid,Viqを出力する。具体的には、加算器718は繰返し制御器716が出力する値idr1を、加算器714sが出力する値idoと加算して電圧指令値Vidを出力する。また加算器719は繰返し制御器717が出力する値iqr1を、加算器715sが出力する値iqoと加算して電圧指令値Viqを出力する。
但し、加算器718で加算されるときの値ido,idr1同士、及び加算器719で加算されるときの値iqo,iqr1同士は、当該周期において互いに異なる位相に対応してもよい。このような手法は、例えば偏差処理部714,715の動作を制御する制御タイミングの周波数が電源の周波数の整数倍とならない場合において、電源電流Isの高調波成分の低減に寄与する。このように位相が異なる値について累加して繰り返し制御を行うこと自体は、例えば特許文献2において公知となっている。
本実施の形態において具体的には、当該周期において互いに異なる第1の位相及び第2の位相を設定する。加算器718は第1の位相における値idr1を第2の位相における値idoと加算して電圧指令値Vidを出力する。加算器719は第1の位相における値idq1を第2の位相における値iqoと加算して電圧指令値Viqを出力する。
指令値id*,iq*の変動が周期的に急峻となっても、当該周期的に急峻な変化に対して電圧指令値Vid,Viqが、引いては補償電流Icのd軸電流id、q軸電流iqが応答性よく追従するように第1の位相と第2の位相とを選定できる。第1の位相、第2の位相は、位相検出器702が検出した位相ωtを用いて繰返し制御器716,717を制御することで設定できる。
偏差処理部714は微分演算器714dを更に有することが望ましい。ここで微分演算器714dは偏差Δidを微分し、当該微分の結果にゲインKddを乗算した結果iddを出力する。そして加算器714sは比例演算器714pが出力する値idpと積分演算器714iが出力する値idiと微分演算器714dが出力する値iddとを加算して出力する。
偏差処理部715は微分演算器715dを更に有することが望ましい。ここで微分演算器715dは偏差Δiqを微分し、当該微分の結果にゲインKdqを乗算した結果iqdを出力する。そして加算器715sは比例演算器715pが出力する値iqpと積分演算器715iが出力する値iqiと微分演算器715dが出力する値iqdとを加算して出力する。
かかる構成は周知の理由により、制御対象システムにおける安定性を改善する。
繰返し制御器716は例えば、遅延部716bと、加算器716sと、乗算器716cとを有する。
遅延部716bは、入力した値を指令値id*の周期で遅延して出力し、図2では記憶装置が採用される場合が例示されている。加算器716sは、加算器714sの出力と遅延部716bの出力とを加算して遅延部716bに入力する。乗算器716cは、遅延部716bの出力にゲインKrdを乗算して繰返し制御器716の出力を得る。
繰返し制御器717は例えば、遅延部717bと、加算器717sと、乗算器717cとを有する。
遅延部717bは、入力した値を指令値iq*の周期で遅延して出力し、図3では記憶装置が採用される場合が例示されている。加算器717sは、加算器714sの出力と遅延部717bの出力とを加算して遅延部717bに入力する。乗算器717cは、遅延部717bの出力にゲインKrqを乗算して繰返し制御器717の出力を得る。
加算器716s,717sは、遅延部716b,717bの出力に対して低域透過処理を行ってから加算器714s,715sの出力との加算を行うことが望ましい。電源インピーダンスとローパスフィルタ9のコンデンサとの共振など、高周波帯域で不安定化となることを防止し、制御対象システムにおける安定性を改善するからである。
かかる低域透過処理を行うべく、例えばローパスフィルタ716a,717aが、繰返し制御器716、717において設けられる。
上記の説明は例示であって、本願発明は上記説明に限定されるものではない。上記の構成要素は、本願発明の作用を損なわない限り相互に組み合わせたり、省略することができる。例えばローパスフィルタ717a,716aを省略してもよい。
また図7に示されたq軸電流iqの振る舞いがd軸電流idの振る舞いほど乱れないことに鑑み、起動直後の所定の期間において偏差処理部714でゲインKidを0にしつつも偏差処理部715でゲインKiqを0にしなくてもよい。
2 負荷
4 連系リアクトル
6 並列形アクティブフィルタ
7 制御装置
8 駆動信号生成回路
714,715 偏差処理部(比例積分制御器)
714d,715d 微分演算器
714i,715i 積分演算器
714p,715p 比例演算器
714s,715s 加算器
716,717 繰返し制御器
716b,717b 遅延部
716c,717c 乗算器
716s,717s,718,719 加算器
4 連系リアクトル
6 並列形アクティブフィルタ
7 制御装置
8 駆動信号生成回路
714,715 偏差処理部(比例積分制御器)
714d,715d 微分演算器
714i,715i 積分演算器
714p,715p 比例演算器
714s,715s 加算器
716,717 繰返し制御器
716b,717b 遅延部
716c,717c 乗算器
716s,717s,718,719 加算器
Claims (6)
- 制御入力(Vid,Viq)に基づいて動作し、周期的に変動する可観測量(id,iq)が得られる制御対象システム(2,4,6,8)に対し、前記可観測量に基づいて前記制御入力を出力する制御装置(7)であって、
前記可観測量の目標値であって周期的に変動する指令値(id*,iq*)と、前記可観測量との偏差に対して、少なくとも比例積分制御を行う偏差処理部(714,715)と、
前記偏差処理部の出力(ido,iqo)を前記指令値の周期毎に積算して前記制御入力を生成する積算部(716,717,718,719)と
を備え、
前記偏差処理部(714,715)は、
前記指令値(id*,iq*)と前記可観測量(id,iq)との偏差に対して第1ゲイン(Kpd,Kpq)を乗算した結果(idp,iqp)を出力する比例演算器(714p,715p)と、
前記偏差の積分に第2ゲイン(Kid,Kiq)を乗算した値(idi,iqi)を出力する積分演算器(714i,715i)と、
少なくとも前記比例演算器の出力と前記積分演算器の出力とを加算して出力する第1加算器(714s,715s)と
を有し、
前記積算部は、
前記第1加算器の出力を前記指令値の周期毎に繰返して累加し、当該累加の結果に第3ゲイン(Krd,Krq)を乗算した結果(idr1,iqr1)を出力する繰返し制御器(716,717)と、
前記第1加算器の出力と、前記繰返し制御器の出力とを加算して、前記制御入力(Vid,Viq)を出力する第2加算器(718,719)と
を有する制御装置。 - 前記制御対象システム(2,4,6,8)が起動後、所定時間が経過してから前記積分演算器(714i,715i)が動作する、請求項1に記載の制御装置。
- 前記偏差処理部(714,715)は、
前記偏差を微分し、当該微分の結果に第4ゲイン(Kdd,Kdq)を乗算した結果(idd,iqd)を出力する微分演算器(714d,715d)
を更に有し、
前記第1加算器(714s,715s)は前記比例演算器(714p,715p)の出力(idp,iqp)と前記積分演算器(714i,715i)の出力(idi,iqi)と前記微分演算器の出力とを加算して出力する、請求項1又は請求項2に記載の制御装置。 - 前記繰返し制御器(716,717)は、
入力した値を前記周期で遅延して出力する遅延部(716b,717b)と、
前記第1加算器(714s,715s)の出力と前記遅延部の出力とを加算して前記遅延部に入力する第3加算器(716s,717s)と、
前記第3ゲイン(Krd,Krq)を乗算して前記繰返し制御器の出力を得る乗算器(716c,717c)と
を有する、請求項1乃至3のいずれか一つに記載の制御装置。 - 前記第3加算器(716s,717s)は、前記遅延部(716b,717b)の出力に対して低域透過処理を行ってから前記第1加算器(714s,715s)の出力との加算を行う、請求項4記載の制御装置。
- 前記第2加算器(718,719)は、前記周期の第1の位相における前記繰返し制御器(716,717)の出力(idr1,iqr1)を、前記周期の第2の位相における前記第1加算器(714s,715s)の出力(ido,iqo)と加算して前記制御入力(Vid,Viq)を出力し、
前記第1の位相と前記第2の位相とが相違する、請求項1乃至5のいずれか一つに記載の制御装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084558A JP5713044B2 (ja) | 2013-04-15 | 2013-04-15 | 制御装置 |
PCT/JP2014/056676 WO2014171233A1 (ja) | 2013-04-15 | 2014-03-13 | 制御装置 |
CN201480021447.5A CN105122628B (zh) | 2013-04-15 | 2014-03-13 | 控制装置 |
US14/784,377 US10048655B2 (en) | 2013-04-15 | 2014-03-13 | Control device outputting a control input to a system based on an observable amount obtained from the system |
TR2019/10595T TR201910595T4 (tr) | 2013-04-15 | 2014-03-13 | Kontrol cihazı. |
AU2014255029A AU2014255029B2 (en) | 2013-04-15 | 2014-03-13 | Control device |
EP14785759.3A EP2988414B1 (en) | 2013-04-15 | 2014-03-13 | Control device |
ES14785759T ES2737081T3 (es) | 2013-04-15 | 2014-03-13 | Dispositivo de control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084558A JP5713044B2 (ja) | 2013-04-15 | 2013-04-15 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014207798A JP2014207798A (ja) | 2014-10-30 |
JP5713044B2 true JP5713044B2 (ja) | 2015-05-07 |
Family
ID=51731191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013084558A Active JP5713044B2 (ja) | 2013-04-15 | 2013-04-15 | 制御装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10048655B2 (ja) |
EP (1) | EP2988414B1 (ja) |
JP (1) | JP5713044B2 (ja) |
CN (1) | CN105122628B (ja) |
AU (1) | AU2014255029B2 (ja) |
ES (1) | ES2737081T3 (ja) |
TR (1) | TR201910595T4 (ja) |
WO (1) | WO2014171233A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022270470A1 (ja) | 2021-06-25 | 2022-12-29 | 東芝キヤリア株式会社 | 高調波抑制装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014174667A1 (ja) | 2013-04-26 | 2014-10-30 | 富士電機株式会社 | 共振抑制装置 |
JP6095849B2 (ja) * | 2014-03-31 | 2017-03-15 | 三菱電機株式会社 | 高調波電流補償装置及び空気調和システム |
JP6112103B2 (ja) * | 2014-12-15 | 2017-04-12 | ダイキン工業株式会社 | 並列形アクティブフィルタの制御装置 |
JP6443169B2 (ja) * | 2015-03-26 | 2018-12-26 | ダイキン工業株式会社 | 制御装置 |
JP6461874B2 (ja) * | 2015-09-14 | 2019-01-30 | ダイキン工業株式会社 | 接続順序の判断方法、欠相判断方法 |
JP6237852B1 (ja) * | 2016-09-30 | 2017-11-29 | ダイキン工業株式会社 | アクティブフィルタの制御装置 |
AU2017372665B2 (en) * | 2016-12-09 | 2020-08-20 | Daikin Industries, Ltd. | Device with built-in active filter |
JP6834754B2 (ja) * | 2017-04-28 | 2021-02-24 | ダイキン工業株式会社 | アクティブフィルタ装置、及びそれを用いた空気調和装置 |
JP6834753B2 (ja) * | 2017-04-28 | 2021-02-24 | ダイキン工業株式会社 | アクティブフィルタ装置、及びそれを用いた空気調和装置 |
WO2020202467A1 (ja) | 2019-04-02 | 2020-10-08 | 三菱電機株式会社 | アクティブフィルタ装置および空気調和機 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691711B2 (ja) | 1988-03-04 | 1994-11-14 | 三菱電機株式会社 | アクテイブフイルタ装置 |
US5818178A (en) * | 1995-03-06 | 1998-10-06 | Hitachi, Ltd. | Valve control apparatus for an automobile |
JP3681941B2 (ja) * | 1999-12-27 | 2005-08-10 | 三菱電機株式会社 | 電源高調波抑制装置 |
JP3582505B2 (ja) * | 2001-09-10 | 2004-10-27 | 日産自動車株式会社 | モーター制御装置 |
JP4206008B2 (ja) * | 2003-08-08 | 2009-01-07 | キャタピラージャパン株式会社 | ファン回転数制御方法 |
JP2005110352A (ja) * | 2003-09-29 | 2005-04-21 | Yaskawa Electric Corp | 電流制御系の定数決定方法および装置 |
JP4502734B2 (ja) * | 2004-07-15 | 2010-07-14 | 三菱電機株式会社 | 電動機の回転位置検出装置の原点オフセット量算出方法およびこの算出方法を用いた電動機制御装置 |
JP5019823B2 (ja) * | 2006-08-16 | 2012-09-05 | 三菱電機株式会社 | 無効電力補償装置 |
JP4973136B2 (ja) * | 2006-11-09 | 2012-07-11 | 株式会社明電舎 | 電力変換装置 |
CN201075695Y (zh) * | 2007-08-21 | 2008-06-18 | 上海追日电气有限公司 | 一种采用pi及重复控制的谐波滤除电路 |
JP2010250895A (ja) * | 2009-04-15 | 2010-11-04 | Panasonic Corp | 光ディスク装置 |
JP5495020B2 (ja) * | 2009-11-17 | 2014-05-21 | 株式会社ジェイテクト | モータ制御装置および車両用操舵装置 |
CN101789600B (zh) * | 2010-01-25 | 2012-07-11 | 苏州华辰电气有限公司 | 一种并联型有源电力滤波器动态直流电压的控制方法 |
JP5606282B2 (ja) * | 2010-04-09 | 2014-10-15 | キヤノン株式会社 | 振動型アクチュエータの制御回路 |
CN102208810A (zh) * | 2011-06-03 | 2011-10-05 | 华中科技大学 | 级联多电平有源电力滤波器分散控制系统 |
JP5221735B2 (ja) * | 2011-10-27 | 2013-06-26 | ファナック株式会社 | 不感帯処理部を備えた電動機の制御装置 |
JP5877733B2 (ja) * | 2012-02-28 | 2016-03-08 | カルソニックカンセイ株式会社 | 電動モータの制御装置 |
CN102638043B (zh) * | 2012-04-12 | 2014-06-18 | 浙江大学 | 一种apf并联系统及其控制方法 |
CN102868309B (zh) * | 2012-09-10 | 2014-11-19 | 中国石油大学(北京) | 一种脉冲宽度调制pwm整流器控制方法及pwm整流器 |
JP6078300B2 (ja) * | 2012-11-07 | 2017-02-08 | カルソニックカンセイ株式会社 | 電動コンプレッサの制御装置 |
JP5919207B2 (ja) * | 2013-02-15 | 2016-05-18 | 日立オートモティブシステムズ株式会社 | Dc−dcコンバータの制御装置 |
US8797199B1 (en) * | 2013-05-16 | 2014-08-05 | Amazon Technologies, Inc. | Continuous adaptive digital to analog control |
-
2013
- 2013-04-15 JP JP2013084558A patent/JP5713044B2/ja active Active
-
2014
- 2014-03-13 AU AU2014255029A patent/AU2014255029B2/en active Active
- 2014-03-13 US US14/784,377 patent/US10048655B2/en active Active
- 2014-03-13 EP EP14785759.3A patent/EP2988414B1/en active Active
- 2014-03-13 WO PCT/JP2014/056676 patent/WO2014171233A1/ja active Application Filing
- 2014-03-13 TR TR2019/10595T patent/TR201910595T4/tr unknown
- 2014-03-13 CN CN201480021447.5A patent/CN105122628B/zh active Active
- 2014-03-13 ES ES14785759T patent/ES2737081T3/es active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022270470A1 (ja) | 2021-06-25 | 2022-12-29 | 東芝キヤリア株式会社 | 高調波抑制装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105122628A (zh) | 2015-12-02 |
EP2988414B1 (en) | 2019-05-01 |
WO2014171233A1 (ja) | 2014-10-23 |
JP2014207798A (ja) | 2014-10-30 |
AU2014255029B2 (en) | 2016-10-06 |
CN105122628B (zh) | 2017-08-29 |
TR201910595T4 (tr) | 2019-08-21 |
ES2737081T3 (es) | 2020-01-10 |
US10048655B2 (en) | 2018-08-14 |
EP2988414A1 (en) | 2016-02-24 |
EP2988414A4 (en) | 2016-10-05 |
AU2014255029A1 (en) | 2015-11-05 |
US20160070241A1 (en) | 2016-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5713044B2 (ja) | 制御装置 | |
JP6237852B1 (ja) | アクティブフィルタの制御装置 | |
JP5712987B2 (ja) | 電力変換装置の制御方法 | |
JP5097453B2 (ja) | 電力変換装置 | |
JP5585643B2 (ja) | アクティブフィルタ制御装置 | |
JP5365058B2 (ja) | コンバータの制御方法 | |
JP5051127B2 (ja) | 電力変換装置およびその制御方法 | |
JP5580095B2 (ja) | 系統連系インバータ装置 | |
JP2017060272A (ja) | 3レベルインバータの制御装置 | |
JP5412820B2 (ja) | 交流電動機の制御装置及び制御方法 | |
WO2016114330A1 (ja) | 5レベル電力変換器および制御方法 | |
JP6361398B2 (ja) | 系統連系用電力変換装置の制御装置、及び系統連系用電力変換装置 | |
JP2009100618A (ja) | 無停電電源装置 | |
JP6340970B2 (ja) | 制御装置 | |
WO2015008401A1 (ja) | 3相4線式インバータの制御装置 | |
JP2012143081A (ja) | 3相v結線式インバータの制御装置 | |
AU2013358270B9 (en) | Active filter control device | |
JP5402649B2 (ja) | ノッチフィルタとそれを備えたモータ制御装置 | |
JP2009201238A (ja) | 瞬低補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5713044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |