WO2020202467A1 - アクティブフィルタ装置および空気調和機 - Google Patents

アクティブフィルタ装置および空気調和機 Download PDF

Info

Publication number
WO2020202467A1
WO2020202467A1 PCT/JP2019/014640 JP2019014640W WO2020202467A1 WO 2020202467 A1 WO2020202467 A1 WO 2020202467A1 JP 2019014640 W JP2019014640 W JP 2019014640W WO 2020202467 A1 WO2020202467 A1 WO 2020202467A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
active filter
duty
unit
filter device
Prior art date
Application number
PCT/JP2019/014640
Other languages
English (en)
French (fr)
Inventor
秀太 石川
周作 中▲瀬▼
山本　圭一
啓佑 石倉
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US17/425,069 priority Critical patent/US11368019B2/en
Priority to PCT/JP2019/014640 priority patent/WO2020202467A1/ja
Priority to JP2021511830A priority patent/JP7031062B2/ja
Publication of WO2020202467A1 publication Critical patent/WO2020202467A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/12—Circuit arrangements for ac mains or ac distribution networks for adjusting voltage in ac networks by changing a characteristic of the network load
    • H02J3/16—Circuit arrangements for ac mains or ac distribution networks for adjusting voltage in ac networks by changing a characteristic of the network load by adjustment of reactive power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1892—Arrangements for adjusting, eliminating or compensating reactive power in networks the arrangements being an integral part of the load, e.g. a motor, or of its control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2310/00—The network for supplying or distributing electric power characterised by its spatial reach or by the load
    • H02J2310/10—The network having a local or delimited stationary reach
    • H02J2310/12—The local stationary network supplying a household or a building
    • H02J2310/14—The load or loads being home appliances
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y02B70/3225—Demand response systems, e.g. load shedding, peak shaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems
    • Y04S20/222—Demand response systems, e.g. load shedding, peak shaving

Definitions

  • the present invention relates to an active filter device that suppresses a harmonic current generated from a harmonic generation load and an air conditioner including the active filter device.
  • Patent Document 1 proposes to adopt repetitive control in addition to normal feedback control such as proportional, integral, and differential control in order to improve the harmonic suppression capability of the active filter device.
  • the harmonic current has a periodic characteristic corresponding to the power supply frequency
  • the deviation between the compensation current command and the actual compensation current is integrated for each phase angle of the power supply, and the active filter device is based on the result. Is controlled. Repeated control can reduce the influence of delay caused by wasted time generated by digital control and improve the harmonic suppression capability.
  • the present invention solves the above-mentioned problems, and an object of the present invention is to provide an active filter device and an air conditioner that realize low loss while maintaining harmonic current suppression performance.
  • the active filter device of the present invention includes a power module that generates a compensating current for suppressing a harmonic current generated from a load device, and a control unit that controls the power module, and the control unit generates a harmonic current.
  • a current command calculation unit that calculates the compensation current command for suppression, a control amount calculation unit that calculates the control amount based on the deviation between the compensation current command and the actual compensation current, and a three-phase duty based on the control amount.
  • the present invention it is possible to reduce the number of switching times and the DC voltage by performing two-phase modulation with respect to the duty by the duty modulation unit, and while maintaining the harmonic current suppression performance, the low loss of the active filter device is achieved. Can be realized.
  • FIG. 5 is a schematic configuration diagram of an air conditioner including an active filter device according to the first embodiment. It is a block diagram of the active filter control part in Embodiment 1.
  • FIG. It is a block diagram of the address calculation part in Embodiment 1.
  • FIG. It is a block diagram of the current command calculation part in Embodiment 1.
  • FIG. It is a block diagram of the repetition control part in Embodiment 1.
  • FIG. It is a block diagram of the duty modulation part in Embodiment 1.
  • FIG. It is a table which shows the example of the mode determination method by the mode determination part of Embodiment 1.
  • It is a table which shows the example of the duty correction method by the duty correction part of Embodiment 1. This is an example of an operation waveform in the active filter device of the first embodiment.
  • FIG. 1 is a schematic configuration diagram of an air conditioner 100 including the active filter device 4 according to the first embodiment.
  • the active filter device 4 of the present embodiment suppresses the harmonic current generated in the inverter device 2 of the air conditioner 100.
  • the air conditioner 100 includes a three-phase power supply 1, a compressor 3, an inverter device 2 for driving the compressor 3, and an active filter device 4. As shown in FIG. 1, the active filter device 4 is connected to the three-phase power supply 1 in parallel with the inverter device 2 which is a load device.
  • the active filter device 4 is composed of a filter circuit 5 composed of a reactor and a capacitor, a control reactor 6, a power module 7, a capacitor 8, and an active filter control unit 9.
  • the power module 7 is a power module having six elements used in a three-phase inverter. Each element of the power module 7 is composed of a freewheeling diode connected in antiparallel to a switching element.
  • the IGBT is used as the switching element, but it may be a MOSFET.
  • Si silicon
  • SiC silicon carbide
  • GaN gallium nitride
  • the active filter device 4 includes four current sensors 10a, 10b, 10c and 10d, and two voltage sensors 11a and 11b.
  • the current sensor 10a detects the load current i Lr of the R phase of the inverter device 2
  • the current sensor 10b detects the load current i Lt of the T phase of the inverter device 2.
  • the current sensor 10c detects the compensation current i Ar of the R phase flowing through the control reactor 6, and the current sensor 10d detects the compensation current i At of the T phase flowing through the control reactor 6.
  • the R-phase and T-phase currents are detected by the current sensors 10a, 10b, 10c and 10d, but the R-phase and S-phase or the S-phase and T-phase currents are detected by the current sensors 10a. It may be configured to detect by 10b, 10c and 10d.
  • the voltage sensor 11a detects the power supply voltage V rs between RS input to the active filter device 4, and the voltage sensor 11b detects the DC voltage v dc of the capacitor 8. Although the voltage sensor 11a is configured to detect the voltage between RS, it may be configured to detect the voltage between RT or ST.
  • the detection results of the current sensors 10a, 10b, 10c and 10d and the voltage sensors 11a and 11b are input to the active filter control unit 9.
  • Active filter control unit 9 the six control signals S rp to the power module 7, S rn, S sp, S sn, S tp, and outputs the S tn.
  • the power module 7 operates appropriately by these control signals, it is possible to suppress the harmonic current generated in the inverter device 2 of the air conditioner 100.
  • FIG. 2 is a block diagram of the active filter control unit 9 according to the first embodiment.
  • the active filter control unit 9 includes an address calculation unit 21, a current command calculation unit 22, a plurality of PID control units 24, a plurality of repetition control units 25, a power supply voltage calculation unit 27, a duty calculation unit 28, and a duty.
  • a modulation unit 29 and a control signal generation unit 30 are provided.
  • the active filter control unit 9 further includes a plurality of subtractors 23 and a plurality of adders 26.
  • the active filter control unit 9 is composed of a microcomputer or a processor and a memory in which software for realizing the operation of each unit is stored.
  • the active filter control unit 9 is configured with dedicated hardware using ASIC (Application Specific Integrated Circuit) or FPGA (Field-Programmable Gate Array), and each unit is realized by individual hardware or one hardware. You may.
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-Programmable Gate Array
  • FIG. 3 is a block diagram of the address calculation unit 21 according to the first embodiment.
  • the address calculation unit 21 calculates an address corresponding to the phase angle of the power supply voltage Vrs input to the active filter device 4.
  • the address calculation unit 21 includes a zero cross detection unit 211, a counter 212, and an adder 213.
  • the zero-cross detection unit 211 detects the moment when the power supply voltage V rs switches from negative to positive (that is, zero-cross), and outputs a reset signal to the counter 212.
  • the counter 212 counts up by 1 count for each control cycle, and resets the count to 0 at the timing when the reset signal is received from the zero cross detection unit 211.
  • the counter 212 outputs the count as the input address N in .
  • the adder 213 adds 2 to the input address N in output from the counter 212 and outputs it as the output address N out .
  • the reason why the output address N out is different from the input address N in is as follows.
  • a control delay occurs due to wasted time of calculation. Therefore, if the input address N in and the output address N out are the same, the control timing will be shifted. Therefore, the timing shift is suppressed by advancing only two output addresses N out in comparison with the input address N in .
  • the address corresponding to the phase angle is calculated by the zero cross detection unit 211 and the counter 212, but as another method, the address may be obtained by using a PLL (Phase Lock Loop).
  • FIG. 4 is a block diagram of the current command calculation unit 22 according to the first embodiment.
  • the current command calculation unit 22 calculates compensation current commands i * Ar and i * At for suppressing the harmonic current for each address and making the power supply current a sine wave.
  • the current command calculation unit 22 includes a plurality of power supply current command calculation units 221, a plurality of subtractors 222, a PID control unit 223, an effective current calculation unit 224, and a plurality of adders 225.
  • a total of two power supply current command calculation units 221 are provided, one for each of the R phase and the T phase, and the components of the R phase will be described below as an example.
  • the power supply current command calculation unit 221 calculates the ideal sinusoidal current command i * Sr. Specifically, the power supply current command calculation unit 221 calculates the sinusoidal current command i * Sr by extracting the fundamental wave component by the Fourier series expansion of the load current i Lr . Then, the subtractor 222 subtracts the load current i Lr from the sinusoidal current command i * Sr to calculate the compensation current command for suppressing the harmonic current.
  • the current command calculation unit 22 of the present embodiment includes a control system for the DC voltage vdc .
  • the subtractor 222 takes the deviation between the DC voltage v dc and its command value v * dc , and the PID control unit 223 calculates the control amount of the bus voltage.
  • the effective current calculation unit 224 calculates the current command i * dcr having the same phase as the power supply voltage based on the input address N in .
  • the adder 225 adds the current command i * dcr to the current command output from the subtractor 222 to calculate the final compensation current command i * Ar .
  • the compensation current command i * At in the T-phase component is also calculated in the same manner as the compensation current command i * Ar .
  • the PID control unit 223 performs general feedback control including proportional (P), integral (I) and differential (D) controls. Note that the PID control unit 223 may perform control of either P control, PI control, PD control, or a combination of these, instead of PID control.
  • the subtractor 23 takes a deviation between the compensation current command i * Ar calculated by the current command calculation unit 22 and the actual compensation current i Ar .
  • the PID control unit 24 performs feedback control by PID control based on the deviation between the compensation current command i * Ar and the actual compensation current iAr , and outputs the control amount. Similar to the PID control unit 223, the PID control unit 24 may perform control of either P control, PI control, PD control, or a combination of these, instead of PID control.
  • FIG. 5 is a block diagram of the repeat control unit 25 according to the first embodiment.
  • the repeat control unit 25 includes a gain 251, an input address determination unit 252, a plurality of integrators 253, and an output address determination unit 254.
  • the input address determination unit 252 and the output address determination unit 254 switch the input and the output to one of the plurality of integrators 253 according to the input address N in or the output address N out .
  • a plurality of integrators 253 integrates the deviation of the actual compensation current i Ar and the compensation current command i * Ar for each address. For example, when the control frequency is 15 kHz and the power supply frequency is 60 Hz, the repeat control unit 25 includes 250 integrators 253 corresponding to addresses. Then, the control amount v * ArErr for each address is output based on the integrated values of the plurality of integrators 253. Since the repetitive control itself is known, detailed description of the operation will be omitted. By providing the repetitive control unit 25, the compensation current command i * Ar can be reproduced more faithfully, and the harmonic suppression capability can be improved.
  • the gain 251 is arranged in front of the input address determination unit 252, but it is also calculated when it is arranged immediately after the output address determination unit 254 or immediately before or after all the integrators 253. The result does not change.
  • the gain 251 can be moved to an arbitrary position where the calculation result does not change in this way.
  • the PID control unit 24 or the repeat control unit 25 of the present embodiment corresponds to the “control amount calculation unit”.
  • the adder 26 adds up the control amount output from the PID control unit 24 and the control amount output from the repeat control unit 25, and outputs the sum to the duty calculation unit 28.
  • Power supply voltage calculation unit 27, and a power supply voltage v rs and output address N out calculate power phase voltage v r, v s, a v t, and outputs to the duty calculation section 28.
  • the duty calculation unit 28 calculates the duty D * r , D * s , and D * t of each phase by the following equations (1) to (3).
  • the calculated duties D * r , D * s , and D * t are output to the duty modulation unit 29.
  • D * r (v r -v * ar ) / (v dc x 0.5) ...
  • D * s (v s -v * as ) / (v dc x 0.5) ...
  • D * t (v t -v * at ) / (v dc x 0.5) ...
  • v * ar is a total value of the control amount output from the PID control unit 24 in the R phase and the control amount output from the repeat control unit 25.
  • v * at is a total value of the control amount output from the PID control unit 24 in the T phase and the control amount output from the repeat control unit 25.
  • v * as is obtained by subtracting v * ar and v * at because the sum of v * ar , v * as, and v * at is zero.
  • the duty modulation unit 29 performs two-phase modulation on the three-phase duties D * r , D * s , and D * t output from the duty calculation unit 28.
  • FIG. 6 is a block diagram of the duty modulation unit 29 according to the first embodiment.
  • the duty modulation unit 29 includes a mode determination unit 291 and a duty correction unit 292.
  • the mode determination unit 291 determines the mode of two-phase modulation for each address.
  • FIG. 7 is a table showing an example of a mode determination method by the mode determination unit 291 of the first embodiment.
  • the operating state of the fixed phase is that the switching element of the upper arm (P side) is always ON and the switching element of the lower arm (N side) is OFF, or the switching element of the upper arm (P side) is always OFF and the lower arm ( There are two ways of turning on the switching element (N side). That is, the number of modes m is six in total, including the fixed phase and the operating state.
  • the mode determination unit 291 determines the mode m according to the address.
  • the table of FIG. 7 is a correspondence table of modes m when the control frequency is 15 kHz and the power supply frequency is 60 Hz.
  • the mode determination unit 291 determines the correspondence between the mode m and the address before performing the harmonic current compensation operation by the active filter device 4, and determines the correspondence between the mode m and the address during the harmonic current compensation operation. Not going to change. This is because if the correspondence between the mode m and the address is changed during the compensation operation, the current waveform is distorted and cannot be controlled correctly.
  • the mode determination unit 291 may determine the mode m according to the power supply phase voltage. Specifically, the mode determining unit 291, for each address, the power supply phase voltage v r, v s, v t and -v r obtained by inverting the sign of the power supply phase voltage, -v s, the -v t six The mode m is determined from the following equations (4) to (9) according to the largest element among the elements.
  • the duty correction unit 292 corrects the duty for each address, that is, for each phase angle corresponding to the address, according to the mode m determined by the mode determination unit 291.
  • FIG. 8 is a table showing an example of a duty correction method by the duty correction unit 292 of the first embodiment.
  • the duty correction unit 292 corrects the duties D * r , D * s , and D * t according to the mode m by the formula shown in the table of FIG. For example, in mode 1, the duty D * r is modified to "+1", the duty D * s is modified to "D * s + (1-D * r )", and the duty D * t is modified to "D * t " . + (1-D * r ) ”.
  • control signal generation unit 30 generates a control signal for driving the power module 7 from the duty D * ′ r , D * ′ s , and D * ′ t output from the duty modulation unit 29.
  • a commonly known technique is pulse width modulation (PWM). Specifically, six ON / OFF signals are generated by comparing the duty D *' r , D *' s , D *' t output from the duty modulation unit 29 with the triangular wave.
  • the switching element of the power module 7 is ON / OFF controlled based on the control signal, so that compensation currents iAr , iAs , and iAt are generated.
  • the compensation currents i Ar , i As , and i At are supplied to the three-phase power supply 1 via the control reactor 6 and the filter circuit 5.
  • the compensation current i Ar which is output from the active filter device 4, and i As, i At, the load current i Lr of the inverter 2, i Ls, and the i Lt offset, harmonic current is suppressed.
  • FIG. 9 is an example of the operation waveform in the active filter device 4 of the first embodiment.
  • 9 (a) shows the power supply current
  • FIG. 9 (b) shows the duty
  • FIG. 9 (c) shows the waveform of the DC voltage.
  • any one of the duties is "+1" or "-1"
  • the power supply current in FIG. 9A can also be controlled on a sine wave.
  • the DC voltage v dc in FIG. 9 is 340 V.
  • FIG. 10 is an example of an operation waveform in the active filter device 4 of the first embodiment.
  • 10 (a) shows the power supply current
  • FIG. 10 (b) shows the duty
  • FIG. 10 (c) shows the waveform of the DC voltage.
  • FIG. 11 is an example of an operation waveform in the active filter device of the comparative example. 11 (a) shows the power supply current
  • FIG. 11 (b) shows the duty
  • FIG. 11 (c) shows the waveform of the DC voltage. It is assumed that the active filter device of the comparative example does not include at least the duty modulation unit 29.
  • 10 and 11 are operation waveforms when the DC voltage v dc is 315 V.
  • the active filter device 4 is provided with the duty modulation unit 29, so that the two-phase modulation operation can be realized. As a result, it is possible to reduce the number of switchings of the power module 7 while suppressing the harmonic current, and to reduce the loss of the power module 7 by reducing the DC voltage vdc .
  • the inductance value of the reactor of the filter circuit 5 or the control reactor 6 is reduced, and the reactor can be further reduced in cost and loss. can do. Further, since the DC voltage v dc can be controlled to be small, it is possible to suppress the harmonic current even when the power supply voltage is increased as compared with the conventional technique.
  • Embodiment 2 Next, the second embodiment will be described.
  • the second embodiment is different from the first embodiment in the mode determination method in the mode determination unit 291 of the duty modulation unit 29.
  • the differences from the first embodiment will be mainly described.
  • FIG. 12 is a table showing an example of a mode determination method by the mode determination unit 291 of the second embodiment.
  • the addresses are evenly associated with each mode, but in the present embodiment, the range of the addresses associated with each mode is changed. Specifically, as compared with the mode determination table of the first embodiment shown in FIG. 7, the corresponding address ranges are increased by 10 in the front and back in the mode 1 and the mode 2, for a total of 20. On the other hand, the range of corresponding addresses in modes 3 to 6 is narrowed.
  • the always-on period or always-off period (that is, the two-phase modulation period) of the R phase becomes longer. Thereby, the switching loss of the R phase can be reduced.
  • the two-phase modulation period of the T phase is lengthened by lengthening the sections of the S phase and the mode 5 and the mode 6 by lengthening the sections of the mode 3 and the mode 4. It is possible.
  • the mode determination unit 291 of the present embodiment determines the mode so that the constant ON period or the constant OFF period of the phase having a large current is longer than the constant ON period or the constant OFF period of the phase having a small current.
  • the two-phase modulation section of the phase having a large current by lengthening the two-phase modulation section of the phase having a large current and shortening the two-phase modulation section of the phase having a small current, it is possible to reduce the variation in loss.
  • FIG. 13 is an example of the operation waveform in the active filter device 4 of the second embodiment.
  • 13 (a) shows the power supply current
  • FIG. 13 (b) shows the duty
  • FIG. 13 (c) shows the waveform of the DC voltage.
  • any one of the duties is "+1" or "-1"
  • it can be seen that the two-phase modulation can be realized.
  • FIG. 13B it is possible to realize an operation in which the period of the two-phase modulation is not uniform.
  • the same effect as that of the first embodiment can be realized also in the present embodiment. Further, by adjusting the period of the two-phase modulation of each phase according to the magnitude of the current, the loss of the power module 7 can be balanced.
  • the present invention is not limited to the above-described embodiment, and can be variously modified without departing from the gist of the present invention.
  • the inverter device 2 of the air conditioner 100 is a load device
  • the active filter device 4 can be used to suppress the harmonic current in other load devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Power Conversion In General (AREA)

Abstract

アクティブフィルタ装置において、負荷装置から発生する高調波電流を抑制するための補償電流を生成するパワーモジュールと、パワーモジュールを制御する制御部と、を備え、制御部は、高調波電流を抑制するための補償電流指令を算出する電流指令算出部と、補償電流指令と実際の補償電流との偏差に基づき制御量を算出する制御量算出部と、制御量に基づき、三相のデューティを算出するデューティ算出部と、三相のデューティに対し、二相変調を行うデューティ変調部と、二相変調後の三相のデューティから、パワーモジュールを駆動する制御信号を生成する制御信号生成部と、を備える構成とした。

Description

アクティブフィルタ装置および空気調和機
　本発明は、高調波発生負荷から発生する高調波電流を抑制するアクティブフィルタ装置および該アクティブフィルタ装置を備える空気調和機に関するものである。
　電源に接続された高調波発生負荷から発生する高調波電流を抑制するために、高調波発生負荷と並列にアクティブフィルタ装置を接続することが知られている。また、特許文献１には、アクティブフィルタ装置の高調波抑制能力を向上させるために、比例、積分、微分制御などの通常のフィードバック制御に加え、繰り返し制御を採用することが提案されている。繰り返し制御では、高調波電流が電源周波数に対応する周期特性を有することに着目し、補償電流指令と実際の補償電流との偏差を電源の位相角ごとに積分し、その結果に基づきアクティブフィルタ装置が制御される。繰り返し制御により、ディジタル制御で発生する無駄時間による遅延の影響を軽減し、高調波抑制能力を向上させることができる。
特開２００１－１８６７５２号公報
　従来のアクティブフィルタ装置において、電圧非飽和状態から電圧飽和状態または電圧飽和状態から電圧非飽和状態に切り替わったとき、デッドタイムの有無が切り替わり、アクティブフィルタ装置の出力電圧が大きく変化してしまう。繰り返し制御では、電源周期の各位相角に１回ずつしかフィードバックしないため、制御応答は遅くなる。そのため、電圧飽和状態の切り替わりにおける出力電圧の変化に対応できず、補償電流が大きく歪んでしまうという問題があった。補償電流の歪みを抑制するための対策として、アクティブフィルタ装置のＤＣ電圧を高く制御し、飽和させないように動作させること、および電源電圧または高調波発生負荷の異常時においても電圧飽和させないようリミッタを設けること、などが考えられる。
　アクティブフィルタ装置では、パワーモジュールにおける全てのスイッチング素子をキャリア周期でスイッチングするため、スイッチングによる損失が増大する。そのため、パワーモジュールの低損失化が望まれている。しかしながら、上記のように補償電流の歪みを抑制するためＤＣ電圧を高く制御させること、またはリミッタを設けることにより、パワーモジュールの損失の増加を招き、アクティブフィルタ装置における低損失化の障害となっていた。
　本発明は上記のような課題を解決するものであり、高調波電流の抑制性能を維持しつつ、低損失化を実現するアクティブフィルタ装置および空気調和機を提供することを目的とする。
　本発明のアクティブフィルタ装置は、負荷装置から発生する高調波電流を抑制するための補償電流を生成するパワーモジュールと、パワーモジュールを制御する制御部と、を備え、制御部は、高調波電流を抑制するための補償電流指令を算出する電流指令算出部と、補償電流指令と実際の補償電流との偏差に基づき制御量を算出する制御量算出部と、制御量に基づき、三相のデューティを算出するデューティ算出部と、三相のデューティに対し、二相変調を行うデューティ変調部と、二相変調後の三相のデューティから、パワーモジュールを駆動する制御信号を生成する制御信号生成部と、を備える。
　本発明によれば、デューティ変調部によりデューティに対する二相変調を行うことにより、スイッチング回数の低減およびＤＣ電圧の低減を実現でき、高調波電流の抑制性能を維持しつつ、アクティブフィルタ装置の低損失化を実現できる。
実施の形態１におけるアクティブフィルタ装置を備える空気調和機の概略構成図である。 実施の形態１におけるアクティブフィルタ制御部のブロック図である。 実施の形態１におけるアドレス算出部のブロック図である。 実施の形態１における電流指令算出部のブロック図である。 実施の形態１における繰り返し制御部のブロック図である。 実施の形態１におけるデューティ変調部のブロック図である。 実施の形態１のモード決定部によるモードの決定方法の例を示す表である。 実施の形態１のデューティ修正部によるデューティの修正方法の例を示す表である。 実施の形態１のアクティブフィルタ装置における動作波形の一例である。 比較例のアクティブフィルタ装置における動作波形の一例である。 従来技術のアクティブフィルタ装置における動作波形の一例である。 実施の形態２のモード決定部によるモードの決定方法の例を示す表である。 実施の形態２のアクティブフィルタ装置における動作波形の一例である。
　実施の形態１．
　図１は、実施の形態１におけるアクティブフィルタ装置４を備える空気調和機１００の概略構成図である。本実施の形態のアクティブフィルタ装置４は、空気調和機１００のインバータ装置２において発生する高調波電流を抑制するものである。空気調和機１００は、三相電源１と、圧縮機３と、圧縮機３を駆動するインバータ装置２と、アクティブフィルタ装置４と、から構成される。図１に示すように、アクティブフィルタ装置４は、三相電源１に対して、負荷装置であるインバータ装置２と並列に接続される。
　アクティブフィルタ装置４は、リアクトルとコンデンサから構成されるフィルタ回路５と、制御リアクトル６と、パワーモジュール７と、コンデンサ８と、アクティブフィルタ制御部９とから構成される。
　パワーモジュール７は、三相インバータで用いられる、６つの素子を備えるパワーモジュールである。パワーモジュール７の各素子は、スイッチング素子と逆並列に接続した還流ダイオードから構成される。本実施の形態では、スイッチング素子としてＩＧＢＴが用いられるが、ＭＯＳＦＥＴであってもよい。また、半導体はＳｉ（シリコン）を用いるのが一般的であるが、ＳｉＣ（シリコンカーバイド）またはＧａＮ（ガリウムナイトライド）を用いてもよい。
　また、アクティブフィルタ装置４は、４つの電流センサ１０ａ、１０ｂ、１０ｃおよび１０ｄと、２つの電圧センサ１１ａおよび１１ｂとを備える。電流センサ１０ａはインバータ装置２のＲ相の負荷電流ｉＬｒを検出し、電流センサ１０ｂはインバータ装置２のＴ相の負荷電流ｉＬｔを検出する。電流センサ１０ｃは制御リアクトル６に流れるＲ相の補償電流ｉＡｒを検出し、電流センサ１０ｄは制御リアクトル６に流れるＴ相の補償電流ｉＡｔを検出する。本実施の形態では、Ｒ相とＴ相の電流を電流センサ１０ａ、１０ｂ、１０ｃおよび１０ｄによって検出する構成としたが、Ｒ相とＳ相、またはＳ相とＴ相の電流を電流センサ１０ａ、１０ｂ、１０ｃおよび１０ｄによって検出する構成としてもよい。電圧センサ１１ａはアクティブフィルタ装置４に入力されるＲ－Ｓ間の電源電圧Ｖｒｓを検出し、電圧センサ１１ｂはコンデンサ８のＤＣ電圧ｖｄｃを検出する。電圧センサ１１ａはＲ－Ｓ間の電圧を検出する構成としたが、Ｒ－Ｔ間またはＳ－Ｔ間の電圧を検出する構成としてもよい。
　電流センサ１０ａ、１０ｂ、１０ｃおよび１０ｄと、電圧センサ１１ａおよび１１ｂの検出結果は、アクティブフィルタ制御部９に入力される。アクティブフィルタ制御部９は、パワーモジュール７に対し６つの制御信号Ｓｒｐ、Ｓｒｎ、Ｓｓｐ、Ｓｓｎ、Ｓｔｐ、Ｓｔｎを出力する。これらの制御信号によってパワーモジュール７が適切に動作することで、空気調和機１００のインバータ装置２において発生する高調波電流を抑制することができる。
　次にアクティブフィルタ制御部９について説明する。図２は、実施の形態１におけるアクティブフィルタ制御部９のブロック図である。アクティブフィルタ制御部９は、アドレス算出部２１と、電流指令算出部２２と、複数のＰＩＤ制御部２４と、複数の繰り返し制御部２５と、電源電圧算出部２７と、デューティ算出部２８と、デューティ変調部２９と、制御信号生成部３０と、を備える。アクティブフィルタ制御部９は、さらに、複数の減算器２３と、複数の加算器２６とを備える。
　アクティブフィルタ制御部９はマイクロコンピュータまたはプロセッサと、各部の動作を実現させるためのソフトウエアが格納されたメモリとから構成される。または、アクティブフィルタ制御部９を、ＡＳＩＣ（Application Specific Integrated Circuit）またはＦＰＧＡ（Field-Programmable Gate Array）などを用いた専用のハードウェアで構成し、各部を個別のハードウェアまたは一つのハードウェアで実現してもよい。
　図３は、実施の形態１におけるアドレス算出部２１のブロック図である。アドレス算出部２１は、アクティブフィルタ装置４に入力される電源電圧Ｖｒｓの位相角に対応するアドレスを算出する。具体的には、アドレス算出部２１は、ゼロクロス検出部２１１と、カウンター２１２と、加算器２１３とを有する。ゼロクロス検出部２１１は、電源電圧Ｖｒｓが負から正に切り替わる瞬間（すなわちゼロクロス）を検出し、カウンター２１２にリセット信号を出力する。カウンター２１２は、制御周期ごとに１カウントずつカウントアップし、ゼロクロス検出部２１１からリセット信号を受信したタイミングで、カウントを０にリセットする。カウンター２１２は、カウントを入力アドレスＮｉｎとして出力する。
　アドレスの数について説明する。例えばパワーモジュール７の制御周波数が１５ｋＨｚ、電源周波数が６０Ｈｚとした場合、１５０００／６０＝２５０となり、電源電圧Ｖｒｓの一周期あたりＮ＝２５０個アドレスが出力される。アドレスは、電源電圧Ｖｒｓの位相角に対応し、上記例の場合、１アドレスあたり１．４４ｄｅｇ（３６０ｄｅｇ／２５０）の位相角となる。制御周波数を電源周波数で割ったときに割り切れない場合、またはゼロクロスのタイミングがずれた場合は、アドレスの数Ｎは増減する。
　加算器２１３は、カウンター２１２から出力される入力アドレスＮｉｎに２を加算し、出力アドレスＮｏｕｔとして出力する。出力アドレスＮｏｕｔを入力アドレスＮｉｎと異ならせる理由は以下の通りである。アクティブフィルタ制御部９にマイクロコンピュータが用いられる場合、演算の無駄時間による制御遅れが発生する。そのため、入力アドレスＮｉｎと出力アドレスＮｏｕｔと同じにすると、制御のタイミングがずれてしまう。そこで、出力アドレスＮｏｕｔを入力アドレスＮｉｎと比較して２つだけ進めることで、タイミングのずれを抑制している。なお。本実施の形態ではゼロクロス検出部２１１とカウンター２１２によって位相角に対応するアドレスを算出したが、別手法としてＰＬＬ（Phase Lock Loop）を用いてアドレスを求めてもよい。
　次に電流指令算出部２２について説明する。図４は、実施の形態１における電流指令算出部２２のブロック図である。電流指令算出部２２は、アドレスごとに高調波電流を抑制し、電源電流を正弦波にするための、補償電流指令ｉ* Ａｒおよびｉ* Ａｔを算出する。電流指令算出部２２は、複数の電源電流指令算出部２２１と、複数の減算器２２２と、ＰＩＤ制御部２２３と、有効電流算出部２２４と、複数の加算器２２５とを備える。電源電流指令算出部２２１は、Ｒ相とＴ相とにそれぞれ１つずつ、計２つ設けられるが、以下ではＲ相の成分を例にとって説明する。
　電源電流指令算出部２２１は、理想的な正弦波電流指令ｉ* Ｓｒを算出する。具体的には、電源電流指令算出部２２１は、負荷電流ｉＬｒのフーリエ級数展開によって基本波成分を抽出することで、正弦波電流指令ｉ* Ｓｒを算出する。そして、減算器２２２によって、正弦波電流指令ｉ* Ｓｒから負荷電流ｉＬｒを減算することで、高調波電流を抑制するための補償電流指令が算出される。
　しかしながら、正弦波電流指令ｉ* Ｓｒから負荷電流ｉＬｒを減算するだけでは電力の利得が不明確となる。その場合、ＤＣ電圧ｖｄｃを制御できず、電圧不足によりアクティブフィルタ装置４が制御不能となるか、過電圧となり異常停止させざるを得なくなることがある。そのため、本実施の形態の電流指令算出部２２では、ＤＣ電圧ｖｄｃの制御系を備えている。具体的には、減算器２２２によりＤＣ電圧ｖｄｃとその指令値ｖ* ｄｃの偏差をとり、ＰＩＤ制御部２２３により母線電圧の制御量を算出する。さらに有効電流算出部２２４により、入力アドレスＮｉｎに基づいて、電源電圧と同相の電流指令ｉ* ｄｃｒを算出する。そして、加算器２２５で、減算器２２２から出力される電流指令に電流指令ｉ* ｄｃｒを加算することで、最終的な補償電流指令ｉ* Ａｒを算出する。Ｔ相の成分における補償電流指令ｉ* Ａｔも補償電流指令ｉ* Ａｒと同様に算出される。
　なお、ＰＩＤ制御部２２３は、比例（Ｐ）、積分（Ｉ）および微分（Ｄ）制御からなる一般的なフィードバック制御を行う。なお、ＰＩＤ制御部２２３は、ＰＩＤ制御に替えて、Ｐ制御、ＰＩ制御、またはＰＤ制御の何れか、またはこれらの何れかを組み合わせた制御を行ってもよい。
　図２に戻って、減算器２３は、電流指令算出部２２により算出された補償電流指令ｉ* Ａｒと実際の補償電流ｉＡｒの偏差をとる。ＰＩＤ制御部２４は、補償電流指令ｉ* Ａｒと実際の補償電流ｉＡｒの偏差に基づき、ＰＩＤ制御によるフィードバック制御を行い、制御量を出力する。ＰＩＤ制御部２４は、ＰＩＤ制御部２２３と同様に、ＰＩＤ制御に替えて、Ｐ制御、ＰＩ制御、またはＰＤ制御の何れか、またはこれらの何れかを組み合わせた制御を行ってもよい。
　また、本実施の形態では、ＰＩＤ制御部２４に加え、繰り返し制御部２５を備えている。図５は、実施の形態１における繰り返し制御部２５のブロック図である。繰り返し制御部２５は、ゲイン２５１と、入力アドレス決定部２５２と、複数の積分器２５３と、出力アドレス決定部２５４とから構成される。
　入力アドレス決定部２５２および出力アドレス決定部２５４は、入力アドレスＮｉｎまたは出力アドレスＮｏｕｔに応じて、入力および出力を複数の積分器２５３の何れかに切り替える。複数の積分器２５３は、アドレスごとに補償電流指令ｉ* Ａｒと実際の補償電流ｉＡｒとの偏差を積分する。例えば、制御周波数が１５ｋＨｚ、電源周波数が６０Ｈｚの場合、繰り返し制御部２５は、アドレスに対応した２５０個の積分器２５３を備える。そして、複数の積分器２５３の積分値に基づき、アドレスごとの制御量ｖ* ＡｒＥｒｒが出力される。繰り返し制御それ自体は公知であるので、動作についての詳細な説明は省略する。繰り返し制御部２５を備えることにより、補償電流指令ｉ* Ａｒをより忠実に再現することができ、高調波抑制能力を向上させることができる。
　なお、本実施の形態では、ゲイン２５１を入力アドレス決定部２５２の手前に配置しているが、出力アドレス決定部２５４の直後、もしくは全ての積分器２５３の手前または直後に配置した場合も、計算結果は変わらない。ゲイン２５１は、このように計算結果が変わらない任意の位置に移動させることができる。本実施の形態のＰＩＤ制御部２４または繰り返し制御部２５が、「制御量算出部」に対応する。
　図２に戻って、加算器２６は、ＰＩＤ制御部２４から出力される制御量と、繰り返し制御部２５から出力される制御量とを合算し、デューティ算出部２８へ出力する。電源電圧算出部２７は、電源電圧ｖｒｓと出力アドレスＮｏｕｔとから、電源相電圧ｖｒ、ｖｓ、ｖｔを算出して、デューティ算出部２８へ出力する。
　デューティ算出部２８は、下記の式（１）～（３）により、各相のデューティＤ* ｒ、Ｄ* ｓ、Ｄ* ｔを算出する。算出されたデューティＤ* ｒ、Ｄ* ｓ、Ｄ* ｔは、デューティ変調部２９へ出力される。
　Ｄ* ｒ＝（ｖｒ-ｖ* ａｒ）／（ｖｄｃ×０．５）・・・（１）
　Ｄ* ｓ＝（ｖｓ-ｖ* ａｓ）／（ｖｄｃ×０．５）・・・（２）
　Ｄ* ｔ＝（ｖｔ-ｖ* ａｔ）／（ｖｄｃ×０．５）・・・（３）
　ここで、ｖ* ａｒは、Ｒ相におけるＰＩＤ制御部２４から出力される制御量と、繰り返し制御部２５から出力される制御量との合算値である。ｖ* ａｔは、Ｔ相におけるＰＩＤ制御部２４から出力される制御量と、繰り返し制御部２５から出力される制御量との合算値である。また、ｖ* ａｓは、ｖ* ａｒとｖ* ａｓとｖ* ａｔの和がゼロであることから、ｖ* ａｒとｖ* ａｔを減算することで求められる。
　デューティ変調部２９は、デューティ算出部２８から出力される三相のデューティＤ* ｒ、Ｄ* ｓ、Ｄ* ｔに対し、二相変調を行う。図６は、実施の形態１におけるデューティ変調部２９のブロック図である。デューティ変調部２９は、モード決定部２９１と、デューティ修正部２９２とから構成される。
　モード決定部２９１は、アドレスごとに二相変調のモードを決定する。図７は、実施の形態１のモード決定部２９１によるモードの決定方法の例を示す表である。二相変調において固定する相はＲ相、Ｓ相またはＴ相の３通りである。また固定する相の動作状態は、上アーム（Ｐ側）のスイッチング素子常時ＯＮ、かつ下アーム（Ｎ側）のスイッチング素子ＯＦＦ、または上アーム（Ｐ側）のスイッチング素子常時ＯＦＦ、かつ下アーム（Ｎ側）のスイッチング素子ＯＮの２通りである。すなわち、モードｍの数は、固定する相と動作状態とを合わせて６通りとなる。
　モード決定部２９１は、図７の表に示すように、アドレスに応じてモードｍを決定する。図７の表は、制御周波数が１５ｋＨｚであり、電源周波数が６０Ｈｚの場合におけるモードｍの対応表である。モード決定部２９１は、アクティブフィルタ装置４による高調波電流の補償動作を行う前にモードｍとアドレスとの対応関係を決定し、高調波電流の補償動作中はモードｍとアドレスとの対応関係を変更しない。補償動作中にモードｍとアドレスとの対応関係を変更してしまうと、電流波形が歪んでしまい、正しく制御できなくなるためである。
　なお、別の実施の形態として、モード決定部２９１は、電源相電圧に応じてモードｍを決定してもよい。具体的には、モード決定部２９１は、アドレスごとに、電源相電圧ｖｒ、ｖｓ、ｖｔと電源相電圧の符号を反転させた－ｖｒ、－ｖｓ、－ｖｔの計６個のうち、最も大きい要素に応じて、下記の式（４）～（９）からモードｍを決定する。
　Ｍａｘ(ｖｒ，ｖｓ，ｖｔ，－ｖｒ，－ｖｓ，－ｖｔ)＝ｖｒ　⇒ ｍ＝１・・・（４）
　Ｍａｘ(ｖｒ，ｖｓ，ｖｔ，－ｖｒ，－ｖｓ，－ｖｔ)＝－ｖｒ　⇒ ｍ＝２・・・（５）
　Ｍａｘ(ｖｒ，ｖｓ，ｖｔ，－ｖｒ，－ｖｓ，－ｖｔ)＝ｖｓ　⇒ ｍ＝３・・・（６）
　Ｍａｘ(ｖｒ，ｖｓ，ｖｔ，－ｖｒ，－ｖｓ，－ｖｔ)＝－ｖｓ　⇒ ｍ＝４・・・（７）
　Ｍａｘ(ｖｒ，ｖｓ，ｖｔ，－ｖｒ，－ｖｓ，－ｖｔ)＝ｖｔ　⇒ ｍ＝５・・・（８）
　Ｍａｘ(ｖｒ，ｖｓ，ｖｔ，－ｖｒ，－ｖｓ，－ｖｔ)＝－ｖｔ　⇒ ｍ＝６・・・（９）
　モードｍのその他の決定方法として、モード決定部２９１は、デューティＤ* ｒ、Ｄ* ｓ、Ｄ* ｔを用いて、下記の式（１０）～（１５）によってモードｍを決定してもよい。なお、モード決定部２９１は、高調波電流の補償動作前にモードの決定方法を決定し、補償動作中はモードの決定方法を変更しないものとする。
Ｍａｘ(Ｄ* ｒ，Ｄ* ｓ，Ｄ* ｔ，－Ｄ* ｒ，－Ｄ* ｓ，－Ｄ* ｔ)＝Ｄ* ｒ　⇒ｍ＝１・・・（１０）
Ｍａｘ(Ｄ* ｒ，Ｄ* ｓ，Ｄ* ｔ，－Ｄ* ｒ，－Ｄ* ｓ，－Ｄ* ｔ)＝－Ｄ* ｒ　⇒ｍ＝２・・・（１１）
Ｍａｘ(Ｄ* ｒ，Ｄ* ｓ，Ｄ* ｔ，－Ｄ* ｒ，－Ｄ* ｓ，－Ｄ* ｔ)＝Ｄ* ｓ　⇒ｍ＝３・・・（１２）
Ｍａｘ(Ｄ* ｒ，Ｄ* ｓ，Ｄ* ｔ，－Ｄ* ｒ，－Ｄ* ｓ，－Ｄ* ｔ)＝－Ｄ* ｓ　⇒ｍ＝４・・・（１３）
Ｍａｘ(Ｄ* ｒ，Ｄ* ｓ，Ｄ* ｔ，－Ｄ* ｒ，－Ｄ* ｓ，－Ｄ* ｔ)＝Ｄ* ｔ　⇒ｍ＝５・・・（１４）
Ｍａｘ(Ｄ* ｒ，Ｄ* ｓ，Ｄ* ｔ，－Ｄ* ｒ，－Ｄ* ｓ，－Ｄ* ｔ)＝－Ｄ* ｔ　⇒ｍ＝６・・・（１５）
　デューティ修正部２９２は、モード決定部２９１によって決定されたモードｍに応じて、アドレスごと、すなわちアドレスに対応する位相角ごとにデューティを修正する。図８は、実施の形態１のデューティ修正部２９２によるデューティの修正方法の例を示す表である。デューティ修正部２９２は、モードｍに応じて、デューティＤ* ｒ、Ｄ* ｓ、Ｄ* ｔを図８の表に示す式によって修正する。例えば、モード１の場合、デューティＤ* ｒを「＋１」に修正し、デューティＤ* ｓを「Ｄ* ｓ＋（１-Ｄ* ｒ）」に修正し、デューティＤ* ｔを「Ｄ* ｔ＋（１-Ｄ* ｒ）」に修正する。
　デューティが「＋１」の場合は上アーム（Ｐ側）のスイッチング素子を常時ＯＮ、デューティが「－１」の場合は上アーム（Ｐ側）のスイッチング素子を常時ＯＦＦ、デューティが「０」の場合は上アーム（Ｐ側）のスイッチング素子を５０％ＯＮさせる。３つのデューティのうち何れか１つが、「＋１」または「－１」となることで、二相変調動作を実現することができる。デューティが「＋１」または「－１」の場合はスイッチングしなくなるため、スイッチングによる損失が発生しなくなり、スイッチング素子の損失を小さくすることができる。修正後のデューティＤ*´ ｒ、Ｄ*´ ｓ、Ｄ*´ ｔは、制御信号生成部３０に出力される。
　図２に戻って、制御信号生成部３０は、デューティ変調部２９から出力されるデューティＤ*´ ｒ、Ｄ*´ ｓ、Ｄ*´ ｔから、パワーモジュール７を駆動する制御信号を生成する。一般的に知られている手法はパルス幅変調（ＰＷＭ）である。具体的には、デューティ変調部２９から出力されるデューティＤ*´ ｒ、Ｄ*´ ｓ、Ｄ*´ ｔと三角波とを比較することで、６つのＯＮ／ＯＦＦ信号を生成する。そして、さらに上下アームが短絡しないように上下アームが共にＯＦＦとなるデッドタイム（Ｔｄ）期間を付加することで、６つの制御信号Ｓｒｐ、Ｓｒｎ、Ｓｓｐ、Ｓｓｎ、Ｓｔｐ、Ｓｔｎを出力する。
　そして、パワーモジュール７のスイッチング素子が制御信号に基づいてＯＮ／ＯＦＦ制御されることにより、補償電流ｉＡｒ、ｉＡｓ、ｉＡｔが発生する。この補償電流ｉＡｒ、ｉＡｓ、ｉＡｔは、制御リアクトル６およびフィルタ回路５を介して三相電源１に供給される。これにより、アクティブフィルタ装置４から出力される補償電流ｉＡｒ、ｉＡｓ、ｉＡｔと、インバータ装置２の負荷電流ｉＬｒ、ｉＬｓ、ｉＬｔとが相殺され、高調波電流が抑制される。
　図９は、実施の形態１のアクティブフィルタ装置４における動作波形の一例である。図９（ａ）は電源電流、図９（ｂ）はデューティ、図９（ｃ）はＤＣ電圧の波形を示す。図９に示すように、何れか１つのデューティが「＋１」または「－１」となっていることから、二相変調が実現できていることがわかる。また、図９（ａ）の電源電流も正弦波上に制御できている。また、図９のＤＣ電圧ｖｄｃは、３４０Ｖとなっている。
　図１０は、実施の形態１のアクティブフィルタ装置４における動作波形の一例である。図１０（ａ）は電源電流、図１０（ｂ）はデューティ、図１０（ｃ）はＤＣ電圧の波形を示す。また、図１１は、比較例のアクティブフィルタ装置における動作波形の一例である。図１１（ａ）は電源電流、図１１（ｂ）はデューティ、図１１（ｃ）はＤＣ電圧の波形を示す。なお、比較例のアクティブフィルタ装置は、少なくともデューティ変調部２９を備えていないものとする。図１０および図１１は、ＤＣ電圧ｖｄｃを３１５Ｖとした場合の動作波形である。
　図１１に示すように、比較例においてＤＣ電圧ｖｄｃを３１５Ｖにすると、電源電流の波形が歪んでしまい、アクティブフィルタ装置が適切に動作しない。これに対し、図１０に示すように、実施の形態１におけるアクティブフィルタ装置４では、ＤＣ電圧ｖｄｃを３１５Ｖにした場合にも、電源電流を正弦波上に制御することができる。ＤＣ電圧ｖｄｃを小さくできることで、パワーモジュール７のスイッチング損失が小さくなる。さらに、制御リアクトル６のキャリア成分の電流脈動が小さくなるため、制御リアクトル６の制御周波数帯域の電流を小さくすることができ、制御リアクトル６の鉄損を小さくすることができる。
　以上のように、本実施の形態では、アクティブフィルタ装置４において、デューティ変調部２９を備えることにより、二相変調動作を実現することが可能となった。これにより、高調波電流を抑制しつつ、パワーモジュール７のスイッチング回数が低減すること、およびＤＣ電圧ｖｄｃが小さくなることによるパワーモジュール７の低損失化を実現できる。
　またパワーモジュール７の損失が小さくなった分、さらに制御周波数を上昇させることで、フィルタ回路５のリアクトルまたは制御リアクトル６のインダクタンス値を小さくし、リアクトルの更なる安価化、および低損失化を実現することができる。またＤＣ電圧ｖｄｃを小さく制御できるため、従来技術に比べて電源電圧を高くした場合でも高調波電流を抑制することが可能となる。
　実施の形態２．
　次に、実施の形態２について説明する。実施の形態２では、デューティ変調部２９のモード決定部２９１におけるモードの決定方法において、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明する。
　図１２は、実施の形態２のモード決定部２９１によるモードの決定方法の例を示す表である。実施の形態１では、アドレスが各モードに均等に対応付けられる構成としたが、本実施の形態では、モードによって対応付けられるアドレスの範囲が変更される。具体的には、図７に示す実施の形態１のモード決定の表と比較して、モード１とモード２とにおいて、対応するアドレスの範囲を前後に１０個ずつ、計２０個増やしている。一方、モード３～６の対応するアドレスの範囲は狭くなっている。
　このようにモードを決定することで、Ｒ相の常時ＯＮ期間または常時ＯＦＦ期間（すなわち二相変調期間）が長くなる。これにより、Ｒ相のスイッチング損失を低減することができる。図１２では、Ｒ相を例にとって説明したが、モード３およびモード４の区間を長くすることでＳ相、モード５およびモード６の区間を長くすることでＴ相の二相変調期間を長くすることが可能である。
　特に、電源電圧に不平衡が発生している場合、各相の電流の大きさにばらつきが生じる。そして、電流が大きい相ほど、パワーモジュール７の損失が大きくなり、各相の損失にもばらつきが生じる。そこで、本実施の形態のモード決定部２９１は、電流が大きい相の常時ＯＮ期間または常時ＯＦＦ期間が、電流が小さい相の常時ＯＮ期間または常時ＯＦＦ期間よりも長くなるようモードを決定する。このように、電流が大きい相の二相変調区間を長くして、電流が小さい相の二相変調区間を短くすることで、損失のばらつきを軽減することができる。
　図１３は、実施の形態２のアクティブフィルタ装置４における動作波形の一例である。図１３（ａ）は電源電流、図１３（ｂ）はデューティ、図１３（ｃ）はＤＣ電圧の波形を示す。図１３に示すように、何れか１つのデューティが「＋１」または「－１」となっていることから、二相変調が実現できていることがわかる。さらに、図１３（ｂ）に示すように、二相変調の期間が均一ではない動作を実現できている。
　以上のように、本実施の形態においても、実施の形態１と同様の効果を実現することができる。さらに各相の二相変調の期間を電流の大きさに応じて調整することで、パワーモジュール７の損失のバランスをとることができる。
　以上が本発明の実施の形態の説明であるが、本発明は、上記の実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々に変形することが可能である。例えば、上記実施の形態では、空気調和機１００のインバータ装置２が負荷装置の場合について説明したが、その他の負荷装置における高調波電流を抑制するためにアクティブフィルタ装置４を用いることができる。
　１　三相電源、２　インバータ装置、３　圧縮機、４　アクティブフィルタ装置、５　フィルタ回路、６　制御リアクトル、７　パワーモジュール、８　コンデンサ、９　アクティブフィルタ制御部、１０ａ、１０ｂ、１０ｃ、１０ｄ　電流センサ、１１ａ、１１ｂ　電圧センサ、２１　アドレス算出部、２２　電流指令算出部、２３　減算器、２４　ＰＩＤ制御部、２５　繰り返し制御部、２６　加算器、２７　電源電圧算出部、２８　デューティ算出部、２９　デューティ変調部、３０　制御信号生成部、１００　空気調和機、２１１　ゼロクロス検出部、２１２　カウンター、２１３　加算器、２２１　電源電流指令算出部、２２２　減算器、２２３　ＰＩＤ制御部、２２４　有効電流算出部、２２５　加算器、２５１　ゲイン、２５２　入力アドレス決定部、２５３　積分器、２５４　出力アドレス決定部、２９１　モード決定部、２９２　デューティ修正部。

Claims (10)

  1. 　負荷装置から発生する高調波電流を抑制するための補償電流を生成するパワーモジュールと、
    　前記パワーモジュールを制御する制御部と、を備え、
    　前記制御部は、
    　前記高調波電流を抑制するための補償電流指令を算出する電流指令算出部と、
    　前記補償電流指令と実際の補償電流との偏差に基づき制御量を算出する制御量算出部と、
    　前記制御量に基づき、三相のデューティを算出するデューティ算出部と、
    　前記三相のデューティに対し、二相変調を行うデューティ変調部と、
    　前記二相変調後の前記三相のデューティから、前記パワーモジュールを駆動する制御信号を生成する制御信号生成部と、
    　を備えるアクティブフィルタ装置。
  2. 　前記制御部は、前記パワーモジュールの制御周波数と電源電圧の周波数とから、前記電源電圧の位相角に対応するアドレスを算出するアドレス算出部をさらに備え、
    　前記デューティ変調部は、
    　前記三相のうち固定させる相と、前記固定させる相の動作状態と、に応じて異なる複数のモードの何れかを、前記アドレスごとに決定するモード決定部と、
    　前記モード決定部によって決定された前記モードに応じて、前記アドレスごとに前記デューティを修正するデューティ修正部と、を有する請求項１に記載のアクティブフィルタ装置。
  3. 　前記モード決定部は、前記アドレスに応じて前記モードを決定する請求項２に記載のアクティブフィルタ装置。
  4. 　前記モード決定部は、前記アドレスと、前記モードとを対応付けた表に基づき、前記モードを決定する請求項３に記載のアクティブフィルタ装置。
  5. 　前記モード決定部は、前記電源電圧または前記デューティに応じて前記モードを決定する請求項２に記載のアクティブフィルタ装置。
  6. 　前記モード決定部は、前記電源電圧の最も大きい要素、または前記デューティの最も大きい要素に応じて前記モードを決定する請求項５に記載のアクティブフィルタ装置。
  7. 　前記モード決定部は、前記三相のうち電流が大きい相の常時ＯＮ期間または常時ＯＦＦ期間が、電流が小さい相の常時ＯＮ期間または常時ＯＦＦ期間よりも長くなるよう前記モードを決定する請求項２～６の何れか一項に記載のアクティブフィルタ装置。
  8. 　前記モード決定部は、前記高調波電流の補償動作中は前記モードの決定方法を変更しない請求項２～７の何れか一項に記載のアクティブフィルタ装置。
  9. 　前記制御量算出部は、繰り返し制御部を含むものであり、
    　前記繰り返し制御部は、前記アドレスごとに、前記補償電流指令と実際の補償電流との偏差を積分する複数の積分器を有し、前記複数の積分器による積分値に基づき前記制御量を算出する請求項２～８の何れか一項に記載のアクティブフィルタ装置。
  10. 　請求項１～９の何れか一項に記載のアクティブフィルタ装置と、
    　前記負荷装置であるインバータ装置と、
    　前記インバータ装置により駆動される圧縮機と、
    　を備える空気調和機。
PCT/JP2019/014640 2019-04-02 2019-04-02 アクティブフィルタ装置および空気調和機 WO2020202467A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/425,069 US11368019B2 (en) 2019-04-02 2019-04-02 Active filter device and air conditioner
PCT/JP2019/014640 WO2020202467A1 (ja) 2019-04-02 2019-04-02 アクティブフィルタ装置および空気調和機
JP2021511830A JP7031062B2 (ja) 2019-04-02 2019-04-02 アクティブフィルタ装置および空気調和機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/014640 WO2020202467A1 (ja) 2019-04-02 2019-04-02 アクティブフィルタ装置および空気調和機

Publications (1)

Publication Number Publication Date
WO2020202467A1 true WO2020202467A1 (ja) 2020-10-08

Family

ID=72666208

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/014640 WO2020202467A1 (ja) 2019-04-02 2019-04-02 アクティブフィルタ装置および空気調和機

Country Status (3)

Country Link
US (1) US11368019B2 (ja)
JP (1) JP7031062B2 (ja)
WO (1) WO2020202467A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114583702A (zh) * 2022-05-05 2022-06-03 湖北工业大学 Lcl型有源电力滤波器的并联电流控制系统及控制方法
WO2023012194A1 (fr) * 2021-08-06 2023-02-09 Ecole Nationale Superieure De L'electronique Et De Ses Applications Dispositif de compensation electrique active avec structure a commutation rapide

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165487A (ja) * 2011-02-03 2012-08-30 Toshiba Corp 漏れ電流抑制回路
JP2016163406A (ja) * 2015-02-27 2016-09-05 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー（ホンコン）リミテッド アクティブフィルタ、及びそれを用いたモータ駆動装置、並びに冷凍装置
WO2017037941A1 (ja) * 2015-09-04 2017-03-09 三菱電機株式会社 電力変換装置およびヒートポンプ装置
JP2018191375A (ja) * 2017-04-28 2018-11-29 ダイキン工業株式会社 アクティブフィルタ装置、及びそれを用いた空気調和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681941B2 (ja) 1999-12-27 2005-08-10 三菱電機株式会社 電源高調波抑制装置
JP5438037B2 (ja) 2011-01-05 2014-03-12 三菱電機株式会社 アクティブフィルタ装置
JP5871832B2 (ja) 2013-01-29 2016-03-01 株式会社指月電機製作所 アクティブフィルタ
JP5713044B2 (ja) 2013-04-15 2015-05-07 ダイキン工業株式会社 制御装置
JP6149492B2 (ja) 2013-04-26 2017-06-21 ダイキン工業株式会社 記憶装置
JP2015027231A (ja) 2013-07-29 2015-02-05 株式会社指月電機製作所 アクティブフィルタ
JP2015111995A (ja) 2013-11-06 2015-06-18 パナソニックＩｐマネジメント株式会社 三相アクティブフィルタ
US10302719B2 (en) * 2014-11-11 2019-05-28 Koninklijke Philips N.V. Gradient amplifier system in a MRI system and method for supplying current using the system
US9692327B2 (en) * 2015-04-22 2017-06-27 Infineon Technologies Ag Multi-phase machine current control
CN110249492B (zh) 2017-02-02 2023-08-11 三菱电机株式会社 高次谐波抑制装置以及高次谐波抑制系统
US10797589B2 (en) * 2017-09-28 2020-10-06 Texas Instruments Incorporated Methods and apparatus to compensate for power factor loss using a phasor cancellation based compensation scheme
WO2020129161A1 (ja) * 2018-12-18 2020-06-25 三菱電機株式会社 制御装置、およびアクティブフィルタ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165487A (ja) * 2011-02-03 2012-08-30 Toshiba Corp 漏れ電流抑制回路
JP2016163406A (ja) * 2015-02-27 2016-09-05 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー（ホンコン）リミテッド アクティブフィルタ、及びそれを用いたモータ駆動装置、並びに冷凍装置
WO2017037941A1 (ja) * 2015-09-04 2017-03-09 三菱電機株式会社 電力変換装置およびヒートポンプ装置
JP2018191375A (ja) * 2017-04-28 2018-11-29 ダイキン工業株式会社 アクティブフィルタ装置、及びそれを用いた空気調和装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023012194A1 (fr) * 2021-08-06 2023-02-09 Ecole Nationale Superieure De L'electronique Et De Ses Applications Dispositif de compensation electrique active avec structure a commutation rapide
FR3126078A1 (fr) * 2021-08-06 2023-02-10 Ecole Nationale Superieure De L'electronique Et De Ses Applications Dispositif de compensation électrique active avec structure à commutation rapide
CN114583702A (zh) * 2022-05-05 2022-06-03 湖北工业大学 Lcl型有源电力滤波器的并联电流控制系统及控制方法

Also Published As

Publication number Publication date
US11368019B2 (en) 2022-06-21
JP7031062B2 (ja) 2022-03-07
US20220102975A1 (en) 2022-03-31
JPWO2020202467A1 (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
JP4417323B2 (ja) モータ制御装置
US5450306A (en) Closed loop pulse width modulator inverter with volt-seconds feedback control
JP3123079B2 (ja) Ｐｗｍ制御変換器の制御装置
US7310253B2 (en) Power conversion circuit control apparatus
US5274542A (en) Control device of neutral point clamped power inverter apparatus
JP6250160B2 (ja) 電力変換装置
JPWO2005088822A1 (ja) モータ制御装置とそのｐｗｍインバータの変調波指令作成方法
JP7031062B2 (ja) アクティブフィルタ装置および空気調和機
EP2143196B1 (en) Method for driving a pulse width modulated controller
JP3681941B2 (ja) 電源高調波抑制装置
WO2021020231A1 (ja) インバータ装置
JP5787053B2 (ja) ３相ｖ結線コンバータの制御装置
JP2019058038A (ja) 電力変換装置および電力変換システム
JP2006074898A (ja) 電圧形インバータのデッドタイム補償法およびデッドタイム補償器
JPH08266059A (ja) 電力変換装置
JP5438037B2 (ja) アクティブフィルタ装置
JP5428744B2 (ja) 電力変換装置の制御方法
JP6207796B2 (ja) 電力変換装置
JP5894031B2 (ja) 電力変換装置
JP2000152504A (ja) 無効電力補償装置
US20220052625A1 (en) Power conversion device
JP2021129425A (ja) 交流チョッパ回路の制御装置
JPH08275551A (ja) インバータのデッドタイム補償方法
JPH1066359A (ja) 電力変換装置
JPH05316739A (ja) パルス幅変調インバータの制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19922477

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021511830

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19922477

Country of ref document: EP

Kind code of ref document: A1