JP3123079B2 - Ｐｗｍ制御変換器の制御装置 - Google Patents
Ｐｗｍ制御変換器の制御装置Info
- Publication number
- JP3123079B2 JP3123079B2 JP09513279A JP51327997A JP3123079B2 JP 3123079 B2 JP3123079 B2 JP 3123079B2 JP 09513279 A JP09513279 A JP 09513279A JP 51327997 A JP51327997 A JP 51327997A JP 3123079 B2 JP3123079 B2 JP 3123079B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- phase
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、交流電源電圧を直流電圧に変換するPWM制
御変換器の制御装置に関するものである。
御変換器の制御装置に関するものである。
背景技術 近年、機器の内部で直流を扱う装置が増加し、交流電
源から直流電圧を得ることにより直流電圧を使用するよ
うにしているが、交流電源から直流電圧を得る際に発生
する無効電力や高調波が問題となっていた。この問題を
解決するために、交流電源電圧を直流電圧に変換する装
置として、PWM制御変換器が提案されている。
源から直流電圧を得ることにより直流電圧を使用するよ
うにしているが、交流電源から直流電圧を得る際に発生
する無効電力や高調波が問題となっていた。この問題を
解決するために、交流電源電圧を直流電圧に変換する装
置として、PWM制御変換器が提案されている。
第28図は、従来のPWM制御変換器の制御装置を示すブ
ロック図であり、例えば平成３年電気学会全国大会講演
論文集５−80頁に示される「絶縁トランスを必要としな
い三相インバータの制御法」、または特開平３−212162
号公報に示されたPWM制御変換器の制御装置と同様のも
のである。
ロック図であり、例えば平成３年電気学会全国大会講演
論文集５−80頁に示される「絶縁トランスを必要としな
い三相インバータの制御法」、または特開平３−212162
号公報に示されたPWM制御変換器の制御装置と同様のも
のである。
図において、１は３相交流電源、２は３相交流電源１
から供給される交流入力電流を制御し、直流電圧に変換
して出力するPWM制御変換器であり、201〜206のトラン
ジスタ、IGBT（絶縁ゲート形バイポーラトランジスタ）
等からなるスイッチング素子と、207〜212の還流ダイオ
ードとから構成されている。３は３相交流電源１とPWM
制御変換器２の間に接続されたリアクトル、４はPWM制
御変換器２の出力電流の脈動分を吸収するための平滑コ
ンデンサ、５はインバータ、抵抗成分等の負荷装置、６
はPWM制御変換器２から出力される直流電圧の電圧設定
信号を出力する電圧設定器、7bはPWM制御変換器２から
出力される直流電圧を検出するための電圧検出回路であ
り、電圧検出回路自体のオフセット、ゲインを調節する
ボリューム等を含んでいる。
から供給される交流入力電流を制御し、直流電圧に変換
して出力するPWM制御変換器であり、201〜206のトラン
ジスタ、IGBT（絶縁ゲート形バイポーラトランジスタ）
等からなるスイッチング素子と、207〜212の還流ダイオ
ードとから構成されている。３は３相交流電源１とPWM
制御変換器２の間に接続されたリアクトル、４はPWM制
御変換器２の出力電流の脈動分を吸収するための平滑コ
ンデンサ、５はインバータ、抵抗成分等の負荷装置、６
はPWM制御変換器２から出力される直流電圧の電圧設定
信号を出力する電圧設定器、7bはPWM制御変換器２から
出力される直流電圧を検出するための電圧検出回路であ
り、電圧検出回路自体のオフセット、ゲインを調節する
ボリューム等を含んでいる。
８は電圧設定器６により設定され、出力された電圧設
定信号と電圧検出回路7bにより検出され出力された電圧
検出信号との偏差を出力する減算器、9dは比例制御演算
要素と比例積分演算要素とからなり、減算器８から出力
された電圧設定信号と電圧検出信号の偏差を比例積分
（PI）制御する電圧制御器、10は３相交流電源１の交流
電圧を検出するための交流電圧検出器、11は交流電圧検
出器10により検出された交流電圧検出信号からＲ相電圧
及びＴ相電圧に同期したＲ相及びＴ相の単位正弦波を生
成する単位正弦波生成器、12及び13は電圧制御器9dから
出力された入力電流の波高値指令信号と単位正弦波生成
器11から出力されたＲ相及びＴ相の単位正弦波信号を乗
算してＲ相及びＴ相の入力電流指令信号を出力する乗算
器である。
定信号と電圧検出回路7bにより検出され出力された電圧
検出信号との偏差を出力する減算器、9dは比例制御演算
要素と比例積分演算要素とからなり、減算器８から出力
された電圧設定信号と電圧検出信号の偏差を比例積分
（PI）制御する電圧制御器、10は３相交流電源１の交流
電圧を検出するための交流電圧検出器、11は交流電圧検
出器10により検出された交流電圧検出信号からＲ相電圧
及びＴ相電圧に同期したＲ相及びＴ相の単位正弦波を生
成する単位正弦波生成器、12及び13は電圧制御器9dから
出力された入力電流の波高値指令信号と単位正弦波生成
器11から出力されたＲ相及びＴ相の単位正弦波信号を乗
算してＲ相及びＴ相の入力電流指令信号を出力する乗算
器である。
14及び15はPWM制御変換器２のＲ相及びＴ相の入力電
流を検出するための電流検出器、16及び17は乗算器12及
び13から出力されたＲ相及びＴ相の入力電流指令信号と
電流検出器14及び15により検出され出力されたＲ相及び
Ｔ相の入力電流検出信号との偏差を出力する減算器、18
b及び19bは比例制御演算要素と比例積分演算要素とから
なり、減算器16及び17から出力されたＲ相及びＴ相の入
力電流指令信号と入力電流検出信号の偏差を比例積分
（PI）制御してＲ相制御信号とＴ相制御信号を出力する
Ｒ相及びＴ相の電流制御器、20はＲ相及びＴ相の電流制
御器18b、19bからの出力であるＲ相制御信号とＴ相制御
信号を零から減算してＳ相制御信号として出力する減算
器、21は三角波形の搬送波を出力する搬送波発振器、2
2、23及び24は、Ｒ相、Ｓ相及びＴ相の制御信号と搬送
波との大小関係を比較してパルス幅変調された信号を出
力するコンパレータ、25はこれらＲ相、Ｓ相及びＴ相の
パルス幅変調信号に応じてPWM制御変換器２のスイッチ
ング素子201〜206をオン、オフ制御する信号を出力する
ゲート回路である。
流を検出するための電流検出器、16及び17は乗算器12及
び13から出力されたＲ相及びＴ相の入力電流指令信号と
電流検出器14及び15により検出され出力されたＲ相及び
Ｔ相の入力電流検出信号との偏差を出力する減算器、18
b及び19bは比例制御演算要素と比例積分演算要素とから
なり、減算器16及び17から出力されたＲ相及びＴ相の入
力電流指令信号と入力電流検出信号の偏差を比例積分
（PI）制御してＲ相制御信号とＴ相制御信号を出力する
Ｒ相及びＴ相の電流制御器、20はＲ相及びＴ相の電流制
御器18b、19bからの出力であるＲ相制御信号とＴ相制御
信号を零から減算してＳ相制御信号として出力する減算
器、21は三角波形の搬送波を出力する搬送波発振器、2
2、23及び24は、Ｒ相、Ｓ相及びＴ相の制御信号と搬送
波との大小関係を比較してパルス幅変調された信号を出
力するコンパレータ、25はこれらＲ相、Ｓ相及びＴ相の
パルス幅変調信号に応じてPWM制御変換器２のスイッチ
ング素子201〜206をオン、オフ制御する信号を出力する
ゲート回路である。
次に、この従来装置の動作について説明する。先ず、
電圧検出回路7bを介して検出された直流電圧の検出値Ｖ
DC＾と、電圧設定器６により設定された電圧設定信号Ｖ
DC＊とを減算器８に入力し、偏差eV＝ＶDC＊−ＶDC＾が
求められる。この偏差eVは、電圧制御器9dに入力され、
比例積分制御されて入力電流の波高値指令信号ＩPEAK＊
を出力する。この波高値指令信号ＩPEAK＊は、乗算器12
及び13に入力され、もう一方の入力である単位正弦波生
成器11からのＲ相及びＴ相の単位正弦波信号と掛け合わ
される。Ｒ相及びＴ相の単位正弦波信号は、３相交流電
源１のＲ相及びＴ相電圧に同期した交流基準信号で、交
流電圧検出器10によって検出された３相交流電源１の交
流電圧を入力として単位正弦波生成器11を構成する電流
基準信号生成器から出力される。乗算器12及び13からは
Ｒ相入力電流指令信号iR＊とＴ相入力電流指令信号iT＊
が出力される。
電圧検出回路7bを介して検出された直流電圧の検出値Ｖ
DC＾と、電圧設定器６により設定された電圧設定信号Ｖ
DC＊とを減算器８に入力し、偏差eV＝ＶDC＊−ＶDC＾が
求められる。この偏差eVは、電圧制御器9dに入力され、
比例積分制御されて入力電流の波高値指令信号ＩPEAK＊
を出力する。この波高値指令信号ＩPEAK＊は、乗算器12
及び13に入力され、もう一方の入力である単位正弦波生
成器11からのＲ相及びＴ相の単位正弦波信号と掛け合わ
される。Ｒ相及びＴ相の単位正弦波信号は、３相交流電
源１のＲ相及びＴ相電圧に同期した交流基準信号で、交
流電圧検出器10によって検出された３相交流電源１の交
流電圧を入力として単位正弦波生成器11を構成する電流
基準信号生成器から出力される。乗算器12及び13からは
Ｒ相入力電流指令信号iR＊とＴ相入力電流指令信号iT＊
が出力される。
乗算器12の出力信号であるＲ相入力電流指令信号iR＊
と電流検出器14の出力信号であるＲ相入力電流検出信号
iRとは減算器16に入力され、偏差eiR＝iR＊−iRが演算
出力される。同様に、乗算器13の出力信号であるＴ相入
力電流指令信号iT＊と電流検出器15の出力信号であるＴ
相入力電流検出信号iTが減算器17に入力され、偏差eiT
＝iT＊−iTが出力される。この電流変化eiR及びeiTは、
Ｒ相電流制御器18b及びＴ相電流制御器19b夫々入力さ
れ、各々比例積分制御されてＲ相及びＴ相の制御信号Ｓ
R＊、ＳT＊を出力する。
と電流検出器14の出力信号であるＲ相入力電流検出信号
iRとは減算器16に入力され、偏差eiR＝iR＊−iRが演算
出力される。同様に、乗算器13の出力信号であるＴ相入
力電流指令信号iT＊と電流検出器15の出力信号であるＴ
相入力電流検出信号iTが減算器17に入力され、偏差eiT
＝iT＊−iTが出力される。この電流変化eiR及びeiTは、
Ｒ相電流制御器18b及びＴ相電流制御器19b夫々入力さ
れ、各々比例積分制御されてＲ相及びＴ相の制御信号Ｓ
R＊、ＳT＊を出力する。
ここで、Ｓ相の制御信号ＳS＊は、Ｒ相制御信号ＳR＊
とＴ相制御信号ＳT＊を減算器20により零から減算して
得る。Ｒ相電流制御器18bと減算器20とＴ相電流制御器1
9bの出力信号であるＲ相、Ｓ相、Ｔ相の制御信号Ｓ
R＊、ＳS＊、ＳT＊は、各々コンパレータ22、23、24に
より搬送波発生器21から出力された三角波形の搬送波信
号との大小関係を比較されてパルス幅変調信号として出
力される。このパルス幅変調信号はゲート回路25に入力
され、PWM制御変換器２の直流電圧の検出値ＶDC＾が設
定信号ＶDC＊と等しくなるように、また、Ｒ相、Ｓ相、
Ｔ相の入力電流iR、iS、iTが正弦波信号であるその指令
信号iR＊、iS＊、iT＊に等しくなるように、ゲート回路
25はPWM制御変換器２に制御信号を出力し、PWM制御変換
器２のスイッチング素子201〜206がオン、オフ制御され
る。
とＴ相制御信号ＳT＊を減算器20により零から減算して
得る。Ｒ相電流制御器18bと減算器20とＴ相電流制御器1
9bの出力信号であるＲ相、Ｓ相、Ｔ相の制御信号Ｓ
R＊、ＳS＊、ＳT＊は、各々コンパレータ22、23、24に
より搬送波発生器21から出力された三角波形の搬送波信
号との大小関係を比較されてパルス幅変調信号として出
力される。このパルス幅変調信号はゲート回路25に入力
され、PWM制御変換器２の直流電圧の検出値ＶDC＾が設
定信号ＶDC＊と等しくなるように、また、Ｒ相、Ｓ相、
Ｔ相の入力電流iR、iS、iTが正弦波信号であるその指令
信号iR＊、iS＊、iT＊に等しくなるように、ゲート回路
25はPWM制御変換器２に制御信号を出力し、PWM制御変換
器２のスイッチング素子201〜206がオン、オフ制御され
る。
このように構成されたPWM制御変換器の制御装置で
は、上述したようにＲ相電流制御器18bとＴ相電流制御
器19bは、乗算器12、13の出力であるＲ相、Ｔ相の入力
電流指令信号iR＊、iT＊を指令信号とし、電流検出器1
4、15の出力であるＲ相、Ｔ相の入力電流検出信号iR、i
Tを負帰還信号として電流制御マイナーループを構成し
ている。このＲ相電流制御器18bとＴ相電流制御器19bは
マイクロプロセッサ等を用いたデジタル制御により実現
する方法と、オペアンプ等を用いたアナログ制御により
実現する方法とがあるが、デジタル制御で実現した場合
はサンプリング遅れによる無駄時間があり、アナログ制
御で実現する場合と比較して制御系の応答を高く設計す
ることができない。その結果、PWM制御変換器２のスイ
ッチング素子201〜206のオン、オフ遅れや、オン電圧に
より生じる電圧指令値ＶDC＊と実電圧との誤差、さらに
３相交流電源１の交流入力電圧の歪み等により、交流入
力電流波形が正弦波でなく歪み波形となり、この歪みに
対応した高調波を含むという不都合が発生する。
は、上述したようにＲ相電流制御器18bとＴ相電流制御
器19bは、乗算器12、13の出力であるＲ相、Ｔ相の入力
電流指令信号iR＊、iT＊を指令信号とし、電流検出器1
4、15の出力であるＲ相、Ｔ相の入力電流検出信号iR、i
Tを負帰還信号として電流制御マイナーループを構成し
ている。このＲ相電流制御器18bとＴ相電流制御器19bは
マイクロプロセッサ等を用いたデジタル制御により実現
する方法と、オペアンプ等を用いたアナログ制御により
実現する方法とがあるが、デジタル制御で実現した場合
はサンプリング遅れによる無駄時間があり、アナログ制
御で実現する場合と比較して制御系の応答を高く設計す
ることができない。その結果、PWM制御変換器２のスイ
ッチング素子201〜206のオン、オフ遅れや、オン電圧に
より生じる電圧指令値ＶDC＊と実電圧との誤差、さらに
３相交流電源１の交流入力電圧の歪み等により、交流入
力電流波形が正弦波でなく歪み波形となり、この歪みに
対応した高調波を含むという不都合が発生する。
従って、入力電流波形を良好に正弦波に追従させるた
めには、サンプリング遅れ等が無く電流制御系の応答が
高くできるアナログ制御方式を採用するのが好ましい。
同様に、電圧制御器9dも、PWM制御変換器２の直流側電
圧を良好に設定値に追従するように制御するためには、
高応答を得られる制御器として、サンプリング遅れ等が
無く電圧制御系の応答が高くできるアナログ制御方式が
採用するのが好ましい。
めには、サンプリング遅れ等が無く電流制御系の応答が
高くできるアナログ制御方式を採用するのが好ましい。
同様に、電圧制御器9dも、PWM制御変換器２の直流側電
圧を良好に設定値に追従するように制御するためには、
高応答を得られる制御器として、サンプリング遅れ等が
無く電圧制御系の応答が高くできるアナログ制御方式が
採用するのが好ましい。
第29図は、Ｒ相またはＴ相の電流制御器の詳細回路構
成を示す図である。この回路図では、比例積分制御器で
あるＲ相電流制御器18bを、オペアンプを用いてアナロ
グ制御を行う場合の詳細を示している。
成を示す図である。この回路図では、比例積分制御器で
あるＲ相電流制御器18bを、オペアンプを用いてアナロ
グ制御を行う場合の詳細を示している。
第29図において、101〜103は固定抵抗器、104はコン
デンサ、105はオペアンプ、106、107はオペアンプ105を
駆動する制御電源の正側及び負側の電圧入力端子、108
は入力端子、109は出力端子である。このように構成さ
れたＲ相電流制御器18bにおいては、入力端子108からの
入力信号が正または負極性で一定期間以上連続した場
合、比例積分動作の積分項に相当するコンデンサ104の
電圧は正または負方向に増加し続けるが、少なくとも正
側及び負側の電圧入力端子106及び107から入力される制
御電源の正側電圧以下もしくは負側電圧以上になること
はできず、ある一定の値に制限されて出力飽和状態とな
る。また、入力端子108からの入力信号が大きい場合に
おいても、オペアンプ105により増幅された出力信号
は、少なくとも正側及び負側の電圧入力端子106及び107
から入力される制御電源の正側電圧以下もしくは負側電
圧以上になることはできず、ある一定の値に制限されて
出力飽和状態となる。
デンサ、105はオペアンプ、106、107はオペアンプ105を
駆動する制御電源の正側及び負側の電圧入力端子、108
は入力端子、109は出力端子である。このように構成さ
れたＲ相電流制御器18bにおいては、入力端子108からの
入力信号が正または負極性で一定期間以上連続した場
合、比例積分動作の積分項に相当するコンデンサ104の
電圧は正または負方向に増加し続けるが、少なくとも正
側及び負側の電圧入力端子106及び107から入力される制
御電源の正側電圧以下もしくは負側電圧以上になること
はできず、ある一定の値に制限されて出力飽和状態とな
る。また、入力端子108からの入力信号が大きい場合に
おいても、オペアンプ105により増幅された出力信号
は、少なくとも正側及び負側の電圧入力端子106及び107
から入力される制御電源の正側電圧以下もしくは負側電
圧以上になることはできず、ある一定の値に制限されて
出力飽和状態となる。
なお、Ｔ相電流制御器19bも、同様の構成であり、同
様の動作を行う。この回路構成は、演算増幅器で比例積
分動作を実現するために一般的に用いられている基本的
な回路である。
様の動作を行う。この回路構成は、演算増幅器で比例積
分動作を実現するために一般的に用いられている基本的
な回路である。
第30図は、直流電圧ＶDCを検出するための電圧検出回
路7bの具体例を示す回路図である。第30図において、70
1は平滑コンデンサ４の正側電位に接続された入力端
子、702及び703は直流電圧ＶDCを分圧するための固定抵
抗器であり、固定抵抗器703は平滑コンデンサ４の負側
電位に接続されている。704は絶縁アンプ、705〜706は
固定抵抗器、707はオペアンプ、708及び709は電圧検出
値のオフセット及びゲインを調整するためのボリュー
ム、710は出力端子であり、直流電圧の検出値ＶDC＾を
出力する。この回路構成は、演算増幅器でオフセット、
ゲインを調節するために一般的に用いられている基本的
な回路であり、オフセット及びゲインを調整するための
ボリュームを有している。
路7bの具体例を示す回路図である。第30図において、70
1は平滑コンデンサ４の正側電位に接続された入力端
子、702及び703は直流電圧ＶDCを分圧するための固定抵
抗器であり、固定抵抗器703は平滑コンデンサ４の負側
電位に接続されている。704は絶縁アンプ、705〜706は
固定抵抗器、707はオペアンプ、708及び709は電圧検出
値のオフセット及びゲインを調整するためのボリュー
ム、710は出力端子であり、直流電圧の検出値ＶDC＾を
出力する。この回路構成は、演算増幅器でオフセット、
ゲインを調節するために一般的に用いられている基本的
な回路であり、オフセット及びゲインを調整するための
ボリュームを有している。
従来のPWM制御変換器の制御装置は、上述のように構
成されていたため、特に、３相交流電源１から負荷装置
５に対して既に電力が供給されている状態から起動する
場合に、過電流等を引こ起こすという問題点があった。
成されていたため、特に、３相交流電源１から負荷装置
５に対して既に電力が供給されている状態から起動する
場合に、過電流等を引こ起こすという問題点があった。
すなわち、PWM制御変換器２のスイッチング素子201〜
206がオフしている状態、つまりPWM制御変換器２の制御
開始前でゲート回路25が遮断されている状態において、
３相交流電源１から負荷５に対して既に電力が供給され
ている場合、負荷装置５への電力はリアクトル３とPWM
制御変換器２の還流ダイオード207〜212により供給され
ている。この時、Ｒ相、Ｓ相、Ｔ相の入力電流は第31図
に示すような波形となる。
206がオフしている状態、つまりPWM制御変換器２の制御
開始前でゲート回路25が遮断されている状態において、
３相交流電源１から負荷５に対して既に電力が供給され
ている場合、負荷装置５への電力はリアクトル３とPWM
制御変換器２の還流ダイオード207〜212により供給され
ている。この時、Ｒ相、Ｓ相、Ｔ相の入力電流は第31図
に示すような波形となる。
この状態では、PWM制御変換器２の入力電圧は、リア
クトル３に対して第31図の電流が流れていることによる
電圧降下分だけ３相交流電源１の電圧よりも小さくな
り、結果としてPWM制御変換器２の直流側電圧、つまり
平滑コンデンサ４の電圧ＶDCが低下する。
クトル３に対して第31図の電流が流れていることによる
電圧降下分だけ３相交流電源１の電圧よりも小さくな
り、結果としてPWM制御変換器２の直流側電圧、つまり
平滑コンデンサ４の電圧ＶDCが低下する。
この状態から制御を開始した場合、Ｒ相電流制御器18
b及びＴ相電流制御器19bは電圧ＶDCの低下を補うように
動作し、Ｒ相電流制御器18b及びＴ相電流制御器19bから
出力されるＲ相及びＴ相の制御信号ＳR＊、ＳT＊は電圧
ＶDCに対しほぼ反比例して大きくなる。しかし、従来の
PWM制御変換器の制御装置では、Ｒ相及びＴ相の制御信
号ＳR＊、ＳT＊は比例積分動作を行う電流制御器18b、1
9bにより演算され、Ｓ相の制御信号ＳS＊は、ＳR＊＋Ｓ
S＊＋ＳT＊＝０の関係式からＳS＊＝（−ＳR＊−Ｓ
T＊）として得ていた。このため、電圧ＶDCの低下を補
償するように動作するので、Ｒ相とＴ相の制御信号ＳR
＊、ＳT＊が正または負に大きくなって飽和して一定の
値に固定された場合、Ｓ相制御信号ＳS＊も一定値に固
定されてしまい、三相とも制御できない状態となってい
た。特に、第31図の電流が流れている上述の起動時にお
いては、Ｒ相電流制御器18b及びＴ相電流制御器19bの入
力である電流偏差が、一定期間正または負極性に接続す
るため、構成要素である積分項の値が大きくなり、Ｒ相
電流制御器18b及びＴ相電流制御器19bの出力が飽和状態
となることが多く、その結果三相とも制御できない状態
となって過大電流が流れ、スイッチング素子201〜206の
保護機能として一般的に回路に組み込まれている過電流
保護機構によるトリップ等を引き起こしていた。
b及びＴ相電流制御器19bは電圧ＶDCの低下を補うように
動作し、Ｒ相電流制御器18b及びＴ相電流制御器19bから
出力されるＲ相及びＴ相の制御信号ＳR＊、ＳT＊は電圧
ＶDCに対しほぼ反比例して大きくなる。しかし、従来の
PWM制御変換器の制御装置では、Ｒ相及びＴ相の制御信
号ＳR＊、ＳT＊は比例積分動作を行う電流制御器18b、1
9bにより演算され、Ｓ相の制御信号ＳS＊は、ＳR＊＋Ｓ
S＊＋ＳT＊＝０の関係式からＳS＊＝（−ＳR＊−Ｓ
T＊）として得ていた。このため、電圧ＶDCの低下を補
償するように動作するので、Ｒ相とＴ相の制御信号ＳR
＊、ＳT＊が正または負に大きくなって飽和して一定の
値に固定された場合、Ｓ相制御信号ＳS＊も一定値に固
定されてしまい、三相とも制御できない状態となってい
た。特に、第31図の電流が流れている上述の起動時にお
いては、Ｒ相電流制御器18b及びＴ相電流制御器19bの入
力である電流偏差が、一定期間正または負極性に接続す
るため、構成要素である積分項の値が大きくなり、Ｒ相
電流制御器18b及びＴ相電流制御器19bの出力が飽和状態
となることが多く、その結果三相とも制御できない状態
となって過大電流が流れ、スイッチング素子201〜206の
保護機能として一般的に回路に組み込まれている過電流
保護機構によるトリップ等を引き起こしていた。
また、通常の運転状態においても、負荷装置５の電力
が急峻に変化してＶDCが低下した場合、上述した起動時
と同様に、Ｒ相電流制御器18b及びＴ相電流制御器19bの
出力が飽和状態となり、その結果Ｓ相も含めた三相とも
制御できない状態となって過大電流が流れ、トリップ等
を引き起こすことがあった。
が急峻に変化してＶDCが低下した場合、上述した起動時
と同様に、Ｒ相電流制御器18b及びＴ相電流制御器19bの
出力が飽和状態となり、その結果Ｓ相も含めた三相とも
制御できない状態となって過大電流が流れ、トリップ等
を引き起こすことがあった。
さらに、電圧ＶDCがその設定値通りに制御されている
場合でも、電流指令の急変等によりＲ相電流制御器18b
及びＴ相電流制御器19bの入力であるＲ相及びＴ相の電
流偏差eiR、eiTが大きくなった場合においては、Ｒ相電
流制御器18b及びＴ相電流制御器19bの構成要素である比
例項の値が大きくなり、Ｒ相電流制御器18b及びＴ相電
流制御器19bの出力が飽和状態となり、その結果Ｓ相も
含めた三相とも制御できない状態となって過大電流が流
れ、トリップ等を引き起こすことがあった。
場合でも、電流指令の急変等によりＲ相電流制御器18b
及びＴ相電流制御器19bの入力であるＲ相及びＴ相の電
流偏差eiR、eiTが大きくなった場合においては、Ｒ相電
流制御器18b及びＴ相電流制御器19bの構成要素である比
例項の値が大きくなり、Ｒ相電流制御器18b及びＴ相電
流制御器19bの出力が飽和状態となり、その結果Ｓ相も
含めた三相とも制御できない状態となって過大電流が流
れ、トリップ等を引き起こすことがあった。
また、従来のPWM制御変換器の制御装置は、精度良くP
WM制御変換器２の出力側である直流電圧を制御する必要
性から、電圧制御器9dの実現方法としてオペアンプ等に
よるアナログ制御方式を広く用いていた。そして、電圧
制御器9dは、電圧設定器６により設定された電圧設定信
号ＶDC＊と電圧検出回路7bで検出された直流電圧ＶDC＾
との偏差eV＝ＶDC＊−ＶDC＾が入力され、比例積分制御
して入力電流の波高値指令信号ＩPEAK＊を出力してい
た。このため、電圧検出回路7bは、電圧検出回路自体の
オフセット誤差やゲイン誤差を補正、調節するための手
段を内部に必要としており、ボリューム等を設けて予め
調整しておく必要があった。このボリューム等による調
整は自動化が困難であり、製造、調整時において煩雑な
作業を伴うという問題があった。
WM制御変換器２の出力側である直流電圧を制御する必要
性から、電圧制御器9dの実現方法としてオペアンプ等に
よるアナログ制御方式を広く用いていた。そして、電圧
制御器9dは、電圧設定器６により設定された電圧設定信
号ＶDC＊と電圧検出回路7bで検出された直流電圧ＶDC＾
との偏差eV＝ＶDC＊−ＶDC＾が入力され、比例積分制御
して入力電流の波高値指令信号ＩPEAK＊を出力してい
た。このため、電圧検出回路7bは、電圧検出回路自体の
オフセット誤差やゲイン誤差を補正、調節するための手
段を内部に必要としており、ボリューム等を設けて予め
調整しておく必要があった。このボリューム等による調
整は自動化が困難であり、製造、調整時において煩雑な
作業を伴うという問題があった。
さらに、従来のPWM制御変換器の制御装置は、上述の
ように構成されていたため、特に、瞬時停電等により３
相交流電源１の電圧が降下もしくは短時間切断された場
合に、電圧の復帰時に過電流等を引き起こすという問題
点があった。
ように構成されていたため、特に、瞬時停電等により３
相交流電源１の電圧が降下もしくは短時間切断された場
合に、電圧の復帰時に過電流等を引き起こすという問題
点があった。
以下にこの問題点について説明する。
第32図は、Ｒ相電源電圧eR、PWM制御変換器２のＲ相
入力電圧ＶR、Ｒ相入力電流指令信号iR＊及びＲ相入力
電流検出信号iRの波形を示す。なお、Ｓ相、Ｔ相につい
ても全く同様であり、ここではＲ相についてのみ説明す
る。Ｒ相電源電圧eR、PWM制御変換器２のＲ相入力電圧v
R、及びＲ相入力電流検出信号iRの間には、次の関係が
成立する。
入力電圧ＶR、Ｒ相入力電流指令信号iR＊及びＲ相入力
電流検出信号iRの波形を示す。なお、Ｓ相、Ｔ相につい
ても全く同様であり、ここではＲ相についてのみ説明す
る。Ｒ相電源電圧eR、PWM制御変換器２のＲ相入力電圧v
R、及びＲ相入力電流検出信号iRの間には、次の関係が
成立する。
但し、Ｌはリアクトル３のインダクタンス値である。
また、リアクトル３の抵抗値は、通常他に比較して非常
に小さく無視できるため、ここでは考慮しない。ここ
で、通常のPWM制御変換装置においては、電源電圧eRに
比較してリアクトル３の電圧降下は数％〜十数％程度で
あり、電源電圧eRとPWM制御変換器２の入力電圧vRはほ
ぼ同位相となる。
また、リアクトル３の抵抗値は、通常他に比較して非常
に小さく無視できるため、ここでは考慮しない。ここ
で、通常のPWM制御変換装置においては、電源電圧eRに
比較してリアクトル３の電圧降下は数％〜十数％程度で
あり、電源電圧eRとPWM制御変換器２の入力電圧vRはほ
ぼ同位相となる。
すなわち、通常の動作状態においては、Ｒ相入力電流
指令信号iR＊にＲ相入力電流検出信号iRが追従するよう
に電流制御器18bが動作し、Ｒ相の制御信号ＳR＊が出力
される。そして、電流制御器18bは、Ｒ相入力電流指令
信号iR＊とＲ相入力電流検出信号iRの偏差を比例積分制
御する構成となっており、Ｒ相入力電流指令信号iRがＲ
相入力電流検出信号iRよりも大きい場合、つまり、正方
向に電流を増加させる場合にはＲ相の制御信号ＳR＊を
減少させるように比例ゲイン及び積分ゲインが負に設定
されている。なお、Ｒ相の制御信号ＳR＊は、搬送波発
生器21から出力された三角波形の搬送波信号との大小関
係を比較されてパルス幅変調信号として出力され、PWM
制御変換器２のＲ相入力電圧vRに反映される。
指令信号iR＊にＲ相入力電流検出信号iRが追従するよう
に電流制御器18bが動作し、Ｒ相の制御信号ＳR＊が出力
される。そして、電流制御器18bは、Ｒ相入力電流指令
信号iR＊とＲ相入力電流検出信号iRの偏差を比例積分制
御する構成となっており、Ｒ相入力電流指令信号iRがＲ
相入力電流検出信号iRよりも大きい場合、つまり、正方
向に電流を増加させる場合にはＲ相の制御信号ＳR＊を
減少させるように比例ゲイン及び積分ゲインが負に設定
されている。なお、Ｒ相の制御信号ＳR＊は、搬送波発
生器21から出力された三角波形の搬送波信号との大小関
係を比較されてパルス幅変調信号として出力され、PWM
制御変換器２のＲ相入力電圧vRに反映される。
ここで、瞬時停電等により３相交流電源１が切断され
た場合、入力電流が流れなくなるため、Ｒ相入力電流指
令信号iR＊とＲ相入力電流検出信号iRの間に偏差が生
じ、第33図に示すように、Ｒ相電流指令信号iR＊と逆方
向にＲ相の制御信号SR＊が生じる。通常、Ｒ相入力電流
指令信号iR＊は、Ｒ相電源電圧eRとほぼ同位相に制御さ
れているが、瞬時停電等が生じた場合、結果としてＲ相
電源電圧eRと逆極性の電圧がPWM制御変換器２のＲ相入
力電圧vRとして出力されることになる。特に、電流制御
器18bをアナログ制御により構成し、制御系の応答を高
く設計した場合、電流制御器18bの積分要素の値は短時
間で逆極性への蓄積が増加していく。
た場合、入力電流が流れなくなるため、Ｒ相入力電流指
令信号iR＊とＲ相入力電流検出信号iRの間に偏差が生
じ、第33図に示すように、Ｒ相電流指令信号iR＊と逆方
向にＲ相の制御信号SR＊が生じる。通常、Ｒ相入力電流
指令信号iR＊は、Ｒ相電源電圧eRとほぼ同位相に制御さ
れているが、瞬時停電等が生じた場合、結果としてＲ相
電源電圧eRと逆極性の電圧がPWM制御変換器２のＲ相入
力電圧vRとして出力されることになる。特に、電流制御
器18bをアナログ制御により構成し、制御系の応答を高
く設計した場合、電流制御器18bの積分要素の値は短時
間で逆極性への蓄積が増加していく。
そして、Ｒ相入力電流指令信号iR＊は単位正弦波発生
器11の出力を基準位相としているが、単位正弦波発生器
11が通常ある一定の時定数をもつ回路等で構成されてお
り、３相交流電源１が短時間切断されても電源電圧の位
相を保持している。
器11の出力を基準位相としているが、単位正弦波発生器
11が通常ある一定の時定数をもつ回路等で構成されてお
り、３相交流電源１が短時間切断されても電源電圧の位
相を保持している。
これにより、電圧回復時、即ち復電時においては、Ｒ
相電源電圧eRとPWM制御変換器２のＲ相入力電圧vRとの
差が大きくなっており、この電圧の差がリアクトル３の
両端に印加されるため、Ｒ相入力電流検出信号iRに電流
飛び出し等が生じていた。このため、スイッチング素子
201〜206の保護機能として一般的に回路に組み込まれて
いる過電流保護機構によるトリップ等を引き起こすこと
があった。
相電源電圧eRとPWM制御変換器２のＲ相入力電圧vRとの
差が大きくなっており、この電圧の差がリアクトル３の
両端に印加されるため、Ｒ相入力電流検出信号iRに電流
飛び出し等が生じていた。このため、スイッチング素子
201〜206の保護機能として一般的に回路に組み込まれて
いる過電流保護機構によるトリップ等を引き起こすこと
があった。
さらに、負荷装置５に電力を多く供給している等、入
力電流指令信号が大きい場合、Ｒ相及びＴ相電流制御器
18b、19bの入力である電流偏差eiR、eiTが大きく発生す
るため、電流制御器の構成要素である積分項の値がより
大きくなり、対応する相の電源電圧との差がさらに拡大
して電圧回復時の電流飛び出しが増加し、過電流保護機
構によるトリップを頻繁に引き起こしていた。
力電流指令信号が大きい場合、Ｒ相及びＴ相電流制御器
18b、19bの入力である電流偏差eiR、eiTが大きく発生す
るため、電流制御器の構成要素である積分項の値がより
大きくなり、対応する相の電源電圧との差がさらに拡大
して電圧回復時の電流飛び出しが増加し、過電流保護機
構によるトリップを頻繁に引き起こしていた。
なお、以上の説明はＲ相について説明したが、他の相
についても同様である。
についても同様である。
このような交流電源１の切断は、長時間切断された場
合は、交流電源１の切断の検出が容易である。しかし、
上述のような瞬時停電等の短時間の切断の場合、特に、
電源周波数の1/2周期程度の短時間の切断や電圧低下に
おいてはその検出が困難であり、瞬時停電等により交流
電源１の電圧が降下もしくは短時間切断された状態から
復帰した時に発生する電流飛び出しや過電流等の抑制は
従来不可能であった。
合は、交流電源１の切断の検出が容易である。しかし、
上述のような瞬時停電等の短時間の切断の場合、特に、
電源周波数の1/2周期程度の短時間の切断や電圧低下に
おいてはその検出が困難であり、瞬時停電等により交流
電源１の電圧が降下もしくは短時間切断された状態から
復帰した時に発生する電流飛び出しや過電流等の抑制は
従来不可能であった。
この発明は、上記のような問題点を解消するためにな
されたもので、起動時や負荷の電力が急変した時にPWM
制御変換器の出力側の直流電圧が低下している状態、ま
たは、電流指令値が急峻に変化した場合のように実電流
との偏差が大きくなった状態において、良好に入力電流
を制御できるPWM制御変換器の制御装置を提供すること
を目的とする。
されたもので、起動時や負荷の電力が急変した時にPWM
制御変換器の出力側の直流電圧が低下している状態、ま
たは、電流指令値が急峻に変化した場合のように実電流
との偏差が大きくなった状態において、良好に入力電流
を制御できるPWM制御変換器の制御装置を提供すること
を目的とする。
また、電圧検出回路のオフセット誤差やゲイン誤差を
補償するためのボリューム等を不要とし、製造、調整時
における作業性を向上でき、自動化が容易となるPWM制
御変換器の制御装置を提供することを目的とする。
補償するためのボリューム等を不要とし、製造、調整時
における作業性を向上でき、自動化が容易となるPWM制
御変換器の制御装置を提供することを目的とする。
さらに、瞬時停電等により交流電源の電圧が降下もし
くは短時間切断された場合において、その復帰時に過電
流等を引き起こすことなく、良好に入力電流を制御でき
るPWM制御変換器の制御装置を提供することを目的とす
る。
くは短時間切断された場合において、その復帰時に過電
流等を引き起こすことなく、良好に入力電流を制御でき
るPWM制御変換器の制御装置を提供することを目的とす
る。
また、入力電流指令が大きく生じている状態で、交流
電源の電圧が低下もしくは短時間切断された場合等、よ
り過電流保護トリップを引き起こしやすい状態において
も、その復帰時に過電流等を引き起こすことなく、良好
に入力電流を制御できるPWM制御変換器の制御装置を提
供することを目的とする。
電源の電圧が低下もしくは短時間切断された場合等、よ
り過電流保護トリップを引き起こしやすい状態において
も、その復帰時に過電流等を引き起こすことなく、良好
に入力電流を制御できるPWM制御変換器の制御装置を提
供することを目的とする。
発明の開示 この発明は、１つの観点によれば、リアクトルを介し
て３相交流電源に接続され、３相交流電源から供給され
る交流入力電流を制御するPWM制御変換器から出力され
る直流電圧の検出値と電圧設定値を比較し、電流基準信
号を出力する電圧制御手段と、３相交流電源に同期した
交流基準信号を出力する交流基準信号出力手段と、交流
基準信号出力手段から出力された交流基準信号の振幅を
電流基準信号に応じて変化させた電流指令信号を出力す
る電流指令手段と、交流入力電流が電流指令信号に追従
するように制御信号をPWM制御変換器に出力する電流制
御手段とを備えたものにおいて、電流制御手段が、制御
開始後の一定期間の間比例制御された制御信号を出力
し、一定期間経過後は比例積分制御された制御信号を出
力するPWM制御変換器の制御装置を提供する。
て３相交流電源に接続され、３相交流電源から供給され
る交流入力電流を制御するPWM制御変換器から出力され
る直流電圧の検出値と電圧設定値を比較し、電流基準信
号を出力する電圧制御手段と、３相交流電源に同期した
交流基準信号を出力する交流基準信号出力手段と、交流
基準信号出力手段から出力された交流基準信号の振幅を
電流基準信号に応じて変化させた電流指令信号を出力す
る電流指令手段と、交流入力電流が電流指令信号に追従
するように制御信号をPWM制御変換器に出力する電流制
御手段とを備えたものにおいて、電流制御手段が、制御
開始後の一定期間の間比例制御された制御信号を出力
し、一定期間経過後は比例積分制御された制御信号を出
力するPWM制御変換器の制御装置を提供する。
特に、電流制御手段が、PWM制御変換器から出力され
た直流電圧の検出値が予め設定された値以上になった時
点で比例積分制御された制御信号を出力するものであ
る。
た直流電圧の検出値が予め設定された値以上になった時
点で比例積分制御された制御信号を出力するものであ
る。
また、他の観点によれば、リアクトルを介して３相交
流電源に接続され、３相交流電源から供給される交流入
力電流を制御するPWM制御変換器から出力される直流電
圧の検出値と電圧設定値を比較し、電流基準信号を出力
する電圧制御手段と、３相交流電源に同期した交流基準
信号を出力する交流基準信号出力手段と、交流基準信号
出力手段から出力された交流基準信号の振幅を電流基準
信号に応じて変化させた電流指令信号を出力する電流指
令手段と、交流入力電流が電流指令信号に追従するよう
に制御信号をPWM制御変換器に出力する電流制御手段と
を備えたPWM制御変換器の制御装置において、電流制御
手段は、電流指令手段から出力されたいずれか２相の電
流指令信号と交流入力電流の偏差の係数倍を積分して夫
々２相の第１の出力とし、２相の第１の出力の符号反転
値を加算して３相のうち２相以外の残りの１相の第１の
出力とし、各相の電流指令信号と交流入力電流の偏差を
係数倍して各相の第２の出力とし、各相毎に第１の出力
と第２の出力の加算値を制御信号としてPWM制御変換器
に出力することを特徴とするPWM制御変換器の制御装置
を提供する。
流電源に接続され、３相交流電源から供給される交流入
力電流を制御するPWM制御変換器から出力される直流電
圧の検出値と電圧設定値を比較し、電流基準信号を出力
する電圧制御手段と、３相交流電源に同期した交流基準
信号を出力する交流基準信号出力手段と、交流基準信号
出力手段から出力された交流基準信号の振幅を電流基準
信号に応じて変化させた電流指令信号を出力する電流指
令手段と、交流入力電流が電流指令信号に追従するよう
に制御信号をPWM制御変換器に出力する電流制御手段と
を備えたPWM制御変換器の制御装置において、電流制御
手段は、電流指令手段から出力されたいずれか２相の電
流指令信号と交流入力電流の偏差の係数倍を積分して夫
々２相の第１の出力とし、２相の第１の出力の符号反転
値を加算して３相のうち２相以外の残りの１相の第１の
出力とし、各相の電流指令信号と交流入力電流の偏差を
係数倍して各相の第２の出力とし、各相毎に第１の出力
と第２の出力の加算値を制御信号としてPWM制御変換器
に出力することを特徴とするPWM制御変換器の制御装置
を提供する。
また、他の観点によれば、リアクトルを介して３相交
流電源に接続され、３相交流電源から供給される交流入
力電流を制御するPWM制御変換器から出力される直流電
圧を検出する直流電圧検出手段と、直流電圧検出手段の
予め検出した検出誤差に基いて直流電圧の指令値を補正
演算して、演算結果を電圧設定値として出力する電圧指
令出力手段と、電圧指令出力手段から出力された電圧設
定値と直流電圧検出手段から出力された電圧検出値を比
較して電流基準信号を出力する電圧制御手段と、交流入
力電流が電流基準信号から得られた電流指令信号に追従
するように制御信号をPWM制御変換器に出力する電流制
御手段とを備えたPWM制御変換器の制御装置を提供す
る。
流電源に接続され、３相交流電源から供給される交流入
力電流を制御するPWM制御変換器から出力される直流電
圧を検出する直流電圧検出手段と、直流電圧検出手段の
予め検出した検出誤差に基いて直流電圧の指令値を補正
演算して、演算結果を電圧設定値として出力する電圧指
令出力手段と、電圧指令出力手段から出力された電圧設
定値と直流電圧検出手段から出力された電圧検出値を比
較して電流基準信号を出力する電圧制御手段と、交流入
力電流が電流基準信号から得られた電流指令信号に追従
するように制御信号をPWM制御変換器に出力する電流制
御手段とを備えたPWM制御変換器の制御装置を提供す
る。
特に、電圧指令出力手段は、直流電圧検出手段に印加
された既知の電圧と既知の電圧に対応する直流電圧検出
手段の検出値との関係を予め記憶する記憶手段と、記憶
手段に記憶された関係を用いて直流電圧の指令値を補正
演算して、演算結果を電圧設定値として出力する補正手
段とから構成されるものである。
された既知の電圧と既知の電圧に対応する直流電圧検出
手段の検出値との関係を予め記憶する記憶手段と、記憶
手段に記憶された関係を用いて直流電圧の指令値を補正
演算して、演算結果を電圧設定値として出力する補正手
段とから構成されるものである。
また、直流電圧検出手段に印加される既知の電圧とし
ては、PWM制御変換器から出力される直流電圧を用いる
ものである。
ては、PWM制御変換器から出力される直流電圧を用いる
ものである。
さらに、電圧指令出力手段は、直流電圧検出手段に設
けられた基準電圧発生手段の電圧と基準電圧発生手段の
電圧に対応する直流電圧検出手段の検出値との関係を予
め記憶する記憶手段と、記憶手段に記憶された関係を用
いて直流電圧の指令値を補正演算して、演算結果を電圧
設定値として出力する補正手段とから構成されるもので
ある。
けられた基準電圧発生手段の電圧と基準電圧発生手段の
電圧に対応する直流電圧検出手段の検出値との関係を予
め記憶する記憶手段と、記憶手段に記憶された関係を用
いて直流電圧の指令値を補正演算して、演算結果を電圧
設定値として出力する補正手段とから構成されるもので
ある。
また、他の観点によれば、交流電源に接続され、交流
電源から供給される交流入力電流を制御するPWM制御変
換器から出力される直流電圧の検出値と電圧設定値を比
較し、電流基準信号を出力する電圧制御手段と、交流電
源に同期した交流基準信号を出力する交流基準信号出力
手段と、交流基準信号出力手段から出力された交流基準
信号の振幅を電流基準信号に応じて変化させた電流指令
信号を出力する電流指令手段と、交流入力電流が電流指
令信号に追従するように制御信号をPWM制御変換器に出
力する少なくとも積分要素を含む電流制御手段とを備え
たPWM制御変換器の制御装置において、電流制御手段
は、交流入力電流が設定された制限値を越えた場合、積
分要素を急激に減少させるように動作するPWM制御変換
器の制御装置を提供する。
電源から供給される交流入力電流を制御するPWM制御変
換器から出力される直流電圧の検出値と電圧設定値を比
較し、電流基準信号を出力する電圧制御手段と、交流電
源に同期した交流基準信号を出力する交流基準信号出力
手段と、交流基準信号出力手段から出力された交流基準
信号の振幅を電流基準信号に応じて変化させた電流指令
信号を出力する電流指令手段と、交流入力電流が電流指
令信号に追従するように制御信号をPWM制御変換器に出
力する少なくとも積分要素を含む電流制御手段とを備え
たPWM制御変換器の制御装置において、電流制御手段
は、交流入力電流が設定された制限値を越えた場合、積
分要素を急激に減少させるように動作するPWM制御変換
器の制御装置を提供する。
特に、電流制御手段は、交流入力電流が設定された制
限値を越えた場合、積分要素を零リセットさせるように
動作するものである。
限値を越えた場合、積分要素を零リセットさせるように
動作するものである。
また、制限値は、電圧制御手段から出力される電流基
準信号に基づき設定されるものである。
準信号に基づき設定されるものである。
さらに、制限値は、電流指令手段から出力される電流
指令信号に基づき設定されるものである。
指令信号に基づき設定されるものである。
そして、電流制御手段は、交流入力電流の制限値を設
定する電流制限レベル設定器と、電流制限レベル設定器
により設定された制限値と交流入力電流が入力され、交
流入力電流が前記制限値を越えた場合に信号を出力する
電流制御器積分リセット回路とを有するものである。
定する電流制限レベル設定器と、電流制限レベル設定器
により設定された制限値と交流入力電流が入力され、交
流入力電流が前記制限値を越えた場合に信号を出力する
電流制御器積分リセット回路とを有するものである。
さらに、電流制御手段は、交流入力電流が設定された
制限値を越え、かつ電流制御手段の積分要素が、積分要
素と対応する相の交流基準信号の極性と異なり、かつ積
分要素の量が一定値以上蓄積された場合に、積分の要素
を急激に減少させるように動作するものである。
制限値を越え、かつ電流制御手段の積分要素が、積分要
素と対応する相の交流基準信号の極性と異なり、かつ積
分要素の量が一定値以上蓄積された場合に、積分の要素
を急激に減少させるように動作するものである。
また、他の観点によれば、交流電源に接続され、交流
電源から供給される交流入力電流を制御するPWM制御変
換器から出力される直流電圧の検出値と電圧設定値を比
較し、電流基準信号を出力する電圧制御手段と、交流電
源に同期した交流基準信号を出力する交流基準信号出力
手段と、交流基準信号出力手段から出力された交流基準
信号の振幅を電流基準信号に応じて変化させた電流指令
信号を出力する電流指令手段と、交流入力電流が電流指
令信号に追従するように制御信号をPWM制御変換器に出
力する電流制御手段とを備えたPWM制御変換器の制御装
置において、電圧制御手段は、少なくとも積分要素を有
し、交流入力電流が設定された制限値を越えた場合、積
分要素を減少させるように動作することを特徴とするPW
M制御変換器の制御装置を提供する。
電源から供給される交流入力電流を制御するPWM制御変
換器から出力される直流電圧の検出値と電圧設定値を比
較し、電流基準信号を出力する電圧制御手段と、交流電
源に同期した交流基準信号を出力する交流基準信号出力
手段と、交流基準信号出力手段から出力された交流基準
信号の振幅を電流基準信号に応じて変化させた電流指令
信号を出力する電流指令手段と、交流入力電流が電流指
令信号に追従するように制御信号をPWM制御変換器に出
力する電流制御手段とを備えたPWM制御変換器の制御装
置において、電圧制御手段は、少なくとも積分要素を有
し、交流入力電流が設定された制限値を越えた場合、積
分要素を減少させるように動作することを特徴とするPW
M制御変換器の制御装置を提供する。
特に、電圧制御手段は、交流入力電流が設定された制
限値を越えた場合、積分要素を零リセットさせるように
動作するものである。
限値を越えた場合、積分要素を零リセットさせるように
動作するものである。
また、他の観点によれば、交流電源に接続され、交流
電源から供給される交流入力電流を制御するPWM制御変
換器から出力される直流電圧の検出値と電圧設定値を比
較し、電流基準信号を出力する電圧制御手段と、交流電
源に同期した交流基準信号を出力する交流基準信号出力
手段と、交流基準信号出力手段から出力された交流基準
信号の振幅を電流基準信号に応じて変化させた電流指令
信号を出力する電流指令手段と、交流入力電流が電流指
令信号に追従するように制御信号をPWM制御変換器に出
力する電流制御手段とを備えたPWM制御変換器の制御装
置において、電圧制御手段は、交流入力電流が設定され
た制限値を越えた場合、その時点で電流基準信号を一旦
零とした後、元の電流基準信号まで増加させることを特
徴とするPWM制御変換器の制御装置を提供する。
電源から供給される交流入力電流を制御するPWM制御変
換器から出力される直流電圧の検出値と電圧設定値を比
較し、電流基準信号を出力する電圧制御手段と、交流電
源に同期した交流基準信号を出力する交流基準信号出力
手段と、交流基準信号出力手段から出力された交流基準
信号の振幅を電流基準信号に応じて変化させた電流指令
信号を出力する電流指令手段と、交流入力電流が電流指
令信号に追従するように制御信号をPWM制御変換器に出
力する電流制御手段とを備えたPWM制御変換器の制御装
置において、電圧制御手段は、交流入力電流が設定され
た制限値を越えた場合、その時点で電流基準信号を一旦
零とした後、元の電流基準信号まで増加させることを特
徴とするPWM制御変換器の制御装置を提供する。
さらに、電圧制御手段は、交流入力電流が設定された
制限値を越え、かつ電流制御手段の積分要素が、積分要
素と対応する相の交流基準信号の極性と異なり、かつ積
分要素の量が一定値以上蓄積された場合に、電流基準信
号を減少させるように動作するものである。
制限値を越え、かつ電流制御手段の積分要素が、積分要
素と対応する相の交流基準信号の極性と異なり、かつ積
分要素の量が一定値以上蓄積された場合に、電流基準信
号を減少させるように動作するものである。
図面の簡単な説明 第１図は、この発明によるPWM制御変換器の制御装置
の実施例１の構成を示す構成図である。
の実施例１の構成を示す構成図である。
第２図は、第１図に示したＲ相の電流制御器の構成の
詳細を示す構成図である。
詳細を示す構成図である。
第３図は、第１図に示した電流制御切換器の詳細な構
成を示す構成図である。
成を示す構成図である。
第４図は、第１図の装置の電源側の電圧電流ベクトル
図である。
図である。
第５図は、PWM制御変換器への制御信号と搬送波の関
係を示す説明図である。
係を示す説明図である。
第６図は、この発明によるPWM制御変換器の制御装置
の実施例２の構成を示す構成図である。
の実施例２の構成を示す構成図である。
第７図は、第６図に示した実施例２の動作を説明する
ためのフローチャートである。
ためのフローチャートである。
第８図は、この発明によるPWM制御変換器の制御装置
の実施例３の構成を示す構成図である。
の実施例３の構成を示す構成図である。
第９図は、この発明によるPWM制御変換器の制御装置
の実施例４の構成を示す構成図である。
の実施例４の構成を示す構成図である。
第10図は、第９図に示した電圧検出回路の構成の一例
を示す回路図である。
を示す回路図である。
第11図は、第９図に示した実施例４の動作を説明する
ためのフローチャートである。
ためのフローチャートである。
第12図は、第９図に示した電圧検出回路の構成のその
他の例を示す回路図である。
他の例を示す回路図である。
第13図は、この発明によるPWM制御変換器の制御装置
の実施例５の構成を示す構成図である。
の実施例５の構成を示す構成図である。
第14図は、第13図に示した実施例５の電流制御器積分
リセット回路の詳細な構成を示す構成図である。
リセット回路の詳細な構成を示す構成図である。
第15図は、第13図に示した実施例５の動作の説明を示
す説明図である。
す説明図である。
第16図は、この発明によるPWM制御変換器の制御装置
の実施例６の構成を示す構成図である。
の実施例６の構成を示す構成図である。
第17図は、第16図に示した実施例６の動作の説明を示
す説明図である。
す説明図である。
第18図は、この発明によるPWM制御変換器の制御装置
の実施例７の構成を示す構成図である。
の実施例７の構成を示す構成図である。
第19図は、第18図に示した実施例７の電流制御器積分
リセット回路の詳細な構成を示す構成図である。
リセット回路の詳細な構成を示す構成図である。
第20図は、この発明によるPWM制御変換器の制御装置
の実施例８の構成を示す構成図である。
の実施例８の構成を示す構成図である。
第21図は、第20図に示した実施例８の電流制御器積分
リセット回路の詳細な構成を示す構成図である。
リセット回路の詳細な構成を示す構成図である。
第22図は、第20図に示した実施例８の動作の説明を示
す説明図である。
す説明図である。
第23図は、この発明によるPWM制御変換器の制御装置
の実施例９の構成を示す構成図である。
の実施例９の構成を示す構成図である。
第24図は、第23図に示した実施例９の動作の説明を示
す説明図である。
す説明図である。
第25図は、この発明によるPWM制御変換器の制御装置
の実施例10の構成を示す構成図である。
の実施例10の構成を示す構成図である。
第26図は、第25図に示した実施例10の入力電流の波高
値指令信号切換器の詳細な構成を示す構成図である。
値指令信号切換器の詳細な構成を示す構成図である。
第27図は、この発明によるPWM制御変換器の制御装置
の実施例11の構成を示す構成図である。
の実施例11の構成を示す構成図である。
第28図は、従来のPWM制御変換器の制御装置を示す構
成図である。
成図である。
第29図は、従来のＲ相の電流制御器の構成の詳細を示
す図である。
す図である。
第30図は、従来の電圧検出回路の構成の詳細を示す図
である。
である。
第31図は、PWM制御変換器の制御開始前の入力電流を
示す波形図である。
示す波形図である。
第32図は、PWM制御変換器の制御装置の電源電圧、電
源電流及びPWM制御変換器の電圧の波形を示す波形図で
ある。
源電流及びPWM制御変換器の電圧の波形を示す波形図で
ある。
第33図は、従来のPWM制御変換器の制御装置における
瞬時停電時の各部電圧、電流波形を示す波形図である。
瞬時停電時の各部電圧、電流波形を示す波形図である。
発明を実施するための最良の形態 次に、本発明について、以下の通り、実施例を説明す
る。
る。
実施例1. 第１図は、この発明に係わるPWM制御変換器の制御装
置のひとつの実施例を示す構成図である。図において、
１は３相交流電源、２は３相交流電源１から供給される
交流入力電流を制御し、直流電圧に変換して出力するPW
M制御変換器であり、201〜206のスイッチング素子と、2
07〜212の還流ダイオードとから構成されている。
置のひとつの実施例を示す構成図である。図において、
１は３相交流電源、２は３相交流電源１から供給される
交流入力電流を制御し、直流電圧に変換して出力するPW
M制御変換器であり、201〜206のスイッチング素子と、2
07〜212の還流ダイオードとから構成されている。
３は３相交流電源１とPWM制御変換器２の間に接続さ
れたリアクトル、４はPWM制御変換器２の出力電流の脈
動分を吸収するための平滑コンデンサ、５はインバータ
等の負荷装置、６はPWM制御変換器２から出力される直
流電圧の電圧設定信号を出力する電圧設定器、7bはPWM
制御変換器２から出力される直流電圧を検出するための
電圧検出回路である。
れたリアクトル、４はPWM制御変換器２の出力電流の脈
動分を吸収するための平滑コンデンサ、５はインバータ
等の負荷装置、６はPWM制御変換器２から出力される直
流電圧の電圧設定信号を出力する電圧設定器、7bはPWM
制御変換器２から出力される直流電圧を検出するための
電圧検出回路である。
８は電圧設定器６により設定され、出力された電圧設
定信号と電圧検出回路7bにより検出され出力された電圧
検出信号との偏差を出力する減算器、9dは比例制御演算
要素と比例積分演算要素とからなり、減算器８から出力
された電圧設定信号と電圧検出信号の偏差を比例積分
（PI）制御する電圧制御器であり、減算器８と電圧制御
器9dとにより電圧制御手段を構成している。10は３相交
流電源１の交流電圧を検出するための交流電圧検出器、
11は交流電圧検出器10により検出された交流電圧検出信
号からＲ相電圧及びＴ相電圧に同期したＲ相及びＴ相の
単位正弦波を生成する単位正弦波生成器であり、交流電
圧検出器10及び単位正弦波生成器11とにより交流基準信
号出力手段を構成している。12及び13は電圧制御器9dか
ら出力された入力電流の波高値指令信号と単位正弦波生
成器11から出力されたＲ相及びＴ相の単位正弦波信号を
乗算してＲ相及びＴ相の入力電流指令信号を出力する乗
算器であり、電流指令手段を構成している。
定信号と電圧検出回路7bにより検出され出力された電圧
検出信号との偏差を出力する減算器、9dは比例制御演算
要素と比例積分演算要素とからなり、減算器８から出力
された電圧設定信号と電圧検出信号の偏差を比例積分
（PI）制御する電圧制御器であり、減算器８と電圧制御
器9dとにより電圧制御手段を構成している。10は３相交
流電源１の交流電圧を検出するための交流電圧検出器、
11は交流電圧検出器10により検出された交流電圧検出信
号からＲ相電圧及びＴ相電圧に同期したＲ相及びＴ相の
単位正弦波を生成する単位正弦波生成器であり、交流電
圧検出器10及び単位正弦波生成器11とにより交流基準信
号出力手段を構成している。12及び13は電圧制御器9dか
ら出力された入力電流の波高値指令信号と単位正弦波生
成器11から出力されたＲ相及びＴ相の単位正弦波信号を
乗算してＲ相及びＴ相の入力電流指令信号を出力する乗
算器であり、電流指令手段を構成している。
14及び15はPWM制御変換器２のＲ相及びＴ相の入力電
流を検出するための電流検出器、16及び17は乗算器12及
び13から出力されたＲ相及びＴ相の入力電流検出信号と
電流検出器14及び15により検出され出力されたＲ相及び
Ｔ相の入力電流検出信号との偏差を出力する減算器、18
a及び19aは比例制御演算要素と比例積分演算要素とから
なり、減算器16及び17から出力されたＲ相及びＴ相の入
力電流指令信号と入力電流検出信号の偏差を制御してＲ
相制御信号とＴ相制御信号を出力するＲ相及びＴ相の電
流制御器、20はＲ相及びＴ相の電流制御器18a、19aから
の出力であるＲ相制御信号とＴ相制御信号を零から減算
してＳ相制御信号として出力する減算器である。
流を検出するための電流検出器、16及び17は乗算器12及
び13から出力されたＲ相及びＴ相の入力電流検出信号と
電流検出器14及び15により検出され出力されたＲ相及び
Ｔ相の入力電流検出信号との偏差を出力する減算器、18
a及び19aは比例制御演算要素と比例積分演算要素とから
なり、減算器16及び17から出力されたＲ相及びＴ相の入
力電流指令信号と入力電流検出信号の偏差を制御してＲ
相制御信号とＴ相制御信号を出力するＲ相及びＴ相の電
流制御器、20はＲ相及びＴ相の電流制御器18a、19aから
の出力であるＲ相制御信号とＴ相制御信号を零から減算
してＳ相制御信号として出力する減算器である。
21は三角波形の搬送波を出力する搬送波発振器、22、
23及び24は、Ｒ相、Ｓ相及びＴ相の制御信号と搬送波と
の大小関係を比較してパルス幅変調された信号を出力す
るコンパレータ、25はこれらＲ相、Ｓ相及びＴ相のパル
ス幅変調信号に応じてPWM制御変換器２のスイッチング
素子201〜206をオン、オフ制御する信号を出力するゲー
ト回路、26はＲ相の電流制御回路18a及びＴ相の電流制
御回路19aの積分要素を零に制御するための電流制御切
換器である。これらの電流検出器14、15、減算器16、1
7、Ｒ相及びＴ相の電流制御器18a、19a、減算器20、搬
送波発振器21、コンパレータ22、23、24、ゲート回路2
5、及び電流制御切換器26により電流制御手段を構成し
ている。なお、図において、１〜17及び20〜25は上述の
従来装置と同様のものである。
23及び24は、Ｒ相、Ｓ相及びＴ相の制御信号と搬送波と
の大小関係を比較してパルス幅変調された信号を出力す
るコンパレータ、25はこれらＲ相、Ｓ相及びＴ相のパル
ス幅変調信号に応じてPWM制御変換器２のスイッチング
素子201〜206をオン、オフ制御する信号を出力するゲー
ト回路、26はＲ相の電流制御回路18a及びＴ相の電流制
御回路19aの積分要素を零に制御するための電流制御切
換器である。これらの電流検出器14、15、減算器16、1
7、Ｒ相及びＴ相の電流制御器18a、19a、減算器20、搬
送波発振器21、コンパレータ22、23、24、ゲート回路2
5、及び電流制御切換器26により電流制御手段を構成し
ている。なお、図において、１〜17及び20〜25は上述の
従来装置と同様のものである。
第２図は、第１図に示したＲ相電流制御器18aの詳細
な構成を示す図である。第２図において、121〜123は抵
抗値r1〜r3の固定抵抗器、124は容量C1のコンデンサ、1
25はオプアンプ、126、127はオペアンプ125を駆動する
制御電源の正側及び負側の電圧入力端子、128はコンデ
ンサ124の両端に接続されたアナログスイッチ、129はア
ナログスイッチ128のオン、オフを制御する制御信号が
入力される制御入力端子、130は減算器16から出力され
た偏差が入力されるＲ相電流制御器18aの入力端子、131
はコンパレータ22へＲ相の制御信号を出力するＲ相電流
制御器18aの出力端子である。なお、Ｔ相電流制御器19a
も同様の構成である。
な構成を示す図である。第２図において、121〜123は抵
抗値r1〜r3の固定抵抗器、124は容量C1のコンデンサ、1
25はオプアンプ、126、127はオペアンプ125を駆動する
制御電源の正側及び負側の電圧入力端子、128はコンデ
ンサ124の両端に接続されたアナログスイッチ、129はア
ナログスイッチ128のオン、オフを制御する制御信号が
入力される制御入力端子、130は減算器16から出力され
た偏差が入力されるＲ相電流制御器18aの入力端子、131
はコンパレータ22へＲ相の制御信号を出力するＲ相電流
制御器18aの出力端子である。なお、Ｔ相電流制御器19a
も同様の構成である。
第３図は、第１図に示した電流制御切換器26の詳細な
構成を示す図である。第３図において、141〜144は抵抗
値r11〜r14の固定抵抗器、145は容量C11のコンデンサ、
146はスイッチ、147は比較器、148はＲ相の電流制御回
路18a及びＴ相の電流制御回路19aを制御するための信号
を出力する出力端子である。
構成を示す図である。第３図において、141〜144は抵抗
値r11〜r14の固定抵抗器、145は容量C11のコンデンサ、
146はスイッチ、147は比較器、148はＲ相の電流制御回
路18a及びＴ相の電流制御回路19aを制御するための信号
を出力する出力端子である。
ここで、実施例１の動作を説明する前に、動作原理に
ついて説明する。第４図は、第１図の装置の電源側の電
圧電流ベクトル図を示すもので、eSは３相交流電源１の
電源電圧ベクトル、ＶCはPWM制御変換器２の交流側電圧
ベクトル、ＶLはリアクトル３の電圧ベクトル、ＩSは電
源から供給される入力電流ベクトルである。入力電流Ｉ
Sを電源電圧と同位相（高力率）に制御しようとすれ
ば、リアクトル電圧ＶLはPWM制御変換器２の交流側電圧
ＶCより90度進ませる必要があり、その結果、交流側電
圧ＶCの大きさは電源電圧eSよりも常に大きい値を出力
しなければならない。
ついて説明する。第４図は、第１図の装置の電源側の電
圧電流ベクトル図を示すもので、eSは３相交流電源１の
電源電圧ベクトル、ＶCはPWM制御変換器２の交流側電圧
ベクトル、ＶLはリアクトル３の電圧ベクトル、ＩSは電
源から供給される入力電流ベクトルである。入力電流Ｉ
Sを電源電圧と同位相（高力率）に制御しようとすれ
ば、リアクトル電圧ＶLはPWM制御変換器２の交流側電圧
ＶCより90度進ませる必要があり、その結果、交流側電
圧ＶCの大きさは電源電圧eSよりも常に大きい値を出力
しなければならない。
次に、直流側電圧ＶDCとPWM制御変換器２の交流側電
圧ベクトルＶCの大きさである交流側線間電圧の実効値
（ここでは説明の都合上ＶRMSとする）の関係について
述べる。Ｒ相、Ｓ相、Ｔ相の制御信号ＳR＊、ＳS＊、Ｓ
T＊の振幅が搬送波Txの振幅よりも小さい場合、制御信
号ＳR＊、ＳS＊、ＳT＊が正弦波であれば各相の電圧基
本波成分も正弦波となる。いま、PWM制御変換器２の直
流側電圧ＶDCの1/2電圧を基準電位として考えた場合、
制御信号ＳR＊、ＳS＊、ＳT＊が搬送波Txの振幅と等し
い時に±（ＶDC/2）となることから、Ｒ相、Ｓ相、Ｔ相
の制御信号ＳR＊、ＳS＊、ＳT＊の振幅が搬送波Txの振
幅よりも小さくなるための線間電圧の実効値ＶRMSと直
流側電圧ＶDCの関係は（１）式で与えられる。
圧ベクトルＶCの大きさである交流側線間電圧の実効値
（ここでは説明の都合上ＶRMSとする）の関係について
述べる。Ｒ相、Ｓ相、Ｔ相の制御信号ＳR＊、ＳS＊、Ｓ
T＊の振幅が搬送波Txの振幅よりも小さい場合、制御信
号ＳR＊、ＳS＊、ＳT＊が正弦波であれば各相の電圧基
本波成分も正弦波となる。いま、PWM制御変換器２の直
流側電圧ＶDCの1/2電圧を基準電位として考えた場合、
制御信号ＳR＊、ＳS＊、ＳT＊が搬送波Txの振幅と等し
い時に±（ＶDC/2）となることから、Ｒ相、Ｓ相、Ｔ相
の制御信号ＳR＊、ＳS＊、ＳT＊の振幅が搬送波Txの振
幅よりも小さくなるための線間電圧の実効値ＶRMSと直
流側電圧ＶDCの関係は（１）式で与えられる。
（１）式を変形して、（２）式が成立する。
これにより、PWM制御変換器２の直流側電圧ＶDCの1/2
電圧を基準電位として考えた場合、各相の出力電圧が飽
和せず、元の基本波成分どおりに出力できる条件は、PW
M制御変換器２の直流側電圧ＶDCが交流側線間電圧実効
値ＶRMSの1.64倍以上となる。そして、直流側電圧ＶDC
が交流側線間電圧実効値ＶRMSの1.64倍よりも小さい、
即ちＲ相、Ｓ相、Ｔ相の制御信号ＳR＊、ＳS＊、ＳT＊
の振幅が搬送波Txの振幅よりも大きい領域では、制御信
号が搬送波Txを越えた領域において出力電圧が±（ＶDC
/2）で制限されてしまうことになる。
電圧を基準電位として考えた場合、各相の出力電圧が飽
和せず、元の基本波成分どおりに出力できる条件は、PW
M制御変換器２の直流側電圧ＶDCが交流側線間電圧実効
値ＶRMSの1.64倍以上となる。そして、直流側電圧ＶDC
が交流側線間電圧実効値ＶRMSの1.64倍よりも小さい、
即ちＲ相、Ｓ相、Ｔ相の制御信号ＳR＊、ＳS＊、ＳT＊
の振幅が搬送波Txの振幅よりも大きい領域では、制御信
号が搬送波Txを越えた領域において出力電圧が±（ＶDC
/2）で制限されてしまうことになる。
しかし、従来のPWM制御変換器の制御装置では、Ｒ相
及びＴ相の制御信号ＳR＊、ＳT＊の比例積分動作を行う
電流制御器により演算し、Ｓ相の制御信号ＳS＊はＳR＊
＋ＳS＊＋ＳT＊＝０の関係式から、ＳS＊＝（−ＳR＊＋
ＳT＊）として得ているため、制御信号の振幅が搬送波T
xの振幅を越える場合は、第５図に示すように残りの相
の制御信号が自動的に変化して、線間電圧が指令値通り
となるように制御される。これは、各相が60度飽和以
内、つまり制御信号の振幅が搬送波Txの振幅を越える期
間が60度以内の場合にのみ良好に制御され、その線間電
圧の実効値ＶRMSと直流側電圧ＶDCとの条件は（３）式
で与えられる。
及びＴ相の制御信号ＳR＊、ＳT＊の比例積分動作を行う
電流制御器により演算し、Ｓ相の制御信号ＳS＊はＳR＊
＋ＳS＊＋ＳT＊＝０の関係式から、ＳS＊＝（−ＳR＊＋
ＳT＊）として得ているため、制御信号の振幅が搬送波T
xの振幅を越える場合は、第５図に示すように残りの相
の制御信号が自動的に変化して、線間電圧が指令値通り
となるように制御される。これは、各相が60度飽和以
内、つまり制御信号の振幅が搬送波Txの振幅を越える期
間が60度以内の場合にのみ良好に制御され、その線間電
圧の実効値ＶRMSと直流側電圧ＶDCとの条件は（３）式
で与えられる。
（３）式を変形して、（４）式が成立する。
ここで、PWM制御変換器２がゲート回路25からの信号
により制御はされていないが、負荷装置５が作動されて
いる、即ち例えばインバータが作動状態である負荷状態
からの起動時等においては、PWM制御変換器２の直流側
電圧ＶDCは３相交流電源１の線間電圧ピーク値（線間電
圧の 倍）よりもリアクトル３の電圧降下分だけさらに低い値
となっており、PWM制御変換器２の交流側線間電圧の実
効値ＶRMSは上述したように３相交流電源１の線間電圧
実効値よりも大きな値を必要とするため、直流側電圧Ｖ
DCは（４）式で与えられる値以下となる。この場合、PW
M制御変換器２の交流側線間電圧は入力電流を電源電圧
と同位相（高出力率）に指令通り制御しようとしても、
電圧が不足して制御不可能な領域が生じ、電流指令値と
実電流は一致しなくなる。
により制御はされていないが、負荷装置５が作動されて
いる、即ち例えばインバータが作動状態である負荷状態
からの起動時等においては、PWM制御変換器２の直流側
電圧ＶDCは３相交流電源１の線間電圧ピーク値（線間電
圧の 倍）よりもリアクトル３の電圧降下分だけさらに低い値
となっており、PWM制御変換器２の交流側線間電圧の実
効値ＶRMSは上述したように３相交流電源１の線間電圧
実効値よりも大きな値を必要とするため、直流側電圧Ｖ
DCは（４）式で与えられる値以下となる。この場合、PW
M制御変換器２の交流側線間電圧は入力電流を電源電圧
と同位相（高出力率）に指令通り制御しようとしても、
電圧が不足して制御不可能な領域が生じ、電流指令値と
実電流は一致しなくなる。
その結果、Ｒ相、Ｔ相の電流制御器18a、19aが、減算
器16、17からの電流偏差を比例積分制御して出力するＲ
相とＴ相の制御信号ＳR＊、ＳT＊は、積分器に偏差が蓄
えられていき正または負に大きくなってオペアンプの飽
和電圧に固定され、またＳ相の制御信号ＳS＊もＳS＊＝
（−ＳR＊−ＳT＊）として得ているためにＳR＊とＳT＊
が飽和することによって一定値に固定されてしまい、三
相とも制御できない状態が生じることになる。
器16、17からの電流偏差を比例積分制御して出力するＲ
相とＴ相の制御信号ＳR＊、ＳT＊は、積分器に偏差が蓄
えられていき正または負に大きくなってオペアンプの飽
和電圧に固定され、またＳ相の制御信号ＳS＊もＳS＊＝
（−ＳR＊−ＳT＊）として得ているためにＳR＊とＳT＊
が飽和することによって一定値に固定されてしまい、三
相とも制御できない状態が生じることになる。
ここで、電流制御器18a、19aを比例制御とすれば、直
流側電圧ＶDCが低下して電流指令値と実電流が一致しな
い状態でも、Ｒ相とＴ相の制御信号ＳR＊、ＳT＊は偏差
を比例倍した値となり、オペアンプが飽和に至ることは
なく、少なくとも一相は制御可能となる。但し、電流制
御器18a、19aを比例制御とすると電流指令値と実電流の
間に定常偏差を生じることになる。
流側電圧ＶDCが低下して電流指令値と実電流が一致しな
い状態でも、Ｒ相とＴ相の制御信号ＳR＊、ＳT＊は偏差
を比例倍した値となり、オペアンプが飽和に至ることは
なく、少なくとも一相は制御可能となる。但し、電流制
御器18a、19aを比例制御とすると電流指令値と実電流の
間に定常偏差を生じることになる。
そこで、実施例１では、比例積分制御によってオペア
ンプが飽和して三相とも制御できない状態となりやすい
起動時のみ比例制御とするPWM制御変換器の制御装置を
提案するものである。
ンプが飽和して三相とも制御できない状態となりやすい
起動時のみ比例制御とするPWM制御変換器の制御装置を
提案するものである。
次に、第１〜３図に示す実施例１の動作を説明する。
先ず、電圧検出回路7bを介して検出された直流電圧の検
出値ＶDC＾と、電圧設定器６により設定された電圧設定
信号ＶDC＊とを減算器８に入力し、偏差eV＝ＶDC＊−Ｖ
DC＾が求められる。この偏差eVは、電圧制御器9dに入力
され、偏差が零に近づくように比例積分制御され、入力
電流の波高値指令信号ＩPEAK＊を出力する。この波高値
指令信号ＩPEAK＊は、乗算器12及び13に入力され、単位
正弦波発生器11からのＲ相及びＴ相の単位正弦波信号と
掛け合わされる。Ｒ相及びＴ相の単位正弦波信号は、３
相交流電源１のＲ相及びＴ相電圧に同期した単位正弦波
信号、即ち交流基準信号で、交流電圧検出器10によって
検出された３相交流電源１の交流電圧を入力として単位
正弦波生成器11を構成する電流基準信号生成器から出力
される。乗算器12及び13からはＲ相入力電流指令信号iR
＊とＴ相入力電流指令信号iT＊が出力される。
先ず、電圧検出回路7bを介して検出された直流電圧の検
出値ＶDC＾と、電圧設定器６により設定された電圧設定
信号ＶDC＊とを減算器８に入力し、偏差eV＝ＶDC＊−Ｖ
DC＾が求められる。この偏差eVは、電圧制御器9dに入力
され、偏差が零に近づくように比例積分制御され、入力
電流の波高値指令信号ＩPEAK＊を出力する。この波高値
指令信号ＩPEAK＊は、乗算器12及び13に入力され、単位
正弦波発生器11からのＲ相及びＴ相の単位正弦波信号と
掛け合わされる。Ｒ相及びＴ相の単位正弦波信号は、３
相交流電源１のＲ相及びＴ相電圧に同期した単位正弦波
信号、即ち交流基準信号で、交流電圧検出器10によって
検出された３相交流電源１の交流電圧を入力として単位
正弦波生成器11を構成する電流基準信号生成器から出力
される。乗算器12及び13からはＲ相入力電流指令信号iR
＊とＴ相入力電流指令信号iT＊が出力される。
次に、乗算器12の出力信号であるＲ相入力電流指令信
号iR＊と電流検出器14の出力信号であるＲ相入力電流検
出信号iRとは減算器16に入力され、偏差eiR＝iR＊−iR
が演算出力される。同様に、乗算器13の出力信号である
Ｔ相の入力電流指令信号iT＊と電流検出器15の出力信号
であるＴ相入力電流検出信号iTが減算器17に入力され、
偏差eiT＝iT＊−iTが出力される。この電流変化eiR及び
eiTは、電流制御切換器26によって比例制御と比例積分
制御の切換が制御されるＲ相電流制御器18a及びＴ相電
流制御器19aに入力される。
号iR＊と電流検出器14の出力信号であるＲ相入力電流検
出信号iRとは減算器16に入力され、偏差eiR＝iR＊−iR
が演算出力される。同様に、乗算器13の出力信号である
Ｔ相の入力電流指令信号iT＊と電流検出器15の出力信号
であるＴ相入力電流検出信号iTが減算器17に入力され、
偏差eiT＝iT＊−iTが出力される。この電流変化eiR及び
eiTは、電流制御切換器26によって比例制御と比例積分
制御の切換が制御されるＲ相電流制御器18a及びＴ相電
流制御器19aに入力される。
電流制御切換器26は、第３図に示す構成図であり、制
御開始、即ち起動信号が入力されたと同時にスイッチ14
6がオンされる。これにより、比較器147の正側入力の電
圧は固定抵抗器142とコンデンサ145により決定される時
定数で上昇する。比較器147の出力は、比較器147の正側
入力の電圧が負側入力の電圧よりも小さい期間は“L"レ
ベルとなり、固定抵抗器142とコンデンサ145により緩や
かに上昇した正側入力の電圧が固定抵抗器143と144で設
定された負側入力の電圧よりも大きくなると“H"レベル
となる。
御開始、即ち起動信号が入力されたと同時にスイッチ14
6がオンされる。これにより、比較器147の正側入力の電
圧は固定抵抗器142とコンデンサ145により決定される時
定数で上昇する。比較器147の出力は、比較器147の正側
入力の電圧が負側入力の電圧よりも小さい期間は“L"レ
ベルとなり、固定抵抗器142とコンデンサ145により緩や
かに上昇した正側入力の電圧が固定抵抗器143と144で設
定された負側入力の電圧よりも大きくなると“H"レベル
となる。
この比較器147の出力は電流制御切換器26の出力とし
て、出力端子148を介してＲ相電流制御器18a及びＴ相電
流制御器19aに入力される。Ｒ相電流制御器18aは第２図
で示した構成であり、制御入力端子129の入力信号が
“L"レベルの時はアナログスイッチ128が“オン”状態
となり、コンデンサ124は短絡され、Ｒ相電流制御器18a
の入力端子130を介して入力された電流偏差eiRは（５）
式で示すように比例制御のみ行われ、出力端子131から
Ｒ相の制御信号ＳR＊として出力される。
て、出力端子148を介してＲ相電流制御器18a及びＴ相電
流制御器19aに入力される。Ｒ相電流制御器18aは第２図
で示した構成であり、制御入力端子129の入力信号が
“L"レベルの時はアナログスイッチ128が“オン”状態
となり、コンデンサ124は短絡され、Ｒ相電流制御器18a
の入力端子130を介して入力された電流偏差eiRは（５）
式で示すように比例制御のみ行われ、出力端子131から
Ｒ相の制御信号ＳR＊として出力される。
ＳR＊＝−K1×eiR ・・・（５） 但し、K1＝r2/r1 また、制御入力端子129の入力信号が“H"レベルの時
はアナログスイッチ128が“オフ”状態となり、Ｒ相電
流制御器18aの入力端子130を介して入力された電流偏差
eiRは（６）式で示すように比例積分制御されて出力端
子131からＲ相の制御信号ＳR＊として出力される。
はアナログスイッチ128が“オフ”状態となり、Ｒ相電
流制御器18aの入力端子130を介して入力された電流偏差
eiRは（６）式で示すように比例積分制御されて出力端
子131からＲ相の制御信号ＳR＊として出力される。
ＳR＊＝−K1×（１＋1/（Ｓ×Ｔ）×eiR・・・（６） 但し、K1＝r2/r1 Ｔ＝C1×C2 Ｓは微分演算子である。
Ｔ相の電流制御器19aも同様の動作により、制御入力
端子129の入力信号が“L"レベルの時は電流偏差eiTが比
例制御され、“H"レベルの時は比例積分制御されてＴ相
の制御信号ＳT＊として出力される。また、Ｓ相の制御
信号ＳS＊は、Ｒ相制御信号ＳR＊とＴ相制御信号ＳT＊
を減算器20により零から減算して得られる。Ｒ相電流制
御器18a、減算器20及びＴ相電流制御器19aの出力信号で
あるＲ相、Ｓ相、Ｔ相の制御信号ＳR＊、ＳS＊、ＳT＊
が、各々コンパレータ22、23、24により搬送波発生器21
から出力された三角波形の搬送波信号との大小関係を比
較されてパルス幅変調信号として出力される。このパル
ス幅変調信号はゲート回路25に入力され、PWM制御変換
器２の直流電圧の検出値ＶDC＾が電圧設定器６により設
定された設定信号ＶDC＊と等しくなるように、また、Ｒ
相、Ｓ相、Ｔ相の入力電流iR、iS、iTが正弦波信号であ
るその指令信号iR＊、iS＊、iT＊に等しくなるように、
ゲート回路25はPWM制御変換器２に制御信号を出力し、P
WM制御変換器２のスイッチング素子201〜206がオン、オ
フ制御される。
端子129の入力信号が“L"レベルの時は電流偏差eiTが比
例制御され、“H"レベルの時は比例積分制御されてＴ相
の制御信号ＳT＊として出力される。また、Ｓ相の制御
信号ＳS＊は、Ｒ相制御信号ＳR＊とＴ相制御信号ＳT＊
を減算器20により零から減算して得られる。Ｒ相電流制
御器18a、減算器20及びＴ相電流制御器19aの出力信号で
あるＲ相、Ｓ相、Ｔ相の制御信号ＳR＊、ＳS＊、ＳT＊
が、各々コンパレータ22、23、24により搬送波発生器21
から出力された三角波形の搬送波信号との大小関係を比
較されてパルス幅変調信号として出力される。このパル
ス幅変調信号はゲート回路25に入力され、PWM制御変換
器２の直流電圧の検出値ＶDC＾が電圧設定器６により設
定された設定信号ＶDC＊と等しくなるように、また、Ｒ
相、Ｓ相、Ｔ相の入力電流iR、iS、iTが正弦波信号であ
るその指令信号iR＊、iS＊、iT＊に等しくなるように、
ゲート回路25はPWM制御変換器２に制御信号を出力し、P
WM制御変換器２のスイッチング素子201〜206がオン、オ
フ制御される。
なお、実施例１に示したものでは、Ｒ相及びＴ相の電
流を検出して制御するように構成したが、他のどのよう
な２相の組み合わせでも同様の効果を奏するのは言うま
でもない。
流を検出して制御するように構成したが、他のどのよう
な２相の組み合わせでも同様の効果を奏するのは言うま
でもない。
以上のように、この実施例１によるPWM制御変換器の
制御装置においては、電流制御手段を、制御開始後の一
定期間の間比例制御された制御信号を出力し、この一定
期間経過後は比例積分制御された制御信号を出力するよ
うにしたので、起動時においては一定期間の間は比例制
御された制御信号を用いてPWM制御変換器が制御され、
一定期間経過後は比例積分制御された制御信号を用いて
PWM制御変換器が制御されるため、過電流等を引き起こ
すことなく、入力電流の制御が良好に行うことができる
という効果がある。
制御装置においては、電流制御手段を、制御開始後の一
定期間の間比例制御された制御信号を出力し、この一定
期間経過後は比例積分制御された制御信号を出力するよ
うにしたので、起動時においては一定期間の間は比例制
御された制御信号を用いてPWM制御変換器が制御され、
一定期間経過後は比例積分制御された制御信号を用いて
PWM制御変換器が制御されるため、過電流等を引き起こ
すことなく、入力電流の制御が良好に行うことができる
という効果がある。
実施例2. 第６図は、この発明に係わるPWM制御変換器の制御装
置の他の実施例を示す構成図である。第６図において、
27は電流制御切換レベル設定器、28は比較器であり、電
流制御切換レベル設定器27により設定された設定値ＶSW
＊と電圧検出回路7bにより検出された直流電圧の検出値
ＶDC＾とを比較し、Ｒ相及びＴ相の電流制御器18a、19a
を制御する信号を出力する。その他の構成は、第１図に
示す実施例と同様である。
置の他の実施例を示す構成図である。第６図において、
27は電流制御切換レベル設定器、28は比較器であり、電
流制御切換レベル設定器27により設定された設定値ＶSW
＊と電圧検出回路7bにより検出された直流電圧の検出値
ＶDC＾とを比較し、Ｒ相及びＴ相の電流制御器18a、19a
を制御する信号を出力する。その他の構成は、第１図に
示す実施例と同様である。
第１図に示した実施例では、Ｒ相及びＴ相の電流制御
器18a、19aが、制御開始後において電流制御切換器26で
設定された一定期間の間、即ち固定抵抗器142とコンデ
ンサ145により決定される時定数により設定された期間
の間比例制御された制御信号を出力し、この一定期間経
過後は比例積分制御された制御信号を出力するようにし
ていた。これに対して、この第６図に示す実施例では、
電流制御切換レベル設定器27と比較器28を設け、電圧検
出回路7bにより検出された直流電圧の検出値ＶDC＾が電
流制御切換レベル設定器27により予め設定された値であ
るＶSW＊以下の場合は、Ｒ相及びＴ相の電流制御器18
a、19aが比例制御された制御信号を出力し、直流電圧の
検出値ＶDC＾がＶSW＊以上になった時点でＲ相及びＴ相
の電流制御器18a、19aが比例積分制御された制御信号を
出力するように切換制御するようにしたものである。
器18a、19aが、制御開始後において電流制御切換器26で
設定された一定期間の間、即ち固定抵抗器142とコンデ
ンサ145により決定される時定数により設定された期間
の間比例制御された制御信号を出力し、この一定期間経
過後は比例積分制御された制御信号を出力するようにし
ていた。これに対して、この第６図に示す実施例では、
電流制御切換レベル設定器27と比較器28を設け、電圧検
出回路7bにより検出された直流電圧の検出値ＶDC＾が電
流制御切換レベル設定器27により予め設定された値であ
るＶSW＊以下の場合は、Ｒ相及びＴ相の電流制御器18
a、19aが比例制御された制御信号を出力し、直流電圧の
検出値ＶDC＾がＶSW＊以上になった時点でＲ相及びＴ相
の電流制御器18a、19aが比例積分制御された制御信号を
出力するように切換制御するようにしたものである。
つまり、比較器28は電流制御切換レベル設定器27の出
力である設定レベルＶSW＊と電圧検出回路7bを介して検
出された直流電圧ＶDC＾が入力され、直流電圧ＶDC＾が
ＶSW＊以上となるまでＲ相及びＴ相の電流制御器18a、1
9aが比例制御を行うための制御信号である“L"レベルを
出力する。直流電圧ＶDC＾がＶSW＊以上になれば、Ｒ相
及びＴ相の電流制御器18a、19aが比例積分制御を行うた
めの制御信号である“H"レベルを出力する。Ｒ相の電流
制御器18aは、第２図に示す制御入力端子129の入力信号
が“L"レベルの時は入力された電流偏差eiRを比例制御
し、制御入力端子129の入力信号が“H"レベルの時は比
例積分制御して、出力端子130からＲ相の制御信号ＳR＊
として出力する。Ｔ相の電流制御器19aも同様に、制御
入力端子の入力信号が“L"レベルの時は入力された電流
偏差eiTを比例制御し、制御入力端子129の入力信号が
“H"レベルの時は比例積分制御して、出力端子130から
Ｔ相の制御信号ＳT＊として出力する。
力である設定レベルＶSW＊と電圧検出回路7bを介して検
出された直流電圧ＶDC＾が入力され、直流電圧ＶDC＾が
ＶSW＊以上となるまでＲ相及びＴ相の電流制御器18a、1
9aが比例制御を行うための制御信号である“L"レベルを
出力する。直流電圧ＶDC＾がＶSW＊以上になれば、Ｒ相
及びＴ相の電流制御器18a、19aが比例積分制御を行うた
めの制御信号である“H"レベルを出力する。Ｒ相の電流
制御器18aは、第２図に示す制御入力端子129の入力信号
が“L"レベルの時は入力された電流偏差eiRを比例制御
し、制御入力端子129の入力信号が“H"レベルの時は比
例積分制御して、出力端子130からＲ相の制御信号ＳR＊
として出力する。Ｔ相の電流制御器19aも同様に、制御
入力端子の入力信号が“L"レベルの時は入力された電流
偏差eiTを比例制御し、制御入力端子129の入力信号が
“H"レベルの時は比例積分制御して、出力端子130から
Ｔ相の制御信号ＳT＊として出力する。
この第６図に示す実施例の構成の動作を、第７図のフ
ローチャートにより説明する。先ず装置が起動される
と、即ち制御が開始されると、ステップS1において電流
制御器18a、19aが比例制御に設定される。次に、ステッ
プS2により、電流制御切換レベル設定器27の設定出力で
ある設定レベルＶSW＊と電圧検出回路7bを介して検出さ
れた直流電圧の検出値ＶDC＾が比較器28により比較さ
れ、直流電圧ＶDC＾がＶSW＊よりも小さい間はステップ
１の比例制御の設定を継続する。ステップS2で、直流電
圧ＶDC＾がＶSW＊以上と判断されれば、ステップS3に移
り、電流制御器18a、19aが比例積分制御に設定される。
ここで、上述の（４）式で説明したように、直流側電圧
ＶDCが交流側線間電圧実効値ＶRMSの約1.41倍以上にお
いては指令値通りに電圧を制御できることから、電流制
御切換レベル設定器27の設定レベルＶSW＊はこれ以上の
値であって、電圧設定器６の設定電圧ＶDC＊以下の値を
設定しておけばよい。
ローチャートにより説明する。先ず装置が起動される
と、即ち制御が開始されると、ステップS1において電流
制御器18a、19aが比例制御に設定される。次に、ステッ
プS2により、電流制御切換レベル設定器27の設定出力で
ある設定レベルＶSW＊と電圧検出回路7bを介して検出さ
れた直流電圧の検出値ＶDC＾が比較器28により比較さ
れ、直流電圧ＶDC＾がＶSW＊よりも小さい間はステップ
１の比例制御の設定を継続する。ステップS2で、直流電
圧ＶDC＾がＶSW＊以上と判断されれば、ステップS3に移
り、電流制御器18a、19aが比例積分制御に設定される。
ここで、上述の（４）式で説明したように、直流側電圧
ＶDCが交流側線間電圧実効値ＶRMSの約1.41倍以上にお
いては指令値通りに電圧を制御できることから、電流制
御切換レベル設定器27の設定レベルＶSW＊はこれ以上の
値であって、電圧設定器６の設定電圧ＶDC＊以下の値を
設定しておけばよい。
以上のように、この実施例２によるPWM制御変換器の
制御装置においては、制御開始後にPWM制御変換器の直
流電圧の検出値が予め設定された値以上になるまで電流
制御手段は比例制御された制御信号を出力し、直流電圧
の検出値が予め設定された値以上になった時点で電流制
御手段は比例積分制御に切り換えられた制御信号を出力
する構成としたので、電流制御手段における比例制御と
比例積分制御とを最適な切換タイミングでの切換が可能
となり、特に起動時において過電流等を引き起こすこと
なく、入力電流の制御を良好に行うことができ、さらに
定常偏差を生じる比例制御の期間を、回路全体の構成を
考慮して容易に最小値に設定することができるという効
果がある。
制御装置においては、制御開始後にPWM制御変換器の直
流電圧の検出値が予め設定された値以上になるまで電流
制御手段は比例制御された制御信号を出力し、直流電圧
の検出値が予め設定された値以上になった時点で電流制
御手段は比例積分制御に切り換えられた制御信号を出力
する構成としたので、電流制御手段における比例制御と
比例積分制御とを最適な切換タイミングでの切換が可能
となり、特に起動時において過電流等を引き起こすこと
なく、入力電流の制御を良好に行うことができ、さらに
定常偏差を生じる比例制御の期間を、回路全体の構成を
考慮して容易に最小値に設定することができるという効
果がある。
実施例3. 第８図は、この発明によるPWM制御変換器の制御装置
の他の実施例を示す構成図である。この第８図におい
て、29は減算器16及び17から出力されたＲ相及びＴ相の
入力電流指令信号iR＊、iT＊と電流検出器14、15により
検出されたＲ相及びＴ相入力電流検出信号iR、iTの偏差
を零から減算し、Ｓ相の入力電流指令信号と入力電流検
出信号の偏差として出力する減算器である。30及び31は
減算器16及び17から出力されたＲ相及びＴ相の入力電流
指令信号iR＊、iT＊と入力電流検出信号iR、iTとの偏差
の係数倍を積分して出力する積分器、32〜34は各々減算
器16、29、17から出力されたＲ相、Ｓ相、Ｔ相の入力電
流指令信号と電流検出信号の偏差を係数倍して出力する
係数器である。
の他の実施例を示す構成図である。この第８図におい
て、29は減算器16及び17から出力されたＲ相及びＴ相の
入力電流指令信号iR＊、iT＊と電流検出器14、15により
検出されたＲ相及びＴ相入力電流検出信号iR、iTの偏差
を零から減算し、Ｓ相の入力電流指令信号と入力電流検
出信号の偏差として出力する減算器である。30及び31は
減算器16及び17から出力されたＲ相及びＴ相の入力電流
指令信号iR＊、iT＊と入力電流検出信号iR、iTとの偏差
の係数倍を積分して出力する積分器、32〜34は各々減算
器16、29、17から出力されたＲ相、Ｓ相、Ｔ相の入力電
流指令信号と電流検出信号の偏差を係数倍して出力する
係数器である。
また、35は積分器30及び31から出力されたＲ相及びＴ
相の電流偏差の積分値が入力され、零から減算して出力
する減算器、36、37、38は係数器32、33、34の出力と積
分器30、減算器35、積分器31の出力とが入力され、各々
の相毎に加算して各相の制御信号ＳR＊、ＳS＊、ＳT＊
として出力する加算器である。その他の構成は、第１図
または第６図に示した実施例の構成と同様であり、同一
の部品番号は同一のものを示す。
相の電流偏差の積分値が入力され、零から減算して出力
する減算器、36、37、38は係数器32、33、34の出力と積
分器30、減算器35、積分器31の出力とが入力され、各々
の相毎に加算して各相の制御信号ＳR＊、ＳS＊、ＳT＊
として出力する加算器である。その他の構成は、第１図
または第６図に示した実施例の構成と同様であり、同一
の部品番号は同一のものを示す。
第１図または第６図の実施例に示したものでは、Ｒ相
及びＴ相の電流制御手段を比例制御と比例積分制御とに
切り換えてPWM制御変換器の制御信号を出力するように
構成したが、第８図で示した実施例のものでは、電流指
令手段を構成する乗算器12、13から出力されたＲ相、Ｔ
相の２相の電流指令信号と交流入力電流の偏差の係数倍
を積分してそれらＲ相、Ｔ相の２相の第１の出力とし、
残りのＳ相である相はＲ相、Ｔ相の２相の第１の出力の
符号反転値を加算してＳ相の第１の出力とし、また、各
相の電流指令信号と交流入力電流の偏差を係数倍して各
相の第２の出力とし、各相毎に第１の出力と第２の出力
の加算値をPWM制御変換器の制御信号として出力するよ
うに構成したものである。
及びＴ相の電流制御手段を比例制御と比例積分制御とに
切り換えてPWM制御変換器の制御信号を出力するように
構成したが、第８図で示した実施例のものでは、電流指
令手段を構成する乗算器12、13から出力されたＲ相、Ｔ
相の２相の電流指令信号と交流入力電流の偏差の係数倍
を積分してそれらＲ相、Ｔ相の２相の第１の出力とし、
残りのＳ相である相はＲ相、Ｔ相の２相の第１の出力の
符号反転値を加算してＳ相の第１の出力とし、また、各
相の電流指令信号と交流入力電流の偏差を係数倍して各
相の第２の出力とし、各相毎に第１の出力と第２の出力
の加算値をPWM制御変換器の制御信号として出力するよ
うに構成したものである。
次に、第８図に示した実施例の動作について説明す
る。先ず、電圧検出回路7bを介して検出された直流電圧
ＶDC＾と、電圧設定器６により設定された電圧設定信号
ＶDC＊とが減算器８に入力され、偏差eV＝ＶDC＊−ＶDC
＾が求められる。この偏差eVは、電圧制御器9dに入力さ
れ、偏差が零に近づくように比例積分制御され、入力電
流の波高値指令信号ＩPEAK＊を出力する。この波高値指
令信号ＩPEAK＊は、乗算器12及び13に入力され、単位正
弦波発生器11からのＲ相及びＴ相の単位正弦波信号と掛
け合わされる。Ｒ相及びＴ相の単位正弦波信号は、３相
交流電源１のＲ相及びＴ相電圧に同期した単位正弦波信
号、即ち交流基準信号で、交流電圧検出器10によって検
出された３相交流電源１の交流電圧を入力として単位正
弦波生成器11を構成する電流基準信号生成器から出力さ
れる。
る。先ず、電圧検出回路7bを介して検出された直流電圧
ＶDC＾と、電圧設定器６により設定された電圧設定信号
ＶDC＊とが減算器８に入力され、偏差eV＝ＶDC＊−ＶDC
＾が求められる。この偏差eVは、電圧制御器9dに入力さ
れ、偏差が零に近づくように比例積分制御され、入力電
流の波高値指令信号ＩPEAK＊を出力する。この波高値指
令信号ＩPEAK＊は、乗算器12及び13に入力され、単位正
弦波発生器11からのＲ相及びＴ相の単位正弦波信号と掛
け合わされる。Ｒ相及びＴ相の単位正弦波信号は、３相
交流電源１のＲ相及びＴ相電圧に同期した単位正弦波信
号、即ち交流基準信号で、交流電圧検出器10によって検
出された３相交流電源１の交流電圧を入力として単位正
弦波生成器11を構成する電流基準信号生成器から出力さ
れる。
次に、乗算器12の出力信号であるＲ相入力電流指令信
号iR＊と電流検出器14の出力信号であるＲ相入力電流検
出信号iRとが減算器16に入力され、偏差eiR＝iR＊−iR
が演算出力される。同様に、乗算器13の出力信号である
Ｔ相の入力電流指令信号iT＊と電流検出器15の出力信号
であるＴ相入力電流検出信号iTが減算器17に入力され、
偏差eiT＝iT＊−iTが出力される。さらに、Ｓ相の電流
偏差eiSを（eiR＋eiS＋eiT＝０）の関係を用いて演算す
る。即ち、減算器29にeiR及びeiTを入力し、零から減算
してＳ相の電流偏差eiSを出力する。
号iR＊と電流検出器14の出力信号であるＲ相入力電流検
出信号iRとが減算器16に入力され、偏差eiR＝iR＊−iR
が演算出力される。同様に、乗算器13の出力信号である
Ｔ相の入力電流指令信号iT＊と電流検出器15の出力信号
であるＴ相入力電流検出信号iTが減算器17に入力され、
偏差eiT＝iT＊−iTが出力される。さらに、Ｓ相の電流
偏差eiSを（eiR＋eiS＋eiT＝０）の関係を用いて演算す
る。即ち、減算器29にeiR及びeiTを入力し、零から減算
してＳ相の電流偏差eiSを出力する。
Ｒ相の電流偏差eiRは積分器30に入力されると共に係
数器32に入力され、それらの出力であるＲ相電流制御の
比例項と積分項は加算器36で加算されてＲ相の制御信号
ＳR＊となる。また、Ｔ相の電流偏差eiTは積分器31に入
力されると共に係数器34に入力され、それらの出力であ
るＴ相電流制御の比例項と積分項は加算器38で加算され
てＴ相の制御信号ST＊となる。また、Ｒ相電流制御の積
分項である積分器30の出力とＴ相電流制御の積分項であ
る積分器31の出力は、減算器35に入力され、零から減算
されてＳ相の積分項を出力し、この減算器35の出力と減
算器29の出力であるＳ相の電流偏差eiSを係数器33によ
り係数倍したＳ相の比例項とを加算器37に入力し、加算
されてＳ相の制御信号ＳS＊として出力される。
数器32に入力され、それらの出力であるＲ相電流制御の
比例項と積分項は加算器36で加算されてＲ相の制御信号
ＳR＊となる。また、Ｔ相の電流偏差eiTは積分器31に入
力されると共に係数器34に入力され、それらの出力であ
るＴ相電流制御の比例項と積分項は加算器38で加算され
てＴ相の制御信号ST＊となる。また、Ｒ相電流制御の積
分項である積分器30の出力とＴ相電流制御の積分項であ
る積分器31の出力は、減算器35に入力され、零から減算
されてＳ相の積分項を出力し、この減算器35の出力と減
算器29の出力であるＳ相の電流偏差eiSを係数器33によ
り係数倍したＳ相の比例項とを加算器37に入力し、加算
されてＳ相の制御信号ＳS＊として出力される。
加算器36、37、38の出力信号であるＲ相、Ｓ相、Ｔ相
の制御信号ＳR＊、ＳS＊、ＳT＊は、各々コンパレータ2
2、23、24により搬送波発生器21から出力された三角波
形の搬送波信号との大小関係を比較されてパルス幅変調
信号として出力される。このパルス幅変調信号はゲート
回路25に入力され、PWM制御変換器２の直流電圧の検出
値ＶDC＾が電圧設定器６により設定された設定信号ＶDC
＊と等しくなるように、また、Ｒ相、Ｓ相、Ｔ相の入力
電流iR、iS、iTが正弦波信号であるその指令信号iR＊、
iS＊、iT＊に等しくなるようにPWM制御変換器２に制御
信号を出力し、PWM制御変換器２のスイッチング素子201
〜206がオン、オフ制御される。
の制御信号ＳR＊、ＳS＊、ＳT＊は、各々コンパレータ2
2、23、24により搬送波発生器21から出力された三角波
形の搬送波信号との大小関係を比較されてパルス幅変調
信号として出力される。このパルス幅変調信号はゲート
回路25に入力され、PWM制御変換器２の直流電圧の検出
値ＶDC＾が電圧設定器６により設定された設定信号ＶDC
＊と等しくなるように、また、Ｒ相、Ｓ相、Ｔ相の入力
電流iR、iS、iTが正弦波信号であるその指令信号iR＊、
iS＊、iT＊に等しくなるようにPWM制御変換器２に制御
信号を出力し、PWM制御変換器２のスイッチング素子201
〜206がオン、オフ制御される。
以上のように、この実施例３によるPWM制御変換器の
制御装置においては、電流制御手段が、電流指令手段を
構成する乗算器12、13から出力されたＲ相、Ｔ相の２相
の電流指令信号と交流入力電流の偏差の係数倍を積分し
てそれらＲ相、Ｔ相の２相の第１の出力とし、残りのＳ
相である相はＲ相、Ｔ相の２相の第１の出力の符号反転
値を加算してＳ相の第１の出力とし、また、各相の電流
指令信号と交流入力電流の偏差を係数倍して各相の第２
の出力とし、各相毎に第１の出力と第２の出力の加算値
をPWM制御変換器の制御信号として出力するように構成
したので、Ｓ相が比例制御を行っているため、起動時に
おいて過電流等を引き起こすことがなく、また負荷の変
動によりＶDCが低下した場合においても過電流を引き起
こすことがなく、電流の制御を良好に行うことができる
という効果がある。
制御装置においては、電流制御手段が、電流指令手段を
構成する乗算器12、13から出力されたＲ相、Ｔ相の２相
の電流指令信号と交流入力電流の偏差の係数倍を積分し
てそれらＲ相、Ｔ相の２相の第１の出力とし、残りのＳ
相である相はＲ相、Ｔ相の２相の第１の出力の符号反転
値を加算してＳ相の第１の出力とし、また、各相の電流
指令信号と交流入力電流の偏差を係数倍して各相の第２
の出力とし、各相毎に第１の出力と第２の出力の加算値
をPWM制御変換器の制御信号として出力するように構成
したので、Ｓ相が比例制御を行っているため、起動時に
おいて過電流等を引き起こすことがなく、また負荷の変
動によりＶDCが低下した場合においても過電流を引き起
こすことがなく、電流の制御を良好に行うことができる
という効果がある。
実施例4. 第９図は、この発明に係わるPWM制御変換器の制御装
置の他の実施例を示す構成図である。この第９図におい
て、7aはPWM制御変換器２から出力される直流電圧を検
出するための電圧検出回路であり、直流電圧検出手段を
構成している。40は電圧検出回路7aに印加された既知の
電圧と電圧検出回路7aが検出して検出値との関係を予め
記憶しておく記憶回路、41は記憶回路40に記憶された関
係を用いて、電圧設定器６により設定され出力された電
圧設定信号を補正して減算器８に出力する電圧設定信号
補正回路であり、記憶回路40、電圧設定信号補正回路41
及び電圧設定器６により電圧指令出力手段を構成してい
る。その他の構成において、第１図に示した実施例１と
同様の構成については同一の部品番号を付した。
置の他の実施例を示す構成図である。この第９図におい
て、7aはPWM制御変換器２から出力される直流電圧を検
出するための電圧検出回路であり、直流電圧検出手段を
構成している。40は電圧検出回路7aに印加された既知の
電圧と電圧検出回路7aが検出して検出値との関係を予め
記憶しておく記憶回路、41は記憶回路40に記憶された関
係を用いて、電圧設定器６により設定され出力された電
圧設定信号を補正して減算器８に出力する電圧設定信号
補正回路であり、記憶回路40、電圧設定信号補正回路41
及び電圧設定器６により電圧指令出力手段を構成してい
る。その他の構成において、第１図に示した実施例１と
同様の構成については同一の部品番号を付した。
第10図は、第９図における直流電圧ＶDCを検出するた
めの電圧検出回路7aの詳細構成を示す回路図である。第
10図において、751は平滑コンデンサ４の正側電位に接
続された入力端子、752及び753は直流電圧ＶDCを分圧す
るための固定抵抗器であり、固定抵抗器753の一端は平
滑コンデンサ４の負側電位に接続されている。754は絶
縁アンプ、755〜756は固定抵抗器、757はオペアンプ、7
58は減算器８へ直流電圧の検出値ＶDC＾を出力する出力
端子である。
めの電圧検出回路7aの詳細構成を示す回路図である。第
10図において、751は平滑コンデンサ４の正側電位に接
続された入力端子、752及び753は直流電圧ＶDCを分圧す
るための固定抵抗器であり、固定抵抗器753の一端は平
滑コンデンサ４の負側電位に接続されている。754は絶
縁アンプ、755〜756は固定抵抗器、757はオペアンプ、7
58は減算器８へ直流電圧の検出値ＶDC＾を出力する出力
端子である。
このように構成された電圧検出回路7aでは、固定抵抗
器752及び753によって絶縁アンプ754の入力可能電圧範
囲に分圧された直流電圧ＶDCを、絶縁アンプ754によっ
て絶縁して検出し、オペアンプ757によって適当な信号
レベルに増幅されて出力端子758から出力される。この
ように構成された回路では、演算増幅器でオフセット、
ゲインを調節するために一般的に用いられている基本的
な回路である。なお、第28図に示した従来の電圧検出回
路7bとの違いは、電圧検出値のオフセット及びゲインを
調整するためのボリュームがないところである。
器752及び753によって絶縁アンプ754の入力可能電圧範
囲に分圧された直流電圧ＶDCを、絶縁アンプ754によっ
て絶縁して検出し、オペアンプ757によって適当な信号
レベルに増幅されて出力端子758から出力される。この
ように構成された回路では、演算増幅器でオフセット、
ゲインを調節するために一般的に用いられている基本的
な回路である。なお、第28図に示した従来の電圧検出回
路7bとの違いは、電圧検出値のオフセット及びゲインを
調整するためのボリュームがないところである。
次に、第９、10図に示した実施例４の動作を、第11図
に示したフローチャートを用いて説明する。先ず、第11
図に示したフローチャートのように、調節時において、
記憶回路40に既知の電圧と電圧検出回路7aによる直流電
圧の検出値の関係を記憶させる。
に示したフローチャートを用いて説明する。先ず、第11
図に示したフローチャートのように、調節時において、
記憶回路40に既知の電圧と電圧検出回路7aによる直流電
圧の検出値の関係を記憶させる。
即ち、ステップS101において、電圧検出回路7aに外部
より既知の電圧V1を印加する。この既知の電圧は、PWM
制御変換器２のスイッチング素子201〜206をオフ状態と
しておき、３相交流電源１の電圧をPWM制御変換器２の
還流ダイオード207〜212により直流に変換して印加する
ことができる。また、外部に設置された別の直流電源を
用い、この直流電源を電圧検出回路7aに接続して電圧を
印加してもよい。
より既知の電圧V1を印加する。この既知の電圧は、PWM
制御変換器２のスイッチング素子201〜206をオフ状態と
しておき、３相交流電源１の電圧をPWM制御変換器２の
還流ダイオード207〜212により直流に変換して印加する
ことができる。また、外部に設置された別の直流電源を
用い、この直流電源を電圧検出回路7aに接続して電圧を
印加してもよい。
次に、ステップS102において、電圧検出回路7aに印加
された既知の電圧V1と、この印加された既知の電圧V1に
対応して電圧検出回路7aにより検出された電圧の値V1^
とを記憶回路40に記憶する。
された既知の電圧V1と、この印加された既知の電圧V1に
対応して電圧検出回路7aにより検出された電圧の値V1^
とを記憶回路40に記憶する。
続いて、ステップS103において、電圧検出回路7aに既
知の電圧V1とは異なる既知の電圧V2を印加する。次に、
ステップS104において、電圧検出回路7aに印加された既
知の電圧V2と、この印加された既知の電圧V2に対応して
電圧検出回路7aにより検出された電圧の値V2^とを記憶
回路40に記憶する。
知の電圧V1とは異なる既知の電圧V2を印加する。次に、
ステップS104において、電圧検出回路7aに印加された既
知の電圧V2と、この印加された既知の電圧V2に対応して
電圧検出回路7aにより検出された電圧の値V2^とを記憶
回路40に記憶する。
次に、ステップS105では、印加された既知の電圧V1、
V2と、電圧検出回路7aにより検出された電圧の値V1^、V
2^とを用い、（７）式及び（８）式により、電圧検出回
路のオフセット誤差またはゲイン誤差を補償し、PWM制
御変換器２の直流電圧が所望の値となるように電圧指令
値を補正し、電圧設定信号とするための補正係数Ａ、Ｂ
を計算する。
V2と、電圧検出回路7aにより検出された電圧の値V1^、V
2^とを用い、（７）式及び（８）式により、電圧検出回
路のオフセット誤差またはゲイン誤差を補償し、PWM制
御変換器２の直流電圧が所望の値となるように電圧指令
値を補正し、電圧設定信号とするための補正係数Ａ、Ｂ
を計算する。
Ａ＝（V2^＋V1^）／（V2−V1） ・・・（７） Ｂ＝（V1^×V2−V2^×V1）／（V2−V1）・・・（８） ＶDC＊＊＝Ａ×ＶDC＊＋Ｂ ・・・（９） 続いて、ステップS106において、この補正係数Ａ及び
Ｂを記憶回路40に記憶する。このようにして記憶回路40
に記憶された補正係数Ａ及びＢを用い、電圧設定器６に
より設定された電圧指令値ＶDC＊を、（９）式に基づき
電圧設定信号補正回路41により補正し、電圧設定信号Ｖ
DC＊＊を得ることになる。この電圧設定信号ＶDC＊＊を
用いて電圧検出回路のオフセット誤差またはゲイン誤差
を補償することができることになる。
Ｂを記憶回路40に記憶する。このようにして記憶回路40
に記憶された補正係数Ａ及びＢを用い、電圧設定器６に
より設定された電圧指令値ＶDC＊を、（９）式に基づき
電圧設定信号補正回路41により補正し、電圧設定信号Ｖ
DC＊＊を得ることになる。この電圧設定信号ＶDC＊＊を
用いて電圧検出回路のオフセット誤差またはゲイン誤差
を補償することができることになる。
なお、このような補正の一連の動作は、PWM制御変換
器を設置した段階、または試験作業を行う段階等の通常
の動作を開始させる以前に行われるもので、マイクロコ
ンピュータに記憶させたプログラムにより自動的に行わ
せることができる。このため、従来電圧検出回路のオフ
セット誤差またはゲイン誤差を補償するために、電圧検
出回路に取り付けられていたボリュームを不要とでき、
また補償のための煩わしい作業をなくし、操作性の向上
が図れることになる。
器を設置した段階、または試験作業を行う段階等の通常
の動作を開始させる以前に行われるもので、マイクロコ
ンピュータに記憶させたプログラムにより自動的に行わ
せることができる。このため、従来電圧検出回路のオフ
セット誤差またはゲイン誤差を補償するために、電圧検
出回路に取り付けられていたボリュームを不要とでき、
また補償のための煩わしい作業をなくし、操作性の向上
が図れることになる。
また、上述の説明では、電圧検出回路7aに印加された
既知の電圧と検出値の関係を一次関数に近似して演算
し、補正係数Ａ、Ｂを求め記憶する方法を示したが、既
知の電圧と検出値のデータをさらに複数用いて折れ線近
似して演算し、補正係数Ａ、Ｂを求め記憶すれば、さら
に精度よく補正できる。さらに、電圧検出回路7aに零オ
フセットがない場合は、ステップS103及びS104を省略
し、V2＝０、V2^＝０として補正係数を計算してもよ
い。逆に、電圧検出回路7aのオフセットのみが大きく問
題となる場合は、V1＝０としてステップS101を実行し、
ステップS103及び104を省略してもよい。また、補正係
数Ａ、Ｂを求める際に、既知の電圧と電圧検出回路7aが
検出した電圧値とを記憶回路40に記憶することにより演
算することを説明したが、これらの一連の動作を行わせ
るためのマイクロコンピュータのメモリに電圧値を記憶
させ、補正係数を演算した後、その結果としての補正係
数を記憶回路40に記憶させるようにしてもよい。
既知の電圧と検出値の関係を一次関数に近似して演算
し、補正係数Ａ、Ｂを求め記憶する方法を示したが、既
知の電圧と検出値のデータをさらに複数用いて折れ線近
似して演算し、補正係数Ａ、Ｂを求め記憶すれば、さら
に精度よく補正できる。さらに、電圧検出回路7aに零オ
フセットがない場合は、ステップS103及びS104を省略
し、V2＝０、V2^＝０として補正係数を計算してもよ
い。逆に、電圧検出回路7aのオフセットのみが大きく問
題となる場合は、V1＝０としてステップS101を実行し、
ステップS103及び104を省略してもよい。また、補正係
数Ａ、Ｂを求める際に、既知の電圧と電圧検出回路7aが
検出した電圧値とを記憶回路40に記憶することにより演
算することを説明したが、これらの一連の動作を行わせ
るためのマイクロコンピュータのメモリに電圧値を記憶
させ、補正係数を演算した後、その結果としての補正係
数を記憶回路40に記憶させるようにしてもよい。
以上のようにして得られた補正係数Ａ、Ｂを用いて行
うPWM制御変換器の制御装置の動作について説明する。
電圧設定器６により設定された電圧指令値ＶDC＊が電圧
設定信号補正回路41に入力され、調節時に記憶回路40に
予め記憶された補正係数Ａ、Ｂ及び（９）式を用いて電
圧指令値ＶDC＊を補正して補正後の電圧設定信号ＶDC
＊＊を減算器８に出力する。次に、減算器８に補正後の
電圧設定信号ＶDC＊＊と電圧検出回路7aから出力された
電圧検出信号ＶDC＾が入力され、偏差eV＝ＶDC＊＊−Ｖ
DC＾が出力される。この偏差eVは、電圧制御器9dに入力
され、比例積分制御されて入力電流の波高値指令信号Ｉ
PEAK＊が出力される。このようにして得られた波高値指
令信号ＩPEAK＊を用いて行う制御装置の動作は第１、
６、８図に示した実施例の動作と同様であるので、その
説明は省略する。
うPWM制御変換器の制御装置の動作について説明する。
電圧設定器６により設定された電圧指令値ＶDC＊が電圧
設定信号補正回路41に入力され、調節時に記憶回路40に
予め記憶された補正係数Ａ、Ｂ及び（９）式を用いて電
圧指令値ＶDC＊を補正して補正後の電圧設定信号ＶDC
＊＊を減算器８に出力する。次に、減算器８に補正後の
電圧設定信号ＶDC＊＊と電圧検出回路7aから出力された
電圧検出信号ＶDC＾が入力され、偏差eV＝ＶDC＊＊−Ｖ
DC＾が出力される。この偏差eVは、電圧制御器9dに入力
され、比例積分制御されて入力電流の波高値指令信号Ｉ
PEAK＊が出力される。このようにして得られた波高値指
令信号ＩPEAK＊を用いて行う制御装置の動作は第１、
６、８図に示した実施例の動作と同様であるので、その
説明は省略する。
以上のように、この実施例４に示したPWM制御変換器
の制御装置においては、直流電圧検出手段に印加された
既知の電圧と検出値の関係を予め記憶し、記憶された既
知の電圧と検出値の関係を用いて実際のPWM制御変換器
の直流電圧が所望の値となるように、直流電圧検出手段
の検出誤差を補正演算した電圧指令値を出力する電圧指
令出力手段としたので、電圧検出回路のオフセット誤差
やゲイン誤差を補償するためのボリューム等を不要とす
ることができ、また補償のための煩わしい作業をなくし
操作性の向上が図れ、製造、調整時における自動化が容
易になるという効果がある。
の制御装置においては、直流電圧検出手段に印加された
既知の電圧と検出値の関係を予め記憶し、記憶された既
知の電圧と検出値の関係を用いて実際のPWM制御変換器
の直流電圧が所望の値となるように、直流電圧検出手段
の検出誤差を補正演算した電圧指令値を出力する電圧指
令出力手段としたので、電圧検出回路のオフセット誤差
やゲイン誤差を補償するためのボリューム等を不要とす
ることができ、また補償のための煩わしい作業をなくし
操作性の向上が図れ、製造、調整時における自動化が容
易になるという効果がある。
なお、上述の実施例４では、電圧検出回路に外部より
既知の電圧を与え、この既知の電圧と電圧検出回路が検
出した検出値の関係を予め記憶させるように構成した
が、第12図に示すような電圧検出回路7cとしてもよい。
即ち、第12図に示す電圧検出回路では、既知の電圧を得
るための手段として基準電圧発生部を設けたものであ
る。
既知の電圧を与え、この既知の電圧と電圧検出回路が検
出した検出値の関係を予め記憶させるように構成した
が、第12図に示すような電圧検出回路7cとしてもよい。
即ち、第12図に示す電圧検出回路では、既知の電圧を得
るための手段として基準電圧発生部を設けたものであ
る。
第12図は、PWM制御変換器からの直流電圧ＶDCを検出
するための電圧検出回路7cの詳細な構成を示す図であ
る。第12図において、761は平滑コンデンサ４の正側電
位に接続された入力端子、762及び763は直流電圧ＶDCを
分圧するための固定抵抗器であり、固定抵抗器763は平
滑コンデンサ４の負側電位に接続されている。764及び7
65は基準電圧源、766は絶縁アンプ767の入力信号を切り
換える信号切換器、768〜769は固定抵抗器、770はオペ
アンプ、771は電圧検出回路7cの出力端子である。
するための電圧検出回路7cの詳細な構成を示す図であ
る。第12図において、761は平滑コンデンサ４の正側電
位に接続された入力端子、762及び763は直流電圧ＶDCを
分圧するための固定抵抗器であり、固定抵抗器763は平
滑コンデンサ４の負側電位に接続されている。764及び7
65は基準電圧源、766は絶縁アンプ767の入力信号を切り
換える信号切換器、768〜769は固定抵抗器、770はオペ
アンプ、771は電圧検出回路7cの出力端子である。
この第12図に示された電圧検出回路7cでは、調節時に
おいて、信号切換器766をP2及びP3にして、基準電圧源7
64、765から既知の電圧を与えるようにし、上述の説明
と同様に補正係数の計算と記憶を行う。なお、この基準
電圧源764及び765の電圧は直接絶縁アンプ767に入力さ
れているのに対して、直流電圧ＶDCは固定抵抗器762及
び763によってＲL／（ＲH＋ＲL）の電圧に降圧されて絶
縁アンプ767に入力されるため、基準電圧源764及び765
の電圧を（ＲH＋ＲL）/RL倍して直流電圧ＶDCと見なし
て補正係数の計算と記憶を行えばよい。また、通常の動
作時において、固定抵抗器762及び763によって絶縁アン
プ767の入力可能電圧範囲に分圧された直流電圧ＶDCを
絶縁アンプ767によって絶縁して検出し、オペアンプ770
によって適当な信号レベルに増幅されて出力端子771よ
り出力するのは、上述の実施例４の説明と同一である。
おいて、信号切換器766をP2及びP3にして、基準電圧源7
64、765から既知の電圧を与えるようにし、上述の説明
と同様に補正係数の計算と記憶を行う。なお、この基準
電圧源764及び765の電圧は直接絶縁アンプ767に入力さ
れているのに対して、直流電圧ＶDCは固定抵抗器762及
び763によってＲL／（ＲH＋ＲL）の電圧に降圧されて絶
縁アンプ767に入力されるため、基準電圧源764及び765
の電圧を（ＲH＋ＲL）/RL倍して直流電圧ＶDCと見なし
て補正係数の計算と記憶を行えばよい。また、通常の動
作時において、固定抵抗器762及び763によって絶縁アン
プ767の入力可能電圧範囲に分圧された直流電圧ＶDCを
絶縁アンプ767によって絶縁して検出し、オペアンプ770
によって適当な信号レベルに増幅されて出力端子771よ
り出力するのは、上述の実施例４の説明と同一である。
なお、実施例４では、通常の動作時と同レベルの直流
電圧を電圧検出回路に印加する必要があるが、表12図に
示した電圧検出回路7cでは、基準電圧源764及び765の電
圧を（ＲH＋ＲL）/RL倍して直流電圧と見なせるため、
通常動作時の直流電圧ＶDCに比べて低い電圧レベルの基
準電圧源でよい。
電圧を電圧検出回路に印加する必要があるが、表12図に
示した電圧検出回路7cでは、基準電圧源764及び765の電
圧を（ＲH＋ＲL）/RL倍して直流電圧と見なせるため、
通常動作時の直流電圧ＶDCに比べて低い電圧レベルの基
準電圧源でよい。
この第12図に示した電圧検出回路7cの構成では、実施
例４により得られる効果と共に、入力端子761から入力
される直流電圧ＶDCを分圧するための固定抵抗器762、7
63及び基準電圧源764、765のみに精度の高いものを使用
しておけば、電圧検出回路7cを構成しているその他の部
品、例えば絶縁アンプ767やオペアンプ770等が経年変化
を起こしても、別の直流電源を用意することなく補正で
きるという効果がある。
例４により得られる効果と共に、入力端子761から入力
される直流電圧ＶDCを分圧するための固定抵抗器762、7
63及び基準電圧源764、765のみに精度の高いものを使用
しておけば、電圧検出回路7cを構成しているその他の部
品、例えば絶縁アンプ767やオペアンプ770等が経年変化
を起こしても、別の直流電源を用意することなく補正で
きるという効果がある。
実施例5. 第13図は、この発明によるPWM制御変換器の制御装置
の他の実施例を示す構成図である。図において、50は交
流入力電流の制限値を設定する電流制限レベル設定器、
51aはＲ相及びＴ相の電流制御器18a、19aの積分要素を
零にリセットするための電流制御器積分リセット回路で
あり、この回路51aには電流制限レベル設定器50、Ｒ相
及びＴ相の電流制御器14、15から信号が入力され、Ｒ相
及びＴ相の電流制御器18a、19aへ信号を出力している。
その他の構成において、第１図に示した実施例１と同一
の構成については、同一の部品番号を付した。
の他の実施例を示す構成図である。図において、50は交
流入力電流の制限値を設定する電流制限レベル設定器、
51aはＲ相及びＴ相の電流制御器18a、19aの積分要素を
零にリセットするための電流制御器積分リセット回路で
あり、この回路51aには電流制限レベル設定器50、Ｒ相
及びＴ相の電流制御器14、15から信号が入力され、Ｒ相
及びＴ相の電流制御器18a、19aへ信号を出力している。
その他の構成において、第１図に示した実施例１と同一
の構成については、同一の部品番号を付した。
次に、第13図に示した実施例の動作について説明す
る。先ず、電圧検出回路7bを介して検出された直流電圧
の検出値ＶDC＾と、電圧設定器６により設定された電圧
設定信号ＶDC＊とを減算器８に入力し、偏差eV＝ＶDC＊
−ＶDC＾が求められる。この偏差は、電圧制御器9dに入
力され、偏差が零に近づくように比例積分制御され、入
力電流の波高値指令信号ＩPEAK＊を出力する。この波高
値指令信号ＩPEAK＊は、乗算器12及び13に入力され、単
位正弦波発生器11からのＲ相及びＴ相の単位正弦波信号
と掛け合わされる。Ｒ相及びＴ相の単位正弦波信号は、
交流電源１のＲ相及びＴ相電圧に同期した単位正弦波信
号、即ち交流基準信号で、交流電圧検出器10によって検
出された交流電源１の交流電圧を入力として単位正弦波
生成器11を構成する電流基準信号生成器11から出力され
る。
る。先ず、電圧検出回路7bを介して検出された直流電圧
の検出値ＶDC＾と、電圧設定器６により設定された電圧
設定信号ＶDC＊とを減算器８に入力し、偏差eV＝ＶDC＊
−ＶDC＾が求められる。この偏差は、電圧制御器9dに入
力され、偏差が零に近づくように比例積分制御され、入
力電流の波高値指令信号ＩPEAK＊を出力する。この波高
値指令信号ＩPEAK＊は、乗算器12及び13に入力され、単
位正弦波発生器11からのＲ相及びＴ相の単位正弦波信号
と掛け合わされる。Ｒ相及びＴ相の単位正弦波信号は、
交流電源１のＲ相及びＴ相電圧に同期した単位正弦波信
号、即ち交流基準信号で、交流電圧検出器10によって検
出された交流電源１の交流電圧を入力として単位正弦波
生成器11を構成する電流基準信号生成器11から出力され
る。
次に、乗算器12の出力信号であるＲ相入力電流指令信
号iR＊と電流検出器14の出力信号であるＲ相入力電流検
出信号iRとを減算器16に入力し、偏差eiR＝iR＊−iRが
演算出力される。同様に、乗算器13の出力信号であるＴ
相の入力電流指令信号iT＊と電流検出器15の出力信号で
あるＴ相入力電流検出信号iTが減算器17に入力され、偏
差eiT＝iT＊−iTが出力される。この電流偏差eiR及びei
Tは、Ｒ相電流制御器18a及びＴ相電流制御器19aに入力
される。ここで、Ｒ相電流制御器18a及びＴ相電流制御
器19aの構成要素である積分要素となる積分器は、電流
制御器積分リセット回路51aにより制御される。
号iR＊と電流検出器14の出力信号であるＲ相入力電流検
出信号iRとを減算器16に入力し、偏差eiR＝iR＊−iRが
演算出力される。同様に、乗算器13の出力信号であるＴ
相の入力電流指令信号iT＊と電流検出器15の出力信号で
あるＴ相入力電流検出信号iTが減算器17に入力され、偏
差eiT＝iT＊−iTが出力される。この電流偏差eiR及びei
Tは、Ｒ相電流制御器18a及びＴ相電流制御器19aに入力
される。ここで、Ｒ相電流制御器18a及びＴ相電流制御
器19aの構成要素である積分要素となる積分器は、電流
制御器積分リセット回路51aにより制御される。
第14図は、電流制御器積分リセット回路51aの詳細な
構成を示す図である。図において、250及び251は電流検
出器14及び15から出力されＲ相及びＴ相の入力電流検出
信号iR、iTを入力する入力端子、252は入力端子250及び
251から入力されたＲ相の入力電流検出信号iRとＴ相の
入力電流検出信号iTを零から減算してＳ相の入力電流検
出信号iSとして出力する減算器、253はこれらＲ相、Ｓ
相、Ｔ相の入力電流検出信号iR、iS、iTを全波整流して
出力する全波整流器、254は電流制限レベル設定器50に
より設定され出力された交流入力電源制限レベルの制限
値である設定値I limit＊を入力する入力端子である。
さらに、255は、全波整流器253の出力である入力電流の
全波整流信号、つまりＲ相、Ｓ相、Ｔ相入力電流検出信
号iR、iS、iTの各々の絶対値の最大値信号であるiPと、
入力端子254から入力された電流制限レベルの設定値で
あるI limit＊とを比較する比較器、256は、電流制限レ
ベルの設定値I limit＊よりも入力電流の全波整流信号i
Pが大きくなった場合に、Ｒ相の電流制御器18a及びＴ相
の電流制御器19aの積分要素を零にリセットするための
信号を出力するリセット信号発生器、257はリセット信
号発生器256から出力されたリセット信号を出力する出
力端子である。
構成を示す図である。図において、250及び251は電流検
出器14及び15から出力されＲ相及びＴ相の入力電流検出
信号iR、iTを入力する入力端子、252は入力端子250及び
251から入力されたＲ相の入力電流検出信号iRとＴ相の
入力電流検出信号iTを零から減算してＳ相の入力電流検
出信号iSとして出力する減算器、253はこれらＲ相、Ｓ
相、Ｔ相の入力電流検出信号iR、iS、iTを全波整流して
出力する全波整流器、254は電流制限レベル設定器50に
より設定され出力された交流入力電源制限レベルの制限
値である設定値I limit＊を入力する入力端子である。
さらに、255は、全波整流器253の出力である入力電流の
全波整流信号、つまりＲ相、Ｓ相、Ｔ相入力電流検出信
号iR、iS、iTの各々の絶対値の最大値信号であるiPと、
入力端子254から入力された電流制限レベルの設定値で
あるI limit＊とを比較する比較器、256は、電流制限レ
ベルの設定値I limit＊よりも入力電流の全波整流信号i
Pが大きくなった場合に、Ｒ相の電流制御器18a及びＴ相
の電流制御器19aの積分要素を零にリセットするための
信号を出力するリセット信号発生器、257はリセット信
号発生器256から出力されたリセット信号を出力する出
力端子である。
この第14図に示した電流制御器積分リセット回路51a
は、Ｒ相、Ｓ相またはＴ相の入力電流、即ち交流入力電
流が電流制限レベル設定器50の設定値I limit＊よりも
大きくなった場合、Ｒ相の電流制御器18a及びＴ相の電
流制御器19aの積分要素を零にリセットするように動作
するため、第15図に示すように、Ｒ相の制御信号ＳR＊
及びＴ相の制御信号ＳT＊はその交流入力電流を指令値
通りに流すために必要なレベルまでの回復が速まり、入
力電流検出信号の電流飛び出しを抑制することができ
る。第15図において、瞬時停電等により電源が切断され
ている区間（Ａ）及びＲ相の入力電流検出信号iRがＲ相
の入力電流指令信号iR＊に到達しない区間（Ｂ）では、
Ｒ相の制御信号ＳR＊はＲ相の入力電流検出信号iRを増
加させる方向に蓄積されていき、Ｒ相の入力電流検出信
号iRがＲ相の入力電流指令信号iR＊と等しくなった時点
（Ｃ）においてその蓄積は停止する。その後、電流制限
レベル設定器50の設定値I limit＊より大きくなった時
点（Ｄ）において積分要素が零リセットされることによ
り正常な動作状態への回復が速まる。
は、Ｒ相、Ｓ相またはＴ相の入力電流、即ち交流入力電
流が電流制限レベル設定器50の設定値I limit＊よりも
大きくなった場合、Ｒ相の電流制御器18a及びＴ相の電
流制御器19aの積分要素を零にリセットするように動作
するため、第15図に示すように、Ｒ相の制御信号ＳR＊
及びＴ相の制御信号ＳT＊はその交流入力電流を指令値
通りに流すために必要なレベルまでの回復が速まり、入
力電流検出信号の電流飛び出しを抑制することができ
る。第15図において、瞬時停電等により電源が切断され
ている区間（Ａ）及びＲ相の入力電流検出信号iRがＲ相
の入力電流指令信号iR＊に到達しない区間（Ｂ）では、
Ｒ相の制御信号ＳR＊はＲ相の入力電流検出信号iRを増
加させる方向に蓄積されていき、Ｒ相の入力電流検出信
号iRがＲ相の入力電流指令信号iR＊と等しくなった時点
（Ｃ）においてその蓄積は停止する。その後、電流制限
レベル設定器50の設定値I limit＊より大きくなった時
点（Ｄ）において積分要素が零リセットされることによ
り正常な動作状態への回復が速まる。
なお、第15図ではＲ相について説明しているが、Ｔ相
についても同様であり、また、Ｓ相の制御信号ＳS
＊は、Ｒ相制御信号ＳR＊とＴ相制御信号ＳT＊を減算器
20により零から減算して得られるため、Ｓ相の交流入力
電流の抑制もＲ相、Ｔ相と全く同様に可能である。
についても同様であり、また、Ｓ相の制御信号ＳS
＊は、Ｒ相制御信号ＳR＊とＴ相制御信号ＳT＊を減算器
20により零から減算して得られるため、Ｓ相の交流入力
電流の抑制もＲ相、Ｔ相と全く同様に可能である。
さらに、Ｒ相電流制御器18a、減算器20及びＴ相電流
制御器19aの出力信号であるＲ相、Ｓ相、Ｔ相の制御信
号ＳR＊、ＳS＊、ＳT＊は、搬送波発生器21から出力さ
れた三角波形の搬送波信号との大小関係を各々コンパレ
ータ22、23、24により比較されてパルス幅変調信号とし
て出力される。パルス幅変調信号はゲート回路25に入力
され、PWM制御変換器２の直流電圧の検出値ＶDC＾が設
定信号ＶDC＊と等しくなるように、また、Ｒ相、Ｓ相、
Ｔ相の入力電流検出信号iR、iS、iTが正弦波信号である
その指令信号iR＊、iS＊、iT＊に等しくなるように、ゲ
ート回路25の出力信号はPWM制御変換器２のスイッチン
グ素子201〜206をオン、オフ制御する。
制御器19aの出力信号であるＲ相、Ｓ相、Ｔ相の制御信
号ＳR＊、ＳS＊、ＳT＊は、搬送波発生器21から出力さ
れた三角波形の搬送波信号との大小関係を各々コンパレ
ータ22、23、24により比較されてパルス幅変調信号とし
て出力される。パルス幅変調信号はゲート回路25に入力
され、PWM制御変換器２の直流電圧の検出値ＶDC＾が設
定信号ＶDC＊と等しくなるように、また、Ｒ相、Ｓ相、
Ｔ相の入力電流検出信号iR、iS、iTが正弦波信号である
その指令信号iR＊、iS＊、iT＊に等しくなるように、ゲ
ート回路25の出力信号はPWM制御変換器２のスイッチン
グ素子201〜206をオン、オフ制御する。
なお、この実施例では、Ｒ相及びＴ相の電流を検出し
て制御するように構成したが、他の相の組み合わせでも
同様の制御を行えるのは言うまでもない。また、ここで
は三相回路について述べたが、単相回路でも同様の制御
が行えるのは言うまでもない。
て制御するように構成したが、他の相の組み合わせでも
同様の制御を行えるのは言うまでもない。また、ここで
は三相回路について述べたが、単相回路でも同様の制御
が行えるのは言うまでもない。
さらに、この実施例では、交流入力電流がその制限値
を越えた場合に積分要素を零リセットさせるように動作
する例を示したが、交流入力電流がその制限値を越えた
場合に積分要素の絶対値を急激に減少させるように動作
させるに構成してもよい。
を越えた場合に積分要素を零リセットさせるように動作
する例を示したが、交流入力電流がその制限値を越えた
場合に積分要素の絶対値を急激に減少させるように動作
させるに構成してもよい。
以上のように、この実施例によれば、PWM制御変換器
の制御装置において、交流入力電流が制限値を越えた場
合に、電流制御手段の積分要素の絶対値を急激に減少若
しくはリセットさせるように動作させたので、瞬時停電
等により交流電源の電圧が降下もしくは短時間切断され
た場合において、その復帰時に過電流等を引き起こすこ
となく、良好に交流入力電流を制御することができると
いう効果がある。
の制御装置において、交流入力電流が制限値を越えた場
合に、電流制御手段の積分要素の絶対値を急激に減少若
しくはリセットさせるように動作させたので、瞬時停電
等により交流電源の電圧が降下もしくは短時間切断され
た場合において、その復帰時に過電流等を引き起こすこ
となく、良好に交流入力電流を制御することができると
いう効果がある。
実施例6. 第13図に示した実施例では、電流制限レベル設定器50
を設け、電流制限レベルの設定値I limit＊を予め設定
するようにしたが、第16図に示すように、電流制限オフ
セット設定器52を設け、この出力信号であるI ost＊と
電圧制御器9dの出力である入力電流の波高値指令信号Ｉ
PEAK＊とを加算器53により加算して電流制限レベルの設
定値I limit＊とし、電流制御器積分リセット回路51aに
より入力電流の全波整流信号と比較するように構成して
もよい。この構成では、電流制限レベルI limit＊は入
力電流の波高値指令信号ＩPEAK＊に応じて変化するよう
に動作するため、特に入力電流の波高値指令信号ＩPEAK
＊が小さい場合は、第17図に示すように、電流制御器積
分リセット回路51aから出力信号によりＲ相の電流制御
器18a及びＴ相の電流制御器19aの積分要素を零リセット
するタイミングを速めることができ、Ｒ相の制御信号Ｓ
R＊及びＴ相の制御信号ＳT＊はその交流入力電流を指令
値通りに流すために必要なレベルまでの回復をより一層
速めることができ、入力電流検出信号の電流飛び出しを
さらに抑制することができる。
を設け、電流制限レベルの設定値I limit＊を予め設定
するようにしたが、第16図に示すように、電流制限オフ
セット設定器52を設け、この出力信号であるI ost＊と
電圧制御器9dの出力である入力電流の波高値指令信号Ｉ
PEAK＊とを加算器53により加算して電流制限レベルの設
定値I limit＊とし、電流制御器積分リセット回路51aに
より入力電流の全波整流信号と比較するように構成して
もよい。この構成では、電流制限レベルI limit＊は入
力電流の波高値指令信号ＩPEAK＊に応じて変化するよう
に動作するため、特に入力電流の波高値指令信号ＩPEAK
＊が小さい場合は、第17図に示すように、電流制御器積
分リセット回路51aから出力信号によりＲ相の電流制御
器18a及びＴ相の電流制御器19aの積分要素を零リセット
するタイミングを速めることができ、Ｒ相の制御信号Ｓ
R＊及びＴ相の制御信号ＳT＊はその交流入力電流を指令
値通りに流すために必要なレベルまでの回復をより一層
速めることができ、入力電流検出信号の電流飛び出しを
さらに抑制することができる。
なお、第17図ではＲ相について説明したが、Ｔ相につ
いても同様であり、またＳ相の制御信号ＳS＊は、Ｒ相
制御信号ＳR＊とＴ相制御信号ＳT＊を減算器20により零
から減算して得られるため、Ｓ相の交流入力電流の抑制
もＲ相、Ｔ相と全く同様に可能である。
いても同様であり、またＳ相の制御信号ＳS＊は、Ｒ相
制御信号ＳR＊とＴ相制御信号ＳT＊を減算器20により零
から減算して得られるため、Ｓ相の交流入力電流の抑制
もＲ相、Ｔ相と全く同様に可能である。
また、この実施例では、交流入力電流がその制限値を
越えた場合に積分要素を零リセットさせるように動作す
る例を示したが、交流入力電流がその制限値を越えた場
合に積分要素の絶対値を急激に減少させるように動作さ
せるように構成してもよい。
越えた場合に積分要素を零リセットさせるように動作す
る例を示したが、交流入力電流がその制限値を越えた場
合に積分要素の絶対値を急激に減少させるように動作さ
せるように構成してもよい。
実施例7. さらに別の実施例として、第18図に示すものがある。
この構成では、電流制限オフセット設定器52と電流制御
器積分リセット回路51bを設け、電流制御器積分リセッ
ト回路51bにより、電流制限オフセット設定器52の出力
信号であるI ost＊と各相の入力電流指令信号iR＊、iT
＊の全波整流信号iP＊とを加算して電流制限レベルの設
定値I limit＊とし、入力電流の全波整流信号と比較す
るようにしたものである。その他の構成は、第13図に示
した実施例と同様である。
この構成では、電流制限オフセット設定器52と電流制御
器積分リセット回路51bを設け、電流制御器積分リセッ
ト回路51bにより、電流制限オフセット設定器52の出力
信号であるI ost＊と各相の入力電流指令信号iR＊、iT
＊の全波整流信号iP＊とを加算して電流制限レベルの設
定値I limit＊とし、入力電流の全波整流信号と比較す
るようにしたものである。その他の構成は、第13図に示
した実施例と同様である。
第19図は、第18図に示した電流制御器積分リセット回
路51bの詳細な構成を示す図である。図において、260及
び261は電流検出器14及び15から出力されたＲ相及びＴ
相の入力電流検出信号iR、iTを入力する入力端子、262
は入力端子260及び261から入力されたＲ相の入力電流検
出信号iRとＴ相の入力電流検出信号iTを零から減算して
Ｓ相の入力電流検出信号iSとして出力する減算器、263
はこれらＲ相、Ｓ相、Ｔ相の入力電流検出信号iR、iS、
iTを全波整流して出力する全波整流器である。また、26
4及び265は乗算器12及び13から出力されたＲ相及びＴ相
の入力電流指令信号iR＊、iT＊を入力する入力端子、26
6は入力端子264及び265から入力されたＲ相の入力電流
指令信号iR＊とＴ相の入力電流指令信号iT＊を零から減
算してＳ相の入力電流指令信号iS＊として出力する減算
器、267はこれらＲ相、Ｓ相、Ｔ相の入力電流指令信号i
R＊、iS＊、iT＊を全波整流して出力する全波整流器で
ある。268は電流制限オフセット設定器52により設定さ
れ出力された電流制限オフセット設定値I ost＊を入力
する入力端子、269は全波整流器267の出力である入力電
流指令信号の全波整流信号iP＊と入力端子268から入力
された電流制限オフセット設定値I ost＊を加算して電
流制限レベルの設定値I limit＊を出力する加算器であ
る。さらに、270は、全波整流器263の出力である入力電
流の全波整流信号、つまりＲ相、Ｓ相、Ｔ相入力電流検
出信号iR、iS、iTの各々の絶対値の最大値信号であるiP
と、加算器269の出力である電流制限レベルの設定値I l
imit＊とを比較する比較器、271は、電流制限レベルの
設定値I limit＊よりも入力電流の全波整流信号iPが大
きくなった場合に、Ｒ相の電流制御器18a及びＴ相の電
流制御器19aの積分要素を零にリセットするための信号
を出力するリセット信号発生器、272はリセット信号発
生器271から出力されたリセット信号を出力する出力端
子である。この構成では入力電流指令信号に応じて電流
制限レベルの設定値I limit＊が最適に設定される。
路51bの詳細な構成を示す図である。図において、260及
び261は電流検出器14及び15から出力されたＲ相及びＴ
相の入力電流検出信号iR、iTを入力する入力端子、262
は入力端子260及び261から入力されたＲ相の入力電流検
出信号iRとＴ相の入力電流検出信号iTを零から減算して
Ｓ相の入力電流検出信号iSとして出力する減算器、263
はこれらＲ相、Ｓ相、Ｔ相の入力電流検出信号iR、iS、
iTを全波整流して出力する全波整流器である。また、26
4及び265は乗算器12及び13から出力されたＲ相及びＴ相
の入力電流指令信号iR＊、iT＊を入力する入力端子、26
6は入力端子264及び265から入力されたＲ相の入力電流
指令信号iR＊とＴ相の入力電流指令信号iT＊を零から減
算してＳ相の入力電流指令信号iS＊として出力する減算
器、267はこれらＲ相、Ｓ相、Ｔ相の入力電流指令信号i
R＊、iS＊、iT＊を全波整流して出力する全波整流器で
ある。268は電流制限オフセット設定器52により設定さ
れ出力された電流制限オフセット設定値I ost＊を入力
する入力端子、269は全波整流器267の出力である入力電
流指令信号の全波整流信号iP＊と入力端子268から入力
された電流制限オフセット設定値I ost＊を加算して電
流制限レベルの設定値I limit＊を出力する加算器であ
る。さらに、270は、全波整流器263の出力である入力電
流の全波整流信号、つまりＲ相、Ｓ相、Ｔ相入力電流検
出信号iR、iS、iTの各々の絶対値の最大値信号であるiP
と、加算器269の出力である電流制限レベルの設定値I l
imit＊とを比較する比較器、271は、電流制限レベルの
設定値I limit＊よりも入力電流の全波整流信号iPが大
きくなった場合に、Ｒ相の電流制御器18a及びＴ相の電
流制御器19aの積分要素を零にリセットするための信号
を出力するリセット信号発生器、272はリセット信号発
生器271から出力されたリセット信号を出力する出力端
子である。この構成では入力電流指令信号に応じて電流
制限レベルの設定値I limit＊が最適に設定される。
即ち、入力電流指令信号が小さい場合は、電流制限レ
ベルの設定値I limit＊も小さくなり、Ｒ相の電流制御
器18a及びＴ相の電流制御器19aの積分要素を零にリセッ
トするタイミングを速めることができ、入力電流検出信
号の電流の飛び出しを抑制することが可能となる。
ベルの設定値I limit＊も小さくなり、Ｒ相の電流制御
器18a及びＴ相の電流制御器19aの積分要素を零にリセッ
トするタイミングを速めることができ、入力電流検出信
号の電流の飛び出しを抑制することが可能となる。
以上のように、この実施例によればPWM制御変換器の
制御装置において、交流入力電流が制限値を越えた場合
に、電流制御手段の積分要素の絶対値を急激に減少若し
くはリセットするように動作させ、さらに制限値を電圧
制御手段から出力される電流基準信号または電流指令信
号に関連づけて設定するように構成したので、瞬時停電
等により交流電源の電圧が降下もしくは短時間切断され
た場合において、その復帰時に過電流等を引き起こすこ
となく、良好に交流入力電流を制御することができ、特
に交流入力電流の指示値が小さい場合に発生する入力電
流検出信号の電流の飛び出しをより一層抑制できるとい
う効果がある。
制御装置において、交流入力電流が制限値を越えた場合
に、電流制御手段の積分要素の絶対値を急激に減少若し
くはリセットするように動作させ、さらに制限値を電圧
制御手段から出力される電流基準信号または電流指令信
号に関連づけて設定するように構成したので、瞬時停電
等により交流電源の電圧が降下もしくは短時間切断され
た場合において、その復帰時に過電流等を引き起こすこ
となく、良好に交流入力電流を制御することができ、特
に交流入力電流の指示値が小さい場合に発生する入力電
流検出信号の電流の飛び出しをより一層抑制できるとい
う効果がある。
実施例8. 第13、16、18図に示した実施例では、交流入力電流が
制限値を越えた場合に、電流制御器の積分要素の絶対値
を急激に減少若しくはリセットするように構成したが、
第20図に示すように、電流制限レベル設定器50と積分値
比較レベル設定器54と電流制御器積分リセット回路51c
を設けるように構成してもよい。この構成では、交流入
力電流が制限値を越え、かつ電流制御器の積分要素の正
負極性と対応する相の交流基準信号の正負極性が異なる
極性に一定値以上蓄積された場合に積分要素の絶対値を
急激に減少若しくはリセットするものである。
制限値を越えた場合に、電流制御器の積分要素の絶対値
を急激に減少若しくはリセットするように構成したが、
第20図に示すように、電流制限レベル設定器50と積分値
比較レベル設定器54と電流制御器積分リセット回路51c
を設けるように構成してもよい。この構成では、交流入
力電流が制限値を越え、かつ電流制御器の積分要素の正
負極性と対応する相の交流基準信号の正負極性が異なる
極性に一定値以上蓄積された場合に積分要素の絶対値を
急激に減少若しくはリセットするものである。
第20図において、第13、16、18図と同一又は相当部分
には同一符号を付した。
には同一符号を付した。
第21図は電流制御器積分リセット回路51cの詳細な構
成を示す図である。図において、300及び301は電流検出
器14及び15から出力されたＲ相及びＴ相の入力電流検出
信号iR、iTを入力する入力端子、302は入力端子300及び
301から入力されたＲ相の入力電流検出信号iRとＴ相の
入力電流検出信号iTを零から減算してＳ相の入力電流検
出信号iSとして出力する減算器、303はこれらＲ相、Ｓ
相、Ｔ相の入力電流検出信号iR、iS、iTを全波整流して
出力する全波整流器である。
成を示す図である。図において、300及び301は電流検出
器14及び15から出力されたＲ相及びＴ相の入力電流検出
信号iR、iTを入力する入力端子、302は入力端子300及び
301から入力されたＲ相の入力電流検出信号iRとＴ相の
入力電流検出信号iTを零から減算してＳ相の入力電流検
出信号iSとして出力する減算器、303はこれらＲ相、Ｓ
相、Ｔ相の入力電流検出信号iR、iS、iTを全波整流して
出力する全波整流器である。
また、304及び305は単位正弦波生成器11から出力され
たＲ相電圧及びＴ相電圧に同期したＲ相及びＴ相の単位
正弦波信号θＲ＊、θＴ＊を入力する入力端子、306及
び307は入力端子304及び305から入力されたＲ相の単位
正弦波信号θＲ＊とＴ相の単位正弦波信号θＴ＊を零と
比較し、入力が正極性の場合は“−1"を出力し、負極性
の場合は“＋1"を出力する比較器、308及び309はＲ相及
びＴ相の電流制御器18c及び19cから出力されたＲ相及び
Ｔ相の積分要素の値である積分値信号SR−ｉ＊、ST−ｉ
＊を入力する入力端子、310及び311は比較器306及び307
の出力と入力端子308及び309から入力されたＲ相及びＴ
相の積分要素の値である積分値信号SR−ｉ＊、ST−ｉ＊
を乗算する乗算器、312は乗算器310及び311の出力が入
力され、その値の大きい方を出力する最大値回路、314
は積分値比較レベル設定器54から出力された積分値の比
較レベル信号Vcomp＊を入力する入力端子、313は入力端
子314から入力された積分値の比較レベル信号と最大値
回路312から入力された信号を比較し、最大値回路の出
力の方が大きい場合に“＋1"を出力する比較器である。
たＲ相電圧及びＴ相電圧に同期したＲ相及びＴ相の単位
正弦波信号θＲ＊、θＴ＊を入力する入力端子、306及
び307は入力端子304及び305から入力されたＲ相の単位
正弦波信号θＲ＊とＴ相の単位正弦波信号θＴ＊を零と
比較し、入力が正極性の場合は“−1"を出力し、負極性
の場合は“＋1"を出力する比較器、308及び309はＲ相及
びＴ相の電流制御器18c及び19cから出力されたＲ相及び
Ｔ相の積分要素の値である積分値信号SR−ｉ＊、ST−ｉ
＊を入力する入力端子、310及び311は比較器306及び307
の出力と入力端子308及び309から入力されたＲ相及びＴ
相の積分要素の値である積分値信号SR−ｉ＊、ST−ｉ＊
を乗算する乗算器、312は乗算器310及び311の出力が入
力され、その値の大きい方を出力する最大値回路、314
は積分値比較レベル設定器54から出力された積分値の比
較レベル信号Vcomp＊を入力する入力端子、313は入力端
子314から入力された積分値の比較レベル信号と最大値
回路312から入力された信号を比較し、最大値回路の出
力の方が大きい場合に“＋1"を出力する比較器である。
さらに、315は電流制限レベル設定器50から出力され
た電流制限レベルの設定値I limit＊を入力する入力端
子、316は全波整流器303の出力である入力電流の全波整
流信号iPと入力端子315から入力された電流制限レベル
の設定値I limit＊とを比較し、入力電流の全波整流信
号iPが電流制限レベルの設定値I limit＊よりも大きい
場合に“1"を出力する比較器、317は比較器316の出力と
比較器313の出力が共に“1"の場合に“1"を出力するAND
回路、318はAND回路317の出力が入力され、その入力が
“1"の場合にＲ相の電流制御器18c及びＴ相の電流制御
器19cの積分要素を零にリセットするための信号を出力
端子319から出力する電流制御器の積分リセット信号発
生器である。
た電流制限レベルの設定値I limit＊を入力する入力端
子、316は全波整流器303の出力である入力電流の全波整
流信号iPと入力端子315から入力された電流制限レベル
の設定値I limit＊とを比較し、入力電流の全波整流信
号iPが電流制限レベルの設定値I limit＊よりも大きい
場合に“1"を出力する比較器、317は比較器316の出力と
比較器313の出力が共に“1"の場合に“1"を出力するAND
回路、318はAND回路317の出力が入力され、その入力が
“1"の場合にＲ相の電流制御器18c及びＴ相の電流制御
器19cの積分要素を零にリセットするための信号を出力
端子319から出力する電流制御器の積分リセット信号発
生器である。
電流制御器積分リセット回路51cを第21図のように構
成することにより、入力電流指令信号iR＊が急激に増加
した場合の電流オーバーシュート等、電源電圧が確定し
ている状態で生じた電流飛び出しを区別し、この構成に
より電流制御系の積分要素の絶対値を急激に減少若しく
はリセットすることによって電流飛び出しが抑制できる
場合のみ制御装置を作動するようにした。
成することにより、入力電流指令信号iR＊が急激に増加
した場合の電流オーバーシュート等、電源電圧が確定し
ている状態で生じた電流飛び出しを区別し、この構成に
より電流制御系の積分要素の絶対値を急激に減少若しく
はリセットすることによって電流飛び出しが抑制できる
場合のみ制御装置を作動するようにした。
例えば、第22図で示すように入力電流指令信号iR＊が
ステップ状に大きく増加した場合、電流制御系の制御ゲ
インの設定によっては実際の入力電流がオーバーシュー
トを生じることがある。この場合、Ｒ相及びＴ相の電流
制御器18c及び19cの積分項は、電源電圧とほぼ同位相の
信号を蓄積しており、この状態において積分要素の絶対
値を急激に減少若しくはリセットすると電流飛び出しを
さらに増加させることになる。そこで、電流制御器積分
リセット回路51cでは、比較器306、307により電源電圧
の位相に同期した信号であるＲ相及びＴ相の単位正弦波
信号θＲ＊、θＴ＊の極性を反転して取り出し、この信
号を別の入力であるＲ相及びＴ相の積分値信号SR−
ｉ＊、ST−ｉ＊とを乗算器310、311で乗算して、各々の
相の単位正弦波信号と積分値信号の極性が異なるときに
正極性となるような信号を演算する。さらに、最大値回
路312により、これらの最大値を計算し、その出力と積
分値比較レベル設定器54から出力された積分値の比較レ
ベル信号Vcomp＊を比較器313で比較し、積分値の比較レ
ベル信号よりも最大値回路の出力が大きい場合にのみ比
較器316の結果を有効とするように動作する。
ステップ状に大きく増加した場合、電流制御系の制御ゲ
インの設定によっては実際の入力電流がオーバーシュー
トを生じることがある。この場合、Ｒ相及びＴ相の電流
制御器18c及び19cの積分項は、電源電圧とほぼ同位相の
信号を蓄積しており、この状態において積分要素の絶対
値を急激に減少若しくはリセットすると電流飛び出しを
さらに増加させることになる。そこで、電流制御器積分
リセット回路51cでは、比較器306、307により電源電圧
の位相に同期した信号であるＲ相及びＴ相の単位正弦波
信号θＲ＊、θＴ＊の極性を反転して取り出し、この信
号を別の入力であるＲ相及びＴ相の積分値信号SR−
ｉ＊、ST−ｉ＊とを乗算器310、311で乗算して、各々の
相の単位正弦波信号と積分値信号の極性が異なるときに
正極性となるような信号を演算する。さらに、最大値回
路312により、これらの最大値を計算し、その出力と積
分値比較レベル設定器54から出力された積分値の比較レ
ベル信号Vcomp＊を比較器313で比較し、積分値の比較レ
ベル信号よりも最大値回路の出力が大きい場合にのみ比
較器316の結果を有効とするように動作する。
以上のように、この実施例によれば、PWM制御変換器
の制御装置において、交流入力電流がその制限値を越
え、かつ電流制御器の積分要素の正負極性と交流基準信
号の正負極性が異なる極性の場合のみ積分要素の絶対値
を急激に減少若しくはリセットするように動作する電流
制御手段を設けたので、瞬時停電等により交流電源の電
圧が降下もしくは短時間切断された場合に、その復帰時
に過電流等を引き起こすことなく良好に入力電流を制御
することができ、特に、入力電流指令値がステップ状に
大きく増加した場合等に生じる入力電流のオーバーシュ
ート時は積分要素の絶対値を急激に減少若しくはリセッ
トしないように構成したので、電流制御系の制御ゲイン
設定値によらず、電流の飛び出しがより抑制できるとい
う効果ある。
の制御装置において、交流入力電流がその制限値を越
え、かつ電流制御器の積分要素の正負極性と交流基準信
号の正負極性が異なる極性の場合のみ積分要素の絶対値
を急激に減少若しくはリセットするように動作する電流
制御手段を設けたので、瞬時停電等により交流電源の電
圧が降下もしくは短時間切断された場合に、その復帰時
に過電流等を引き起こすことなく良好に入力電流を制御
することができ、特に、入力電流指令値がステップ状に
大きく増加した場合等に生じる入力電流のオーバーシュ
ート時は積分要素の絶対値を急激に減少若しくはリセッ
トしないように構成したので、電流制御系の制御ゲイン
設定値によらず、電流の飛び出しがより抑制できるとい
う効果ある。
なお、上述の実施例５〜８では、電流制御手段の積分
要素を制御する構成を示したが、以下の実施例では電圧
制御手段を制御する構成について説明する。特に、以下
の実施例では、負荷装置５に電力を多く供給している
等、入力電流指令信号が大きく生じている状態で、交流
電源の電圧が低下もしくは短時間切断された場合等、過
電流保護トリップをさらに引き起こしやすい状態におい
ても、その復帰時に過電流等を引き起こすことなく、良
好に入力電流を制御できるものである。
要素を制御する構成を示したが、以下の実施例では電圧
制御手段を制御する構成について説明する。特に、以下
の実施例では、負荷装置５に電力を多く供給している
等、入力電流指令信号が大きく生じている状態で、交流
電源の電圧が低下もしくは短時間切断された場合等、過
電流保護トリップをさらに引き起こしやすい状態におい
ても、その復帰時に過電流等を引き起こすことなく、良
好に入力電流を制御できるものである。
実施例9. 第23図は、この発明に係わるPWM制御変換器の制御装
置の実施例９を示す構成図である。図において、上述の
実施例と同一または相当部分には同一符号を付した。こ
の実施例の構成要素である電圧制御器積分リセット回路
55は、第14図に示した電流制御器積分リセット回路51a
と同様の構成であり、この電圧制御器積分リセット回路
55により、Ｒ相、Ｓ相またはＴ相の入力電流がその電流
制限レベルの設定値I limit＊よりも大きくなった場
合、電圧制御器9bの積分要素を零にリセットするように
動作するものである。このため、Ｒ相及びＴ相の入力電
流指令値iR＊、iT＊も零になり、電流制御器の積分要素
の回復が速まって電流飛び出しを抑制することができ
る。
置の実施例９を示す構成図である。図において、上述の
実施例と同一または相当部分には同一符号を付した。こ
の実施例の構成要素である電圧制御器積分リセット回路
55は、第14図に示した電流制御器積分リセット回路51a
と同様の構成であり、この電圧制御器積分リセット回路
55により、Ｒ相、Ｓ相またはＴ相の入力電流がその電流
制限レベルの設定値I limit＊よりも大きくなった場
合、電圧制御器9bの積分要素を零にリセットするように
動作するものである。このため、Ｒ相及びＴ相の入力電
流指令値iR＊、iT＊も零になり、電流制御器の積分要素
の回復が速まって電流飛び出しを抑制することができ
る。
第24図は第23図の実施例の動作を説明するための図で
あり、見やすくするためにＲ相のみ示している。図にお
いて、電源が切断されている区間（Ａ）及びＲ相の入力
電流iRがＲ相の入力電流指令信号iR＊に到達しない区間
（Ｂ）においては、Ｒ相の制御信号ＳR＊はＲ相の入力
電流iRを増加させる方向に蓄積されていき、Ｒ相の入力
電流iRがＲ相の入力電流指令信号iR＊と等しくなった時
点（Ｃ）においてその蓄積は停止する。その後、電流制
限レベルの設定値I limit＊よりも大きくなった時点
（Ｄ）において電圧制御器9bの積分要素が零にリセット
され、Ｒ相の入力電流指令信号iR＊も零になり、電流制
御器の入力が急激に増加して正常な動作状態への回復が
速まる。
あり、見やすくするためにＲ相のみ示している。図にお
いて、電源が切断されている区間（Ａ）及びＲ相の入力
電流iRがＲ相の入力電流指令信号iR＊に到達しない区間
（Ｂ）においては、Ｒ相の制御信号ＳR＊はＲ相の入力
電流iRを増加させる方向に蓄積されていき、Ｒ相の入力
電流iRがＲ相の入力電流指令信号iR＊と等しくなった時
点（Ｃ）においてその蓄積は停止する。その後、電流制
限レベルの設定値I limit＊よりも大きくなった時点
（Ｄ）において電圧制御器9bの積分要素が零にリセット
され、Ｒ相の入力電流指令信号iR＊も零になり、電流制
御器の入力が急激に増加して正常な動作状態への回復が
速まる。
以上のように、この実施例によればPWM制御変換器の
制御装置において、交流入力電流がその制限値を越えた
場合に、電圧制御器の積分要素を急激に減少若しくはリ
セットするように動作する電圧制御手段を設けたので、
瞬時停電等により交流電源の電圧が降下もしくは短時間
切断された場合に、その復帰時に過電流等を引き起こす
ことなく、良好に入力電流を制御することができ、入力
電流の指令値が大きい、つまり入力電流の波高値指令信
号ＩPEAK＊が大きい場合において特に電流の飛び出しが
より抑制できるという効果がある。
制御装置において、交流入力電流がその制限値を越えた
場合に、電圧制御器の積分要素を急激に減少若しくはリ
セットするように動作する電圧制御手段を設けたので、
瞬時停電等により交流電源の電圧が降下もしくは短時間
切断された場合に、その復帰時に過電流等を引き起こす
ことなく、良好に入力電流を制御することができ、入力
電流の指令値が大きい、つまり入力電流の波高値指令信
号ＩPEAK＊が大きい場合において特に電流の飛び出しが
より抑制できるという効果がある。
実施例10. 実施例９では、電圧制御器積分リセット回路55によ
り、Ｒ相、Ｓ相またはＴ相の入力電流がその電流制限レ
ベルの設定値I limit＊よりも大きくなった場合、電圧
制御器9bの積分要素を零にリセットするように構成した
が、第25図に示すように入力電流の波高値指令信号切換
器56を設ける構成としてもよい。
り、Ｒ相、Ｓ相またはＴ相の入力電流がその電流制限レ
ベルの設定値I limit＊よりも大きくなった場合、電圧
制御器9bの積分要素を零にリセットするように構成した
が、第25図に示すように入力電流の波高値指令信号切換
器56を設ける構成としてもよい。
なお、第25図において、第23図と同一又は相当部分に
は同一符号を付した。
は同一符号を付した。
第26図は入力電流の波高値指令信号切換器56の詳細を
示す図である。図において、400及び401は電流検出器14
及び15から出力されたＲ相及びＴ相の入力電流検出信号
iR、iTを入力する入力端子、402は入力端子400及び401
から入力されたＲ相の入力電流検出信号iRとＴ相の入力
電流検出信号iTを零から減算し、Ｓ相の入力電流検出信
号iSとして出力する減算器、403はこれらＲ相、Ｓ相、
Ｔ相の入力電流検出信号を全波整流して出力する全波整
流器、404電流制限レベル設定器50から出力された電流
制限レベルの設定値I limit＊を入力する入力端子であ
る。さらに、405は全波整流器403の出力である入力電流
の全波整流信号、つまりＲ相、Ｓ相、Ｔ相入力電流の各
々の絶対値の最大値信号iPと入力端子254から入力され
た電流制限レベルの設定値I limit＊とを比較する比較
器、406は電圧制御器9dの出力である入力電流の波高値
指令信号ＩPEAK＊を入力する入力端子、407、408は信号
を切り換えるスイッチ、409は入力を時間関数で出力す
る一次遅れ回路、410は入力端子406から入力された入力
電流の波高値指令信号ＩPEAK＊または一次遅れ回路409
からの信号を乗算器12及び13に出力する出力端子であ
る。
示す図である。図において、400及び401は電流検出器14
及び15から出力されたＲ相及びＴ相の入力電流検出信号
iR、iTを入力する入力端子、402は入力端子400及び401
から入力されたＲ相の入力電流検出信号iRとＴ相の入力
電流検出信号iTを零から減算し、Ｓ相の入力電流検出信
号iSとして出力する減算器、403はこれらＲ相、Ｓ相、
Ｔ相の入力電流検出信号を全波整流して出力する全波整
流器、404電流制限レベル設定器50から出力された電流
制限レベルの設定値I limit＊を入力する入力端子であ
る。さらに、405は全波整流器403の出力である入力電流
の全波整流信号、つまりＲ相、Ｓ相、Ｔ相入力電流の各
々の絶対値の最大値信号iPと入力端子254から入力され
た電流制限レベルの設定値I limit＊とを比較する比較
器、406は電圧制御器9dの出力である入力電流の波高値
指令信号ＩPEAK＊を入力する入力端子、407、408は信号
を切り換えるスイッチ、409は入力を時間関数で出力す
る一次遅れ回路、410は入力端子406から入力された入力
電流の波高値指令信号ＩPEAK＊または一次遅れ回路409
からの信号を乗算器12及び13に出力する出力端子であ
る。
次に、入力電流の波高値指令信号切換器56の動作につ
いて説明する。入力端子404から入力された電流制限レ
ベルの設定値I limit＊よりも全波整流器403の出力であ
る入力電流の全波整流信号iPが小さい場合、スイッチ40
7及び408（Ｂ）側に接続され、入力端子406から入力さ
れた電圧制御器9dの出力である入力電流の波高値指令信
号ＩPEAK＊がそのまま出力端子410から出力される。そ
して、入力端子404から入力された電流制限レベルの設
定値I limit＊よりも全波整流器403の出力である入力電
流の全波整流信号iPが大きくなった場合、スイッチ407
及び408は（Ａ）側に接続され、入力端子406から入力さ
れた電圧制御器9dの出力である入力電流の波高値指令信
号ＩPEAK＊は一次遅れ回路409に入力され、零から時間
関数で増加した信号となり、元の入力電流の波高値指令
信号ＩPEAK＊に到達する。この信号が出力端子410から
出力される。
いて説明する。入力端子404から入力された電流制限レ
ベルの設定値I limit＊よりも全波整流器403の出力であ
る入力電流の全波整流信号iPが小さい場合、スイッチ40
7及び408（Ｂ）側に接続され、入力端子406から入力さ
れた電圧制御器9dの出力である入力電流の波高値指令信
号ＩPEAK＊がそのまま出力端子410から出力される。そ
して、入力端子404から入力された電流制限レベルの設
定値I limit＊よりも全波整流器403の出力である入力電
流の全波整流信号iPが大きくなった場合、スイッチ407
及び408は（Ａ）側に接続され、入力端子406から入力さ
れた電圧制御器9dの出力である入力電流の波高値指令信
号ＩPEAK＊は一次遅れ回路409に入力され、零から時間
関数で増加した信号となり、元の入力電流の波高値指令
信号ＩPEAK＊に到達する。この信号が出力端子410から
出力される。
以上のように、この実施例によればPWM制御変換器の
制御装置において、交流入力電流がその制限値を越えた
場合に、少なくともその時点の電流基準よりも減少させ
た電流基準を初期値とする時間関数で電流基準を変化さ
せるように動作させる電圧制御手段を設けたので、電圧
設定器６からの電圧設定信号ＶDC＊と電圧検出器７を介
して検出された直流電圧の検出値ＶDC＾との偏差eVが大
きい場合、即ち電圧制御器9dの比例要素によって入力電
流の波高値指令信号ＩPEAK＊が生じている場合にＲ相及
びＴ相の入力電流指令値iR＊、iT＊を零にすることがで
き、電流制御器の入力が急激に増加して正常な動作状態
への回復が速まるという効果がある。
制御装置において、交流入力電流がその制限値を越えた
場合に、少なくともその時点の電流基準よりも減少させ
た電流基準を初期値とする時間関数で電流基準を変化さ
せるように動作させる電圧制御手段を設けたので、電圧
設定器６からの電圧設定信号ＶDC＊と電圧検出器７を介
して検出された直流電圧の検出値ＶDC＾との偏差eVが大
きい場合、即ち電圧制御器9dの比例要素によって入力電
流の波高値指令信号ＩPEAK＊が生じている場合にＲ相及
びＴ相の入力電流指令値iR＊、iT＊を零にすることがで
き、電流制御器の入力が急激に増加して正常な動作状態
への回復が速まるという効果がある。
実施例11. 実施例９及び実施例10では、電流制限レベル設定器50
を設けて電流制限レベルの設定値I limit＊を予め設定
するようにしたが、第27図に示すように電流制限レベル
設定器50と積分値比較レベル設定器54と電圧制御器積分
リセット回路57を設け、交流入力電流がその制限値を越
え、かつ積分要素の正負極性と対応する相の交流基準信
号の正負極性が異なる極性に一定値以上蓄積された場合
に電圧制御器9bの積分要素の絶対値を急激に減少若しく
はリセットするように構成してもよい。
を設けて電流制限レベルの設定値I limit＊を予め設定
するようにしたが、第27図に示すように電流制限レベル
設定器50と積分値比較レベル設定器54と電圧制御器積分
リセット回路57を設け、交流入力電流がその制限値を越
え、かつ積分要素の正負極性と対応する相の交流基準信
号の正負極性が異なる極性に一定値以上蓄積された場合
に電圧制御器9bの積分要素の絶対値を急激に減少若しく
はリセットするように構成してもよい。
第27図において、実施例８及び実施例10と同一の構成
要素は同一符号を付してあり、同様の動作を行い、電圧
制御器積分リセット回路57の詳細な構成は電流制御器積
分リセット回路51cの詳細な構成と同様であり、説明は
省略する。
要素は同一符号を付してあり、同様の動作を行い、電圧
制御器積分リセット回路57の詳細な構成は電流制御器積
分リセット回路51cの詳細な構成と同様であり、説明は
省略する。
以上のように、この実施例によればPWM制御変換器の
制御装置において、交流入力電流がその制限値を越え、
かつ電流制御器の積分要素の正負極性と交流基準信号の
正負極性が異なる極性の場合に、電圧制御器の積分要素
を急激に減少若しくはリセットするように動作する電流
制御手段を設けたので、瞬時停電等により交流電源の電
圧が降下もしくは短時間切断された場合において、その
復帰時に過電流等を引き起こすことなく、良好に入力電
流を制御することができ、特に、入力電流の指令信号が
大きい。つまり入力電流の波高値指令信号が大きい場合
に電流の飛び出しがより抑制でき、さらに入力電流指示
値がステップ状に大きく増加した場合等に生じる入力電
流のオーバーシュート時は、積分要素の絶対値を急激に
減少若しくはリセットしないように構成したので、電流
制御系の制御ゲイン設定値によらず、電流の飛び出しが
より抑制できるという効果がある。
制御装置において、交流入力電流がその制限値を越え、
かつ電流制御器の積分要素の正負極性と交流基準信号の
正負極性が異なる極性の場合に、電圧制御器の積分要素
を急激に減少若しくはリセットするように動作する電流
制御手段を設けたので、瞬時停電等により交流電源の電
圧が降下もしくは短時間切断された場合において、その
復帰時に過電流等を引き起こすことなく、良好に入力電
流を制御することができ、特に、入力電流の指令信号が
大きい。つまり入力電流の波高値指令信号が大きい場合
に電流の飛び出しがより抑制でき、さらに入力電流指示
値がステップ状に大きく増加した場合等に生じる入力電
流のオーバーシュート時は、積分要素の絶対値を急激に
減少若しくはリセットしないように構成したので、電流
制御系の制御ゲイン設定値によらず、電流の飛び出しが
より抑制できるという効果がある。
また、これら実施例を適当に組み合わせて実施するこ
とにより、より電流飛び出しが抑制できるのは言うまで
もない。さらに、本実施例において記載した、交流電源
とPWM制御変換器との間に接続されるリアクトルは、特
別に設けることなく交流電源１のトランス等のリアクタ
ンス成分で代用してもよい。
とにより、より電流飛び出しが抑制できるのは言うまで
もない。さらに、本実施例において記載した、交流電源
とPWM制御変換器との間に接続されるリアクトルは、特
別に設けることなく交流電源１のトランス等のリアクタ
ンス成分で代用してもよい。
以上のようにこの発明によるPWM制御変換器の制御装
置においては、リアクトルを介して３相交流電源に接続
され、３相交流電源から供給される交流入力電流を制御
するPWM制御変換器から出力される直流電圧の検出値と
電圧設定値を比較し、電流基準信号を出力する電圧制御
手段と、３相交流電源に同期した交流基準信号を出力す
る交流基準信号出力手段と、交流基準信号出力手段から
出力された交流基準信号の振幅を電流基準信号に応じて
変化させた電流指令信号を出力する電流指令手段と、交
流入力電流が電流指示信号に追従するように制御信号を
PWM制御変換器に出力する電流制御手段とを備えたもの
において、電流制御手段が、制御開始後の一定期間の間
比例制御された制御信号を出力し、一定期間経過後は比
例積分制御された制御信号を出力するので、起動時にお
いては、一定期間の間は比例制御された制御信号を用い
てPWM制御変換器が制御され、一定期間経過後は比例積
分制御された制御信号を用いてPWM制御変換器が制御さ
れるため、過電流等を引き起こすことなく、入力電流の
制御が良好に行うことができるという効果がある。
置においては、リアクトルを介して３相交流電源に接続
され、３相交流電源から供給される交流入力電流を制御
するPWM制御変換器から出力される直流電圧の検出値と
電圧設定値を比較し、電流基準信号を出力する電圧制御
手段と、３相交流電源に同期した交流基準信号を出力す
る交流基準信号出力手段と、交流基準信号出力手段から
出力された交流基準信号の振幅を電流基準信号に応じて
変化させた電流指令信号を出力する電流指令手段と、交
流入力電流が電流指示信号に追従するように制御信号を
PWM制御変換器に出力する電流制御手段とを備えたもの
において、電流制御手段が、制御開始後の一定期間の間
比例制御された制御信号を出力し、一定期間経過後は比
例積分制御された制御信号を出力するので、起動時にお
いては、一定期間の間は比例制御された制御信号を用い
てPWM制御変換器が制御され、一定期間経過後は比例積
分制御された制御信号を用いてPWM制御変換器が制御さ
れるため、過電流等を引き起こすことなく、入力電流の
制御が良好に行うことができるという効果がある。
また、電流制御手段が、PWM制御変換器から出力され
た直流電圧の検出値が予め設定された値以上になった時
点で比例積分制御された制御信号を出力するものとする
ことにより、電流制御手段における比例制御と比例積分
制御とを最適な切換タイミングでの切換が可能となり、
特に起動時において過電流等を引き起こすことなく、入
力電流の制御を良好に行うことができ、さらに定常偏差
を生じる比例制御の期間を、回路全体の構成を考慮して
容易に最小値に設定することができるという効果があ
る。
た直流電圧の検出値が予め設定された値以上になった時
点で比例積分制御された制御信号を出力するものとする
ことにより、電流制御手段における比例制御と比例積分
制御とを最適な切換タイミングでの切換が可能となり、
特に起動時において過電流等を引き起こすことなく、入
力電流の制御を良好に行うことができ、さらに定常偏差
を生じる比例制御の期間を、回路全体の構成を考慮して
容易に最小値に設定することができるという効果があ
る。
また、この発明によるPWM制御変換器の制御装置にお
いては、リアクトルを介して３相交流電源に接続され、
３相交流電源から供給される交流入力電流を制御するPW
M制御変換器から出力される直流電圧の検出値と電圧設
定値を比較し、電流基準信号を出力する電圧制御手段
と、３相交流電源に同期した交流基準信号を出力する交
流基準信号出力手段と、交流基準信号出力手段から出力
された交流基準信号の振幅を電流基準信号に応じて変化
させた電流指令信号を出力する電流指令手段と、交流入
力電流が電流指令信号に追従するように制御信号をPWM
制御変換器に出力する電流制御手段とを備えたPWM制御
変換器の制御装置において、電流制御手段は、電流指令
手段から出力されたいずれか２相の電流指令信号と交流
入力電流の偏差の係数倍を積分して夫々２相の第１の出
力とし、２相の第１の出力の符号反転値を加算して３相
のうち２相以外の残りの１相の第１の出力とし、各相の
電流指令信号と交流入力電流の偏差を係数倍して各相の
第２の出力とし、各相毎に第１の出力と第２の出力の加
算値を制御信号としてPWM制御変換器に出力するので、
少なくともひとつの相が比例制御を行っているため、起
動時において過電流等を引き起こすことがなく、また負
荷の変動により直流電圧ＶDCが低下した場合においても
過電流を引き起こすことがなく、電流の制御を良好に行
うことができるという効果がある。
いては、リアクトルを介して３相交流電源に接続され、
３相交流電源から供給される交流入力電流を制御するPW
M制御変換器から出力される直流電圧の検出値と電圧設
定値を比較し、電流基準信号を出力する電圧制御手段
と、３相交流電源に同期した交流基準信号を出力する交
流基準信号出力手段と、交流基準信号出力手段から出力
された交流基準信号の振幅を電流基準信号に応じて変化
させた電流指令信号を出力する電流指令手段と、交流入
力電流が電流指令信号に追従するように制御信号をPWM
制御変換器に出力する電流制御手段とを備えたPWM制御
変換器の制御装置において、電流制御手段は、電流指令
手段から出力されたいずれか２相の電流指令信号と交流
入力電流の偏差の係数倍を積分して夫々２相の第１の出
力とし、２相の第１の出力の符号反転値を加算して３相
のうち２相以外の残りの１相の第１の出力とし、各相の
電流指令信号と交流入力電流の偏差を係数倍して各相の
第２の出力とし、各相毎に第１の出力と第２の出力の加
算値を制御信号としてPWM制御変換器に出力するので、
少なくともひとつの相が比例制御を行っているため、起
動時において過電流等を引き起こすことがなく、また負
荷の変動により直流電圧ＶDCが低下した場合においても
過電流を引き起こすことがなく、電流の制御を良好に行
うことができるという効果がある。
また、この発明によるPWM制御変換器の制御装置にお
いては、リアクトルを介して３相交流電源に接続され、
３相交流電源から供給される交流入力電流を制御するPW
M制御変換器から出力される直流電圧を検出する直流電
圧検出手段と、直流電圧検出手段の予め検出した検出誤
差に基いて直流電圧の指令値を補正演算して、演算結果
を電圧設定値として出力する電圧指令出力手段と、電圧
指令出力手段から出力された電圧設定値と直流電圧検出
手段から出力された電圧検出値を比較して電流基準信号
を出力する電圧制御手段と、交流入力電流が電流基準信
号から得られた電流指令信号に追従するように制御信号
をPWM制御変換器に出力する電流制御手段とを備えたも
のなので、直流電圧検出手段のオフセット誤差やゲイン
誤差を補償するためのボリューム等を不要とすることが
でき、製造、調整時における作業性の向上を図れるとい
う効果がある。
いては、リアクトルを介して３相交流電源に接続され、
３相交流電源から供給される交流入力電流を制御するPW
M制御変換器から出力される直流電圧を検出する直流電
圧検出手段と、直流電圧検出手段の予め検出した検出誤
差に基いて直流電圧の指令値を補正演算して、演算結果
を電圧設定値として出力する電圧指令出力手段と、電圧
指令出力手段から出力された電圧設定値と直流電圧検出
手段から出力された電圧検出値を比較して電流基準信号
を出力する電圧制御手段と、交流入力電流が電流基準信
号から得られた電流指令信号に追従するように制御信号
をPWM制御変換器に出力する電流制御手段とを備えたも
のなので、直流電圧検出手段のオフセット誤差やゲイン
誤差を補償するためのボリューム等を不要とすることが
でき、製造、調整時における作業性の向上を図れるとい
う効果がある。
また、電圧指令出力手段は、直流電圧検出手段に印加
された既知の電圧と既知の電圧に対応する直流電圧検出
手段の検出値との関係を予め記憶する記憶手段と、記憶
手段に記憶された関係を用いて直流電圧の指令値を補正
演算して、演算結果を電圧設定値として出力する補正手
段とから構成されることにより、直流電圧検出手段のオ
フセット誤差やゲイン誤差を補償するためのボリューム
等を不要とし、製造、調整時における作業性を向上で
き、自動化が容易となる効果がある。
された既知の電圧と既知の電圧に対応する直流電圧検出
手段の検出値との関係を予め記憶する記憶手段と、記憶
手段に記憶された関係を用いて直流電圧の指令値を補正
演算して、演算結果を電圧設定値として出力する補正手
段とから構成されることにより、直流電圧検出手段のオ
フセット誤差やゲイン誤差を補償するためのボリューム
等を不要とし、製造、調整時における作業性を向上で
き、自動化が容易となる効果がある。
また、直流電圧検出手段に印加される既知の電圧とし
てPWM制御変換器から出力される直流電圧を用いたもの
とすることにより、特別な回路を必要とせず、簡単な構
成で既知の電圧を用いた電圧指令値の補正演算が行うこ
とができるという効果がある。
てPWM制御変換器から出力される直流電圧を用いたもの
とすることにより、特別な回路を必要とせず、簡単な構
成で既知の電圧を用いた電圧指令値の補正演算が行うこ
とができるという効果がある。
また、電圧指令出力手段は、直流電圧検出手段に設け
られた基準電圧発生手段の電圧と基準電圧発生手段の電
圧に対応する直流電圧検出手段の検出値との関係を予め
記憶する記憶手段と、記憶手段に記憶された関係を用い
て直流電圧の指令値を補正演算して、演算結果を電圧設
定値として出力する補正手段とから構成されることによ
り、通常動作時の直流電圧ＶDCと同レベルの高電圧の直
流電源を用意する必要がなく、簡単な構成で既知の電圧
を用いた電圧指令値の補正演算が行うことができるとい
う効果がある。
られた基準電圧発生手段の電圧と基準電圧発生手段の電
圧に対応する直流電圧検出手段の検出値との関係を予め
記憶する記憶手段と、記憶手段に記憶された関係を用い
て直流電圧の指令値を補正演算して、演算結果を電圧設
定値として出力する補正手段とから構成されることによ
り、通常動作時の直流電圧ＶDCと同レベルの高電圧の直
流電源を用意する必要がなく、簡単な構成で既知の電圧
を用いた電圧指令値の補正演算が行うことができるとい
う効果がある。
また、この発明によるPWM制御変換器の制御装置にお
いては、交流電源に接続され、交流電源から供給される
交流入力電流を制御するPWM制御変換器から出力される
直流電圧の検出値と電圧設定値を比較し、電流基準信号
を出力する電圧制御手段と、交流電源に同期した交流基
準信号を出力する交流基準信号出力手段と、交流基準信
号出力手段から出力された交流基準信号の振幅を電流基
準信号に応じて変化させた電流指令信号を出力する電流
指令手段と、交流入力電流が電流指令信号に追従するよ
うに制御信号をPWM制御変換器に出力する少なくとも積
分要素を含む電流制御手段とを備えたPWM制御変換器の
制御装置において、電流制御手段を、交流入力電流が設
定された制限値を越えた場合、積分要素を急激に減少さ
せるように動作するものとしたので、瞬時停電等により
交流電源の電圧が降下もしくは短時間切断された場合に
おいて、その復帰時に過電流等を引き起こすことなく、
良好に交流入力電流を制御することができるという効果
がある。
いては、交流電源に接続され、交流電源から供給される
交流入力電流を制御するPWM制御変換器から出力される
直流電圧の検出値と電圧設定値を比較し、電流基準信号
を出力する電圧制御手段と、交流電源に同期した交流基
準信号を出力する交流基準信号出力手段と、交流基準信
号出力手段から出力された交流基準信号の振幅を電流基
準信号に応じて変化させた電流指令信号を出力する電流
指令手段と、交流入力電流が電流指令信号に追従するよ
うに制御信号をPWM制御変換器に出力する少なくとも積
分要素を含む電流制御手段とを備えたPWM制御変換器の
制御装置において、電流制御手段を、交流入力電流が設
定された制限値を越えた場合、積分要素を急激に減少さ
せるように動作するものとしたので、瞬時停電等により
交流電源の電圧が降下もしくは短時間切断された場合に
おいて、その復帰時に過電流等を引き起こすことなく、
良好に交流入力電流を制御することができるという効果
がある。
また、電流制御手段を、交流入力電流が設定された制
限値を越えた場合、積分要素を零リセットさせるように
動作するものとしたので、瞬時停電等により交流電源の
電圧が降下もしくは短時間切断された場合において、そ
の復帰時に過電流等を引き起こすことなく、確実に交流
入力電流を制御することができるという効果がある。
限値を越えた場合、積分要素を零リセットさせるように
動作するものとしたので、瞬時停電等により交流電源の
電圧が降下もしくは短時間切断された場合において、そ
の復帰時に過電流等を引き起こすことなく、確実に交流
入力電流を制御することができるという効果がある。
また、制限値を、電圧制御手段から出力される電流基
準信号に基づき設定するものとしたので、瞬時停電等に
より交流電源の電圧が降下もしくは短時間切断された場
合において、その復帰時に過電流等を引き起こすことな
く、良好に交流入力電流を制御することができ、特に交
流入力電流の指令値が小さい場合に発生する入力電流検
出信号の電流の飛び出しをより一層抑制できるという効
果がある。
準信号に基づき設定するものとしたので、瞬時停電等に
より交流電源の電圧が降下もしくは短時間切断された場
合において、その復帰時に過電流等を引き起こすことな
く、良好に交流入力電流を制御することができ、特に交
流入力電流の指令値が小さい場合に発生する入力電流検
出信号の電流の飛び出しをより一層抑制できるという効
果がある。
また、制限値を、電流指令手段から出力される電流指
令信号に基づき設定するものとしたので、制限値は入力
電流の波高値指令信号ＩPEAK＊に応じて変化するように
動作するため、特に入力電流の波高値指令信号ＩPEAK＊
が小さい場合に、電流制御器の積分要素を零リセットす
るタイミングを速めることができ、制御信号はその交流
入力電流を指令値通りに流すために必要なレベルまでの
回復をより一層速めることができ、入力電流検出信号の
電流飛び出しをさらに抑制することができる。
令信号に基づき設定するものとしたので、制限値は入力
電流の波高値指令信号ＩPEAK＊に応じて変化するように
動作するため、特に入力電流の波高値指令信号ＩPEAK＊
が小さい場合に、電流制御器の積分要素を零リセットす
るタイミングを速めることができ、制御信号はその交流
入力電流を指令値通りに流すために必要なレベルまでの
回復をより一層速めることができ、入力電流検出信号の
電流飛び出しをさらに抑制することができる。
また、電流制御手段は、交流入力電流の制限値を設定
する電流制限レベル設定器と、電流制限レベル設定器に
より設定された制限値と交流入力電流が入力され、交流
入力電流が前記制限値を越えた場合に信号を出力する電
流制御器積分リセット回路とを有するものとしたのて、
瞬時停電等により交流電源の電圧が降下もしくは短時間
切断された場合において、その復帰時に過電流等を引き
起こすことなく、交流入力電流を制御することができる
という効果がある。
する電流制限レベル設定器と、電流制限レベル設定器に
より設定された制限値と交流入力電流が入力され、交流
入力電流が前記制限値を越えた場合に信号を出力する電
流制御器積分リセット回路とを有するものとしたのて、
瞬時停電等により交流電源の電圧が降下もしくは短時間
切断された場合において、その復帰時に過電流等を引き
起こすことなく、交流入力電流を制御することができる
という効果がある。
また、電流制御手段は、交流入力電流が設定された制
限値を越え、かつ電流制御手段の積分要素が、積分要素
と対応する相の交流基準信号の極性と異なり、かつ積分
要素の量が一定値以上蓄積された場合に、積分の要素を
急激に減少させるように動作するものとしたので、瞬時
停電等により交流電源の電圧が降下もしくは短時間切断
された場合に、その復帰時に過電流等を引き起こすこと
なく良好に入力電流を制御することができ、特に、入力
電流指令値がステップ状に大きく増加した場合等に生じ
る入力電流のオーバーシュート時は積分要素の絶対値を
急激に減少若しくはリセットしないように構成したの
で、電流制御系の制御ゲイン設定値によらず、電流の飛
び出しがより抑制できるという効果がある。
限値を越え、かつ電流制御手段の積分要素が、積分要素
と対応する相の交流基準信号の極性と異なり、かつ積分
要素の量が一定値以上蓄積された場合に、積分の要素を
急激に減少させるように動作するものとしたので、瞬時
停電等により交流電源の電圧が降下もしくは短時間切断
された場合に、その復帰時に過電流等を引き起こすこと
なく良好に入力電流を制御することができ、特に、入力
電流指令値がステップ状に大きく増加した場合等に生じ
る入力電流のオーバーシュート時は積分要素の絶対値を
急激に減少若しくはリセットしないように構成したの
で、電流制御系の制御ゲイン設定値によらず、電流の飛
び出しがより抑制できるという効果がある。
また、この発明によるPWM制御変換器の制御装置にお
いては、交流電源に接続され、交流電源から供給される
交流入力電流を制御するPWM制御変換器から出力される
直流電圧の検出値と電圧設定値を比較し、電流基準信号
を出力する電圧制御手段と交流電源に同期した交流基準
信号を出力する交流基準信号出力手段と、交流基準信号
出力手段から出力された交流基準信号の振幅を電流基準
信号に応じて変化させた電流指令信号を出力する電流指
令手段と、交流入力電流が電流指令信号に追従するよう
に制御信号をPWM制御変換器に出力する電流制御手段と
を備えたPWM制御変換器の制御装置において、電圧制御
手段は、少なくとも積分要素を有し、交流入力電流が設
定された制限値を越えた場合、積分要素を減少させるよ
うに動作するものとしたので、瞬時停電等により交流電
源の電圧が降下もしくは短時間切断された場合に、その
復帰時に過電流等を引き起こすことなく、良好に入力電
流を制御することができ、入力電流の指令値が大きい、
つまり入力電流の波高値指令信号ＩPEAK＊が大きい場合
において特に電流の飛び出しがより抑制できるという効
果がある。
いては、交流電源に接続され、交流電源から供給される
交流入力電流を制御するPWM制御変換器から出力される
直流電圧の検出値と電圧設定値を比較し、電流基準信号
を出力する電圧制御手段と交流電源に同期した交流基準
信号を出力する交流基準信号出力手段と、交流基準信号
出力手段から出力された交流基準信号の振幅を電流基準
信号に応じて変化させた電流指令信号を出力する電流指
令手段と、交流入力電流が電流指令信号に追従するよう
に制御信号をPWM制御変換器に出力する電流制御手段と
を備えたPWM制御変換器の制御装置において、電圧制御
手段は、少なくとも積分要素を有し、交流入力電流が設
定された制限値を越えた場合、積分要素を減少させるよ
うに動作するものとしたので、瞬時停電等により交流電
源の電圧が降下もしくは短時間切断された場合に、その
復帰時に過電流等を引き起こすことなく、良好に入力電
流を制御することができ、入力電流の指令値が大きい、
つまり入力電流の波高値指令信号ＩPEAK＊が大きい場合
において特に電流の飛び出しがより抑制できるという効
果がある。
また、電圧制御手段は、交流入力電流が設定された制
限値を越えた場合、積分要素を零リセットさせるように
動作するものとしたので、瞬時停電等により交流電源の
電圧が降下もしくは短時間切断された場合において、そ
の復帰時に過電流等を引き起こすことなく、確実に交流
入力電流を制御することができるという効果がある。
限値を越えた場合、積分要素を零リセットさせるように
動作するものとしたので、瞬時停電等により交流電源の
電圧が降下もしくは短時間切断された場合において、そ
の復帰時に過電流等を引き起こすことなく、確実に交流
入力電流を制御することができるという効果がある。
また、この発明によるPWM制御変換器の制御装置にお
いては、交流電源に接続され、交流電源から供給される
交流入力電流を制御するPWM制御変換器から出力される
直流電圧の検出値と電圧設定値を比較し、電流基準信号
を出力する電圧制御手段と、交流電源に同期した交流基
準信号を出力する交流基準信号出力手段と、交流基準信
号出力手段から出力された交流基準信号の振幅を電流基
準信号に応じて変化させた電流指令信号を出力する電流
指令手段と、交流入力電流が電流指令信号に追従するよ
うに制御信号をPWM制御変換器に出力する電流制御手段
とを備えたPWM制御変換器の制御装置において、電圧制
御手段は、交流入力電流が設定された制限値を越えた場
合、その時点で電流基準信号を一旦零とした後、元の電
流基準信号まで増加させるものとしたので、電流制御器
の入力が急激に増加して正常な動作状態への回復が速ま
るという効果がある。
いては、交流電源に接続され、交流電源から供給される
交流入力電流を制御するPWM制御変換器から出力される
直流電圧の検出値と電圧設定値を比較し、電流基準信号
を出力する電圧制御手段と、交流電源に同期した交流基
準信号を出力する交流基準信号出力手段と、交流基準信
号出力手段から出力された交流基準信号の振幅を電流基
準信号に応じて変化させた電流指令信号を出力する電流
指令手段と、交流入力電流が電流指令信号に追従するよ
うに制御信号をPWM制御変換器に出力する電流制御手段
とを備えたPWM制御変換器の制御装置において、電圧制
御手段は、交流入力電流が設定された制限値を越えた場
合、その時点で電流基準信号を一旦零とした後、元の電
流基準信号まで増加させるものとしたので、電流制御器
の入力が急激に増加して正常な動作状態への回復が速ま
るという効果がある。
また、電圧制御手段は、交流入力電流が設定された制
限値を越え、かつ電流制御手段の積分要素が、積分要素
と対応する相の交流基準信号の極性と異なり、かつ積分
要素の量が一定値以上蓄積された場合に、電流基準信号
を減少させるように動作するものとしたので、瞬時停電
等により交流電源の電圧が降下もしくは短時間切断され
た場合に、その復帰時に過電流等を引き起こすことな
く、良好に入力電流を制御することができ、特に、入力
電流の指令信号が大きい、つまり入力電流の波高値指令
信号が大きい場合に電流の飛び出しがより抑制でき、さ
らに入力電波指令値がステップ状に大きく増加した場合
等に生じる入力電流のオーバーシュート時は積分要素の
絶対値を急激に減少若しくはリセットしないように構成
したので、電流制御系の制御ゲイン設定値によらず、電
流の飛び出しがより抑制できるという効果がある。
限値を越え、かつ電流制御手段の積分要素が、積分要素
と対応する相の交流基準信号の極性と異なり、かつ積分
要素の量が一定値以上蓄積された場合に、電流基準信号
を減少させるように動作するものとしたので、瞬時停電
等により交流電源の電圧が降下もしくは短時間切断され
た場合に、その復帰時に過電流等を引き起こすことな
く、良好に入力電流を制御することができ、特に、入力
電流の指令信号が大きい、つまり入力電流の波高値指令
信号が大きい場合に電流の飛び出しがより抑制でき、さ
らに入力電波指令値がステップ状に大きく増加した場合
等に生じる入力電流のオーバーシュート時は積分要素の
絶対値を急激に減少若しくはリセットしないように構成
したので、電流制御系の制御ゲイン設定値によらず、電
流の飛び出しがより抑制できるという効果がある。
産業上の利用可能性 以上のように、この発明に係わるPWM制御変換器の制
御装置は、例えばインバータ装置に用いられるのに適し
ている。
御装置は、例えばインバータ装置に用いられるのに適し
ている。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/00 - 7/40
Claims (17)
- 【請求項１】リアクトルを介して３相交流電源に接続さ
れ、前記３相交流電源から供給される交流入力電流を制
御するPWM制御変換器から出力される直流電圧の検出値
と電圧設定値を比較し、電流基準信号を出力する電圧制
御手段と、前記３相交流電源に同期した交流基準信号を
出力する交流基準信号出力手段と、前記交流基準信号出
力手段から出力された前記交流基準信号の振幅を前記電
流基準信号に応じて変化させた電流指令信号を出力する
電流指令手段と、前記交流入力電流が前記電流指令信号
に追従するように制御信号を前記PWM制御変換器に出力
する電流制御手段とを備えたPWM制御変換器の制御装置
において、前記電流制御手段は、制御開始後の一定期間
の間比例制御された制御信号を出力し、前記一定期間経
過後は比例積分制御された制御信号を出力することを特
徴とするPWM制御変換器の制御装置。 - 【請求項２】電流制御手段は、PWM制御変換器から出力
された直流電圧の検出値が予め設定された値以上になっ
た時点で比例積分制御された制御信号を出力することを
特徴とする請求項１記載のPWM制御変換器の制御装置。 - 【請求項３】リアクトルを介して３相交流電源に接続さ
れ、前記３相交流電源から供給される交流入力電流を制
御するPWM制御変換器から出力される直流電圧の検出値
と電圧設定値を比較し、電流基準信号を出力する電圧制
御手段と、前記３相交流電源に同期した交流基準信号を
出力する交流基準信号出力手段と、前記交流基準信号出
力手段から出力された前記交流基準信号の振幅を前記電
流基準信号に応じて変化させた電流指令信号を出力する
電流指令手段と、前記交流入力電流が前記電流指令信号
に追従するように制御信号を前記PWM制御変換器に出力
する電流制御手段とを備えたPWM制御変換器の制御装置
において、前記電流制御手段は、前記電流指令手段から
出力されたいずれか２相の電流指令信号と前記交流入力
電流の偏差の係数倍を積分して夫々前記２相の第１の出
力とし、前記２相の第１の出力の符号反転値を加算して
前記３相のうち前記２相以外の残りの１相の第１の出力
とし、各相の電流指令信号と交流入力電流の偏差を係数
倍して各相の第２の出力とし、各相毎に前記第１の出力
と前記第２の出力の加算値を前記制御信号として前記PW
M制御変換器に出力することを特徴とするPWM制御変換器
の制御装置。 - 【請求項４】リアクトルを介して３相交流電源に接続さ
れ、前記３相交流電源から供給される交流入力電流を制
御するPWM制御変換器から出力される直流電圧を検出す
る直流電圧検出手段と、前記直流電圧検出手段の予め検
出した検出誤差に基いて前記直流電圧の指令値を補正演
算して、演算結果を電圧設定値として出力する電圧指令
出力手段と、前記電圧指令出力手段から出力された電圧
設定値と前記直流電圧検出手段から出力された電圧検出
値を比較して電流基準信号を出力する電圧制御手段と、
前記交流入力電流が前記電流基準信号から得られた電流
指令信号に追従するように制御信号を前記PWM制御変換
器に出力する電流制御手段とを備えたPWM制御変換器の
制御装置。 - 【請求項５】電圧指令出力手段は、直流電圧検出手段に
印加された既知の電圧と前記既知の電圧に対応する前記
直流電圧検出手段の検出値との関係を予め記憶する記憶
手段と、前記記憶手段に記憶された関係を用いて前記直
流電圧の指令値を補正演算して、演算結果を電圧設定値
として出力する補正手段とから構成されることを特徴と
する請求項４記載のPWM制御変換器の制御装置。 - 【請求項６】直流電圧検出手段に印加される既知の電圧
としてPWM制御変換器から出力される直流電圧を用いた
ことを特徴とする請求項５記載のPWM制御変換器の制御
装置。 - 【請求項７】電圧指令出力手段は、直流電圧検出手段に
設けられた基準電圧発生手段の電圧と前記基準電圧発生
手段の電圧に対応する前記直流電圧検出手段の検出値と
の関係を予め記憶する記憶手段と、前記記憶手段に記憶
された関係を用いて前記直流電圧の指令値を補正演算し
て、演算結果を電圧設定値として出力する補正手段とか
ら構成されることを特徴とする請求項４記載のPWM制御
変換器の制御装置。 - 【請求項８】交流電源に接続され、前記交流電源から供
給される交流入力電流を制御するPWM制御変換器から出
力される直流電圧の検出値と電圧設定値を比較し、電流
基準信号を出力する電圧制御手段と、前記交流電源に同
期した交流基準信号を出力する交流基準信号出力手段
と、前記交流基準信号出力手段から出力された前記交流
基準信号の振幅を前記電流基準信号に応じて変化させた
電流指令信号を出力する電流指令手段と、前記交流入力
電流が前記電流指令信号に追従するように制御信号を前
記PWM制御変換器に出力する少なくとも積分要素を含む
電流制御手段とを備えたPWM制御変換器の制御装置にお
いて、前記電流制御手段は、交流入力電流が設定された
制限値を越えた場合、積分要素を急激に減少させるよう
に動作することを特徴とするPWM制御変換器の制御装
置。 - 【請求項９】電流制御手段は、交流入力電流が設定され
た制限値を越えた場合、積分要素を零リセットさせるよ
うに動作することを特徴とする請求項８記載のPWM制御
変換器の制御装置。 - 【請求項１０】制限値は、電圧制御手段から出力される
電流基準信号に基づき設定されることを特徴とする請求
項８記載のPWM制御変換器の制御装置。 - 【請求項１１】制限値は、電流指令手段から出力される
電流指令信号に基づき設定されることを特徴とする請求
項８記載のPWM制御変換器の制御装置。 - 【請求項１２】電流制御手段は、交流入力電流の制限値
を設定する電流制限レベル設定器と、前記電流制限レベ
ル設定器により設定された制限値と交流入力電流が入力
され、前記交流入力電流が前記制限値を越えた場合に信
号を出力する電流制御器積分リセット回路とを有するこ
とを特徴とする請求項８記載のPWM制御変換器の制御装
置。 - 【請求項１３】電流制御手段は、交流入力電流が設定さ
れた制限値を越え、かつ前記電流制御手段の前記積分要
素が、当該積分要素と対応する相の交流基準信号の極性
と異なり、かつ前記積分要素の量が一定値以上蓄積され
た場合に、前記積分の要素を急激に減少させるように動
作することを特徴とする請求項８記載のPWM制御変換器
の制御装置。 - 【請求項１４】交流電源に接続され、前記交流電源から
供給される交流入力電流を制御するPWM制御変換器から
出力される直流電圧の検出値と電圧設定値を比較し、電
流基準信号を出力する電圧制御手段と、前記交流電源に
同期した交流基準信号を出力する交流基準信号出力手段
と、前記交流基準信号出力手段から出力された前記交流
基準信号の振幅を前記電流基準信号に応じて変化させた
電流指令信号を出力する電流指令手段と、前記交流入力
電流が前記電流指令信号に追従するように制御信号を前
記PWM制御変換器に出力する電流制御手段とを備えたPWM
制御変換器の制御装置において、前記電圧制御手段は、
少なくとも積分要素を有し、前記交流入力電流が設定さ
れた制限値を越えた場合、前記積分要素を減少させるよ
うに動作することを特徴とするPWM制御変換器の制御装
置。 - 【請求項１５】電圧制御手段は、交流入力電流が設定さ
れた制限値を越えた場合、前記積分要素を零リセットさ
せるように動作することを特徴とする請求項14記載のPW
M制御変換器の制御装置。 - 【請求項１６】交流電源に接続され、前記交流電源から
供給される交流入力電流を制御するPWM制御変換器から
出力される直流電圧の検出値と電圧設定値を比較し、電
流基準信号を出力する電圧制御手段と、前記交流電源に
同期した交流基準信号を出力する交流基準信号出力手段
と、前記交流基準信号出力手段から出力された前記交流
基準信号の振幅を前記電流基準信号に応じて変化させた
電流指令信号を出力する電流指令手段と、前記交流入力
電流が前記電流指令信号に追従するように制御信号を前
記PWM制御変換器に出力する電流制御手段とを備えたPWM
制御変換器の制御装置において、前記電圧制御手段は、
交流入力電流が設定された制限値を越えた場合、その時
点で前記電流基準信号を一旦零とした後、元の前記電流
基準信号まで増加させることを特徴とするPWM制御変換
器の制御装置。 - 【請求項１７】電圧制御手段は、交流入力電流が設定さ
れた制限値を越え、かつ前記電流制御手段の積分要素
が、当該積分要素と対応する相の交流基準信号の極性と
異なり、かつ前記積分要素の量が一定値以上蓄積された
場合に、電流基準信号を減少させるように動作すること
を特徴とする請求項14記載のPWM制御変換器の制御装
置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24973395 | 1995-09-27 | ||
| JP7-249733 | 1995-09-27 | ||
| PCT/JP1996/002742 WO1997012437A1 (fr) | 1995-09-27 | 1996-09-24 | Regulateur destine a un convertisseur commande par modulation d'impulsions en largeur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3123079B2 true JP3123079B2 (ja) | 2001-01-09 |
Family
ID=17197403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09513279A Expired - Lifetime JP3123079B2 (ja) | 1995-09-27 | 1996-09-24 | Ｐｗｍ制御変換器の制御装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5880947A (ja) |
| JP (1) | JP3123079B2 (ja) |
| KR (1) | KR987000725A (ja) |
| CN (1) | CN1054240C (ja) |
| DE (1) | DE19680963T1 (ja) |
| HK (1) | HK1004448A1 (ja) |
| TW (1) | TW312759B (ja) |
| WO (1) | WO1997012437A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19723774C2 (de) * | 1997-06-06 | 2001-09-13 | Adeo Antriebstechnik Gmbh | Elektromagnetisch verträglicher getakteter Verstärker für Gleich- / Wechselstromverstärkung |
| US6147848A (en) * | 1998-12-21 | 2000-11-14 | Caterpillar Inc. | Pulse width modulation driver having programmable current control |
| KR100588140B1 (ko) * | 1999-07-20 | 2006-06-09 | 삼성전자주식회사 | 영상표시기기의 포커스전압 안정화회로 |
| US6611442B2 (en) * | 2001-03-30 | 2003-08-26 | Sanyo Denki Co., Ltd. | Controlled rectifier equipment with sinusoidal waveform supply current |
| US6549440B2 (en) * | 2001-07-19 | 2003-04-15 | Powerware Corporation | AC power supply apparatus and methods providing output control based on estimated instantaneous reactive power |
| US7126832B2 (en) * | 2002-01-24 | 2006-10-24 | Mitsubishi Denki Kabushiki Kaisha | Controller for power converter |
| US6911809B2 (en) | 2002-11-14 | 2005-06-28 | Fyre Storm, Inc. | Switching power supply controller |
| US7129677B2 (en) * | 2004-03-16 | 2006-10-31 | Tyco Electronics Power Systems, Inc. | Vector controller, a polyphase synchronous rectifier, and a method of vector-controlling thereof |
| US7561451B2 (en) * | 2004-04-29 | 2009-07-14 | Eaton Corporation | Power converter apparatus and methods using a phase reference derived from a DC bus voltage |
| US7221130B2 (en) * | 2005-01-05 | 2007-05-22 | Fyrestorm, Inc. | Switching power converter employing pulse frequency modulation control |
| US20070274115A1 (en) * | 2005-03-15 | 2007-11-29 | Dennis Michaels | Harmonics attenuator using combination feedback controller |
| US7064692B1 (en) * | 2005-03-18 | 2006-06-20 | Honeywell International Inc. | Solid-state synchro/resolver converter |
| US7696739B2 (en) * | 2005-04-01 | 2010-04-13 | Freescale Semiconductor, Inc. | Electronic switch circuit, converter and method of operation |
| JP4179363B2 (ja) * | 2006-08-28 | 2008-11-12 | ダイキン工業株式会社 | 電流制御形コンバータ |
| US7647125B2 (en) * | 2007-09-28 | 2010-01-12 | Cirrus Logic, Inc. | Time-based control of a system having integration response |
| JP5160934B2 (ja) | 2008-03-28 | 2013-03-13 | 新電元工業株式会社 | バッテリ充電装置、バッテリ充電制御方法 |
| JP5348370B2 (ja) * | 2008-04-04 | 2013-11-20 | 富士電機株式会社 | 電圧検出器のオフセット及びゲイン調整方法 |
| JP5365058B2 (ja) * | 2008-04-18 | 2013-12-11 | ダイキン工業株式会社 | コンバータの制御方法 |
| US7894224B2 (en) * | 2008-10-07 | 2011-02-22 | DRS Power & Technologies, Inc. | Voltage drive system with hysteretic current control and method of operating the same |
| FR2954618B1 (fr) * | 2009-12-22 | 2012-12-28 | Astrium Sas | Onduleur reconfigurable, a tolerance de pannes, pour l'alimentation d'un moteur triphase synchrone a aimants permanents, et ensemble desdits onduleur et moteur |
| CN103138543A (zh) * | 2011-11-28 | 2013-06-05 | 中国北车股份有限公司大连电力牵引研发中心 | 四象限变流器的控制装置及方法 |
| TWI473388B (zh) * | 2012-12-03 | 2015-02-11 | Lite On Technology Corp | 電流補償模組、充電裝置及其充電裝置控制之方法 |
| TWI506393B (zh) * | 2013-05-17 | 2015-11-01 | Macroblock Inc | 適用於可變負載之負載能量控制電路以及利用此負載能量控制電路之可變負載的負載能量控制方法 |
| CN103414330B (zh) * | 2013-08-21 | 2015-12-23 | 西安龙腾新能源科技发展有限公司 | 一种抑制单相并网逆变器并网电流尖峰的方法 |
| US9893644B1 (en) * | 2016-11-15 | 2018-02-13 | International Business Machines Corporation | Electric power devices with automatically established input voltage connection configuration |
| JP6420399B1 (ja) * | 2017-04-07 | 2018-11-07 | ファナック株式会社 | パワー素子の故障検出機能を備えたコンバータ装置及びパワー素子の故障検出方法 |
| JP6305605B1 (ja) * | 2017-05-22 | 2018-04-04 | 三菱電機株式会社 | モータ制御装置 |
| CN107786038B (zh) * | 2017-09-21 | 2020-01-24 | 北京机械设备研究所 | 一种防撞死电动舵机执行机构 |
| JP6489567B1 (ja) * | 2018-04-16 | 2019-03-27 | 三菱電機株式会社 | 電力変換装置 |
| US11697355B2 (en) * | 2018-08-22 | 2023-07-11 | Ford Global Technologies, Llc | Electrified vehicle electrical distribution system component protection systems and methods |
| US11764668B2 (en) * | 2018-12-06 | 2023-09-19 | Rohm Co., Ltd. | Control device for controlling an electric power conversion device incorporating a bidirectional inverter |
| US10574153B1 (en) * | 2019-01-30 | 2020-02-25 | Ametek Rotron | Control circuit and control method for a three phase Vienna converter |
| CN110068779A (zh) * | 2019-06-12 | 2019-07-30 | 邢台子中电子科技有限公司 | 一种鉴别凸波的比例积分电路及方法 |
| DE102019213076A1 (de) * | 2019-08-30 | 2021-03-04 | Robert Bosch Gmbh | Regelvorrichtung für einen Gleichspannungskonverter, Gleichspannungskonverter und Verfahren zur Regelung eines Gleichspannungskonverters |
| CN111221371A (zh) * | 2020-01-03 | 2020-06-02 | 深圳市汇川技术股份有限公司 | 模拟电压输出方法、系统、设备以及计算机可读存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0224198B1 (en) * | 1985-11-21 | 1991-10-16 | Kabushiki Kaisha Toshiba | Control device for power converter |
| JPS6485576A (en) * | 1987-09-24 | 1989-03-30 | Mitsubishi Electric Corp | Power converting device |
| JPH0266406A (ja) * | 1988-09-01 | 1990-03-06 | Tokyo Keiki Co Ltd | 自動較正機能付計測装置 |
| US5483435A (en) * | 1989-05-15 | 1996-01-09 | Kabushiki Kaisha Toshiba | Power generation system having induction generator and controlled bridge rectifier |
| JPH03212162A (ja) * | 1990-01-16 | 1991-09-17 | Fuji Electric Co Ltd | パルス幅変調制御整流器の制御回路 |
| JPH06133554A (ja) * | 1992-10-15 | 1994-05-13 | Fuji Electric Co Ltd | パルス幅変調制御整流器の電流抑制回路 |
-
1995
- 1995-12-12 TW TW084113230A patent/TW312759B/zh active
-
1996
- 1996-09-24 WO PCT/JP1996/002742 patent/WO1997012437A1/ja not_active Application Discontinuation
- 1996-09-24 US US08/849,166 patent/US5880947A/en not_active Expired - Lifetime
- 1996-09-24 CN CN96191129A patent/CN1054240C/zh not_active Expired - Fee Related
- 1996-09-24 JP JP09513279A patent/JP3123079B2/ja not_active Expired - Lifetime
- 1996-09-24 KR KR1019970703514A patent/KR987000725A/ko not_active Application Discontinuation
- 1996-09-24 DE DE19680963T patent/DE19680963T1/de not_active Withdrawn
-
1998
- 1998-04-29 HK HK98103645A patent/HK1004448A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19680963T1 (de) | 1998-12-03 |
| TW312759B (ja) | 1997-08-11 |
| US5880947A (en) | 1999-03-09 |
| HK1004448A1 (en) | 1998-11-27 |
| WO1997012437A1 (fr) | 1997-04-03 |
| CN1054240C (zh) | 2000-07-05 |
| KR987000725A (ko) | 1998-03-30 |
| CN1165593A (zh) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123079B2 (ja) | Ｐｗｍ制御変換器の制御装置 | |
| US7660135B2 (en) | Universal AC high power inveter with galvanic isolation for linear and non-linear loads | |
| US9257931B2 (en) | Power conversion apparatus | |
| CN101355317B (zh) | 功率变换装置和电源装置 | |
| US20020024828A1 (en) | Inverter suitable for use with portable AC power supply unit | |
| AU2009228245A1 (en) | DC bus voltage harmonics reduction | |
| CN110165924B (zh) | 一种单相pwm整流器的改进无差拍控制方法 | |
| JP2004320985A (ja) | モータ駆動用インバータ制御装置および空気調和機 | |
| US20070189045A1 (en) | Power system having a voltage regulator with a notch filter | |
| US5050057A (en) | Power source apparatus | |
| JP2019062665A (ja) | 交流−直流変換装置 | |
| JP2016063610A (ja) | 電力変換装置 | |
| KR100707081B1 (ko) | 순시전류 제어장치 및 방법 | |
| Mallik et al. | Minimum inrush start-up control of a single-phase interleaved totem-pole PFC rectifier | |
| JP6837576B2 (ja) | 電力変換装置 | |
| KR20140102183A (ko) | 정류 장치 및 그 제어 방법 | |
| JP2002084743A (ja) | スイッチング電源装置 | |
| JPH07213067A (ja) | Ｐｗｍコンバータの制御回路 | |
| JP2004120820A (ja) | 電力変換装置 | |
| JPH1132435A (ja) | 電力変換装置 | |
| JP3399288B2 (ja) | サイリスタ変換装置 | |
| JP3580089B2 (ja) | ダイオード整流回路 | |
| Le et al. | Current THD reduction for grid-connected inverter operating in discontinuous current mode | |
| JP3218349B2 (ja) | コンバーターの補償方法 | |
| JPH0487572A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |