JP5348370B2 - 電圧検出器のオフセット及びゲイン調整方法 - Google Patents

電圧検出器のオフセット及びゲイン調整方法 Download PDF

Info

Publication number
JP5348370B2
JP5348370B2 JP2008097895A JP2008097895A JP5348370B2 JP 5348370 B2 JP5348370 B2 JP 5348370B2 JP 2008097895 A JP2008097895 A JP 2008097895A JP 2008097895 A JP2008097895 A JP 2008097895A JP 5348370 B2 JP5348370 B2 JP 5348370B2
Authority
JP
Japan
Prior art keywords
voltage
phase
offset
output
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008097895A
Other languages
English (en)
Other versions
JP2009254093A (ja
Inventor
章弘 小高
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008097895A priority Critical patent/JP5348370B2/ja
Publication of JP2009254093A publication Critical patent/JP2009254093A/ja
Application granted granted Critical
Publication of JP5348370B2 publication Critical patent/JP5348370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力変換器の各相出力電圧を検出するための電圧検出器が有するオフセット(オフセット電圧ともいう)及び検出ゲイン誤差を補正するオフセット及びゲイン調整方法に関するものである。
下記の非特許文献1には、図4に示すように、電力変換器の直流回路の負極電位を基準として各相出力電圧を検出し、そのアナログ量をディジタル量に変換する方法が記載されている。なお、図4において、11,12は電力変換器の一相分の上下アームを構成する半導体スイッチング素子、13,14は環流ダイオード、20は平滑コンデンサである。
上記回路において、電力変換器の直流回路の負極電位を基準として出力電圧Voを検出することで、例えば3相電力変換器の中性点を基準として検出する場合に比べて中性点電位の変動が少なく、電力変換器のコモンモードノイズの影響を受けにくくなる等の利点が得られる。
なお、本発明は電圧検出器の及びオフセット及びゲインを調整する方法に関するものであり、非特許文献1に記載されているアナログ量をディジタル量に変換する方法は本発明と直接的には関係しないため、説明を省略する。
杉本英彦,田中伸幸,「3相電圧形PWMインバータの出力電圧検出回路の開発」,平成17年電気学会産業応用部門大会論文集,I−415〜I−418
さて、電圧検出値にオフセット電圧や検出ゲイン誤差が含まれると、電力変換器の制御性能を著しく低下させる。
しかしながら、非特許文献1には、電圧検出器のオフセット電圧や検出ゲイン誤差を補正する自動補正手段は特に開示されていない。仮に、装置の製造者がユーザに装置を提供する段階で、測定器を用いた測定等に基づいてオフセット電圧や検出ゲイン誤差を最適に補正したとしても、それらは、電圧検出器を構成する部品の温度特性等により、電力変換器が設置される状況に応じて変動してしまう。
このため従来では、温度変化等の影響を受けない高精度の部品を電圧検出器に用いることでオフセット電圧や検出ゲイン誤差を低減する方法が採られているが、これらの部品は概して高価であるため、装置の低価格化の妨げとなっていた。
そこで、本発明の解決課題は、電圧検出器やこれを用いた電力変換器の高価格化を招くことなく電圧検出器のオフセット電圧や検出ゲイン誤差を補正可能としたオフセット及びゲイン調整方法を提供することにある。
上記課題を解決するため、請求項1に係る発明は、直流を多相交流に変換する電力変換器の出力電圧を、前記電力変換器の直流回路の負極電位を基準として検出する電圧検出器において、
前記電力変換器の全ての出力相から前記負極電位を同時に出力した状態で、前記電圧検出器により前記電力変換器の各相の出力電圧を検出してこれらの出力電圧検出値から各相のオフセット電圧を求め、
次に、前記電力変換器の全ての出力相から前記直流回路の正極電位を同時に出力した状態で、前記電圧検出器により前記電力変換器の各相の出力電圧を検出し、これらの出力電圧検出値から各相の前記オフセット電圧をそれぞれ減算して各相のオフセット補償電圧を求めると共に、各相のオフセット補償電圧の平均値を求め、
前記平均値を各相のオフセット補償電圧によりそれぞれ除算して前記電圧検出器の各相のゲイン補正値を演算し、
前記電圧検出器による各相の出力電圧検出値を、前記各相のオフセット電圧及びゲイン補正値を用いて補正するものである。
請求項2に係る発明は、請求項1に記載した電圧検出器のオフセット及びゲイン調整方法において、
前記オフセット電圧として、一定期間にわたり複数回検出した出力電圧検出値の平均値またはこれらの出力電圧検出値をローパスフィルタにより濾過した値を用い、かつ、前記オフセット補償電圧として、一定期間にわたり複数回検出したオフセット補償電圧の平均値またはこれらのオフセット補償電圧をローパスフィルタにより濾過した値を用いるものである。
本発明によれば、電力変換器を構成する下アームのスイッチング素子または上アームのスイッチング素子を全てオンさせた時の出力電圧検出値に基づいて、演算により電圧検出器のオフセット電圧及びゲイン補正値を求めることができる。これらのオフセット電圧及びゲイン補正値を用いて実際の出力電圧検出値を補正することにより、誤差の少ない出力電圧検出値に基づく電力変換器の運転が可能になる。このため、温度特性に優れた高精度かつ高価な部品を電圧検出器に用いる必要がなくなり、装置全体の低価格化を図ることができる。
以下、図に沿って本説明の実施形態を説明する。
まず、一例として、電力変換器が、図3に示す如く半導体スイッチ31〜36及び直流電源40からなる3相PWMインバータ50である場合について、文献1に記載されているように電力変換器の直流回路の負極電位を基準として各相出力電圧を検出する場合のゲイン及びオフセット(オフセット電圧ともいう)を以下に検討する。
3相PWMインバータ50の各相出力電圧をそれぞれV,V,Vとし、また、直流回路の負極電位を基準に測定した各相電圧検出値をそれぞれ、Vundet,Vvndet,Vwndetとする。
この時、電圧検出時のゲイン誤差やオフセット電圧がないものとすれば、各相の出力電圧検出値は直流回路の負極電位を基準に測定されるので、数式1〜数式3のようになる。ただし、これらの数式において、Eはインバータ50の直流回路の電圧である。
[数式1]
undet=(V+E/2)
[数式2]
vndet=(V+E/2)
[数式3]
wndet=(V+E/2)
ここで、インバータ50の出力にゼロ相分がないとすれば、数式4が成立する。
[数式4]
+V+V=0
このため、数式5〜数式7により、各相出力電圧検出値Vundet,Vvndet,Vwndetに基づいて各相電圧V’,V’,V’を演算し、これらのV’,V’,V’を用いてインバータ50の制御を行っている。
[数式5]
’=(2×Vundet−Vvndet−Vwndet)/3=V
[数式6]
’=(2×Vvndet−Vwndet−Vundet)/3=V
[数式7]
’=(2×Vwndet−Vundet−Vvndet)/3=V
しかしながら、実際には、電圧検出器を構成する部品の特性により、各相出力電圧の検出ゲインに誤差が生じたり、電圧検出値にオフセットが重畳される。これらの検出ゲイン及びオフセットを考慮した場合、インバータ50の直流回路の負極電位を基準に測定した各相の出力電圧検出値は、数式8〜数式10のようになる。
[数式8]
undet=K×(V+E/2)+Vunoff
[数式9]
vndet=K×(V+E/2)+Vvnoff
[数式10]
wndet=K×(V+E/2)+Vwnoff
ただし、K,K,Kは各相の電圧検出器の検出ゲイン、Vunoff,Vvnoff,Vwnoffはオフセット電圧である。
これらの出力電圧検出値Vundet,Vvndet,Vwndetに基づいて各相電圧V’,V’,V’を前記数式5〜数式7により演算すると、以下の数式11〜数式13のようになり、真の3相電圧V,V,Vとは異なった値となる。
[数式11]
’=(2×Vundet−Vvndet−Vwndet)/3
=[{(2×K×V)−(K×V)−(K×V)}+{(2×K−K−K)×E/2}+{(2×Vunoff)−Vvnoff−Vwnoff)}]/3
[数式12]
’=(2×Vvndet−Vwndet−Vundet)/3
=[{(2×K×V)−(K×V)−(K×V)}+{(2×K−K−K)×E/2}+{(2×Vvnoff)−Vwnoff−Vunoff)}]/3
[数式13]
’=(2×Vwndet−Vundet−Vvndet)/3
=[{(2×K×V)−(K×V)−(K×V)}+{(2×K−K−K)×E/2}+{(2×Vwnoff)−Vunoff−Vvnoff)}]/3
ここで、数式11〜数式13について考えてみると、本来検出されるべき交流成分のほかに、数式11〜数式13の右辺[ ]内の第3項より、電圧検出器自身のオフセット電圧Vunoff,Vvnoff,Vwnoffも検出され、更にこれらに加えて、数式11〜数式13の右辺[ ]内の第2項より、各相の検出ゲインK,K,Kのバラツキによって本来キャンセルされるはずの直流成分Eがキャンセルされずに検出されることが分かる。また、数式11〜数式13の右辺[ ]内の第1項より、各相の検出ゲインK,K,Kのバラツキによって各相の交流成分についても相ごとの検出ゲイン誤差が生ずることになる。
以上の点を踏まえて、本発明の第1実施形態では、図1に示すようなフローチャートに従い、アナログ量から変換したディジタル量の出力電圧検出値を基に、ソフトウェアにより電圧検出器のオフセット電圧及びゲイン補正値を演算し、これらを用いて実際の出力電圧検出値を補正するようにした。
図1において、まず、オフセット電圧を検出するに当たり、図3の3相PWMインバータ50の全相の下アームスイッチ32,34,36を一定期間オンする(ステップS1)。この時、3相全ての出力電圧値が直流回路の負極電位とほぼ等しくなるので、各相の出力電圧検出値をオフセット電圧Vunoff,Vvnoff,Vwnoffとする(ステップS2,S3)。
次いで、図3の3相PWMインバータ50の全相の上アームスイッチ31,33,35を一定期間オンし、インバータ50の3相全てから直流回路の正極電位を出力させる(ステップS4)。この状態で3相の出力電圧を検出し、これらの出力電圧検出値Vundet,Vvndet,Vwndetから前記オフセット電圧Vunoff,Vvnoff,Vwnoffをそれぞれ減算してオフセット補償を行った値(オフセット補償電圧という)の、ある基準電圧VREFに対する比率を以下の数式14〜数式16により演算し、その結果をゲイン補正値Kucomp,Kvcomp,Kwcompとする(ステップS5)。
[数式14]
ucomp=VREF/(Vundet−Vunoff
[数式15]
vcomp=VREF/(Vvndet−Vvnoff
[数式16]
wcomp=VREF/(Vwndet−Vwnoff
これにより、3相の全相が同一の電圧(基準電圧VREF)を出力している際に、各相の出力電圧検出値が同一になるようなゲイン補正値Kucomp,Kvcomp,Kwcompを計算することができる。
上記により計算したオフセット電圧及びゲイン補正値に基づいてインバータ50が通常の運転をする際には、以下の数式17〜19により求めた電圧Vundet’,Vvndet’,Vwndet’を各相の出力電圧検出値として用いる。
[数式17]
undet’=Kucomp×(Vundet−Vunoff
[数式18]
vndet’=Kvcomp×(Vvndet−Vvnoff
[数式19]
wndet’=Kwcomp×(Vwndet−Vwnoff
すなわち、上記のVundet’,Vvndet’,Vwndet’を数式5〜数式7における各相の出力電圧検出値Vundet,Vvndet,Vwndetの代わりに代入することにより各相電圧V’,V’,V’を計算し、インバータ50を制御する。
なお、基準電圧VREFは、以下の数式20のようにオフセット補償電圧(Vundet−Vunoff),(Vvndet−Vvnoff),(Vwndet−Vwnoff)の平均値として与えても良いし、別途、3相PWMインバータ50の直流回路の電圧を検出するために直流電圧検出回路を設け、インバータ50が直流電圧を出力している際の直流電圧検出回路による電圧検出値を用いても良い。
[数式20]
REF={(Vundet−Vunoff)+(Vvndet−Vvnoff)+(Vwndet−Vwnoff)}/3
次に、図2は、本発明の第2実施形態を示すフローチャートである。
第1実施形態に係る図1と異なる点は、一定期間にわたり複数回検出した値の平均値を用いて、オフセット及びゲイン補正値を求める点である。例えば、3相PWMインバータ50の全相の下アームスイッチがオンした状態において、直流回路の負極電位を基準として各相の出力電圧を測定すると、各相の出力電位が安定せずに測定電圧が変動する場合や、検出ノイズ等に起因してオフセット電圧やゲイン補正値を正確に演算できない場合がある。
そこで、第2実施形態では、前記同様に3相PWMインバータ50の全相の下アームスイッチ32,34,36を一定期間オンし(ステップS11)、その状態で出力電圧を検出して記憶する動作を規定数に達するまで複数回繰り返す(ステップS12,S13)。その後、複数の出力電圧検出値の平均値を求めることにより、電圧の変動成分やノイズ成分を除去したオフセット電圧Vunoff,Vvnoff,Vwnoffを演算する(ステップS14)。
次に、前記同様に3相PWMインバータ50の全相の上アームスイッチ31,33,35を一定時間オンする(ステップS15)。この状態で3相の出力電圧を検出し、これらの出力電圧検出値Vundet,Vvndet,Vwndetから前記オフセット電圧Vunoff,Vvnoff,Vwnoffをそれぞれ減算してオフセット補償を行い、こうして得たオフセット補償電圧(Vundet−Vunoff),(Vvndet−Vvnoff),(Vwndet−Vwnoff)を記憶する動作を規定数に達するまで複数回繰り返す(ステップS16,S17)。
その後、オフセット補償電圧(Vundet−Vunoff),(Vvndet−Vvnoff),(Vwndet−Vwnoff)のそれぞれについて平均値を演算し(ステップS18)、これらの平均値を用いて、数式14〜数式17によりゲイン補正値Kucomp,Kvcomp,Kwcompを演算する。
なお、この第2実施形態では、出力電圧検出値の平均値を用いてオフセット電圧を求めると共に、オフセット補償電圧(Vundet−Vunoff),(Vvndet−Vvnoff),(Vwndet−Vwnoff)の平均値を用いてゲイン補正値を計算しているが、このように平均値を用いるのではなく、出力電圧検出値やオフセット補償電圧をローパスフィルタにより濾過した値を用いてオフセット電圧及びゲイン補正値を計算しても良い。更には、出力電圧検出値をローパスフィルタにより濾過した値の平均値をとってオフセット電圧を求めるというように、両者を組み合わせてもよい。
本発明の第1実施形態を示すフローチャートである。 本発明の第2実施形態を示すフローチャートである。 3相PWMインバータの主回路構成図である。 非特許文献1に記載された出力電圧の検出原理を示す回路図である。
符号の説明
11,12:半導体スイッチング素子
13,14:環流ダイオード
20:平滑コンデンサ
31〜36:半導体スイッチ
40:直流電源
50:3相PWMインバータ

Claims (2)

  1. 直流を多相交流に変換する電力変換器の出力電圧を、前記電力変換器の直流回路の負極電位を基準として検出する電圧検出器において、
    前記電力変換器の全ての出力相から前記負極電位を同時に出力した状態で、前記電圧検出器により前記電力変換器の各相の出力電圧を検出してこれらの出力電圧検出値から各相のオフセット電圧を求め、
    次に、前記電力変換器の全ての出力相から前記直流回路の正極電位を同時に出力した状態で、前記電圧検出器により前記電力変換器の各相の出力電圧を検出し、これらの出力電圧検出値から各相の前記オフセット電圧をそれぞれ減算して各相のオフセット補償電圧を求めると共に、各相のオフセット補償電圧の平均値を求め、
    前記平均値を各相のオフセット補償電圧によりそれぞれ除算して前記電圧検出器の各相のゲイン補正値を演算し、
    前記電圧検出器による各相の出力電圧検出値を、前記各相のオフセット電圧及びゲイン補正値を用いて補正することを特徴とする電圧検出器のオフセット及びゲイン調整方法。
  2. 請求項1に記載した電圧検出器のオフセット及びゲイン調整方法において、
    前記オフセット電圧として、一定期間にわたり複数回検出した出力電圧検出値の平均値またはこれらの出力電圧検出値をローパスフィルタにより濾過した値を用い、かつ、前記オフセット補償電圧として、一定期間にわたり複数回検出したオフセット補償電圧の平均値またはこれらのオフセット補償電圧をローパスフィルタにより濾過した値を用いることを特徴とする電圧検出器のオフセット及びゲイン調整方法。
JP2008097895A 2008-04-04 2008-04-04 電圧検出器のオフセット及びゲイン調整方法 Expired - Fee Related JP5348370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008097895A JP5348370B2 (ja) 2008-04-04 2008-04-04 電圧検出器のオフセット及びゲイン調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097895A JP5348370B2 (ja) 2008-04-04 2008-04-04 電圧検出器のオフセット及びゲイン調整方法

Publications (2)

Publication Number Publication Date
JP2009254093A JP2009254093A (ja) 2009-10-29
JP5348370B2 true JP5348370B2 (ja) 2013-11-20

Family

ID=41314231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097895A Expired - Fee Related JP5348370B2 (ja) 2008-04-04 2008-04-04 電圧検出器のオフセット及びゲイン調整方法

Country Status (1)

Country Link
JP (1) JP5348370B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101622461B1 (ko) * 2014-05-13 2016-05-18 엘에스산전 주식회사 계기용 변압기의 편차 보상 방법
KR101578292B1 (ko) * 2014-05-13 2015-12-16 엘에스산전 주식회사 계기용 변압기의 편차 보상 방법
KR101529146B1 (ko) * 2014-05-13 2015-06-16 엘에스산전 주식회사 계기용 변압기의 편차 보상 방법
CN108541354B (zh) * 2016-06-10 2020-03-24 株式会社日立产机系统 电力转换器
JP7551582B2 (ja) 2021-09-10 2024-09-17 住友重機械工業株式会社 インバータ装置、インバータ装置のオフセット電圧測定方法、インバータ装置のオフセット電圧測定プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3108964B2 (ja) * 1991-11-26 2000-11-13 株式会社日立製作所 モータ制御装置
JPH07243873A (ja) * 1994-03-04 1995-09-19 Fuji Electric Co Ltd 無停電電源装置の計測表示器の校正方法
TW312759B (ja) * 1995-09-27 1997-08-11 Mitsubishi Electric Corp
JP4338483B2 (ja) * 2003-09-09 2009-10-07 株式会社豊田中央研究所 インバータ出力電流測定装置
JP2009027900A (ja) * 2007-07-24 2009-02-05 Yaskawa Electric Corp インバータの出力電圧検出誤差補正方法および誤差補正回路

Also Published As

Publication number Publication date
JP2009254093A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4082438B2 (ja) 電流制御形電力変換装置
KR100789441B1 (ko) 인버터의 전류 검출 장치 및 방법
JP6323635B1 (ja) 並列電源装置
JP5348370B2 (ja) 電圧検出器のオフセット及びゲイン調整方法
JP6126081B2 (ja) サイリスタ起動装置
JP5132848B1 (ja) 電力変換装置
JP4069741B2 (ja) パルス幅変調方法および電力変換器
JP6274287B1 (ja) 電流推定装置
JP5189627B2 (ja) 電力変換装置
JP5131467B2 (ja) 電力変換器の制御装置
JP4375539B2 (ja) オフセット補償回路、電動機制御装置、およびオフセット補償方法
JP4670867B2 (ja) 電流制御形電力変換装置
JP6661423B2 (ja) 電動機駆動装置
JP2009027900A (ja) インバータの出力電圧検出誤差補正方法および誤差補正回路
JP2009177301A (ja) アナログ/ディジタル変換装置
JP6543770B2 (ja) 電力変換器
JP2012257358A (ja) インバータ制御方法及びモータ制御方法
JP2016039744A (ja) インバータの出力電圧制御装置とインバータの出力電圧制御方法
JP2008263759A (ja) 偏磁抑制制御装置
JP2009089555A (ja) 交流直流変換装置
JP7378630B2 (ja) 電動機制御装置
JP2005162462A (ja) エレベータの制御装置
JP4799307B2 (ja) 電力測定装置
JP2008295135A (ja) 電力変換装置
JP2023027569A (ja) 電流センサ

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Ref document number: 5348370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees