JP2009177301A - アナログ/ディジタル変換装置 - Google Patents
アナログ/ディジタル変換装置 Download PDFInfo
- Publication number
- JP2009177301A JP2009177301A JP2008011363A JP2008011363A JP2009177301A JP 2009177301 A JP2009177301 A JP 2009177301A JP 2008011363 A JP2008011363 A JP 2008011363A JP 2008011363 A JP2008011363 A JP 2008011363A JP 2009177301 A JP2009177301 A JP 2009177301A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- value
- digital conversion
- detection value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】3相交流電圧または交流電流の第1〜第3のアナログ検出値にそれぞれ同一の直流量を加算する手段と、前記直流量加算後の第1〜第3のアナログ検出値を第1〜第3のディジタル検出値に変換する片極性のA/D変換器33と、第1のA/D変換値を(2×第1のディジタル検出値−第2のディジタル検出値−第3のディジタル検出値)/3により演算し、第3のA/D変換値を(2×第3のディジタル検出値−第1のディジタル検出値−第2のディジタル検出値)/3により演算し、第2のA/D変換値を(−第1のアナログ/ディジタル変換値−第3のアナログ/ディジタル変換値)により演算する手段(ソフトウェア)と、を備える。
【選択図】図1
Description
図5において、1は負荷としての誘導電動機、2は半導体スイッチング素子からなるインバータ部、3は平滑コンデンサ、4は3相交流電圧を直流電圧に変換する整流回路、20は中点電位検出回路、30〜32は3相各相の出力電圧検出用絶縁回路(絶縁アンプ)、27〜29は減算器、24〜26は補正電圧演算回路(係数器)、21〜23は加算器、5〜7はインバータ部2の半導体スイッチング素子に対する駆動信号を生成する駆動回路である。
すなわち、アナログ量である正負の電圧検出値に予め直流のバイアス電圧Vbiasを加算して全ての電圧検出値を正の値に変換し、この値をA/D変換器によりA/D変換したうえでソフトウェアによって前記バイアス電圧Vbiasを減算することにより、インバータ部2の正負の出力電圧をディジタル量に変換している。
なお、40は、図5における平滑コンデンサ3及び整流回路4をまとめて示した直流電源である。
ここで、上記A/D変換器33は、正極性のアナログ電圧しかディジタル量に変換できないものとする。
ここで、PWMインバータが交流電動機の駆動等に用いられることを想定すると、交流電動機を低速で運転するような場合、すなわちインバータの出力電圧が低い場合には、オフセット電圧の真値に対する比率が相対的に大きくなり、交流電動機の制御性能を著しく悪化させるおそれがある。
このような不都合を回避するためには、バイアス電圧Vbiasの精度が高く、また、温度ドリフトが小さい電圧源を用意する必要が生じるが、この種の電圧源は一般に高価であることから、装置全体の低コスト化を妨げる原因となっていた。
第1〜第3のアナログ検出値にそれぞれ同一の直流量を加算する手段と、
前記直流量を加算して得た第1〜第3のアナログ検出値を第1〜第3のディジタル検出値に変換する前記アナログ/ディジタル変換手段と、
第1のアナログ/ディジタル変換値を、(2×第1のディジタル検出値−第2のディジタル検出値−第3のディジタル検出値)/3により演算し、
第3のアナログ/ディジタル変換値を、(2×第3のディジタル検出値−第1のディジタル検出値−第2のディジタル検出値)/3により演算し、
第2のアナログ/ディジタル変換値を、(−第1のアナログ/ディジタル変換値−第3のアナログ/ディジタル変換値)により演算する手段と、を備えたものである。
第1のアナログ/ディジタル変換値を、(2×第1のディジタル検出値−第2のディジタル検出値−第3のディジタル検出値)/3により演算し、
第2のアナログ/ディジタル変換値を、(2×第2のディジタル検出値−第1のディジタル検出値−第3のディジタル検出値)/3により演算し、
第3のアナログ/ディジタル変換値を、(2×第3のディジタル検出値−第1のディジタル検出値−第2のディジタル検出値)/3により演算する手段と、を備えたものである。
前記電力変換器の停止時に演算した第1〜第3のアナログ/ディジタル変換値を記憶しておき、これらのアナログ/ディジタル変換値を、前記電力変換器の運転時に演算した第1〜第3のアナログ/ディジタル変換値からそれぞれ減じて最終的な第1〜第3のアナログ/ディジタル変換値を求めるものである。
まず、図1は請求項1,3に係る本発明の第1実施形態を示す構成図であり、図6と同一の構成要素には同一の参照符号を付してある。
インバータ部2の出力電圧が3相平衡出力である場合には、
Vun+Vvn+Vwn=0
が成立するため、数式2の演算により、3相各相の出力電圧Vudet,Vvdet,Vwdetをバイアス電圧Vbiasの影響を受けずに検出することができる。
なお、図3では、ソフトウェアによる演算内容として図2と同様に数式4を用いているが、図1のように数式2を用いたり、数式3を用いても良い。
このため、第1〜第3実施形態ではバイアス電圧Vbiasの変動分ΔVbiasを補償することは可能であってもアナログ回路のオフセット量を補正することができず、インバータ等の高精度な制御を望む場合には、アナログ回路のオフセット量を無視することができない。
図4は請求項4に係る本発明の第4実施形態を示しており、インバータの運転が停止している時の出力電圧(図1〜図3における出力電圧検出値Vudet,Vvdet,Vwdet)を第1〜第3実施形態の何れかによって予め演算し、これらの値をVudet’’’,Vvdet’’’,Vwdet’’’として記憶しておく。
この実施形態によれば、アナログ回路のオフセットによる影響を低減できるため、必要以上に高価な低オフセットのアナログ回路を用いる必要がなくなるので、コストの低減を図ることができる。
20:中点電位検出回路
30,31,32:絶縁アンプ
33:A/D変換器
34:制御演算部
35〜37:加算手段
40:直流電源
50,51,52:抵抗
101〜104,108,109:係数
105〜107,110〜113:加減算手段
Claims (4)
- 3相の交流電圧または交流電流のアナログ検出値を、片極性のアナログ/ディジタル変換手段を用いてディジタル値に変換するアナログ/ディジタル変換装置において、
第1〜第3のアナログ検出値にそれぞれ同一の直流量を加算する手段と、
前記直流量を加算して得た第1〜第3のアナログ検出値を第1〜第3のディジタル検出値に変換する前記アナログ/ディジタル変換手段と、
第1のアナログ/ディジタル変換値を、(2×第1のディジタル検出値−第2のディジタル検出値−第3のディジタル検出値)/3により演算し、
第3のアナログ/ディジタル変換値を、(2×第3のディジタル検出値−第1のディジタル検出値−第2のディジタル検出値)/3により演算し、
第2のアナログ/ディジタル変換値を、(−第1のアナログ/ディジタル変換値−第3のアナログ/ディジタル変換値)により演算する手段と、
を備えたことを特徴とするアナログ/ディジタル変換装置。 - 3相の交流電圧または交流電流のアナログ検出値を、片極性のアナログ/ディジタル変換手段を用いてディジタル値に変換するアナログ/ディジタル変換装置において、
第1のアナログ/ディジタル変換値を、(2×第1のディジタル検出値−第2のディジタル検出値−第3のディジタル検出値)/3により演算し、
第2のアナログ/ディジタル変換値を、(2×第2のディジタル検出値−第1のディジタル検出値−第3のディジタル検出値)/3により演算し、
第3のアナログ/ディジタル変換値を、(2×第3のディジタル検出値−第1のディジタル検出値−第2のディジタル検出値)/3により演算する手段と、
を備えたことを特徴とするアナログ/ディジタル変換装置。 - 請求項1または2に記載したアナログ/ディジタル変換装置において、
3相の交流電圧または交流電流のアナログ検出値が、電力変換器の出力電圧または出力電流のアナログ検出値であることを特徴とするアナログ/ディジタル変換装置。 - 請求項3に記載したアナログ/ディジタル変換装置において、
前記電力変換器の停止時に演算した第1〜第3のアナログ/ディジタル変換値を記憶しておき、
これらのアナログ/ディジタル変換値を、前記電力変換器の運転時に演算した第1〜第3のアナログ/ディジタル変換値からそれぞれ減じて最終的な第1〜第3のアナログ/ディジタル変換値を求めることを特徴とするアナログ/ディジタル変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011363A JP4946886B2 (ja) | 2008-01-22 | 2008-01-22 | アナログ/ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011363A JP4946886B2 (ja) | 2008-01-22 | 2008-01-22 | アナログ/ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177301A true JP2009177301A (ja) | 2009-08-06 |
JP4946886B2 JP4946886B2 (ja) | 2012-06-06 |
Family
ID=41031975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008011363A Expired - Fee Related JP4946886B2 (ja) | 2008-01-22 | 2008-01-22 | アナログ/ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4946886B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513119A (ja) * | 2009-12-08 | 2013-04-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ドライバ回路における電圧測定を較正する方法および装置 |
JP2016161352A (ja) * | 2015-02-27 | 2016-09-05 | 富士通テン株式会社 | 劣化検出装置および劣化検出方法 |
US10161980B2 (en) | 2015-02-27 | 2018-12-25 | Fujitsu Ten Limited | Deterioration detecting apparatus and deterioration detecting method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05236794A (ja) * | 1992-02-21 | 1993-09-10 | Mitsubishi Electric Corp | パルス幅変調インバータの制御装置 |
-
2008
- 2008-01-22 JP JP2008011363A patent/JP4946886B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05236794A (ja) * | 1992-02-21 | 1993-09-10 | Mitsubishi Electric Corp | パルス幅変調インバータの制御装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513119A (ja) * | 2009-12-08 | 2013-04-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ドライバ回路における電圧測定を較正する方法および装置 |
JP2016161352A (ja) * | 2015-02-27 | 2016-09-05 | 富士通テン株式会社 | 劣化検出装置および劣化検出方法 |
US10161980B2 (en) | 2015-02-27 | 2018-12-25 | Fujitsu Ten Limited | Deterioration detecting apparatus and deterioration detecting method |
Also Published As
Publication number | Publication date |
---|---|
JP4946886B2 (ja) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6735827B2 (ja) | 電力変換装置 | |
JP4082438B2 (ja) | 電流制御形電力変換装置 | |
KR101684706B1 (ko) | 인버터의 출력 전류 왜곡 보상장치 | |
EP2020740A1 (en) | Power converter | |
JP5716408B2 (ja) | 電力変換装置 | |
JP2006025499A (ja) | モータ制御装置 | |
JP2009303283A (ja) | 電動機制御装置およびオフセット判定方法並びにオフセット補正方法 | |
JP4946886B2 (ja) | アナログ/ディジタル変換装置 | |
JP6579195B2 (ja) | 電力制御方法、及び、電力制御装置 | |
JP2009112143A (ja) | 3相交流モータ制御装置および3相交流モータ制御方法 | |
JP5146925B2 (ja) | 誘導電動機制御装置及びその電動機定数測定演算方法 | |
JP5550423B2 (ja) | 永久磁石同期電動機の制御装置 | |
JP5348370B2 (ja) | 電圧検出器のオフセット及びゲイン調整方法 | |
JP2010154726A (ja) | 電力変換器の制御方法 | |
JP4670867B2 (ja) | 電流制御形電力変換装置 | |
JP4708444B2 (ja) | 交流電動機の制御装置 | |
JP5408918B2 (ja) | モータの制御方法および制御装置 | |
JP2006033937A (ja) | 交流電動機の制御装置 | |
JP4549724B2 (ja) | エレベータ制御装置 | |
JPWO2017122490A1 (ja) | モータ制御システム | |
JP2006029938A (ja) | 電流オフセット補償回路 | |
JP4682521B2 (ja) | 誘導電動機の可変速制御装置 | |
JP4411848B2 (ja) | 入力フィルタを考慮したpwmコンバータおよびその制御方法並びに高調波抑制装置 | |
JP6410681B2 (ja) | 電力変換装置 | |
JP2005162462A (ja) | エレベータの制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20101115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4946886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |