JP2021129425A - 交流チョッパ回路の制御装置 - Google Patents
交流チョッパ回路の制御装置 Download PDFInfo
- Publication number
- JP2021129425A JP2021129425A JP2020022929A JP2020022929A JP2021129425A JP 2021129425 A JP2021129425 A JP 2021129425A JP 2020022929 A JP2020022929 A JP 2020022929A JP 2020022929 A JP2020022929 A JP 2020022929A JP 2021129425 A JP2021129425 A JP 2021129425A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- command value
- chopper circuit
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000284 extract Substances 0.000 claims abstract description 7
- 238000004364 calculation method Methods 0.000 claims description 41
- 238000001514 detection method Methods 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
(2)同期整流を適用している
(3)フィルタL(図1のリアクトル12a,12b)が小さい
(4)入力電流が小さい
(5)装置の交流側にフィルタとしてのコンデンサ(図1のコンデンサ15)が接続されている。
コンデンサと、上、下アームとして直列接続された一組の半導体スイッチング素子と、直列接続された一組のダイオードとを並列に接続し、前記一組の半導体スイッチング素子どうしの共通接続点と前記一組のダイオードどうしの共通接続点との間に単相の交流電源を接続した交流チョッパ回路の制御装置であって、
前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流指令値になるように制御する電流制御ブロックと、
基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算する出力電圧指令値演算ブロックと、
前記交流チョッパ回路の入力電流の無効電力が零になるようにフィードバックループを構成した位相指令値演算ブロックにより演算された位相指令値と、前記単相の交流電源の電圧を検出した交流電源電圧検出値、又は前記一組の半導体スイッチング素子のうち下アームに接続された半導体スイッチング素子の両端間電圧を検出した半導体スイッチング素子電圧検出値、又は前記出力電圧指令値演算ブロックで演算された1演算周期前の出力電圧指令値から求めた電圧位相との偏差に基づいて、前記単相の交流電源の電圧に同期した位相信号を演算するPLLブロックと、
前記PLLブロックで演算された位相信号、前記出力電圧指令値演算部で演算された出力電圧指令値およびキャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成するPWM変調ブロックと、
を備えたことを特徴とする。
前記PLLブロックの位相指令値演算ブロックは、
前記PLLブロックで演算された位相信号θを入力とし、交流電源電圧に対して90deg位相のずれた正弦波sinθを出力する正弦値テーブルと、
前記交流チョッパ回路の入力電流と前記正弦波sinθを乗算する乗算器と、
前記乗算器の出力から直流成分を抽出する低域通過フィルタと、
前記低域通過フィルタの出力を比例積分演算により増幅するPIアンプとを有し、
前記PIアンプの出力を位相指令値として出力することを特徴としている。
前記PLLブロックの位相指令値演算ブロックは、
前記PLLブロックで演算された位相信号θを入力とし、交流電源電圧に対して90deg位相のずれた正弦波sinθを出力する正弦値テーブルと、
前記交流チョッパ回路の入力電流と前記正弦波sinθを乗算する乗算器と、
前記乗算器の出力から直流成分を抽出する低域通過フィルタと、
前記低域通過フィルタの出力を比例積分演算により増幅するPIアンプと、
運転により前記位相指令値演算ブロックのフィードバックループが有効となっているときの前記PIアンプの出力を位相指令値として出力するか、又は運転時に記憶しておいたPIアンプの出力値を固定の位相指令値として出力するかを切り替える手段と、を備えたことを特徴とする。
前記PLLブロックの位相指令値演算ブロックは、
前記交流チョッパ回路の入力電流振幅指令値と交流側インダクタンス値の積に比例した値を、前記位相指令値に加算して位相指令値を補正することを特徴としている。
(2)請求項3に記載の発明によれば、例えば通常運転時の位相指令値には、試運転時に記憶しておいた固定の位相指令値を用いることができるので、装置の安定性が向上し、運転開始直後から電流の異常波形を抑制することができる。
(3)請求項4に記載の発明によれば、入力電流振幅が変化しても常に電流の異常波形を抑制することができる。
12a,12b…リアクトル
13a,13b…ダイオード
14,15…コンデンサ
16…計器用変圧器
17,18…抵抗
21,55,103…LPF
22,32,34,51,54,61,62,65,66,102,106…乗算器
23,56,64,67,69,70,73…減算器
24…Pアンプ
31…余弦値テーブル
33…除算器
35…バッファ
50…PLLブロック
52,53,71,105…スイッチ
57,104…PIアンプ
58…積分器
59,101…正弦値テーブル
63,68,107…加算器
Claims (4)
- コンデンサと、上、下アームとして直列接続された一組の半導体スイッチング素子と、直列接続された一組のダイオードとを並列に接続し、前記一組の半導体スイッチング素子どうしの共通接続点と前記一組のダイオードどうしの共通接続点との間に単相の交流電源を接続した交流チョッパ回路の制御装置であって、
前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流指令値になるように制御する電流制御ブロックと、
基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算する出力電圧指令値演算ブロックと、
前記交流チョッパ回路の入力電流の無効電力が零になるようにフィードバックループを構成した位相指令値演算ブロックにより演算された位相指令値と、前記単相の交流電源の電圧を検出した交流電源電圧検出値、又は前記一組の半導体スイッチング素子のうち下アームに接続された半導体スイッチング素子の両端間電圧を検出した半導体スイッチング素子電圧検出値、又は前記出力電圧指令値演算ブロックで演算された1演算周期前の出力電圧指令値から求めた電圧位相との偏差に基づいて、前記単相の交流電源の電圧に同期した位相信号を演算するPLLブロックと、
前記PLLブロックで演算された位相信号、前記出力電圧指令値演算部で演算された出力電圧指令値およびキャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成するPWM変調ブロックと、
を備えたことを特徴とする交流チョッパ回路の制御装置。 - 前記PLLブロックの位相指令値演算ブロックは、
前記PLLブロックで演算された位相信号θを入力とし、交流電源電圧に対して90deg位相のずれた正弦波sinθを出力する正弦値テーブルと、
前記交流チョッパ回路の入力電流と前記正弦波sinθを乗算する乗算器と、
前記乗算器の出力から直流成分を抽出する低域通過フィルタと、
前記低域通過フィルタの出力を比例積分演算により増幅するPIアンプとを有し、
前記PIアンプの出力を位相指令値として出力することを特徴とする請求項1に記載の交流チョッパ回路の制御装置。 - 前記PLLブロックの位相指令値演算ブロックは、
前記PLLブロックで演算された位相信号θを入力とし、交流電源電圧に対して90deg位相のずれた正弦波sinθを出力する正弦値テーブルと、
前記交流チョッパ回路の入力電流と前記正弦波sinθを乗算する乗算器と、
前記乗算器の出力から直流成分を抽出する低域通過フィルタと、
前記低域通過フィルタの出力を比例積分演算により増幅するPIアンプと、
運転により前記位相指令値演算ブロックのフィードバックループが有効となっているときの前記PIアンプの出力を位相指令値として出力するか、又は運転時に記憶しておいたPIアンプの出力値を固定の位相指令値として出力するかを切り替える手段と、を備えたことを特徴とする請求項1に記載の交流チョッパ回路の制御装置。 - 前記PLLブロックの位相指令値演算ブロックは、
前記交流チョッパ回路の入力電流振幅指令値と交流側インダクタンス値の積に比例した値を、前記位相指令値に加算して位相指令値を補正することを特徴とする請求項2又は3に記載の交流チョッパ回路の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020022929A JP2021129425A (ja) | 2020-02-14 | 2020-02-14 | 交流チョッパ回路の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020022929A JP2021129425A (ja) | 2020-02-14 | 2020-02-14 | 交流チョッパ回路の制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021129425A true JP2021129425A (ja) | 2021-09-02 |
Family
ID=77489140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020022929A Pending JP2021129425A (ja) | 2020-02-14 | 2020-02-14 | 交流チョッパ回路の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021129425A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09201058A (ja) * | 1996-01-12 | 1997-07-31 | Fuji Electric Co Ltd | Ac/dc変換装置 |
JPH10337032A (ja) * | 1997-05-30 | 1998-12-18 | Takaoka Electric Mfg Co Ltd | 汎用インバータ用整流回路 |
JP2001045763A (ja) * | 1999-05-26 | 2001-02-16 | Matsushita Electric Ind Co Ltd | コンバータ回路 |
JP6569839B1 (ja) * | 2018-12-03 | 2019-09-04 | 三菱電機株式会社 | 電力変換装置 |
-
2020
- 2020-02-14 JP JP2020022929A patent/JP2021129425A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09201058A (ja) * | 1996-01-12 | 1997-07-31 | Fuji Electric Co Ltd | Ac/dc変換装置 |
JPH10337032A (ja) * | 1997-05-30 | 1998-12-18 | Takaoka Electric Mfg Co Ltd | 汎用インバータ用整流回路 |
JP2001045763A (ja) * | 1999-05-26 | 2001-02-16 | Matsushita Electric Ind Co Ltd | コンバータ回路 |
JP6569839B1 (ja) * | 2018-12-03 | 2019-09-04 | 三菱電機株式会社 | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6295782B2 (ja) | 電力変換装置、発電システム、制御装置および電力変換方法 | |
US8670257B2 (en) | Power conversion apparatus | |
US6771522B2 (en) | Inverter parallel operation system | |
JP3123079B2 (ja) | Pwm制御変換器の制御装置 | |
JPS6137864B2 (ja) | ||
US7778053B2 (en) | Power system having a voltage regulator with a notch filter | |
US20130088903A1 (en) | Control architecture for a multi-level active rectifier | |
JP2016025680A (ja) | 不平衡補償装置 | |
JP2009124836A (ja) | 無停電電源システムの制御装置 | |
US4692855A (en) | Constant voltage and frequency type PWM inverter with minimum output distortion | |
Davoodnezhad et al. | A fully digital hysteresis current controller for current regulation of grid connected PV inverters | |
JP4614439B2 (ja) | 無停電電源装置及びその入力電流制御方法 | |
US20230208137A1 (en) | Devices and methods for improving a grid synchronization of unidirectional power converters | |
JP2021129425A (ja) | 交流チョッパ回路の制御装置 | |
US10992240B2 (en) | Power conversion device | |
JP4971758B2 (ja) | 電力変換装置 | |
JPH09154280A (ja) | Pwmコンバータの制御装置 | |
JP2004120820A (ja) | 電力変換装置 | |
US10516342B1 (en) | Three arm rectifier and inverter circuit | |
JP7306315B2 (ja) | 交流チョッパ回路の制御装置及び交流チョッパ回路の制御方法 | |
JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
JP3827286B2 (ja) | 電力変換装置 | |
JP2781602B2 (ja) | 電力変換器の制御装置及びそのシステム | |
JP5140618B2 (ja) | 三相電力変換装置 | |
JP7183445B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240112 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240123 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20240329 |