JP5709837B2 - 液晶素子及び液晶素子の製造方法 - Google Patents

Description

本発明は、液晶表示装置や空間光変調装置等に用いられる液晶素子及びその製造方法に関し、特に、加工用や光ピンセットなど光マニュピレーションに用いるレーザ光制御や光通信に適した液晶素子の液晶を封止するシールに関するものである。

従来の液晶素子では、一対の基板間を樹脂で結合し、この樹脂と基板で囲まれた空間内に、注入口から液晶を注入し封止することにより、液晶セルを形成している。この樹脂からなるシール材で液晶層を基板間に保持する構成にあっては、樹脂が防湿性を有しないために、液晶層内に水分が浸透しやすく、また、シール材硬化時に残留した重合残りの樹脂とシール材に接触した液晶材料が特に高温下で相溶し、液晶層に溶出することもあり、液晶の配向不良や比抵抗の低下等、液晶素子の特性が劣化する問題があった。
特に、光通信に用いられる空間光変調装置等は、高温高湿の環境下に於ける耐久性が厳しく要求され、ＭＥＭＳ等に対し、機械的可動部のない利点を有する液晶素子を組み込むためには、この高温高湿の環境に対する耐久性の向上を図ることが必須であった。したがって、シール材を樹脂でなく、無機材で構成する液晶素子が提案されている（特許文献１参照）。
図３２は、従来の液晶素子を説明するための図である。
図３２に示すように、液晶素子６００は、対向して配置された一対の基板６１０、６２０間に液晶層６５０が挟持された液晶素子である。素子基板６１０と対向基板６２０の間は、液晶層６５０を囲む枠状部６８０の上面６８０ａのシール部により貼り合わされている。シール部は、対向基板６２０の内面側に一体で形成された枠状部６８０と、枠状部６８０に対向する側の素子基板６１０の接触面とが、表面活性化処理後、真空雰囲気中で直接接合されたことにより形成されている。
したがって、基板間に液晶層を形成する枠状部６８０が、従来技術の樹脂でなく、対向基板６２０から形成される無機材であり、表面活性化処理により素子基板６１０と直接接合する構成であるから、防湿性が高く、液晶層への水分の浸入を防止し、液晶の特性低下を生じることがなく、耐久性のある液晶素子の提供が可能である。
図３３は、他の従来の液晶素子を説明するための図である。
図３３に示すように、デバイス７１０と蓋７２０に表面活性化処理を行って直接接合するものが提案されている（特許文献２参照）。デバイス７１０と蓋７２０を接合するために、デバイス７１０の接合面には、接合部として輪郭上に１μｍ以上の厚さで金メッキ７３０が形成されている。また、蓋７２０の接合面には、金薄膜７４０がスパッタリング又はフラッシュメッキにより形成されている。なお、金厚膜メッキ７３０と金薄膜７４０側を逆に形成しても良い。ウェハー接合装置の真空チャンバー内で、デバイス７１０と蓋７２０の金表面をＡｒプラズマのエッチング処理により表面活性化処理をおこなった後、デバイス７１０と蓋７２０を接触し、加圧して接合する。
図３４は、更に他の従来の液晶素子を説明するための図である。
図３４に示すように、２枚のプレート８１０及び８２０を対向配置させ、枠体８３０を挟んで２枚のプレートを減圧雰囲気中で加圧することによって、２枚のプレートが枠体８３０を介して気密に封着されている液晶表示装置８００が提案されている（特許文献３参照）。なお、プレート８２０と予めフリットガラス８３１で接合されている枠体８３０と、プレート８２０に配置されている封着剤８４０とが接合することによって、２枚のプレートが組み立てられる。
また、接合前には、枠体８３０及び封着剤８４０の表面には表面活性化処理が施されている。また、枠体はガラスで構成されているが、金属で構成されていても良い。
特開２００７−１５５９８９号公報（第１頁、図２） 特開２００５−３１１２９８号公報（第３２頁、図２９） 特開２００８−１６３５３号公報（図３、図４）

特許文献１に示す液晶素子のシール部は、材質が石英からなる液晶基板の一方の面を、エッチングによってパターニングして、基板面より突出して形成するもので、硬質の材質どうしを表面活性化処理により接合しようとするものである。したがって、一対の基板の接合面は、平面度と面粗さがナノレベルの精度を要し、かつ真空中で接合することが必要で、実用化するには、非常に難しいものであった。
また、特許文献２に示す接合は、デバイスと蓋の接合面に金メッキ或いはスパッタの金薄膜を形成して、表面活性化処理を行い、真空中で加圧して接合するものである。しかしながら、特許文献２に示す接合は、特許文献１と同様に、シール幅全面における面どうしの接合は、接触したところしか接合できないから、接合面どうしの平面度に精度を必要とする。更に、接合の際には金表面の面に変形を促すための膨大な接合荷重を要していた。また、接合が目的であり、液晶パネルのように液晶層のような液体を封入することについては、考慮されておらず、液体を漏らさずに封入するのに必要なシール形状についても、開示されていない。さらに、真空中で加圧する必要があるため、製造工程が煩雑であった。
さらに、特許文献３に示す接合は、枠体の表面に表面活性化処理を施しているが、接合に封着剤８４０を利用しており、高温高湿の環境にあっても耐久性のある液晶素子を実現することは容易ではなかった。
本願に記載の液晶素子及び液晶素子の製造方法では、上記の課題を解決することを目的とする。
また、本願に記載の液晶素子及び液晶素子の製造方法では、常温大気中での加圧接合が容易な液晶素子を提供することを目的とする。
さらに、本願に記載の液晶素子及び液晶素子の製造方法では、高温高湿の環境にあっても耐久性のある液晶素子を実現することを目的とする。
液晶素子は、液晶層を封入するための枠状のシール領域を備えた第１の基板と、第１の基板に対向して設けられた第２の基板とを有し、第１の基板のシール領域には第２の基板と重ね合わせて接合する際に潰れて変形して金属結合するための金の枠状構造物が設けられ、第２の基板における金の枠状構造物に対向する部分には金の枠状構造物と金属結合するための金膜が配置されていることを特徴とする。
液晶素子では、金の枠状構造物は、少なくとも複数の金の壁状構造物を有することが好ましい。
液晶素子では、金の枠状構造物は、少なくとも一つの金の壁状構造物と金の柱状構造物とを有することが好ましい。
液晶素子では、金の枠状構造物は、金の壁状構造物内に複数の凹部を備えることが好ましい。
液晶素子では、第１の基板と金の枠状構造物との間、または第２の基板と金膜との間に、無機スペーサ材を有することが好ましい。
液晶素子では、無機スペーサ材は、誘電体膜又は金属膜であることが好ましい。
第１の基板、第２の基板、シール材、及び、前記第１の基板、前記第２の基板及びシール材によって封入された液晶層を有する液晶素子の製造方法は、第１の基板に第１のシール材として金の枠状構造物を形成し、第２の基板に第２のシール材として金膜を形成し、金の枠状構造物の表面及び金膜の表面に表面活性化処理を施し、表面活性化処理が施された金の枠状構造物の表面と、表面活性化処理が施された金膜の表面とを常温で加圧して金属結合により第１のシール材及び第２のシール材を接合することによってシール材を形成する工程を有することを特徴とする。
液晶素子の製造方法では、金の枠状構造物は、金の壁状構造物を有することが好ましい。
液晶素子の製造方法では、金の枠状構造物を形成するために、第１の基板上に無機スペーサ材及び金膜を配置する工程を有することが好ましい。
液晶素子の製造方法では、配置された金膜をハーフエッチングすることによって金の枠状構造物を形成することが好ましい。
液晶素子の製造方法では、第２の基板上の金膜を形成するために、第２の基板上に第２の無機スペーサ材を配置する工程を有することが好ましい。
液晶素子の製造方法では、第１の基板はガラス基板であり、第２の基板はシリコン基板又はガラス基板であることが好ましい。
液晶素子の製造方法では、表面活性化処理は、金の枠状構造物の表面及び金膜の表面にプラズマ又はイオンビームを照射して活性化する工程を含むことが好ましい。
液晶素子の製造方法では、第１の基板又は前記第２の基板上に配向膜を形成する工程を更に有することが好ましい。
液晶素子の製造方法では、金の枠状構造物を形成するために、第１の基板上に配置された金膜の内、不必要な部分の金膜をリフトオフによって剥離することが好ましい。
液晶素子用基板は、液晶層を封入するための枠状のシール領域を備えた液晶素子用の一対の基板であって、この一対の基板のうち、一方の基板におけるシール領域には、他方の基板と重ね合わせて接合する際に潰れて変形して金属結合するための、金の枠状構造物が配置され、他方の基板におけるシール領域には、金の枠状構造物と金属結合するための金膜が配置されていることを特徴とする。
また、金の枠状構造物は、少なくとも複数の金の壁状構造物を有することを特徴とする。また、金の枠状構造物は、少なくとも一つの金の壁状構造物と金の柱状構造物とを有することを特徴とする。また、金の枠状構造物は、金の壁状構造物内に複数の凹部を備えることを特徴とする。さらに、一方の基板と金の枠状構造物との間、または他方の基板と金膜との間には、無機スペーサ材を備えることを特徴とする。この無機スペーサ材は、誘電体膜、金属膜であることが好ましい。
液晶素子の製造方法は、一対の基板をシール領域に設けた金を含むシール材を介して貼り合わせ、液晶層を封入した液晶素子の製造方法であって、一対の基板のうち、一方の第１の基板におけるシール領域に、第１のシール材として金の枠状構造物を形成する第１のシール材形成工程と、一対の基板のうち、他方の第２の基板におけるシール領域に第２のシール材として金膜を形成する第２のシール材形成工程と、第１のシール材の金の枠状構造物における金表面、及び第２のシール材における金膜の金表面に表面活性化処理を行う表面活性化処理工程と、第１のシール材及び第２のシール材の金表面どうしを接触させ、常温で加圧して金属結合で接合する加圧接合工程を含むことを特徴とする。また、金の枠状構造物は、金の壁状構造物を有することを特徴とする。
液晶素子の製造方法では、第１のシール材形成工程は、金の枠状構造物を形成する工程の前に、第１の基板上に無機スペーサ材および金膜を配置する第１のスペーサ形成工程を備えることが好ましい。
液晶素子の製造方法では、金の枠状構造物を形成する工程は、第１のスペーサ形成工程で配置した金膜をハーフエッチングして形成するマイクロバンプ形成工程を含むことが好ましい。
液晶素子の製造方法では、第２のシール材形成工程は、第２のシール材形成工程で配置した金膜を形成する工程の前に、第２の無機スペーサ材を配置する第２のスペーサ形成工程を備えることが好ましい。
液晶素子の製造方法では、第１の基板は、ガラス基板であり、第２の基板は、シリコン基板またはガラス基板であることが好ましい。
液晶素子の製造方法では、表面活性化処理工程は、金表面をプラズマ又はイオンビームを照射して活性化する工程を含むことが好ましい。
本願に記載された液晶素子及び液晶素子の製造方法によれば、確実なシールと耐水性を実現することが可能な液晶素子を提供することができる。
また、本願に記載された液晶素子及び液晶素子の製造方法によれば、高温高湿の環境化においても耐久性のある液晶素子を提供することができる。

図１は、液晶素子１の外観を示す斜視図である。
図２は、図１に示す液晶素子１の構成を示す部分分解斜視図である。
図３は、図１に示す液晶素子１の模式的な断面図である。
図４（ａ）は図１に示す液晶素子１のシール材の断面図であり、図４（ｂ）は図１に示す液晶素子１のシール材の部分拡大斜視図であり、図４（ｃ）は図１に示す液晶素子のシール材の斜視図である。
図５は、図１に示す液晶素子１が組み込まれた空間光変調器の構成を示す模式的な図である。
図６（ａ）は他の液晶素子２のシール材の部分拡大平面図であり、図６（ｂ）は他の液晶素子２のシール材の部分拡大斜視図である。
図７（ａ）は更に他の液晶素子３のシール材の部分拡大平面図であり、図７（ｂ）は他の液晶素子３のシール材の部分拡大斜視図である。
図８（ａ）は更に他の液晶素子４のシール材の部分拡大平面図であり、図８（ｂ）は他の液晶素子４のシール材の部分拡大斜視図である。
図９（ａ）〜（ｆ）は、液晶素子１の製造方法の工程を説明するための図である。
図１０（ａ）〜（ｅ）は、第１のシール材形成工程（１）を説明するための工程図（その１）である。
図１１（ａ）〜（ｅ）は、第１のシール材形成工程（１）を説明するための工程図（その２）である。
図１２（ａ）〜（ｄ）は、第１のシール材形成工程（１）を説明するための工程図（その３）である。
図１３（ａ）〜（ｅ）は、他の第１のシール材形成工程（２）を説明するための工程図（その１）である。
図１４（ａ）〜（ｅ）は、他の第１のシール材形成工程（２）を説明するための工程図（その２）である。
図１５（ａ）〜（ｅ）は、更に他の第１のシール材形成工程（３）を説明するための工程図（その１）である。
図１６（ａ）〜（ｅ）は、更に他の第１のシール材形成工程（３）を説明するための工程図（その２）である。
図１７（ａ）〜（ｄ）は、更に他の第１のシール材形成工程（３）を説明するための工程図（その３）である。
図１８（ａ）〜（ｃ）は、更に他の第１のシール材形成工程（４）を説明するための工程図である。
図１９（ａ）〜（ｆ）は、更に他の第１のシール材形成工程（５）を説明するための工程図（その１）である。
図２０（ａ）〜（ｆ）は、更に他の第１のシール材形成工程（５）を説明するための工程図（その２）である。
図２１（ａ）〜（ｆ）は、更に他の第１のシール材形成工程（５）を説明するための工程図（その３）である。
図２２（ａ）〜（ｅ）は、更に他の第１のシール材形成工程（６）を説明するための工程図（その１）である。
図２３（ａ）〜（ｅ）は、更に他の第１のシール材形成工程（６）を説明するための工程図（その２）である。
図２４（ａ）〜（ｆ）は、第２のシール材形成工程（１）を説明するための工程図（その１）である。
図２５（ａ）〜（ｅ）は、第２のシール材形成工程（１）を説明するための工程図（その２）である。
図２６（ａ）〜（ｃ）は、他の第２のシール材形成工程（２）を説明するための工程図である。
図２７（ａ）〜（ｆ）は、更に他の第２のシール材形成工程（３）を説明するための工程図（その１）である。
図２８（ａ）〜（ｆ）は、更に他の第２のシール材形成工程（３）を説明するための工程図（その２）である。
図２９（ａ）〜（ｄ）は、更に他の第２のシール材形成工程（４）を説明するための工程図（その１）である。
図３０（ａ）〜（ｃ）は、更に他の第２のシール材形成工程（４）を説明するための工程図（その２）である。
図３１は、更に他の液晶素子５の部分分解斜視図である。
図３２は、特許文献１に示した従来技術を説明するための断面図である。
図３３は、特許文献２に示した従来技術を説明するための斜視図である。
図３４は、特許文献３に示した従来技術を説明するための断面図である。

以下図面を参照して、液晶素子及び液晶素子の製造方法について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
シール材では、金膜と金の構造物を表面活性化して、常温大気圧下で金属接合して形成するが、金膜と金の構造物との接触面積は小さいほど、確実な接合が可能となる。よって、金の構造物としては、極小の柱状構造、いわゆるバンプ形状等が好ましい。しかし、バンプ形状のみの構造体でシール材を構成すると、バンプ形状間で液晶層が漏出し、シール材内に液晶層を密封することが困難である。そこで、以下に記載する金の枠状構造物の形状と液晶素子の製造方法では、確実に金属接合しながらも、液晶層を完全に密封することを可能とするものである。
以下では、一対の基板の内、一方の基板がシリコン基板、もう一方の基板がガラス基板であり、この一対の基板の間に液晶層を形成し、シリコン基板には駆動回路等のＣＭＯＳ回路を形成した所謂ＬＣＯＳ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ）型の反射型液晶素子の例を用いて説明する。
図１から図５は、液晶素子１の構成を説明するための図面である。
図１は液晶素子１の外観を示す斜視図であり、図２は液晶素子１の構成を示す部分分解図であり、図３は液晶素子１の断面を模式的に示す縦断面図であり、図４は第１の基板に形成されたシール材の構成とシール材に形成された金表面の構造を説明するための斜視図であり、図５は液晶素子１が組み込まれた空間光変調器（例えばダイナミックゲインイコライザ）の構成を示す模式的な図である。
図１から図４を用いて液晶素子１の全体構成を説明する。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。
図１に示すように、液晶素子１は、一対の基板、即ち、ガラス基板からなる第１の基板１１とシリコン基板からなる第２の基板２１の間のシール材３０で液晶層を形成する構造を有する。材質が例えば熱膨張係数の小さいアロイからなる液晶素子基台５１に、第２の基板２１とＦＰＣ５２が位置決めされ液晶素子基台５１と第２の基板２１との熱膨張係数の差による温度歪みを吸収するように樹脂等で固着されている。駆動回路等のＣＭＯＳ回路が形成された第２の基板２１は、ボンディングワイヤ５３にてＦＰＣ５２と電気的に接続され、制御回路（図示せず）からの信号により液晶層が駆動される。
図１では、便宜上、ボンディングワイヤ５３とＦＰＣ５２上の電極の数は少なく図示しているが基板２１の回路規模や液晶素子基台５１に実装する温度センサなどの他の部品の配線数によって数十本以上の数になることがある。ボンディングワイヤ５３は、通常エポキシ系の接着剤で覆われ保護されているが、便宜上、エポキシ系の接着剤の記載を省略している。
図２の部分分解斜視図は、液晶素子１のシール材３０を説明するための図であって、第１の基板体１０を第２の基板体２０から裏返しに開いて分解した状態を示している。第１の基板体１０は、第１の基板１１と第１のシール材３１から形成され、第２の基板体２０は、第２の基板２１と第２のシール材３２から形成されている。そして、液晶素子１の組み立ては、第２の基板体２０に対して第１基板体１０を矢印Ａの方向に重ねることにより、液晶素子１が形成される。
シール材３０（図１参照）は、図２に示すように、第１の基板１１に形成される第１のシール材３１と、第２の基板２１に形成される第２のシール材３２を接合して構成されたものである。
第１の基板１１のシール領域は、透明電極（以後ＩＴＯと記す）からなる対向電極１２の周囲に形成され、そのシール領域上に金の枠状構造物となる第１のシール材３１が形成される。シール材３１の一辺には、液晶注入用の注入口３８が形成され、液晶注入後、従来の樹脂からなる封口材等で封止される。対向電極１２の端子１２ａは、第１のシール材３１の外側に伸びて形成され、ＦＰＣ５２から延長された電極（図示せず）と銀ペーストなどで電気的に接続される。
第２のシール材３２のシール領域は、第２の基板２１の例えばアルミ電極からなる画素電極２３の周囲に形成され、そのシール領域上に第２のシール材３２が形成される。第２のシール材３２の平面形状は、第１のシール材３１の平面形状と同一の形状に形成され、後述する第１のシール材３１上面の金の厚膜と、第２のシール材３２上面の金の薄膜の形状が一致して重なり、シールするように形成されている。
図３に示す断面図を利用して、更に液晶素子１の構造を説明する。
なお、図３において、ボンディングワイヤ５３及びＦＰＣ５２を省略している。シリコン基板からなる第２の基板２１は、ＣＭＯＳ回路２２が形成された層（多層配線部と配線層を接続する金属プラグ等から構成される）と、画素電極２３を形成するアルミ電極と、それらを保護するパシベーション膜２４からなる。第２の基板２１の上面のシール領域には、第２のシール材３２として、Ｔｉ膜３７と金膜３６が成膜されている。無機スペーサ材のＴｉ膜３７は、金膜３６とシリコン基板との密着力を向上させる目的で形成されている。第２のシール材３２の内側には、第２の基板体２０上に、ＳｉＯ_２からなる第２の配向膜２５が斜方蒸着により成膜されている。
図３では、パシベーション膜２４の上に第２のシール材３２を形成した例を示したが、第１のシール材３１を金属材料で形成して、配線として用いる構成としても良い。その場合、画素電極２３及び第２のシール材３２の接続部を形成した後、パッシベーション膜２４を形成、部分エッチングにより開口部形成を行い、第２のシール材３２をその開口部に形成する構成とすることができる。
ガラス基板からなる第１の基板１１は、第２の基板２１と対向する面に、第２の基板２１の画素電極２３に対して、ＩＴＯが対向電極１２として形成されている。特に光学系に用いるガラス基板において、ガラス基板とＩＴＯの間には屈折率整合膜、ＩＴＯと反対側の面にはＡＲコートが施されているが、図３においては省略して記載している。
第１の基板１１のシール領域に形成された第１のシール材３１は、誘電体膜であるＳｉＯ_２からなる無機スペーサ材３３とＴｉ膜３４と金厚膜３５で形成されている。Ｔｉ膜３４は、第２のシール材３２と同様に、金厚膜３５と無機スペーサ材３３の密着力を向上させる目的で成膜されている。なお、ＳｉＯ_２層と金属膜であるＴｉ膜３４を含めて無機スペーサ材と考えることもできる。さらに、第１のシール材３１の内側には、第１の基板体１０上に、ＳｉＯ_２からなる第１の配向膜１３が斜方蒸着により成膜されている。
第１の基板体１０のシール材３１の金厚膜３５と、第２の基板体２０のシール材３２の金膜３６は、イオンビーム照射或いはプラズマ処理により表面活性化処理が施される。その後、常温大気中で第１の基板のシール材３１の金厚膜３５の面と、第２の基板２１のシール材３２の金膜３６の面を重ね合わせ、金の面どうしが少し変形するように加圧することで金原子の金属結合で強固に接合される。
即ち、接合の際の加圧によって金が変形しやすいように、第１の基板１１のシール材３１の金厚膜３５として、変形が可能な金の構造物を予め形成することで、第１の基板１１と第２の基板２１のシール材とで確実なシールが可能な液晶素子１が形成される。注入口３８（図２参照）から液晶を注入され、その後、封口材で注入口３８が封止されることによって、液晶層４１が形成される。液晶素子１の液晶は、ネガ型のネマティック液晶の垂直配向を用いている。上記のように、シール材が無機材で形成されるので、高温高湿の環境下でも耐久性のある液晶素子１が提供可能となる。
ＳｉＯ_２から構成される無機スペーサ材（又はＳｉＯ_２層と金属膜であるＴｉ膜３４を含めた無機スペーサ材）は、有機材料と異なり液晶に有害な水分を通さず、液晶と化学反応を起こして不純物イオンを生成しないという優れた機能を有している。また、適度な硬度があるため、有機シールのようなギャップ材の添加が不要で、無機スペーサのみで液晶セルのセルギャップを制御することもできる。
図４は、第１の基板１１に形成されたシール材３１の詳細を説明するための模式的な図である。図４（ｃ）は、図２で示した第１基板体１０の斜視図をさらに拡大した斜視図であり、図４（ａ）は、金厚膜３５の構造を説明するためのシール材３１に対し矢印Ｄ方向からの部分拡大平面図であり、図４（ｂ）は、金厚膜３５の構造を説明するためのシール材３１の注入口３８付近の部分拡大斜視図である。
図４（ｃ）において、図２で説明したように、シール材３１は、第１の基板１１上の対向電極１２の周囲に設定されたシール領域に形成され、４辺のうちの一辺に液晶の注入口３８が形成されている。
図４（ａ）に示すように、シール材３１の幅Ｗは、例えば、２００μｍ程度である。枠状構造物である金厚膜３５の上に形成される細い帯状の壁状構造物３０１は、３本とも、例えば高さは０．５から２μｍ、幅は２から５０μｍで、シール材３１の上を一周し、広い意味でマイクロバンプとして形成されている。仮に、内側の１本の壁状構造物３０１にピンポイントの欠けが形成されていたとしても、その外側の他の２本の壁状構造物３０１でシールの密封性を確保することが可能となっている。
図４（ｂ）に示すように、シール材３１は、無機スペーサ材３３とＴｉ膜３４と金厚膜３５からなり、ほぼ同じ幅Ｗで構成されている。ＳｉＯ_２からなる無機スペーサ材３３は、液晶層のセルギャップが３から１０μｍの高さに形成されている。Ｔｉ膜３４は、ＳｉＯ_２と金膜の密着性向上のため形成されている。金厚膜３５は、その表面にハーフエッチングされた枠状構造物３０１が形成されている。壁状構造物３０１は、液晶層をシールするためと、第２基板の金薄膜と接合の際に加えられる荷重で、潰れて変形することで、金原子の金属結合を促して接合される。
第１の基板１１のシール材３１の金厚膜３５に複数の壁状構造物３０１を形成したので、常温大気中においても、壁状構造物３０１が接合の際の加圧によって潰れて変形し易い。したがって、壁状構造物３０１に、微小な凹凸や、平面度に多少の問題があっても、潰れや変形で吸収することが可能で、接合のシールの確実性が図れる。なお、液晶素子１の外形寸法及び加圧力に応じて、壁状構造物３０１の本数及び幅を変えて潰れやすさや変形のしやすさを調整することも可能である。例えば、壁状構造物３０１は２本であっても良い。
シール材３１が形成された第１の基板体１０と第２の基板体２０の金どうしが表面活性化処理により接合される。そして、液晶層が形成された液晶素子１は、シール材３１が無機材であるから、高温高湿の環境下にあっても、液晶層内への水分の浸入を防止し、シール材と液晶材料との相溶を起こすことがない。したがって、液晶の特性低下を生じることがなく、光通信に適用可能な、耐久性のある液晶素子１の提供が可能となる。
図５を用いて、液晶素子１が組み込まれた、光通信に用いられる空間光変調器６０（ダイナミックゲインイコライザ）の構成および作用を説明する。
まず、ダイナミックゲインイコライザ６０の基本構成について説明する。
図５に示すように、このダイナミックゲインイコライザ６０は、４ｆ光学系で構成されており、入射光が伝送されて来る偏波保持ファイバからなる光ファイバ６１、入射光と出射光を分離するサーキュレータ６５、入射偏光を直線偏光のまま伝送するＰＭファイバ６２（偏光保持ファイバ）等を含んで構成されている。
ダイナミックゲインイコライザ６０では、入射光の発光点６２ａとコリメートレンズ６３の間隔、コリメートレンズ６３と分光器６４の間隔、分光器６４とコリメートレンズ６３´の間隔、コリメートレンズ６３´と液晶素子１の間隔が、それぞれ光軸上でコリメートレンズ６３及び６３´の焦点距離ｆに設定されている。
次に、ダイナミックゲインイコライザ６０の作用について説明する。
ここでは、説明の便宜上、入射光は一方向に偏光した直線偏光と仮定する。矢印Ｂ方向から光ファイバ６１に伝送した所定の偏光方向を持つ入射直線光が、サーキュレータ６５を通り、ＰＭファイバ６２の発光点６２ａから直線偏光として出射する。４ｆ光学系が形成されていることから、発光点６２ａと液晶素子１の面が共役の関係にあり、発光点６２ａの光スポットが液晶素子１上に形成される。コリメートレンズ６３及び６３´の間に分光器６４が配置されていることから、液晶素子１の面はフーリエ面となり発光点６２ａからの光は、コリメートレンズ６３を通り平行光となり、分光器６４で各波長に分光された光成分が、次のコリメートレンズ６３´を通り各波長に分光された帯状の光として液晶素子１上に達する。
液晶素子１は、液晶素子１に設けられた図示しない個別画素を用いて、入射した各波長に分光された光の光強度を選択的に変更し、光強度を変更した光を反射する。また、液晶素子１の前面光路中には、図示しない偏光子または偏光ビームスプリッタが配置されており、液晶素子１は入射した直線偏光の偏光状態を所定の値に操作することで偏光子から出射する反射光強度を変調することができる。
液晶素子１で反射された反射光は、発光点６２ａから液晶素子１に至った光路を逆にたどり、コリメートレンズ６３´、分光器６４、コリメートレンズ６３、ＰＭファイバ６２の発光点６２ａに至り、サーキュレータ６５に達する。反射光は、サーキュレータ６５で分離されて、光ファイバ６６を矢印Ｃの方向に伝送する。なお、入射偏光が制御されていない状態でダイナミックゲインイコライザ６０を使う場合は、入射光Ｂと光ファイバ６１との間に入射無偏光を片側直線偏光に変換するための偏波変換器を配置する。
液晶素子１が組み込まれたダイナミックゲインイコライザ６０は、液晶素子１により、特定の波長の光を選択的に制御して、光強度を所定の波長特性に変換して出力すること又は波長特性を平準化すること、が可能である。光通信に必須の高温高湿の環境での耐久性を備えた液晶素子１は、ＭＥＭＳ等のように機械的可動部を備えていないため、制御性及び信頼性の高い空間光変調器として利用することが可能である。なお、ダイナミックゲインイコライザ６０には、シール材３１を有する液晶素子１を採用したが、以下に示す他の液晶素子２〜５を採用することも可能である。
他の液晶素子２について説明する。
液晶素子２では、液晶素子１における第１の基板体１０のシール材３１の枠状構造物である金厚膜３５の形状のみが異なっており、それ以外の構成については、液晶素子１と構造、材質、機能は同じである。したがって、以下では、金厚膜３５の構成だけを説明する。
図６（ａ）は、図４（ａ）と同様に、金厚膜３５の構造を説明するため、シール材３１に対し矢印Ｄ方向（図４（ｃ）参照）から見た部分拡大平面図である。図６（ｂ）は、図４（ｂ）と同様に、金厚膜３５の構造を説明するため、シール材３１の注入口３８付近を示した部分拡大斜視図である。なお、図６（ａ）及び（ｂ）において、図４（ａ）及び（ｂ）と同一の構成部材には同一の番号を付して、重複する説明は省略する。
図６（ａ）及び（ｂ）に示すように、幅Ｗで形成されるシール材３１は、ＳｉＯ_２からなる無機スペーサ材３３とＴｉ膜３４と枠状構造物である金厚膜３５から構成されている。液晶素子２の金厚膜３５は、シール材３１上を一周する、ハーフエッチングされた細い帯状の３本の壁状構造物３０１と、その間を連結する連結壁３０２によって多数個形成された小部屋３０３を有するマイクロバンプ構造を有している。船の船倉のように、多数の小部屋３０３を形成することで、壁状構造物３０１に多少の欠陥があったとしても、シール漏れは一部の小部屋３０３で防止され、漏れが発生しない。しかも、枠状構造物３０１及び連結壁３０２を細く設定することで、潰れやすく変形しやすい形状にすることが可能である。
液晶素子２の金厚膜３５に構成された構造物は、シール材３１上を多数個の小部屋３０３が２列にずれて密着して一周する構造であるから、シールに対する信頼性が各段に向上する。シール信頼性を向上させるために、小部屋３０３の列を増やして、３列又は４列等とすることが可能である。その場合は、接合の加圧力で潰れや変形が可能となるように、小部屋の壁となる壁状構造物３０１と連結壁３０２の幅を狭くすることが好ましい。
更に他の液晶素子３について説明する。
液晶素子３では、液晶素子１における第１の基板体１０のシール材３１の枠状構造物である金厚膜３５の形状のみが異なっており、それ以外の構成については、液晶素子１と構造、材質、機能は同じである。したがって、以下では、金厚膜３５の構成だけを説明する。
図７（ａ）は、図４（ａ）と同様に、金厚膜３５の構造を説明するため、シール材３１を矢印Ｄ方向から見た（図４（ｃ）参照）部分拡大平面図である。図７（ｂ）は、図４（ｂ）と同様に、金厚膜３５の構造を説明するため、シール材３１の注入口３８付近を示した部分拡大斜視図である。なお、図７（ａ）及び（ｂ）において、図４（ａ）及び（ｂ）と同一の構成部材には同一の番号を付して、重複する説明は省略する。
図７（ａ）及び（ｂ）に示すように、幅Ｗで形成されるシール材３１は、ＳｉＯ_２からなる無機スペーサ材３３とＴｉ膜３４と枠状構造物である金厚膜３５から構成されている。液晶素子３の金厚膜３５は、細い帯状の１本の壁状構造物３０１と、多数個形成された円柱形の突起である柱状構造物３０４とを有するマイクロバンプ構造を有している。細い帯状の１本の壁状構造物３０１は、主にシールの機能を担い、多数個の柱状構造物３０４は、主に接合及び密着の機能を担っている。
柱状構造物３０４の円柱の直径や個数を増減することで、荷重をかけて接合する際、壁状構造物３０１と柱状構造物３０４の潰れや変形を調整することが容易で、第２の基板の金膜と確実に接合／密着することが可能である。
更に他の液晶素子４について説明する。
液晶素子４では、液晶素子１における第１の基板体１０のシール材３１の枠状構造物である金厚膜３５の形状のみが異なっており、それ以外の構成については、液晶素子１と構造、材質、機能は同じである。したがって、以下では、金厚膜３５の構成だけを説明する。
図８（ａ）は、図４（ａ）と同様に、金厚膜３５の構造を説明するため、シール材３１を矢印Ｄ方向から見た（図４（ｃ）参照）部分拡大平面図である。図８（ｂ）は、図４（ｂ）と同様に、金厚膜３５の構造を説明するため、シール材３１の注入口３８付近を示した部分拡大斜視図である。なお、図８（ａ）及び（ｂ）において、図４（ａ）及び（ｂ）と同一の構成部材には同一の番号を付して、重複する説明は省略する。
図８（ａ）及び（ｂ）に示すように、幅Ｗで形成されるシール材３１は、ＳｉＯ_２からなる無機スペーサ材３３とＴｉ膜３４と金厚膜３５から構成されている。液晶素子４の金厚膜３５自体は、壁状構造物としての機能を有している。液晶素子４の金厚膜３５には、ハーフエッチングされてその幅Ｗ一杯にディンプル状の多数個の凹部、即ちボイド構造物３０５が形成されている。これは、図６（ａ）に示した小部屋３０３をディンプル形状にしたものと等価であるが、更に、シール性を向上した構造となっている。図８においては、ボイド構造物３０５の直径は同一であるが、直径の異なる凹部を混合し、接触面積を減じて接合性の向上を図ることも可能となる。
上記したように、液晶素子１〜４では、枠状構造物である金厚膜３５にハーフエッチングをして、各種の金の構造物を形成して、接合の際に潰されやすく、変形されやすい金厚膜３５を形成した。したがって、液晶素子１〜４では、第１の基板のシール材と第２の基板のシール材を表面活性化処理後、常温大気中の接合であっても加圧することで、確実なシールを形成することができる。
上記したように、液晶素子１〜４は、無機材からなるシール材を有するので、特に光通信で要求される高温高湿の環境下で耐久性を要する空間光変調器に組み込むことが可能である。このように、液晶素子１〜４は、無機材からなるシール材を有するので、その利用用途を一段と拡大することが可能となった。
液晶素子１の製造方法について図９を用いて説明する。
図９は液晶素子１の製造工程を説明するための工程図である。なお、同一の構成部材には同一の番号を付して、重複する説明は省略する。
図９（ａ）は製造工程ＳＴ１−１を示す図である。
製造工程ＳＴ１−１において、光学的な処理をされた第１の基板１１のガラス基板（屈折率整合膜そしてＩＴＯと反対側の面にはＡＲコートが施されたガラス基板）に、ＩＴＯからなる対向電極１２を形成する。
図９（ｂ）は製造工程ＳＴ１−２を示す図である。
製造工程ＳＴ１−２において、第１の基板体１１上に、対向電極１２、第１のシール材３１及び配向膜１３が形成された第１基板体１０が形成される。第１のシール材３１は、第１のシール材形成工程（１）によって形成された、ＳｉＯ_２からなる無機スペーサ材３３、Ｔｉ膜３４、壁状構造物（図４参照）が形成された金厚膜３５を有している。なお、第１のシール材形成工程（１）については、後述する。
図９に示す製造工程は、液晶素子１に関するものであるが、液晶素子２〜液晶素子４を製造する場合には、第１のシール材形成工程において、壁状構造物、柱状構造物又はボイド状構造物（図６、図７及び図８参照）が形成された金属膜３５が形成されることとなる。
図９（ｃ）は製造工程ＳＴ２−１を示す図である。
製造工程ＳＴ２−１において、シリコン基板からなる第２の基板２１は、ＣＭＯＳ回路２２が形成された層、画素電極２３を形成するアルミ電極、及びそれらを保護するパシベーション膜２４が形成される。
図９（ｄ）は製造工程ＳＴ２−２を示す図である。
製造工程ＳＴ２−２において、第２の基板２１上に、ＣＭＯＳ回路２２、画素電極２３、パシベーション膜２４、シール材３２及び配向膜２５が形成された第２基板体２０が形成される。第２のシール材３２は、第２のシール材形成工程（１）によって形成された、無機スペーサ材のＴｉ膜３７、金膜３６を有している。なお、第２のシール材形成工程（１）については、後述する。
図９（ｅ）は製造工程ＳＴ３を示す図である。
製造工程ＳＴ３は、表面活性化処理工程を示している。表面活性化処理工程では、第１の基板体１０と第２の基板体２０を、６から８Ｐａレベルの真空下でアルゴンプラズマ処理を行い、第１の基板体１０の第１のシール材３１の金厚膜３５と、第２の基板体２０の第２のシール材３２の金膜３６に、表面活性化処理を行う。
図９（ｆ）は製造工程ＳＴ４を示す図である。
製造工程ＳＴ４は、加圧接合工程を示している。加圧接合工程では、第１の基板体１０の金厚膜３５と、第２の基板体２０の金膜３６の位置を合わせて重ね、常温大気中で荷重Ｅを掛けて加圧する。第１の基板体１０の金厚膜３５にハーフエッチングにより形成された構造物（図４参照）を、潰したり変形させたりすることにより、金原子の共有結合で接合しシールすることが可能となる。この金どうしの接合を支えるのが、無機スペーサ材のＴｉ膜であり、金とＳｉ及びＳｉＯ_２の密着を強固なものにする重要な働きを有している。
次に、液晶を注入し、その後注入口を封口し、液晶素子基台５１に貼り付け、ＦＰＣ５２付け、ワイヤボンディング等を行うことにより、図１で示した液晶素子１が形成される。
第１の基板体１０の無機材の第１のシール材３１の金厚膜３５の表面と、第２の基板体２０の無機材の第２のシール材３２の金膜の表面は、アルゴンプラズマ処理により活性化され、重ね合わせて加圧することで、金原子の共有結合により、一体に貼り合わされて強固な接合となる。したがって、液晶素子１は、無機材のシール材３０が第１、第２の基板体のシール材３１、３２でシールされて構成されるから、高温高湿環境においても耐久性に優れた特性を有する。
以下、様々な第１のシール材形成工程について説明する。
図９に説明された第１のシール材形成工程（１）について、図１０〜図１２を用いて説明する。各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。
図１０（ａ）は製造工程ＳＴ１１−１を示す図である。
製造工程ＳＴ１１−１（ＩＴＯ基板用意）において、第１の基板１１のガラス基板上にＩＴＯからなる対向電極１２を形成する。
図１０（ｂ）は製造工程ＳＴ１１−２を示す図である。
次に、製造工程ＳＴ１１−２（ＴＥＯＳ、Ｔｉ、金の順に成膜）において、第１の基板１１の対向電極１２の上に、シール材の元となる無機スペーサ材３３であるＳｉＯ_２をＴＥＯＳにより形成する。その後、蒸着によりＴｉ膜３４、更にその上に金厚膜３５を成膜する。この製造工程は、第１のスペーサ形成工程として、ＳｉＯ_２からなる無機スペーサ材３３と金厚膜３５の密着性を高めるＴｉ膜３４が成膜されると共に、無機スペーサ材３３とＴｉ膜３４と金厚膜３５の厚さで、液晶層の厚さを決めることが可能となる。
図１０（ｃ）は製造工程ＳＴ１１−３を示す図である。
次に、製造工程ＳＴ１１−３（ネガレジスト塗布）において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜３５の上にネガレジスト７１を塗布する。
図１０（ｄ）は製造工程ＳＴ１１−４を示す図である。
次に、製造工程ＳＴ１１−４（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク８１を介して、ネガレジスト７１にＵＶ照射Ｆを行う。
図１０（ｅ）は製造工程ＳＴ１１−１を示す図である。
次に、製造工程ＳＴ１１−５（ネガレジストエッチング）において、感光して残された部分が、以降の製造工程でシール材を形成するためのマスクとなるように、ネガレジスト７１のエッチングを行う。
図１１（ａ）は製造工程ＳＴ１１−６を示す図である。
次に、製造工程ＳＴ１１−６（金、Ｔｉエッチング）において、シール材を形成するために、ネガレジスト７１でマスクされていない部分のＴｉ膜３４、金厚膜３５をエッチング等により除去する。
図１１（ｂ）は製造工程ＳＴ１１−７を示す図である。
次に、製造工程ＳＴ１１−７（ＴＥＯＳエッチング）において、シール材の無機スペーサ材３３を形成するために、ネガレジスト７１のマスクがない部分のＳｉＯ_２を、反応性イオンエッチング（以後ＲＩＥと記す）で除去する。
図１１（ｃ）は製造工程ＳＴ１１−８を示す図である。
次に、製造工程ＳＴ１１−８（配向膜成膜）において、配向膜１３となるＳｉＯ_２を斜方蒸着により形成する。
図１１（ｄ）は製造工程ＳＴ１１−９を示す図である。
次に、製造工程ＳＴ１１−９（ネガレジスト剥離）において、シール材の部分を形成するためのネガレジスト７１を剥離し、同時にネガレジスト上に蒸着されていた配向膜１３のＳｉＯ_２も除去するリフトオフを行う。
図１１（ｅ）は製造工程ＳＴ１１−１０を示す図である。
次に、製造工程ＳＴ１１−１０（ネガレジスト塗布）において、金厚膜３５に構造物を形成するためにネガレジスト７２を塗布する。なお、製造工程ＳＴ１１−１０〜ＳＴ１１−１４の製造工程は、マイクロバンプ構造の形成工程であって、金厚膜をハーフエッチングして、金厚膜表面に壁状構造物や柱状構造物やボイド構造物を形成している。
図１２（ａ）は製造工程ＳＴ１１−１１を示す図である。
次に、製造工程ＳＴ１１−１１（フォトマスクを介してＵＶ露光）において、金厚膜の構造物を形成するためのマスク８２を介してＵＶ露光Ｆをする。
図１２（ｂ）は製造工程ＳＴ１１−１２を示す図である。
次に、製造工程ＳＴ１１−１２（ネガレジストエッチング）において、金厚膜３５の構造物となる部分を形成するため、ネガレジスト７２のエッチングを行い、感光部を残してマスクを形成する。
図１２（ｃ）は製造工程ＳＴ１１−１３を示す図である。
次に、製造工程ＳＴ１１−１３（イオンミリング）において、マスクされた金厚膜３５をイオンミリングによりハーフエッチングして金厚膜３５に壁状構造物やボイド構造物や柱状構造物を形成する。
図１２（ｄ）は製造工程ＳＴ１１−１４を示す図である。
次に、製造工程ＳＴ１１−１４（ネガレジスト剥離）において、ネガレジスト７２の剥離を行い、その後、Ｏ_２プラズマアッシングによって配向膜１３上のレジスト残渣を除去する。そして、第１の基板１１に第１のシール材３１（無機スペーサ材３３とＴｉ膜３４と金厚膜３５）が形成され、第１の基板体１０が形成される。
以上のように、第１のシール材形成工程（１）では、公知のフォトリソの技術を用いて、ガラス基板上に無機シールド材と金厚膜に構造物を形成して、第１の基板体１０上の第１シール材３１を形成している。
他の第１のシール材形成工程（２）について説明する。
他の第１のシール材形成工程（２）は、図１０〜図１２に示した第１のシール材形成工程（１）とは異なった工程である。他の第１のシール材形成工程（２）では、金厚膜をシールドとしてＳｉＯ_２からなる配向膜をエッチングすることにより、配向膜蒸着装置にレジストのついた基板を入れないようにして、装置を汚さない製造工程としている。
図１３及び図１４は、他の第１のシール材形成工程（２）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。他の第１のシール材形成工程（２）は、第１のシール材形成工程（１）の代わりに、図９に示す液晶素子１の製造工程に採用することが可能である。
他の第１のシール材形成工程（２）における製造工程ＳＴ１２−１及びＳＴ１２−２は、第１のシール材形成工程（１）に含まれる製造工程ＳＴ１１−１〜製造工程ＳＴ１１−７と共通であるので、その説明を省略する。また、他の第１のシール材形成工程（２）におけるＳＴ１２−１０以降のマイクロバンプ構造の形成工程は、第１のシール材形成工程（１）に含まれる製造工程ＳＴ１１−１０〜製造工程ＳＴ１１−１４と共通であるので、その説明を省略する。
図１３（ａ）は製造工程ＳＴ１２−１を示す図である。
製造工程ＳＴ１２−１（ＩＴＯ基板用意）において、先の実施例と同様に、第１の基板１１のガラス基板にＩＴＯからなる対向電極１２を形成する。
図１３（ｂ）は製造工程ＳＴ１２−２を示す図である。
次に、製造工程ＳＴ１２−２（ＴＥＯＳエッチング）では、第１のシール材３１を形成するために、無機スペーサ材３３のＳｉＯ_２を、ＲＩＥで除去する製造工程である。なお、上述したように、第１のシール材３１は、無機スペーサ材３３、Ｔｉ膜３４、金厚膜３５から形成されている。
図１３（ｃ）は製造工程ＳＴ１２−３を示す図である。
製造工程ＳＴ１２−３（ネガレジスト剥離）は、配向膜を成膜する製造工程である。配向膜を成膜する製造工程において、ネガレジストが付着してない基板で配向膜の成膜を行うため、ネガレジスト７１（ＳＴ１２−２参照）を剥離する。
図１３（ｄ）は製造工程ＳＴ１２−４を示す図である。
次に、製造工程ＳＴ１２−４（配向膜成膜）において、配向膜蒸着装置でＳｉＯ_２からなる配向膜１３を全面に斜方蒸着にて成膜する。
図１３（ｅ）は製造工程ＳＴ１２−５を示す図である。
次に、製造工程ＳＴ１２−５（ネガレジスト塗布）において、金厚膜３５上の配向膜１３を除去する製造工程として、まず、配向膜１３上にネガレジスト７１を塗布する。
図１４（ａ）は製造工程ＳＴ１２−６を示す図である。
次に、製造工程ＳＴ１２−６（フォトマスクを介してＵＶ露光）において、シール材に形成された配向膜１３を除去するための準備として、フォトマスク８３を介してネガレジスト７１にＵＶ露光Ｆを行う。
図１４（ｂ）は製造工程ＳＴ１２−７を示す図である。
次に、製造工程ＳＴ１２−７（ネガレジストエッチング）において、対向電極１２上の配向膜１３をマスクするネガレジスト７１を残し、シール材のネガレジスト７１だけを選択的に除去し、金厚膜３５上の配向膜１３を露出させる。
図１４（ｃ）は製造工程ＳＴ１２−８を示す図である。
次に、製造工程ＳＴ１２−８（ＳｉＯ_２エッチング）において、金厚膜３５上に形成されたＳｉＯ_２からなる配向膜１３を、金厚膜３５をシールドにして、ＲＩＥによって除去する。
図１４（ｄ）は製造工程ＳＴ１２−９を示す図である。
次に、製造工程ＳＴ１２−９（ネガレジスト剥離）において、配向膜１３上のネガレジスト７１を剥離する。
図１４（ｅ）は製造工程ＳＴ１２−１０を示す図である。
次に、製造工程ＳＴ１２−１０（ネガレジスト塗布）において、金厚膜３５に構造物を形成する製造工程として、ネガレジスト７１を金厚膜３５と配向膜１３上に塗布する。
製造工程ＳＴ１２−１０以降の金厚膜に構造物を形成するための製造工程は、マイクロバンプ構造の形成工程であって、図１１及び図１２に示した製造工程ＳＴ１１−１０〜製造工程ＳＴ１１−１４と共通であるので、その説明を省略する。
以上のように、他の第１のシール材形成工程によれば、ネガレジストが付着していない基板に配向膜を斜方蒸着する製造工程を有しているので、配向膜蒸着装置を汚染することのない製造工程を用いて、第１の基板体１０の形成が可能となる。
更に他の第１のシール材形成工程（３）について説明する。
更に他の第１のシール材形成工程（３）は、図１０〜図１２に示した第１のシール材形成工程（１）とは異なった工程である。更に他の第１のシール材形成工程（３）では、無機スペーサ材３３の形成に、ネガレジストをシールドとせずに金厚膜をシールドとして用いている。
図１５〜図１７は、更に他の第１のシール材形成工程（３）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。図１５〜図１７に示す更に他の第１のシール材形成工程（３）は、図９に示す第１のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
更に他の第１のシール材形成工程（３）における製造工程ＳＴ１３−１４以降のマイクロバンプ構造の形成工程は、第１のシール材形成工程（１）に含まれる製造工程ＳＴ１１−１０〜製造工程ＳＴ１１−１４と共通であるので、説明を省略する。
図１５（ａ）は製造工程ＳＴ１３−１を示す図である。
製造工程ＳＴ１３−１（ＩＴＯ基板用意）において、先の実施例と同様に、第１の基板１１のガラス基板にＩＴＯからなる対向電極１２を形成する。
図１５（ｂ）は製造工程ＳＴ１３−２を示す図である。
次に、製造工程ＳＴ１３−２（ＴＥＯＳ成膜）において、第１の基板１１の対向電極１２の上に、無機スペーサ材３３となるＳｉＯ_２をＴＥＯＳにより形成する。
図１５（ｃ）は製造工程ＳＴ１３−３を示す図である。
次に、製造工程ＳＴ１３−３（ネガレジスト塗布）において、フォトリソにより枠状のシール領域のパターンを形成するため、無機スペーサ材３３の上にネガレジスト７１を塗布する。
図１５（ｄ）は製造工程ＳＴ１３−４を示す図である。
次に、製造工程ＳＴ１３−４（フォトマスクを介してＵＶ露光）において、シール領域のパターン形状を形成したマスク８３を介して、ネガレジスト７１にＵＶ照射Ｆを行う。
図１５（ｅ）は製造工程ＳＴ１３−５を示す図である。
次に、製造工程ＳＴ１３−５（ネガレジストエッチング）において、感光せずに除去された部分がシール領域となるようにネガレジスト７１のエッチングを行う。
図１６（ａ）は製造工程ＳＴ１３−６を示す図である。
次に、製造工程ＳＴ１３−６（金、Ｔｉ成膜）において、シール材を形成するために、無機スペーサ材３３とネガレジスト７１の上にＴｉ膜３４、金厚膜３５を成膜する。この製造工程は、第１のスペーサ形成工程として、ＳｉＯ_２の無機スペーサ材３３と金厚膜３５の密着性を高めるＴｉ膜３４が成膜されると共に、無機スペーサ材３３とＴｉ膜３４と金厚膜３５の厚さで、液晶層の厚さを決めることが可能となる。
図１６（ｂ）は製造工程ＳＴ１３−７を示す図である。
次に、製造工程ＳＴ１３−７（リフトオフ）において、無機スペーサ材３３上のネガレジスト７１を剥離する。したがって、ネガレジスト７１上に形成されていた金、Ｔｉ膜も除去される。
図１６（ｃ）は製造工程ＳＴ１３−８を示す図である。
次に、製造工程ＳＴ１３−８（金を保護膜として無機スペーサ材３３エッチング）において、金厚膜３５をマスク、そして、ＳｉＯ_２からなる無機スペーサ材３３をＲＩＥにて除去する。
図１６（ｄ）は製造工程ＳＴ１３−９を示す図である。
次に、製造工程ＳＴ１３−９（ネガレジスト塗布）において、透明電極１２及び金厚膜上にネガレジスト７１を塗布する。
図１６（ｅ）は製造工程ＳＴ１３−１０を示す図である。
次に、製造工程ＳＴ１３−１０（フォトマスクを介してＵＶ露光）において、配向膜の成膜手順として、透明電極１２上のネガレジストを除去するために、マスク８１を介してＵＶ露光Ｆを行う。
図１７（ａ）は製造工程ＳＴ１３−１１を示す図である。
続いて、図１７に示すように、製造工程ＳＴ１３−１１（ネガレジストエッチング）において、透明電極１２上のネガレジスト７１をエッチングして除去する。
図１７（ｂ）は製造工程ＳＴ１３−１２を示す図である。
次に、製造工程ＳＴ１３−１２（配向膜成膜）において、透明電極１２及びネガレジスト７１の上にＳｉＯ_２をからなる配向膜１３を斜方蒸着にて成膜する。
図１７（ｃ）は製造工程ＳＴ１３−１３を示す図である。
次に、製造工程ＳＴ１３−１３（リフトオフ）において、金厚膜３５上に形成されているネガレジスト７１を剥離する。したがって、ネガレジスト７１上に形成されていた配向膜１３も剥離し、金厚膜３５が最上面を形成する。
図１７（ｄ）は製造工程ＳＴ１３−１４を示す図である。
次に、製造工程ＳＴ１３−１４（ネガレジスト塗布）において、金厚膜３５に構造物を形成する製造工程として、ネガレジスト７１を金厚膜３５と配向膜１３上に塗布する。
製造工程ＳＴ１３−１４以降の金厚膜に構造物を形成するための製造工程は、マイクロバンプ構造の形成工程であって、図１１及び図１２に示した製造工程ＳＴ１１−１０〜製造工程ＳＴ１１−１４と共通であるので、その説明を省略する。
以上のように、更に他の第１のシール材形成工程によれば、第１のシール材形成工程に含まれるＴｉ膜３４及び金属膜３５のエッチングが不要となるため、エッチングによる基板へのダメージをより軽微にできる。
更に他の第１のシール材形成工程（４）について説明する。
更に他の第１のシール材形成工程（４）は、図１０〜図１２に示した第１のシール材形成工程（１）とは異なった工程である。更に他の第１のシール材形成工程（４）では、金厚膜をシールドとしてＳｉＯ_２からなる配向膜をエッチングすることにより、配向膜蒸着装置にレジストのついた基板を入れないようにしている。
図１８は、更に他の第１のシール材形成工程（４）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。図１８に示す更に他の第１のシール材形成工程（４）は、図９に示す第１のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
更に他の第１のシール材形成工程（４）における製造工程ＳＴ１４−１及びＳＴ１４−２は、更に他の第１のシール材形成工程（３）に含まれる製造工程ＳＴ１３−１〜製造工程ＳＴ１３−８と共通であるので、その説明を省略する。更に他の第１のシール材形成工程（４）における製造工程ＳＴ１４−３以降のマイクロバンプ構造の形成工程は、他の第１のシール材形成工程（２）に含まれる図１３及び図１４に示した製造工程ＳＴ１２−４以降の工程と共通であるので、その説明を省略する。
図１８（ａ）は製造工程ＳＴ１４−１を示す図である。
製造工程ＳＴ１４−１（ＩＴＯ基板用意）において、実施例７と同様に、第１の基板１１のガラス基板に透明電極（以後ＩＴＯとする）からなる対向電極１２を形成する。
図１８（ｂ）は製造工程ＳＴ１４−２を示す図である。
次に、製造工程ＳＴ１４−２（金を保護膜として無機スペーサ材３３エッチング）は、図１６に示したＳＴ１３−８の製造工程と同様に、金厚膜３５をマスクとして、ＩＴＯ（透明電極１２）をエッチストッパとして、ＳｉＯ_２からなる無機スペーサ材３３をＲＩＥにて除去する。したがって、第１のシール材３１が無機スペーサ材３３、Ｔｉ膜３４、金厚膜３５により形成される。
図１８（ｃ）は製造工程ＳＴ１４−３を示す図である。
次に、製造工程ＳＴ１４−３（配向膜成膜）において、ネガレジストを除去した基板に、配向膜蒸着装置にてＳｉＯ_２からなる配向膜１３を斜方蒸着で成膜する。この製造工程は、図１３に示した製造工程ＳＴ１２−４と同一である。また、この製造工程以降も、図１３に示した製造工程ＳＴ１２−４以降と全く同一の製造工程を経て、第１の基板体１０が形成される。
以上のように、図１８に示した更に他の第１のシール材形成工程（４）によれば、配向膜蒸着装置にネガレジストを有する基板の投入がないから、配向膜蒸着装置を汚染することのない製造工程で、第１の基板体１０が形成される。
更に他の第１のシール材形成工程（５）について説明する。
更に他の第１のシール材形成工程（５）は、図１０〜図１２に示した第１のシール材形成工程（１）とは異なった工程である。更に他の第１のシール材形成工程（５）では、液晶層が形成される部分を後から形成するように（シール材となる部分を先に形成するように）している。
図１９〜図２１は、更に他の第１のシール材形成工程（５）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。図１９〜図２１に示す更に他の第１のシール材形成工程（５）は、図９に示す第１のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
図１９（ａ）は製造工程ＳＴ１５−１を示す図である。
製造工程ＳＴ１５−１（ＩＴＯ基板用意）において、第１の基板２０１のガラス基板上にＩＴＯからなる対向電極２０２を形成する。
図１９（ｂ）は製造工程ＳＴ１５−２を示す図である。
次に、製造工程ＳＴ１５−２（ＴＥＯＳ、Ｔｉ、金の順に成膜）において、第１の基板２０１の対向電極２０２の上に、シール材の元となる無機スペーサ材２０３であるＳｉＯ_２をＴＥＯＳにより形成する。その後、蒸着によりＴｉ膜２０４、更にその上に金厚膜２０５を成膜する。この製造工程は、第１のスペーサ形成工程として、ＳｉＯ_２からなる無機スペーサ材２０３と金厚膜２０５の密着性を高めるＴｉ膜２０４が成膜されると共に、無機スペーサ材２０３とＴｉ膜２０４と金厚膜２０５の厚さで、液晶層の厚さを決めることが可能となる。
図１９（ｃ）は製造工程ＳＴ１５−３を示す図である。
次に、製造工程ＳＴ１５−３（ポジレジスト塗布）において、フォトリソにより壁状構造物（液晶素子３及び４の場合は柱状構造物又はボイド構造物）を形成するため、金厚膜２０５の上にポジレジスト２０６を塗布する。
図１９（ｄ）は製造工程ＳＴ１５−４を示す図である。
次に、製造工程ＳＴ１５−４（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク２０７を介して、ポジレジスト２０６にＵＶ照射Ｆを行う。
図１９（ｅ）は製造工程ＳＴ１５−５を示す図である。
次に、製造工程ＳＴ１１−５（ポジレジストエッチング）において、感光された部分が、以降の製造工程で壁状構造物（液晶素子３及び４の場合は柱状構造物又はボイド構造物）を形成するためのマスクとなるように、ポジレジスト２０７のエッチングを行う。
図１９（ｆ）は製造工程ＳＴ１５−６を示す図である。
次に、製造工程ＳＴ１５−６（イオンミリング）において、金厚膜２０５をハーフエッチングして、金厚膜表面に壁状構造物（液晶素子３及び４の場合は柱状構造物又はボイド構造物）を形成する。
図２０（ａ）は製造工程ＳＴ１５−７を示す図である。
次に、製造工程ＳＴ１５−７（ポジレジスト剥離）において、金厚膜２０５をハーフエッチングするためのポジレジスト２０７を剥離する。
図２０（ｂ）は製造工程ＳＴ１５−８を示す図である。
次に、製造工程ＳＴ１５−８（ポジレジスト塗布）において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜２０５の上にポジレジスト２０９を塗布する。
図２０（ｃ）は製造工程ＳＴ１５−９を示す図である。
次に、製造工程ＳＴ１５−９（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク２１０を介して、ポジレジスト２０９にＵＶ照射Ｆを行う。
図２０（ｄ）は製造工程ＳＴ１５−１０を示す図である。
次に、製造工程ＳＴ１５−１０（ポジレジストエッチング）において、感光された部分が、以降の製造工程でシール材のパターンを形成するためのマスクとなるように、ポジレジスト２０９のエッチングを行う。
図２０（ｅ）は製造工程ＳＴ１５−１１を示す図である。
次に、製造工程ＳＴ１５−１１（エッチング）において、ポジレジスト２０９をマスクとして、金厚膜２０５をウエットエッチングにより除去する。次に、ポジレジスト２０９をマスクとして、Ｔｉ膜２０４及びＳｉＯ_２からなる無機スペーサ材２０３を反応性イオンエッチング（ＲＩＥ）で除去する。
図２０（ｆ）は製造工程ＳＴ１５−１２を示す図である。
次に、製造工程ＳＴ１５−１２（ポジレジスト剥離）において、ポジレジスト２０９を剥離する。
図２１（ａ）は製造工程ＳＴ１５−１３を示す図である。
次に、製造工程ＳＴ１５−１３（ＳｉＯ_２斜方蒸着）において、液晶層の配向方向を制御するために、ＳｉＯ_２層２１２の斜方蒸着を行う。なお、蒸着によって、金厚膜２０５表面の壁状構造物（液晶素子３及び４の場合は柱状構造物又はボイド構造物）上にもＳｉＯ_２層２１２が形成されてしまう。
図２１（ｂ）は製造工程ＳＴ１５−１４を示す図である。
次に、製造工程ＳＴ１５−１４（ポジレジスト塗布）において、金厚膜２０５上に形成されたＳｉＯ_２層２１２をエッチングにより除去するためのポジレジスト２１３を塗布する。
図２１（ｃ）は製造工程ＳＴ１５−１５を示す図である。
次に、製造工程ＳＴ１５−１５（フォトマスクを介してＵＶ露光）において、所定のパターン形状を形成したマスク２１４を介して、ポジレジスト２１３にＵＶ照射Ｆを行う。
図２１（ｄ）は製造工程ＳＴ１５−１６を示す図である。
次に、製造工程ＳＴ１５−１６（ポジレジストエッチング）において、感光された部分が、マスクとなるように、ポジレジスト２１３のエッチングを行う。
図２１（ｅ）は製造工程ＳＴ１５−１７を示す図である。
次に、製造工程ＳＴ１５−１７（ＲＩＥエッチング）において、ポジレジスト２１３をマスクとして、金厚膜２０５上のＳｉＯ_２層２１２を反応性イオンエッチング（ＲＩＥ）で除去する。
図２１（ｆ）は製造工程ＳＴ１５−１８を示す図である。
次に、製造工程ＳＴ１５−１８（ポジレジスト剥離）において、ポジレジスト２１３を剥離する。その後、Ｏ_２プラズマアッシングによって配向膜１３上のレジスト残渣を除去する。
以上のように、第１のシール材形成工程（５）では、公知のフォトリソの技術を用いて、ガラス基板上に無機シールド材と金厚膜に構造物を形成して、第１の基板体１０上の第１シール材３１を形成している。
更に他の第１のシール材形成工程（６）について説明する。
更に他の第１のシール材形成工程（６）は、図１０〜図１２に示した第１のシール材形成工程（１）とは異なった工程である。更に他の第１のシール材形成工程（６）では、リフトオフによって金厚膜を剥離している。
図２２及び図２３は、更に他の第１のシール材形成工程（６）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。図２２及び図２３に示す更に他の第１のシール材形成工程（６）は、図９に示す第１のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
更に他の第１のシール材形成工程（６）における製造工程ＳＴ１６−２０より後の工程は、他の第１のシール材形成工程（５）に含まれる図２１に示した製造工程ＳＴ１５−１３〜製造工程ＳＴ１５−１８と共通であるので、その説明を省略する。
図２２（ａ）は製造工程ＳＴ１６−１を示す図である。
製造工程ＳＴ１５−１（ＩＴＯ基板用意）において、第１の基板２２１のガラス基板上にＩＴＯからなる対向電極２２２を形成する。
図２２（ｂ）は製造工程ＳＴ１６−２を示す図である。
次に、製造工程ＳＴ１６−２（ポジレジスト塗布）において、フォトリソによりシール材のパターンを形成するため、対向電極２２２の上にポジレジスト２２３を塗布する。
図２２（ｃ）は製造工程ＳＴ１６−３を示す図である。
次に、製造工程ＳＴ１６−３（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク２２４を介して、ポジレジスト２２３にＵＶ照射Ｆを行う。
図２２（ｄ）は製造工程ＳＴ１６−４を示す図である。
次に、製造工程ＳＴ１６−４（ポジレジストエッチング）において、感光された部分が所定のマスクとなるように、ポジレジスト２２３のエッチングを行う。
図２２（ｅ）は製造工程ＳＴ１６−５を示す図である。
次に、製造工程ＳＴ１６−５（ＴＥＯＳ、Ｔｉ、金の順に成膜）において、第１の基板２０１の対向電極２０２上及びマスク２２３上に、シール材の元となる無機スペーサ材２２６であるＳｉＯ_２をＴＥＯＳにより形成する。その後、蒸着によりＴｉ膜２２７、更にその上に金厚膜２２８を成膜する。この製造工程は、第１のスペーサ形成工程として、ＳｉＯ_２からなる無機スペーサ材２２６と金厚膜２２８の密着性を高めるＴｉ膜２２７が成膜されると共に、無機スペーサ材２２６とＴｉ膜２２７と金厚膜２２８の厚さで、液晶層の厚さを決めることが可能となる。
図２３（ａ）は製造工程ＳＴ１６−６を示す図である。
次に、製造工程ＳＴ１６−６（ポジレジスト塗布）において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜２２８の上にポジレジスト２２９を塗布する。
図２３（ｂ）は製造工程ＳＴ１６−７を示す図である。
次に、製造工程ＳＴ１６−７（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク２３０を介して、ポジレジスト２２９にＵＶ照射Ｆを行う。
図２３（ｃ）は製造工程ＳＴ１６−８を示す図である。
次に、製造工程ＳＴ１６−８（ポジレジストエッチング）において、感光された部分が、以降の製造工程で壁状構造物（液晶素子３及び４の場合は柱状構造物又はボイド構造物）を形成するためのマスクとなるように、ポジレジスト２２９のエッチングを行う。
図２３（ｄ）は製造工程ＳＴ１６−９を示す図である。
次に、製造工程ＳＴ１６−９（イオンミリング）において、ポジレジスト２２９をマスクとして、金厚膜２２８をハーフエッチングし、金厚膜表面に壁状構造物（液晶素子３及び４の場合は柱状構造物又はボイド構造物）を形成する。
図２３（ｅ）は製造工程ＳＴ１６−１０を示す図である。
次に、製造工程ＳＴ１６−１０（ポジレジスト剥離）において、金厚膜２２８上のポジレジスト２２９を剥離する。また、ポジレジスト２２３と共に、その上部に形成された無機スペーサ材２２６とＴｉ膜２２７と金厚膜２２８をリフトオフする。シール材３１部分以外に形成された金厚膜２２８をウエットエッチングにより剥離させることは困難である場合があるので、本工程では金厚膜２２８の下部に形成されたポジレジスト２２３をリフトオフすることによって金厚膜２２８を容易に剥離できるようにした。
以下、ＳｉＯ_２層２１２の斜方蒸着と、金厚膜２２８上のＳｉＯ_２層２１２の剥離は、他の第１のシール材形成工程（５）に含まれる図２１に示した製造工程ＳＴ１５−１３〜製造工程ＳＴ１５−１８と共通であるので、その説明を省略する。したがって、最終的には、図２１（ｆ）に示す第１の基板体１０上の第１シール材３１が形成される。
以下、様々な第２のシール材形成工程について説明する。
図９に説明された第２のシール材形成工程（１）について、図２４及び図２５を用いて説明する。各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。
図２４（ａ）は製造工程ＳＴ２１−１を示す図である。
製造工程ＳＴ２１−１（Ｓｉウェハ用意）において、シリコン基板からなる第２の基板２１は、ＣＭＯＳ回路２２が形成された層と、画素電極２３を形成するアルミ電極と、それらを保護するパシベーション膜２４が形成されている。
図２４（ｂ）は製造工程ＳＴ２１−２を示す図である。
次に、製造工程ＳＴ２１−２（ネガレジスト塗布）において、ＣＭＯＳ、画素電極、パッシベーション膜が形成された第２の基板２１に、シール領域にフォトリソによりシール材のパターンを形成するために、ネガレジスト７２を塗布する。
図２４（ｃ）は製造工程ＳＴ２１−３を示す図である。
次に、製造工程ＳＴ２１−３（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク８１を介して、ネガレジスト７２にＵＶ照射Ｆを行う。
図２４（ｄ）は製造工程ＳＴ２１−４を示す図である。
次に、製造工程ＳＴ２１−４（ネガレジストエッチング）において、配向膜を形成する領域のネガレジスト７２をエッチングして除去する。
図２４（ｅ）は製造工程ＳＴ２１−５を示す図である。
次に、製造工程ＳＴ２１−５（配向膜成膜）において、ネガレジスト７２と画素電極２３領域のパシベーション膜２４の表面に配向膜２５となるＳｉＯ_２を斜方蒸着により成膜する。
図２４（ｆ）は製造工程ＳＴ２１−１を示す図である。
次に、製造工程ＳＴ２１−６（リフトオフ）において、ネガレジスト７２を剥離することによって、ネガレジスト７２上に蒸着されていた配向膜２５のＳｉＯ_２も除去する。したがって、画素電極２３上に配向膜２５が残る。
図２５（ａ）は製造工程ＳＴ２１−７を示す図である。
次に、製造工程ＳＴ２１−７（ネガレジスト塗布）において、シール材を形成するためにネガレジスト７２を塗布する。
図２５（ａ）は製造工程ＳＴ２１−７を示す図である。
次に、製造工程ＳＴ２１−８（フォトマスクを介してＵＶ露光）において、配向膜２５にネガレジスト７２のマスクを形成するため、マスク８３を介してＵＶ露光Ｆを行う。
図２５（ｂ）は製造工程ＳＴ２１−７を示す図である。
次に、製造工程ＳＴ２１−９（ネガレジストエッチング）において、配向膜２５上は、ネガレジスト７２のマスクを形成し、シール材を形成する部分は、ネガレジスト７２をエッチングして除去する。
図２５（ｃ）は製造工程ＳＴ２１−７を示す図である。
次に、製造工程ＳＴ２１−１０（Ｔｉ膜、金膜の成膜）において、シール材を形成する領域とネガレジスト７２の表面に、Ｔｉ膜３７からなる無機スペーサ材と金膜３６を成膜する。この製造工程は、第２のスペーサ形成工程として、Ｔｉ膜３７が金膜３６とシリコン基板との密着を確実にするための製造工程として備えられている。なお、Ｔｉ膜３７は、Ｃｒ膜であってもよい。
図２５（ｄ）は製造工程ＳＴ２１−７を示す図である。
次に、製造工程ＳＴ２１−１１（リフトオフ）において、ネガレジスト７２の剥離を行って、ネガレジスト７２の表面に形成されたＴｉ膜３７と金膜３６も剥離し（リフトオフ）、第２の基板２１にシール材３２（Ｔｉ膜３７と金膜３６）が形成された第２の基板体２０が形成される。
以上のように、第２のシール材形成工程（１）では、第１の基板体１０の製造工程と同様に、公知のフォトリソの技術を用いて、シリコン基板上に無機シールド材と金膜を形成して、第２の基板体２０を形成する。
他の第２のシール材形成工程（２）について説明する。
他の第２のシール材形成工程（２）は、図２４及び図２５に示した第２のシール材形成工程（１）とは異なった工程である。他の第２のシール材形成工程（２）では、メタルマスクを使用して、ＳｉＯ_２からなる配向膜を斜方蒸着して成膜し、工程数を削減している。
図２６は、他の第２のシール材形成工程（２）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。他の第２のシール材形成工程（２）は、図９に示した第２のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
他の第２のシール材形成工程（２）におけるＳＴ２２−３以降の工程は、第２のシール材形成工程（１）に含まれる製造工程ＳＴ２１−６〜製造工程ＳＴ２１−１１と共通であるので、その説明を省略する。
図２６（ａ）は製造工程ＳＴ２２−１を示す図である。
製造工程ＳＴ２２−１（Ｓｉウェハ用意）において、シリコン基板からなる第２の基板２１は、ＣＭＯＳ回路２２が形成された層と、画素電極２３を形成するアルミ電極と、それらを保護するパシベーション膜２４が形成されている。
図２６（ｂ）は製造工程ＳＴ２１−２を示す図である。
次に、製造工程ＳＴ２２−２（メタルマスクを介して配向膜成膜）において、第２の基板２１の画素電極２３の領域に、ＳｉＯ_２からなる配向膜を成膜するため、メタルマスク８４をセットして、配向膜蒸着装置において斜方蒸着Ｇにより配向膜を成膜する。
図２６（ｃ）は製造工程ＳＴ２１−３を示す図である。
次に、製造工程ＳＴ２２−３（ＳｉＯ_２パターニング基板）において、第２の基板２１の画素電極２３の領域に、ＳｉＯ_２からなる配向膜２５が成膜される。この製造工程は、図２４に示した製造工程ＳＴ２１−６と同一であり、更に、この製造工程以降も第２のシール材形成工程と全く同一の製造工程を経て、第２の基板体２０が形成される。
以上のように、図２６に示した他の第２のシール材形成工程では、図２４及び図２５に示した第２のシール材形成工程におけるネガレジストの塗布、露光、エッチング、剥離という製造工程の代わりに、メタルマスクによる配向膜成膜の製造工程で、第２の基板２１に配向膜２５を成膜することが可能である。したがって、製造工数を低減でき、コスト低減に寄与することが可能となった。
更に他の第２のシール材形成工程（３）について説明する。
更に他の第２のシール材形成工程（３）は、図２４及び図２５に示した第２のシール材形成工程（１）とは異なった工程である。更に他の第２のシール材形成工程（３）では、金膜をシールドとしてＳｉＯ_２からなる配向膜をエッチングすることにより、ネガレジストが付着していない第２の基板に配向膜蒸着装置で配向膜を成膜する製造工程を設けている。
図２７及び図２８は、更に他の第２のシール材形成工程（３）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。更に他の第２のシール材形成工程（３）は、図９に示した第２のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
図２７（ａ）は製造工程ＳＴ２３−１を示す図である。
製造工程ＳＴ２３−１（Ｓｉウェハ用意）において、シリコン基板からなる第２の基板２１は、ＣＭＯＳ回路２２が形成された層と、画素電極２３を形成するアルミ電極と、それらを保護するパシベーション膜２４が形成されている。
図２７（ｂ）は製造工程ＳＴ２３−２を示す図である。
次に、製造工程ＳＴ２３−２（ネガレジスト塗布）において、ＣＭＯＳ、画素電極、パッシベーション膜が形成された第２の基板２１にフォトリソによりシール材のパターンを形成するためのネガレジスト７２を塗布する。
図２７（ｃ）は製造工程ＳＴ２３−３を示す図である。
次に、製造工程ＳＴ２３−３（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク８３を介して、ネガレジスト７２にＵＶ照射Ｆを行う。
図２７（ｄ）は製造工程ＳＴ２３−４を示す図である。
次に、製造工程ＳＴ２３−４（ネガレジストエッチング）において、シール材を形成する領域のネガレジスト７２をエッチングして除去する。
図２７（ｅ）は製造工程ＳＴ２３−５を示す図である。
次に、製造工程ＳＴ２３−５（Ｔｉ膜、金膜の成膜）において、ネガレジスト７２とシール材形成領域のパシベーション膜２４の表面にＴｉ膜３７と金膜３６を成膜する。この製造工程は、第２のスペーサ形成工程として、Ｔｉ膜３７が金膜３６とシリコン基板との密着を確実にするための製造工程として備えられている。なお、Ｔｉ膜３７は、Ｃｒ膜であってもよい。
図２７（ｆ）は製造工程ＳＴ２３−６を示す図である。
次に、製造工程ＳＴ２３−６（リフトオフ）において、ネガレジスト７２を剥離することで、ネガレジスト７２上に蒸着されていた金膜３６とＴｉ膜３７も除去される。したがって、シール材形成領域に金膜３６とＴｉ膜３７が残る。
図２８（ａ）は製造工程ＳＴ２３−７を示す図である。
次に、製造工程ＳＴ２３−７（配向膜成膜）において、ネガレジストが除去された第２の基板２１を、配向膜蒸着装置に投入し、画素電極２３領域のパシベーション膜２４とシール材領域の金膜３６の表面に、ＳｉＯ_２からなる配向膜２５を斜方蒸着で成膜する。
図２８（ｂ）は製造工程ＳＴ２３−８を示す図である。
次に、製造工程ＳＴ２３−８（ネガレジスト塗布）において、金膜３６表面に成膜された配向膜２５を除去するため、そして、画素電極２３領域の配向膜２５にマスクをするための前工程として、ネガレジスト７２を塗布する。
図２８（ｃ）は製造工程ＳＴ２３−９を示す図である。
次に、製造工程ＳＴ２３−９（フォトマスクを介してＵＶ露光）において、画素電極２３領域の配向膜２５にネガレジスト７２のマスクを形成するため、マスク８３を介してＵＶ露光Ｆを行う。
図２８（ｄ）は製造工程ＳＴ２３−１０を示す図である。
次に、製造工程ＳＴ２３−１０（ネガレジストエッチング）において、画素電極２３領域の配向膜２５にネガレジスト７２によるマスクを形成し、金膜３６上の配向膜２５を除去する準備でネガレジスト７２をエッチングする。金膜３６の配向膜２５の上のネガレジストが除去される。
図２８（ｅ）は製造工程ＳＴ２３−１１を示す図である。
次に、製造工程ＳＴ２３−１１（金をストッパとしてＳｉＯ_２エッチング）において、金膜３６をエッチストッパとして、ＳｉＯ_２からなる配向膜２５をＲＩＥにて除去する。ネガレジスト７２でマスクされた配向膜２５はそのまま残る。
図２８（ｆ）は製造工程ＳＴ２３−１２を示す図である。
次に、製造工程ＳＴ２３−１２（ネガレジスト剥離）において、ネガレジスト７２を剥離して、その後、Ｏ_２プラズマアッシングによって配向膜１３上のレジスト残渣を除去し、画素電極２３領域の配向膜２５が露出される。したがって、第２の基板２１にシール材３２（Ｔｉ膜３７と金膜３６）と配向膜２５が形成され、第２の基板体２０が形成される。
以上のように、図２７及び図２８に示す更に他の第２のシール材形成工程では、ネガレジストにより配向膜蒸着装置を汚染することのない製造工程によって第２の基板体２０が形成される。
更に他の第２のシール材形成工程（４）について説明する。
更に他の第２のシール材形成工程（４）は、図２４及び図２５に示した第２のシール材形成工程（１）とは異なった工程である。更に他の第２のシール材形成工程（４）では、配向膜を成膜する製造工程まで、シリコン基板からなる第２の基板２１の表面に、レジストが接しないようにしている。
図２９及び図３０は、更に他の第２のシール材形成工程（４）を説明するための工程図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。図２９及び図３０に示す更に他の第２のシール材形成工程（４）は、図９に示す第２のシール材形成工程（１）の代わりに、液晶素子１の製造工程に採用することが可能である。
図２９（ａ）は製造工程ＳＴ２４−１を示す図である。
製造工程ＳＴ２４−１（Ｓｉウェハ用意）において、シリコン基板からなる第２の基板２１は、ＣＭＯＳ回路２２が形成された層と、画素電極２３を形成するアルミ電極と、それらを保護するパシベーション膜２４が形成されている。
図２９（ｂ）は製造工程ＳＴ２４−２を示す図である。
次に、製造工程ＳＴ２４−２（Ｔｉ膜、金膜の成膜）において、第２の基板２１のパシベーション膜２４の表面にＴｉ膜３７と金膜３６を成膜する。この製造工程は、第２のスペーサ形成工程として、Ｔｉ膜３７が金膜３６とシリコン基板との密着を確実にするための製造工程として備えられている。なお、Ｔｉ膜３７は、Ｃｒ膜であってもよい。
図２９（ｃ）は製造工程ＳＴ２４−３を示す図である。
次に、製造工程ＳＴ２４−３（ネガレジスト塗布）において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜３６の上にネガレジスト７２を塗布する。
図２９（ｄ）は製造工程ＳＴ２４−４を示す図である。
次に、製造工程ＳＴ２４−４（フォトマスクを介してＵＶ露光）において、シール材のパターン形状を形成したマスク８１を介して、ネガレジスト７２にＵＶ照射Ｆを行う。
図３０（ａ）は製造工程ＳＴ２４−５を示す図である。
次に、製造工程ＳＴ２４−５（ネガレジストエッチング）において、感光して残された部分が、以降の製造工程でシール材を形成するためのマスクとなるように、ネガレジスト７２のエッチングを行う。
図３０（ｂ）は製造工程ＳＴ２４−６を示す図である。
次に、製造工程ＳＴ２４−６（Ｔｉ膜、金膜のエッチング）において、シール材を形成するために、ネガレジスト７２でマスクされていない部分のＴｉ膜３７、金厚膜３６をエッチング等により除去する。
図３０（ｃ）は製造工程ＳＴ２４−７を示す図である。
次に、製造工程ＳＴ２４−７（ネガレジスト剥離）において、ネガレジスト７２を剥離して、シール材の金膜３６が露出される。したがって、第２の基板２１にシール材３２（Ｔｉ膜３７と金膜３６）が形成される。
以降の製造工程は、配向膜を成膜する製造工程であって、図２７及び図２８に示す製造工程ＳＴ２３−６から製造工程２３−１２と共通であるので、その説明を省略する。
以上のように、図２９及び図３０に示す更に他の第２のシール材形成工程（４）によれば、配向膜成膜前に、シリコン基板表面にレジストなどの異物が接しないため、よりクリーンな状態で配向膜を成膜することが可能となり、したがって、配向膜の均一性を高めることが可能となる。
更に他の液晶素子５について説明する。
図３１は、更に他の液晶素子５の部分分解斜視図である。液晶素子５では、シール材が外側と内側の二重に配置されており、図２及び図４等で図示した注入口３８を備えていない。即ち、液晶素子５では、液晶層の封入方法が変更されている。図３１において、図２と同一の構成部材には同一の番号を付して、重複する説明は省略する。
図３１に示すように、第１の基板体１０は、第１の基板１１上のＩＴＯからなる対向電極１２の周囲のシール領域に、第１の外側シール材３１ａと第１の内側シール材３１ｂが二重の閉じた枠上の第１のシール材３１を形成している。対向電極１２の端子１２ａは、第１のシール材３１の外側に伸びて形成され、ＦＰＣ５２から延長された電極（図示せず）と銀ペーストなどで電気的に接続される。
第２の基板体２０は、第２の基板２１の例えばアルミ電極からなる画素電極２３の周囲のシール領域に、第２の外側シール材３２ａと第２の内側シール材３２ｂが形成され二重の閉じた枠上の第２のシール材３２を形成している。
第２の外側シール材３２ａと第２の内側シール材３２ｂのそれぞれの平面形状は、第１の基板体１０の第１の外側シール材３１ａと第１の内側シール材３１ｂの平面形状と全く同一の形状に形成されている。第１の基板体１０の第１の外側シール材３１ａと第１の内側シール材３１ｂ上面の金の厚膜と、第２の基板体２０の第２の外側シール材３２ａと第２の内側シール材３２ｂ上面の金の薄膜の形状が一致して重なり、シールするように形成されている。そして、液晶素子１の組み立て時には、図２で説明したと同様に、第２の基板体２０に対して第１基板体１０を矢印Ｇの方向に重ねられ、液晶素子５が形成される。
図３１に示した二重の第１のシール材３１および二重の第２のシール材３２は、前述した様々な第１のシール材形成工程及び第２のシール材形成工程によって形成することが出来る。これらのシール材を形成した後、全てのシール材表面の金表面に対して表面活性化処理が行われる。その後、内側のシール材の中へ適量の液晶が配置される。その後、第１の基板体１０と第２の基板体２０とを重ね合わせ、加圧接合する工程を行う。
このように、注入口を設けず、枠状に形成したシール材の内側に液晶を滴下して注入する液晶滴下方法（ＯＤＦ）を採用することによって、注入口を樹脂等で封止する必要がなく、より確実な密封性と耐水性を実現することができる。
図３１に示した液晶素子５も、図９に記載の製造方法に従って製造することができる。また、その際に、上述した様々な第１のシール材形成工程及び第２のシール材形成工程を利用できることは言うまでもない。
上述した各種の第１の基板体１０のシール材３１を形成する第１のシール材形成工程及び第２の基板体２０のシール材３２を形成する第２のシール材形成工程から明らかなように、通常の液晶素子を生産する量産ラインに少しの工程を加えるだけで特別な設備を設けることもなく、液晶素子のシール材を無機材で形成することが可能となる。更に、シール材の金膜どうしを表面活性化処理を施した上で常温で加圧接合して、液晶素子を形成することが可能となるので、高温高湿環境における耐久性を実現し、光通信用の用途においても液晶素子が利用可能となる。
上記において、様々な液晶素子とその製造方法について説明してきたが、シリコン基板からなる第２の基板はガラス基板であっても良く、その場合でも、同様の製造工程で無機のシール材が形成可能である。この場合はＩＴＯとＴｉの密着性が悪いため、Ｔｉの下地となる部分のＩＴＯはエッチング処理によって取り除いた方が好ましい。また、Ｔｉ膜は、Ｃｒ膜に置き換え可能である。さらに、ネガレジスト及びポジレジストは、相互に置き換えて利用可能であり、その場合にはフォトマスクの透過パターンと遮光パターンを反転させて利用すれば良い。

Claims (8)

1. 液晶層を封入するための枠状のシール領域を備えた第１の基板と、
   前記第１の基板に対向して設けられた第２の基板と、を有し、
   前記第１の基板の前記シール領域には、前記第２の基板と重ね合わせて接合する際に潰れて変形して金属結合するための金の枠状構造物が設けられ、
   前記第２の基板における前記金の枠状構造物に対向する部分には、金膜が配置されており、
   前記第１の基板と前記金の枠状構造物との間、または前記第２の基板と前記金膜との間に、無機スペーサ材を有し、
   前記無機スペーサ材は、前記第１の基板と前記第２の基板との距離を制御し、
   前記金の枠状構造物は、多数個形成された小部屋を有し、
   前記多数個形成された小部屋の先端部分で、表面活性化結合により前記金膜と常温接合される、
   ことを特徴とする液晶素子。
2. 無機スペーサ材は、誘電体膜又は金属膜である、請求項１に記載の液晶素子。
3. 第１の基板、第２の基板、シール材、及び、前記第１の基板、前記第２の基板及びシール材によって封入された液晶層を有する液晶素子の製造方法であって、
   前記第１の基板、または前記第２の基板上に、前記第１の基板と前記第２の基板との距離を制御するための無機スペーサ材を配置し、
   前記第１の基板と金の枠状構造物との間、または前記第２の基板と金膜との間に、前記無機スペーサ材が配置されるように、前記第１の基板に第１のシール材として金の多数個形成された小部屋を、前記第２の基板に第２のシール材として金膜を、それぞれ形成し、
   前記金の多数個形成された小部屋の先端部分及び前記金膜の表面に表面活性化処理を施し、
   表面活性化処理が施された前記金の多数個形成された小部屋の先端部分と、表面活性化処理が施された前記金膜の表面とを常温で加圧して金属結合により前記第１のシール材及び前記第２のシール材を接合することによって前記シール材を形成する、
   工程を有することを特徴とする液晶素子の製造方法。
4. 配置された前記金膜をハーフエッチングすることによって前記金の多数個形成された小部屋を形成する、請求項３に記載の液晶素子の製造方法。
5. 前記第１の基板はガラス基板であり、前記第２の基板はシリコン基板又はガラス基板である、請求項３又は４に記載の液晶素子の製造方法。
6. 表面活性化処理は、前記金の多数個形成された小部屋の先端部分及び前記金膜の表面にプラズマ又はイオンビームを照射して活性化する工程を含む、請求項３〜５の何れか一項に記載の液晶素子の製造方法。
7. 前記第１の基板又は前記第２の基板上に配向膜を形成する工程を更に有する、請求項３〜６の何れか一項に記載の液晶素子の製造方法。
8. 前記金の多数個形成された小部屋を形成するために、前記第１の基板上に配置された金膜の内、不必要な部分の金膜をリフトオフによって剥離する、請求項４に記載の液晶素子の製造方法。

Images