JP2008160655A - 圧電薄膜共振器の製造方法 - Google Patents
圧電薄膜共振器の製造方法 Download PDFInfo
- Publication number
- JP2008160655A JP2008160655A JP2006349309A JP2006349309A JP2008160655A JP 2008160655 A JP2008160655 A JP 2008160655A JP 2006349309 A JP2006349309 A JP 2006349309A JP 2006349309 A JP2006349309 A JP 2006349309A JP 2008160655 A JP2008160655 A JP 2008160655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrode
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】周波数調整層の形成に関する製造工程の簡略化を図ると共に、上部電極の酸化を防止することができる圧電薄膜共振器の製造方法を提供する。
【解決手段】成膜用基板111と基板105とを貼り合わせた(図3B、工程h)後、成膜用基板111上の振動部104に対応する部分に所定のレジストを形成し、Deep−RIEプロセスによってエッチングして成膜用基板111の一部を除去する(図3B、工程i)。これにより、成膜用基板111の残った部分(シリコン層)を周波数調整層108として機能させる。次に、成膜用基板111が除去された電極膜113上に所定のレジストを形成し、この電極膜113をパターニングして、上部電極103を形成する(図3B、工程j)。
【選択図】図3B
【解決手段】成膜用基板111と基板105とを貼り合わせた(図3B、工程h)後、成膜用基板111上の振動部104に対応する部分に所定のレジストを形成し、Deep−RIEプロセスによってエッチングして成膜用基板111の一部を除去する(図3B、工程i)。これにより、成膜用基板111の残った部分(シリコン層)を周波数調整層108として機能させる。次に、成膜用基板111が除去された電極膜113上に所定のレジストを形成し、この電極膜113をパターニングして、上部電極103を形成する(図3B、工程j)。
【選択図】図3B
Description
本発明は、貼り合わせ手法を用いた圧電薄膜共振器(Film Bulk Acoustic Resonator)の製造方法に関する。
近年、携帯電話において国内での通話機能やメール機能に加え、海外でも使用可能とするためのマルチモード化やマルチバンド化によるシステムの複雑化、カメラモジュールやGPS(Global Positioning System)機能やクレジット機能等の搭載による高機能化に伴い、無線部には高性能化は当然のことながら、さらなる小型化及び低コスト化が要求されている。これに応じて、無線部を構成するキーデバイスの1つであるRFフィルタや共用器は、現在主流である弾性表面波(Surface Acoustic Wave)共振器を使用する構成に代えて、さらなる小型化及び高性能化が可能な圧電薄膜共振器を使用する構成の開発が盛んである。
従来の圧電薄膜共振器は、例えば図4A及び図4Bに示される製造方法によって実現される(特許文献1を参照)。
まず、シリコン等からなる成膜用基板211を準備し、この成膜用基板211の上に圧電体層201を形成する(図4A、工程a)。次に、圧電体層201上に、下部電極202となる電極膜212を形成する(図4A、工程b)。その後、フォトリソグラフィやリフトオフ加工によって電極膜212をパターニングし、下部電極202及び支持部209の下地となる支持部層219aを形成する(図4A、工程c)。さらに、この支持部層219aの上に、電子ビーム蒸着やスパッタ法等を用いて、支持部209の一部となる支持部層219bを形成する(図4A、工程d)。
まず、シリコン等からなる成膜用基板211を準備し、この成膜用基板211の上に圧電体層201を形成する(図4A、工程a)。次に、圧電体層201上に、下部電極202となる電極膜212を形成する(図4A、工程b)。その後、フォトリソグラフィやリフトオフ加工によって電極膜212をパターニングし、下部電極202及び支持部209の下地となる支持部層219aを形成する(図4A、工程c)。さらに、この支持部層219aの上に、電子ビーム蒸着やスパッタ法等を用いて、支持部209の一部となる支持部層219bを形成する(図4A、工程d)。
次に、振動部204を支持する基板205を準備し、電子ビーム蒸着やスパッタ法等を用いて、この基板205の上に導体層219を形成する(図4A、工程e)。次に、フォトリソグラフィやリフトオフ加工によって導体層219をパターニングし、支持部209の一部となる支持部層219cを形成する(図4A、工程f)。
次に、成膜用基板211の支持部層219bと基板205の支持部層219cとを向かい合わせ、支持部層219bと支持部層219cとを共晶結晶させて貼り合わせる(図4B、工程g)。次に、2つの基板を貼り合わせた形成物から、成膜用基板211を除去する(図4B、工程h)。例えば、成膜用基板211の表面にバッファ層として窒化ガリウム(GaN)を数μmの膜厚で形成しておき、成膜用基板211の裏面から高出力のパルスレーザを照射してGa(ガリウム)とN(窒素)との結合を切断することで、成膜用基板211を全面除去できる。
この工程g及び工程hにより、元々成膜用基板211にあった形成物が、基板205に転写されたことになる。次に、成膜用基板211を除去した圧電体層201の上に、上部電極203となる電極膜213を形成する(図4B、工程i)。そして、この電極膜213をパターニングして、上部電極203を形成する(図4B、工程j)。これにより、圧電薄膜共振器が完成する。
また、この圧電薄膜共振器を複数用いてフィルタや共用器等を構成する場合には、必要に応じて複数の圧電薄膜共振器間で共振周波数の調整が行われる。この共振周波数の調整は、上部電極203上に周波数調整層をさらに設けることで行われるのが一般的である(特許文献2を参照)。この周波数調整層208は、図4Bの工程jによって上部電極203を形成した後、シリコン層218を積層し(図4C、工程k)、このシリコン層218を所定の大きさ及び厚さにパターニングする(図4C、工程l)ことで形成される。
特開2006−060385号公報
特開2005−198233号公報
しかしながら、上述した従来の圧電薄膜共振器の製造方法では、成膜用基板211を全面除去した後、シリコン層218を積層してパターニングすることで、周波数調整層208を形成するため、製造工程の数が多いという課題がある。
また、上部電極203を形成してから周波数調整層208を形成するまでの間は、上部電極203が露出されている状態となるため、この間に上部電極203の表面が酸化して損失が増加するという課題がある。
また、上部電極203を形成してから周波数調整層208を形成するまでの間は、上部電極203が露出されている状態となるため、この間に上部電極203の表面が酸化して損失が増加するという課題がある。
それ故に、本発明の目的は、周波数調整層の形成に関する製造工程の簡略化を図ると共に、上部電極の酸化を防止することができる圧電薄膜共振器の製造方法を提供することである。
本発明は、圧電薄膜共振器の製造方法に向けられている。そして、上記目的を達成させるために、本発明の圧電薄膜共振器の製造方法は、第1の基板に電極膜を形成する工程と、電極膜の上に圧電体層を形成する工程と、圧電体層の上に下部電極及び第1の支持部層を形成する工程と、第2の基板の上に第2の支持部層を形成する工程と、第1の支持部層と第2の支持部層とを貼り合わせる工程と、貼り合わせ工程の後に、第1の基板の一部を除去して周波数調整層を形成する工程と、第1の基板の一部除去によって露出する電極膜をパターニングして、上部電極を形成する工程とを備える。
又は、上記目的を達成させるために、本発明の圧電薄膜共振器の製造方法は、第1の基板に電極膜を形成する工程と、電極膜の上に圧電体層を形成する工程と、圧電体層の上に下部電極及び第1の支持部層を形成する工程と、第2の基板の上に第2の支持部層を形成する工程と、第1の支持部層と第2の支持部層とを貼り合わせる工程と、貼り合わせ工程の後に、第1の基板の一部を除去すると共に一部除去によって露出する電極膜をパターニングして、周波数調整層と上部電極とを同時に形成する工程とを備える。
典型的には、貼り合わせる工程が、第1の支持部層と第2の支持部層とを共晶結晶接合することによって行われる。この場合、第1の支持部層及び第2の支持部層は、少なくとも金錫(AuSn)又は金シリコン(AuSi)を含む多層膜であることが望ましい。
上記本発明によれば、本来なら除去されてしまう成膜用基板111の一部を周波数調整層108として使用する。これにより、周波数調整層を追加で成膜する工程が不要となり、製造工程の簡略化を図ることができる。また、上部電極103の上には必ず成膜用基板111が残った状態となるため、上部電極103の酸化を防止することができ、圧電薄膜共振器の低損失化に貢献できる。
図1は、本発明の製造方法によって形成される圧電薄膜共振器の構造例を模式的に示した上面図である。図2は、図1に示した圧電薄膜共振器のX−X断面図である。この図面に示した圧電薄膜共振器は、以下の構造を有している。
圧電体層101の一方主面に上部電極103が、他方主面に下部電極102が形成される。圧電体層101を下部電極102と上部電極103とで挟んだ領域が、振動部104となる。この振動部104は、支持部109を介して基板105に載置(接合)される。基板105と下部電極102との空間が、キャビティ106となる。上部電極103の上方には、周波数調整層108が形成される。振動部104の形状は自由に設計することができ、図1に示す円形以外にも、楕円形、正方形、又は多角形等でもよい。
圧電体層101には、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、チタン酸ジルコン酸鉛(PZT)系材料、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、又はニオブ酸カリウム(KNbO3)等の、圧電性材料が用いられる。下部電極102及び上部電極103には、モリブデン(Mo)、アルミニウム(Al)、タングステン(W)、白金(Pt)、金(Au)、銀(Ag)、チタン(Ti)、又は銅(Cu)等の導電性材料や、それらの積層金属又は合金が用いられる。なお、下部電極102と上部電極103とは、異なる導電性材料で形成しても構わない。
基板105には、シリコン(Si)、ガリウム砒素(GaAs)、ガラス、又はサファイア等の材料が用いられる。支持部109には、後述する特徴的な圧電薄膜共振器の製造方法を用いるため、チタン、金、錫(Sn)、クロム(Cr)、金錫(AuSn)や金シリコン(AuSi)の合金等の導電性材料が用いられる。これらの導電性材料は、単体構造で用いてもよいし多層構造で用いてもよい。なお、支持部109を導電性バンプで構成することも可能である。
図3A及び図3Bは、本発明の一実施形態に係る圧電薄膜共振器の製造方法の手順を概略的に示した図である。
まず、シリコン、ガラス、又はサファイア等からなる成膜用基板111を準備し、この成膜用基板111の上に、上部電極103となる電極膜113を形成する(図3A、工程a)。次に、電極膜113上に、圧電体層101を形成する(図3A、工程b)。次に、圧電体層101上に、下部電極102となる電極膜112を形成する(図3A、工程c)。本実施形態では、成膜用基板111を300μm厚のシリコンで、電極膜112及び電極膜113を0.3μm厚のモリブデンで、圧電体層101を1.1μm厚の窒化アルミニウムで構成した。
まず、シリコン、ガラス、又はサファイア等からなる成膜用基板111を準備し、この成膜用基板111の上に、上部電極103となる電極膜113を形成する(図3A、工程a)。次に、電極膜113上に、圧電体層101を形成する(図3A、工程b)。次に、圧電体層101上に、下部電極102となる電極膜112を形成する(図3A、工程c)。本実施形態では、成膜用基板111を300μm厚のシリコンで、電極膜112及び電極膜113を0.3μm厚のモリブデンで、圧電体層101を1.1μm厚の窒化アルミニウムで構成した。
なお、圧電体層101、電極膜112、電極膜113、及び成膜用基板111は、加工されて最終的に圧電体層101、下部電極102、上部電極103、及び周波数調整層108となって振動部104を構成した場合に、所望の共振周波数で振動するように各々の厚みが予め設定されている。
その後、フォトリソグラフィやリフトオフ加工によって電極膜112をパターニングし、下部電極102及び支持部109の下地となる支持部層119aを形成する(図3A、工程d)。さらに、この支持部層119aの上に、電子ビーム蒸着やスパッタ法等を用いて、支持部109の一部となる支持部層119bを形成する(図3A、工程e)。この支持部層119bは、例えば0.05μm厚のチタン/0.1μm厚の金/0.5μm厚の金錫の多層膜からなる導電性材料で形成される。なお、導電性材料が同じであれば、支持部層119aと支持部層119bとを一体的に形成してもよい。これにより、成膜用基板111の準備が整ったことになる。
次に、振動部104を支持する基板105を準備し、電子ビーム蒸着やスパッタ法等を用いて、この基板105の上に導体層119を形成する(図3A、工程f)。次に、フォトリソグラフィやリフトオフ加工によって導体層119をパターニングし、支持部109の一部となる支持部層119cを形成する(図3A、工程g)。この支持部層119cは、例えば0.05μm厚のチタン/0.15μm厚の金の多層膜からなる導電性材料で形成される。
本実施形態では、電子ビーム蒸着を用いて基板105を成膜用基板111と向かい合わせたときにAuSn合金層が接するように、支持部層119b及び支持部層119cのパターン形成している。なお、基板105に形成された支持部層119cのパターンは、成膜用基板111に形成された支持部層119bのパターンと完全に一致させる必要はなく、両基板の位置合わせ精度を考慮して、余裕を持たせることが好ましい。その結果、それぞれの支持部層119bと支持部層119cとがずれることで圧電体層101が支持されずに宙に浮いた状態となることを回避することができ、機械的強度を確保することができる。
なお、支持部層109a〜109cの合計膜厚は、下部電極102の膜厚以上に設定される。これにより、振動部104の振動が阻害されることがなくなり、良好な共振器特性を得ることができる。また、支持部層109a〜109cの膜厚は、共晶結晶時の溶解によって成膜量よりも薄くなることを考慮して余裕を持たせることが望ましい。
次に、成膜用基板111の支持部層119bと基板105の支持部層119cとを向かい合わせ、金と錫とを共晶結晶接合させて貼り合わせる(図3B、工程h)。この際、両基板に圧力をかけてもよい。また、貼り合わせた基板を加熱し、互いに接触しているAuSnを溶融状態にし、温度を下げることにより強固な金属結合を得ることができる。これにより、接合信頼性に優れた圧電薄膜共振器を得ることができる。例えば、375℃かつ0.3MPaで金錫をいったん溶融させ、再度凝固させることにより、容易に接合することができる。
この実施例では、支持部109にAuSn多層膜の合金を用いているが、これに限るものではない。例えば、金シリコン(AuSi)多層膜の合金を用いることができる。また、支持部109が半溶融状態又は溶融状態を経ることで2つの基板が貼り合わされる場合は、その融点(固相線温度)が、圧電薄膜共振器をマザーボードに実装する際の半田リフロー温度よりも高く、かつ圧電薄膜共振器の電極材料等の融点よりも低ければよい。また、支持部109は、溶融温度以下での金属同士の相互拡散による拡散接合によって貼り合わせてもよいし、プラズマ処理等により接続面を表面活性化させて常温で接合させてもよい。常温で接合することにより、振動部の残留熱応力をなくすことができるので、製造歩留まりが高くかつ周波数変動等の経時変化が少ない圧電薄膜共振器を得ることができる。
次に、成膜用基板111上の振動部104に対応する部分に所定のレジスト(図示せず)を形成し、Deep−RIEプロセスによってエッチングして成膜用基板111の一部を除去する(図3B、工程i)。これにより、成膜用基板111の除去されずに残った部分(シリコン層)を周波数調整層108として機能させる。次に、成膜用基板111が一部除去されて露出した電極膜113上に所定のレジスト(図示せず)を形成し、この電極膜113をパターニングして、上部電極103を形成する(図3B、工程j)。これにより、図1及び図2に示す圧電薄膜共振器が完成する。
以上のように、本発明の一実施形態に係る圧電薄膜共振器の製造方法によれば、本来なら除去されてしまう成膜用基板111の一部を周波数調整層108として使用する。これにより、周波数調整層108用のシリコン層を成膜する工程が不要となり、製造工程の簡略化を図ることができる。また、上部電極103の上には必ず成膜用基板111が残った状態となるため、上部電極103の酸化を防止することができ、圧電薄膜共振器の低損失化に貢献できる。
なお、上記実施形態では、Deep−RIEプロセスによって成膜用基板111の一部を除去する場合、エッチングストップ用に成膜用基板111上に熱酸化膜(SiO2)を形成してもよい。このような構成とすることで、Deep−RIEプロセスでのオーバーエッチングによって上部電極103へのダメージを低減することができる。
また、成膜用基板111の一部を除去する方法として、例えばフッ硝酸を用いたウェットエッチングも利用することができる。ただし、上部電極103としてモリブデンを使用した場合は、フッ硝酸によってエッチングされてしまうため、成膜用基板111に上部電極103を成膜する前にフッ硝酸に対して選択性の高い薄膜材料をバリア層として成膜しておくことが好ましい。例えば、フッ硝酸に対するバリア層として窒化アルミニウムを用いることで、シリコンである成膜用基板111を部分的にエッチングしてもよい。
あるいは、フッ硝酸を用いたウェットエッチングによって成膜用基板111を薄型化した後に、Deep−RIEプロセスによって成膜用基板111を部分的に除去してもよい。こうすれば、上述したバリア層が不要になると共に、Deep−RIEプロセスによる加工時間を短縮することができる。
あるいは、フッ硝酸を用いたウェットエッチングによって成膜用基板111を薄型化した後に、Deep−RIEプロセスによって成膜用基板111を部分的に除去してもよい。こうすれば、上述したバリア層が不要になると共に、Deep−RIEプロセスによる加工時間を短縮することができる。
さらに、上記実施形態では、工程iにおいて周波数調整層108を形成し、その後工程jにおいて上部電極103を構成する製造方法を説明した。しかし、成膜用基板111の材料(シリコン)と電極膜113の材料(モリブデン)との両方を精度良く同時にエッチングできる手法を用いれば、これら2つの工程i及び工程jを1つの工程で実施することも可能である。
例えば、上述したように、フッ硝酸を用いたウエットエッチングを行うことで工程の簡略化が実現できる。まず、成膜用基板111の上に所定のレジストを形成し、この成膜用基板111をパターニングして周波数調整層108を形成する。この状態でさらにエッチングを追加していくことで、成膜用基板111と上部電極103とを同時に形成する。フッ硝酸は、シリコンもモリブデンもエッチング可能であり、モリブデンの下側に存在する窒化アルミニウムに対しては選択性が高いため、シリコン及びモリブデンを良好にパターニングし、窒化アルミニウムへのダメージを抑えることができる。このため、信頼性の高いデバイスを製造できると共に、製造工程を省略することができる。
本発明の圧電薄膜共振器の製造方法は、貼り合わせ手法を用いた圧電薄膜共振器の製造等に利用可能であり、特に周波数調整層の形成に関する工程を削減したい場合等に有用である。
101、201 圧電体層
102、202 下部電極
103、203 上部電極
104、204 振動部
105、205 基板
106、206 キャビティ
108、208 周波数調整層
109、209 支持部
111、211 成膜用基板
112、113、212、213 電極膜
119、219 導体層
119a〜119c、219a〜219c 支持部層
218 シリコン層
102、202 下部電極
103、203 上部電極
104、204 振動部
105、205 基板
106、206 キャビティ
108、208 周波数調整層
109、209 支持部
111、211 成膜用基板
112、113、212、213 電極膜
119、219 導体層
119a〜119c、219a〜219c 支持部層
218 シリコン層
Claims (4)
- 圧電薄膜共振器の製造方法であって、
第1の基板に電極膜を形成する工程と、
前記電極膜の上に圧電体層を形成する工程と、
前記圧電体層の上に下部電極及び第1の支持部層を形成する工程と、
第2の基板の上に第2の支持部層を形成する工程と、
前記第1の支持部層と前記第2の支持部層とを貼り合わせる工程と、
前記貼り合わせ工程の後に、前記第1の基板の一部を除去して周波数調整層を形成する工程と、
前記第1の基板の一部除去によって露出する前記電極膜をパターニングして、上部電極を形成する工程とを備える、製造方法。 - 圧電薄膜共振器の製造方法であって、
第1の基板に電極膜を形成する工程と、
前記電極膜の上に圧電体層を形成する工程と、
前記圧電体層の上に下部電極及び第1の支持部層を形成する工程と、
第2の基板の上に第2の支持部層を形成する工程と、
前記第1の支持部層と前記第2の支持部層とを貼り合わせる工程と、
前記貼り合わせ工程の後に、前記第1の基板の一部を除去すると共に一部除去によって露出する前記電極膜をパターニングして、周波数調整層と上部電極とを同時に形成する工程とを備える、製造方法。 - 前記貼り合わせる工程が、前記第1の支持部層と前記第2の支持部層とを共晶結晶接合することで行われることを特徴とする、請求項1又は2に記載の製造方法。
- 前記第1の支持部層及び前記第2の支持部層は、少なくとも金錫(AuSn)又は金シリコン(AuSi)を含む多層膜であることを特徴とする、請求項1又は2に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006349309A JP2008160655A (ja) | 2006-12-26 | 2006-12-26 | 圧電薄膜共振器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006349309A JP2008160655A (ja) | 2006-12-26 | 2006-12-26 | 圧電薄膜共振器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008160655A true JP2008160655A (ja) | 2008-07-10 |
Family
ID=39661036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006349309A Pending JP2008160655A (ja) | 2006-12-26 | 2006-12-26 | 圧電薄膜共振器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008160655A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011111869A1 (ja) * | 2010-03-10 | 2011-09-15 | シチズンホールディングス株式会社 | 液晶素子及び液晶素子の製造方法 |
CN104495557A (zh) * | 2015-01-07 | 2015-04-08 | 浙江师范大学 | 一种自供电式电梯报警装置 |
CN104528492A (zh) * | 2015-01-07 | 2015-04-22 | 浙江师范大学 | 一种电梯报警装置 |
WO2021172588A1 (ja) * | 2020-02-28 | 2021-09-02 | 太陽誘電株式会社 | センサ装置およびその製造方法 |
-
2006
- 2006-12-26 JP JP2006349309A patent/JP2008160655A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011111869A1 (ja) * | 2010-03-10 | 2011-09-15 | シチズンホールディングス株式会社 | 液晶素子及び液晶素子の製造方法 |
CN102893211A (zh) * | 2010-03-10 | 2013-01-23 | 西铁城控股株式会社 | 液晶元件及液晶元件的制造方法 |
JP5709837B2 (ja) * | 2010-03-10 | 2015-04-30 | シチズンホールディングス株式会社 | 液晶素子及び液晶素子の製造方法 |
CN102893211B (zh) * | 2010-03-10 | 2015-12-02 | 西铁城控股株式会社 | 液晶元件及液晶元件的制造方法 |
US9304358B2 (en) | 2010-03-10 | 2016-04-05 | Citizen Holdings Co., Ltd. | Liquid crystal device and method of manufacturing liquid crystal device |
CN104495557A (zh) * | 2015-01-07 | 2015-04-08 | 浙江师范大学 | 一种自供电式电梯报警装置 |
CN104528492A (zh) * | 2015-01-07 | 2015-04-22 | 浙江师范大学 | 一种电梯报警装置 |
WO2021172588A1 (ja) * | 2020-02-28 | 2021-09-02 | 太陽誘電株式会社 | センサ装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077805B2 (ja) | 共振器の製造方法 | |
JP4311376B2 (ja) | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 | |
JP7259005B2 (ja) | 薄膜バルク音響波共振器ならびにその製造方法 | |
US7417360B2 (en) | Piezoelectric resonator and method for producing the same | |
EP1898525B1 (en) | Acoustic resonator and filter | |
CN101228691B (zh) | 压电谐振器的制造方法 | |
JP2006109400A (ja) | 電子部品、回路基板、電子機器、電子部品の製造方法 | |
US20150015119A1 (en) | Piezoelectric vibrating piece, method for fabricating piezoelectric vibrating piece, piezoelectric device, and method for fabricating piezoelectric device | |
US20230336157A1 (en) | Mems device and fabrication method thereof | |
JP2008160655A (ja) | 圧電薄膜共振器の製造方法 | |
JP6493524B2 (ja) | 弾性表面波装置、高周波モジュール及び弾性表面波装置の製造方法 | |
JP5170282B2 (ja) | 電子部品の製造方法 | |
JP3764450B2 (ja) | 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法 | |
JP4846509B2 (ja) | 圧電共振器及び圧電共振器の製造方法 | |
JP3865712B2 (ja) | 弾性表面波デバイス | |
JP7116557B2 (ja) | 圧電薄膜共振器、フィルタ、デュプレクサおよび圧電薄膜共振器の製造方法 | |
JP2005217670A (ja) | 弾性表面波装置および通信装置 | |
JP2008211806A (ja) | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 | |
JP2007143127A (ja) | 複合rfデバイスとその製造方法 | |
JP5569473B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP4684343B2 (ja) | 弾性表面波装置 | |
JP5516511B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP5773027B2 (ja) | 電子部品及び電子機器 | |
JP2024076836A (ja) | 電子部品 | |
CN117254790A (zh) | 体声波滤波器及其制造方法 |