JP5694502B2 - 印刷回路基板およびその製造方法 - Google Patents

印刷回路基板およびその製造方法 Download PDF

Info

Publication number
JP5694502B2
JP5694502B2 JP2013268846A JP2013268846A JP5694502B2 JP 5694502 B2 JP5694502 B2 JP 5694502B2 JP 2013268846 A JP2013268846 A JP 2013268846A JP 2013268846 A JP2013268846 A JP 2013268846A JP 5694502 B2 JP5694502 B2 JP 5694502B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
seed layer
circuit pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013268846A
Other languages
English (en)
Other versions
JP2015037181A (ja
Inventor
ハン,ション
ド キャン,ヨン
ド キャン,ヨン
ミン ベ,ソン
ミン ベ,ソン
ス キム,ユン
ス キム,ユン
ゼ リ,ヨン
ゼ リ,ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015037181A publication Critical patent/JP2015037181A/ja
Application granted granted Critical
Publication of JP5694502B2 publication Critical patent/JP5694502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/087Using a reactive gas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/092Particle beam, e.g. using an electron beam or an ion beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111Preheating, e.g. before soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1383Temporary protective insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、印刷回路基板およびその製造方法に関する。
近年、印刷回路基板のフリップチップボールグリッドアレイ(FCBGA)などのパッケージ用基板において、10μm/10μm以下のピッチ(pitch)に対する需要が急増しており、これに伴い変形されたセミアディティブ工法(modified semi−additive process;MSAP)をはじめ、様々な工法が開発されている。
このような微細回路は、5μm/5μm以下のFCBGAと、3μm/3μm以下のインタポーザ(interposer)などの製品において具現される見込みである。
微細回路を具現するにあたり、シード層(seed layer)とこれにめっきを施す方式は、最終的に、シード層を残渣が生じることなくエッチングしなければならない。
この際、シード層の厚さよりもオーバエッチングすることで残渣のない表面を形成することができるが、回路線幅において変化が生じる。回路線幅の変化は基板の変形を起こし、実際の工程において所望の線幅より高い露光解像度を要求する。
さらに、アンダーカット(undercut)の問題も併せて有しており、より高い不均衡の割合で算定するときに3μm/3μmの回路を具現することができる。
アンダーカットに対する影響は、微細回路においてさらに問題となり、ひどい場合には数μmの深さをもって進み、回路線(RDL)が剥離される現象さえもたらし、微細回路の具現が極めて困難となる。
その他にも、現在より高いアスペクト比(aspect ratio)を有する新たな線幅構造が、以降の微細回路関連技術において要求されているため、回路線の側面を保護して寸法を一定にする技術と、アンダーカットを防止する技術は、フリップチップボールグリッドアレイ、駆動ドライブを実装しなければならないフレキシブル配線板(FPC)、チップダイと基板の線幅の差を補正する役割のインタポーザなどの製品において必要である。
一方、特許文献1には、フラッシュエッチングの際に、回路パターンのエッチングを防止する印刷回路基板の製造方法が開示されているが、前記回路パターンの線幅を保護し、アンダーカットを抑制する効果を充分に具現できないという問題があった。
韓国公開特許第2010−0029561号公報
本発明者らは、鋭意研究の結果、印刷回路基板の回路パターンのシード層の両側面にエッチング溝を形成することで前記回路パターンの線幅を保護し、アンダーカットを抑制できることを見出し、本発明を完成するに至った。
本発明の一つの目的は、回路パターンの線幅を保護し、アンダーカットを抑制できる印刷回路基板を提供することにある。
本発明の他の目的は、前記印刷回路基板の製造方法を提供することにある。
本発明の一つの目的を達成するための印刷回路基板(以下、「第1発明」とする)は、絶縁層と、前記絶縁層上に形成された回路パターンと、を含み、前記回路パターンは、シード層と前記シード層上に形成された金属層とを有し、前記シード層の両側面にエッチング溝が形成されている。
第1発明において、前記回路パターンの側壁部に形成された保護層をさらに含む。
第1発明において、前記エッチング溝の長さが回路パターンの線幅の1/8以下である。
第1発明において、前記エッチング溝の高さが回路パターンの高さの1/8以下である。
第1発明において、前記エッチング溝の入口部の高さとシード層の高さとが一致する。
第1発明において、前記回路パターンは、銅(Cu)、白金(Pt)、金(Au)、銀(Ag)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、チタン(Ti)およびクロム(Cr)からなる群から選択される一つ以上の金属で形成されている。
第1発明において、前記シード層の高さは、前記絶縁層の上面から0.05〜2μmである。
本発明の他の目的を達成するための印刷回路基板の製造方法(以下、「第2発明」とする)は、シード層を有する絶縁層を設ける段階と、前記シード層上に開口部が形成されためっきレジストを形成する段階と、前記開口部にめっき処理を施して回路パターンを形成する段階と、前記めっきレジストを除去する段階と、前記回路パターン上に保護層を形成する段階と、前記保護層の側壁部以外の他の部分をドライエッチングする段階と、前記ドライエッチングにより表面上に露出したシード層をウェットエッチングする段階と、を含む。
第2発明において、前記方法は、回路パターンの側壁部の保護層をプラズマ灰化工程により除去する段階をさらに含む。
第2発明において、前記絶縁層にシード層を形成する段階は、スパッタ蒸着法、無電解めっき法および金属薄膜積層法のうち少なくとも一つ以上の方法により行われる。
第2発明において、前記シード層上に開口部が形成されためっきレジストを形成する段階は、前記回路パターンに対応する位置に露光処理および現像処理を施すことにより行われる。
第2発明において、前記開口部にめっき処理を施して回路パターンを形成する段階は、前記開口部に露出したシード層上において電解めっき法により行われる。
第3発明において、前記回路パターン上に保護層を形成する段階は、CH、C、C、CF、C、C、CおよびCHFから選択される一つ以上の気体を用いてプラズマ蒸着法により行われる。
第2発明において、前記気体は、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、窒素(N)および水素(H)から選択される一つ以上のものを含む。
第2発明において、前記保護層の側壁部以外の他の部分をドライエッチングする段階は、酸素リアクティブイオンエッチングまたはイオンビームエッチングにより行われる。
第2発明において、前記酸素リアクティブイオンエッチングは、アルゴン(Ar)、水素(H)、窒素(N)、またはこれらが混合した気体を用いて行われる。
第2発明において、前記ドライエッチングにより表面上に露出したシード層をウェットエッチングする段階は、硫酸(HSO)、過酸化水素水(H)、塩化銅(CuCl)、塩化第二鉄(FeCl)、硝酸(HNO)、リン酸(HPO)、またはこれらの混合物を用いて行われる。
本発明の代表的な具現例による印刷回路基板およびその製造方法によれば、回路パターンのシード層の両側面にエッチング溝が形成された印刷回路基板を提供することで、回路パターンの線幅を保護し、アンダーカットを抑制する効果を示すことができる。
本発明の一具現例による印刷回路基板を示す断面図である。 本発明の他の具現例による回路パターンの側壁部に保護層が形成された印刷回路基板を示す断面図である。 本発明の一具現例による印刷回路基板を製造する工程を概略的に示すブロック図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を概略的に示す工程図である。 本発明の代表的な具現例によるエッチング溝が形成された印刷回路基板の回路パターンを示す写真である。 アンダーカットが生じた印刷回路基板の回路パターンを示す写真である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
本発明は、例えば、図1に示されたような印刷回路基板において、絶縁層10上に形成されたシード層20と金属層21とを有する回路パターン30において、前記シード層20の両側面にエッチング溝が形成された印刷回路基板およびその製造方法を提供する。
(印刷回路基板)
図1は、本発明の一具現例による印刷回路基板を示す断面図である。
本発明の代表的な具現例による印刷回路基板は、絶縁層上に無電解めっきによりシード層を形成し、前記シード層上に電解めっきにより金属層を形成することで、前記絶縁層上に回路パターンを形成する。次に、電気的な接続のために絶縁層上に形成されたシード層の一部をエッチングする過程において回路パターンのシード層の両側面にエッチング溝が形成された印刷回路基板を形成する。
エッチング溝は、シード層がエッチングされる過程で形成されるものであり、回路パターンの両側面に形成され、半球形の凹状のアーチ模様を形成する。
図1を参照すると、エッチング溝の長さcは特に制限されず、回路パターンの線幅aの1/8以下であり、エッチング溝の高さdもまた回路パターンの高さbの1/8以下であることが好適である。
前記エッチング溝の長さおよび高さが回路パターンの線幅および高さの1/8以上である場合には、従来のアンダーカットの問題が生じる虞があるため、回路パターンの線幅を保護し、アンダーカットを防止するためには、エッチング溝の長さおよび高さが回路パターンの線幅および高さの1/8以下であることが好適である。
また、前記エッチング溝の入口部の高さは、形成されていたシード層の高さと一致してもよく、前記絶縁層の上面から0.05〜2μmの高さを有することが好適である。
高さが0.05μm未満の場合にはシード層のエッチング過程において絶縁層の一部までオーバエッチング(over etching)されることがあり、2μmを超える場合には印刷回路基板の軽量化および薄板化を図ることができないという問題点が生じうる。
回路パターンは、絶縁層上において無電解めっきおよび電解めっきにより形成されたものであり、特に制限されず、銅(Cu)、白金(Pt)、金(Au)、銀(Ag)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、チタン(Ti)およびクロム(Cr)からなる群から選択される一つ以上の金属を用いて形成してもよく、電気的な抵抗性および経済性を鑑みて、銅(Cu)を用いることが好適である。
図2は、本発明の一具現例による回路パターンの側壁部に保護層が形成された印刷回路基板を示す断面図である。
図2を参照すると、シード層20上に存在する金属層21の側壁部に保護層45が形成された回路パターン30を含む印刷回路基板を形成することができる。また、側壁部に保護層が形成された状態で絶縁層をさらに積層すると、前記保護層およびエッチング溝が重なる領域が形成されて、絶縁層と回路パターンとの間の物理的な結合(anchor)が生じることもある。
(印刷回路基板の製造方法)
図3は、本発明の一具現例による印刷回路基板を製造する工程を概略的に示すブロック図である。
図4から図11は、本発明の一具現例による印刷回路基板のエッチング溝を形成する過程の各段階を示す断面図である。
本発明の代表的な具現例による印刷回路基板の製造方法は、例えば、図3に示されたようなブロック図において、シード層を有する絶縁層を設ける段階と、前記シード層上に開口部が形成されためっきレジストを形成する段階と、前記開口部にめっき処理を施して回路パターンを形成する段階と、前記めっきレジストを除去する段階と、前記回路パターン上に保護層を形成する段階と、前記保護層の側壁部以外の他の部分をドライエッチングする段階と、前記ドライエッチングにより表面上に露出したシード層をウェットエッチングする段階と、を含み、前記製造方法は、回路パターンの側壁部の保護層をプラズマ灰化(plasma ashing)工程により除去する段階を選択的に含んでもよい。
図4を参照すると、絶縁層10にシード層20を形成する段階は、特に制限されず、スパッタ蒸着法、無電解めっき法および金属薄膜積層法のうち少なくとも一つ以上の方法により行われてもよく、無電解めっき法によりシード層20を形成することが好適である。
前記シード層20は、前記絶縁層10の上面から0.05〜2μmの高さを有することが好適であり、電気的な抵抗性および経済性の面を鑑みて、銅(Cu)で形成することが好適である。また、変形されたセミアディティブ工法(MSAP)による銅張積層板(copper clad laminate、CCL)を用いてシード層を形成することも可能である。
図5を参照すると、シード層20上に開口部25が形成されためっきレジスト35を形成する段階は、回路パターンに対応する位置に露光処理および現像処理を施すことにより行われることができる。前記めっきレジスト35は、本発明において特に制限されず、感光性物質からなるフォトレジスト(photo resist)を用いることが好適である。また、前記めっきレジスト35を露光させ、回路パターンに対応する位置にレーザ加工を施すことにより開口部25を形成してもよい。
図6を参照すると、開口部にめっき処理を施して回路パターンを形成する段階は、前記開口部25に露出したシード層20上において電解めっき法により行われることができる。前記回路パターンは、印刷回路基板の電気的信号が伝達される通路であり、シード層20上に電流を流して電解めっき法を用いて形成することができる。前記電解めっき法によりシード層20上に形成される金属層21は、特に制限されず、電気的な抵抗性および経済性の面を鑑みて、銅(Cu)で形成することが好適である。
図7を参照すると、めっきレジストを除去する段階は、回路パターンに影響を及ぼさない水酸化ナトリウム(NaOH)などのアルカリ性物質を用いてめっきレジスト層を除去することでシード層20および金属層21を露出させる。
図8を参照すると、シード層20および金属層21上に保護層45を形成する段階は、CH、C、C、CF、C、C、CおよびCHFから選択される一つ以上の気体を用いてプラズマ蒸着法により行われることができる。
前記保護層45は、プラズマ3D−ネットワークポリマー(plasma 3D−network polymer)からなり、真空状態でシード層20および金属層21上に電力を印加してから放電させて炭素(C)、水素(H)、フッ素(F)および窒素(N)を含む単分子を蒸着させた後、CH、C、C、CF、C、C、CおよびCHFから選択される一つ以上の気体とプラズマの安定性および反応後に蒸着された膜の酸に対する化学的抵抗性を向上するために、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、窒素(N)および水素(H)から選択される一つ以上の気体を含み、プラズマ蒸着法により形成することができる。
図9を参照すると、保護層45の側壁部以外の他の部分をドライエッチングする段階は、酸素リアクティブイオンエッチング(O RIE)またはイオンビームエッチング(Ion Beam Etching)により行われることができる。
前記酸素リアクティブイオンエッチングは、アルゴン(Ar)、水素(H)、窒素(N)、またはこれらが混合した気体を用いて行われ、エッチング速度を高めるために基板を加熱することが好適である。
前記酸素リアクティブイオンエッチングは、プラズマを形成し、電圧をかけてシード層20および金属層21上に形成された保護層45を垂直異方性エッチングする方式である。また、電圧をかけずに行うと等方性エッチングを行うことができる。
前記イオンビームエッチングにおいて、イオンビームはプラズマを形成し、電圧をかけてイオンを引き出して直進性を持たせることで、所望のエネルギー分布を図るものであり、酸素(O)または酸化窒素(NO)を用いてもよい。前記イオンビームをエッチング工程に適用する場合にもエッチング速度を高めるために基板を加熱することが好適である。
図10を参照すると、ドライエッチングにより表面上に露出したシード層20をウェットエッチングする段階は、金属の腐食を可能にする硫酸(HSO)、過酸化水素水(H)、塩化銅(CuCl)、塩化第二鉄(FeCl)、硝酸(HNO)、リン酸(HPO)、またはこれらの混合物を用いて行われることができる。
前記ウェットエッチングは、特に制限されず、フラッシュエッチング(flash Etching)が好適である。
また、図11を参照すると、前記ウェットエッチング後に回路パターンの側壁部に残存している保護層は、酸素プラズマ(O plasma)を用いて基板に電圧をかけることなく、プラズマ灰化工程により除去してもよく、これに限定されるものではない。また、前記回路パターンの側壁部に残存している保護層は、除去してもよく、除去しなくてもよく、前記保護層を除去する工程段階は省略してもよい。
図12Aは、本発明の代表的な具現例によるエッチング溝が形成された印刷回路基板の回路パターンを示す写真である。
図12Bは、アンダーカットが生じた従来の印刷回路基板の回路パターンを示す写真である。
図12Aおよび図12Bを参照すると、図12Aは、本発明の代表的な具現例によるエッチング溝が形成された印刷回路基板の回路パターンを示す写真であり、図12Bは、アンダーカットが生じた印刷回路基板の回路パターンを示す写真である。
つまり、本発明の代表的な具現例による印刷回路基板は、従来のアンダーカットが生じた印刷回路基板に比べ、回路パターンの線幅を保護することができ、アンダーカットより著しく小さいエッチング溝が形成されて、回路パターンの変形または不良を防止することができる。
上述の印刷回路基板およびその製造方法によれば、回路パターン上に保護層を形成することで、ウェットエッチングに対するアンダーカットを抑制することができ、これにより、前記回路パターンの線幅を保護することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、印刷回路基板およびその製造方法に適用可能である。
10 絶縁層
20 シード層
21 金属層
25 開口部
30 回路パターン
35 めっきレジスト
45 保護層

Claims (16)

  1. 絶縁層と、
    前記絶縁層上に形成された回路パターンと、を含み、
    前記回路パターンは、シード層と前記シード層上に形成された金属層とを有し、
    前記シード層の両側面にエッチング溝が形成され、前記エッチング溝の長さが回路パターンの線幅の1/8以下である、印刷回路基板。
  2. 前記回路パターンの側壁部に形成された保護層をさらに含む、請求項1に記載の印刷回路基板。
  3. 前記エッチング溝の高さが回路パターンの高さの1/8以下である、請求項1に記載の印刷回路基板。
  4. 前記エッチング溝の入口部の高さとシード層の高さとが一致する、請求項1に記載の印刷回路基板。
  5. 前記回路パターンは、銅(Cu)、白金(Pt)、金(Au)、銀(Ag)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、チタン(Ti)およびクロム(Cr)からなる群から選択される一つ以上の金属で形成されている、請求項1に記載の印刷回路基板。
  6. 前記シード層の高さは、前記絶縁層の上面から0.05〜2μmである、請求項1に記載の印刷回路基板。
  7. シード層を有する絶縁層を設ける段階と、
    前記シード層上に開口部が形成されためっきレジストを形成する段階と、
    前記開口部にめっき処理を施して回路パターンを形成する段階と、
    前記めっきレジストを除去する段階と、
    前記回路パターン上に保護層を形成する段階と、
    前記保護層の側壁部以外の他の部分をドライエッチングする段階と、
    前記ドライエッチングにより表面上に露出したシード層をウェットエッチングする段階と、を含む。印刷回路基板の製造方法。
  8. 回路パターンの側壁部の保護層をプラズマ灰化工程により除去する段階をさらに含む、請求項に記載の印刷回路基板の製造方法。
  9. 前記絶縁層にシード層を形成する段階は、スパッタ蒸着法、無電解めっき法および金属薄膜積層法のうち少なくとも一つ以上の方法により行われる、請求項に記載の印刷回路基板の製造方法。
  10. 前記シード層上に開口部が形成されためっきレジストを形成する段階は、前記回路パターンに対応する位置に露光処理および現像処理を施すことにより行われる、請求項に記載の印刷回路基板の製造方法。
  11. 前記開口部にめっき処理を施して回路パターンを形成する段階は、前記開口部に露出したシード層上において電解めっき法により行われる、請求項に記載の印刷回路基板の製造方法。
  12. 前記回路パターン上に保護層を形成する段階は、CH、C、C、CF、C、C、CおよびCHFから選択される一つ以上の気体を用いてプラズマ蒸着法により行われる、請求項に記載の印刷回路基板の製造方法。
  13. 前記気体は、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、窒素(N)および水素(H)から選択される一つ以上のものを含む、請求項12に記載の印刷回路基板の製造方法。
  14. 前記保護層の側壁部以外の他の部分をドライエッチングする段階は、酸素リアクティブイオンエッチングまたはイオンビームエッチングにより行われる、請求項に記載の印刷回路基板の製造方法。
  15. 前記酸素リアクティブイオンエッチングは、アルゴン(Ar)、水素(H)、窒素(N)、またはこれらが混合した気体を用いて行われる、請求項14に記載の印刷回路基板の製造方法。
  16. 前記ドライエッチングにより表面上に露出したシード層をウェットエッチングする段階は、硫酸(HSO)、過酸化水素水(H)、塩化銅(CuCl)、塩化第二鉄(FeCl)、硝酸(HNO)、リン酸(HPO)、またはこれらの混合物を用いて行われる、請求項に記載の印刷回路基板の製造方法。
JP2013268846A 2013-08-12 2013-12-26 印刷回路基板およびその製造方法 Active JP5694502B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0095477 2013-08-12
KR20130095477A KR101482429B1 (ko) 2013-08-12 2013-08-12 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2015037181A JP2015037181A (ja) 2015-02-23
JP5694502B2 true JP5694502B2 (ja) 2015-04-01

Family

ID=52447634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013268846A Active JP5694502B2 (ja) 2013-08-12 2013-12-26 印刷回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US9386706B2 (ja)
JP (1) JP5694502B2 (ja)
KR (1) KR101482429B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9768327B2 (en) * 2015-06-25 2017-09-19 Sunpower Corporation Etching techniques for semiconductor devices
JP6563366B2 (ja) * 2016-06-13 2019-08-21 新光電気工業株式会社 配線基板及びその製造方法
JP7063101B2 (ja) * 2018-05-11 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
JP7430481B2 (ja) * 2018-05-31 2024-02-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
KR102207602B1 (ko) * 2019-05-29 2021-01-26 주식회사 테토스 기판 측면부 배선 형성 방법
JP7456097B2 (ja) * 2019-06-13 2024-03-27 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法
WO2023233543A1 (ja) * 2022-05-31 2023-12-07 株式会社レゾナック パターン形成方法及びパターン形成構造
WO2023233547A1 (ja) * 2022-05-31 2023-12-07 株式会社レゾナック パターン形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
JPH0779060A (ja) * 1993-09-06 1995-03-20 Hitachi Ltd 配線パターン形成方法及びレジスト除去装置
JPH07212045A (ja) 1994-01-21 1995-08-11 Hitachi Ltd 電子部品及びその製造方法
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
US5618619A (en) 1994-03-03 1997-04-08 Monsanto Company Highly abrasion-resistant, flexible coatings for soft substrates
JP4836363B2 (ja) 2000-08-11 2011-12-14 和之 杉田 レジストパターンの形成方法
US6623803B1 (en) * 2000-11-14 2003-09-23 Advanced Micro Devices, Inc. Copper interconnect stamping
TW591671B (en) * 2001-06-27 2004-06-11 Shinetsu Chemical Co Substrate for flexible printed wiring
JP4555540B2 (ja) * 2002-07-08 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2004281608A (ja) 2003-03-14 2004-10-07 Nippon Mektron Ltd 回路基板の製造法
JP2005209920A (ja) * 2004-01-23 2005-08-04 Casio Micronics Co Ltd プリント配線基板、その製造方法および製造装置、配線回路パターン、ならびにプリント配線板
KR100874743B1 (ko) * 2004-07-29 2008-12-19 미쓰이 긴조꾸 고교 가부시키가이샤 프린트 배선 기판, 그 제조 방법 및 반도체 장치
KR100797699B1 (ko) 2006-04-28 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008047655A (ja) * 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
KR101433899B1 (ko) 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
JP5138459B2 (ja) 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
KR20100029561A (ko) 2008-09-08 2010-03-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
EP2640172A1 (en) * 2010-11-12 2013-09-18 JX Nippon Mining & Metals Corporation Method for forming circuit on flexible laminate substrate
KR101761943B1 (ko) * 2012-09-20 2017-07-26 삼성전기주식회사 인쇄회로기판의 제조에 있어서의 시드층의 제거방법 및 그를 이용하여 제조된 인쇄회로기판

Also Published As

Publication number Publication date
JP2015037181A (ja) 2015-02-23
US20150041192A1 (en) 2015-02-12
KR101482429B1 (ko) 2015-01-13
US9386706B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
JP5694502B2 (ja) 印刷回路基板およびその製造方法
KR102237844B1 (ko) 프린트 배선판의 제조방법
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JP2006024902A (ja) 極細線パターンを有する配線基板の製造方法および配線基板
JP2009060072A (ja) 薄膜金属導電線、およびその製造方法
JP4683769B2 (ja) 銅メッキ回路層付銅張積層板及びその銅メッキ回路層付銅張積層板を用いたプリント配線板の製造方法
JP2008277749A (ja) 配線基板およびその製造方法
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP2011166028A (ja) Cof基板の製造方法
JP4632038B2 (ja) 銅配線基板製造方法
JP2006196761A (ja) 配線回路基板の製造方法
JP2006013307A (ja) サブトラクティブ工法用回路形成エッチング液
JP2009041112A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法
JP4345742B2 (ja) 配線基板及びその製造方法
KR102128954B1 (ko) 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판
JP6236824B2 (ja) プリント配線基板の製造方法
JPH06120631A (ja) 回路基板の積層構造および回路パターンの形成方法
JP2007329325A (ja) 配線基板の製造方法
WO2021210458A1 (ja) チタンおよび/またはチタン合金のエッチング液、該エッチング液を用いたチタンおよび/またはチタン合金のエッチング方法、および該エッチング液を用いた基板の製造方法
JP5958275B2 (ja) プリント基板の製造方法
KR101308485B1 (ko) 알루미늄 표층을 갖는 동장적층판 제조방법 및 동장적층판을 이용한 인쇄회로기판
JP2007317810A (ja) 金属配線の製造方法
JP4508071B2 (ja) フレキシブル配線基板とその製造方法
JP4176105B2 (ja) プリント配線板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R150 Certificate of patent or registration of utility model

Ref document number: 5694502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250