JP5666540B2 - チップ抵抗器及びその半製品の製造方法 - Google Patents

チップ抵抗器及びその半製品の製造方法 Download PDF

Info

Publication number
JP5666540B2
JP5666540B2 JP2012254991A JP2012254991A JP5666540B2 JP 5666540 B2 JP5666540 B2 JP 5666540B2 JP 2012254991 A JP2012254991 A JP 2012254991A JP 2012254991 A JP2012254991 A JP 2012254991A JP 5666540 B2 JP5666540 B2 JP 5666540B2
Authority
JP
Japan
Prior art keywords
plate
chip
groove
semi
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012254991A
Other languages
English (en)
Other versions
JP2014007374A (ja
Inventor
富 強 陳
富 強 陳
Original Assignee
旺詮股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺詮股▲ふん▼有限公司 filed Critical 旺詮股▲ふん▼有限公司
Publication of JP2014007374A publication Critical patent/JP2014007374A/ja
Application granted granted Critical
Publication of JP5666540B2 publication Critical patent/JP5666540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108Flash, trim or excess removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Description

本発明は、受動素子の製造方法に関し、特に金属チップ抵抗器及びその半製品の製造方法に関する。
図12および図13に示されているのは、特許文献1に提示されているような、従来の金属チップ抵抗器の一例である。金属チップ抵抗器1は、複数の切り込み111が形成された金属片からなる抵抗部11と、抵抗部11の上下両面に形成されている絶縁層12と、抵抗部11の左右両端にそれぞれ形成されている一対の電極13とからなっている。複数の切り込み111の内、各隣り合う2つの切り込み111がそれぞれ抵抗部11における電極13が形成されていない反対の両側の一側から他側に向かって途中まで切り込むように形成されている(特に図13参照)。このように排列的に切り込まれることで抵抗部11は連続した略S字形となり電流の経路が延長されると共に経路の幅が狭められるので電気抵抗値が上がる。また各切り込み111の長さや数量および抵抗部11の厚さを調整することで、金属チップ抵抗器1に所望の電気抵抗値を付与することができる。
このような従来の金属チップ抵抗器1は概ね、金属板を圧延してストリップにし、該ストリップの幅方向両側に電気めっきにより電極13を形成してから、幅方向に沿って切断しチップにした後、該チップに上述のように切り込み111を形成し、更に上下両面に樹脂などの絶縁材料を塗布することにより絶縁層12を形成することで製造されている。
ある物体の電気抵抗値(R)は、その物体の電気抵抗率(ρ)と電流経路の長さ(l)の積と正比例し、またその物体の断面積(A)に反比例する。そこで、上述の金属チップ抵抗器1においても、電気抵抗値(R)を上げるためには、抵抗部11の厚さを薄くするか、切り込み111の数量を増やすかして、電流経路の長さ(l)を延ばす必要がある。
しかし、これらの方法は皆、金属チップ抵抗器1全体の構造強度の低下に繋がるという問題点がある。また、抵抗部11は、ジュール熱により通電中に発熱するが、従来の構造では例えば回路基板に接続された一対の電極13だけで抵抗部11の熱を回路基板へ伝導するように放熱を図っているので、放熱が滞りやすい。これにより抵抗部11が高温となると、構造強度に悪影響を与えるだけでなく、電気抵抗値が温度により変化してしまうという問題点がある。さらに、抵抗部11が高温になるので、絶縁層12には高温に耐えられる材料を用いる必要があり製造コストが増加する。
加えて、従来の製造方法では、該ストリップからチップを一枚一枚に切断してから、それぞれに切り込みを入れるなど加工を施すので効率が悪い。また圧延、切削など機械的加工が多いので、各加工では公差の範囲内であっても、加工の度に誤差が累積し、最終的に製造される製品の精度が不足するという問題もある。
台湾登録実用新案M290606号公報
本発明は、上記問題点を解決するために提案されたもので、製造されるチップ抵抗器の構造強度が高いだけでなく、放熱効果も強化されることで電気抵抗値が安定したチップ抵抗器及びその半製品の製造方法の提供を目的とする。
前記目的を達成するために、本発明の一観点によれば、
分割することで個々のチップ抵抗器が取り出されるチップ抵抗器の半製品の製造方法であって、
導電性を有する第1のプレートと、熱伝導性を有する第2のプレートとの間に、電気絶縁性を有すると共に前記第1のプレートから前記第2のプレートに熱を伝導できる絶縁材を入れて、互いの面同士を合わせるように接着することで積層された原板を得る原板形成工程と、
前記原板に、互いに平行するように延伸する複数の縦スリットと、互いに平行するとともに延長方向が前記縦スリットの延長方向とそれぞれ略直交するように延伸する複数の横スリットとを、該複数の縦スリットのうちの2つと該複数の横スリットのうちの2つとにそれぞれ囲まれることでそれぞれ四角だけが前記原板と繋がる複数の矩形状のチップブロックが互いに間隔をおいて区画されるように、それぞれ設けるチップブロック区画工程と、
各前記チップブロックにおける前記第1のプレートを連続した略S字形に形成するように、各前記チップブロックにおける前記第1のプレート側に、それぞれ前記縦スリットと平行すると共に前記第1のプレートを厚さ方向に貫通する複数の第1の溝を排列して設ける一方、各前記チップブロックにおける前記第2のプレートを連続しない複数枚に分割するように、各前記チップブロックにおける前記第2のプレート側に、前記縦スリットと平行しないと共に前記第2のプレートを厚さ方向に貫通する少なくとも1つの第2の溝を、各前記チップブロックのそれぞれ前記横スリットからなる両側に跨って設ける溝形成工程と、
各前記チップブロックのそれぞれ前記縦スリットからなる両側に、それぞれ少なくとも前記第1のプレートと電気的に繋がっている一対の電極を設ける電極形成工程と、を有することを特徴とするチップ抵抗器の半製品の製造方法を提供する。
また、他の観点によれば、本発明は、
上記チップ抵抗器の半製品の製造方法における電極形成工程の後に、各前記チップブロックを、トリミングにより前記原板から個々のチップに分割する分割工程を更に有することを特徴とするチップ抵抗器の製造方法を提供する。
本発明に係るチップ抵抗器及びその半製品の製造方法によれば、まず原板を形成してからスリットにより複数のチップブロックを区画し、全体に溝形成工程および電極形成工程を施し半製品を製造し、またこの半製品を分割することにより個々のチップ抵抗器が製造されるので、製造効率が従来の方法と比べて大幅に向上され、量産が容易となり、製造コストを抑えることができる。
また、同方法によれば、熱伝導性を有する第2のプレートが設けられているので放熱効果が高いだけでなく、第1のプレートと第2のプレート及びこれらに設けられる第1と第2の溝の配置により、第1と第2のプレートが互いに強度を補強しあうことで構造強度が強化されたチップ抵抗器を製造することができる。
本発明に係るチップ抵抗器及びその半製品の製造方法における一連の工程を示すフローチャートである。 本発明の好ましい実施形態により製造されるチップ抵抗器を示す斜視図である。 本発明の好ましい実施形態により製造されるチップ抵抗器を示す平面図である。 本発明の好ましい実施形態により製造されるチップ抵抗器を示す底面図である。 本発明の好ましい実施形態における原板形成工程で得られる原板を示す斜視図である。 本発明の好ましい実施形態におけるチップブロック区画工程で得られるチップブロックを示す斜視図である。 本発明の好ましい実施形態における溝形成工程において、チップブロックに設けられた第1の溝を示す平面図である。 本発明の好ましい実施形態における溝形成工程において、チップブロックに設けられた第2の溝を示す平面図である。 本発明の好ましい実施形態における電極形成工程において、チップブロックに電極が設けられた状態を示す平面図である。 本発明の他の実施形態における溝形成工程において、チップブロックに設けられた第2の溝を示す平面図である。 本発明の更に他の実施形態における溝形成工程において、チップブロックに設けられた第2の溝を示す平面図である。 従来のチップ抵抗器の一例を示す斜視図である。 従来のチップ抵抗器の一例を示す平面図である。
以下、本発明を、好ましい実施形態とそれを示す図面を参照しながら詳細に説明する。
<チップ抵抗器の構造>
まず、本発明に係る製造方法の好ましい実施形態により製造されるチップ抵抗器の構造を説明する。
図2は、本発明に係る製造方法により製造されたチップ抵抗器2を示す斜視図であり、図3及び図4はそれぞれ該チップ抵抗器2を示す平面図及び底面図である。図示の通り、チップ抵抗器2は、平面視で矩形状を呈しており、それぞれチップ抵抗器2の長手方向に延在する抵抗層21と、電気絶縁層22と、放熱層23と、短手方向に設けられた一対の電極24とからなっている。また、チップ抵抗器2は、長手方向に平行する第1の側辺212と、第1の側辺212の反対側であり長手方向に平行する第2の側辺213と、それぞれ短手方向に平行すると共に第1の側辺212と第2の側辺213との両端に繋がる一対の第3の側辺214、214とをその4辺に有している。
抵抗層21は、導電性が高い金属、例えば銅、アルミニウム、銅合金、アルミニウム合金、あるいは銅アルミニウム合金からなるもので、抵抗層21を厚さ方向に貫通する複数の第1の溝211が互い違いに排列して設けられている(図3参照)。
詳しく言うと、本実施形態においては第1の溝211が3つ設けられており、そのうち2つは抵抗層21の短手方向に平行して第2の側辺213から第1の側辺212に向かって途中まで切り込むように形成されており、もう1つは抵抗層21の短手方向に平行して第1の側辺212から第2の側辺213に向かって途中まで切り込むように且つ切り込んだ先が上記2つの第1の溝211の間に位置するように形成されており、これにより抵抗層21は連続した略S字型に形成されるので、電流が印加された際の電流経路の幅が狭まると共に経路が延長され、所定の電気抵抗値を得ることができる。なお、第1の溝211の数量や長さはこれに限らず、抵抗層21において電流が印加された際の電流経路の幅が狭まると共に経路が延長されることができるように形成されればよい。
電気絶縁層22は、抵抗層21と放熱層23との間に挟まれそれぞれと接触しており、高い熱伝導特性を有するゲル状の熱可塑性ポリマー、例えばポリプロピレンを抵抗層21となる材料に塗布して、そこに放熱層23となる材料を貼り合わせてから、該熱可塑性ポリマーを硬化させることによりなったものである。電気絶縁層22が抵抗層21と放熱層23との間にあることで、抵抗層21と放熱層23は互いに接触せず電気的に絶縁される一方、抵抗層21の通電中に発する熱を放熱層23に伝達することができる。
放熱層23は、例えば銅、アルミニウム、銅合金、アルミニウム合金、あるいは銅アルミニウム合金からなるもので、放熱層23を厚さ方向に貫通する少なくとも1つの第2の溝231が設けられている(図4参照)。
詳しく言うと、第2の溝231は、第1の側辺212及び第2の側辺213からそれぞれ延伸して繋がることにより1つの第2の溝231を形成する2つの分割節232、232からなっており、第1の側辺212を左とし第2の側辺213を右とした場合の平面視で略V字型を呈している。これにより放熱層23は連続しない複数枚に分割されている。なお、2つの分割節232、232同士の夾角は本実施形態においては鈍角である。
電極24は、抵抗層21と電気的に繋がるように両方の第3の側辺214、214にそれぞれ設けられており、例えば回路基板などの電子装置(図示せず)と電気的に連結されるためのものである。
以上の構造により、通電時には、一方の電極24から抵抗層21を経由して他方の電極24へと流れる電流経路が形成されるので、抵抗層21を構成する材料、抵抗層21の断面積および第1の溝211により形成される電流経路の長さなどを適宜調整することによってチップ抵抗器2に所望の電気抵抗値を具えさせることができる。
また、通電中に抵抗層21で発生する熱は、電極24から例えば回路基板に伝達されて放熱されるだけでなく、高い熱伝導性を有する電気絶縁層22を経由して放熱層23にも伝わり、放熱層23も例えば回路基板と接触するように設けることができるので、抵抗層21の発熱を効率的に伝導し放熱することができる。これにより本発明に係るチップ抵抗器2によれば、通電中の温度上昇が比較的少ないので、温度変化により電気抵抗値が不安定になることが防がれており、安定した電気抵抗特性を提供することができる。
更に、抵抗層21に設けられている第1の溝211と、放熱層23に設けられている第2の溝231とが、互いに平行せずに所定の角度を成すように排列されているので、抵抗層21と放熱層23が互いに補強しあうことによりチップ抵抗器2全体の構造強度が強化されている。これにより、電気抵抗値を上げるために抵抗層21を薄くしたり第1の溝211の数量を増やしたりすることによる構造強度の大幅な低下を防ぐことができる。
加えて、上述のように放熱効率が強化されているので、チップ抵抗器2の構成材料として耐高温材料を特に用いる必要がないことも、製造コストの低下につながる。
<チップ抵抗器及びその半製品の製造方法>
次に、本発明に係るチップ抵抗器及びその半製品の製造方法の好ましい実施形態を説明する。
図1は、本発明に係るチップ抵抗器及びその半製品の製造方法における一連の工程を示すフローチャートである。
図1に示すとおり、本発明の好ましい実施形態は、原板形成工程S31、チップブロック形成工程S32、溝形成工程S33、電極形成工程S34、そして分割工程S35を有している。この内、電極形成工程S34にて本発明に係るチップ抵抗器の半製品が製造され、更に分割工程S35を経ることにより該半製品から個々の上述したようなチップ抵抗器2が大量に取り出される。
以下、各工程を詳しく説明する。
(原板形成工程S31)
図5では原板形成工程S31が示されている。本工程では、互いに対面する導電性を有する第1のプレート41(抵抗層21)と、熱伝導性を有する第2のプレート42(放熱層23)との間に、電気絶縁性を有すると共に第1のプレート41から第2のプレート42に熱を伝導できる絶縁材5(電気絶縁層22)を入れて、互いの面同士を合わせるように接着することで積層された原板43を得る。
更に具体的に言うと、第1のプレート41は、完成したチップ抵抗器2において抵抗層21となるもので、例えば銅、アルミニウム、銅合金、アルミニウム合金、銅アルミニウム合金など導電性と熱伝導性を有する材料を圧延することで平板状に形成されたものである。第2のプレート42は、完成したチップ抵抗器2において放熱層23となるもので、第1のプレート41と同様に例えば銅、アルミニウム、銅合金、アルミニウム合金、銅アルミニウム合金など熱伝導性が高い材料を圧延することで平板状に形成されたものである。これら第1と第2のプレート41、42の少なくとも一方の一面に、熱伝導性の高い例えばポリプロピレンなどのゲル状の熱可塑性ポリマーからなる絶縁材5を塗布してから、第1と第2のプレート41、42とを互いの面同士が向かい合うように重ね合わせた後に、減圧環境下で該熱可塑性ポリマーを加熱し硬化させることで、第1と第2のプレート41、42とが間に入れた絶縁材5により接着され原板43となる。なお絶縁材5は完成したチップ抵抗器2において電気絶縁層22となる。
(チップブロック区画工程S32)
図6ではチップブロック区画工程S32が示されている。本工程では、原板43に、互いに平行するように延伸する複数の縦スリット44と、互いに平行するとともに延長方向が縦スリット44の延長方向とそれぞれ略直交するように延伸する複数の横スリット45とをそれぞれトリミングにより原板43を厚さ方向に貫通するように設けることで、複数の縦スリット44のうちの2つと複数の横スリット45のうちの2つとにそれぞれ囲まれることにより、それぞれ四角だけが原板43と繋がっている複数の矩形状のチップブロック46が互いに間隔をおいて排列するように区画される。
(溝形成工程S33)
図7及び図8では溝形成工程S33が示されている。本工程では、各チップブロック46における第1のプレート41を連続した略S字形に形成するように、各チップブロック46における第1のプレート41側に、それぞれ縦スリット44と平行すると共に第1のプレート41を厚さ方向に貫通する複数の第1の溝211を互い違いに排列して設ける。
詳しく言うと、本実施形態では、第1の溝211を3つ設けたが、その内の2つを、両方の横スリット45からなる両側の内の一側から他側に向かって途中まで切り込むように形成し、もう1つを、上記2つと対向して上記両側の内の該他側から該一側に向かって途中まで切り込むように且つ切り込んだ先が上記2つの間に位置するように形成した。これにより各チップブロック46における第1のプレート41は連続した略S字型に延長された電気経路が形成され抵抗層21となる(図7参照)。
また、各チップブロック46における第2のプレート42を連続しない複数枚に分割するように、各チップブロック46における第2のプレート42側に、縦スリット44と平行しないと共に第2のプレート42を厚さ方向に貫通する少なくとも1つの第2の溝231を、各チップブロック46のそれぞれ横スリット45からなる両側に跨って設ける。
詳しく言うと、本実施形態では、第2の溝231を、両方の横スリット45からなる両側からそれぞれ縦スリット44と平行せずに延伸して繋がることにより1つの第2の溝231を形成する2つの分割節232、232からなるように形成した。よって第2の溝231は第2のプレート42側から平面視した際に略V字型をなしている。なお、2つの分割節232、232同士の夾角は本実施形態においては鈍角である。
これにより各チップブロック46における第2のプレート42は分割された複数枚(本実施形態では2枚)からなる放熱層23となる(図8参照)。
なお、第1の溝211及び第2の溝231は、それぞれマスクを介して第1と第2のプレート41、42にエッチング処理を施すことにより形成されることが好ましい。
(電極形成工程S34)
図9では電極形成工程S34が示されている。本工程では、第1と第2の溝211、231が設けられた各チップブロック46のそれぞれ縦スリット44からなる両側に、それぞれ少なくとも第1のプレート41、即ち抵抗層21と電気的に繋がる一対の電極24を設ける。なお、本実施形態においては、マスクを用いて各チップブロック46を局所的に電気めっきすることにより電極24を形成した。これにより、それぞれが抵抗層21、電気絶縁層22、放熱層23、一対の電極24を有していると共に原板43から未分割の複数のチップブロック46、即ちチップ抵抗器の半製品が製造される。
(分割工程S35)
分割工程S35では、各チップブロック46を、原板43と繋がっている四角をトリミングすることにより原板43から個々のチップに分割する。これにより、図2に示されているような本発明に係るチップ抵抗器2が大量に製造される。
以上、本発明の好ましい実施形態を説明したが、本発明はこれに限定されるものではなく、その具体的な構成は種々に設計変更可能である。
たとえば他の実施形態としては、図10に示したように、溝形成工程S33において、第2の溝231´を、上記実施形態と同様の形状を2回繰り返すことで4つの分節段232´からなるように、つまり第2のプレート42側から平面視した際に連続する折れ線(ジグザグ)形状をなすように設けてもよい。
さらに他の実施形態としては、図11に示したように、2本の第2の溝231を、例えばそれらが呈すV字の先端が互いに背向するように設けて、放熱層が3つに分割されるようにしてもよい。また、第2の溝231の数量および形状はこれに限らず、第1の溝211と平行せずに延伸することで、放熱層23と抵抗層21とが互いに強度を補強しあうことができる形状であればよい。
以上まとめると、本発明に係るチップ抵抗器及びその半製品の製造方法では、熱可塑性ポリマー(絶縁材5)により第1と第2のプレート41、42を接合し原板43とし、これにトリミングにより縦横両スリット44、45を入れてチップブロック46とし、これにマスクを併用したエッチングにより第1と第2の溝211、231を設け、更にマスクを併用した電気めっきで電極24を形成することで原板43から未分割のチップ抵抗器の半製品を製造し、さらにこれをトリミングにより分割することで個々のチップ抵抗器2が取り出される。
このような方法によれば、先ず原板を全体で一括に加工してから最後に半製品を分割して個々のチップとするので、製造効率が従来の方法と比べて大幅に向上され、量産が容易となり、製造コストを抑えることができる。また、機械的加工が少ないので、最終製品での寸法誤差を最小限に抑えることができる。
また本発明に係る方法により製造されたチップ抵抗器では、電極24に加えて、更に放熱層23が設けられているので、放熱効果に優れており、通電中の温度上昇が抑えられているので、熱によって電気抵抗値が不安定になることが防がれる。また、抵抗層21と放熱層23およびこれらに形成された第1と第2の溝211、231との構造により、抵抗層21と放熱層23とが互いに補強しあうことで従来のチップ抵抗器のような構造強度が低いという問題が解決されている。
本発明に係る製造方法は、先ず原板を全体で一括に加工してから最後に半製品を分割して個々のチップ抵抗器とするので、製造効率が従来の方法と比べて大幅に向上され、チップ抵抗器の量産に利用することができる。
2 チップ抵抗器
21 抵抗層
212 第1の側辺
213 第2の側辺
214 第3の側辺
211 第1の溝
22 電気絶縁層
23 放熱層
231 第2の溝
232 分割節
24 電極
41 第1のプレート
42 第2のプレート
43 原板
44 縦スリット
45 横スリット
46 チップブロック
5 絶縁材
S31 原板形成工程
S32 チップブロック形成工程
S33 溝形成工程
S34 電極形成工程
S35 分割工程

Claims (9)

  1. 分割することで個々のチップ抵抗器が取り出されるチップ抵抗器の半製品の製造方法であって、
    導電性を有する第1のプレートと、熱伝導性を有する第2のプレートとの間に、電気絶縁性を有すると共に前記第1のプレートから前記第2のプレートに熱を伝導できる絶縁材を入れて、互いの面同士を合わせるように接着することで積層された原板を得る原板形成工程と、
    前記原板に、互いに平行するように延伸する複数の縦スリットと、互いに平行するとともに延長方向が前記縦スリットの延長方向とそれぞれ略直交するように延伸する複数の横スリットとを、該複数の縦スリットのうちの2つと該複数の横スリットのうちの2つとにそれぞれ囲まれることでそれぞれ四角だけが前記原板と繋がる複数の矩形状のチップブロックが互いに間隔をおいて区画されるように、それぞれ設けるチップブロック区画工程と、
    各前記チップブロックにおける前記第1のプレートを連続した略S字形に形成するように、各前記チップブロックにおける前記第1のプレート側に、それぞれ前記縦スリットと平行すると共に前記第1のプレートを厚さ方向に貫通する複数の第1の溝を排列して設ける一方、各前記チップブロックにおける前記第2のプレートを連続しない複数枚に分割するように、各前記チップブロックにおける前記第2のプレート側に、前記縦スリットと平行しないと共に前記第2のプレートを厚さ方向に貫通する少なくとも1つの第2の溝を、各前記チップブロックのそれぞれ前記横スリットからなる両側に跨って設ける溝形成工程と、
    各前記チップブロックのそれぞれ前記縦スリットからなる両側に、それぞれ少なくとも前記第1のプレートと電気的に繋がっている一対の電極を設ける電極形成工程と、
    を有することを特徴とするチップ抵抗器の半製品の製造方法。
  2. 前記溝形成工程において、前記第2のプレートを平面視した際に前記第2の溝が折れ線形状をなすように、前記第2の溝を設ける
    ことを特徴とする請求項1に記載のチップ抵抗器の半製品の製造方法。
  3. 前記溝形成工程において、前記第2のプレートを平面視した際に前記第2の溝が略V字形をなすように、前記第2の溝を設ける
    ことを特徴とする請求項1に記載のチップ抵抗器の半製品の製造方法。
  4. 前記溝形成工程において、前記第1の溝および前記第2の溝を、それぞれエッチングにより設ける
    ことを特徴とする請求項1〜3のいずれか一項に記載のチップ抵抗器の半製品の製造方法。
  5. 前記原板形成工程において、前記絶縁材は熱伝導性の高い熱可塑性ポリマーであり、該熱可塑性ポリマーを前記第1のプレートと前記第2のプレートとの少なくともどちらか一方の一面に塗布してから、前記第1と第2のプレートとを互いの面同士が向かい合うように重ね合わせた後に、減圧環境下で該熱可塑性ポリマーを加熱し硬化させることで、前記第1と第2のプレートとを接着させる
    ことを特徴とする請求項1〜4のいずれか一項に記載のチップ抵抗器の半製品の製造方法。
  6. 前記熱可塑性ポリマーとしては、ポリプロピレンを用いる
    ことを特徴とする請求項5に記載のチップ抵抗器の半製品の製造方法。
  7. 前記電極形成工程において、各前記電極を、電気めっきにより形成する
    ことを特徴とする請求項1〜6のいずれか一項に記載のチップ抵抗器の半製品の製造方法。
  8. 前記第1のプレートと前記第2のプレートとして、それぞれ銅、アルミニウム、及びこれらの組み合わせからなる群より選ばれる材料を使用する
    ことを特徴とする請求項1〜7のいずれか一項に記載のチップ抵抗器の半製品の製造方法。
  9. 請求項1〜8のいずれか一項に記載の方法における電極形成工程の後に、各前記チップブロックを、トリミングにより前記原板から個々のチップに分割する分割工程を更に有することを特徴とするチップ抵抗器の製造方法。
JP2012254991A 2012-06-25 2012-11-21 チップ抵抗器及びその半製品の製造方法 Active JP5666540B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101122620 2012-06-25
TW101122620A TW201401305A (zh) 2012-06-25 2012-06-25 微型金屬片電阻的量產方法

Publications (2)

Publication Number Publication Date
JP2014007374A JP2014007374A (ja) 2014-01-16
JP5666540B2 true JP5666540B2 (ja) 2015-02-12

Family

ID=47891530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012254991A Active JP5666540B2 (ja) 2012-06-25 2012-11-21 チップ抵抗器及びその半製品の製造方法

Country Status (6)

Country Link
US (1) US20130341301A1 (ja)
EP (1) EP2680279B1 (ja)
JP (1) JP5666540B2 (ja)
KR (1) KR101528207B1 (ja)
CN (1) CN103515042B (ja)
TW (1) TW201401305A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129161A1 (ja) * 2014-02-27 2015-09-03 パナソニックIpマネジメント株式会社 チップ抵抗器
TWI553672B (zh) * 2014-10-17 2016-10-11 Preparation method of micro - impedance resistance and its products
CN105590712A (zh) * 2014-11-15 2016-05-18 旺诠股份有限公司 微阻抗电阻的制作方法及微阻抗电阻
CN105789185B (zh) * 2014-12-24 2018-06-05 厚声工业股份有限公司 厚膜晶片电阻器结构
CN106298116B (zh) * 2015-06-10 2018-07-06 旺诠股份有限公司 金属板微电阻的制造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
DE112019004049T5 (de) 2018-08-10 2021-05-27 Rohm Co., Ltd. Widerstand
TWI718972B (zh) * 2020-07-07 2021-02-11 旺詮股份有限公司 具有精準電阻值之微型電阻元件的製作方法
TWI718971B (zh) * 2020-07-07 2021-02-11 旺詮股份有限公司 大批量產生微型電阻元件的製作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800853A (nl) * 1988-04-05 1989-11-01 Philips Nv Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand.
JP3229473B2 (ja) * 1993-12-27 2001-11-19 松下電器産業株式会社 チップ抵抗器の製造方法
US5753391A (en) * 1995-09-27 1998-05-19 Micrel, Incorporated Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask
JPH10284525A (ja) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH11274357A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子部品の分割方法および分割装置
JP3444240B2 (ja) * 1998-07-08 2003-09-08 松下電器産業株式会社 チップ形ptcサーミスタの製造方法
JP2000200701A (ja) * 1999-01-07 2000-07-18 Tateyama Kagaku Kogyo Kk チップ型抵抗器およびその製造方法
TW529772U (en) * 2002-06-06 2003-04-21 Protectronics Technology Corp Surface mountable laminated circuit protection device
JP2004319874A (ja) * 2003-04-18 2004-11-11 Rohm Co Ltd チップ抵抗器およびその製造方法
JP4537103B2 (ja) * 2004-03-30 2010-09-01 コーア株式会社 抵抗用積層合金及びその製造方法
US7119655B2 (en) * 2004-11-29 2006-10-10 Therm-O-Disc, Incorporated PTC circuit protector having parallel areas of effective resistance
CN1822251A (zh) * 2006-03-03 2006-08-23 华新科技股份有限公司 晶片电阻的制造方法
WO2008059925A1 (en) * 2006-11-16 2008-05-22 Mitsubishi Plastics, Inc. Gas barrier film laminate
DE202006020215U1 (de) * 2006-12-20 2008-02-21 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere SMD-Widerstand
JP5464829B2 (ja) * 2008-04-28 2014-04-09 ローム株式会社 チップ抵抗器およびその製造方法
JP2009302494A (ja) * 2008-05-14 2009-12-24 Rohm Co Ltd チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
TWI435341B (ja) 2014-04-21
EP2680279B1 (en) 2020-01-01
EP2680279A1 (en) 2014-01-01
TW201401305A (zh) 2014-01-01
CN103515042A (zh) 2014-01-15
CN103515042B (zh) 2016-12-21
US20130341301A1 (en) 2013-12-26
JP2014007374A (ja) 2014-01-16
KR20140000622A (ko) 2014-01-03
KR101528207B1 (ko) 2015-06-11

Similar Documents

Publication Publication Date Title
JP5666540B2 (ja) チップ抵抗器及びその半製品の製造方法
US7193499B2 (en) Chip resistor and method of making the same
JP3181441U (ja) チップ抵抗器及びその半製品
JP5905571B2 (ja) 形状部品を備えたプリント回路基板及びその製造方法
US9343208B2 (en) Chip resistor and manufacturing method thereof
JP2012099845A5 (ja)
JP2000049391A (ja) 熱電モジュールの製造法と熱電モジュール
JP2015159240A (ja) フレキシブルフラット回路体
JP6386876B2 (ja) 電流検出用抵抗器の製造方法及び構造体
JP6124793B2 (ja) Ptcデバイス
WO1999003113A1 (fr) Puce comprenant un thermistor a coefficient de temperature positif et procede de fabrication
JP6227877B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP2015156445A (ja) 積層型フィルムコンデンサ及び積層型フィルムコンデンサの製造方法
WO2012144114A1 (ja) 配線基板、多数個取り配線基板、およびその製造方法
JP2007049071A (ja) チップ抵抗器とその製造方法
JP2020074456A (ja) 抵抗器
JPWO2020031844A1 (ja) 抵抗器
KR101769871B1 (ko) 저항기의 제조 방법 및 저항기
TWI567763B (zh) Method for manufacturing micro - resistance of metal plate
JP3132051U (ja) フィルム式ヒータ
JP2007235110A (ja) 角形チップ抵抗器
JP2014229368A (ja) ヒューズ装置
JP2020120053A (ja) 撚り線内蔵基板
JP2016131169A (ja) チップ抵抗器
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141210

R150 Certificate of patent or registration of utility model

Ref document number: 5666540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250