JP5666540B2 - チップ抵抗器及びその半製品の製造方法 - Google Patents
チップ抵抗器及びその半製品の製造方法 Download PDFInfo
- Publication number
- JP5666540B2 JP5666540B2 JP2012254991A JP2012254991A JP5666540B2 JP 5666540 B2 JP5666540 B2 JP 5666540B2 JP 2012254991 A JP2012254991 A JP 2012254991A JP 2012254991 A JP2012254991 A JP 2012254991A JP 5666540 B2 JP5666540 B2 JP 5666540B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- chip
- groove
- semi
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/108—Flash, trim or excess removal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Description
分割することで個々のチップ抵抗器が取り出されるチップ抵抗器の半製品の製造方法であって、
導電性を有する第1のプレートと、熱伝導性を有する第2のプレートとの間に、電気絶縁性を有すると共に前記第1のプレートから前記第2のプレートに熱を伝導できる絶縁材を入れて、互いの面同士を合わせるように接着することで積層された原板を得る原板形成工程と、
前記原板に、互いに平行するように延伸する複数の縦スリットと、互いに平行するとともに延長方向が前記縦スリットの延長方向とそれぞれ略直交するように延伸する複数の横スリットとを、該複数の縦スリットのうちの2つと該複数の横スリットのうちの2つとにそれぞれ囲まれることでそれぞれ四角だけが前記原板と繋がる複数の矩形状のチップブロックが互いに間隔をおいて区画されるように、それぞれ設けるチップブロック区画工程と、
各前記チップブロックにおける前記第1のプレートを連続した略S字形に形成するように、各前記チップブロックにおける前記第1のプレート側に、それぞれ前記縦スリットと平行すると共に前記第1のプレートを厚さ方向に貫通する複数の第1の溝を排列して設ける一方、各前記チップブロックにおける前記第2のプレートを連続しない複数枚に分割するように、各前記チップブロックにおける前記第2のプレート側に、前記縦スリットと平行しないと共に前記第2のプレートを厚さ方向に貫通する少なくとも1つの第2の溝を、各前記チップブロックのそれぞれ前記横スリットからなる両側に跨って設ける溝形成工程と、
各前記チップブロックのそれぞれ前記縦スリットからなる両側に、それぞれ少なくとも前記第1のプレートと電気的に繋がっている一対の電極を設ける電極形成工程と、を有することを特徴とするチップ抵抗器の半製品の製造方法を提供する。
上記チップ抵抗器の半製品の製造方法における電極形成工程の後に、各前記チップブロックを、トリミングにより前記原板から個々のチップに分割する分割工程を更に有することを特徴とするチップ抵抗器の製造方法を提供する。
まず、本発明に係る製造方法の好ましい実施形態により製造されるチップ抵抗器の構造を説明する。
次に、本発明に係るチップ抵抗器及びその半製品の製造方法の好ましい実施形態を説明する。
図5では原板形成工程S31が示されている。本工程では、互いに対面する導電性を有する第1のプレート41(抵抗層21)と、熱伝導性を有する第2のプレート42(放熱層23)との間に、電気絶縁性を有すると共に第1のプレート41から第2のプレート42に熱を伝導できる絶縁材5(電気絶縁層22)を入れて、互いの面同士を合わせるように接着することで積層された原板43を得る。
図6ではチップブロック区画工程S32が示されている。本工程では、原板43に、互いに平行するように延伸する複数の縦スリット44と、互いに平行するとともに延長方向が縦スリット44の延長方向とそれぞれ略直交するように延伸する複数の横スリット45とをそれぞれトリミングにより原板43を厚さ方向に貫通するように設けることで、複数の縦スリット44のうちの2つと複数の横スリット45のうちの2つとにそれぞれ囲まれることにより、それぞれ四角だけが原板43と繋がっている複数の矩形状のチップブロック46が互いに間隔をおいて排列するように区画される。
図7及び図8では溝形成工程S33が示されている。本工程では、各チップブロック46における第1のプレート41を連続した略S字形に形成するように、各チップブロック46における第1のプレート41側に、それぞれ縦スリット44と平行すると共に第1のプレート41を厚さ方向に貫通する複数の第1の溝211を互い違いに排列して設ける。
図9では電極形成工程S34が示されている。本工程では、第1と第2の溝211、231が設けられた各チップブロック46のそれぞれ縦スリット44からなる両側に、それぞれ少なくとも第1のプレート41、即ち抵抗層21と電気的に繋がる一対の電極24を設ける。なお、本実施形態においては、マスクを用いて各チップブロック46を局所的に電気めっきすることにより電極24を形成した。これにより、それぞれが抵抗層21、電気絶縁層22、放熱層23、一対の電極24を有していると共に原板43から未分割の複数のチップブロック46、即ちチップ抵抗器の半製品が製造される。
分割工程S35では、各チップブロック46を、原板43と繋がっている四角をトリミングすることにより原板43から個々のチップに分割する。これにより、図2に示されているような本発明に係るチップ抵抗器2が大量に製造される。
21 抵抗層
212 第1の側辺
213 第2の側辺
214 第3の側辺
211 第1の溝
22 電気絶縁層
23 放熱層
231 第2の溝
232 分割節
24 電極
41 第1のプレート
42 第2のプレート
43 原板
44 縦スリット
45 横スリット
46 チップブロック
5 絶縁材
S31 原板形成工程
S32 チップブロック形成工程
S33 溝形成工程
S34 電極形成工程
S35 分割工程
Claims (9)
- 分割することで個々のチップ抵抗器が取り出されるチップ抵抗器の半製品の製造方法であって、
導電性を有する第1のプレートと、熱伝導性を有する第2のプレートとの間に、電気絶縁性を有すると共に前記第1のプレートから前記第2のプレートに熱を伝導できる絶縁材を入れて、互いの面同士を合わせるように接着することで積層された原板を得る原板形成工程と、
前記原板に、互いに平行するように延伸する複数の縦スリットと、互いに平行するとともに延長方向が前記縦スリットの延長方向とそれぞれ略直交するように延伸する複数の横スリットとを、該複数の縦スリットのうちの2つと該複数の横スリットのうちの2つとにそれぞれ囲まれることでそれぞれ四角だけが前記原板と繋がる複数の矩形状のチップブロックが互いに間隔をおいて区画されるように、それぞれ設けるチップブロック区画工程と、
各前記チップブロックにおける前記第1のプレートを連続した略S字形に形成するように、各前記チップブロックにおける前記第1のプレート側に、それぞれ前記縦スリットと平行すると共に前記第1のプレートを厚さ方向に貫通する複数の第1の溝を排列して設ける一方、各前記チップブロックにおける前記第2のプレートを連続しない複数枚に分割するように、各前記チップブロックにおける前記第2のプレート側に、前記縦スリットと平行しないと共に前記第2のプレートを厚さ方向に貫通する少なくとも1つの第2の溝を、各前記チップブロックのそれぞれ前記横スリットからなる両側に跨って設ける溝形成工程と、
各前記チップブロックのそれぞれ前記縦スリットからなる両側に、それぞれ少なくとも前記第1のプレートと電気的に繋がっている一対の電極を設ける電極形成工程と、
を有することを特徴とするチップ抵抗器の半製品の製造方法。 - 前記溝形成工程において、前記第2のプレートを平面視した際に前記第2の溝が折れ線形状をなすように、前記第2の溝を設ける
ことを特徴とする請求項1に記載のチップ抵抗器の半製品の製造方法。 - 前記溝形成工程において、前記第2のプレートを平面視した際に前記第2の溝が略V字形をなすように、前記第2の溝を設ける
ことを特徴とする請求項1に記載のチップ抵抗器の半製品の製造方法。 - 前記溝形成工程において、前記第1の溝および前記第2の溝を、それぞれエッチングにより設ける
ことを特徴とする請求項1〜3のいずれか一項に記載のチップ抵抗器の半製品の製造方法。 - 前記原板形成工程において、前記絶縁材は熱伝導性の高い熱可塑性ポリマーであり、該熱可塑性ポリマーを前記第1のプレートと前記第2のプレートとの少なくともどちらか一方の一面に塗布してから、前記第1と第2のプレートとを互いの面同士が向かい合うように重ね合わせた後に、減圧環境下で該熱可塑性ポリマーを加熱し硬化させることで、前記第1と第2のプレートとを接着させる
ことを特徴とする請求項1〜4のいずれか一項に記載のチップ抵抗器の半製品の製造方法。 - 前記熱可塑性ポリマーとしては、ポリプロピレンを用いる
ことを特徴とする請求項5に記載のチップ抵抗器の半製品の製造方法。 - 前記電極形成工程において、各前記電極を、電気めっきにより形成する
ことを特徴とする請求項1〜6のいずれか一項に記載のチップ抵抗器の半製品の製造方法。 - 前記第1のプレートと前記第2のプレートとして、それぞれ銅、アルミニウム、及びこれらの組み合わせからなる群より選ばれる材料を使用する
ことを特徴とする請求項1〜7のいずれか一項に記載のチップ抵抗器の半製品の製造方法。 - 請求項1〜8のいずれか一項に記載の方法における電極形成工程の後に、各前記チップブロックを、トリミングにより前記原板から個々のチップに分割する分割工程を更に有することを特徴とするチップ抵抗器の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101122620 | 2012-06-25 | ||
TW101122620A TW201401305A (zh) | 2012-06-25 | 2012-06-25 | 微型金屬片電阻的量產方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007374A JP2014007374A (ja) | 2014-01-16 |
JP5666540B2 true JP5666540B2 (ja) | 2015-02-12 |
Family
ID=47891530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012254991A Active JP5666540B2 (ja) | 2012-06-25 | 2012-11-21 | チップ抵抗器及びその半製品の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130341301A1 (ja) |
EP (1) | EP2680279B1 (ja) |
JP (1) | JP5666540B2 (ja) |
KR (1) | KR101528207B1 (ja) |
CN (1) | CN103515042B (ja) |
TW (1) | TW201401305A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129161A1 (ja) * | 2014-02-27 | 2015-09-03 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
TWI553672B (zh) * | 2014-10-17 | 2016-10-11 | Preparation method of micro - impedance resistance and its products | |
CN105590712A (zh) * | 2014-11-15 | 2016-05-18 | 旺诠股份有限公司 | 微阻抗电阻的制作方法及微阻抗电阻 |
CN105789185B (zh) * | 2014-12-24 | 2018-06-05 | 厚声工业股份有限公司 | 厚膜晶片电阻器结构 |
CN106298116B (zh) * | 2015-06-10 | 2018-07-06 | 旺诠股份有限公司 | 金属板微电阻的制造方法 |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
DE112019004049T5 (de) | 2018-08-10 | 2021-05-27 | Rohm Co., Ltd. | Widerstand |
TWI718972B (zh) * | 2020-07-07 | 2021-02-11 | 旺詮股份有限公司 | 具有精準電阻值之微型電阻元件的製作方法 |
TWI718971B (zh) * | 2020-07-07 | 2021-02-11 | 旺詮股份有限公司 | 大批量產生微型電阻元件的製作方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8800853A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand. |
JP3229473B2 (ja) * | 1993-12-27 | 2001-11-19 | 松下電器産業株式会社 | チップ抵抗器の製造方法 |
US5753391A (en) * | 1995-09-27 | 1998-05-19 | Micrel, Incorporated | Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask |
JPH10284525A (ja) * | 1997-04-03 | 1998-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11274357A (ja) * | 1998-03-20 | 1999-10-08 | Sony Corp | 電子部品の分割方法および分割装置 |
JP3444240B2 (ja) * | 1998-07-08 | 2003-09-08 | 松下電器産業株式会社 | チップ形ptcサーミスタの製造方法 |
JP2000200701A (ja) * | 1999-01-07 | 2000-07-18 | Tateyama Kagaku Kogyo Kk | チップ型抵抗器およびその製造方法 |
TW529772U (en) * | 2002-06-06 | 2003-04-21 | Protectronics Technology Corp | Surface mountable laminated circuit protection device |
JP2004319874A (ja) * | 2003-04-18 | 2004-11-11 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
JP4537103B2 (ja) * | 2004-03-30 | 2010-09-01 | コーア株式会社 | 抵抗用積層合金及びその製造方法 |
US7119655B2 (en) * | 2004-11-29 | 2006-10-10 | Therm-O-Disc, Incorporated | PTC circuit protector having parallel areas of effective resistance |
CN1822251A (zh) * | 2006-03-03 | 2006-08-23 | 华新科技股份有限公司 | 晶片电阻的制造方法 |
WO2008059925A1 (en) * | 2006-11-16 | 2008-05-22 | Mitsubishi Plastics, Inc. | Gas barrier film laminate |
DE202006020215U1 (de) * | 2006-12-20 | 2008-02-21 | Isabellenhütte Heusler Gmbh & Co. Kg | Widerstand, insbesondere SMD-Widerstand |
JP5464829B2 (ja) * | 2008-04-28 | 2014-04-09 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP2009302494A (ja) * | 2008-05-14 | 2009-12-24 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
-
2012
- 2012-06-25 TW TW101122620A patent/TW201401305A/zh not_active IP Right Cessation
- 2012-08-21 CN CN201210297086.XA patent/CN103515042B/zh active Active
- 2012-11-21 JP JP2012254991A patent/JP5666540B2/ja active Active
-
2013
- 2013-03-04 US US13/783,931 patent/US20130341301A1/en not_active Abandoned
- 2013-03-19 EP EP13159913.6A patent/EP2680279B1/en active Active
- 2013-04-03 KR KR1020130036182A patent/KR101528207B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI435341B (ja) | 2014-04-21 |
EP2680279B1 (en) | 2020-01-01 |
EP2680279A1 (en) | 2014-01-01 |
TW201401305A (zh) | 2014-01-01 |
CN103515042A (zh) | 2014-01-15 |
CN103515042B (zh) | 2016-12-21 |
US20130341301A1 (en) | 2013-12-26 |
JP2014007374A (ja) | 2014-01-16 |
KR20140000622A (ko) | 2014-01-03 |
KR101528207B1 (ko) | 2015-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5666540B2 (ja) | チップ抵抗器及びその半製品の製造方法 | |
US7193499B2 (en) | Chip resistor and method of making the same | |
JP3181441U (ja) | チップ抵抗器及びその半製品 | |
JP5905571B2 (ja) | 形状部品を備えたプリント回路基板及びその製造方法 | |
US9343208B2 (en) | Chip resistor and manufacturing method thereof | |
JP2012099845A5 (ja) | ||
JP2000049391A (ja) | 熱電モジュールの製造法と熱電モジュール | |
JP2015159240A (ja) | フレキシブルフラット回路体 | |
JP6386876B2 (ja) | 電流検出用抵抗器の製造方法及び構造体 | |
JP6124793B2 (ja) | Ptcデバイス | |
WO1999003113A1 (fr) | Puce comprenant un thermistor a coefficient de temperature positif et procede de fabrication | |
JP6227877B2 (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 | |
JP2015156445A (ja) | 積層型フィルムコンデンサ及び積層型フィルムコンデンサの製造方法 | |
WO2012144114A1 (ja) | 配線基板、多数個取り配線基板、およびその製造方法 | |
JP2007049071A (ja) | チップ抵抗器とその製造方法 | |
JP2020074456A (ja) | 抵抗器 | |
JPWO2020031844A1 (ja) | 抵抗器 | |
KR101769871B1 (ko) | 저항기의 제조 방법 및 저항기 | |
TWI567763B (zh) | Method for manufacturing micro - resistance of metal plate | |
JP3132051U (ja) | フィルム式ヒータ | |
JP2007235110A (ja) | 角形チップ抵抗器 | |
JP2014229368A (ja) | ヒューズ装置 | |
JP2020120053A (ja) | 撚り線内蔵基板 | |
JP2016131169A (ja) | チップ抵抗器 | |
KR101544393B1 (ko) | 칩 저항기 및 그 제작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5666540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |