CN1822251A - 晶片电阻的制造方法 - Google Patents

晶片电阻的制造方法 Download PDF

Info

Publication number
CN1822251A
CN1822251A CN 200610058363 CN200610058363A CN1822251A CN 1822251 A CN1822251 A CN 1822251A CN 200610058363 CN200610058363 CN 200610058363 CN 200610058363 A CN200610058363 A CN 200610058363A CN 1822251 A CN1822251 A CN 1822251A
Authority
CN
China
Prior art keywords
chip
substrate
electrode
manufacture method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610058363
Other languages
English (en)
Inventor
陆秀强
郭俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAXIN SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
HUAXIN SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUAXIN SCIENCE AND TECHNOLOGY Co Ltd filed Critical HUAXIN SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN 200610058363 priority Critical patent/CN1822251A/zh
Publication of CN1822251A publication Critical patent/CN1822251A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明是有关于一种晶片电阻的制造方法,主要是于基板上形成有复数横向的分离线及复数穿槽,并定义各二相对穿槽及二分离线之间是一元件区,各元件区内分别印刷有主电极及电阻层,将印刷有主电极与电阻层的基板整片进行电镀程序,完成主电极及穿槽内壁的内、外层电极,最后再沿分离线将各元件区分离为一粒粒的晶片电阻,如此一来,可有效令晶片电阻的生产过程具有更高的良率以及更佳的效率。

Description

晶片电阻的制造方法
技术领域
本发明涉及一种种晶片电阻的制造方法,尤指一种规格为长度0.60mm、宽度0.30mm与厚度0.23mm以下晶片电阻的制造方法。
背景技术
由于电子产品的制作有日渐微小化的趋势,故所有主、被动元件亦均必须随着电路板尺寸的缩小而缩小体积,以因应电子产品微小化的潮流。
以被动元件的晶片电阻而言,随者电路板尺寸的缩小,目前规格为长度0.60mm、宽度0.30mm、厚度0.23mm的晶片电阻已大量被使用,因晶片电阻其体积小,所以能够容许的尺寸误差极为严格,一般均在0.03mm以内;若以另一种规格为长度0.40mm、宽度0.20mm、厚度0.23mm的晶片电阻而言,其所能容许的尺寸误差将更为严格;故对于如此小尺寸且单价又低的被动元件而言,产品的良率及生产效率往往即是生产厂商生存竞争的法宝。
目前一般厂商晶片电阻器的制作流程,请参阅图3A~K所示,其包括下列步骤:
于一空白陶瓷基板20的顶面与底面预先以刀具设有数条相互交错的横向折断线21与纵向折断线22,该横向折断线21与纵向折断线22均切割入基板20有一定深度,一般上下相对应的横向折断线21或纵向折断线22深度以不超过基板20厚度的一半为佳,而在相邻的横向折断线21与纵向折断线22之间定义出复数个元件区23(如图3A所示);
于该等元件区23的顶面及底面分别印刷有两个相对应的主电极24,该主电极24分别印刷于各元件区23的两相对纵向折断线22的边缘上,以长度0.60mm、宽度0.30mm、厚度0.23mm规格的晶片电阻为例,主电极24的宽度为0.15mm,待主电极24干燥后烧结以固定于元件区23(如图3B所示);
在元件区23顶面的二主电极24之间印刷有一电阻层25,待电阻层25干燥后烧结以固定于元件区23顶面(如图3C所示);
于前述电阻层25上印刷一玻璃护层26,待玻璃护层26干燥后烧结而固定于电阻层25上(如图3D所示);
以激光对电阻层25进行修整,以调整电阻值(如图3E所示);
于玻璃护层26上再涂上一外保护层26,待外保护层26干燥后烧结以固定之(如图3F所示);
用治具依序沿各个纵向折断线22将基板20折断,形成数个条状基板20’,并将条状基板20’相互堆叠(如图3G所示);
以真空溅镀方式于元件区23顶面与底面的主电极24以及该等主电极24之间基板20’侧面溅镀上内层电极28(如图3H所示),该内层电极28是用以连接元件区23顶面与底面的主电极24;
将各条状基板20’沿横向折断线21折断,形成多个晶片电阻单元个体30(如图3I所示);
将该等晶片电阻单元个体30放入电镀槽(图中未示)的电镀筒31中并使电镀筒31转动,俾以滚镀方式进行电镀,使晶片电阻单元个体30与电镀筒31内的电极珠金属粒32不停碰撞接触,而将晶片电阻单元个体30的内层电极28上镀上外层电极29(如图3J所示)后,即形成一个个的晶片电阻(如图3K所示)。
然而此种晶片电阻制造方法具有如下缺点:
1、该横向折断线21与纵向折断线22均切割入基板20有一定深度,因此在基础制程上所必需花费的时间较多,且同时设有横向折断线21与纵向折断线22对基板20的强度容易造成破坏,致使在后续进行印刷主电极24、电阻层25程序时,易因必须以滚筒于基板20表面滚动印刷,造成基板20无法负荷滚筒滚动的压力因而碎裂,影响生产效率及产品良率。
2、由于陶瓷材质的基板20受其分子结晶的限制,故于将基板20折断成条状基板20’时,其断面必不易平整(如图4所示),除会影响产品成形后长度的误差外,且进行真空溅镀时,将造成溅镀形成的内层电极28凹凸不平,更使得进行后续滚镀式电镀后被镀上的外层电极29厚度不易均匀,进而降低晶片电阻的生产良率。
3.因晶片电阻单元个体30体积小,故于电镀筒31内进行电镀时,电极珠金属粒32接触碰撞到内层电极28的机率极小,因此电镀晶片电阻单元个体30时不但必须花费较多时间,且还会因电镀不均匀而影响到外层电极29的电镀品质。
4.当晶片电阻单元个体30于电镀筒31内以滚镀方式进行电镀时,晶片电阻单元个体30之间易因静电粘着在一起,或晶片电阻单元个体30之间易因外层电极29成形时互相粘结在一起,或晶片电阻单元个体30易被卡在电镀筒31内缝隙间等缺点亦会影响制程的效率与产品的良率。
因此,此种晶片电阻制程尚有待谋求改进的方法。
由此可见,现有的晶片电阻的制造方法显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决晶片电阻的制造方法存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般制造方法又没有能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的晶片电阻的制造方法,便成了当前业界极需改进的目标。
有鉴于现有的晶片电阻的制造方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新的晶片电阻的制造方法,能够改进一般现有的晶片电阻的制造方法,使其更具有实用性。经过不断的研究、设计,并经反复试作及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,克服现有的晶片电阻的制造方法存在的缺陷,而提供一种新的晶片电阻的制造方法,所要解决的技术问题是使其可有效提升晶片电阻的生产效率及产品良率,以提高制程的效率与产品的良率,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的晶片电阻的制造方法,其主要包括下列步骤:于一基板的顶面形成有复数条相互平行的横向分离线;于基板上各二相邻分离线之间形成有复数个具有一定间距且同时与分离线交叉的平整穿槽,并定义基板上各二相对穿槽及二分离线之间是一元件区;在基板的顶面及底面分别印刷有数个相对应的主电极,该等主电极是分别印刷于元件区两侧的穿槽边缘;于每一元件区顶面的两主电极之间印刷有一与主电极构成电接触的电阻层;于各元件区的顶面印刷一第一保护层以覆盖电阻层;于基板的顶面与底面分别印刷一第二保护层,仅露出主电极;以整片基板进行电镀,将内层电极电镀于穿槽的侧壁及基板顶面与底面的主电极上;将第二保护层剥离并进行清洗;再以整片基板进行电镀,将外层电极电镀以覆盖内层电极;沿分离线将基板分离为一粒粒的晶片电阻。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的晶片电阻的制造方法,其中所述的分离线切割入基板的深度是不超过基板厚度的一半。
前述的晶片电阻的制造方法,其中在所述的印刷第一保护层后,进一步以激光对修整电阻层,以调整电阻值;再印刷一电阻保护层覆盖因前述修整而外露的电阻层。
前述的晶片电阻的制造方法,其中所述的电阻保护层于印刷后先待其干燥再烧结固定。
前述的晶片电阻的制造方法,其中所述的内层电极是以真空溅镀所镀上。
前述的晶片电阻的制造方法,其中所述的内层电极是以蒸气沉积所镀上。
前述的晶片电阻的制造方法,其中所述的外层电极是以挂镀方式电镀而成。
前述的晶片电阻的制造方法,其中所述的主电极对、电阻层与第一保护层于印刷后均先待其干燥再烧结固定。
借由上述技术方案,本发明晶片电阻的制造方法至少具有下列优点:
1、因基板仅于顶面设有分离线,且穿槽间具有一定间距,因此不致对基板的强度造成破坏,故于进行主电极以及电阻层印刷时,基板可具有较大强度负荷滚筒滚动的压力。
2、因穿槽的侧壁平整,故内层电极可平整地被镀在穿槽的侧壁上,使电镀于内层电极上的外层电极厚度均匀。
3、因该穿槽的设置,使元件区的尺寸因此而固定,不致于分离基板为一粒粒的晶片电阻过程时造成晶片电阻尺寸误差超出容许误差范围。
4、因仅需于内层电极与外层电极均电镀完成后延分离线进行一次基板分离即可,故可有效提高制程效率。
综上所述,本发明新颖的晶片电阻的制造方法,能够有效提升晶片电阻的生产效率及产品良率,提高了制程的效率与产品的良率。本发明具有上述诸多优点及实用价值,其不论在制造方法上或功能上皆有较大改进,在技术上有较大进步,并产生了好用及实用的效果,且较现有的晶片电阻的制造方法具有增进的多项功效,从而更加适于实用,并具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是本发明的流程图。
图2是以本发明制造出的晶片电阻的剖面图。
图3是习用制造晶片电阻方法的流程图。
图4是习用制造晶片电阻方法过程中将基板折断所形成条状基板的断面示意图。
10:基板            11:分离线
12:穿槽            120:元件区
13:主电极          14:电阻层
15:第一保护层      151:修整槽
16:电阻保护层      16:第二保护层
18:内层电极      19:外层电极
20:基板          20’:条状基板
21:横向折断线    22:纵向折断线
23:元件区        24:主电极
25:电阻层        26:玻璃护层
26:外保护层      28:内层电极
29:外层电极      30:晶片电阻单元个体
31:电镀筒        32:电极珠金属粒
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的晶片电阻的制造方法其具体实施方式、制造方法、特征及其功效,详细说明如后。
关于本发明的一较佳实施例,请参阅图1A~K所示,其包括下列步骤:
于一基板10顶面的预定范围内预先以刀具形成有数条相互平行的横向分离线11,再于基板10上各二相邻分离线11之间形成有复数个具有一定间距且同时与两分离线11交叉的穿槽12,其中该分离线11是被切割入基板10有一定深度,以不超过基板10深度的一半为限,而该穿槽12的内壁平整,并定义基板10上各二穿槽12及分离线11之间是形成一元件区120(如图1A所示);
在基板10的顶面与底面分别印刷有相对应的主电极13,该等主电极13是分别印刷于元件区120两侧的穿槽12边缘(如图1B所示);
于每一元件区120顶面的两主电极13之间印刷有一与主电极13构成电接触的电阻层14(如图1C所示);
于各元件区120的顶面印刷一第一保护层15以覆盖电阻层14;
以激光于第一保护层15切割出一修整槽151,以修整电阻层14而调整其电阻值(如图1E所示);
印刷一电阻保护层16覆盖因前述修整而外露的电阻层14(如图1F所示);
印刷一第二保护层16覆盖于基板10的顶面与底面,仅露出主电极13(如图1G所示);
将整片基板10以吊挂方式用真空溅镀或或蒸气沉积于穿槽12的侧壁及基板10顶面与底面的主电极13溅镀上内层电极18(如图1H所示);
将第二保护层16自基板10上剥离去除,并以超音波清洗(如图1I所示);
将整片基板10置入电镀槽(图中未示)内,以挂镀式电镀于内层电极18上电镀上外层电极19(如图1J所示);
沿分离线11切割基板10,即可得到一个个的晶片电阻(如图1K与图2所示)。
由于本方法是先在基板10上设有穿槽12后,再将主电极13印刷于元件区120两侧的穿槽12边缘,故本发明制造方法有如下的优点:
1.该基板10仅于顶面设有分离线11,且穿槽12间具有一定间距,因此不致对基板11的强度造成破坏,故于后续印刷主电极13、电阻层14时,不致因基板10无法负荷滚筒滚动的压力而造成基板10碎裂,可提高生产效率及产品良率。
2.由于穿槽12的侧壁平整,故内层电极18可平整地被镀在穿槽12的侧壁上,使后续电镀的外层电极19厚度均匀,且因该穿槽12的设置使元件区120的尺寸固定,不致因将基板10分离为一粒粒的晶片电阻时,造成晶片电阻尺寸误差超出容许误差范围。
3.本发明的方法于整个制程中,仅需于内层电极18与外层电极19均电镀完成后,再延分离线11进行一次基板10分离即可,因此可有效提高制程效率。
4.由于基板10是整片以挂镀方式电镀外层电极19,因此不致如习用因先成形晶片电阻单元个体,致使以滚镀方式进行电镀时,发生电镀不均匀、晶片电阻单元个体之间因静电而粘着、晶片电阻单元个体之间因外层电极成形时而互相粘结或晶片电阻单元个体易被卡在电镀筒内缝隙间等缺点,故可有效提高制程效率与产品品质。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (8)

1、一种晶片电阻的制造方法,其特征在于其主要是包括下列步骤:
于一基板的顶面形成有复数条相互平行的横向分离线;
于基板上各二相邻分离线之间形成有复数个具有一定间距且同时与分离线交叉的平整穿槽,并定义基板上各二相对穿槽及二分离线之间是一元件区;
在基板的顶面及底面分别印刷有数个相对应的主电极,该等主电极是分别印刷于元件区两侧的穿槽边缘;
于每一元件区顶面的两主电极之间印刷有一与主电极构成电接触的电阻层;
于各元件区的顶面印刷一第一保护层以覆盖电阻层;
于基板的顶面与底面分别印刷一第二保护层,仅露出主电极;
以整片基板进行电镀,将内层电极电镀于穿槽的侧壁及基板顶面与底面的主电极上;
将第二保护层剥离并进行清洗;
再以整片基板进行电镀,将外层电极电镀以覆盖内层电极;
沿分离线将基板分离为一粒粒的晶片电阻。
2、根据权利要求1所述的晶片电阻的制造方法,其特征在于其中所述的分离线切割入基板的深度是不超过基板厚度的一半。
3、根据权利要求1所述的晶片电阻的制造方法,其特征在于于印刷第一保护层后,进一步以激光对修整电阻层,以调整电阻值;再印刷一电阻保护层覆盖因前述修整而外露的电阻层。
4、根据权利要求3所述的晶片电阻的制造方法,其特征在于其中所述的电阻保护层于印刷后先待其干燥再烧结固定。
5、根据权利要求1所述的晶片电阻的制造方法,其特征在于其中所述的内层电极是以真空溅镀所镀上。
6、根据权利要求1所述的晶片电阻的制造方法,其特征在于其中所述的内层电极是以蒸气沉积所镀上。
7、根据权利要求1所述的晶片电阻的制造方法,其特征在于其中所述的外层电极是以挂镀方式电镀而成。
8、根据权利要求1至7中任一项所述的晶片电阻的制造方法,其特征在于其中所述的主电极对、电阻层与第一保护层于印刷后均先待其干燥再烧结固定。
CN 200610058363 2006-03-03 2006-03-03 晶片电阻的制造方法 Pending CN1822251A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610058363 CN1822251A (zh) 2006-03-03 2006-03-03 晶片电阻的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610058363 CN1822251A (zh) 2006-03-03 2006-03-03 晶片电阻的制造方法

Publications (1)

Publication Number Publication Date
CN1822251A true CN1822251A (zh) 2006-08-23

Family

ID=36923481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610058363 Pending CN1822251A (zh) 2006-03-03 2006-03-03 晶片电阻的制造方法

Country Status (1)

Country Link
CN (1) CN1822251A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515042A (zh) * 2012-06-25 2014-01-15 旺诠科技(昆山)有限公司 微型金属片电阻的量产方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515042A (zh) * 2012-06-25 2014-01-15 旺诠科技(昆山)有限公司 微型金属片电阻的量产方法

Similar Documents

Publication Publication Date Title
CN1268470C (zh) 对半导体基片进行电镀和抛光的方法及装置
CN105196196B (zh) 一种磨料有序排列的电镀金刚石砂轮
CN1311523C (zh) 半导体晶片、半导体元件及其制造方法
CN1933942B (zh) 电沉积线型工具
KR101121254B1 (ko) 비전도성 물질의 패터닝 처리 방식을 이용한 전착 다이아몬드 와이어 쏘우 제조 방법
CN105154958A (zh) 一种磨料有序排列的电镀金刚石砂轮的制备方法
CN1434882A (zh) 用于通用材料加工设备的衬垫设计和结构
CN1933196A (zh) 发光器件及其制造方法
CN1805653A (zh) 配线电路基板及其制造方法
CN1514471A (zh) 偏压溅射薄膜成形方法及偏压溅射薄膜成形设备
KR20150020527A (ko) 고정 지립 와이어 톱과 그 제조 방법, 및 그것을 이용한 워크의 절단 방법
CN1319711C (zh) 蜂窝状结构体成形用模具及其制造方法
CN1606400A (zh) 导电性片材、采用其的制品及其制造方法
CN1822251A (zh) 晶片电阻的制造方法
CN1822250A (zh) 晶片电阻的制造方法
CN1302155C (zh) 用于电解处理相互分开的板材块和箔材块的可导电表面的方法和装置以及该方法的应用
CN1655289A (zh) 薄膜型芯片电阻器的制造方法
CN1382231A (zh) 用于电解处理电绝缘箔材的表面上的相互电绝缘的可导电结构的方法和装置及该方法的应用
CN105798733B (zh) 靶材的回收方法
CN2935403Y (zh) 晶片型被动元件基板
CN1831205A (zh) 金属结构体及其制造方法
CN111472031B (zh) 电镀装置以及利用其制造模仁的方法
CN1276131C (zh) 用以形成做电池电极用的条带的连续电成型工艺及在所述电成型工艺中使用的心轴
TWI384096B (zh) Electrochemical process of the processing electrode, the preparation method and manufacturing equipment
CN206966452U (zh) 翻边模具用的波浪形翻边刀块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication