KR101528207B1 - 칩 저항기를 제조하는 방법 - Google Patents

칩 저항기를 제조하는 방법 Download PDF

Info

Publication number
KR101528207B1
KR101528207B1 KR1020130036182A KR20130036182A KR101528207B1 KR 101528207 B1 KR101528207 B1 KR 101528207B1 KR 1020130036182 A KR1020130036182 A KR 1020130036182A KR 20130036182 A KR20130036182 A KR 20130036182A KR 101528207 B1 KR101528207 B1 KR 101528207B1
Authority
KR
South Korea
Prior art keywords
resistor
material layer
layer
slots
main body
Prior art date
Application number
KR1020130036182A
Other languages
English (en)
Other versions
KR20140000622A (ko
Inventor
풀 첸
Original Assignee
랄렉 일렉트로닉 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 랄렉 일렉트로닉 코포레이션 filed Critical 랄렉 일렉트로닉 코포레이션
Publication of KR20140000622A publication Critical patent/KR20140000622A/ko
Application granted granted Critical
Publication of KR101528207B1 publication Critical patent/KR101528207B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

칩 저항기(2)를 제조하는 방법에서, 전기 도전 재료층(41)과 열소산 재료층(42) 사이에 전기 절연 재료층(5)을 개재함으로써 반제품(43)이 형성된다. 반제품(43) 상에 어레이로 배열된 저항기 섹션(46)은 반제품(43)을 관통하여 길이 방향의 제1 슬롯(44) 및 횡방향의 제2 슬롯(45)을 형성함으로써 형성된다. 저항기 주몸체(21)를 형성하기 위해 각각의 저항기 섹션의 제1 층(411) 상에 슬릿(211)이 형성된다. 각각의 저항기 섹션(46)의 제2 층(421) 상에는 분할 슬롯(231)이 형성된다. 저항기 주몸체(21)의 상호 반대쪽 말단부(214)에 전기 접속되도록 전극(24)이 형성된다. 반제품(43)으로부터 저항기 섹션(46)을 트리밍하여 칩 저항기(2)를 획득한다.

Description

칩 저항기를 제조하는 방법{METHOD FOR MANUFACTURING A CHIP RESISTOR}
관련 출원의 상호 참조
본 출원은 2012년 6월 25일자로 출원된 대만 특허 출원 번호 101122620호를 우선권으로 주장하며, 이 특허 출원은 그 전체 내용이 원용에 의해 본 발명에 통합되어 있다.
발명의 분야
본 발명은 패시브 컴포넌트를 제조하는 방법에 관한 것으로, 보다 구체적으로는 칩 저항기를 제조하는 방법에 관한 것이다.
도 1 및 도 2를 참조하면, 종래의 칩 저항기(1)를 제조하는 방법은 이하의 단계를 포함한다. 먼저, 금속 판재를 롤링 및 트리밍(trimming)하여 복수의 금속 스트립을 획득한다. 각각의 금속 스트립의 상호 반대측 상에 2개의 전극 스트립을 전기 주조(electroform)한다. 각각의 금속 스트립을 절단하여, 각각 2개의 전극(13)을 갖는 복수의 저항기 섹션을 획득한다. 그리고나서, 각각의 저항기 섹션에 길이 방향(L)으로 연장하는 복수의 슬릿(111)을 형성하고, 이에 의해 길이 방향(L)에 직각을 이루는 횡방향(T)으로 서로 반대쪽에 있는 한 쌍의 말단부(112)를 갖는 저항기 주몸체(11)를 획득하며, 이 말단부는 전극(13)에 전기적으로 각각 접속되어 있다. 인접한 매 2개의 슬릿(111)이 각각 저항기 주몸체(11)의 측면으로부터 연장하고 측면을 통해 침투하여, 선회성 전류 경로(circuitous current path)를 형성하고, 종래의 칩 저항기(1)의 요구된 저항값을 달성한다. 최종적으로, 저항기 주몸체(11)의 상호 반대쪽 표면을 2개의 코팅층(12)으로 각각 코팅하여 종래의 칩 저항기(1)를 획득한다.
저항기의 저항값은 저항기의 재료의 전기 저항률과 전류 경로의 길이의 곱에 정비례하며, 두께 방향에서의 저항기의 단면적에 반비례한다. 이에 따라, 종래의 칩 저항기(1)의 저항값을 증가시키기 위해서는, 저항기 주몸체(11)의 두께를 감소시키거나 및/또는 전류 경로의 길이를 증가시키도록 슬릿(111)의 개수를 증가시키며, 이것은 종래의 칩 저항기(1)의 구조적 강도를 비교적 약하게 한다.
더욱이, 코팅층(12)이 저항기 주몸체(11)의 상호 반대쪽 표면을 덮기 때문에, 저항기 주몸체(11)에 의해 발생된 열을 소산시키기는 것이 곤란하므로, 종래의 칩 저항기(1)의 온도가 사용 동안 급격하게 증가된다. 그 결과, 종래의 칩 저항기(1)의 저항값 및 저항 특성이 증가된 온도로 인해 악영향을 받게 된다. 또한, 코팅층(12)이 열저항성 재료로 이루어져야 하므로, 종래의 칩 저항기(1)의 제조 비용이 증가된다.
본 발명의 목적은 비교적 우수한 구조적 강도를 갖고 열을 효과적으로 소산시킬 수 있는 칩 저항기를 제조하는 방법을 제공하는 것이다.
본 발명에 따라, 칩 저항기를 제조하는 방법은 이하의 단계를 포함한다:
a) 반제품(semi-product)을 형성하기 위해 전기 도전 재료층과 열소산 재료층 사이에 전기 절연 재료층을 개재하는 단계;
b) 상기 반제품 상에 어레이로 배열된 복수의 저항기 섹션을,
상기 반제품을 관통하여 복수의 제1 슬롯을 형성하는 단계로서, 상기 제1 슬롯이 제1 방향으로 연장하고, 복수의 가로열(row)로 배열되며, 각각의 가로열이 상기 제1 슬롯의 복수의 인접 쌍을 포함하는, 형성 단계와,
상기 반제품을 관통하여 복수의 제2 슬롯을 형성하는 단계로서, 상기 제2 슬롯이 상기 제1 방향에 직각을 이루는 제2 방향으로 연장하고, 복수의 세로열(column)로 배열되며, 상기 제2 슬롯의 각각의 인접 쌍이 상기 제1 슬롯의 대응하는 인접 쌍과 협동하여 상기 저항기 섹션 중의 하나를 둘러싸고 규정하며, 각각의 상기 저항기 섹션이, 상기 전기 도전 재료층의 세그먼트인 제1 층과, 상기 열소산 재료층의 세그먼트인 제2 층과, 상기 전기 절연 재료층의 세그먼트인 개재 층(sandwiched layer)을 갖는, 형성 단계
에 의해 형성하는 단계;
c) 각각의 상기 저항기 섹션에 대해, 저항기 주몸체를 형성하기 위해 상기 저항기 섹션의 제2 층 상에 복수의 슬릿을 형성하는 단계로서, 상기 슬릿이 상기 제1 방향으로 연장하고, 상기 제2 방향으로 서로 떨어져 이격되어 배열되며, 상기 저항기 주몸체가 상기 제2 방향으로 서로 반대쪽에 있는 한 쌍의 말단부를 가지며, 상기 말단부가 상기 저항기 섹션을 규정하는 한 쌍의 상기 제1 슬롯에 각각 대응하는, 형성 단계;
d) 각각의 상기 저항기 섹션에 대해, 상기 저항기 섹션의 제3 층 상에 하나 이상의 분할 슬롯을 형성하는 단계로서, 상기 분할 슬롯이 상기 저항기 섹션의 상기 슬릿 중의 하나 이상을 투사적으로(projectively) 교차하고, 상기 저항기 섹션의 제3 층을 상기 제2 방향으로 서로 떨어져 이격되는 2개 이상의 부분으로 분할하는, 형성 단계;
e) 각각의 상기 저항기 섹션에 대해, 상기 저항기 주몸체의 상기 말단부에 전기적으로 각각 접속되는 2개의 전극을 형성하는 단계; 및
f) 칩 저항기를 획득하기 위해 각각의 상기 저항기 섹션을 트리밍(trimming)하는 단계.
저항기 주몸체의 열소산을 용이하게 하는 열소산층에 의해, 칩 저항기의 온도가 종래의 칩 저항기에 비하여 비교적 낮아지게 된다. 그러므로, 칩 저항기의 저항값 및 저항 특성이 안정하게 유지되고, 칩 저항기를 구성하기 위한 재료가 열저항성 재료가 아니어도 되므로, 제조 비용을 감소시킬 수 있다. 또한, 저항기 주몸체의 두께를 감소시키거나 및/또는 슬릿의 개수를 증가시킬 때에, 금속성 재료로 구성된 열소산층이 칩 저항기의 구조적 강도를 보장한다.
본 발명의 기타 특징 및 장점은 첨부 도면을 참조하는 본 발명의 바람직한 실시예에 대한 이하의 상세한 설명에서 더욱 명백하게 될 것이다.
도 1은 종래의 방법에 의해 제조된 종래의 칩 저항기의 사시도이다.
도 2는 종래의 칩 저항기의 개략 평면도이다.
도 3은 본 발명에 따른 칩 저항기를 제조하는 방법의 바람직한 실시예를 예시하는 흐름도이다.
도 4는 칩 저항기의 제조 동안에 형성되는 반제품의 사시도이다.
도 5는 어레이로 배열되는 복수의 저항기 섹션이 형성된 반제품의 사시도이다.
도 6은 도 5의 부분 확대도이다.
도 7은 저항기 주몸체를 형성하기 위해 각각의 저항기 섹션에 복수의 슬릿이 형성된 반제품의 개략 밑면도이다.
도 8은 각각의 저항기 섹션에 분할 슬롯이 형성된 반제품의 개략 평면도이다.
도 9는 2개의 전극이 각각의 저항기 주몸체의 상호 반대쪽 말단부에 형성되는 반제품의 개략 평면도이다.
도 10은 바람직한 실시예의 방법에 의해 구성된 칩 저항기의 사시도이다.
도 11은 칩 저항기의 개략 밑면도이다.
도 12는 그 사이에 둔각을 형성하고 있는 2개의 세그먼트를 갖는 분할 슬롯을 예시하기 위한 칩 저항기의 개략 평면도이다.
도 13은 지그재그 배열의 복수의 세그먼트를 포함하는 분할 슬롯의 수정예를 예시하기 위한 칩 저항기의 개략 평면도이다.
도 14는 복수의 분할 슬롯이 형성된 칩 저항기의 열소산층을 예시하는 칩 저항기의 개략 평면도이다.
도 3을 참조하면, 칩 저항기를 제조하는 방법의 바람직한 실시예가 이하의 단계를 포함하는 것으로 도시되어 있다. 도 4에 도시된 바와 같이, 단계 S01에서는, 이하의 부분 단계에 의해 반제품(43)을 형성하기 위해 전기 도전 재료층(41)과 열소산 재료층(42) 사이에 전기 절연 재료층(5)을 개재시킨다. 부분 단계 S011에서는, 전기 도전 재료층(41)과 열소산 재료층(42) 중의 하나 상에 열전도성 폴리머 재료를 코팅한다. 부분 단계 S012에서는, 전기 도전 재료층(41)과 열소산 재료층(42) 중의 다른 하나를 열전도성 폴리머 재료 상에 적층(stack)한다. 부분 단계 S013에서는, 전기 도전 재료층(41)과 열소산 재료층(42)을 진공 상태 하에서 가열하여, 열전도성 폴리머 재료를 경화하여 전기 절연 재료층(5)으로서 작용하게 함으로써, 반제품(43)을 형성한다.
도 5 및 도 6을 참조하면, 단계 S02에서는, 어레이로 배열된 복수의 저항기 섹션(46)을 이하의 부분 단계에 의해 반제품(43) 상에 형성한다. 부분 단계 S021에서는, 반제품(43)을 관통하여 복수의 제1 슬롯(44)을 형성한다. 제1 슬롯(44)은 길이 방향(L)으로 연장하고, 복수의 가로열(row)로 배열된다. 제1 슬롯(44)의 각각의 가로열은 제1 슬롯(44)의 복수의 인접 쌍을 포함한다. 부분 단계 S022에서는, 반제품(43)을 관통하여 복수의 제2 슬롯(45)을 형성한다. 제2 슬롯(45)은 길이 방향(L)에 직각을 이루는 횡방향(T)으로 연장하며, 복수의 세로열(column)로 배열된다. 제2 슬롯(45)의 각각의 인접 쌍은 제1 슬롯(44)의 대응하는 인접 쌍과 협동하여, 저항기 섹션(46) 중의 하나를 둘러싸고 규정한다. 각각의 저항기 섹션(46)은, 전기 도전 재료층(41)으로부터 절단된 세그먼트인 제1 층(411)과, 열소산 재료층(42)으로부터 절단된 세그먼트인 제2 층(421)과, 전기 절연 재료층(5)으로부터 절단된 세그먼트인 개재 층(51)을 갖는다.
도 7을 참조하면, 단계 S03에서는, 각각의 저항기 섹션(46)에 대해, 저항기 주몸체(21)를 형성하기 위해 마스킹 및 에칭에 의해 저항기 섹션(46)의 제1 층(411) 상에 복수의 슬릿(211)을 형성한다. 슬릿(211)은 길이 방향(L)으로 연장하고, 횡방향(T)으로 서로 떨어져 이격되어 배열된다. 저항기 주몸체(21)는 한 쌍의 말단부(214) 및 한 쌍의 측면(212, 213)을 갖는다. 말단부(214)는 횡방향(T)으로 서로 반대쪽에 있으며, 저항기 섹션(46)을 규정하는 가로열에서의 제1 슬롯(44)의 인접 쌍에 각각 대응한다. 측면(212, 213)은 횡방향(T)으로 평행하게 연장하고, 길이 방향(L)으로 서로 반대쪽에 있다. 인접한 매 2개의 슬릿(211)은 각각 측면(212, 213)으로부터 연장하고, 측면을 통해 침투한다. 이 구성에 의해, 전류가 구불구불한 전류 경로(즉, 지그재그 전류 경로)를 따라 저항기 주몸체(21)를 통해 흐르고, 본 실시예의 방법에 의해 구성된 칩 저항기의 요구된 저항값이 달성될 수 있다. 저항기 주몸체(21)가 본 실시예에서는 3개의 슬릿(211)을 갖는 것으로 형성되지만, 슬릿(211)의 개수는 다른 실시예에서는 요구된 저항값에 따라 변경될 수 있다.
도 8을 참조하면, 단계 S04에서는, 각각의 저항기 섹션(46)에 대해, 열소산층(23)을 형성하기 위해 마스킹 및 에칭에 의해 저항기 섹션(46)의 제2 층(421) 상에 분할 슬롯(231)이 형성된다. 분할 슬롯(231)은 저항기 섹션(46)의 제2 층(421)을 횡방향(T)으로 서로 떨어져 이격되는 2개의 부분으로 분할하며, 둔각을 형성하는 2개의 세그먼트(232)를 갖도록 형성되며, 이 세그먼트의 각각은 측면(212, 213) 중의 하나로부터 다른 하나의 측면(212, 213) 쪽으로 경사지게 연장한다.
도 9를 참조하면, 단계 S05에서는, 각각의 저항기 섹션(46)에 대해, 2개의 전극(24)이 마스킹 및 전기 도금에 의해 저항기 주몸체(21)의 말단부(214)에 전기적으로 각각 접속되도록 형성된다. 최종적으로, 단계 S06에서는, 각각의 저항기 섹션(46)이 반제품(43)으로부터 트리밍되어 도 10 내지 도 12에 예시된 칩 저항기(2)를 획득한다.
도 10 내지 도 12에 도시된 바와 같이, 각각의 칩 저항기(2)는, 제1 층(411)으로 구성된 저항기 주몸체(21)와, 제2 층(421)으로 구성된 열소산층(23)과, 개재 층(51)으로 구성된 절연층(22)과, 전극(24)을 포함한다. 절연층(22)은 열소산층(23)을 저항기 주몸체(21)로부터 전기적으로 절연하고, 열소산층(23)은 칩 저항기(2)의 사용 동안 저항기 주몸체(21)에 의해 발생된 열을 소산시키며, 전극(24)은 회로 기판(도시하지 않음)과 같은 전자 장치에 전기적으로 접속된다.
전기 절연 재료층(5)은 비교적 큰 열전도율을 가지며, 폴리프로필렌과 같은 폴리머 재료로 구성되며, 이로써 이와 같이 구성된 절연층(22)이 저항기 주몸체(21)에 의해 발생된 열을 열소산층(23)에 용이하게 전도하게 된다. 전기 도전 재료층(41)과 열소산 재료층(42)은 구리, 알루미늄, 구리 합금, 알루미늄 합금, 및 구리 알루미늄 합금을 포함하는 군에서 선택된 재료로 구성된다. 열소산층(23)에 분할 슬롯(231)이 형성되므로, 전류가 열소산층(23)을 통해 흐르지 않을 것이다.
사용 시에, 전류는 전극(24) 중의 하나로부터 저항기 주몸체(21)를 통해 전류 경로(도 10을 참조)를 경유하여 다른 하나의 전극(24) 쪽으로 흐른다. 저항기 주몸체(21)에 의해 발생된 열은 절연층(22)을 통해 열소산층(23)으로 효과적으로 전파될 수 있으며, 그리고나서 주변으로 소산된다. 그 결과, 칩 저항기(2)의 온도가 종래의 칩 저항기(1)에 비하여 비교적 낮게 유지되고, 칩 저항기(2)의 저항값 및 저항 특성이 영향을 받지 않게 된다. 또한, 칩 저항기(2)의 열소산 성능이 비교적 우수하므로, 칩 저항기(2)를 제조하기 위해 열저항성 재료를 선택할 필요가 없게 되며, 이에 의해 제조 비용이 감소된다.
칩 저항기(2)의 저항값은 저항기 주몸체(21)의 재료, 저항기 주몸체(21)의 단면적, 및 전류 경로의 길이에 의해 결정된다. 칩 저항기(2)의 저항값을 증가시키기 위해 저항기 주몸체(21)의 두께를 감소시키거나 및/또는 저항기 주몸체(21) 상에 형성된 슬릿(211)의 개수를 증가시킬 때, 칩 저항기(2)의 구조적 강도가 금속성 재료로 구성되는 열소산층(23)에 의해 보장될 수 있다. 또한, 분할 슬롯(231)이 슬릿(211) 중의 하나를 교차하여 연장하므로, 저항기 주몸체(21) 및 열소산층(23)에 응력 집중이 없게 된다. 그 결과, 본 발명의 칩 저항기(2)는 더 넓은 범위의 저항값에 적용될 수 있다.
도 13 및 도 14를 참조하면, 분할 슬롯(231, 231')의 2개의 수정예는 단계 S04에서의 에칭을 위해 마스크를 수정함으로써 구성될 수 있다. 도 13에 도시된 바와 같이, 분할 슬롯(231')은 지그재그 배열의 복수의 세그먼트(232')를 갖도록 형성되며, 인접한 매 2개의 세그먼트(232')가 그 사이에 둔각을 형성한다. 도 14에 도시된 바와 같이, 2개의 분할 슬롯(231)은 단계 S04에서의 저항기 섹션(46)의 제2 층(421) 상에 2개의 분할 슬롯(231)을 에칭함으로써 열소산층(23) 상에 형성된다. 분할 슬롯(231)은 열소산층(23)을 3개의 분리 이격 부분으로 횡방향(T)으로 분할하고, 그 중 2개가 슬릿(211) 중의 2개를 각각 교차하여 연장한다.
이상을 요약하면, 사용 동안 저항기 주몸체(21)의 열소산을 용이하게 하는 열소산층(23)에 의해, 칩 저항기의 온도가 도 1 및 도 2에 예시된 종래의 칩 저항기(1)에 비하여 비교적 낮아지게 된다. 그러므로, 칩 저항기(2)의 저항값 및 저항 특성이 안정하게 유지되고, 칩 저항기(2)를 구성하기 위한 재료가 열저항성 재료가 아니어도 되므로, 제조 비용을 감소시킬 수 있다. 또한, 저항기 주몸체(21)의 두께가 감소되거나 및/또는 슬릿(211)의 개수가 증가될 때에, 금속성 재료로 구성된 열소산층(23)이 칩 저항기(2)의 구조적 강도를 보장한다.

Claims (10)

  1. 칩 저항기를 제조하는 방법에 있어서,
    a) 반제품(semi-product)(43)을 형성하기 위해 전기 도전 재료층(41)과 열소산 재료층(42) 사이에 전기 절연 재료층(5)을 개재하는 단계;
    b) 상기 반제품(43) 상에 어레이로 배열된 복수의 저항기 섹션(46)을,
    상기 반제품(43)을 관통하여 복수의 제1 슬롯(44)을 형성하는 단계로서, 상기 제1 슬롯(44)이 제1 방향(L)으로 연장하고, 복수의 가로열(row)로 배열되며, 각각의 가로열이 상기 제1 슬롯(44)의 복수의 인접 쌍을 포함하는, 형성 단계와,
    상기 반제품(43)을 관통하여 복수의 제2 슬롯(45)을 형성하는 단계로서, 상기 제2 슬롯(45)이 상기 제1 방향(L)에 직각을 이루는 제2 방향(T)으로 연장하고, 복수의 세로열(column)로 배열되며, 상기 제2 슬롯(45)의 각각의 인접 쌍이 상기 제1 슬롯(44)의 대응하는 인접 쌍과 협동하여 상기 저항기 섹션(46) 중의 하나를 둘러싸고 규정하며, 각각의 상기 저항기 섹션(46)이, 상기 전기 도전 재료층(41)의 세그먼트인 제1 층(411)과, 상기 열소산 재료층(42)의 세그먼트인 제2 층(421)과, 상기 전기 절연 재료층(5)의 세그먼트인 개재 층(sandwiched layer)(51)을 갖는, 형성 단계
    에 의해 형성하는 단계;
    c) 각각의 상기 저항기 섹션(46)에 대해, 저항기 주몸체(21)를 형성하기 위해 상기 저항기 섹션(46)의 제2 층(411) 상에 복수의 슬릿(211)을 형성하는 단계로서, 상기 슬릿(211)이 상기 제1 방향(L)으로 연장하고, 상기 제2 방향(T)으로 서로 떨어져 이격되어 배열되며, 상기 저항기 주몸체(21)가 상기 제2 방향(L)으로 서로 반대쪽에 있는 한 쌍의 말단부(214)를 가지며, 상기 말단부가 상기 저항기 섹션(46)을 규정하는 한 쌍의 상기 제1 슬롯(44)에 각각 대응하는, 형성 단계;
    d) 각각의 상기 저항기 섹션(46)에 대해, 상기 저항기 섹션(46)의 제3 층(421) 상에 하나 이상의 분할 슬롯(231)을 형성하는 단계로서, 상기 분할 슬롯(231)이 상기 저항기 섹션(46)의 상기 슬릿(211) 중의 하나 이상을 투사적으로(projectively) 교차하고, 상기 저항기 섹션(46)의 제3 층(421)을 상기 제2 방향(T)으로 서로 떨어져 이격되는 2개 이상의 부분(233, 234)으로 분할하는, 형성 단계;
    e) 각각의 상기 저항기 섹션(46)에 대해, 상기 저항기 주몸체(21)의 상기 말단부(214)에 전기적으로 각각 접속되는 2개의 전극(24)을 형성하는 단계; 및
    f) 칩 저항기를 획득하기 위해 각각의 상기 저항기 섹션(46)을 트리밍(trimming)하는 단계를 포함하는,
    칩 저항기를 제조하는 방법.
  2. 제1항에 있어서,
    상기 d) 단계에서, 상기 분할 슬롯(231)은 사이에 둔각을 형성하는 2개의 세그먼트(232)를 갖도록 형성되는, 칩 저항기를 제조하는 방법.
  3. 제1항에 있어서,
    상기 d) 단계에서, 상기 분할 슬롯(231)은 지그재그 배열의 복수의 세그먼트(232')를 갖도록 형성되며, 인접한 매 2개의 상기 세그먼트(232')가 그 사이에 둔각을 형성하는, 칩 저항기를 제조하는 방법.
  4. 제1항에 있어서,
    상기 c) 단계 및 상기 d) 단계에서, 상기 슬릿(211) 및 상기 분할 슬롯(231)은 각각의 상기 저항기 섹션(46)의 제2 층(411) 및 제3 층(421)을 마스킹 및 에칭함으로써 형성되는, 칩 저항기를 제조하는 방법.
  5. 제1항에 있어서,
    상기 e) 단계에서, 상기 전극(24)이 마스킹 및 전기 도금에 의해 형성되는, 칩 저항기를 제조하는 방법.
  6. 제1항에 있어서,
    상기 a) 단계는,
    상기 전기 도전 재료층(41)과 상기 열소산 재료층(42) 중의 하나 상에 열전도성 폴리머 재료를 코팅하는 부분 단계;
    상기 전기 도전 재료층(41)과 상기 열소산 재료층(42) 중의 다른 하나를 상기 열전도성 폴리머 재료 상에 적층하는 부분 단계; 및
    상기 전기 도전 재료층(41)과 상기 열소산 재료층(42)을 진공 상태 하에서 가열하여, 상기 열전도성 폴리머 재료를 경화하여 상기 전기 절연 재료층(5)으로서 작용하게 함으로써, 상기 반제품을 형성하는 부분 단계를 포함하는,
    칩 저항기를 제조하는 방법.
  7. 제6항에 있어서,
    상기 열전도성 폴리머 재료는 폴리프로필렌인, 칩 저항기를 제조하는 방법.
  8. 제1항에 있어서,
    상기 전기 도전 재료층(41)은 구리, 알루미늄, 구리 합금, 알루미늄 합금, 및 구리 알루미늄 합금을 포함하는 군으로부터 선택되는 재료로 구성되는, 칩 저항기를 제조하는 방법.
  9. 제1항에 있어서,
    상기 열소산 재료층(42)은 구리, 알루미늄, 구리 합금, 알루미늄 합금, 및 구리 알루미늄 합금을 포함하는 군으로부터 선택된 재료로 구성되는, 칩 저항기를 제조하는 방법.
  10. 제1항에 있어서,
    상기 c) 단계에서, 상기 저항기 주몸체(21)는, 상기 제2 방향(T)으로 평행하게 연장하고, 상기 제1 방향(L)으로 서로 반대쪽에 있는 한 쌍의 측면(212)을 더 가지며, 인접한 매 2개의 상기 슬릿(211)이 각각 상기 측면(212, 213)으로부터 연장하고, 상기 측면(212, 213)을 통해 침투하도록 형성되는, 칩 저항기를 제조하는 방법.
KR1020130036182A 2012-06-25 2013-04-03 칩 저항기를 제조하는 방법 KR101528207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101122620 2012-06-25
TW101122620A TW201401305A (zh) 2012-06-25 2012-06-25 微型金屬片電阻的量產方法

Publications (2)

Publication Number Publication Date
KR20140000622A KR20140000622A (ko) 2014-01-03
KR101528207B1 true KR101528207B1 (ko) 2015-06-11

Family

ID=47891530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036182A KR101528207B1 (ko) 2012-06-25 2013-04-03 칩 저항기를 제조하는 방법

Country Status (6)

Country Link
US (1) US20130341301A1 (ko)
EP (1) EP2680279B1 (ko)
JP (1) JP5666540B2 (ko)
KR (1) KR101528207B1 (ko)
CN (1) CN103515042B (ko)
TW (1) TW201401305A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129161A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 チップ抵抗器
TWI553672B (zh) * 2014-10-17 2016-10-11 Preparation method of micro - impedance resistance and its products
CN105590712A (zh) * 2014-11-15 2016-05-18 旺诠股份有限公司 微阻抗电阻的制作方法及微阻抗电阻
CN105789185B (zh) * 2014-12-24 2018-06-05 厚声工业股份有限公司 厚膜晶片电阻器结构
CN106298116B (zh) * 2015-06-10 2018-07-06 旺诠股份有限公司 金属板微电阻的制造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
DE112019004049T5 (de) 2018-08-10 2021-05-27 Rohm Co., Ltd. Widerstand
TWI718971B (zh) * 2020-07-07 2021-02-11 旺詮股份有限公司 大批量產生微型電阻元件的製作方法
TWI718972B (zh) * 2020-07-07 2021-02-11 旺詮股份有限公司 具有精準電阻值之微型電阻元件的製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192901A (ja) * 1993-12-27 1995-07-28 Matsushita Electric Ind Co Ltd チップ抵抗器とその製造方法
JP2000200701A (ja) * 1999-01-07 2000-07-18 Tateyama Kagaku Kogyo Kk チップ型抵抗器およびその製造方法
JP2004319874A (ja) * 2003-04-18 2004-11-11 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2009302494A (ja) * 2008-05-14 2009-12-24 Rohm Co Ltd チップ抵抗器およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800853A (nl) * 1988-04-05 1989-11-01 Philips Nv Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand.
US5753391A (en) * 1995-09-27 1998-05-19 Micrel, Incorporated Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask
JPH10284525A (ja) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH11274357A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子部品の分割方法および分割装置
JP3444240B2 (ja) * 1998-07-08 2003-09-08 松下電器産業株式会社 チップ形ｐｔｃサーミスタの製造方法
TW529772U (en) * 2002-06-06 2003-04-21 Protectronics Technology Corp Surface mountable laminated circuit protection device
JP4537103B2 (ja) * 2004-03-30 2010-09-01 コーア株式会社 抵抗用積層合金及びその製造方法
US7119655B2 (en) * 2004-11-29 2006-10-10 Therm-O-Disc, Incorporated PTC circuit protector having parallel areas of effective resistance
CN1822251A (zh) * 2006-03-03 2006-08-23 华新科技股份有限公司 晶片电阻的制造方法
CN101535040A (zh) * 2006-11-16 2009-09-16 三菱树脂株式会社 阻气膜叠层体
DE102006060387A1 (de) * 2006-12-20 2008-06-26 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere SMD-Widerstand, und zugehöriges Herstellungsverfahren
JP5464829B2 (ja) * 2008-04-28 2014-04-09 ローム株式会社 チップ抵抗器およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192901A (ja) * 1993-12-27 1995-07-28 Matsushita Electric Ind Co Ltd チップ抵抗器とその製造方法
JP2000200701A (ja) * 1999-01-07 2000-07-18 Tateyama Kagaku Kogyo Kk チップ型抵抗器およびその製造方法
JP2004319874A (ja) * 2003-04-18 2004-11-11 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2009302494A (ja) * 2008-05-14 2009-12-24 Rohm Co Ltd チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
JP2014007374A (ja) 2014-01-16
TW201401305A (zh) 2014-01-01
TWI435341B (ko) 2014-04-21
CN103515042B (zh) 2016-12-21
JP5666540B2 (ja) 2015-02-12
EP2680279B1 (en) 2020-01-01
KR20140000622A (ko) 2014-01-03
EP2680279A1 (en) 2014-01-01
CN103515042A (zh) 2014-01-15
US20130341301A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
KR101528207B1 (ko) 칩 저항기를 제조하는 방법
US8111130B2 (en) Chip resistor and method for manufacturing the same
US6172591B1 (en) Multilayer conductive polymer device and method of manufacturing same
US6640420B1 (en) Process for manufacturing a composite polymeric circuit protection device
US8432247B2 (en) Over-current protection device
US9859483B2 (en) Flip-chip light emitting diode and method for manufacturing the same
US9691838B1 (en) Chip resistor
KR200471876Y1 (ko) 칩 저항기
US7609143B2 (en) Multi-layer type over-current and over-temperature protection structure and method for manufacturing the same
US20240029925A1 (en) Resistor
US11346862B2 (en) Current sensing device
JP3993852B2 (ja) 対称構造を持つサーミスタ
US8854175B2 (en) Chip resistor device and method for fabricating the same
US11189402B2 (en) Metal plate resistor and manufacturing method thereof
US9627110B2 (en) Chip resistor
JP2014060463A (ja) チップ抵抗器およびその製造方法
US20180096759A1 (en) Chip resistor and method for manufacturing the same
KR101141401B1 (ko) 병렬 구조의 저항기와 그 제조 방법
JP7113202B2 (ja) チップ抵抗器およびその製造方法
JP2024076387A (ja) 抵抗器
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP2020088073A (ja) 抵抗器
JP2017224713A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 5