JP5635313B2

JP5635313B2 - 液晶表示装置用インバータ

Info

Publication number: JP5635313B2
Application number: JP2010146704A
Authority: JP
Inventors: 閔　雄　圭; 雄圭閔; 張　鉉　龍; 鉉龍張
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2002-09-04
Filing date: 2010-06-28
Publication date: 2014-12-03
Anticipated expiration: 2023-09-04
Also published as: US8723780B2; US20040056825A1; TW201031270A; JP4970704B2; TWI418249B; TWI396469B; CN1499248A; JP2010287575A; US20140247205A1; TW200405765A; CN100504528C; US20080198183A1; US9082369B2; JP2004126567A; US7417616B2

Description

本発明は液晶表示装置用インバータに関し、さらに詳しくはランプの点灯デューティ比によってランプの輝度を制御するインバータに関するものである。

コンピュータのモニターやＴＶなどに用いられる表示装置には自ら発光する発光ダイオード（ＬＥＤ）、エレクトロルミネッセンス（ＥＬ）、真空蛍光表示装置（ＶＦＤ）、電界放射素子（ＦＥＤ）、プラズマ表示装置（ＰＤＰ）などの外に、自ら発光できないため光源を必要とする液晶表示装置（ＬＣＤ）などがある。

一般的な液晶表示装置は、電界生成電極が備えられた２つの表示板とその間に入っている誘電率異方性を有する液晶層を含む。電界生成電極に電圧を印加して液晶層に電場を生成し、電圧を変化させて前記電場の強さを調節する。これにより液晶層を通過する光の透過率を調節して所望の画像を得る。

この際の光は別途設けられた人工光源であってもよく、自然光であってもよい。別途設けられた光源を使用する際、光源の点灯時間と消灯時間の比を調節したり光源に流れる電流を調節することによって画面全体の明るさを調節できるが、これは特に動画像の表示に有効である。後者の方法においては、ランプを低い輝度に維持する際ランプに流れる電流の大きさが小さくなってランプの点灯が非常に不安定となり、ランプが消え易くなる現象を生じる問題がある。しかし、前者の方法は、このような問題を生じないでランプの光量、つまり輝度を容易に制御できるため好まれる。

しかし前者の方法において、点灯/消灯のデューティ比が液晶表示板の駆動周波数であるフレーム周波数の整数倍と正確に一致しなければ、画面の部分的異常（染み紋）が上下方向にゆっくり動く、いわゆる“滝”現象が発生する。例えば、フレーム周波数が６０Ｈｚで、ランプの点灯/消灯の反復周波数が６５Ｈｚであるとき、この両周波数の差である５Ｈｚにより画面上で動く水平線染みが発生する。これはビート現象の一つであって周波数の差が例えば、０．１Ｈｚと非常に小さくても人が識別できる。

特開平１０−７３８０１号公報

本発明の技術的課題はこのような技術的背景下で従来の技術的問題点を解決することである。

このような技術的課題を解決するための本発明の液晶表示装置用インバータは、充電と放電を周期的に繰り返して三角波信号を生成する三角波発生手段と、垂直同期開始信号のパルスが入力されるたびに三角波発生手段の三角波の発生をリセットさせる三角波リセット手段と、三角波発生手段で生成された三角波信号と調光信号を比較して所定の点灯/消灯デューティ比を有するパルス幅変調信号を生成する比較手段とを含む。

本発明の液晶表示装置用インバータ装置においては、垂直同期開始信号が入力されるたびに、三角波リセット手段が三角波の発生時点をリセットしており、垂直開始信号のパルスが発生するたびに比較手段が垂直開始信号に同期して所定のオン／オフのデューティ比を有するパルス幅変調信号を生成している。この結果、パルス幅変調信号を利用して作られるランプ駆動信号の駆動周波数が垂直開始信号のタイミングに同期化できる。これによって、垂直開始信号の周波数とランプの駆動周波数の差によるビート現象が除去できる。

図１は、本発明の一実施例による液晶表示装置を概略的に示す分解斜視図である。図２は、本発明の一実施例による液晶表示装置の一つの画素に関する等価回路図である。図３は、本発明の一実施例による液晶表示装置のブロック図である。図４は、本発明の一実施例によるインバータのブロック図である。図５は、図４に示すインバータ回路図の一例である。図６は、図５に示すインバータに用いられる信号の波形図である。図７は、図４に示すインバータ回路図の他の例である。図８は、本発明の他の実施例による液晶表示装置のブロック図である。図９は、本発明の他の実施例によるインバータのブロック図である。図１０は、図９に示すインバータ回路図の一例である。図１１は、図１０に示すインバータに用いられる信号の波形図である。図１２は、本発明の他の実施例による液晶表示装置のブロック図である。図１３は、図１２に示すインバータ回路図の一例である。図１４は、図１３に示すインバータに用いられる信号の波形図である。図１５は、本発明の他の実施例による液晶表示装置のブロック図である。図１６は、本発明の他の実施例によるインバータのブロック図である。図１７は、図１６に示すインバータ制御部回路図の一例である。図１８は、図１７のインバータ制御部に用いられる信号の波形図である。

以下、添付の図面を参照しながら本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現することができ、ここで説明する実施例に限定されない。

図面において、いろんな層及び領域を明確に示すために厚さを拡大して示している。明細書全体においては類似する部分については同じ図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとすると、これは他の部分の“すぐ上に”ある場合だけでなくその中間に他の部分がある場合も含む。それに対してある部分が他の部分の“すぐ上に”あるとすると中間に他の部分がないことを意味する。

次に本発明の実施例による液晶表示装置用インバータについて図面を参照して詳細に説明する。

まず、本発明の一つの実施例による液晶表示装置について図１及び図２を参照して詳細に説明する。

図１は本発明の一つの実施例による液晶表示装置を概略的に示す分解斜視図であり、図２は本発明の一つの実施例による液晶表示装置の一つの画素に関する等価回路図である。

本発明の一つの実施例による液晶表示装置９００を構造的に見れば、表示部７１０とバックライト部７２０を含む液晶モジュール７００と液晶モジュール７００を収納して固定する前面及び後面ケース８１０，８２０とシャシー７４０及びモールドフレーム７３０を含む。

表示部７１０は液晶表示板組立体７１２と、これに付着したゲートＦＰＣ（可撓性印刷回路）７１８及びデータＦＰＣ７１６、更に、このＦＰＣ７１８及び７１６に各々付着しているゲート印刷回路基板ＰＣＢ７１９及びデータＰＣＢ７１４を含む。

液晶表示板組立体７１２は、図２（又は図１）に示すように構造的に見れば、下部表示板７１２ａ及び上部表示板７１２ｂとその間に入っている液晶層３を含み、図２に示すように等価回路から見て、複数の表示信号線（Ｇ₁-Ｇ_n，Ｄ₁-Ｄ_m）とこれに連結された大略行列状に配列された複数の画素を含む。

表示信号線Ｇ₁-Ｇ_n，Ｄ₁-Ｄ_mは下部表示板７１２ａに備えられており、ゲート信号（“走査信号”ともいう。）を伝達する複数のゲート線Ｇ₁-Ｇ_nとデータ信号を伝達するデータ線Ｄ₁-Ｄ_mを含む。ゲート線は大略横方向にのびていて互いにほぼ平行であり、データ線は大略縦方向にのびていて互いにほぼ平行である。

各画素は表示信号線Ｇ₁-Ｇ_n，Ｄ₁-Ｄ_mに連結されたスイッチング素子Ｑとこれに連結された液晶蓄電器Ｃ_LC及び維持蓄電器Ｃ_STを含む。維持蓄電器Ｃ_STは場合によって省略できる。

スイッチング素子Ｑは下部表示板７１２ａに設けられており、薄膜トランジスタなどの三端子素子としてその制御端子及び入力端子はそれぞれゲート線及びデータ線に連結され、出力端子は液晶蓄電器Ｃ_LC及び維持蓄電器Ｃ_STに連結されている。

液晶蓄電器Ｃ_LCは下部表示板７１２ａの画素電極１９０と上部表示板７１２ｂの共通電極２７０を二つの端子としており、二つの電極１９０，２７０間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子Ｑに連結されてＩＴＯやＩＺＯなど透明導電物質または反射性導電物質から構成される。共通電極２７０は上部表示板７１２ｂの前面に形成され、ＩＴＯまたはＩＺＯなどの透明導電物質からなり、共通電圧Ｖｃｏｍの印加を受ける。図２とは異なり、共通電極２７０が下部表示板７１２ａに設けられる場合もあり、この際は二つの電極１９０，２７０が全て線状または棒状に形成される。

液晶蓄電器Ｃ_LCの補助的役割を果たす維持蓄電器Ｃ_STは下部表示板７１２ａに備えられた別の信号線（図示せず）と画素電極１９０が絶縁体を隔て重なった状態で行われ、前記別の信号線には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、維持蓄電器Ｃ_STは画素電極１９０が絶縁体を媒介として、現在駆動するゲート線のすぐ上に配置された前段ゲート線と重ねて使うことができる。

一方、色表示を実現するためには、各画素が色相を表示できなければならないが、これは画素電極１９０に対応する領域に赤色、緑色、または青色の色フィルター２３０を備え、この３色の画素を近接配置することによって可能である。図２で色フィルター２３０は上部表示板７１２ｂの当該領域に形成されているが、下部表示板７１２ａの画素電極１９０上または下に形成してもよい。

図１でバックライト部７２０は、液晶表示板組立体７１２の下方周縁に装着されている複数のランプ部７２３，７２５と、ランプ部７２３，７２５を囲んで保護するランプカバー７２２ａ，７２２ｂと、液晶表示板組立体７１２とランプ（７２３ａ、７２３ｂ），（７２５ａ、７２５ｂ）間に位置してランプ集合体７２３，７２５からの光を液晶表示板組立体７１２に誘導及び拡散する導光板７２４及び複数の光学シート７２６、そしてランプ集合体７２３，７２５の下方に位置してランプ７２３，７２５からの光を液晶表示板組立体７１２側に反射させる反射板７２８を含む。

導光板７２４は厚さが均一な側縁ランプ（エッジライト）型であり、ランプ集合体７２３，７２５に用いるランプの数は液晶表示装置９００の機能を考慮して決める。

ランプ集合体７２３，７２５にはＣＣＦＬ（冷陰極型）、ＥＥＦＬ（外部電極型）などの蛍光ランプを使用する。なお、発光ダイオードＬＥＤなどもランプとして用いることができる。

液晶表示板組立体７１２の二つの表示板の外側面（７１２ａの下側，７１２ｂの上側）にはバックライト部７２０から出る光を偏光させる偏光子（図示せず）が付着されている。

図３乃至図７を参照して本発明の一つの実施例による液晶表示装置用インバータについて説明する。

図３は本発明の一つの実施例による液晶表示装置のブロック図である。図３に示すように、本発明の一つの実施例による液晶表示装置は、液晶表示板組立体１０及びこれに連結されたゲート駆動部２０とデータ駆動部３０、ゲート駆動部２０及びデータ駆動部３０に連結された電圧生成部６０と、液晶表示板組立体１０に光を照射するランプ部４０と、ランプ部４０に連結されているインバータ５０、そしてこれらを制御する信号制御部７０を含む。

図３のランプ部４０及び液晶表示板組立体１０はそれぞれ図１の符号７２３と７２５（ランプ部）及び７１２として示されており、インバータ５０は別に装着されたインバータＰＣＢ（図示しない）に設けられることもあり、ゲートＰＣＢ７１９やデータＰＣＢ７１４に設けられることもある。

図１と図３によれば、電圧生成部６０はデータＰＣＢ７１４に設けられ画素の透過率に関連している階調電圧群Ｖｇｒａｙと２種のゲート電圧Ｖｇａｔｅを生成する。階調電圧Ｖｇｒａｙは二組に分類されて二組のうち一組は共通電圧Ｖｃｏｍに対してプラスの値を有し、もう一対はマイナスの値を有する。ゲート電圧Ｖｇａｔｅはゲートオン電圧とゲートオフ電圧を含む。

ゲート駆動部２０は集積回路ＩＣチップの形態に各ゲートＦＰＣ７１８上に装着されており、液晶表示板組立体１０（図１では７１２）のゲート線に連結され電圧生成部６０からのゲートオン電圧とゲートオフ電圧の組み合わせからなるゲート信号をゲート線に印加する。

データ駆動部３０はＩＣチップの形態に各データＦＰＣ７１６上に装着されており、液晶表示板組立体１０のデータ線に連結され電圧生成部６０からの階調電圧Ｖｇｒａｙの内から、必要な輝度と反転制御に応じて、選択したデータ電圧をデータ線に印加する。

本発明の他の実施例によれば、ゲート駆動部２０及び/またはデータ駆動部３０はＩＣチップの形態で下部表示板７１２ａ上に取り付けられ、他の実施例によれば下部表示板７１２ａに他の素子等と共に回路素子が個々に形成・集積される。前記二つの場合、ゲートＰＣＢ７１９及び/またはゲートＦＰＣ７１８は省略できる。

ゲート駆動部２０及びデータ駆動部３０などの動作を制御する信号制御部７０はデータＰＣＢ７１４またはゲートＰＣＢ７１９に設けられている。

次は、このような液晶表示装置の表示動作について詳細に説明する。

信号制御部７０は外部のグラフィック制御機（図示せず）から、ＲＧＢ映像信号及びその表示を制御する入力制御信号、例えば、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＣＬＫ、データイネーブル信号ＤＥなどの提供を受ける。信号制御部７０は入力制御信号に基づいて各種の制御信号ＣＯＮＴを生成し、映像信号ＲＧＢＤａｔａを液晶表示板組立体１０の動作条件に合うように適切に処理したのち制御信号ＣＯＮＴをゲート駆動部２０とデータ駆動部３０に送り、処理した映像信号ＲＧＢＤａｔａはデータ駆動部３０に送る。

制御信号ＣＯＮＴは１フレームの開始を知らせる垂直同期開始信号ＳＴＶ、ゲートオン電圧Ｖｏｎの出力時期を制御するゲートクロック信号ＣＰＶ及びゲートオン電圧Ｖｏｎの幅を限定する出力イネーブル信号ＯＥなどを含む。制御信号ＣＯＮＴはさらに、水平周期の開始を知らせる水平同期開始信号ＳＴＨとデータ線に当該データ電圧を印加させるためのロード信号（命令）ＬＯＡＤ、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を“データ電圧の極性”という。）を反転させる反転信号ＲＶＳ及びデータクロック信号ＨＣＬＫなどを含む。

データ駆動部３０は信号制御部７０からの制御信号ＣＯＮＴによって一つの行（通常は水平走査線に相当）の画素に対応する映像データを順次に受信し、電圧生成部６０からの階調電圧Ｖｇｒａｙのうちの各映像データに対応する電圧を選択することによって、映像データを液晶に印加するデータ電圧に変換する。

ゲート駆動部２０は信号制御部７０からの制御信号ＣＯＮＴによって電圧生成部６０からのゲートオン電圧をゲート線に印加して、このゲート線に連結された全ての画素のスイッチング素子Ｑを導通させる。

一つのゲート線にゲートオン電圧が印加され、これに連結された一つの行のスイッチング素子Ｑ全部が導通している間（この期間を“１Ｈ”または“１水平周期”といい、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期と同じである。）、データ駆動部２０は全データ線Ｄ１-Ｄｍに対応して各データ電圧を供給する。データ線Ｄ１-Ｄｍに供給されたデータ電圧は導通したスイッチング素子Ｑを通じて該当画素に印加される。

画素に印加されたデータ電圧と共通電圧Ｖｃｏｍの差は液晶蓄電器Ｃ_LCの充電電圧、つまり、画素電圧として現れる。液晶分子などは画素電圧の大きさによってその配列を異にする。

なお、インバータ５０は外部からの調光信号Ｖｄｉｍと信号制御部７０からの垂直同期開始信号ＳＴＶを利用してランプ部４０を点滅させる。

ランプ部４０から出た光は液晶層３を通過して液晶分子などの配列状態によって光の偏光が変化する。このような偏光の変化は偏光子（偏光板）によって光の透過率変化として現れる。

前記のように、１フレーム期間中に全てのゲート線Ｇ₁-Ｇ_nに対して順次にゲートオン電圧を印加し全ての画素にデータ電圧を印加する。１フレームが終われば次のフレームが始まり各画素に印加されるデータ電圧の極性が直前のフレームの極性と反対になるようデータ駆動部３０に印加される反転信号ＲＶＳの状態が制御される（フレーム反転）。この際、１フレーム内でも反転信号ＲＶＳの特性によって一つのデータ線を通じて流れるデータ電圧の極性を反転させたり（ライン反転）、一つの画素行に印加されるデータ電圧の極性も画素毎に反転させることができる（ドット反転）。

以下、本発明の一実施例によるインバータの構造と動作について図４乃至図６を参照して詳細に説明する。

図４は本発明の一つの実施例によるインバータのブロック図であり、図５は図４に示すインバータの回路図の一例であり、図６は図５に示すインバータに用いられる信号の波形図であり、図７は図４に示すインバータの回路図の他の例である。

図４に示すように、本実施例によるインバータ５０はランプ部４０から逆順に昇圧部５３、電力駆動部５２及びインバータ制御部５１を含む。

図５に示す例において、昇圧部５３は接地線に連結され入力電圧を昇圧する変圧器（図示せず）を含む。

電力駆動部５２は直流電圧Ｖｄｄに連結されている電界効果トランジスタ（例えばＭＯＳＦＥＴ）Ｑ１、トランジスタＱ１と昇圧部５３の間に連結されているコイルＬ、そしてトランジスタＱ１と接地線の間に逆方向に連結されているダイオードＤを含む。トランジスタＱ１は直流電圧Ｖｄｄを遮断する電力スイッチング素子であり、ダイオードＤとコイルＬはそれぞれノイズ除去と電圧安定化のために備えられたものである。

インバータ制御部５１は電力駆動部５２のトランジスタＱ１のゲートに連結されているインバータ制御回路５１１、時定数設定部５１２及び点灯時点制御部５１３とともに、インバータ制御回路５１１と接地線の間に直列に連結された一対の抵抗Ｒ２，Ｒ３から構成される分圧器、分圧器Ｒ２，Ｒ３に並列に連結された蓄電器Ｃ１、そして分圧器Ｒ２，Ｒ３と調光信号Ｖｄｉｍの間に連結された入力抵抗Ｒ１を含む。

インバータ制御回路５１１は電力駆動部５２のトランジスタＱ１のゲートとランプ部４０に連結されている。

時定数設定部５１２は入力抵抗Ｒ１と接地線の間に直列に連結されている抵抗Ｒ４と蓄電器Ｃ２を含んでおり、抵抗Ｒ４と蓄電器Ｃ２の間の接続点Ｐ１がインバータ制御回路５１１と連結されている。

点灯時点制御部５１３はバイポーラトランジスタＱ２、そして垂直同期信号ＶｓｙｎｃとトランジスタＱ２のベースの間に連結された入力抵抗Ｒ５を含む。トランジスタＱ２のコレクターは時定数設定部５１２の接続点Ｐ１に、エミッタは接地線に、ベースは入力抵抗Ｒ５に連結されており、入力抵抗Ｒ５は省略されることもある。

このような構造のインバータ制御部５１の動作について詳細に説明する。

インバータ制御回路５１１は三角波またはのこぎり波形のパルス幅変調された基礎信号ＰＷＭＢＡＳ１を生成し、この際時定数設定部５１２は基礎信号ＰＷＭＢＡＳ１の時定数を決定する。図６にはのこぎり波形の基礎信号ＰＷＭＢＡＳ１が示されている。

インバータ制御回路５１１に連結された抵抗Ｒ２，Ｒ３及び蓄電器Ｃ１は初期値設定のためのものであり、ランプ部４０からインバータ制御回路５１１に向かう矢印はフィードバックされる信号を示し、調光制御のためにランプ部４０で検出された信号であって、例えばランプ部４０に流れる電流値に対応する信号などである。

インバータ制御回路５１１は、外部周辺回路から入力された調光信号Ｖｄｉｍに基づく基準電圧Ｖｒｅｆ１を基準に基礎信号ＰＷＭＢＡＳ１をパルス幅変調して所定周期のランプ駆動信号ＬＤＳを生成する。例えばインバータ制御部５１は、時定数設定部５１２の接続点Ｐ１に現れ図６に示されるような、のこぎり波形のパルス幅変調基礎信号ＰＷＭＢＡＳ１を調光信号Ｖｄｉｍなどの基準信号Ｖｒｅｆ１と比較してパルス幅変調基礎信号ＰＷＭＢＡＳ１が基準信号Ｖｒｅｆ１より小さい区間でハイレベル、他の区間でローレベルとなるパルス幅変調信号、つまり、ランプ駆動信号ＬＤＳを生成する。一方、フレーム周波数に比して十分に高く水平周波数の整数分の１となる周波数、例えばフレーム周波数の２５倍の周波数を持つ矩形波信号発生器の出力とランプ駆動信号の論理積を作り、これを電力駆動信号として電力駆動部５２のトランジスタＱ１のベースに印加する。

電力駆動部５２のトランジスタＱ１は、電力駆動信号によって動作して所定の出力信号Ｖｔｒを生成する。この結果、ランプ駆動信号ＬＤＳが二つの論理値のうち一つの論理値を有する間、例えばハイ区間の間には直流電源Ｖｄｄを持続的に開閉して出力信号Ｖｔｒが二つの値を繰り返して振動するようにし、ランプ駆動信号ＬＤＳが別の値を有する間、例えばロー区間の間にはトランジスタＱ１が開閉動作をしないので出力信号、つまり昇圧部入力電圧Ｖｔｒが一定の値を有するようになる。前述のようにダイオードＤとコイルＬは出力信号Ｖｔｒのノイズを除去して電圧を安定化する。

昇圧部５３は電力駆動部５２からの昇圧部入力電圧Ｖｔｒによって信号Ｖｔｒが二つの値を交互に繰り返す間には正弦波信号を生成し、生成された正弦波信号の電圧を高電圧に昇圧してランプ部４０に印加する。これによりランプ部４０には図６に示すように、信号Ｖｔｒに同期するランプ電流が流れるようになる。しかし、信号Ｖｔｒが一定の値を維持する間には正弦波信号を生成しないのでランプ電流は流れない。

結局ランプ部４０はランプ駆動信号ＬＤＳがハイ値を有する間には点灯され、ロー値を有する間には消灯される。

一方、垂直同期信号Ｖｓｙｎｃのパルスが発生すれば、時定数設定部５１２によりランプ駆動信号ＬＤＳが再び初期化される。

つまり、図５及び図６に示すように、垂直同期信号Ｖｓｙｎｃのパルスが発生すれば、点灯時点生成部５１３のトランジスタＱ２が導通し、これにより時定数設定部５１２の蓄電器Ｃ２に充電された電圧が放電されて接続点Ｐ１の信号が接地レベルに落ちる。するとインバータ制御回路５１１はパルス幅変調基礎信号ＰＷＭＢＡＳ１を最初から再び開始する。結果的に、垂直同期信号Ｖｓｙｎｃのパルスが発生するたびにパルス幅変調基礎信号ＰＷＭＢＡＳ１がリセットされてランプ駆動信号ＬＤＳのハイ区間が再度開始される。これは垂直同期信号Ｖｓｙｎｃのパルス発生時点でランプ部４０の点灯が始まることを意味する。

図７は図４に示されるインバータの別の回路図の例である。

図７に示す例は点灯時点制御部５１４の内部回路が図５に示す点灯時点生成部５１３と異なる点を除けば前例と実質的に同じである。

図７に示す点灯時点制御部５１４は、垂直同期信号Ｖｓｙｎｃの波形を定形化するマルチバイブレーター５１５と、カソードがマルチバイブレーター５１５に接続されアノードが時定数設定部５１２の接続点Ｐ１に接続されたダイオードＤ５１４とから構成される。マルチバイブレーター５１５は垂直同期信号Ｖｓｙｎｃのパルス幅を定形化させ、ダイオードＤ５１４は定形化された垂直同期信号Ｖｓｙｎｃのパルスが発生するたびに導通して接続点Ｐ１の信号を接地レベルに落とすように接続する。ダイオードの具体的接続は垂直同期信号Ｖｓｙｎｃの極性によって変化するので、敢えて省略する。図７に示すインバータは、マルチバイブレーター５１５によって垂直同期信号Ｖｓｙｎｃのパルス幅を減少させることに特徴があり、接続点Ｐ１の信号を接地線に落とす期間を一定の時間に短縮する必要があるときに効果的である。

次に、図８乃至図１１を参照して本発明の他の実施例による液晶表示装置用インバータについて説明する。

図８は本発明の他の実施例による液晶表示装置のブロック図である。

図８に示すように本実施例による液晶表示装置は液晶表示板組立体１０、ゲート駆動部２０及びデータ駆動部３０、電圧生成部６０、ランプ部４０、インバータ８０、そして信号制御部７０を含む。そのブロック構造は、インバータ８０に入力される信号が垂直同期信号Ｖｓｙｎｃと調光信号Ｖｄｉｍではなく水平同期信号Ｈｓｙｎｃである点を除けば図３に示す液晶表示装置のブロック構造とほぼ同じである。

図９は本発明の他の実施例によるインバータのブロック図であり、図１０は図９に示すインバータの回路図の一例であり、図１１は図１０に示すインバータに用いられる信号の波形図である。

図９に示したインバータ８０は、ランプ部４０から逆順に昇圧部８３、電力駆動部８２及びインバータ制御部８１を含む。そのブロック構造は、インバータ制御部８１に垂直同期信号Ｖｓｙｎｃと調光信号Ｖｄｉｍが入力される代わりに水平同期信号Ｈｓｙｎｃが入力されるという点を除けば図４に示すインバータ５０のブロック構造とほぼ同じである。

図１０に示すようにインバータ制御部８１は、インバータ制御回路８１１、時定数設定部８１２及び点灯時点制御部８１４とともに、インバータ制御回路８１１と接地線の間に直列に連結された一対の抵抗Ｒ２，Ｒ３及び抵抗Ｒ２，Ｒ３に並列に連結された蓄電器Ｃ１を含む。時定数設定部８１２など一部を除けば図７に示したインバータ制御部５１の構造とほぼ同じである。

図１０に示すように、調光信号が印加されないので入力抵抗が省略されており、時定数設定部８１２の抵抗Ｒ６は入力抵抗の代わりにインバータ制御回路８１１に連結されている。時定数設定部８１２の蓄電器はＣ３で、点灯時点制御部８１４のマルチバイブレーターとダイオードはそれぞれ図面符号８１５とＤ８１４で示している。

このような構造のインバータ制御部８１の動作について詳細に説明する。

インバータ制御回路８１１は三角波またはのこぎり波形のパルス幅変調基礎信号ＰＷＭＢＡＳ２を生成し、この際時定数設定部８１２は基礎信号ＰＷＭＢＡＳ２の時定数を決定する。図１１にのこぎり波形の基礎信号ＰＷＭＢＡＳ２が示されている。

インバータ制御回路８１１は設計者が予め選択した所定の基準電圧Ｖｒｅｆ２を基準に基礎信号ＰＷＭＢＡＳ２をパルス幅変調して所定周期の発振信号を生成する。電力駆動部５２のトランジスタＱ１は発振信号によって開閉動作を行い所定の出力信号Ｖｔｒを生成する。

図１１の信号を参照して一層詳細に説明すれば、水平同期信号Ｈｓｙｎｃは点灯時点制御部８１４のマルチバイブレーター８１５によってアクティブロー区間のパルス幅が縮少される。つまり、波形定形化過程を経る。定形化された水平同期信号Ｈｓｙｎｃのパルス、つまりアクティブロー区間が入力されればダイオードＤ８１４が導通する。ダイオードＤ８１４が導通すれば時定数設定部８１２の蓄電器Ｃ２に充電された電圧が放電されて接続点Ｐ２の信号が接地レベルに落ちる。これによって、時定数設定部８１２の時定数がリセットされパルス幅変調基礎信号ＰＷＭＢＡＳ２が再び開始する。

図１１に示した接続点Ｐ２の信号は、水平同期信号Ｈｓｙｎｃのパルスが発生するたびに基礎信号であるのこぎり波の発生が開始されることを示している。

このように、水平同期信号Ｈｓｙｎｃのパルスが発生するたびにパルス幅変調基礎信号ＰＷＭＢＡＳ２が開始し、基礎信号ＰＷＭＢＡＳ２をパルス幅変調して生成された発振信号によってランプ部４０に実際印加される正弦波信号が生成されるので、ランプ部４０に流れるランプ電流が水平同期信号Ｈｓｙｎｃの周波数と正確に同期できる。

なお、インバータ制御回路８１１はハイ値とロー値を有するランプ駆動信号ＬＤＳを生成し、ハイ区間の間には直流電源Ｖｄｄを持続的に開閉して信号Ｖｔｒ及びランプ電流がそれぞれ矩形波及び正弦波の形状を有するようにし、ロー区間の間には電源Ｖｄｄを遮断して出力信号Ｖｔｒが一定の値を有してランプ電流が流れないようにする。

図１２乃至図１４を参照して本発明の他の実施例による液晶表示装置用インバータについて説明する。

図１２は本発明の他の実施例による液晶表示装置のブロック図である。

図１２に示すように本実施例による液晶表示装置は、液晶表示板組立体１０、ゲート駆動部２０及びデータ駆動部３０、電圧生成部６０、ランプ部４０、インバータ９０、そして信号制御部７０を含む。そのブロック構造は垂直同期信号Ｖｓｙｎｃ、調光信号Ｖｄｉｍ及び水平同期信号Ｈｓｙｎｃが全てインバータ９０に入力される点を除けば図３及び図８に示す液晶表示装置のブロック構造とほぼ同じである。

図１３は本発明の他の実施例によるインバータの回路図の一例であり、図１４は図１３に示すインバータに用いられる信号の波形図である。

図１３に示すインバータは、ランプ部４０から逆順に昇圧部９３、電力駆動部９２及びインバータ制御部９１を含む。

図１３に示した昇圧部９３及び電力駆動部９２は図５、図７及び図９に示した昇圧部５３，８３及び電力駆動部５２，８２とほぼ同じ構造である。

図１３に示すようにインバータ制御部８１は、インバータ制御回路９１１、第１及び第２時定数設定部９１２，９１７、そして第１及び第２点灯時点制御部９１６，９１４とともに、インバータ制御回路９１１と接地線の間に直列に連結された一対の抵抗Ｒ２，Ｒ３から構成される分圧器、分圧器Ｒ２，Ｒ３に並列に連結された蓄電器Ｃ１、そして分圧器Ｒ２，Ｒ３と調光信号Ｖｄｉｍの間に連結された入力抵抗Ｒ１を含む。

第１時定数設定部９１２及び第１点灯時点制御部９１６はそれぞれ図５に示した時定数設定部５１２及び点灯時点制御部５１３と実質的に同じ構造であり、第２時定数設定部９１７及び第２点灯時点制御部９１４はそれぞれ図１０に示す時定数設定部８１２及び点灯時点制御部８１４と実質的に同じ構造である。点灯時点制御部９１４のマルチバイブレーターとダイオードはそれぞれ図面符号９１５とＤ９１４で示している。

このように本実施例によるインバータ制御部９１は、図５に示したインバータ制御部５１と図１０に示したインバータ制御部８１を結合した構造を有しているのでその動作も、二つのインバータ制御部５１，５２の動作を結合したものと同じである。これについて詳細に説明する。

インバータ制御回路９１１は三角波またはのこぎり波からなる第１及び第２パルス幅変調基礎信号ＰＷＭＢＡＳ１，ＰＷＭＢＡＳ２を生成する。この際、第１及び第２時定数設定部９１２，９１７はそれぞれ第１及び第２パルス幅基礎信号ＰＷＭＢＡＳ１，ＰＷＭＢＡＳ２の時定数を決定する。

インバータ制御回路９１１は外部周辺回路からの調光信号Ｖｄｉｍに基づいた基準電圧Ｖｒｅｆ１を基準に第１パルス幅変調基礎信号ＰＷＭＢＡＳ１をパルス幅変調して所定周期のランプ駆動信号ＬＤＳを生成する。それだけでなくインバータ制御回路９１１は、設計者が予め選択した所定の基準電圧Ｖｒｅｆ２を基準に基礎信号ＰＷＭＢＡＳ２をパルス幅変調して所定周期の発振信号を生成する。この際発振信号は図１４に示したようなランプ駆動信号ＬＤＳのハイ区間の間矩形波の形態を有し、ロー区間の間には一定の値を有する。電力駆動部５２のトランジスタＱ１はこのような発振信号によって開閉動作を行って所定の出力信号Ｖｔｒを生成する。

なお、図１３及び図１４に示すように、垂直同期信号Ｖｓｙｎｃのパルスが発生すれば第１点灯時点生成部９１６のトランジスタＱ２が導通し、第１時定数設定部９１２により第１パルス幅変調基礎信号ＰＷＭＢＡＳ２ランプ駆動信号ＬＤＳが再び初期化され、これにより発振信号及び出力信号Ｖｔｒも初期化される。そして水平同期信号Ｈｓｙｎｃは、第２点灯時点制御部９１４のマルチバイブレーター９１５によって波形が定形化され、定形化された水平同期信号Ｈｓｙｎｃのパルスが発生すればダイオードＤ９１４が導通し、第２時定数設定部９１７の時定数がリセットされて第２パルス幅変調基礎信号ＰＷＭＢＡＳ２が再び開始し、これにより発振信号及び出力信号Ｖｔｒも再び開始する。

つまり、本実施例によるインバータ９０においては、垂直同期信号Ｖｓｙｎｃのパルスが発生するたびにランプ駆動信号ＬＤＳのハイ区間が開始し、水平同期信号Ｈｓｙｎｃのパルスが発生するたびに発振信号が同期化できる。垂直同期信号Ｖｓｙｎｃの周波数が水平同期信号Ｈｓｙｎｃの周波数より非常に小さいため、数百乃至数千個の水平同期信号Ｈｓｙｎｃのパルスが発生するたびに一つの垂直同期信号Ｖｓｙｎｃのパルスが発生して、二つの同期パルス間の干渉や衝突現象は発生しない。結果的に、本実施例によるインバータにおいては、垂直同期信号Ｖｓｙｎｃのパルス発生時点は正弦波信号の発生時点と一致しており、水平同期信号Ｈｓｙｎｃの周波数は正弦波信号の発振タイミングと同期化される。

次に、図１５乃至図１８を参照して本発明の他の実施例による液晶表示装置用インバータについて説明する。

図１５は本発明の他の実施例による液晶表示装置のブロック図である。

図１５に示すように本実施例による液晶表示装置は、液晶表示板組立体１０、ゲート駆動部２０及びデータ駆動部３０、電圧生成部６０、ランプ部４０、インバータ１００、そして信号制御部７０を含む。そのブロック構造はインバータ１００に入力される信号が垂直同期信号Ｖｓｙｎｃと調光信号Ｖｄｉｍではなく、垂直同期開始信号ＳＴＶと調光信号Ｖｄｉｍである点を除けば図３に示した液晶表示装置のブロック構造とほぼ同じである。

図１６は本発明の他の実施例によるインバータのブロック図であり、図１７は図１６に示したインバータの回路図の一例であり、図１８は図１７に示したインバータに用いられる信号の波形図である。

図１６に示したインバータ１００は、ランプ部４０から順番に連結されている昇圧部１０３、電力駆動部１０２及びインバータ制御部１０１を含み、そのブロック構造はインバータ制御部１０１に垂直同期信号Ｖｓｙｎｃと調光信号Ｖｄｉｍが入力される代わりに垂直同期開始信号ＳＴＶと調光信号Ｖｄｉｍが入力されるという点を除けば図４に示したインバータ５０のブロック構造とほぼ同じである。

図１７に示すように、インバータ制御部１０１は比較器として働く二つの演算増幅器ＯＰ１，ＯＰ２、スイッチング素子として働く二つのバイポーラトランジスタＱ１１，Ｑ１２、複数の蓄電器Ｃ１１-Ｃ１３、そして複数の抵抗Ｒ１１-Ｒ２０を含む。

トランジスタＱ１、演算増幅器ＯＰ１及び蓄電器Ｃ１１は三角波信号を生成するためのものであり、トランジスタＱ１２は垂直同期開始信号ＳＴＶによって三角波信号の発生をリセットｒｅｓｅｔするためのものであり、演算増幅器ＯＰ２は三角波信号と調光信号Ｖｄｉｍを比較してＰＷＭ信号を生成するためのものである。

電源電圧ＶＣＣはプラス（＋）の電圧で、電源電圧ＶＥＥはマイナス（-）の電圧である。

トランジスタＱ１２のベースには垂直同期開始信号ＳＴＶが入力され、エミッタは接地線に連結され、コレクターは抵抗Ｒ１３，Ｒ１２を経てトランジスタＱ１１のベースに連結されている。トランジスタＱ１１のエミッタには電源電圧ＶＣＣが連結されており、コレクターは蓄電器Ｃ１１と連結されている。

蓄電器Ｃ１１の一つの端子には抵抗Ｒ１７を経由して電源電圧ＶＥＥが連結されており、他の端子は接地されている。

演算増幅器ＯＰ２の非反転端子（+）は蓄電器Ｃ１１の出力電圧Ｖｃａｐと連結されており、反転端子（-）には調光信号Ｖｄｉｍが入力される。

演算増幅器ＯＰ１の非反転端子（+）は、抵抗Ｒ１８と蓄電器Ｃ１３から構成されるＲＣフィルターを通じてトランジスタＱ１１のコレクターと連結されており、反転端子（-）は電源電圧ＶＣＣと接地線の間に連結された抵抗Ｒ１９，Ｒ２０とノイズ成分を除去するための蓄電器Ｃ１２から構成される分圧器に連結されている。

演算増幅器ＯＰ１の出力は抵抗Ｒ１４，Ｒ１２を経てトランジスタＱ１１のベースに入力される。ここで、トランジスタＱ１１はｐｎｐ型であり、トランジスタＱ１２はｎｐｎ型であるが、本発明の技術的範囲はこれに限定されず、当業者によって容易に設計を変更することが可能である部分を含む。

次は、このようなインバータ制御部１０１の動作に対して詳細に説明する。

初期条件によってトランジスタＱ１１が導通すれば、電源電圧ＶＣＣが蓄電器Ｃ１１に印加され、蓄電器Ｃ１１では充電が行われ、これにより出力電圧Ｖｃａｐは急速に増加する。演算増幅器ＯＰ１は電圧Ｖｃａｐと初期設定されたバイアス電圧、つまり分圧器の抵抗値によって決定された電圧に比して、電圧Ｖｃａｐが一定の値以上に増加すればハイレベルを出力する。これによりトランジスタＱ１１は遮断され、蓄電器Ｃ１１は充電された電荷をマイナス（-）の電圧である電源電圧ＶＥＥ側に放電させる。蓄電器Ｃ１１の出力電圧Ｖｃａｐが一定の値以下に落ちれば、演算増幅器ＯＰ１はローレベルを出力し、これによりトランジスタＱ１１が再び導通する。このような方式で蓄電器Ｃ１１は周期的に充電と放電を繰り返す。蓄電器Ｃ１１の出力接続点電圧Ｖｃａｐは図１８に示されており、三角波を示している。また、蓄電器Ｃ１１の充電経路と放電経路が違うため、三角波の上昇角度と下降角度が互いに異なる。

そして図１８に示すように、垂直同期開始信号ＳＴＶは１フレームごとに一つのパルスを発生させる。垂直同期開始信号ＳＴＶのパルスがトランジスタＱ１２に入力されれば、トランジスタＱ１２が導通し、トランジスタＱ１１のベースには接地電圧が印加される。従って、トランジスタＱ１１は導通し、電源電圧ＶＣＣが蓄電器Ｃ１１に印加される。つまり、垂直同期開始信号ＳＴＶのパルスが入力されるたびに蓄電器Ｃ１１は充電を始め、これによって出力接続点の電圧Ｖｃａｐは三角波の発生を開始する。

演算増幅器ＯＰ２は三角波を発生する蓄電器Ｃ１１の出力接続点の電圧Ｖｃａｐと調光信号Ｖｄｉｍを比較して、図１８に示すように、電圧Ｖｃａｐが調光信号Ｖｄｉｍより大きい区間ではハイレベルを出力し、その逆のときはローレベルを出力する。従って演算増幅器ＯＰ２においては、調光信号Ｖｄｉｍによって所定の点灯/消灯デューティ比を有するＰＷＭ信号が得られ、ＰＷＭ信号は垂直同期開始信号ＳＴＶにより同期化されている。

従って、本発明の実施例によるインバータにおいては、垂直同期開始信号によってＰＷＭ信号が同期化され、ＰＷＭ信号によってランプ駆動信号が作られるのでランプ駆動周波数は垂直同期開始信号の位相と正確に同期化できる。

前述のように、本発明の液晶表示装置用インバータにおいては、垂直同期開始信号を利用して三角波の発生時点をリセットすることによって、垂直同期開始信号のパルスが発生するたびにＰＷＭ信号がそれに同期化されて点灯/消灯区間を生成し、結果的にランプ駆動信号の駆動周波数が垂直同期開始信号のタイミングに同期化できる。これによって、垂直同期開始信号の周波数とランプの駆動周波数の差によるビート現象が除去できる。

また、本発明の液晶表示装置用インバータにおいては、垂直同期信号を利用してランプ駆動信号の点灯/消灯デューティ比を決定する時定数をリセットすることによって、垂直同期信号のパルスが発生するたびにランプ駆動信号のハイ区間が始まるように制御し垂直同期信号により画面が変わるたび（または、１画面が終るたび）にランプが点灯されるように制御することができる。また、水平同期信号のパルスが発生するたびに発振タイミングを決定する基礎信号の時定数をリセットすることによって水平同期信号の周波数にランプに印加する正弦波信号の発振タイミングが正確に同期化され水平同期信号の周波数とランプの駆動電流の発振周波数の間の差によるビート現象が除去できる。従って、ランプの点灯/消灯デューティ比がフレーム周波数と不一致になったり、ランプで発生したノイズが表示輝度に重なって発生する水平線染みを効果的に減少させることができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されることなく、請求の範囲に定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。

１０:液晶パネル
２０:ゲート駆動部
３０:データ駆動部
４０:ランプ
５０:インバータ
５１:インバータ制御部
５２:電力駆動部
５３:昇圧部
６０:電圧発生部
７０:信号制御部

Claims

（ａ）所定の時定数で電圧が変化するパルス幅変調用基準信号を生成し、前記生成されたパルス幅変調用基準信号を垂直同期信号によって同期化させて、調光信号からなる所定の基準電圧と前記パルス幅変調用基準信号とを比較して所定のＯＮ区間とＯＦＦ区間を有するランプ駆動信号を生成するインバータ制御回路と、
（ｂ）前記調光信号が一端に入力される抵抗Ｒ１の他端と直列連結された抵抗Ｒ４及び蓄電器を含み、前記抵抗Ｒ４と前記蓄電器の間に位置した接続点が前記インバータ制御回路に接続されていることにより、前記パルス幅変調用基準信号の時定数を決定し、前記調光信号が前記抵抗Ｒ１及び前記抵抗Ｒ４を介して前記接続点に入力される時定数設定部と、
（ｃ）前記時定数設定部の接続点に接続されており、前記垂直同期信号を受信し、前記垂直同期信号のアクティブロー区間のパルス幅を縮少して定形化を行い、前記定形化された垂直同期信号のアクティブロー区間のパルスが発生するたびに、前記パルス幅変調用基準信号の電圧をリセットさせる信号を前記時定数設定部の前記接続点に出力する点灯時点制御部と、
（ｄ）前記インバータ制御回路のランプ駆動信号がゲート端子に入力されることによって開閉し、入力端子に入力された直流電圧を前記開閉に応じて出力信号ＶＴｒとして出力端子に選択的に出力するパワースイッチング素子と、
（ｅ）前記インバータ制御回路の信号によってパワースイッチング素子が直流電圧を選択的に出力した出力信号ＶＴｒに応じてランプを駆動する昇圧部と、
を含み、
（ｆ）前記インバータ制御回路は、前記パルス幅変調用基準信号が前記調光信号からなる所定の基準電圧よりも小さい区間でハイレベル、他の区間でローレベルとなるような、前記パルス幅変調用基準信号に基づいたランプ駆動信号を生成し、前記パワースイッチング素子は、矩形波信号発生器の出力と当該ランプ駆動信号の論理積に基づく、電力駆動信号によって開閉することにより直流電圧を通過させた出力信号ＶＴｒを前記昇圧部に出力し、
（ｇ）前記ランプ駆動信号のロー区間の間には、前記パワースイッチング素子が閉じることにより、前記直流電圧が遮断される、液晶表示装置用インバータ。
前記垂直同期信号は、液晶表示装置の信号制御部から提供される請求項１に記載の液晶表示装置用インバータ。
前記点灯時点制御部は、
（ｃ１）前記垂直同期信号を受信してパルス幅を調整する前記定形化を行うマルチバイブレーターと、
（ｃ２）カソード端子が前記マルチバイブレーターの出力端に連結され、アノード端子が前記時定数設定部の前記抵抗と前記蓄電器の間の接続点に連結されるダイオードと、から構成されており、
（ｃ３）前記垂直同期信号のパルスが発生するたびに前記ダイオードが導通し、前記時定数設定部の前記接続点の電位を接地するように動作する請求項２に記載の液晶表示装置用インバータ。