JP2001215889A - 表示装置のバックライト制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ハードウェアの回路構成が簡単になり製造コ
ストを低減できる表示装置のバックライト制御装置を提
供する。 【解決手段】 インバータ部２に、基準パルスの周期と
同一の周期で、かつ一定の傾斜角の三角波を生成する充
電波形生成回路６と、この充電波形生成回路６からの三
角波とコントロール部１からの調光電圧とを比較するこ
とにより駆動パルスを生成する比較回路７とを設け、コ
ントロール部１に、基準パルスの周期に応じて調光電圧
を補正するための補正データを記憶するメモリ４を設
け、表示装置の表示モードが切り替えられたときに、コ
ントロール部１のＭＰＵ３が、メモリ４から補正データ
を読み出して調光電圧を補正することにより、表示モー
ドの変更に係わらず表示画面の輝度を一定に維持する構
成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、相互に異なる複数
種類の周波数の垂直同期信号を採用した複数種類の表示
モードに対応した表示装置において、表示モードに応じ
てバックライトの点灯を制御するバックライト制御装置
に関する。

【０００２】

【従来の技術】たとえばパーソナルコンピュータのモニ
タなどに用いられる液晶表示装置の場合、ＶＧＡ、ＳＶ
ＧＡ、ＸＧＡなどの表示モードが存在し、各表示モード
に応じてバックライトの点灯周期を可変させる必要があ
る。すなわち、各表示モード毎に、表示のための垂直同
期信号の周期が異なるので、それに応じてバックライト
の点灯周期を可変させることにより、視覚上ちらつきの
原因となるビートノイズを防止する必要がある。

【０００３】さらには、表示モードの変更によって表示
画面の輝度が変化しないように、表示モードの変更によ
ってバックライトの点灯周期が変化しても、そのデュー
ティー比を一定に維持する必要がある。

【０００４】このような要求を満たす従来の表示装置の
バックライト制御装置について、図４〜図６を用いて説
明する。

【０００５】図４は、従来の表示装置のバックライト制
御装置の要部の回路ブロック図であって、このバックラ
イト制御装置は、コントロール部３１とインバータ部３
２とを備えている。コントロール部３１は、ＭＰＵ３３
を備えている。インバータ部３２は、レベル変換回路３
４、ｆｖ変換回路３５、充電波形生成回路３６、比較回
路３７、基準電圧供給端子３８、および駆動パルス出力
端子３９を備えている。

【０００６】コントロール部３１のＭＰＵ３３は、表示
装置からの垂直同期信号の周期に応じた周期の基準パル
スと、使用者による輝度調整操作などに応じたレベルの
調光電圧とを生成して、それらをインバータ部３２に供
給する。ＭＰＵ３３から基準パルスを供給されたレベル
変換回路３４は、所定レベルの電圧に基準パルスを重畳
させて、それを充電波形生成回路３６に供給する。ま
た、ＭＰＵ３３から基準パルスを供給されたｆｖ変換回
路３５は、基準パルスの周波数に応じたレベルの電圧を
生成し、それを基準電圧供給端子３８からの基準電圧に
重畳させて、充電波形生成回路３６に供給する。これに
より充電波形生成回路３６は、レベル変換回路３４から
のパルスとｆｖ変換回路３５からの電圧とに基づいて、
周期が基準パルスの周期と同一で、かつ傾きがｆｖ変換
回路３５からの電圧に応じた三角波を生成し、それを比
較回路３７に供給する。比較回路３７は、ＭＰＵ３３か
ら供給されている調光電圧と充電波形生成回路３６から
の三角波とを比較して、三角波のレベルが調光電圧のレ
ベル以上のときにハイレベルになる駆動パルスを生成し
て、駆動パルス出力端子３９に供給する。この駆動パル
スは、図外のバックライトの点灯制御に用いられ、駆動
パルスがハイレベルの期間にバックライトに駆動エネル
ギが供給される。

【０００７】図５は、基準パルスの周波数が１５０Ｈｚ
の場合における従来のバックライト制御装置の各部信号
波形図、図６は、基準パルスの周波数が１８０Ｈｚの場
合における従来のバックライト制御装置の各部信号波形
図であって、このように、ｆｖ変換回路３５により基準
パルスの周波数に応じたレベルの電圧を得、これによっ
て充電波形生成回路３６からの三角波の傾きを可変させ
ることにより、基準パルスの周期と同一の周期で、か
つ、基準パルスの周期が変化してもデューティー比が変
化しない駆動パルスを得ていた。

【０００８】

【発明が解決しようとする課題】しかし、上記従来のバ
ックライト制御装置では、ｆｖ変換回路３５を用いてい
るため、ハードウェアの回路構成が複雑になり、製造コ
ストが上昇するという課題があった。

【０００９】なお、基準パルスの周波数に応じたレベル
の電圧をｆｖ変換回路により生成し、それを調光電圧に
重畳させることにより、基準パルスの周期と同一の周期
で、かつ、基準パルスの周期が変化してもデューティー
比が変化しない駆動パルスを得る構成のバックライト制
御装置も既に提案されているが、この従来のバックライ
ト制御装置においてもｆｖ変換回路が必要であり、図４
に示す従来のバックライト制御装置と同様の課題を抱え
ていた。

【００１０】

【発明の開示】本発明は、上記した事情のもとで考え出
されたものであって、ハードウェアの回路構成が簡単に
なり製造コストを低減できる表示装置のバックライト制
御装置を提供することを、その課題としている。

【００１１】上記の課題を解決するため、本発明では、
次の技術的手段を講じている。

【００１２】本発明の第１の側面によれば、ＣＰＵを備
え、表示装置の表示モードによって可変される垂直同期
信号の周期に応じた周期の基準パルスと、表示画面の輝
度を調整するための調光電圧とを生成するコントロール
部と、コントロール部からの基準パルスと調光電圧とに
基づいて、基準パルスの周期と同一の周期で、かつ調光
電圧に応じたデューティー比の駆動パルスを生成し、こ
の駆動パルスによりバックライトを駆動制御するインバ
ータ部とを有する表示装置のバックライト制御装置であ
って、インバータ部に、基準パルスの周期と同一の周期
で、かつ一定の傾斜角の三角波を生成する三角波生成回
路と、この三角波生成回路からの三角波とコントロール
部からの調光電圧とを比較することにより駆動パルスを
生成する比較回路とを設け、コントロール部に、基準パ
ルスの周期に応じて調光電圧を補正するための補正デー
タを記憶する記憶手段を設け、表示装置の表示モードが
切り替えられたときに、コントロール部のＣＰＵが、記
憶手段から補正データを読み出して調光電圧を補正する
ことにより、表示モードの変更に係わらず表示画面の輝
度を一定に維持する構成としたことを特徴とする、表示
装置のバックライト制御装置が提供される。

【００１３】本発明によれば、コントロール部に、基準
パルスの周期に応じて調光電圧を補正するための補正デ
ータを記憶する記憶手段を設け、表示装置の表示モード
が切り替えられたときに、コントロール部のＣＰＵが、
記憶手段から補正データを読み出して調光電圧を補正す
ることにより、表示モードの変更に係わらず表示画面の
輝度を一定に維持する構成としたので、ｆｖ変換回路が
不要であることから、ハードウェアの回路構成が簡単に
なり製造コストを低減できる。

【００１４】すなわち、基準パルスの周波数に応じて三
角波の傾きを可変させるのではなく、三角波の傾きは常
に一定にしておいて、基準パルスの周期に応じてＣＰＵ
により補正データを用いて調光電圧のレベルを補正する
ので、ｆｖ変換回路が不要になり、ハードウェアの回路
構成が簡単になることから製造コストを低減できる。

【００１５】しかも、ｆｖ変換回路を構成する各種回路
素子の特性のバラツキに起因するビートノイズなどの発
生の可能性をなくすことができ、品質の向上を図ること
ができる。

【００１６】本発明のその他の特徴および利点は、添付
図面を参照して以下に行う詳細な説明によって、より明
らかとなろう。

【００１７】

【発明の実施の形態】以下、本発明の好ましい実施の形
態を、添付図面を参照して具体的に説明する。

【００１８】図１は、本発明の表示装置のバックライト
制御装置の要部の回路ブロック図であって、このバック
ライト制御装置は、コントロール部１と、インバータ部
２とを備えている。これらコントロール部１とインバー
タ部２とは、互いに異なる配線基板に実装されている。
コントロール部１は、バックライト制御装置専用に設け
てもよいし、表示装置の全体を制御するコントロール部
と兼用してもよい。

【００１９】コントロール部１は、ＭＰＵ３と、メモリ
４とを備えている。

【００２０】インバータ部２は、レベル変換回路５、充
電波形生成回路６、比較回路７、および駆動パルス出力
端子８を備えている。

【００２１】コントロール部１は、インバータ部２を制
御する。

【００２２】インバータ部２は、図外のバックライトを
点灯制御するための駆動パルスを生成する。

【００２３】ＭＰＵ(microprocessor unit) ３は、バッ
クライト制御装置のＣＰＵ（central processing unit
）として機能し、表示装置からの垂直同期信号の周期
に応じた周期の基準パルスを生成してそれをレベル変換
回路５に供給するとともに、表示装置からの指示輝度情
報に応じた電圧レベルの調光電圧を生成してそれを比較
回路７に供給する。表示装置からの垂直同期信号は、表
示装置の表示画面に映像を表示するための垂直同期信号
であって、ＶＧＡ、ＳＶＧＡ、あるいはＸＧＡなどの表
示モードに応じて周期が変化する。表示装置からの指示
輝度情報は、表示画面の輝度を可変させるための情報で
あって、使用者による輝度調整操作などに応じて変化す
る。

【００２４】メモリ４は、記憶手段を構成しており、た
とえばＥＥＰＲＯＭ（electricallyerasable and progr
ammable read only memory ）からなり、表示モードの
切り替え時に調光電圧を補正するための補正データをデ
ータテーブル形式で記憶している。メモリ４として、Ｅ
ＥＰＲＯＭの代わりに、フラッシュメモリ、ＥＰＲＯＭ
（erasable and programmable read only memory）、Ｐ
ＲＯＭ（programmableread only memory ）、あるいは
マスクＲＯＭなどを用いてもよい。

【００２５】レベル変換回路５は、所定レベルの電圧に
ＭＰＵ３からの基準パルスを重畳させて、それを充電波
形生成回路６に供給する。

【００２６】充電波形生成回路６は、レベル変換回路５
からのパルスに基づいて、基準パルスの周期と同一の周
期で、かつ常に一定の傾きの三角波を生成し、それを比
較回路７に供給する。すなわちレベル変換回路５と充電
波形生成回路６とにより、三角波生成回路を構成してい
る。

【００２７】比較回路７は、充電波形生成回路６からの
三角波とＭＰＵ３からの調光電圧とのレベルを比較し、
三角波のレベルが調光電圧のレベル以上のときにハイレ
ベルになる駆動パルスを生成し、それを駆動パルス出力
端子８に供給する。

【００２８】駆動パルス出力端子８は、比較回路７から
の駆動パルスを、図外のバックライトを点灯させるため
の駆動電圧生成回路に制御信号として供給する。

【００２９】次に動作を説明する。

【００３０】ＭＰＵ３からの基準パルスは、レベル変換
回路５によって所定レベルの電圧に重畳され、それに基
づいて充電波形生成回路６によって三角波が生成され
る。この三角波は、基準パルスと同期しており、基準パ
ルスの周期と同一の周期であって、かつ、傾きが予め決
められた一定値である。したがって、周期が長いほど振
幅が大きくなる。この三角波は、比較回路７によって、
ＭＰＵ３からの調光電圧と比較され、比較回路７は、三
角波のレベルが調光電圧のレベル以上であるときにハイ
レベルになる駆動パルスを駆動パルス出力端子８に出力
する。したがって、基準パルスの周期が一定の場合、調
光電圧のレベルが低いほど駆動パルスのデューティー比
が大きくなり、表示画面の輝度が明るくなる。たとえ
ば、使用者が表示装置に対して表示画面の輝度が明るく
なるように輝度調整操作を施すと、それに応じてＭＰＵ
３からの調光電圧のレベルが小さくなる。

【００３１】ここで、表示モードが切り替わると、それ
に応じてＭＰＵ３に供給される垂直同期信号の周期が変
化する。これによりＭＰＵ３が、基準パルスの周期を垂
直同期信号の周期に応じて可変させる。さらにＭＰＵ３
が、メモリ４から表示モードに応じた補正データを読み
出し、その補正データに基づいて調光電圧を補正する。
たとえば、ＭＰＵ３は、垂直同期信号の周期が短くなる
と、それに応じて基準パルスの周期を短くするととも
に、調光電圧のレベルを低くする。このとき、充電波形
生成回路６によって生成される三角波の傾きは常に一定
であるので、駆動パルスの周期が短くなると同時に、そ
れに応じてハイレベルの期間およびローレベルの期間も
短くなり、デューティー比が一定に維持される。

【００３２】図２は、基準パルスの周波数が１５０Ｈｚ
の場合のバックライト制御装置の各部信号波形図、図３
は、基準パルスの周波数が１８０Ｈｚの場合のバックラ
イト制御装置の各部信号波形図であって、これらの図か
らも明らかなように、表示モードの切替により基準パル
スの周期を可変させた場合、切替前後の調光電圧の比が
切替前後の周期の比に等しくなるように調光電圧を補正
することにより、駆動パルスのデューティー比を表示モ
ードの切替前後を通じて一定に維持できる。ここで、各
表示モードにおける垂直同期信号の周期は予め判ってい
るので、表示モードの切替による切替前後の基準パルス
の周期の比も全ての表示モードの組み合わせについて算
出可能であり、したがって表示モードの切替時において
必要な調光電圧の補正比率も全て予め算出できることか
ら、全ての補正データをメモリ４に格納しておくことが
できる。

【００３３】このように、表示モードの切替時に、ＭＰ
Ｕ３がメモリ４から補正データを読み出して調光電圧を
補正することにより、駆動パルスの周期の変化に係わら
ずそのデューティー比を一定に維持するので、インバー
タ部２にｆｖ変換回路を設ける必要がなく、インバータ
部２の回路構成を簡単にできることから、製造コストを
低減できる。特に、コントロール部１を表示装置のコン
トロール部と兼用すれば、調光電圧の補正のために新た
にメモリ４を設ける必要がなく、製造コストを大幅に低
減できる。

【００３４】しかも、ｆｖ変換回路を構成する回路素子
の特性のバラツキに起因するビートノイズなどの発生の
余地がなくなり、品質の向上を図ることができる。

【００３５】なお、上記実施形態においては、駆動パル
スがハイレベルの期間にバックライトに駆動エネルギを
供給するように構成したが、駆動パルスがローレベルの
期間にバックライトに駆動エネルギを供給するように構
成してもよい。

【００３６】また、上記実施形態においては、比較回路
７が、三角波のレベルが調光電圧のレベル以上のときに
ハイレベルになる駆動パルスを生成するように構成した
が、比較回路７が、調光電圧のレベルが三角波のレベル
以上のときにハイレベルになる駆動パルスを生成するよ
うに構成してもよい。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
コントロール部に、基準パルスの周期に応じて調光電圧
を補正するための補正データを記憶する記憶手段を設
け、表示装置の表示モードが切り替えられたときに、コ
ントロール部のＣＰＵが、記憶手段から補正データを読
み出して調光電圧を補正することにより、表示モードの
変更に係わらず表示画面の輝度を一定に維持する構成と
したので、ｆｖ変換回路が不要であることから、ハード
ウェアの回路構成が簡単になり製造コストを低減でき
る。

【図面の簡単な説明】

【図１】本発明の表示装置のバックライト制御装置の要
部の回路ブロック図である。

【図２】基準パルスの周波数が１５０Ｈｚの場合の図１
に示すバックライト制御装置の各部信号波形図である。

【図３】基準パルスの周波数が１８０Ｈｚの場合の図１
に示すバックライト制御装置の各部信号波形図である。

【図４】従来の表示装置のバックライト制御装置の要部
の回路ブロック図である。

【図５】基準パルスの周波数が１５０Ｈｚの場合の図４
に示すバックライト制御装置の各部信号波形図である。

【図６】基準パルスの周波数が１８０Ｈｚの場合の図４
に示すバックライト制御装置の各部信号波形図である。

【符号の説明】

１ コントロール部 ２ インバータ部 ３ ＭＰＵ ４ メモリ ５ レベル変換回路 ６ 充電波形生成回路 ７ 比較回路 ８ 駆動パルス出力端子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H091 FA42Z GA12 LA18 LA30 5C082 AA01 BA02 BA12 BA34 BD02 CA11 CA81 CB01 DA86 MM07 5G435 AA01 AA17 BB12 BB15

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵを備え、表示装置の表示モードに
   よって可変される垂直同期信号の周期に応じた周期の基
   準パルスと、表示画面の輝度を調整するための調光電圧
   とを生成するコントロール部と、 前記コントロール部からの前記基準パルスと前記調光電
   圧とに基づいて、前記基準パルスの周期と同一の周期
   で、かつ前記調光電圧に応じたデューティー比の駆動パ
   ルスを生成し、この駆動パルスによりバックライトを駆
   動制御するインバータ部とを有する表示装置のバックラ
   イト制御装置であって、 前記インバータ部に、前記基準パルスの周期と同一の周
   期で、かつ一定の傾斜角の三角波を生成する三角波生成
   回路と、この三角波生成回路からの三角波と前記コント
   ロール部からの前記調光電圧とを比較することにより前
   記駆動パルスを生成する比較回路とを設け、 前記コントロール部に、前記基準パルスの周期に応じて
   前記調光電圧を補正するための補正データを記憶する記
   憶手段を設け、 前記表示装置の表示モードが切り替えられたときに、前
   記コントロール部の前記ＣＰＵが、前記記憶手段から補
   正データを読み出して前記調光電圧を補正することによ
   り、表示モードの変更に係わらず表示画面の輝度を一定
   に維持する構成としたことを特徴とする、表示装置のバ
   ックライト制御装置。