JP5567553B2 - 窒化ガリウム材料加工及びその関連するデバイス構造体 - Google Patents

窒化ガリウム材料加工及びその関連するデバイス構造体 Download PDF

Info

Publication number
JP5567553B2
JP5567553B2 JP2011507456A JP2011507456A JP5567553B2 JP 5567553 B2 JP5567553 B2 JP 5567553B2 JP 2011507456 A JP2011507456 A JP 2011507456A JP 2011507456 A JP2011507456 A JP 2011507456A JP 5567553 B2 JP5567553 B2 JP 5567553B2
Authority
JP
Japan
Prior art keywords
gallium nitride
nitride material
region
layer
material region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011507456A
Other languages
English (en)
Other versions
JP2011519181A (ja
Inventor
ラニアー ピナー エドウィン
ウェイン ジョンソン ジェリー
クラッセン ロバーツ ジョン
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41214175&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5567553(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2011519181A publication Critical patent/JP2011519181A/ja
Application granted granted Critical
Publication of JP5567553B2 publication Critical patent/JP5567553B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Description

（関連出願）
本出願は、２００８年６月２０日に出願された米国特許出願第１２／１４３,７２７号の一部継続出願であり、２００８年４月２９日に出願された米国仮特許出願第６１／０４８,９４０号の優先権を主張し、両出願は本明細書に参照により組み入れる。
本発明は一般的に、窒化ガリウム材料デバイス及びその関連する加工に関するものである。
窒化ガリウム材料としては、窒化ガリウム（ＧａＮ）並びに、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）のような、その合金が挙げられる。これら材料は、高エネルギーの電子遷移を可能にする、比較的広い直接バンドギャップを有する半導体化合物である。こうした電子遷移は、効率的に青色光を放出する能力、高周波で信号を送信する能力、等を含む、多くの魅力的な特性を有する窒化ガリウム材料をもたらすことができる。従って、窒化ガリウム材料は、トランジスタ、電界エミッタ、センサ（例えば、実際には化学、生物学的、放射線）及び光電気デバイスのような、多くのマイクロエレクトロニクス応用において広く研究されている。
一般に、窒化ガリウム材料の結晶構造は、窒素原子（特定の場所においてＢ、Ａｓ、Ｐ、Ｓｂのような他のＶ族元素で置き換えてもよい）、及びガリウム原子（特定の場所においてＡｌ、Ｉｎのような他のIII族元素の金属で置き換えてもよい）の、（０００１）結晶方位の配置を含む。窒素原子は通常、その構造において一連の平面に配置され、ガリウム原子もまた一連の異なる平面に配置される。本明細書に開示するように、結晶構造の「面」は原子の平面（例えば、窒素原子の平面、又はガリウム原子の平面）内の原子結合配置によって定義される。これに関連して、原子の「平面」は一般的に、平面配置に近づけてもよいが、理想平面に配置される必要はないと理解されるべきである。
図１Ａ及び１Ｂに示すように、窒素原子６の平面が結合とともにｃ軸に沿って結晶構造の上側に配向される場合、その平面をＮ面２と称し、ガリウム原子８の平面が結合とともにｃ軸に沿って結晶構造の上側に配向される場合、その平面をＧａ面と称する。
熱力学的考察の結果としては、通常、窒化ガリウム材料層の上面はガリウム面を有する。よって、こうした窒化ガリウム材料層の上に形成された機構（例えば、層）はガリウム面上に形成される。
窒化ガリウム材料デバイス及びその関連する加工について説明する。
ある一連の実施形態では、窒化ガリウム材料デバイス構造体を形成する方法を提供する。その方法は、下層領域上に窒化ガリウム材料領域を形成するステップと、下層領域を除去して窒化ガリウム材料領域のＮ面を露出するステップと、窒化ガリウム材料領域のＮ面上に機構を形成するステップとからなる。
別の一連の実施形態の方法を提供する。その方法は、窒化ガリウム材料領域及び窒化ガリウム材料領域の下層にある領域からなる構造体内に種を導入するステップからなる。その方法は、構造体の一部分を除去するステップと、導入された種の検出に基づいて構造体の当該除去を停止するステップとをさらに備える。
別の一連の実施形態の方法を提供する。その方法は、窒化ガリウム材料領域、犠牲部分及び窒化ガリウム材料領域と犠牲部分との間のエッチング停止層からなる構造体を形成するステップからなる。その方法は、犠牲部分を第１速度でエッチングして犠牲部分を除去するステップと、エッチング停止層を第２速度でエッチングするステップとをさらに備える。第１速度は第２速度の５０倍より大きい。
別の一連の実施形態では、窒化ガリウム材料デバイスを提供する。そのデバイスは、構造体と、構造体上に形成され、１００オングストローム〜５００オングストロームの厚さを有する、単一の窒化ガリウム材料領域とからなる。そのデバイスは他の窒化ガリウム材料領域を含まない。
別の一連の実施形態では、窒化ガリウム材料デバイスを提供する。そのデバイスは、構造体と、構造体上に形成された窒化ガリウム材料領域と、部分的に窒化ガリウム材料領域内に形成された注入領域とからなる。そのデバイスは、窒化ガリウム材料領域のＮ面上に形成された機構をさらに備える。
別の一連の実施形態では、窒化ガリウム材料デバイスを提供する。そのデバイスは、構造体と、構造体上に形成された窒化ガリウム材料領域とからなる。窒化ガリウム材料領域は、ＧａＮ層及びＡｌｘＧａ（１−ｘ）Ｎ層を含むが、ＧａＮ層の厚さとＡｌｘＧａ（１−ｘ）Ｎ層の厚さとの比率は１以下である。
明瞭さのため、すべての図においてすべての構成要素に符号を付すとは限らない。同様に、当業者が本発明を理解するのに説明図が必要ではない場合、本発明の各実施形態のすべての構成要素を図示するとは限らない。本明細書に参照により組み入れるすべての特許出願及び特許は、それらの全開示を本明細書に参照により組み入れる。この場合において競合するときは、定義を含め（もしあれば）、本明細書の記載によるものとする。
本明細書で例示する実施形態による、Ｎ面結晶の概略図である。 本明細書で例示する実施形態による、Ｇａ面結晶の概略図である。 本明細書で例示する実施形態による、基板上の窒化ガリウム材料層の概略図である。 本明細書で例示する実施形態による、基板上の窒化ガリウム材料層とともに窒化ガリウム層の注入領域の概略図である。 本明細書で例示する実施形態による、基板上の窒化ガリウム材料層とともに窒化ガリウム層の間のエッチング停止層の概略図である。 本明細書で例示する実施形態による、窒化ガリウム材料層上のハンドルの概略図である。 本明細書で例示する実施形態による、ハンドル上に形成された犠牲ハンドル部分の概略図である。 本明細書で例示する実施形態による、下層領域が除去された窒化ガリウム材料層の概略図である。 本明細書で例示する実施形態による、窒化ガリウム材料層上に形成された保護層の概略図である。 本明細書で例示する実施形態による、窒化ガリウム材料層上に形成されたデバイスの概略図である。 本明細書で例示する実施形態による、図７のデバイスの変形形態を示す。 本明細書で例示する実施形態による、図７のデバイスの変形形態を示す。 本明細書で例示する実施形態による、図７のデバイスの変形形態を示す。 本明細書で例示する実施形態による、犠牲ハンドル部分が除去された窒化ガリウム材料層上のデバイスの概略図である。 本明細書で例示する実施形態による、ハンドル上に追加したフランジの概略図である。
窒化ガリウム材料領域からなる半導体デバイス構造体及びこうした構造体に関連する方法について説明する。その方法は、窒化ガリウム材料領域のＮ面上に１つ以上の機構（例えば、層）形成するステップを含むことができる。以下でさらに説明するように、その方法は、下層領域を除去して、その上に機構を形成してもよい、窒化ガリウム材料領域のＮ面を露出するステップを含むことができる。こうした方法は、Ｇａ面上に機構（例えば、層）を形成する従来技術に対し、得られるデバイスの電気特性の調整及び窒化ガリウム材料活性領域近くの熱伝導の向上を含む利点を有することができ、より大きな出力密度及びより詰まった記録密度を可能にする。さらに、こうした方法は、エピタキシャル成長によってＮ面上面を有する窒化ガリウム材料を直接形成する従来技術に対し、利点を有することができる。その利点としては、より平滑な表面及び界面を形成することができる点とともに、窒化ガリウム材料活性領域近くの熱伝導の向上が挙げられる。その方法は、高品質デバイス、特にトランジスタ（例えば、ＦＥＴ）及びダイオード（例えば、ＬＥＤ及びＬＤ）の形成を可能にする。
ある機構（例えば、層、接点）が別の機構（例えば、層又は基板）の「上に」、「真上に」、又は「上層に」あるといわれる場合、それはその機構の直接上にあり得るが、介在機構（例えば、層）が存在してもよい。別の機構の「直接上に」ある機構とは、介在機構が存在しないことを意味する。また、ある機構が別の機構の「上に」、「真上に」、又は「上層に」あるといわれる場合、それはその機構全体、又はその機構の一部分を覆ってもよいと理解されるべきである。
図２Ａ〜図９は、代表的な方法の各ステップを行った後のデバイス構造体の断面図を示す。
図２Ａは、窒化ガリウム材料領域１２を含む、その領域のＮ面を露出するステップ前の、構造体１０を示す。窒化ガリウム材料領域は、基板１６上に形成されたバッファ領域１４上に形成される。この実施形態では、多数の領域（すなわち、バッファ領域１４、基板１６、エッチング停止層１８）が窒化ガリウム材料領域１２の下層にあってもよい。しかしながら、他の実施形態は、いくつかの例では単一の下層領域を含む、異なる数の下層領域を含んでもよいと理解されるべきである。
本明細書で用いるように、「窒化ガリウム材料」という語は、窒化ガリウム（ＧａＮ）並びに、とりわけ窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、窒化ガリウムヒ素リン（ＧａＡｓａＰｂＮ（１−ａ―ｂ））及び窒化アルミニウムインジウムガリウムヒ素リン（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））のような、その合金のいずれかを指す。通常、ヒ素及び／又はリンは、存在する場合、低濃度（すなわち、５重量パーセント未満）である。特定の好適な実施形態では、窒化ガリウム材料は高濃度のガリウムを有し、アルミニウム及び／又はインジウムを少量含むか、まったく含まない。高ガリウム濃度の実施形態では、（ｘ＋ｙ）の合計が０．４未満、０．２未満、０．１未満、又はさらに低くてもよい。いくつかの例では、窒化ガリウム材料層がＧａＮの組成（すなわち、ｘ＝０、ｙ＝０）を有することが好ましい。窒化ガリウム材料はｎ型又はｐ型ドープしてもよく、本来備わっているものでもよい。適当な窒化ガリウム材料は、上記で参照により組み入れた、米国特許第６,６４９,２８７号に記載されている。
例示する実施形態では、窒化ガリウム材料領域１２は、第１窒化ガリウム材料層１２ａ及び第２窒化ガリウム材料層１２ｂを含む。他の例では、窒化ガリウム材料領域は、単一の窒化ガリウム材料層又は２つ以上の窒化ガリウム材料層を含んでもよい。例えば、いくつかの実施形態では、窒化ガリウム材料領域は、第１窒化ガリウム材料層１２ａの上にＧａＮ層を含んでもよい。このＧａＮ層は、例えば、厚さ５０ｎｍ未満又は２５ｎｍ未満と、非常に薄くてもよい。
特定の実施形態では、第１層（すなわち、１２ａ）の窒化ガリウム材料が、第２層（すなわち、１２ｂ）の窒化ガリウム材料のアルミニウム濃度より大きいアルミニウム濃度を有することが好ましくてもよい。例えば、（上記窒化ガリウム材料のいずれかに関して）第１層の窒化ガリウム材料のｘの値は、第２層の窒化ガリウム材料のｘの値より０．０５〜１．０大きい、又は、第１層の窒化ガリウム材料のｘの値より０．１〜０．５大きい値を有してもよい。例えば、第１層はＧａＮで形成されるが、第２層はＡｌ０．２６Ｇａ０．７４Ｎで形成されてもよい。このアルミニウム濃度の差は、層の界面に高伝導性領域（すなわち、２次元電子ガス領域）を形成することができる。
特定の好適な実施形態では、基板１６はシリコン基板である。本明細書で用いるように、シリコン基板とは、シリコン表面を含むいずれかの基板を指す。適当なシリコン基板の例としては、とりわけ、完全にシリコンからなる基板（例えば、バルクシリコンウェーハ）、シリコンオンインシュレータ（ＳＯＩ）基板、シリコンオンサファイア（ＳＯＳ）基板、シリコンオンダイヤモンド（ＳＯＤ）基板、及びＳＩＭＯＸ基板が挙げられる。適当なシリコン基板はまた、ダイヤモンド、ＡＩＮ、又は他の多結晶材のような別の材料に貼り合わせたシリコンウェーハを有する基板を含んでもよい。単結晶シリコン基板が好ましいが、異なる結晶方位を有するシリコン基板を用いてもよい。いくつかの例では、シリコン（１１１）基板が好ましい。他の例では、シリコン（１００）基板が好ましい。いくつかの実施形態では、比較的高い抵抗を有するシリコン基板が好ましい。例えば、いくつかの例では、シリコン基板は１０ｋｏｈｍ-ｃｍより大きい抵抗を有する。
サファイア、炭化ケイ素、リン化インジウム、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、窒化アルミニウム、又は他のIII〜Ｖ族の複合基板を含む、他のタイプの基板を用いてもよいと理解されるべきである。しかしながら、シリコン基板を用いない実施形態では、シリコン基板に関連する利点のすべてを得られないことがあり得る。いくつかの実施形態では、シリコン、サファイア、炭化ケイ素、リン化インジウム、シリコンゲルマニウム、及びガリウムヒ素のような、非窒化物材料系基板を用いることが好ましくてもよい。
基板は、いずれかの適当な大きさを有する。適当な直径としては、約２インチ（又は５０ｍｍ）、４インチ（又は１００ｍｍ）、６インチ（又は１５０ｍｍ）、及び８インチ（又は２００ｍｍ）が挙げられるが、これらに限定されない。いつくかの実施形態では、少なくとも約４インチ（又は１００ｍｍ）、少なくとも約６インチ（又は１５０ｍｍ）、又は少なくとも約８インチ（又は２００ｍｍ）の比較的大きな直径を有するシリコン基板を用いることが好ましくてもよい。いくつかの例では、基板が、約１２５ミクロンより大きい（例えば、約１２５ミクロン〜約８００ミクロン、又は約４００ミクロン〜８００ミクロン）など、比較的厚いことが好ましくてもよい。比較的厚い基板は、容易に入手、加工することができ、いくつかの例では薄い物基板に起こり得る、曲げに耐えることができる。他の実施形態では、薄い基板（例えば、１２５ミクロン未満）が用いられ、これらの実施形態は厚い基板に関連する利点を有さないことがあり得るが、加工の促進及び／又は加工ステップ数の削減を含む他の利点を有することができる。いくつかの工程では、基板は初め比較的厚く（例えば、約２００ミクロン〜８００ミクロン）、その後の加工ステップの間に（例えば、１５０ミクロン未満まで）薄化する。
いくつかの好適な実施形態では、基板はほぼ平面である。ほぼ平面の基板は、（例えば、米国特許第６,２６５,２８９号にあるような）ざらつきのある基板及び／又はそこに溝が形成された基板と区別してもよい。図示するように、デバイスの層／領域もまた、最終デバイス又は構造体においてほぼ平面であってもよい。以下でさらに説明するように、こうした層／領域は垂直（例えば、非水平）成長工程において成長させてもよい。平面の基板及び層／領域は、いくつかの実施形態では、例えば、加工を簡素化するのに有利となり得る。本発明のいくつかの実施形態では、以下でさらに説明するように、ざらつきのある基板を用いてもよい水平成長工程を用いてもよいと理解されるべきである。
図示するように、デバイスはまた、基板１６と窒化ガリウム材料領域１２との間に形成されたバッファ領域１４を含む。バッファ領域は、多数の異なる部分を含んでもよい。その部分は、異なる組成及び／又は異なる機能を有してもよい。例えば、バッファ領域の一部分はひずみの吸収を促進してもよく、これにより高品質の窒化ガリウム材料を基板上に形成することができる。こうした部分は、基板上に形成されたひずみ吸収層であってよい。バッファ領域に組み込まれてもよい適当なひずみ吸収層は、公有の米国特許第７,３３９,２０５号に記載されており、それらの全開示を本明細書に参照により組み入れる。いくつかの実施形態では、こうしたひずみ吸収層は窒化シリコン系材料で形成してもよい。
バッファ領域が組成傾斜材料（例えば、組成傾斜窒化物系材料）で形成された部分を含むことが好ましくてもよい。この部分は、例えば、ひずみ吸収部分の上に形成してもよい。適当な組成傾斜層は、公有の米国特許第６,６４９,２８７号に記載されており、それらの全開示は本明細書に参照により組み入れる。ある一連の実施形態によると、バッファ領域は組成的に傾斜し、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、及びＩｎｙＧａ（１−ｙ）Ｎのような、窒化ガリウムの合金で形成される。これらの実施形態では、合金の元素（例えば、Ｇａ、Ａｌ、Ｉｎ）の少なくとも１つの濃度は、バッファ領域の厚さの少なくとも一部分とともに変化する。特定の好適な実施形態では、バッファ領域が裏面で低いガリウム濃度を有し、表面では高ガリウム濃度に傾斜していることが望ましい。こうしたバッファ領域は、窒化ガリウム材料領域１２内の内部応力の緩和に特に効果的であることがわかっている。例えば、バッファ領域はＡｌｘＧａ（１−ｘ）Ｎの組成を有してもよいが、ｘはバッファ領域の裏面から表面まで減少する（例えば、ｘはバッファ領域の裏面の１の値からバッファ領域の表面の０の値まで減少する）。いくつかの実施形態では、バッファ領域、又はバッファ領域の一部分は、ＧａＮからなってもよい。
いくつかの実施形態では、バッファ領域は窒化ガリウム材料で形成された追加の部分を含んでもよい。この部分は遷移層上及び／又は第２窒化ガリウム材料層１２ｂの直下に形成してもよい。いくつかの例では、この部分は第２窒化ガリウム材料層１２ｂとほぼ同様の材料で形成される。
バッファ領域は上記とは異なる構成を有してもよいと理解されるべきである。それは、単一の部分を含め、いかなる数の部分を含んでもよい。いくつかの実施形態では、図２Ｂに示すように、注入領域１３を窒化ガリウム材料領域１２に組み込んでもよい。この点において、注入領域は、いずれかの適当な注入技術によって形成してもよい。いくつかの実施形態では、イオン注入を用いて、種（例えば、イオン）を注入することにより注入領域を形成してもよい。適当な注入条件は当業者に知られているであろう。その結果、種の注入に際して、窒化ガリウム材料領域１２内のローカル特性は、注入前とは異なる電気特性（例えば、注入物近くの電気伝導の増加）を示し得る。こうした注入物は一般的に、得られるデバイスの性能に悪影響を与えないように位置する。注入領域は、例えば、とりわけシリコン、アルゴン、及び窒素のような、いずれかの適当な注入種を含んでもよい。また、適切な種の組み合わせを注入領域に用いてもよい。以下でさらに説明するように、注入領域は、適切な時間で下層領域除去ステップの停止を促進することができる。
図示するように、注入領域は、部分的に窒化ガリウム材料領域内に形成され、構造体の他の部分へ伸びる。いくつかの例では、注入領域は完全に窒化ガリウム材料領域内に形成される。いくつかの例では、注入領域は完全に窒化ガリウム材料領域外に形成される。注入領域の位置は工程によって決まり、いつ下層領域除去ステップを停止するのが望ましいかに関連してもよい。
図３〜図９に示す工程ステップは、図２Ａによって表す実施形態を参照する。例えば、図２Ｂ及び図２Ｃによって表すような、他の実施形態について、当業者は適切に同様のステップ行うことができると理解されるべきである。図７Ａ〜図７Ｃは、図７に示す工程ステップの、図２Ｃに表す構造体をその工程に用いる場合の変形形態を示す。
図３を参照すると、図２Ａに示す実施形態について、窒化ガリウム材料領域１２上にハンドル２０を備える。ハンドル２０は、従来知られているいずれかの適当な技術により、窒化ガリウム材料領域１２上に形成又は貼り合わせてもよい。いくつかの実施形態では、ハンドル２０は、化学気相成長によって形成してもよい。他の実施形態では、ハンドルはエピタキシャル成長であってもよい。
いくつかの実施形態では、薄い保護層（図示せず）は、ハンドル２０と窒化ガリウム材料領域１２との間に形成してもよい。いくつかの例について、薄い保護層は、窒化シリコン又はその他の適切な材料で形成してもよい。いくつかの実施形態では、薄い保護層は１〜１００ｎｍの厚さを示してもよい。他の実施形態では、薄い保護層は２〜２０ｎｍの厚さを示してもよい。さらなる実施形態では、薄い保護層は３〜１０ｎｍの厚さを示してもよい。
さらに、ハンドル２０は、例えば、ダイヤモンド、ガリウムヒ素、リン化インジウム、ゲルマニウム、シリコン、ガラス、サファイア、カーボンナノチューブ、等とともに、その組み合わせのような、いずれかの適当な材料で構成してもよい。例えば、ハンドル２０は、異なる材料の２つ以上の領域から形成することができる。いくつかの実施形態では、ハンドル２０は多層構造に形成してもよい。いくつかの好適な実施形態について、ハンドル２０の大部分をダイヤモンドで形成してもよい。
ある態様では、ハンドルに用いる材料は、デバイスの追加の性能向上を可能にしてもよい。いくつかの実施形態では、ハンドル材料は追加の熱伝導特性を提供してもよい。例えば、ハンドルは比較的高い熱伝導性を示してもよい。他の実施形態では、ハンドル材料は、デバイス全体への層の容易な組み込みのための統合層を提供してもよい。さらなる実施形態では、ハンドル材料は低い損失正接を有し、有益な周波数特性を提供してもよい。
いくつかの例では、ハンドルは、例えば、ビア及びソーストリートの形成のため、選択的に形成及び／又はパターン化してもよい。この際、ビアに形成された導電材料は、インターコネクト及び接点パッドから、例えば、ソース電極、ゲート電極、及びドレイン電極のような、デバイスの活性領域までの導電経路を提供してもよい。ビアは、いずれかの適当な大きさ及び形状を有してもよい。ビアの断面形状は、正方形、長方形、球形、三角形、等であってもよい。ビアは、ビアを通して同じ断面形状を有してもよく、ビアの深さに沿っていずれかの点で変化する（例えば、増加する、減少する）断面積を有してもよい。また、ソー経路（saw street）はウェーハの部分を効率的に別のデバイスコンポーネントに分けられるように形成してもよい。
図４では、ハンドル２０上に犠牲ハンドル部分２２が形成される。この点において、犠牲ハンドル部分２２は、その後の加工ステップにおける構造体の処理を促進することができるが、最終デバイスの一部分とならないように除去してもよい。
犠牲ハンドル部分２２は、例えば、シリコン、ダイヤモンド、サファイア、炭化ケイ素、又はガラスのような、いずれかの適当な材料から製造してもよいが、これらに限定されない。いくつかの好適な実施形態では、犠牲ハンドル部分２２は、シリコンで形成してもよい。いくつかの実施形態では、犠牲部分２２は、ハンドル２０と同じ材料で形成される。これらの実施形態では、犠牲部分はハンドルの一部であってもよい。しかしながら、他の実施形態では、犠牲部分は、ハンドルに取り付けられた別の部分であってもよい。
犠牲ハンドル部分２２は、いずれかの適当な技術によって取り付けてもよい。いくつかの実施形態では、犠牲ハンドル部分２２は化学気相成長によって形成される。他の実施形態では、犠牲ハンドル部分２２はエピタキシャル成長であってもよい。いくつかの例では、犠牲ハンドル部分は同じ工程で成長する。より多くの実施形態では、犠牲ハンドル部分２２はウェーハ貼り合わせ法によって貼り合わせてもよい。
図５は、基板１６とともにバッファ領域１４が除去され、結果としてＮ面表面４０を最下層上に露出する、さらなる工程ステップを含む。図５に示すように、Ｎ面表面を窒化ガリウム材料領域１２上に露出する。結果として、その後層及び／又は接点のような機構の形成を含むさらなる加工をＮ面表面上で行ってもよい。
Ｎ面を露出するための窒化ガリウム材料領域の下層にある層（例えば、基板１６及びバッファ領域１４）の除去は、いずれかの適当な技術により達成してもよい。いくつかの実施形態では、これらの層は機械的な除去法によって除去してもよい。機械的方法による層除去の例としては、例えば、研磨又は研削技術によるものがある。他の実施形態では、これらの層の除去はエッチング工程によって行ってもよい。この点において、エッチング工程は湿式化学エッチング（例えば、酸、溶媒）を含んでもよいが、これに限定されない。さらなる実施形態では、エッチングは、表面から材料の部分を除去するために用いられるイオン照射及び／又は気相／プラズマ相エッチング液に材料をさらす、乾式エッチングによって行ってもよい。乾式エッチングはまた、方向性又は異方性エッチングを行うことを可能にする。いくつかの例では、他の層に対して、特定の層を選択的にエッチングしてもよい。例えば、プラズマ化学反応を制御することにより、エッチング工程を通して、ＧａＮに対してＡｌＧａＮを優先的にエッチングしてもよい。他の実施形態では、以下でさらに説明するように、エッチング化学反応を制御することにより、エッチング工程を通して、ＡｌＧａＮに対してＧａＮを優先的にエッチングしてもよい。
さらに、図２Ｃに表すように、窒化ガリウム材料領域１２とバッファ領域１４との間にエッチング停止層１８を含んでもよい。この際、エッチング停止層１８は、その後の加工ステップの間、裏側からの構造体１０のエッチングを停止又は制限する働きをすることができる。しかしながら、図２Ａ及び２Ｂによって表す実施形態において示すように、すべての実施形態がエッチング停止層を含むわけではないと理解されるべきである。
エッチング停止層が組み込まれている実施形態では、いずれかの適当なエッチング停止材料を用いてもよい。特定の組成は、エッチング条件によって決めることができる。いくつかの例では、例えば、特定の領域からのＧａＮではなくＡｌＧａＮの除去、及び別の領域では逆など、他でもない材料の特定の部分をエッチングすることが望ましくてもよい。適当なエッチング停止材料の例としては、ＡｌＮ、ＡｌｘＧａ（１−ｘ）Ｎ、及びＩｎｙＧａ（１−ｙ）Ｎのような、III族窒化物材料が挙げられる。いくつかの実施形態では、エッチング停止層を適当な誘電体層で置き換えてもよい。他の実施形態では、エッチング停止層を誘電体として利用してもよい。いくつかの実施形態では、エッチング停止層は、デバイス性能に影響を与える機能層としての役割を果たすこともできる。
いくつかの実施形態では、エッチングの間、材料の一部分の除去に際して生成され得る種の検出に基づき、エッチング加工ステップを制御してもよい。例えば、注入領域１３はこうした制御を促進することができる。エッチングは、エッチング工程の間、注入種、例えばシリコン（例えば、流出ガス種として）の検出に基づき、停止してもよい。この際、エッチングは、注入種からなるガス種を検出すると、適切に監視し、適切に停止してもよい。例えば、エッチング工程は、あらかじめ定めてもよい、ある量の注入種の検出に際して停止してもよい。いくつかの例では、エッチング工程の停止は、検出された種の量の減少、又は増加の検出に基づく。いくつかの例では、エッチング工程の停止は、検出不能な量までの種の量の減少の検出に基づく。
別の例では、エッチング制御を促進するため、バッファ領域１４の領域に（例えば、意図的に）種をドープしてもよい。種は、例えば、ドープ種を成長させてバッファ領域の一部分を形成するなど、いずれかの適当な方法によりドープしてもよい。この際、エッチングは、例えば、Ｓｉ、Ｍｇ又はＦｅ（例えば、流出ガス種）など、ドープ種の存在が検出されるかどうかに基づいて停止してもよい。エッチングの間、ドープ種の存在は適切に監視されるので、ドープ種の濃度が所定の量だけ減少すると、エッチングを適切に停止することができる。いくつかの実施形態では、エッチングは、ドープ種の存在が検出される限り継続する。例えば、エッチング工程は、あらかじめ定めてもよい、ある量のドープ種の検出に際して停止してもよい。いくつかの例では、エッチング工程の停止は、検出されたドープ種の量の減少、又は増加の検出に基づく。いくつかの例では、エッチング工程の停止は、検出不能な量までのドープ種の量の減少の検出に基づく。
いくつかの実施形態では、エッチング工程ステップは、エッチング速度を制御することにより制御してもよい。例えば、エッチング停止層１８を含む実施形態では、エッチング停止層は、バッファ層１４（又は、その上にエッチング停止層が形成される、バッファ層の少なくとも一部分）より低いエッチング速度を有してもよいので、構造体１０を裏側からエッチングする場合、バッファ層１４がエッチングされた後、エッチング停止層に到達すると、エッチング工程は減速する（又は実質的に停止する）。
エッチング工程は、エッチング停止層及びバッファ層の組成、並びにエッチング条件の選択により制御してもよい。例えば、以下にさらに説明するような、特定のエッチング条件は、異なる窒化ガリウム材料を、こうした材料のＡｌ濃度によって大きく異なる速度でエッチングすることができることが見出された。Ａｌを含まない窒化ガリウム材料（例えば、ＧａＮ）、又は低濃度のＡｌを含む窒化ガリウム材料（例えば、ｘが０．０５未満のＡｌｘＧａ（１−ｘ）Ｎ）は、高濃度のＡｌを含む窒化ガリウム材料（例えば、ｘが０．０５未満のＡｌｘＧａ（１−ｘ）Ｎ）よりかなり高速でエッチングすることが観察された。いくつかの実施形態では、速度は５０倍より大きくてもよく、いくつかの実施形態では、速度は１００倍より大きくてもよく、いくつかの実施形態では、速度は５００倍より大きくてもよく、いくつかの実施形態では、速度は１０００倍より大きくてもよい。例えば、ＧａＮのエッチング速度は、ｘ＝０．２６のＡｌｘＧａ（１−ｘ）Ｎのエッチング速度の１０００倍より大きくてもよい。
異なるエッチング速度を得ることは可能であるので、エッチング停止層及びバッファ層が窒化ガリウム材料で形成されるいくつかの実施形態では、エッチング停止層のＡｌ濃度はバッファ層のＡｌ濃度より高い。例えば、エッチング停止層はＡｌｘＧａ（１−ｘ）Ｎで形成してもよく、バッファ層はＡｌｘＧａ（１−ｘ）Ｎで形成してもよいが、ｘはバッファ層又はその一部分（例えば、エッチング停止層と直接接する部分）よりエッチング停止層のほうが大きい。これらの例では、エッチング停止層のｘの値はバッファ層、又はその一部分（例えば、エッチング停止層と直接接する部分）のｘの値より、０．１０以上、０．２０以上、又は０．５０以上大きくてもよい。いくつかの例では、バッファ層、又はその一部分（例えば、エッチング停止層と直接接する部分）は、ＧａＮ（すなわち、ｘ＝０）で形成してもよい。いくつかの例では、エッチング停止層はＡｌＮで形成される。いくつかの実施形態では、バッファ層、又はその一部分（例えば、エッチング停止層と直接接する部分）のエッチング速度は、エッチング停止層のエッチング速度の５０倍、いくつかの実施形態では１００倍、いくつかの実施形態では５００倍、いくつかの実施形態では１０００倍より大きくてもよい。
特定のエッチング条件はまた、異なる窒化ガリウム材料を、こうした材料のＩｎ濃度によって大きく異なる速度でエッチングすることもできる。例えば、より高濃度のＩｎを含む窒化ガリウム材料（例えば、ｙが０．１０より大きい、ＩｎｙＧａ（１−ｙ）Ｎ又はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）を、Ｉｎを含まない窒化ガリウム材料（例えば、ＧａＮ）、又は低濃度のＩｎを含む窒化ガリウム材料（ｙが０．０５未満のＩｎｙＧａ（１−ｙ）Ｎ又はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）よりかなり高速でエッチングすることができる。いくつかの実施形態では、速度は５０倍より大きくてもよく、いくつかの実施形態では、速度は１００倍より大きくてもよく、いくつかの実施形態では、速度は５００倍より大きくてもよく、いくつかの実施形態では、速度は１０００倍より大きくてもよい。
エッチング停止層及びバッファ層が窒化ガリウム材料で形成されるいくつかの実施形態では、バッファ層のＩｎ濃度はエッチング停止層のＩｎ濃度より高い。例えば、バッファ層はＩｎｙＧａ（１−ｙ）Ｎ（又はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）で形成してもよく、エッチング停止層はＩｎｙＧａ（１−ｙ）Ｎ（又はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）で形成してもよいが、バッファ層、又はその一部分（例えば、エッチング停止層と直接接する部分）のｙはエッチング停止層のｙより大きい。これらの例では、バッファ層又はその一部分（例えば、エッチング停止層と直接接する部分）のｙの値はエッチング停止層のｙの値より、０．１０以上、０．２０以上、又は０．５以上大きくてもよい。いくつかの実施形態では、バッファ層、又はその一部分（例えば、エッチング停止層と直接接する部分）のエッチング速度は、エッチング停止層のエッチング速度の５０倍、いくつかの実施形態では１００倍、いくつかの実施形態では５００倍、いくつかの実施形態では１０００倍より大きくてもよい。
また、エッチング停止層及び／又はバッファ層の厚さを調整して、エッチング時間を調整することもできると理解されるべきである。例えば、望ましい結果を生むため、厚さは、アルミニウム（又インジウム）濃度と組み合わせて選択してもよい。いくつかの例では、比較的薄いエッチング停止層は、比較的高いアルミニウム濃度を含んでもよい。
いくつかの方法では、エッチング工程に水素系種（すなわち、水素のみを含む種）を用いることが好ましくてもよい。適当な水素系種としては、単原子水素、水素分子、及び水素イオンが挙げられる。水素系種は、エッチング停止層及びバッファ層（又はその部分）が異なるアルミニウム濃度を有する窒化ガリウム材料からなる場合、特に好ましくてもよい。水素系種はプラズマの形をとってもよく、又は他の実施形態では、プラズマではなく気体の形をとってもよい。メタンのような、水素系種を形成するのに適当ないずれかのソースを用いてもよい。エッチング環境には、水素系種に加えて他の種が存在してもよいと理解されるべきである。その他の種は、例えば、キャリアガスの形をとってもよい。
こうしたエッチング工程に適したエッチング温度は４００℃〜１０００℃、いくつかの例では７００℃〜８００℃であってもよい。適当な圧力は１０トール〜７６０トールであってもよい。
異なるエッチング条件（例えば、化学反応、温度及び圧力）を利用してもよく、すべての実施形態が上記の条件を含むわけではないと理解されるべきである。
また、異なるエッチング速度を利用する工程は、窒化ガリウム材料領域のＮ面を露出するステップを含む工程に限定されないと理解されるべきである。例えば、こうした工程は、窒化ガリウム材料領域の上層にある部分のエッチングにより、窒化ガリウム材料領域のＧａ面を露出するステップを含んでもよい。
別の態様では、デバイス製造の間、時限エッチングを提供してもよい。この際、材料を通してエッチングの速度を知ることができるので、それに応じて、エッチング工程をある期間の後に停止し、望ましいエッチング深さをもたらすことができる。注入材料が窒化ガリウム材料領域１２内に組み込まれている例では、時限エッチングは、デバイス製造について、適切に望ましく、ドーズ量及び注入エネルギーに基づき、窒化ガリウム材料領域を適当に露出する働きをすることができる。
本明細書で提示するように、又は当業者に知られているように、様々なエッチング技術とともにエッチング工程を制御及び／又は停止する技術のいずれかの組み合わせを利用してもよいと理解することができる。
いくつかの実施形態では、下層領域（例えば、基板及びバッファ領域）の除去は、残った窒化ガリウム材料領域１２のＮ面を露出してもよい。例えば、基板１６及びバッファ領域１４が除去され、窒化ガリウム材料領域１２のＮ面表面４０を露出する。この際、下層領域の除去から露出したＮ面表面４０上にさらなるデバイス加工を行ってもよい。先に説明したように、下層領域の除去は、例えば、エッチングステップ及び／又は機械的除去工程を含むがこれらに限定されない、いずれかの適切な工程により行ってもよい。
窒化ガリウム材料領域のＮ面を露出する場合、窒化ガリウム材料領域の一部分もまた除去してもよいと理解されるべきである。
いくつかの例では、バッファ領域１４は、望ましくないデバイス性能（例えば、漏出）の一因となっている比較的高密度の欠陥を有する領域を含んでもよい。バッファ領域の除去により、高密度の欠陥に起因する漏出を低減することができる。
いくつかの実施形態では、特定のデバイス性能について、層１２ｂ（例えば、窒化ガリウムチャネル層）の厚さを、層１２ａ（例えば、ＡｌＧａＮバリア層）とは関係なく調整してもよい。こうした性能は、チャネルアクセス長さにより定義してもよい。この際、高周波デバイスについて、ＡｌＧａＮバリア領域１２ａの厚さを変える必要なく、又はデバイスのゲート領域について凹型エッチングを行う必要なく、最適化を行ってもよい。
先に述べたように、いくつかの例では、ＧａＮチャネル層（例えば、層１２ｂ）の厚さを、ＡｌＧａＮバリア層（例えば、層１２ａ）とは関係なく、デバイス性能によって調整してもよい。特に、トランジスタのデバイス製造に関して、ＧａＮチャネル層の厚さは、ゲートの活性化に要する電位差に関連してもよい。この際、高速デバイスについて、ゲート活性化のための電位差が低下するように、ＧａＮチャネル層がより薄いことが望ましくてもよい。
別の態様では、ＡｌＧａＮバンドギャップはＧａＮチャネル領域のバンドギャップに比べて広いので、ＡｌＧａＮバリア層（例えば、層１２ａ）は、裏面バリアの機能を果たすことにより、さらなる電子閉じ込めを提供してもよい。通常、電子がＧａＮ領域へ移動すると、小さなバンドギャップのため、ＧａＮ領域から電子の漏出が起こり得、人工電位降下をもたらす。こうした電子漏出の結果、例えば、トランジスタに含まれるゲートのような、デバイスについての遷移限界に到達するのがより難しくなる。ＡｌＧａＮが裏面バリアとして組み込まれると、第１及び第２窒化ガリウム材料層１２ａ及び１２ｂの界面への改良された電子閉じ込めは、空乏領域下への電子漏出の低減をもたらすことができる。
層２４のような機構は、図６に表すように、露出したＮ面表面４０上に形成してもよい。１つ以上の層、又は接点のような他のタイプの機構を表面上に形成してもよいと理解されるべきである。
いくつかの実施形態では、層は保護層であってもよい。保護層は、これに限定されないが、窒化シリコンのような、いずれかの適当な保護材料から形成してもよい。他の実施形態では、層２４は窒化ガリウム材料からなってもよい。これらの例では、窒化ガリウム材料の厚さは、デバイスに合うように効果的に調整してもよい。
いくつかの実施形態では、追加のＡｌＧａＮ領域（図示せず）をデバイス構造体に組み込み、二重異構造を形成してもよい。この際、ＧａＮチャネル層を２つのＡｌＧａＮ領域の間にはさんでもよい。ＧａＮチャネルの両側に追加のＡｌＧａＮバリアを提供するので、漏出を低減することができる。
図７に示すように、その後デバイス加工の追加のステップを行ってもよい。例えば、いずれかの適切な方法により、１つ以上の接点を形成してもよい。いくつかの例では、オーム接点３０及び３２が形成され、得られるデバイスのソース接点及びドレイン接点として機能する。ゲート接点３４もまた、いずれかの適当な技術により形成してもよい。１つ以上の接点を窒化ガリウム材料領域の露出したＮ面上に直接形成してもよく、１つ以上の介在層が存在してもよいと理解されるべきである。層２４が存在する場合、例えば、エッチングして、１つ以上の接点が形成される凹部を形成してもよい。
例示する実施形態では、使用時、電子はオーム接点３２からＡｌＧａＮバリア領域１２ａとＧａＮチャネル領域１２ｂとの界面へ、その後オーム接点３０へ、又はその逆に移動してもよい。いくつかの例では、ＡｌＧａＮ／ＧａＮ界面に２次元電子ガスが存在してもよい。
ある態様では、ゲート接点３４下の深さは、ゲートを開閉するのに要する電圧と関連してもよい。この点において、先に述べたように、ＧａＮチャネル（例えば、層１２ｂ）の厚さはゲート活性化に要する電圧に関連してもよい。いくつかの例では、ゲートを活性化するには−１．２５電位差を要するが、これは、ゲートを活性化するのに要する電位差が−３Ｖ〜−５Ｖであり得る他の従来デバイスに対して著しい改善であり得る。いくつかの実施形態では、デバイスがより迅速に稼働するために、デバイスの製造において凹型エッチングを提供してもよく、さらに比較的薄いＧａＮチャネル層を提供することは、この点において同様の目的を果たすことができる。実際に、デバイス製造について比較的薄いＧａＮチャネル層とともに凹型エッチングの両方を提供することが可能であってもよく、さらに速いデバイス稼働を可能にする。
図７Ａ〜７Ｃは、本明細書で例示する実施形態による、エッチング停止層１８を含む図７のデバイスの変形形態を示す。図７Ａ〜７Ｂは、層２４を通って伸びるゲート３４を示す。図７Ａの実施形態はエッチング停止層上に形成されたオーム接点３０及び３２を含むが、図７Ｂの実施形態は窒化ガリウム材料領域１２へ伸びるオーム接点３０及び３２を含む。図７Ｃは、エッチング停止層を通って窒化ガリウム材料領域へ伸びるゲート接点を示す。図７Ｃに示す構造体は、高速用途に特に有用であり得る。接点（例えば、オーム及びゲート）は、所望の用途に応じて、エッチング停止層全体を通って、又はエッチング停止層の一部分を通って伸びてもよく、エッチング停止層上に形成してもよいと理解されるべきである。
適当な接点及びその関連する加工は、米国特許第７,０７１,４９８に記載されており、その全開示は本明細書に参照により組み入れる。例えば、トランジスタ（例えば、ＦＥＴ、ＪＦＥＴ、エンハンスメント型ＦＥＴ）のような、いずれかの適当なデバイスを形成してもよい。
図８は、犠牲ハンドル部分２２が除去される、さらなる工程ステップを表す。いくつかの実施形態では、ハンドル２０のいくらか、又はすべてを犠牲ハンドル部分２２とともに除去してもよい。この点において、犠牲ハンドル部分２２とともにハンドルも除去する場合、フランジ５０を窒化ガリウム材料領域１２に直接貼り合わせる。犠牲ハンドル部分２２は、例えば、エッチング及び／又は、例えば、研磨／研削技術のような機械的除去によるものを含む、いずれかの適当な方法により除去することができる。
犠牲ハンドル部分２２が除去されると、図９に示すように、フランジ５０をデバイスに取り付けてもよい。またその後、デバイスにチップを備えてもよい。いくつかの例では、ハンドル２０の材料は、重層構造体を筺体に貼り付けるのに十分に平坦な表面を提供できるように、バランスのよい応力レベルを備えてもよい。フランジ及びチップの取り付けは、従来知られているいずれかの適切な技術により行ってもよい。フランジは、銅、銅モリブデン、銅タングステン、及び／又はその合金のような金属、ダイヤモンド、複合物、プラスチックを含むいずれかの適当な材料で製造してもよい。例えば、金‐錫、金‐シリコン、エポキシ、及び／又は他の適当な材料のような、中間接着材を組み込み、電気伝導性とともに機械的安定性を提供してもよい。
図９に例示する半導体デバイス構造体は、本明細書に参照により組み入れられ、２００３年１２月１７日に出願された公有かつ同時係属の米国特許出願第１０／７４０,３７６号「電極定義層含む窒化ガリウム材料デバイス及びその形成方法」に基づく、公有の米国特許第７,０７１,４９８号に記載されているデバイスを含む様々な半導体デバイスにさらに加工してもよい。適当なデバイスとしては、トランジスタ（例えば、ＦＥＴ）、ＳＡＷデバイス、及びセンサを含む電子デバイスとともに、ＬＥＤ及びレーザーダイオードを含む発光デバイスが挙げられるが、これらに限定されない。デバイスは、通常、少なくとも部分的に窒化ガリウム材料領域１２内にある、活性領域を有する。また、デバイスは、様々な他の機能層及び／又は機構（例えば、電極）を含む。
いくつかの実施形態では、形成されたデバイスは、非常に薄い窒化ガリウム材料領域１２を有利に含んでもよい。例えば、窒化ガリウム材料領域は、全体の厚さ１０〜５０ｎｍ、又は１０〜２５ｎｍを有してもよい。これらの実施形態では、デバイスはその他の窒化ガリウム材料領域を含まなくてもよい。つまり、デバイスに存在する窒化ガリウム材料領域のみがこれらの厚さを有してもよい。この点において、本明細書で示す窒化ガリウム材料領域は、従来設計のものよりかなり小さい厚さを有してもよい。
いくつかの実施形態では、第１窒化ガリウム材料層１２ａは、窒化アルミニウムガリウムから形成されたバリア層であってもよい。さらなる実施形態では、第２窒化ガリウム材料層１２ｂは、窒化ガリウムから形成されたチャネル層であってもよい。これらの実施形態では、ＧａＮチャネル層は５〜１０００ｎｍの厚さを有してもよい。他の実施形態では、ＧａＮチャネル層は１０〜１００ｎｍの厚さを有してもよい。さらなる実施形態では、ＧａＮチャネル層は１０〜２５ｎｍの厚さを有してもよい。ＡｌＧａＮバリア層は５〜１０００ｎｍの厚さを示してもよい。いくつかの実施形態では、ＡｌＧａＮバリア層は１０〜１００ｎｍの厚さを示してもよい。いくつかの実施形態では、ＡｌＧａＮバリア層は１０〜２５ｎｍの厚さを示してもよい。
いくつかの実施形態では、ＧａＮチャネル層とＡｌＧａＮバリア層との厚さの比率は１００未満である。他の実施形態では、ＧａＮチャネル層とＡｌＧａＮバリア層との厚さの比率は１０未満である。いくつかの実施形態では、ＧａＮチャネル層とＡｌＧａＮバリア層との厚さの比率は５未満である。さらなる実施形態では、ＧａＮチャネル層とＡｌＧａＮバリア層との厚さの比率は１未満である。他の実施形態では、ＧａＮチャネル層とＡｌＧａＮバリア層との厚さの比率は０．５未満である。
このように本発明の少なくとも１つの実施形態のいくつもの態様を説明したが、各種変更、変形、及び改良が当業者によって容易に行えると理解される。こうした変更、変形、及び改良は、本開示の一部であることを意図しているとともに、本発明の精神及び範囲の中にあることを意図している。従って、上記の詳細な説明および図面はほんの一例に過ぎない。

Claims (20)

  1. バッファ領域を含む下層領域上に窒化ガリウム材料領域を形成するステップと、
    前記下層領域を除去して前記窒化ガリウム材料領域のＮ面を露出するステップと、
    前記下層領域の除去は、バッファ領域と、前記窒化ガリウム材料領域の一部を除去することを含み、
    前記窒化ガリウム材料領域の前記Ｎ面上に機構を形成するステップとからなる、窒化ガリウム材料デバイス構造体を形成する方法。
  2. 前記窒化ガリウム材料領域の前記Ｎ面上にソース接点、ゲート接点及びドレイン接点を形成するステップをさらに備える、請求項１に記載の方法。
  3. 前記下層領域が基板からなる、請求項１に記載の方法。
  4. 前記窒化ガリウム材料領域上にハンドル領域を形成するステップをさらに備える、請求項１に記載の方法。
  5. 前記ハンドル領域が犠牲ハンドル部分を含む、請求項４に記載の方法。
  6. 前記窒化ガリウム材料領域内の注入種の検出に基づき、前記下層領域の除去を停止するステップをさらに備える、請求項１に記載の方法。
  7. 窒化ガリウム材料領域及び該窒化ガリウム材料領域の下層にある領域からなり前記下層がバッファ領域を含む構造体内に種を導入するステップと、
    前記バッファ領域及び前記窒化ガリウム材料領域の一部を含む前記構造体の一部分を除去して前記窒化ガリウム材料領域のＮ面を露出するステップと、

    前記種の量の検出に基づき、前記構造体の当該除去を停止するステップと、
    前記窒化ガリウム材料領域の前記Ｎ面上に機構を形成するステップ
    とからなる、方法。
  8. 前記種が前記窒化ガリウム材料領域内に注入される、請求項７に記載の方法。
  9. 前記種が前記窒化ガリウム材料領域内のドーパントである、請求項７に記載の方法。
  10. 前記種が前記バッファ領域に含まれる、請求項９に記載の方法。
  11. 前記窒化ガリウム材料領域は、チャネル層と、その上に位置するバリア層とを含む、請求項７に記載の方法。
  12. 前記窒化ガリウム材料領域の一部は、チャネル層である、請求項７に記載の方法。
  13. 前記構造体の一部分を除去することがエッチングからなる、請求項７に記載の方法。
  14. 前記構造体の当該除去を停止することが所定の量の前記種の検出に基づく、請求項７に記載の方法。
  15. 前記構造体の当該除去を停止することが検出した種の量の減少の検出に基づく、請求項７に記載の方法。
  16. 窒化ガリウム材料領域、犠牲部分、及び該窒化ガリウム材料領域と該犠牲部分との間のエッチング停止層からなる構造体を形成するステップと、
    前記犠牲部分を第１速度でエッチングして前記犠牲部分及び前記窒化ガリウム材料領域の一部を除去して前記窒化ガリウム材料領域のＮ面を露出するステップと、
    前記犠牲部分はバッファ領域を含み、
    前記エッチング停止層を第２速度でエッチングするステップと、
    前記窒化ガリウム材料領域の前記Ｎ面上に機構を形成するステップと
    からなる、方法において、前記第１速度が前記第２速度の５０倍より大きいことを特徴とする、方法。
  17. 前記犠牲部分のエッチングが前記窒化ガリウム材料領域のＮ面を露出する、請求項１６に記載の方法。
  18. 前記窒化ガリウム材料領域の一部は、チャネル層である、請求項１６に記載の方法。
  19. 前記犠牲部分が窒化ガリウム材料からなり、前記エッチング停止層が窒化ガリウム材料からなり、前記エッチング停止層の前記窒化ガリウム材料におけるアルミニウム濃度が前記犠牲部分の前記窒化ガリウム材料におけるアルミニウム濃度より大きい、請求項１６に記載の方法。
  20. 前記第１速度が前記第２速度の１００倍より大きい、請求項１６に記載の方法。
JP2011507456A 2008-04-29 2009-04-29 窒化ガリウム材料加工及びその関連するデバイス構造体 Expired - Fee Related JP5567553B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4894008P 2008-04-29 2008-04-29
US61/048,940 2008-04-29
US12/143,727 2008-06-20
US12/143,727 US8343824B2 (en) 2008-04-29 2008-06-20 Gallium nitride material processing and related device structures
PCT/US2009/002663 WO2009134408A1 (en) 2008-04-29 2009-04-29 Gallium nitride material processing and related device structures

Publications (2)

Publication Number Publication Date
JP2011519181A JP2011519181A (ja) 2011-06-30
JP5567553B2 true JP5567553B2 (ja) 2014-08-06

Family

ID=41214175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011507456A Expired - Fee Related JP5567553B2 (ja) 2008-04-29 2009-04-29 窒化ガリウム材料加工及びその関連するデバイス構造体

Country Status (4)

Country Link
US (1) US8343824B2 (ja)
EP (1) EP2272109A4 (ja)
JP (1) JP5567553B2 (ja)
WO (1) WO2009134408A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9064947B2 (en) * 2009-08-04 2015-06-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
KR20120027988A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US9231053B2 (en) * 2013-06-25 2016-01-05 Honeywell International Inc. Light emitting diodes having zinc oxide fibers over silicon substrates
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
CN106415846B (zh) * 2014-06-13 2021-06-29 英特尔公司 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
US9419081B2 (en) 2014-08-21 2016-08-16 Honeywell International Inc. Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
TWI705480B (zh) * 2016-01-20 2020-09-21 麻省理工學院 於載體基板上製造裝置的方法及載體基板上的裝置
US20170207365A1 (en) * 2016-01-20 2017-07-20 Google Inc. Layered active region light emitting diode
US9771261B1 (en) * 2016-03-17 2017-09-26 Texas Instruments Incorporated Selective patterning of an integrated fluxgate device
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
JP6957982B2 (ja) * 2017-05-29 2021-11-02 三菱電機株式会社 半導体装置及びその製造方法
JP6763347B2 (ja) * 2017-06-07 2020-09-30 株式会社Sumco 窒化物半導体基板の製造方法および窒化物半導体基板
JP6360239B2 (ja) * 2017-07-24 2018-07-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN111919281B (zh) * 2018-02-12 2024-04-02 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
JP7092051B2 (ja) * 2019-01-18 2022-06-28 日本電信電話株式会社 電界効果トランジスタの作製方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
US4843440A (en) * 1981-12-04 1989-06-27 United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Microwave field effect transistor
JPH0492419A (ja) * 1990-08-07 1992-03-25 Fujitsu Ltd 半導体のドライエッチング方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
JP2795226B2 (ja) * 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
US6377596B1 (en) * 1995-09-18 2002-04-23 Hitachi, Ltd. Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5903017A (en) * 1996-02-26 1999-05-11 Kabushiki Kaisha Toshiba Compound semiconductor device formed of nitrogen-containing gallium compound such as GaN, AlGaN or InGaN
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JPH10209112A (ja) * 1997-01-27 1998-08-07 Tera Tec:Kk エッチング方法および装置
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
EP0942459B1 (en) * 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6180270B1 (en) * 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6329063B2 (en) * 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
EP1039555A1 (en) * 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US7687888B2 (en) * 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6645840B2 (en) * 2000-10-19 2003-11-11 Texas Instruments Incorporated Multi-layered polysilicon process
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US20030064521A1 (en) * 2001-09-28 2003-04-03 Zhijian Lu Method for ending point detection during etching process
US6841409B2 (en) * 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP4342853B2 (ja) * 2003-07-01 2009-10-14 独立行政法人科学技術振興機構 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置
JP4689153B2 (ja) * 2003-07-18 2011-05-25 株式会社リコー 積層基体および半導体デバイス
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
WO2005064666A1 (en) * 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
JP4916434B2 (ja) * 2005-03-16 2012-04-11 パナソニック株式会社 窒化物半導体装置及びその製造方法
US7948011B2 (en) 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7501299B2 (en) * 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
US7518216B2 (en) * 2006-03-20 2009-04-14 Sumitomo Electric Industries, Ltd. Gallium nitride baseplate, epitaxial substrate, and method of forming gallium nitride
US7755172B2 (en) * 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
DE102006035668B4 (de) * 2006-07-31 2014-02-20 Globalfoundries Inc. Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten
US20090085065A1 (en) * 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices

Also Published As

Publication number Publication date
US20090267188A1 (en) 2009-10-29
EP2272109A1 (en) 2011-01-12
EP2272109A4 (en) 2014-06-18
WO2009134408A1 (en) 2009-11-05
US8343824B2 (en) 2013-01-01
JP2011519181A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5567553B2 (ja) 窒化ガリウム材料加工及びその関連するデバイス構造体
US11735460B2 (en) Integrated circuit devices with an engineered substrate
JP4792558B2 (ja) バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
US7023010B2 (en) Si/C superlattice useful for semiconductor devices
JP4339657B2 (ja) 半導体装置及びその製造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
US11164743B2 (en) Systems and method for integrated devices on an engineered substrate
TW201342574A (zh) 鑽石半導體系統及其方法
US8026581B2 (en) Gallium nitride material devices including diamond regions and methods associated with the same
TW201413783A (zh) 碳化矽紋層
CN111863957A (zh) 一种常闭型高电子迁移率晶体管及其制造方法
JPH04257232A (ja) パワートランジスタおよびその製造法
US20230395376A1 (en) Semiconductor substrates and methods of producing the same
TW202317821A (zh) 半導體元件及半導體元件之製造方法
CN111863958A (zh) 一种常开型高电子迁移率晶体管结构及其制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130527

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R150 Certificate of patent or registration of utility model

Ref document number: 5567553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees