JP5529214B2 - 試験装置用の電源装置およびそれを用いた試験装置 - Google Patents

Description

本発明は、デバイスに電源電圧もしくは電源電流を供給する電源装置に関する。

試験装置は、被試験デバイス（ＤＵＴ）に電源電圧もしくは電源電流を供給する電源装置を備える。図１は、本発明者らが検討した電源装置を模式的に示すブロック図である。電源装置１１００は、電源出力部１０２６と、電源出力部１０２６を制御する周波数制御コントローラ（以下、コントローラという）１０２４を備える。たとえば電源出力部１０２６は、オペアンプ（バッファ）、ＤＣ／ＤＣコンバータやリニアレギュレータ、あるいは定電流源であり、ＤＵＴ１に供給すべき電源電圧もしくは電源電流（電源信号Ｓ_ＰＳ）を生成する。

電源装置１１００は、ＤＵＴ１に供給される電源信号Ｓ_ＰＳの電圧値Ｖ_ＤＤを一定に保つ電圧供給（ＶＳ）モードと、電源信号の電流量Ｉ_ＤＤを一定に保つ電流供給（ＩＳ）モードと、が切りかえ可能に構成される。
コントローラ１０２４は、フィードバックされた観測値（制御対象）と所定の参照値（基準値）の差分値がゼロとなるように、制御値を出力する。観測値としては、ＤＵＴ１に供給される電源電圧Ｖ_ＤＤや電源電流Ｉ_ＤＤなどに応じたフィードバック信号Ｖ_Ｍが例示される。

電流供給モードあるいは電圧供給モードにおいて、電流量Ｉ_ＤＤを検出するため、検出抵抗Ｒｓおよびセンスアンプ１０２８が設けられる。検出抵抗Ｒｓは、電源信号Ｓ_ＰＳの経路上に設けられ、その両端間には、電流Ｉ_ＤＤに比例した電圧降下（検出電圧Ｖｓ）が生ずる。センスアンプ１０２８は、検出電圧Ｖｓを増幅し、観測値Ｖ_Ｍ＿Ｉを生成する。

セレクタ１０３０は、電圧供給モードにおいて、電圧Ｖ_ＤＤの観測値Ｖ_Ｍ＿Ｖを選択し、電流供給モードにおいて、電流Ｉ_ＤＤの観測値Ｖ_Ｍ＿Ｉを選択する。

たとえば図１に減算器のシンボルで示される回路要素１０２２は、誤差増幅器（演算増幅器）であり、観測値と基準値の誤差を増幅する。アナログのコントローラ１０２４は、誤差がゼロとなるように制御値を生成する。電源出力部１０２６の状態は、制御値に応じてフィードバック制御され、その結果、制御対象である電源電圧Ｖ_ＤＤあるいは電源電流Ｉ_ＤＤが目標値に安定化される。

セレクタ１０３２は、２つの観測値Ｖ_Ｍ＿Ｉ、Ｖ_Ｍ＿Ｖを受け、電圧供給モードにおいて観測値Ｖ_Ｍ＿Ｉを、電流供給モードにおいて観測値Ｖ_Ｍ＿Ｖを選択する。Ａ／Ｄコンバータ１０３４は、セレクタ１０３２により選択された観測値をデジタル値に変換する。Ａ／Ｄコンバータ１０３４は、電圧供給モードにおいて電流計として機能し、電流供給モードにおいて電圧計として機能する。

特開平７−３１１２２３号公報 特開２００１−４１９９７号公報

検出抵抗Ｒｓは、可変抵抗で構成され、電源電流Ｉ_ＤＤのレンジに応じて、その抵抗値が切りかえ可能となっている。
ここで、検出抵抗Ｒｓの抵抗値が切りかえられると、検出抵抗Ｒｓの両端間の電圧が急激に変化することとなり、ＤＵＴ１に供給される電圧Ｖ_ＤＤにスパイク状のノイズ（グリッジという）が重畳されることになる。

特に電圧供給モードにおいて、電流測定レンジを変更するために、検出抵抗Ｒｓの抵抗値を切りかえると、ＤＵＴ１に供給される電圧Ｖ_ＤＤが過電圧もしくは低電圧状態となり、ＤＵＴ１の信頼性を損ねたり、誤動作の要因となる。また、グリッジが発生した後、電圧Ｖ_ＤＤが設定値にセトリングするまで待機時間を設ける必要があるため、試験時間が長くなる。

電圧供給モードにおけるグリッジを防止するためには、電流レンジの切りかえに際して、電源装置１１００による電圧供給を一旦停止し、検出抵抗Ｒｓの抵抗値を変更し、電源装置１１００による電圧供給を再開するというアプローチをとる必要がある。しかしながらこのアプローチでも、電源装置１１００のオン、オフのシーケンス制御によって、試験時間が長くなる。

電流供給モードでは、電流の供給中に検出抵抗Ｒｓの抵抗値を切りかえることは、フィードバックが不連続となるため原理的に困難である。したがって電流供給モードにおいて電流Ｉ_ＤＤの設定値を切りかえる際には、やはり電源装置１１００のオン、オフのシーケンス制御が必要となり、試験時間が長くなる。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、検出抵抗の抵抗値の変更時に、グリッジを抑制可能な電源装置の提供にある。

本発明のある態様は、電源ラインを介してデバイスの電源端子に安定化された電源電圧を供給する電源装置に関する。電源装置は、電源電圧の目標レベルを示す電圧目標値を生成するメイン目標値設定部と、デバイスの電源端子に供給される電源電圧に応じたアナログ電圧観測値をフィードバックラインを介して受け、アナログ電圧観測値をアナログ／デジタル変換してデジタル電圧観測値を生成する電圧用Ａ／Ｄコンバータと、デジタル電圧観測値が、電圧目標値と一致するように調節されるメイン制御値をデジタル演算処理によって生成するデジタル演算部と、メイン制御値をデジタル／アナログ変換し、その結果得られるアナログの電源信号を、電源ラインを介してデバイスの電源端子に供給するメインＤ／Ａコンバータと、電源ラインの経路上に設けられ、その抵抗値が切りかえ可能なメイン検出抵抗と、メイン検出抵抗の両端間の電圧にもとづき、電源ラインに流れる電源電流の電流量を示すアナログメイン電流観測値を生成するメインセンスアンプと、アナログメイン電流観測値をアナログ／デジタル変換してデジタルメイン電流観測値を生成するメイン電流用Ａ／Ｄコンバータと、前記メイン検出抵抗の抵抗値を切りかえるときに、電源ラインとは別のサブ経路から、デバイスの電源端子に補助電流を供給する補助電流源と、を備える。

この態様によると、メイン検出抵抗の抵抗値の切りかえ時に、それまで電源ラインに流れていた電流を、補助電流源から供給することで、電源ラインに流れる電流をゼロとすることができる。そして電源ラインに流れる電流がゼロの状態で、抵抗値を切りかえることにより、グリッジを抑制できる。

通常状態において補助電流はゼロであってもよい。電源装置は、メイン検出抵抗の抵抗値の切りかえの際に、以下の処理を実行してもよい。
１． メイン検出抵抗の抵抗値の切りかえに先立ち、メイン検出抵抗に流れる電流量を取得する。
２． 補助電流源が、取得された電流量の補助電流を生成する。
３． メイン検出抵抗の抵抗値を切りかえる。
４． 補助電流源が、補助電流をゼロに戻す。

補助電流源は、検出抵抗に流れる電流量を取得するとき、デジタルメイン電流観測値を参照してもよい。

補助電流源は、補助電流が流れるサブ経路上に設けられたサブ検出抵抗と、サブ検出抵抗の両端間の電圧にもとづき、補助電流の電流量を示すアナログサブ電流観測値を生成するサブセンスアンプと、アナログサブ電流観測値をアナログ／デジタル変換してデジタルサブ電流観測値を生成するサブ電流用Ａ／Ｄコンバータと、サブ検出抵抗の一端に印加すべき電圧のレベルを示すサブ制御値を生成する電流制御部と、サブ制御値をデジタル／アナログ変換し、その結果得られる信号を、サブ検出抵抗の一端に印加するサブＤ／Ａコンバータと、を含んでもよい。

電流制御部は、補助電流の目標量を示すサブ目標値を生成するサブ目標値設定部と、デジタルサブ電流観測値がサブ目標値と一致するよう、サブ制御値をデジタル演算処理によって生成するサブデジタル演算部と、を含んでもよい。

メイン検出抵抗の抵抗値の切りかえの際に、以下の処理を実行してもよい。
１． サブ目標値設定部が、デジタルメイン電流観測値をホールドする。
２． サブ目標値設定部が、サブ目標値をゼロからホールドしたデジタルメイン電流観測値に変化させる。
３． メイン検出抵抗の抵抗値を切りかえる。
４． サブ目標値設定部が、サブ目標値をホールドしたデジタルメイン電流観測値からゼロに変化させる。

サブ経路は通常状態において遮断されてもよい。サブ経路は、補助電流源による補助電流の生成開始に先立ち、電流制御部がデジタル電圧観測値と等しいサブ制御値を出力した状態で導通状態に切りかえられてもよい。

サブ検出抵抗は、その抵抗値が切りかえ可能な可変抵抗であってもよい。メイン検出抵抗の抵抗値の切りかえの際に、サブ検出抵抗の抵抗値は、メイン検出抵抗の切りかえ前後の２つの抵抗値のうち大きい方に設定されてもよい。

メイン検出抵抗とサブ検出抵抗は、同じ回路トポロジーを有してもよい。メイン検出抵抗がＭ値（Ｍは整数）で切りかえ可能に構成され、サブ検出抵抗がＭ−１値で切りかえ可能に構成されてもよい。

本発明の別の態様は、電源ラインを介してデバイスの電源端子に安定化された電源電流を供給する電源装置に関する。電源装置は、電源電流の目標量を示す電流目標値を生成するメイン目標値設定部と、電源ラインの経路上に設けられ、その抵抗値が切りかえ可能なメイン検出抵抗と、メイン検出抵抗の両端間の電圧にもとづき、電源ラインに流れる電源電流の電流量を示すアナログメイン電流観測値を生成するメインセンスアンプと、アナログメイン電流観測値をアナログ／デジタル変換してデジタルメイン電流観測値を生成するメイン電流用Ａ／Ｄコンバータと、デジタルメイン電流観測値が電流目標値と一致するように調節されるメイン制御値をデジタル演算処理によって生成するデジタル演算部と、メイン制御値をデジタル／アナログ変換し、その結果得られるアナログの電源信号を、電源ラインを介してデバイスの電源端子に供給するメインＤ／Ａコンバータと、デバイスの電源端子に供給される電源電圧に応じたアナログ電圧観測値をフィードバックラインを介して受け、アナログ電圧観測値をアナログ／デジタル変換してデジタル電圧観測値を生成する電圧用Ａ／Ｄコンバータと、メイン検出抵抗の抵抗値を切りかえるときに、電源ラインとは別のサブ経路から、デバイスの電源端子に補助電流を供給する補助電流源と、を備える。

この態様によると、メイン検出抵抗の抵抗値の切りかえ時に、それまで電源ラインに流れていた電流を、補助電流源から供給することで、電源ラインに流れる電流をゼロとすることができる。そして電源ラインに流れる電流がゼロの状態で、抵抗値を切りかえることにより、グリッジを抑制できる。

通常状態において補助電流はゼロであってもよい。電源装置は、メイン検出抵抗の抵抗値の切りかえの際に、以下の処理を実行してもよい。
１． 電源電流と補助電流の合計量を、電源電流の通常状態における目標量に保ちながら、補助電流源が補助電流の電流量をゼロから電源電流の通常状態における目標量まで増加させるとともに、メイン目標値設定部が電流目標値を通常状態の値からゼロまで低下させる。
２． メイン検出抵抗の抵抗値を切りかえる。
３． 電源電流と補助電流の合計量を電源電流の通常状態における目標量に保ちながら、補助電流源が補助電流の電流量を電源電流の通常状態における目標量からゼロまで低下させるとともに、メイン目標値設定部が電流目標値をゼロから通常状態の値まで増大させる。

補助電流源は、補助電流が流れるサブ経路上に設けられたサブ検出抵抗と、サブ検出抵抗の両端間の電圧にもとづき、補助電流の電流量を示すアナログサブ電流観測値を生成するサブセンスアンプと、アナログサブ電流観測値をアナログ／デジタル変換してデジタルサブ電流観測値を生成するサブ電流用Ａ／Ｄコンバータと、サブ検出抵抗の一端に印加すべき電圧のレベルを示すサブ制御値を生成する電流制御部と、サブ制御値をデジタル／アナログ変換し、その結果得られる信号を、サブ検出抵抗の一端に印加するサブＤ／Ａコンバータと、を含んでもよい。

電流制御部は、補助電流の目標量を示すサブ目標値を生成するサブ目標値設定部と、デジタルサブ電流観測値がサブ目標値と一致するよう、サブ制御値をデジタル演算処理によって生成するサブデジタル演算部と、を含んでもよい。

メイン検出抵抗の抵抗値の切りかえの際に、以下の処理を実行してもよい。
１． 電流目標値とサブ目標値の合計を、電流目標値の通常状態の値に保ちながら、サブ目標値設定部が、サブ目標値をゼロから電流目標値の通常状態の値まで増大させるとともに、メイン目標値設定部が、電流目標値をその通常状態の値からゼロまで低下させる。
２． メイン検出抵抗の抵抗値を切りかえる。
３． 電流目標値とサブ目標値の合計を、電流目標値の通常状態の値に保ちながら、サブ目標値設定部が、サブ目標値を電流目標値の通常状態の値からゼロまで低下させるとともに、メイン目標値設定部が、電流目標値をゼロからその通常状態の値まで増大させる。

サブ経路は通常状態において遮断されてもよい。サブ経路は、補助電流源による補助電流の生成開始に先立ち、電流制御部がデジタル電圧観測値と等しいサブ制御値を出力した状態で導通状態に切りかえられてもよい。

サブ検出抵抗は、その抵抗値が切りかえ可能な可変抵抗であってもよい。メイン検出抵抗の抵抗値の切りかえの際に、サブ検出抵抗の抵抗値は、メイン検出抵抗の切りかえ前後の２つの抵抗値のうち大きい方に設定されてもよい。

メイン検出抵抗とサブ検出抵抗は、同じ回路トポロジーを有してもよい。メイン検出抵抗がＭ値（Ｍは整数）で切りかえ可能に構成され、サブ検出抵抗がＭ−１値で切りかえ可能に構成されてもよい。

本発明の別の態様は、試験装置に関する。試験装置は、被試験デバイスに対して電源信号を供給する上述の電源装置を備える。
この態様によると、電源電圧のグリッジを抑制しつつ、被試験デバイスの良否や不良箇所を判定できる。また、抵抗の切りかえのたびに、電源装置のオン、オフシーケンスを行う必要がないため、試験時間を短縮できる。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、検出抵抗の抵抗値の変更時に、電源電圧のグリッジを抑制できる。

本発明者らが検討した電源装置を模式的に示すブロック図である。 実施の形態に係る電源装置を備える試験装置示すブロック図である。 電圧供給モードにおける電源装置の動作を示す波形図である。 補助電流源の構成例を示す回路図である。 メイン検出抵抗、サブ検出抵抗の構成例を示す回路図である。 補助電流源の遮断、導通状態の切りかえを示すタイムチャートである。 変形例に係る補助電流源を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る電源装置１００を備える試験装置２示すブロック図である。試験装置２は、ＤＵＴ１に信号を与え、ＤＵＴ１からの信号を期待値と比較して、ＤＵＴ１の良否や不良箇所を判定する。

試験装置２は、ドライバＤＲ、コンパレータ（タイミングコンパレータ）ＣＰ、電源装置１００などを備える。ドライバＤＲは、ＤＵＴ１に対してテストパターン信号を出力する。このテストパターン信号は図示しないタイミング発生器ＴＧ、パターン発生器ＰＧおよび波形整形器ＦＣ（Format Controller）などによって生成され、ドライバＤＲに入力される。ＤＵＴ１が出力する信号は、コンパレータＣＰに入力される。コンパレータＣＰは、ＤＵＴ１からの信号を所定のしきい値と比較し、比較結果を適切なタイミングでラッチする。コンパレータＣＰの出力は、その期待値と比較される。以上が試験装置２の概要である。

電源装置１００は、ＤＵＴ１に対する電源信号Ｓ_ＰＳを生成し、電源ケーブル（電源ライン）４などを介して、ＤＵＴ１の電源端子Ｐ１へと供給する。
本実施の形態に係る電源装置１００は、ＤＵＴ１に供給される電源信号Ｓ_ＰＳの電圧値（電源電圧ともいう）Ｖ_ＤＤを一定に保つ電圧供給（ＶＳ）モードと、電源信号の電流量（電源電流ともいう）Ｉ_ＤＤを一定に保つ電流供給（ＩＳ）モードと、が切りかえ可能に構成される。

電源装置１００は、メイン目標値設定部１０、Ａ／Ｄコンバータ２０、デジタル演算部３０、メインＤ／Ａコンバータ４０、メインバッファアンプ４２、メイン検出抵抗Ｒｓ１、メインセンスアンプ４４、補助電流源６０、シーケンサ９０を備える。

シーケンサ９０は、電源装置１００の各ブロックの動作を制御する。

Ａ／Ｄコンバータ２０は、ＤＵＴ１の電源端子Ｐ１に供給される電源信号Ｓ_ＰＳに応じたアナログ観測値Ｖ_Ｍをフィードバックライン６を介して受け、それをアナログ／デジタル変換して、デジタル観測値Ｄ_Ｍを生成する。

より具体的には、Ａ／Ｄコンバータ２０は、メイン電流用Ａ／Ｄコンバータ２２および電圧用Ａ／Ｄコンバータ２４を含む。
電圧供給モードにおいて電圧用Ａ／Ｄコンバータ２４は、ＤＵＴ１に供給される電源電圧Ｖ_ＤＤを示すアナログ電圧観測値Ｖ_Ｍ＿Ｖをアナログ／デジタル変換し、デジタル電圧観測値Ｄ_Ｍ＿Ｖを生成する。アナログ電圧観測値Ｖ_Ｍ＿Ｖは、ＤＵＴ１に供給される電源電圧Ｖ_ＤＤそのものであってもよいし、電源電圧Ｖ_ＤＤを分圧により降圧した電圧であってもよい。

メイン検出抵抗Ｒｓ１、メインセンスアンプ４４、メイン電流用Ａ／Ｄコンバータ２２は、電流供給モードあるいは電圧供給モードにおいて、電源電流Ｉ_ＤＤの電流量を検出するために設けられる。
メイン検出抵抗Ｒｓ１は、電源ライン４の経路上に設けられ、その両端間には、電源電流Ｉ_ＤＤに比例した電圧降下Ｖｓ１が生ずる。メインセンスアンプ４４は、メイン検出抵抗Ｒｓ１の電圧降下Ｖｓ１を増幅し、アナログメイン電流観測値Ｖ_Ｍ＿Ｉを生成する。メイン検出抵抗Ｒｓ１は、電源電流Ｉ_ＤＤの電流レンジに応じて抵抗値が切りかえ可能な可変抵抗である。

メイン電流用Ａ／Ｄコンバータ２２は、ＤＵＴ１に供給される電源電流Ｉ_ＤＤを示すアナログメイン電流観測値Ｖ_Ｍ＿Ｉをアナログ／デジタル変換し、デジタルメイン電流観測値Ｄ_Ｍ＿Ｉを生成する。

メイン目標値設定部１０は、電源信号Ｓ_ＰＳの目標値を示すメイン目標値Ｄ_ＲＥＦを生成する。より具体的には、メイン目標値設定部１０は、電圧供給モードにおいて、電源電圧Ｖ_ＤＤの目標レベルを示す電圧目標値Ｄ_{ＲＥＦ＿Ｖ}を生成し、電流供給モードにおいて、電源電流Ｉ_ＤＤの目標量を示す電流目標値Ｄ_{ＲＥＦ＿Ｉ}を生成する。

デジタル演算部３０は、デジタル演算処理によってデジタルのメイン制御値Ｄ_ＯＵＴを生成する。メイン制御値Ｄ_ＯＵＴは、Ａ／Ｄコンバータ２０からのデジタル観測値Ｄ_Ｍがメイン目標値設定部１０からの目標値Ｄ_ＲＥＦと一致するように調節される。たとえばデジタル演算部３０は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）またはＦＰＧＡ（Field Programmable Gate Array）などで構成することができる。

デジタル演算部３０は、デジタル観測値Ｄ_Ｍと目標値Ｄ_ＲＥＦの差分（誤差）にもとづき、ＰＩＤ（比例、積分、微分）制御を行ってもよい。デジタル演算部３０は、ＰＩＤ制御に代えて、Ｐ制御、ＰＩ制御、ＰＤ制御のいずれかを行ってもよい。

より具体的には、デジタル演算部３０は、減算器３２、コントローラ３４、セレクタ３６を含む。
セレクタ３６は、電圧供給モードにおいて、デジタル電圧観測値Ｄ_Ｍ＿Ｖを選択し、電流供給モードにおいて、デジタル電流観測値Ｄ_Ｍ＿Ｉを選択する。

減算器３２は、セレクタ３６により選択されたデジタル観測値Ｄ_Ｍと、目標値Ｄ_ＲＥＦの誤差を示す誤差信号Ｓ_ＥＲＲ生成する。コントローラ３４は、誤差信号Ｓ_ＥＲＲにもとづき、（１）比例（Ｐ）制御、（２）比例・積分（ＰＩ）制御、（３）比例・積分・微分（ＰＩＤ）制御のいずれかにより、メイン制御値Ｄ_ＯＵＴを生成する。

メインＤ／Ａコンバータ４０は、メイン制御値Ｄ_ＯＵＴをデジタル／アナログ変換し、その結果得られるアナログ電圧Ｖ_ＯＵＴを電源信号Ｓ_ＰＳとして、電源ライン４を介して被試験デバイス１の電源端子Ｐ１に供給する。メインＤ／Ａコンバータ４０の後段には、出力インピーダンスが低いメインバッファアンプ４２が設けられる。

補助電流源６０は、電源ライン４とは別のサブ経路８から、ＤＵＴ１の電源端子に、補助電流Ｉ_ＳＵＢを供給する。

以上が電源装置１００の基本構成である。続いてその動作を説明する。

電源装置１００は、メイン検出抵抗Ｒｓ１の抵抗値の切りかえに際して、電圧供給モードと電流供給モードで、動作が異なる。以下、それぞれのモードの動作を説明する。

（１） 電圧供給モード
図３は、電圧供給モードにおける電源装置１００の動作を示す波形図である。
通常状態において、電源電圧Ｖ_ＤＤは、電圧目標値Ｄ_{ＲＥＦ＿Ｖ}に応じたレベルに安定化されている。このとき電源ライン４には、ある大きさの電源電流Ｉ_ＤＤが流れており、補助電流源６０が生成する補助電流Ｉ_ＳＵＢはゼロである。

メイン検出抵抗Ｒｓ１の抵抗値の切りかえに先立ち、時刻ｔ１に電源ライン４に流れる電流量Ｉ_ＤＤが測定される。上述したように、メイン電流用Ａ／Ｄコンバータ２２が生成するデジタルメイン電流観測値Ｄ_Ｍ＿Ｉが、電源電流Ｉ_ＤＤの量Ｉｘを示す。

続いて、時刻ｔ２に、補助電流源６０が、時刻ｔ１で測定された電流量Ｉｘの補助電流Ｉ_ＳＵＢの生成を開始する。補助電流Ｉ_ＳＵＢは有限の傾きで増大し、時刻ｔ３に電流量Ｉｘに達する。

この間、デジタル演算部３０、メインＤ／Ａコンバータ４０、メインバッファアンプ４２、電源ライン４、フィードバックライン６＿Ｖ、電圧用Ａ／Ｄコンバータ２４を含むループによって、電源電圧Ｖ_ＤＤは目標電圧レベルと一致するようにフィードバックにより安定化されている。このとき、負荷であるＤＵＴ１のインピーダンスＺ_ＤＵＴが一定のとき、サブ電流Ｉ_ＳＵＢが増大すると、電源ライン４に流れる電源電流Ｉ_ＤＤは自動的にゼロに低下していく。

補助電流Ｉ_ＳＵＢが安定化し、メイン検出抵抗Ｒｓ１に流れる電流がゼロになった後、時刻ｔ４にメイン検出抵抗Ｒｓ１の抵抗値を切りかえる。

そしてメイン検出抵抗Ｒｓ１の抵抗値の切りかえ完了後の時刻ｔ５に、補助電流源６０が補助電流Ｉ_ＳＵＢをゼロに戻し始める。やがて時刻ｔ６に補助電流Ｉ_ＳＵＢがゼロとなり、通常状態に戻る。

このように、メイン検出抵抗Ｒｓ１の抵抗値の切りかえ時に、それまで電源ライン４に流れていた電流を、補助電流源６０から供給する。これにより、電源ライン４に流れる電流Ｉ_ＤＤをゼロとすることができる。そして電源ライン４に流れる電流がゼロの状態で、メイン検出抵抗Ｒｓ１の抵抗値を切りかえることにより、グリッジを抑制できる。

また、抵抗の切りかえのたびに、電源装置のオン、オフシーケンスを行う必要がないため、試験時間を短縮できる。

（２） 電流供給モード
電流供給モードにおける電源装置１００の動作も、図３を参照して説明する。
通常状態において、電源ライン４に流れる電源電流Ｉ_ＤＤは、電流目標値Ｄ_{ＲＥＦ＿Ｉ}に応じた量Ｉｘに安定化されている。このとき補助電流源６０が生成する補助電流Ｉ_ＳＵＢはゼロである。

時刻ｔ２〜ｔ３の間、電源電流Ｉ_ＤＤと補助電流Ｉ_ＳＵＢの合計量を、電源電流Ｉ_ＤＤの通常状態における目標量Ｉｘに保ちながら、補助電流源６０は、補助電流Ｉ_ＳＵＢの電流量をゼロから電源電流Ｉ_ＤＤの通常状態における目標量Ｉｘまで増加させる。
この間、メイン目標値設定部１０は、電流目標値Ｄ_{ＲＥＦ＿Ｉ}を、通常状態の値からゼロまで低下させる。電源電流Ｉ_ＤＤは、デジタル演算部３０によるフィードバック制御により、通常状態の目標量Ｉｘからゼロに向かって低下していく。

補助電流Ｉ_ＳＵＢが安定化し、メイン検出抵抗Ｒｓ１に流れる電流がゼロになった後、時刻ｔ４にメイン検出抵抗Ｒｓ１の抵抗値を切りかえる。

そしてメイン検出抵抗Ｒｓ１の抵抗値の切りかえ完了後の時刻ｔ５〜ｔ６に、電源電流Ｉ_ＤＤと補助電流Ｉ_ＳＵＢの合計量を、電源電流Ｉ_ＤＤの通常状態の目標量Ｉｘに保ちながら、補助電流源６０は、補助電流Ｉ_ＳＵＢの電流量を電源電流Ｉ_ＤＤの通常状態における目標量Ｉｘからゼロまで低下させる。この間、メイン目標値設定部１０は、電流目標値Ｄ_{ＲＥＦ＿Ｉ}を、ゼロから通常状態の値まで増大させる。電源電流Ｉ_ＤＤは、デジタル演算部３０によるフィードバック制御により、ゼロから通常状態の目標量Ｉｘに向かって増大していく。

このように、電流供給モードにおいても、メイン検出抵抗Ｒｓ１の抵抗値の切りかえ時に、それまで電源ライン４に流れていた電流を、補助電流源６０から供給する。これにより、電源ライン４に流れる電流Ｉ_ＤＤをゼロとすることができる。そして電源ライン４に流れる電流がゼロの状態で、メイン検出抵抗Ｒｓ１の抵抗値を切りかえることにより、グリッジを抑制できる。

また、抵抗の切りかえのたびに、電源装置のオン、オフシーケンスを行う必要がないため、試験時間を短縮できる。

続いて、補助電流源６０の具体的な構成例を説明する。
図４は、補助電流源６０の構成例を示す回路図である。
補助電流源６０は、デジタル演算部３０、メインＤ／Ａコンバータ４０、メインバッファアンプ４２、メインセンスアンプ４４、メイン電流用Ａ／Ｄコンバータ２２を含むメインのフィードバックループと同様に構成される。具体的には補助電流源６０は、サブ検出抵抗Ｒｓ２、サブセンスアンプ６２、サブ電流用Ａ／Ｄコンバータ６４、サブＤ／Ａコンバータ６６、サブバッファアンプ６８、電流制御部７０を備える。

サブ検出抵抗Ｒｓ２は、サブ経路８上に設けられ、その両端間には、補助電流Ｉ_ＳＵＢに比例した電圧降下Ｖｓ２が生ずる。サブ目標値設定部７２は、サブ検出抵抗Ｒｓ２の電圧降下Ｖｓ２を増幅し、補助電流Ｉ_ＳＵＢの電流量を示すアナログサブ電流観測値Ｖ_{Ｍ＿ＩＳＵＢ}を生成する。サブ検出抵抗Ｒｓ２は、メイン検出抵抗Ｒｓ１と同様に、抵抗値が切りかえ可能な可変抵抗である。

電源電圧Ｖ_ＤＤあるいは電源電流Ｉ_ＤＤを高精度で目標値に近づけるために、メインＤ／Ａコンバータ４０には高い分解能が必要とされる。これに対して補助電流Ｉ_ＳＵＢは、グリッジを低減することを目的として生成されるものであり、ＤＵＴ１の動作には直接関係しないため、補助電流Ｉ_ＳＵＢにはそれほど高い精度は必要とされない。したがってサブＤ／Ａコンバータ６６の分解能は、メインＤ／Ａコンバータ４０の分解能よりも低くてよい。具体的には、サブＤ／Ａコンバータ６６の分解能は、メインＤ／Ａコンバータ４０のそれの１／１０程度としてもよい。この場合、サブＤ／Ａコンバータ６６は小さな面積で構成することができ、それが回路面積全体に与えるインパクトはそれほど大きくない。

サブ電流用Ａ／Ｄコンバータ６４は、アナログサブ電流観測値Ｖ_{Ｍ＿ＩＳＵＢ}をアナログ／デジタル変換してデジタルサブ電流観測値Ｖ_{Ｍ＿ＩＳＵＢ}を生成する。電流制御部７０は、サブ検出抵抗Ｒｓ２の一端に印加すべき電圧Ｖ_ＳＵＢのレベルを示すサブ制御値Ｄ_ＳＵＢを生成する。サブＤ／Ａコンバータ６６は、サブ制御値Ｄ_ＳＵＢをデジタル／アナログ変換し、その結果得られる信号Ｖ_ＳＵＢを、サブ検出抵抗Ｒｓ２の一端に印加する。サブＤ／Ａコンバータ６６の後段には、出力インピーダンスが低いバッファアンプ６８が設けられる。

電流制御部７０は、サブ目標値設定部７２、サブデジタル演算部７４、セレクタ８０を備える。
サブ目標値設定部７２は、補助電流Ｉ_ＳＵＢの目標量を示すサブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}を生成する。サブデジタル演算部７４は、デジタルサブ電流観測値Ｄ_{Ｍ＿ＩＳＵＭ}がサブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}と一致するよう、サブ制御値Ｄ_ＳＵＢをデジタル演算処理によって生成する。サブデジタル演算部７４は、減算器７６およびコントローラ７８を含み、デジタル演算部３０と同様に構成される。コントローラ３４およびコントローラ７８の各係数、パラメータは、それぞれ同じであってもよいし、個別に最適化されてもよい。セレクタ８０は、サブデジタル演算部７４の出力と、電圧用Ａ／Ｄコンバータ２４からのデジタル電圧観測値Ｄ_Ｍ＿Ｖを受け、一方を選択する。具体的には、後述するトラッキング制御信号Ｓ２がアサートされる期間、デジタル電圧観測値Ｄ_Ｍ＿Ｖを選択する。

図５は、メイン検出抵抗Ｒｓ１、サブ検出抵抗Ｒｓ２の構成例を示す回路図である。
メイン検出抵抗Ｒｓ１は、Ｍ個の抵抗値が選択可能であり、抵抗ＲＭ_１〜ＲＭ_Ｍ、スイッチＦＳＷ_１〜ＦＳＷ_Ｍ、スイッチＳＳＷ_１〜ＳＳＷ_Ｍを含む。サブ検出抵抗Ｒｓ２は、メイン検出抵抗Ｒｓ１と同じ回路トポロジーを有する。

本実施の形態において、メイン検出抵抗Ｒｓ１の抵抗値の切りかえの際に、サブ検出抵抗Ｒｓ２の抵抗値は、メイン検出抵抗Ｒｓ１の切りかえ前後の２つの抵抗値のうち大きい方に設定される。したがってサブ検出抵抗Ｒｓ２は、メイン検出抵抗Ｒｓ１の抵抗値のうち、最も小さいひとつが省略されており、選択可能な抵抗値の数がＭ−１個となっている。これにより、ひとつの抵抗ＲＭ_Ｍと、スイッチＦＳＷ_Ｍ、ＳＳＷ_Ｍが不要となるため、回路面積を小さくできる。

以上が補助電流源６０の構成例である。続いて図４の補助電流源６０の動作を説明する。

補助電流源６０を含むサブ経路８は、導通、遮断が切りかえ可能に構成される。具体的には、サブ検出抵抗Ｒｓ２のスイッチＦＳＷ_１〜ＦＳＷ_Ｍ−１がすべてオフのとき遮断状態、少なくともひとつがオンのとき導通状態となる。サブ経路８は、通常状態において遮断されている。

図６は、補助電流源６０の遮断、導通状態の切りかえを示すタイムチャートである。時刻ｔ１に、メイン検出抵抗Ｒｓ１の抵抗値の切りかえを指示する信号Ｓ１がアサート（ハイレベル）される。

これを受けてシーケンサ９０は、補助電流源６０による補助電流Ｉ_ＳＵＢの生成開始に先立ち、トラッキング制御信号Ｓ２をアサートする。トラッキング制御信号Ｓ２がアサートされる期間、電流制御部７０は、デジタル電圧観測値Ｄ_Ｍ＿Ｖと等しいサブ制御値Ｄ_ＳＵＢを出力する。これをトラッキング制御という。トラッキング制御により、サブ検出抵抗Ｒｓ２の一端に印加される電圧Ｖ_ＳＵＢと、その他端の電圧Ｖ_ＤＤが等しくなる。

この状態で、サブ経路８（図６のＳＵＢ ＰＡＴＨ）は、遮断状態から導通状態に切りかえられる。具体的には、サブ検出抵抗Ｒｓ２の複数のスイッチＦＳＷ_１〜ＦＳＷ_Ｍ−１のうち、選択すべき抵抗値に応じたひとつがオンする。このときサブ検出抵抗Ｒｓ２の両端間の電位差はゼロであるため、過渡的な電圧変動や電流変動を抑制しつつ、サブ経路８を導通状態に切りかえることができる。

サブ経路８が導通状態となると、トラッキング制御信号Ｓ２がネゲート（ローレベル）される。

続いて、図３に示したシーケンスにもとづいて、補正電流Ｉ_ＳＵＢおよび電源電流Ｉ_ＤＤを変化させ、メイン検出抵抗Ｒｓ１の抵抗値を切りかえる。

そしてシーケンサ９０は、再びトラッキング制御信号Ｓ２をアサートし、トラッキング制御が行われ、サブ検出抵抗Ｒｓ２の両端の電圧が等しくなる。この状態で、サブ経路８（図６のＳＵＢ ＰＡＴＨ）は、導通状態から遮断状態に切りかえられる。具体的には、サブ検出抵抗Ｒｓ２の複数のスイッチＦＳＷ_１〜ＦＳＷ_Ｍ−１がすべてオフする。このときサブ検出抵抗Ｒｓ２の両端間の電位差はゼロであるため、過渡的な電圧変動や電流変動を抑制しつつ、サブ経路８を遮断状態に切りかえることができる。

なお、サブ経路８を導通状態から遮断状態に切りかえるタイミングにおいて、補助電流Ｉ_ＳＵＢはゼロであるから、トラッキング制御を行わなくても両端間の電位差はゼロである。したがって、抵抗値の切りかえ後のトラッキング制御は省略してもよい。

続いて、図４の補助電流源６０の動作を、電圧供給モードと電流供給モードそれぞれについて説明する。

（１） 電圧供給モード
補助電流源６０は、メイン検出抵抗Ｒｓ１の抵抗値の切りかえの際に、以下の処理を実行する。
１． サブ目標値設定部７２が、デジタルメイン電流観測値Ｄ_Ｍ＿Ｉをホールドする。
この際、サブ目標値設定部７２は、デジタルメイン電流観測値Ｄ_Ｍ＿Ｉを複数回にわたりサンプリングし、それらを平均した値を、ホールドしてもよい。

２． サブ目標値設定部７２が、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}をゼロからホールドしたデジタルメイン電流観測値Ｄ_Ｍ＿Ｉに変化させる。これにより、補助電流Ｉ_ＳＵＢが、ゼロから電流Ｉｘに向かって増大する。

３． メイン検出抵抗の抵抗値を切りかえる。
４． サブ目標値設定部７２が、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}をホールドしたデジタルメイン電流観測値Ｄ_Ｍ＿Ｉからゼロに変化させる。これにより、補助電流Ｉ_ＳＵＢが、電流Ｉｘからゼロに向かって減少する。

（２） 電流供給モード
補助電流源６０は、メイン検出抵抗Ｒｓ１の抵抗値の切りかえの際に、以下の処理を実行する。通常状態における電流目標値Ｄ_{ＲＥＦ＿Ｉ}の値を、Ｄ_{ＲＥＦ＿ＮＯＲＭ}とする。
１． サブ目標値設定部７２が、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}をゼロから電流目標値Ｄ_{ＲＥＦ＿Ｉ}の通常状態の値Ｄ_{ＲＥＦ＿ＮＯＲＭ}まで増大させる。
このとき、メイン目標値設定部１０は、関係式（１）を維持しつつ、電流目標値Ｄ_{ＲＥＦ＿Ｉ}をその通常状態の値Ｄ_{ＲＥＦ＿ＮＯＲＭ}からゼロまで低下させる。
Ｄ_{ＲＥＦ＿Ｉ}＝Ｄ_{ＲＥＦ＿ＮＯＲＭ}−Ｄ_{ＲＥＦ＿ＳＵＢ} …（１）

２． メイン検出抵抗Ｒｓ１の抵抗値を切りかえる。
３． サブ目標値設定部７２が、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}を値Ｄ_{ＲＥＦ＿ＮＯＲＭ}からゼロまで低下させる。このときメイン目標値設定部１０は、関係式（１）を維持しつつ、電流目標値Ｄ_{ＲＥＦ＿Ｉ}をゼロからその通常状態の値Ｄ_{ＲＥＦ＿ＮＯＲＭ}まで増大させる。

以上が図４の補助電流源６０の動作である。図４の補助電流源６０によれば、電圧供給モード、電流供給モードそれぞれにおいて、適切な補助電流源６０を生成できる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

（第１の変形例）
電圧供給モードあるいは電流供給モードにおいて、補助電流源６０が補助電流Ｉ_ＳＵＢの電流量を変化させるとき、サブ目標値設定部７２は、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}を緩やかに切りかえてもよい。これにより、補助電流源６０が、メインの制御ループに及ぼす影響を軽減できる。
あるいは、サブデジタル演算部７４を含むサブの制御ループの応答速度がある程度遅い場合には、サブ目標値設定部７２は、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}を瞬時に切りかえてもよい。この場合、フィードバックループの応答遅れによって、補助電流Ｉ_ＳＵＢは緩やかに変化していく。

（第２の変形例）
実施の形態では、トラッキング制御を、補助電流Ｉ_ＳＵＢの生成の前後の一定期間のみ行うこととしたが、本発明はそれに限定されない。たとえば、通常期間を含めてトラッキング制御を行い、サブ電流Ｉ_ＳＵＢを生成する期間のみトラッキング制御を無効化してもよい。

（第３の変形例）
実施の形態では、補助電流源６０がメイン目標値設定部１０、デジタル演算部３０、メインＤ／Ａコンバータ４０、メインバッファアンプ４２、メインセンスアンプ４４、メイン電流用Ａ／Ｄコンバータ２２を含むメイン電源と同じ構成である場合を説明したが、本発明はそれには限定されない。図７は、変形例に係る補助電流源６０ａを示す回路図である。図７の補助電流源６０ａは、サブ目標値設定部７２、サブＤ／Ａコンバータ６６に加えて、Ｖ／Ｉ変換回路８２を含む。Ｖ／Ｉ変換回路８２は、サブ目標値Ｄ_{ＲＥＦ＿ＳＵＢ}に比例した補助電流Ｉ_ＳＵＢを生成する。当業者であれば、Ｖ／Ｉ変換回路８２にさまざまな変形例が存在することが理解される。

（第４の変形例）
実施の形態では、電圧供給モードと電流供給モードが切りかえ可能な電源装置１００について説明したが、電圧供給モードのみ、あるいは電流供給モードのみで動作可能な電源装置にも本発明は適用可能である。

（第５の変形例）
図４に示すメイン電流用Ａ／Ｄコンバータ２２およびサブ電流用Ａ／Ｄコンバータ６４は、単一のＡ／Ｄコンバータを時分割で共有してもよい。これにより回路面積を抑制できる。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…ＤＵＴ、２…試験装置、４…電源ライン、６…フィードバックライン、８…サブ経路、ＤＲ…ドライバ、ＣＰ…コンパレータ、１００…電源装置、１０…メイン目標値設定部、２０…Ａ／Ｄコンバータ、２２…メイン電流用Ａ／Ｄコンバータ、２４…電圧用Ａ／Ｄコンバータ、３０…デジタル演算部、３２…減算器、３４…コントローラ、３６…セレクタ、４０…メインＤ／Ａコンバータ、４２…メインバッファアンプ、４４…メインセンスアンプ、Ｒｓ１…メイン検出抵抗、６０…補助電流源、Ｒｓ２…サブ検出抵抗、６２…サブセンスアンプ、６４…サブ電流用Ａ／Ｄコンバータ、６６…サブＤ／Ａコンバータ、６８…サブバッファアンプ、７０…電流制御部、７２…サブ目標値設定部、７４…サブデジタル演算部、７６…減算器、７８…コントローラ、８０…セレクタ、８２…Ｖ／Ｉ変換回路、９０…シーケンサ、Ｄ_ＯＵＴ…制御値、ＳＰＳ…電源信号、Ｖ_Ｍ…アナログ観測値、Ｄ_Ｍ…デジタル観測値、Ｓ_ＥＲＲ…誤差信号。

Claims (18)

1. 電源ラインを介してデバイスの電源端子に安定化された電源電圧を供給する電源装置であって、
   前記電源電圧の目標レベルを示す電圧目標値を生成するメイン目標値設定部と、
   前記デバイスの前記電源端子に供給される電源電圧に応じたアナログ電圧観測値をフィードバックラインを介して受け、前記アナログ電圧観測値をアナログ／デジタル変換してデジタル電圧観測値を生成する電圧用Ａ／Ｄコンバータと、
   前記デジタル電圧観測値が、前記電圧目標値と一致するように調節されるメイン制御値をデジタル演算処理によって生成するデジタル演算部と、
   前記メイン制御値をデジタル／アナログ変換し、その結果得られるアナログの電源信号を、前記電源ラインを介して前記デバイスの電源端子に供給するメインＤ／Ａコンバータと、
   前記電源ラインの経路上に設けられ、その抵抗値が切りかえ可能なメイン検出抵抗と、
   前記メイン検出抵抗の両端間の電圧にもとづき、前記電源ラインに流れる電源電流の電流量を示すアナログメイン電流観測値を生成するメインセンスアンプと、
   前記アナログメイン電流観測値をアナログ／デジタル変換してデジタルメイン電流観測値を生成するメイン電流用Ａ／Ｄコンバータと、
   前記メイン検出抵抗の抵抗値を切りかえるときに、前記電源ラインとは別のサブ経路から、前記デバイスの電源端子に補助電流を供給する補助電流源と、
   を備えることを特徴とする電源装置。
2. 通常状態において前記補助電流はゼロであり、
   前記メイン検出抵抗の抵抗値の切りかえの際に、シーケンサの制御にもとづいて、
   前記メイン検出抵抗の抵抗値の切りかえに先立ち、前記メイン検出抵抗に流れる電流量を取得するステップと、
   前記補助電流源が、取得された電流量の補助電流を生成するステップと、
   前記メイン検出抵抗の抵抗値を切りかえるステップと、
   前記補助電流源が、前記補助電流をゼロに戻すステップと、
   を実行することを特徴とする請求項１に記載の電源装置。
3. 前記補助電流源は、前記メイン検出抵抗に流れる電流量を取得するとき、前記デジタルメイン電流観測値を参照することを特徴とする請求項２に記載の電源装置。
4. 前記補助電流源は、
   前記サブ経路上に設けられたサブ検出抵抗と、
   前記サブ検出抵抗の両端間の電圧にもとづき、前記補助電流の電流量を示すアナログサブ電流観測値を生成するサブセンスアンプと、
   前記アナログサブ電流観測値をアナログ／デジタル変換してデジタルサブ電流観測値を生成するサブ電流用Ａ／Ｄコンバータと、
   前記サブ検出抵抗の一端に印加すべき電圧のレベルを示すサブ制御値を生成する電流制御部と、
   前記サブ制御値をデジタル／アナログ変換し、その結果得られる信号を、前記サブ検出抵抗の一端に印加するサブＤ／Ａコンバータと、
   を含むことを特徴とする請求項１から３のいずれかに記載の電源装置。
5. 前記電流制御部は、
   前記補助電流の目標量を示すサブ目標値を生成するサブ目標値設定部と、
   前記デジタルサブ電流観測値が前記サブ目標値と一致するよう、前記サブ制御値をデジタル演算処理によって生成するサブデジタル演算部と、
   を含むことを特徴とする請求項４に記載の電源装置。
6. 前記メイン検出抵抗の抵抗値の切りかえの際に、シーケンサの制御にもとづいて、
   前記サブ目標値設定部が、前記デジタルメイン電流観測値をホールドするステップと、
   前記サブ目標値設定部が、前記サブ目標値を、ゼロからホールドした前記デジタルメイン電流観測値に変化させるステップと、
   前記メイン検出抵抗の抵抗値を切りかえるステップと、
   前記サブ目標値設定部が、前記サブ目標値を、ホールドした前記デジタルメイン電流観測値からゼロに変化させるステップと、
   を実行することを特徴とする請求項５に記載の電源装置。
7. 前記サブ経路は通常状態において遮断されており、
   前記サブ経路は、前記補助電流源による前記補助電流の生成開始に先立ち、前記電流制御部が、前記デジタル電圧観測値と等しいサブ制御値を出力した状態で導通状態に切りかえられることを特徴とする請求項６に記載の電源装置。
8. 前記サブ検出抵抗は、その抵抗値が切りかえ可能な可変抵抗であり、
   前記メイン検出抵抗の抵抗値の切りかえの際に、前記サブ検出抵抗の抵抗値は、切りかえ前後の前記メイン検出抵抗の抵抗値のうち大きい方に設定されることを特徴とする請求項４に記載の電源装置。
9. 前記メイン検出抵抗と前記サブ検出抵抗は、同じ回路トポロジーを有し、前記メイン検出抵抗がＭ値で切りかえ可能に構成され、前記サブ検出抵抗がＭ−１値で切りかえ可能に構成されることを特徴とする請求項８に記載の電源装置。
10. 電源ラインを介してデバイスの電源端子に安定化された電源電流を供給する電源装置であって、
    前記電源電流の目標量を示す電流目標値を生成するメイン目標値設定部と、
    前記電源ラインの経路上に設けられ、その抵抗値が切りかえ可能なメイン検出抵抗と、
    前記メイン検出抵抗の両端間の電圧にもとづき、前記電源ラインに流れる電源電流の電流量を示すアナログメイン電流観測値を生成するメインセンスアンプと、
    前記アナログメイン電流観測値をアナログ／デジタル変換してデジタルメイン電流観測値を生成するメイン電流用Ａ／Ｄコンバータと、
    前記デジタルメイン電流観測値が前記電流目標値と一致するように調節されるメイン制御値をデジタル演算処理によって生成するデジタル演算部と、
    前記メイン制御値をデジタル／アナログ変換し、その結果得られるアナログの電源信号を、前記電源ラインを介して前記デバイスの電源端子に供給するメインＤ／Ａコンバータと、
    前記デバイスの前記電源端子に供給される電源電圧に応じたアナログ電圧観測値をフィードバックラインを介して受け、前記アナログ電圧観測値をアナログ／デジタル変換してデジタル電圧観測値を生成する電圧用Ａ／Ｄコンバータと、
    前記メイン検出抵抗の抵抗値を切りかえるときに、前記電源ラインとは別のサブ経路から、前記デバイスの電源端子に補助電流を供給する補助電流源と、
    を備えることを特徴とする電源装置。
11. 通常状態において前記補助電流はゼロであり、
    前記メイン検出抵抗の抵抗値の切りかえの際に、シーケンサの制御にもとづいて、
    前記電源電流と前記補助電流の合計量を、前記電源電流の通常状態における目標量に保ちながら、前記補助電流源が、前記補助電流の電流量をゼロから前記電源電流の通常状態における目標量まで増加させるとともに、前記メイン目標値設定部が前記電流目標値を通常状態の値からゼロまで低下させるステップと、
    前記メイン検出抵抗の抵抗値を切りかえるステップと、
    前記電源電流と前記補助電流の合計量を前記電源電流の通常状態における目標量に保ちながら、前記補助電流源が前記補助電流の電流量を前記電源電流の通常状態における目標量からゼロまで低下させるとともに、前記メイン目標値設定部が、前記電流目標値をゼロから通常状態の値まで増大させるステップと、
    を実行することを特徴とする請求項１０に記載の電源装置。
12. 前記補助電流源は、
    前記サブ経路上に設けられたサブ検出抵抗と、
    前記サブ検出抵抗の両端間の電圧にもとづき、前記補助電流の電流量を示すアナログサブ電流観測値を生成するサブセンスアンプと、
    前記アナログサブ電流観測値をアナログ／デジタル変換してデジタルサブ電流観測値を生成するサブ電流用Ａ／Ｄコンバータと、
    前記サブ検出抵抗の一端に印加すべき電圧のレベルを示すサブ制御値を生成する電流制御部と、
    前記サブ制御値をデジタル／アナログ変換し、その結果得られる信号を、前記サブ検出抵抗の一端に印加するサブＤ／Ａコンバータと、
    を含むことを特徴とする請求項１０または１１に記載の電源装置。
13. 前記電流制御部は、
    前記補助電流の目標量を示すサブ目標値を生成するサブ目標値設定部と、
    前記デジタルサブ電流観測値が前記サブ目標値と一致するよう、前記サブ制御値をデジタル演算処理によって生成するサブデジタル演算部と、
    を含むことを特徴とする請求項１２に記載の電源装置。
14. 前記メイン検出抵抗の抵抗値の切りかえの際に、シーケンサの制御にもとづいて、
    前記電流目標値と前記サブ目標値の合計を、前記電流目標値の通常状態の値に保ちながら、前記サブ目標値設定部が、前記サブ目標値をゼロから前記電流目標値の通常状態の値まで増大させるとともに、前記メイン目標値設定部が、前記電流目標値をその通常状態の値からゼロまで低下させるステップと、
    前記メイン検出抵抗の抵抗値を切りかえるステップと、
    前記電流目標値と前記サブ目標値の合計を、前記電流目標値の通常状態の値に保ちながら、前記サブ目標値設定部が、前記サブ目標値を前記電流目標値の通常状態の値からゼロまで低下させるとともに、前記メイン目標値設定部が、前記電流目標値をゼロからその通常状態の値まで増大させるステップと、
    を実行することを特徴とする請求項１３に記載の電源装置。
15. 前記サブ経路は通常状態において遮断されており、
    前記サブ経路は、前記補助電流源による前記補助電流の生成開始に先立ち、前記電流制御部が、前記デジタル電圧観測値と等しいサブ制御値を出力した状態で導通状態に切りかえられることを特徴とする請求項１４に記載の電源装置。
16. 前記サブ検出抵抗は、その抵抗値が切りかえ可能な可変抵抗であり、
    前記メイン検出抵抗の抵抗値の切りかえの際に、前記サブ検出抵抗の抵抗値は、切りかえ前後の前記メイン検出抵抗の抵抗値のうち大きい方に設定されることを特徴とする請求項１２に記載の電源装置。
17. 前記メイン検出抵抗と前記サブ検出抵抗は、同じ回路トポロジーを有し、前記メイン検出抵抗がＭ値で切りかえ可能に構成され、前記サブ検出抵抗がＭ−１値で切りかえ可能に構成されることを特徴とする請求項１６に記載の電源装置。
18. 被試験デバイスに対して電源を供給する請求項１から１７のいずれかに記載の電源装置を備えることを特徴とする試験装置。

Images