KR20140004009A - 시험 장치용의 전원 장치 및 이를 이용한 시험 장치 - Google Patents

시험 장치용의 전원 장치 및 이를 이용한 시험 장치 Download PDF

Info

Publication number
KR20140004009A
KR20140004009A KR1020130073858A KR20130073858A KR20140004009A KR 20140004009 A KR20140004009 A KR 20140004009A KR 1020130073858 A KR1020130073858 A KR 1020130073858A KR 20130073858 A KR20130073858 A KR 20130073858A KR 20140004009 A KR20140004009 A KR 20140004009A
Authority
KR
South Korea
Prior art keywords
current
sub
value
main
power supply
Prior art date
Application number
KR1020130073858A
Other languages
English (en)
Other versions
KR101450459B1 (ko
Inventor
타카히코 시미즈
카츠히코 데가와
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20140004009A publication Critical patent/KR20140004009A/ko
Application granted granted Critical
Publication of KR101450459B1 publication Critical patent/KR101450459B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Power Sources (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

[과제]
검출 저항의 저항값의 변경시에, 글리치를 제어한다.
[해결과제]
메인 목표값 설정부(10)는 전원 전압(VDD)의 목표 레벨을 나타내는 전압 목표값(DREF_V)을 생성한다. 디지털 연산부(30)는, 현재의 전원 전압(VDD)의 전압 레벨을 나타내는 디지털 전압 관측값(DM_V)이 전압 목표값(DREF_V)과 일치하도록 조절되는 메인 제어값(DOUT)을 디지털 연산 처리에 의해 생성한다. 메인 D/A 컨버터(40)는 메인 제어값(DOUT)을 아날로그의 전원 신호(SPS)로 변환하고, 전원 라인(4)을 통해 DUT(1)의 전원 단자로 공급한다. 보조 전류원(60)은 전원 라인(4)과는 다른 서브 경로(8)에서, DUT(1)의 전원 단자로 보조전류(ISUB)를 공급한다.

Description

시험 장치용의 전원 장치 및 이를 이용한 시험 장치{POWER SUPPLY APPARATUS FOR TESTING APPARATUS AND TESTING APPARATUS USING THE SAME}
본 발명은 디바이스에 전원 전압 또는 전원 전류를 공급하는 전원 장치에 관한 것이다.
시험 장치는, 피시험 디바이스(DUT)에 전원 전압 또는 전원 전류를 공급하는 전원 장치를 구비한다. 도 1은 본 발명자들이 검토한 전원 장치를 모식적으로 나타내는 블록도이다. 전원 장치(1100)는, 전원 출력부(1026)와 전원 출력부(1026)를 제어하는 주파수 제어 컨트롤러(이하, 컨트롤러라고 함)(1024)를 구비한다. 예컨대, 전원 출력부(1026)는 연산 증폭기(버퍼), DC/DC 컨버터나 리니어 레귤레이터 또는 정전류원이고, DUT(1)로 공급해야하는 전원 전압 또는 전원 전류(전원 신호(SPS)를 생성한다.
전원 장치(1100)는 DUT(1)로 공급되는 전원 신호(SPS)의 전압값(VDD)을 일정하게 유지하는 전압 공급(VS) 모드와, 전원 신호의 전류량(IDD)을 일정하게 유지하는 전류 공급(IS) 모드가 전환할 수 있도록 구성된다.
컨트롤러(1024)는 피드백된 관측값(제어 대상)과 소정의 참조값(기준값)의 차분값이 제로가 되도록 제어값을 출력한다. 관측값으로는, DUT(1)로 공급되는 전원 전압(VDD)이나 전원 전류(IDD) 등에 따른 피드백 신호(VM)가 예시된다.
전류 공급 모드 또는 전압 공급 모드에서 전류량(IDD)을 검출하기 때문에, 검출 저항(RS) 및 센스 증폭기(1028)가 마련된다. 검출 저항(RS)은, 전원 신호(SPS)의 경로 상에 마련되고, 그 양단 간에는 전류(IDD)에 비례한 전압 강하(검출 전압(VS))가 생긴다. 센스 증폭기(1028)는 검출 전압(VS)을 증폭하고, 관측값(VM_I)을 생성한다.
실렉터(1030)는, 전압 공급 모드에서 전압(VDD)의 관측값(VM_V)을 선택하고, 전류 공급 모드에서 전류(IDD)의 관측값(VM_I)을 선택한다.
예컨대, 도 1에 감산기의 심벌로 나타내는 회로 요소(1022)는, 오차 증폭기(연산 증폭기)이고, 관측값과 기준값의 오차를 증폭시킨다. 아날로그의 컨트롤러(1024)는 오차가 제로가 되도록 제어값을 생성한다. 전원 출력부(1026)의 상태는 제어값에 따라서 피드백 제어되고, 그 결과 제어 대상인 전원 전압(VDD) 또는 전원 전류(IDD)가 목표값으로 안정화된다.
실렉터(1032)는 2개의 관측값(VM_I, VM_V)을 받아서 전압 공급 모드에서 관측값(VM _I)을, 전류 공급 모드에서 관측값(VM_V)을 선택한다. A/D 컨버터(1034)는 실렉터(1032)에 의해 선택된 관측값을 디지털값으로 변환한다. A/D 컨버터(1034)는 전압 공급 모드에서 전류계로 작용하고, 전류 공급 모드에서 전압계로 작용한다.
특개평 7-311223호 공보 특개 2001-41997호 공보
검출 저항(RS)은 가변 저항으로 구성되고, 전원 전류(IDD)의 범위에 따라서 그 저항값이 전환할 수 있게 되어 있다.
여기서, 검출 저항(RS)의 저항값이 전환되면, 검출 저항(RS)의 양단간의 전압이 급격하게 변화하게 되고, DUT(1)로 공급되는 전압(VDD)으로 스파이크 형상의 노이즈(글리치(glitch)라고 함)가 중첩된다.
특히 전압 공급 모드에서 전류 측정 범위를 변경하기 위해, 검출 저항(RS)의 저항값을 전환하면, DUT(1)로 공급되는 전압(VDD)이 과전압 또는 저전압 상태가 되고, DUT(1)의 신뢰성을 잃거나, 오동작의 요인이 된다. 또, 글리치가 발생한 후, 전압(VDD)이 설정값으로 정정할 때까지 대기 시간을 마련할 필요가 있기 때문에, 시험 시간이 길어진다.
전압 공급 모드에서 글리치를 방지하기 위해서는, 전류 범위의 전환시에는 전원 장치(1100)에 의한 전압 공급을 일단 정지하고, 검출 저항(RS)의 저항값을 변경하고, 전원 장치(1100)에 의한 전압 공급을 재개한다는 접근을 얻을 필요가 있다. 하지만, 이 접근에서도 전원 장치(1100)의 온, 오프의 시퀀스 제어에 의해 시험 시간이 길어진다.
전류 공급 모드에는, 전류의 공급 중에 검출 저항(RS)의 저항값을 전환하는 것은 피드백이 불연속으로 되기 때문에, 원리적으로 곤란하다. 따라서, 전류 공급 모드에서 전류(IDD)의 설정값을 전환시에는, 전과 같이 전원 장치(1100)의 온, 오프의 시퀀스 제어가 필요하게 되고, 시험 시간이 길어진다.
본 발명은, 관련된 과제에 비추어 이루어진 것으로, 그 일 양태의 예시적인 목적 중 하나는 검출 저항의 저항값의 변경시에 글리치를 억제할 수 있는 전원 장치의 제공에 있다.
본 발명의 일 양태는, 전원 라인을 통해 디바이스의 전원 단자로 안정화된 전원 전압을 공급하는 전원 장치에 관한 것이다. 전원 장치는 전원 전압의 목표 레벨을 나타내는 전압 목표값을 생성하는 메인 목표값 설정부와, 디바이스의 전원 단자로 공급되는 전원 전압에 따른 아날로그 전압 관측값을 피드백 라인을 통해 받고, 아날로그 전압 관측값을 아날로그/디지털 변환하여 디지털 전압 관측값을 생성하는 전압용 A/D 컨버터와, 디지털 전압 관측값이 전압 목표값과 일치하도록 조절되는 메인 제어값을 디지털 연산 처리에 의해 생성하는 디지털 연산부와, 메인 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 아날로그의 전원 신호를, 전원 라인을 통해 디바이스의 전원 단자로 공급하는 메인 D/A 컨버터와, 전원 라인의 경로 상에 마련되고, 그 저항값이 전환할 수 있는 메인 검출 저항과, 메인 검출 저항의 양단 간의 전압에 근거하여, 전원 라인으로 흐르는 전원 전류의 전류량을 나타내는 아날로그 메인 전류 관측값을 생성하는 메인 센스 증폭기와, 아날로그 메인 전류 관측값을 아날로그/디지털 변환하여 디지털 메인 전류 관측값을 생성하는 메인 전류용 A/D 컨버터와, 상기 메인 검출 저항의 저항값을 전환시에, 전원 라인과는 다른 서브 경로에서 디바이스의 전원 단자로 보조 전류를 공급하는 보조 전류원을 구비한다.
본 양태에 의하면, 메인 검출 저항의 저항값의 전환시에 그때까지 전원 라인으로 흐르고 있던 전류를 보조 전류원에서 공급함으로써, 전원 라인으로 흐르는 전류를 제로로 할 수 있다. 그리고 전원 라인으로 흐르는 전류가 제로인 상태에서 저항값을 전환하는 것에 의해, 글리치를 억제할 수 있다.
통상 상태에 있어서, 보조 전류는 제로이어도 좋다. 전원 장치는 메인 검출 저항의 저항값의 전환시에 이하의 처리를 실행해도 좋다.
1. 메인 검출 저항의 저항값의 전환에 앞서, 메인 검출 저항으로 흐르는 전류량을 취득한다.
2. 보조 전류원이 취득된 전류량의 보조 전류를 생성한다.
3. 메인 검출 저항의 저항값을 전환한다.
4. 보조 전류원이 보조 전류를 제로로 되돌린다.
보조 전류원은 검출 저항으로 흐르는 전류량을 취득할 때, 디지털 메인 전류 관측값을 참조해도 좋다.
보조 전류원은 보조 전류가 흐르는 서브 경로 상에 마련된 서브 검출 저항과, 서브 검출 저항의 양단 간의 전압에 근거하여, 보조 전류의 전류량을 나타내는 아날로그 서브 전류 관측값을 생성하는 서브 센스 증폭기와, 아날로그 서브 전류 관측값을 아날로그/디지털 변환하여 디지털 서브 전류 관측값을 생성하는 서브 전류용 A/D 컨버터와, 서브 검출 저항의 일단으로 인가해야하는 전압의 레벨을 나타내는 서브 제어값을 생성하는 전류 제어부와, 서브 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 신호를 서브 검출 저항의 일단으로 인가하는 서브 D/A 컨버터를 포함해도 좋다.
전류 제어부는 보조 전류의 목표량을 나타내는 서브 목표값을 생성하는 서브 목표값 설정부와, 디지털 서브 전류 관측값이 서브 목표값과 일치하도록 서브 제어값을 디지털 연산 처리에 의해 생성하는 서브 디지털 연산부를 포함해도 좋다.
메인 검출 저항의 저항값의 전환시에 이하의 처리를 실행해도 좋다.
1. 서브 목표값 설정부가 디지털 메인 전류 관측값을 홀드한다.
2. 서브 목표값 설정부가 서브 목표값을 제로에서 홀드한 디지털 메인 전류 관측값으로 변화시킨다.
3. 메인 검출 저항의 저항값을 전환한다.
4. 서브 목표값 설정부가 서브 목표값을 홀드한 디지털 메인 전류 관측값에서 제로로 변화시킨다.
서브 경로는 통상 상태에 있어서 차단되어도 좋다. 서브 경로는 보조 전류원에 의한 보조 전류의 생성 개시에 앞서, 전류 제어부가 디지털 전압 관측값과 동일한 서브 제어값을 출력한 상태에서 도통 상태로 전환되어도 좋다.
서브 검출 저항은 그 저항값이 전환할 수 있는 가변 저항이어도 좋다. 메인 검출 저항의 저항값의 전환시에, 서브 검출 저항의 저항값은 메인 검출 저항의 전환 전후의 2개의 저항값 중에서 큰 쪽으로 설정되어도 좋다.
메인 검출 저항과 서브 검출 저항은 동일한 회로 토폴로지를 가져도 좋다. 메인 검출 저항이 M값(M은 정수)으로 전환할 수 있게 구성되고, 서브 검출 저항이 M-1값으로 전환할 수 있게 구성되어도 좋다.
본 발명의 다른 양태는, 전원 라인을 통해 디바이스의 전원 단자로 안정화된 전원 전류를 공급하는 전원 장치에 관한 것이다. 전원 장치는 전원 전류의 목표량을 나타내는 전류 목표값을 생성하는 메인 목표값 설정부와, 전원 라인의 경로 상에 마련되고, 그 저항값이 전환할 수 있는 메인 검출 저항과, 메인 검출 저항의 양단간의 전압에 근거하여, 전원 라인으로 흐르는 전원 전류의 전류량을 나타내는 아날로그 메인 전류 관측값을 생성하는 메인 센스 증폭기와, 아날로그 메인 전류 관측값을 아날로그/디지털 변환하여 디지털 메인 전류 관측값을 생성하는 메인 전류용 A/D 컨버터와, 디지털 메인 전류 관측값이 전류 목표값과 일치하도록 조절되는 메인 제어값을 디지털 연산 처리에 의해 생성하는 디지털 연산부와, 메인 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 아날로그의 전원 신호를 전원 라인을 통해 디바이스의 전원 단자로 공급하는 메인 D/A 컨버터와, 디바이스의 전원 단자로 공급되는 전원 전압에 따른 아날로그 전압 관측값을 피드백 라인을 통해 받고, 아날로그 전압 관측값을 아날로그/디지털 변환하여 디지털 전압 관측값을 생성하는 전압용 A/D 컨버터와, 메인 검출 저항의 저항값을 전환시에, 전원 라인과는 다른 서브 경로에서 디바이스의 전원 단자로 보조 전류를 공급하는 보조 전류를 구비한다.
본 양태에 의하면, 메인 검출 저항의 저항값의 전환시에, 그 때까지 전원 라인으로 흐르고 있던 전류를 보조 전류원에서 공급함으로써, 전원 라인으로 흐르는 전류를 제로로 할 수 있다. 그리고 전원 라인으로 흐르는 전류가 제로의 상태에서 저항값을 전환하는 것에 의해, 글리치를 억제할 수 있다.
통상 상태에서 보조 전류는 제로이어도 좋다. 전원 장치는 메인 검출 저항의 저항값의 전환시에, 이하의 처리를 실행해도 좋다.
1. 전원 전류와 보조 전류의 합계량을 전원 전류의 통상 상태에서 목표량으로 유지하면서, 보조 전류원이 보조전류의 전류량을 제로에서 전원 전류의 통상 상태에 있어서의 목표량까지 증가시킴과 동시에, 메인 목표값 설정부가 전류 목표값을 통상 상태의 값에서 제로까지 저하시킨다.
2. 메인 검출 저항의 저항값을 전환한다.
3. 전원 전류와 보조 전류의 합계량을 전원 전류의 통상 상태에서 목표량으로 유지하면서, 보조 전류원이 보조 전류의 전류량을 전원 전류의 통상 상태에서 목표량에서 제로까지 저하시킴과 동시에, 메인 목표값 설정부가 전류 목표값을 제로에서 통상 상태의 값까지 증대한다.
보조 전류원은 보조 전류가 흐르는 서브 경로 상에 마련된 서브 검출 저항과, 서브 검출 저항의 양단 간의 전압에 근거하여, 보조 전류의 전류량을 나타내는 아날로그 서브 전류 관측값을 생성하는 서브 센스 증폭기와, 아날로그 서브 전류 관측값을 아날로그/디지털 변환하여 디지털 서브 전류 관측값을 생성하는 서브 전류용 A/D 컨버터와, 서브 검출 저항의 일단으로 인가해야하는 전압의 레벨을 나타내는 서브 제어값을 생성하는 전류 제어부와, 서브 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 신호를 서브 검출 저항의 일단으로 인가하는 서브 D/A 컨버터를 포함해도 좋다.
전류 제어부는 보조 전류의 목표량을 나타내는 서브 목표값을 생성하는 서브 목표값 설정부와, 디지털 서브 전류 관측값이 서브 목표값과 일치하도록 서브 제어값을 디지털 연산 처리에 의해 생성하는 서브 디지털 연산부를 포함해도 좋다.
메인 검출 저항의 저항값의 전환시에, 이하의 처리를 실행해도 좋다.
1. 전류 목표값과 서브 목표값의 합계를 전류 목표값의 통상 상태의 값으로 유지하면서, 서브 목표값 설정부가 서브 목표값을 제로에서 전류 목표값의 통상 상태의 값까지 증대시킴과 동시에, 메인 목표값 설정부가 전류 목표값을 그 통상 상태의 값에서 제로까지 저하시킨다.
2. 메인 검출 저항의 저항값을 전환한다.
3. 전류 목표값과 서브 목표값의 합계를 전류 목표값의 통상 상태의 값으로 유지하면서, 서브 목표값 설정부가 서브 목표값을 전류 목표값의 통상 상태의 값에서 제로까지 저하시킴과 동시에, 메인 목표값 설정부가 전류 목표값을 제로에서 그 통상 상태의 값까지 증대시킨다.
서브 경로는 통상 상태에서 차단되어도 좋다. 서브 경로는 보조 전류원에 의한 보조 전류의 생성 개시에 앞서, 전류 제어부가 디지털 전압 관측값과 동일한 서브 제어값을 출력한 상태에서 도통 상태로 전환되어도 좋다.
서브 검출 저항은, 그 저항값이 전환할 수 있는 가변 저항이어도 좋다. 메인 검출 저항의 저항값의 전환시에, 서브 검출 저항의 저항값은 메인 검출 저항의 전환 전후의 2개의 저항값 중에서 큰 쪽으로 설정되어도 좋다.
메인 검출 저항과 서브 검출 저항은, 동일한 회로 토폴로지를 가져도 좋다. 메인 검출 저항이 M값(M은 정수)으로 전환할 수 있게 구성되고, 서브 검출 저항이 M-1값으로 전환할 수 있게 구성되어도 좋다.
본 발명의 다른 양태는, 시험 장치에 관한 것이다. 시험 장치는 피시험 디바이스에 대해 전원 신호를 공급하는 상술의 전원 장치를 구비한다.
본 양태에 의하면, 전원 전압의 글리치를 억제하고, 피시험 디바이스의 양부(良否)나 불량 개소를 판정할 수 있다. 또, 저항의 전환할 때마다 전원 장치의 온, 오프 시퀀스를 진행할 필요가 없기 때문에, 시험 시간을 단축할 수 있다.
또한, 이상의 구성 요소의 임의의 조합이나 본 발명의 구성 요소나 표현을 방법, 장치, 시스템 등의 사이에서 상호로 치환한 것도 또한 본 발명의 양태로서 유효하다.
본 발명의 일 양태에 의하면, 검출 저항의 저항값의 변경시에, 전원 전압의 글리치를 억제할 수 있다.
도 1은 본 발명자들이 검토한 전원 장치를 모식적으로 나타내는 블록도이다.
도 2는 실시형태에 관한 전원 장치를 구비하는 시험 장치를 나타내는 블록도이다.
도 3은 전압 공급 모드에서 전원 장치의 동작을 나타내는 파형도이다.
도 4는 보조 전류원의 구성예를 나타내는 회로도이다.
도 5는 메인 검출 저항, 서브 검출 저항의 구성예를 나타내는 회로도이다.
도 6은 보조 전류원의 차단, 도통 상태의 전환을 나타내는 타임 차트이다.
도 7은 변형예에 관한 보조 전류원을 나타내는 회로도이다.
이하, 본 발명을 적합한 실시형태를 바탕으로 도면을 참조하면서 설명한다. 각 도면에 나타나는 동일 또는 동등한 구성 요소, 부재, 처리에는 동일한 부호를 붙이는 것으로 하고, 적당히 중복된 설명은 생략한다. 또, 실시형태는 발명을 한정하지 않는 예시이며, 실시형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고 할 수 없다.
본 명세서에서 "부재(A)가 부재(B)와 접속된 상태"란, 부재(A)와 부재(B)가 물리적, 직접적으로 접속되는 경우 외에, 부재(A)와 부재(B)가 그들의 전기적인 접속 상태에 실질적인 영향을 미치지 않는, 또는 그들의 결합에 의해 상주되는 작용이나 효과를 잃지 않게 하는 그 외의 부재를 통해 간접적으로 접속되는 경우도 포함한다.
동일하게, "부재(C)가 부재(A)와 부재(B)의 사이에 마련된 상태"란, 부재(A)와 부재(C) 또는 부재(B)와 부재(C)가 직접적으로 접속되는 경우 외에, 그들의 전기적인 접속 상태에 실질적인 영향을 미치지 않는, 또는 그들의 결합에 의해 상주되는 작용이나 효과를 잃지 않게 하는 그 외의 부재를 통해 간접적으로 접속되는 경우도 포함한다.
도 2는 실시형태에 관한 전원 장치(100)를 구비하는 시험 장치(2)를 나타내는 블록도이다. 시험 장치(2)는 DUT(1)에 신호를 주고, DUT(1)로부터의 신호를 기대값과 비교하여 DUT(1)의 양부나 불량 개소를 판정한다.
시험 장치(2)는 드라이버(DR), 비교 측정기(타이밍 비교 측정기)(CP), 전원 장치(100) 등을 구비한다. 드라이버(DR)는, DUT(1)에 대해 테스트 패턴 신호를 출력한다. 본 테스트 패턴 신호를 도시하지 않는 타이밍 발생기(TG), 패턴 발생기(PG) 및 파형 정형기(FC)(Format Controller) 등에 의해 생성되고, 드라이버(DR)에 입력된다. DUT(1)가 출력하는 신호는, 비교측정기(CP)에 입력된다. 비교 측정기(CP)는 DUT(1)로부터의 신호를 소정의 임계값과 비교하고, 비교 결과를 적절한 타이밍에서 래치(latch)한다. 비교 측정기(CP)의 출력은 그 기대값과 비교된다. 이상 시험 장치(2)의 개요이다.
전원 장치(100)는 DUT(1)에 대한 전원 신호(SPS)를 생성하고, 전원 케이블(전원 라인)(4) 등을 통해, DUT(1)의 전원 단자(P1)로 공급한다.
본 실시형태에 관한 전원 장치(100)는, DUT(1)로 공급되는 전원 신호(SPS)의 전압값(전원 전압이라고도 함)(VDD)을 일정하게 유지하는 전압 공급(VS) 모드와 전원 신호의 전류량(전원 전류라고도 함)(IDD)을 일정하게 유지하는 전류 공급(IS) 모드가 전환할 수 있게 구성된다.
전원 장치(100)는 메인 목표값 설정부(10), A/D 컨버터(20), 디지털 연산부(30), 메인 D/A 컨버터(40), 메인 버퍼 증폭기(42), 메인 검출 저항(RS1), 메인 센스 증폭기(44), 보조 전류원(60), 시퀀서(Sequencer)(90)를 구비한다.
시퀀서(90)는 전원 장치(100)의 각 블록의 동작을 제어한다.
A/D 컨버터(20)는 DUT(1)의 전원 단자(P1)로 공급되는 전원 신호(SPS)에 따른 아날로그 관측값(VM)을 피드백 라인(6)을 통해 받고, 그것을 아날로그/디지털 변환하여 디지털 관측값(DM)을 생성한다.
더 구체적으로는, A/D 컨버터(20)는 메인 전류용 A/D 컨버터(22) 및 전압용 A/D 컨버터(24)를 포함한다.
전압 공급 모드에서 전압용 A/D 컨버터(24)는 DUT(1)로 공급되는 전원 전압(VDD)을 나타내는 아날로그 전압 관측값(VM_V)을 아날로그/디지털 변환하고, 디지털 전압 관측값(DM_V)을 생성한다. 아날로그 전압 관측값(VM_V)은, DUT(1)로 공급되는 전원 전압(VDD) 자체여도 좋고, 전원 전압(VDD)을 분압에 의해 강압한 전압이어도 좋다.
메인 검출 저항(RS1), 메인 센스 증폭기(44), 메인 전류용 A/D 컨버터(22)는, 전류 공급 모드 또는 전압 공급 모드에서, 전원 전류(IDD)의 전류량을 검출하기 위해 마련된다.
메인 검출 저항(RS1)은, 전원 라인(4)의 경로 상에 마련되고, 그 양단 간에는 전원 전류(IDD)에 비례한 전압 강하(VS)(1)가 생긴다. 메인 센스 증폭기(44)는 메인 검출 저항(RS1)의 전압 강하(VS)(1)를 증폭하고, 아날로그 메인 전류 관측값(VM_I)을 생성한다. 메인 검출 저항(RS1)은, 전원 전류(IDD)의 전류 범위에 따라 저항값이 전환할 수 있는 가변 저항이다.
메인 전류용 A/D 컨버터(22)는 DUT(1)로 공급되는 전원 전류(IDD)를 나타내는 아날로그 메인 전류 관측값(VM_I)을 아날로그/디지털 변환하고, 디지털 메인 전류 관측값(DM_I)을 생성한다.
메인 목표값 설정부(10)는, 전원 신호(SPS)의 목표값을 나타내는 메인 목표값(DREF)을 생성한다. 보다 구체적으로는, 메인 목표값 설정부(10)는 전압 공급 모드에서 전원 전압(VDD)의 목표 레벨을 나타내는 전압 목표값(DREF_V)을 생성하고, 전류 공급 모드에서 전원 전류(IDD)의 목표량을 나타내는 전류 목표값(DREF_I)을 생성한다.
디지털 연산부(30)는 디지털 연산 처리에 의해 디지털의 메인 제어값(DOUT)을 생성한다. 메인 제어값(DOUT)은 A/D 컨버터(20)로부터의 디지털 관측값(DM)이 메인 목표값 설정부(10)로부터의 목표값(DREF)과 일치하도록 조절된다. 예컨대, 디지털 연산부(30)는 CPU(Central Processsing Unit), DSP(Digital Signal Processor) 또는 FPGA(Field Programmable Gate Array) 등으로 구성할 수 있다.
디지털 연산부(30)는, 디지털 관측값(DM)과 목표값(DREF)의 차분(오차)에 근거하여, PID(비례, 적분, 미분) 제어를 진행해도 좋다. 디지털 연산부(30)는 PID 제어 대신에, P제어, PI제어, PD제어 중 어느 하나를 진행해도 좋다.
보다 구체적으로는, 디지털 연산부(30)는 감산기(32), 컨트롤러(34), 실렉터(36)를 포함한다.
실렉터(36)는, 전압 공급 모드에서 디지털 전압 관측값(DM_V)을 선택하고, 전류 공급 모드에서 디지털 전류 관측값(DM_I)을 선택한다.
감산기(32)는 실렉터(36)에 의해 선택된 디지털 관측값(DM)과, 목표값(DREF)의 오차를 나타내는 오차 신호(SERR)를 생성한다. 컨트롤러(34)는 오차 신호(SERR)에 근거하여, (1) 비례(P) 제어, (2) 비례·적분(PI) 제어, (3) 비례·적분·미분(PID) 제어 중 어느 하나에 의해, 메인 제어값(DOUT)을 생성한다.
메인 D/A 컨버터(40)는 메인 제어값(DOUT)을 디지털/아날로그 변환하고, 그 결과 얻는 아날로그 전압(VOUT)을 전원 신호(SPS)로서, 전원 라인(4)을 통해 피시험 디바이스(1)의 전원 단자(P1)로 공급한다. 메인 D/A 컨버터(40)의 후단에는 출력 임피던스가 낮은 메인 버퍼 증폭기(42)가 마련된다.
보조 전류원(60)은 전원 라인(4)과는 다른 서브 경로(8)에서 DUT(1)의 전원 단자로 보조 전류(ISUB)를 공급한다.
이상이 전원 장치(100)의 기본 구성이다. 이어서 그 동작을 설명한다.
전원 장치(100)는 메인 검출 저항(RS1)의 저항값의 전환시에, 전압 공급 모드와 전류 공급 모드에서 동작이 달라진다. 이하, 각각의 모드의 동작을 설명한다.
(1) 전압 공급 모드
도 3은 전압 공급 모드에서 전원 장치(100)의 동작을 나타내는 파형도이다.
통상 상태에서 전원 전압(VDD)은 전압 목표값(DREF_V)에 따른 레벨로 안정화되어 있다. 이때, 전원 라인(4)에는 어느 크기의 전원 전류(IDD)가 흐르고 있고, 보조 전류원(60)이 생성하는 보조 전류(ISUB)는 제로이다.
메인 검출 저항(RS1)의 저항값의 전환에 앞서, 시각(t1)에 전원 라인(4)으로 흐르는 전류량(IDD)이 측정된다. 상술한 바와 같이, 메인 전류용 A/D 컨버터(22)가 생성하는 디지털 메인 전류 관측값(DM_I)이, 전원 전류(IDD)의 양(IX)을 나타낸다.
이어서, 시각(t2)에 보조 전류원(60)이 시각(t1)에서 측정된 전류량(IX)의 보조 전류(ISUB)의 생성을 개시한다. 보조 전류(ISUB)는 유한의 기울기로 증대하고, 시각(t3)에 전류량(IX)에 달한다.
이 사이, 디지털 연산부(30), 메인 D/A 컨버터(40), 메인 버퍼 증폭기(42), 전원 라인(4), 피드백 라인(6_V), 전압용 A/D 컨버터(24)를 포함하는 루프에 의해, 전원 전압(VDD)은 목표 전압 레벨과 일치하도록 피드백에 의해 안정화되어 있다. 이때, 부하인 DUT(1)의 임피던스(ZDUT)가 일정할 때, 서브 전류(ISUB)가 증대하면 전원 라인(4)으로 흐르는 전원 전류(IDD)는 자동적으로 제로로 저하한다.
보조 전류(ISUB)가 안정화하고, 메인 검출 저항(RS1)으로 흐르는 전류가 제로가 된 후, 시각(t4)에서 메인 검출 저항(RS1)의 저항값을 전환한다.
그리고 메인 검출 저항(RS1)의 저항값의 전환 완료 후의 시각(t5)에, 보조 전류원(60)이 보조 전류(ISUB)를 제로로 되돌리기 시작한다. 머지않아 시각(t6)에 보조 전류(ISUB)가 제로가 되고, 통상 상태로 되돌아 간다.
이와 같이, 메인 검출 저항(RS1)의 저항값의 전환시에, 그때까지 전원 라인(4)으로 흐르고 있던 전류를 보조 전류원(60)에서 공급한다. 이것에 의해, 전원 라인(4)으로 흐르는 전류(IDD)를 제로로 할 수 있다. 그리고 전원 라인(4)으로 흐르는 전류가 제로의 상태에서 메인 검출 저항(RS1)의 저항값을 전환하는 것에 의해, 글리치를 억제할 수 있다.
또, 저항의 전환할 때마다 전원 장치의 온, 오프 시퀀스를 진행할 필요가 없기 때문에, 시험 시간을 단축할 수 있다.
(2) 전류 공급 모드
전류 공급 모드에서 전원 장치(100)의 동작도 도 3을 참조하여 설명한다.
통상 상태에 있어서, 전원 라인(4)으로 흐르는 전원 전류(IDD)는, 전류 목표값(DREF _I)에 따른 양(IX)으로 안정화되어 있다. 이때 보조 전류원(60)이 생성하는 보조 전류(ISUB)는 제로이다.
시각(t2~t3) 사이에, 전원 전류(IDD)와 보조 전류(ISUB)의 합계량을 전원 전류(IDD)의 통상 상태에서 목표량(IX)으로 유지하면서, 보조 전류원(60)은 보조 전류(ISUB)의 전류량을 제로에서 전원 전류(IDD)의 통상 상태에서의 목표량(IX)까지 증가시킨다.
이 동안, 메인 목표값 설정부(10)는 전류 목표값(DREF_I)을 통상 상태의 값에서 제로까지 저하시킨다. 전원 전류(IDD)는 디지털 연산부(30)에 의한 피드백 제어에 의해, 통상 상태의 목표량(IX)에서 제로를 향해 저하해 간다.
보조 전류(ISUB)가 안정화하고, 메인 검출 저항(RS1)으로 흐르는 전류가 제로가 된 후, 시각(t4)에서 메인 검출 저항(RS1)의 저항값을 전환한다.
그리고 메인 검출 저항(RS1)의 저항값의 전환 완료 후의 시각(t5~t6)에, 전원 전류(IDD)와 보조 전류(ISUB)의 합계량을 전원 전류(IDD)의 통상 상태의 목표량(IX)으로 유지하면서, 보조 전류원(60)은 보조 전류(ISUB)의 전류량을 전원 전류(IDD)의 통상 상태에서 목표량(IX)에서 제로까지 저하시킨다. 이 동안, 메인 목표값 설정부(10)는 전류 목표값(DREF_I)을 제로에서 통상 상태의 값까지 증대시킨다. 전원 전류(IDD)는 디지털 연산부(30)에 의한 피드백 제어에 의해, 제로에서 통상 상태의 목표량(IX)을 향해 증대해 간다.
이와 같이, 전류 공급 모드에 있어서도, 메인 검출 저항(RS1)의 저항값의 전환시에, 그때까지 전원 라인(4)으로 흐른 전류를 보조 전류원(60)으로부터 공급한다. 이것에 의해, 전원 라인(4)으로 흐르는 전류(IDD)를 제로로 할 수 있다. 그리고 전원 라인(4)으로 흐르는 전류가 제로의 상태에서 메인 검출 저항(RS1)의 저항값을 전환하는 것에 의해, 글리치를 억제할 수 있다.
또, 저항의 전환시마다 전원 장치의 온, 오프 시퀀스를 진행할 필요가 없기 때문에, 시험 시간을 단축할 수 있다.
이어서, 보조 전류원(60)의 구체적인 구성예를 설명한다.
도 4는 보조 전류원(60)의 구성예를 나타내는 회로도이다.
보조 전류원(60)은 디지털 연산부(30), 메인 D/A 컨버터(40), 메인 버퍼 증폭기(42), 메인 센스 증폭기(44), 메인 전류용 A/D 컨버터(22)를 포함하는 메인의 피드백 루프와 동일하게 구성된다. 구체적으로는 보조 전류원(60)은 서브 검출 저항(RS2), 서브 센스 증폭기(62), 서브 전류용 A/D 컨버터(64), 서브 D/A 컨버터(66), 서브 버퍼 증폭기(68), 전류 제어부(70)를 구비한다.
서브 검출 저항(RS2)은, 서브 경로(8) 상에 마련되고, 그 양단 간에는 보조 전류(ISUB)에 비례한 전압 강하(VS2)가 생긴다. 서브 목표값 설정부(72)는 서브 검출 저항(RS2)의 전압 강하(VS2)를 증폭하고, 보조 전류(ISUB)의 전류량을 나타내는 아날로그 서브 전류 관측값(VM _ ISUB)을 생성한다. 서브 검출 저항(RS2)은 메인 검출 저항(RS1)과 동일하게 저항값이 전환할 수 있는 가변 저항이다.
전원 전압(VDD) 또는 전원 전류(IDD)를 고정밀도로 목표값에 근접시키기 위해, 메인 D/A 컨버터(40)에는 높은 분해능이 필요하다. 이것에 대해 보조 전류(ISUB)는 글리치를 저감하는 것을 목적으로 생성되는 것으로, DUT(1)의 동작에는 직접 관계가 없기 때문에 보조 전류(ISUB)에는 그만큼 높은 정밀도는 필요하지 않다. 따라서, 서브 D/A 컨버터(66)의 분해능은 메인 D/A 컨버터(40)의 분해능보다 낮아도 좋다. 구체적으로는 서브 D/A 컨버터(66)의 분해능은 메인 D/A 컨버터(40)의 1/10 정도로 해도 좋다. 이 경우, 서브 D/A 컨버터(66)는 작은 면적으로 구성할 수 있고, 그것이 회로 면적 전체에 주는 임팩트는 그다지 크지 않다.
서브 전류용 A/D 컨버터(64)는, 아날로그 서브 전류 관측값(VM_ISUB0)을 아날로그/디지털 변환하여 디지털 서브 전류 관측값(VM_ISUB)을 생성한다. 전류 제어부(70)는 서브 검출 저항(RS2)의 일단으로 인가해야하는 전압(VSUB)의 레벨을 나타내는 서브 제어값(DSUB)을 생성한다. 서브 D/A 컨버터(66)는 서브 제어값(DSUB)을 디지털/아날로그 변환하고, 그 결과 얻는 신호(VSUB)를 서브 검출 저항(RS2)의 일단으로 인가한다. 서브 D/A 컨버터(66)의 후단에는, 출력 임피던스가 낮은 버퍼 증폭기(68)가 마련된다.
전류 제어부(70)는, 서브 목표값 설정부(72), 서브 디지털 연산부(74), 실렉터(80)를 구비한다.
서브 목표값 설정부(72)는, 보조 전류(ISUB)의 목표량을 나타내는 서브 목표값(DREF _ SUB)을 생성한다. 서브 디지털 연산부(74)는, 디지털 서브 전류 관측값(DM _ ISUM)이 서브 목표값(DREF_SUB)과 일치하도록 서브 제어값(DSUM)을 디지털 연산 처리에 의해 생성한다. 서브 디지털 연산부(74)는, 감산기(76) 및 컨트롤러(78)를 포함하고, 디지털 연산부(30)와 동일하게 구성된다. 컨트롤러(34) 및 컨트롤러(78)의 각 계수, 파라미터는, 각각 동일해도 좋고, 개별로 최적화되어도 좋다. 실렉터(80)는 서브 디지털 연산부(74)의 출력과, 전압용 A/D 컨버터(24)로부터의 디지털 전압 관측값(DM_V)을 받고, 일방을 선택한다. 구체적으로는, 후술하는 트래킹(tracking) 제어 신호(S2)가 어서트(assert)하는 기간, 디지털 전압 관측값(DM _V)을 선택한다.
도 5는, 메인 검출 저항(RS1), 서브 검출 저항(RS2)의 구성예를 나타내는 회로도이다.
메인 검출 저항(RS1)은, M개의 저항값을 선택할 수 있고, 저항(RM1~RMM), 스위치(FSW1~FSWM), 스위치(SSW1~SSWM)를 포함한다. 서브 검출 저항(RS2)은, 메인 검출 저항(RS1)과 동일한 회로 토폴로지를 갖는다.
본 실시형태에서 메인 검출 저항(RS1)의 저항값의 전환시에, 서브 검출 저항(RS2)의 저항값은 메인 검출 저항(RS1)의 전환 전후의 2개의 저항값 중에서 큰 쪽으로 설정된다. 따라서, 서브 검출 저항(RS2)은 메인 검출 저항(RS1)의 저항값 중에서 가장 작은 1개가 생략되어 있으며, 선택할 수 있는 저항값의 수가 M-1개로 되어 있다. 이것에 의해, 1개의 저항(RMM)과, 스위치(FSWM, SSWM)가 불필요해지기 때문에, 회로 면적을 작게 할 수 있다.
지금까지가 보조 전류원(60)의 구조예이다. 이어서, 도 4의 보조 전류원(60)의 동작을 설명한다.
보조 전류원(60)을 포함하는 서브 경로(8)는 도통, 차단이 전환할 수 있게 구성된다. 구체적으로는, 서브 검출 저항(RS2)의 스위치(FSW1~FSWM -1)가 모두 오프일 때 차단 상태, 적어도 하나가 온일 때 도통 상태가 된다. 서브 경로(8)는 통상 상태에서 차단되어 있다.
도 6은, 보조 전류원(60)의 차단, 도통 상태의 전환을 나타내는 타임 차트이다. 시각(t1)으로 메인 검출 저항(RS1)의 저항값의 전환을 지시하는 신호(S1)가 어서트(high level)된다.
이것을 받아서 시퀀서(90)는 보조 전류원(60)에 따른 보조 전류(ISUB)의 생성 개시에 앞서, 트래킹제어 신호(S2)를 어서트한다. 트래킹 제어 신호(S2)가 어서트되는 기간, 전류 제어부(70)는 디지털 전압 관측값(DM_V)과 동일한 서브 제어값(DSUB)을 출력한다. 이것을 트래킹 제어라고 한다. 트래킹 제어에 의해, 서브 검출 저항(RS2)의 일단으로 인가되는 전압(VSUB)과 그 타단의 전압(VDD)이 동일하게 된다.
이 상태에서, 서브 경로(8)(도 6의 SUB PATH)는, 차단 상태에서 도통 상태로 전환된다. 구체적으로는, 서브 검출 저항(RS2)의 복수의 스위치(FSW1~FSWM -1) 중에서 선택해야하는 저항값에 대응하는 1개를 온한다. 이때, 서브 검출 저항(RS2)의 양단 간의 전위차는 제로이기 때문에, 과도적인 전압 변동이나 전류 변동을 억제하고, 서브 경로(8)를 도통 상태로 전환할 수 있다.
서브 경로(8)가 도통 상태로 되면, 트래킹 제어 신호(S2)가 부정(Low Level)이 된다.
이어서, 도 3에 나타낸 시퀀스에 근거하여, 보정 전류(ISUB) 및 전원 전류(IDD)를 변화시키고, 메인 검출 저항(RS1)의 저항값을 전환한다.
그리고 시퀀서(90)는 재트래킹 제어 신호(S2)를 어서트하며, 트래킹 제어가 진행되고, 서브 검출 저항(RS2)의 양단의 전압이 동일하게 된다. 이 상태에서, 서브 경로(8)(도 6의 SUB PATH)는, 도통 상태에서 차단 상태로 전환된다. 구체적으로는, 서브 검출 저항(RS2)의 복수의 스위치(FSW1~FSWM -1)가 모두 오프한다. 이때, 서브 검출 저항(RS2)의 양단 간의 전위차는 제로이기 때문에, 과도적인 전압 변동이나 전류 변동을 억제하고, 서브 경로(8)를 차단 상태로 전환할 수 있다.
또한, 서브 경로(8)를 도통 상태에서 차단 상태로 전환하는 타이밍에서, 보조 전류(ISUB)는 제로이기 때문에, 트래킹 제어를 진행하지 않아도 양단 간의 전위차는 제로이다. 따라서, 저항값의 전환 후의 트래킹 제어는 생략해도 좋다.
이어서, 도 4의 보조 전류원(60)의 동작을 전압 공급 모드와 전류 공급 모드 각각에 대해 설명한다.
(1) 전압 공급 모드
보조 전류원(60)은, 메인 검출 저항(RS1)의 저항값의 전환시에 이하의 처리를 실행한다.
1. 서브 목표값 설정부(72)가 디지털 메인 전류 관측값(DM_I)을 홀드한다.
이때, 서브 목표값 설정부(72)는 디지털 메인 전류 관측값(DM_I)을 복수회에 걸쳐 샘플링하고, 그들을 평균으로 한 값을 홀드해도 좋다.
2. 서브 목표값 설정부(72)가 서브 목표값(DREF_SUB)을 제로에서 홀드한 디지털 메인 전류 관측값(DM_I)으로 변화시킨다. 이것에 의해, 보조 전류(ISUB)가 제로에서 전류(Ix)로 향하여 증대한다.
3. 메인 검출 저항의 저항값을 전환한다.
4. 서브 목표값 설정부(72)가 서브 목표값(DREF_SUB)을 홀드한 디지털 메인 전류 관측값(DM_I)에서 제로로 변화시킨다. 이것에 의해, 보조 전류(ISUB)가 전류(Ix)에서 제로로 향해 감소한다.
(2) 전류 공급 모드
보조 전류원(60)은 메인 검출 저항(RS1)의 저항값의 전환시에, 이하의 처리를 실행한다. 통상 상태에서 전류 목표값(DREF_I)의 값을 DREF _ NORM으로 가정한다
1. 서브 목표값 설정부(72)가 서브 목표값(DREF_SUB)을 제로에서 전류 목표값(DREF _I)의 통상 상태의 값(DREF _ NORM)까지 증대시킨다.
이때, 메인 목표값 설정부(10)는 관계식(1)을 유지하고, 전류 목표값(DREF_I)을 그 통상 상태의 값(DREF _ NORM)에서 제로까지 저하시킨다.
DREF _I=DREF _ NORM-DREF _ SUB…(1)
2. 메인 검출 저항(RS1)의 저항값을 전환한다.
3. 서브 목표값 설정부(72)가 서브 목표값(DREF_SUB)을 값(DREF _ NORM)에서 제로까지 저하시킨다. 이때, 메인 목표값 설정부(10)는 관계식(1)을 유지하고, 전류 목표값(DREF _I)을 제로에서 그 통상 상태의 값(DREF _ NORM)까지 증대시킨다.
지금까지 도 4의 보조 전류원(60)의 동작이다. 도 4의 보조 전류원(60)에 의하면, 전압 공급 모드, 전류 공급 모드 각각에 있어서, 적절한 보조 전류원(60)을 생성할 수 있다.
이상, 본 발명에 대해서 실시형태를 바탕으로 설명했다. 본 실시형태는 예시이고, 그들의 각 구성 요소나 각 처리 프로세스, 그들의 조합에는 여러 가지 변형예가 존재한다. 이하, 이러한 설명에 대해서 설명한다.
(제 1의 변형예)
전압 공급 모드 또는 전류 공급 모드에서, 보조 전류원(60)이 보조 전류(ISUB)의 전류량을 변화시킬 때, 서브 목표값 설정부(72)는 서브 목표값(DREF_SUB)을 완만하게 전환해도 좋다. 이것에 의해, 보조 전류원(60)이 메인의 제어 루프에 미치는 영향을 경감할 수 있다.
또는, 서브 디지털 연산부(74)를 포함하는 서브의 제어 루프의 응답 속도가 어느 정도 느린 경우에는, 서브 목표값 설정부(72)는 서브 목표값(DREF_SUB)을 순식간에 전환시켜도 좋다. 이 경우, 피드백 루프의 응답 지연에 의해, 보조 전류(ISUB)는 완만하게 변화해 나아간다.
(제 2의 변형예)
실시형태에는 트래킹 제어를 보조 전류(ISUB)의 생성 전후의 일정 기간만 진행하게 했지만, 본 발명은 그것에 한정되지 않는다. 예컨대, 통상 기간을 포함하여 트래킹 제어를 진행하고, 서브 전류(ISUB)를 생성하는 기간만 트래킹 제어를 무효화해도 좋다.
(제 3의 변형예)
실시형태에는 보조 전류원(60)이 메인 목표값 설정부(10), 디지털 연산부(30), 메인 D/A 컨버터(40), 메인 버퍼 증폭기(42), 메인 센스 증폭기(44), 메인 전류용 A/D 컨버터(22)를 포함하는 메인 전원과 동일한 구성인 경우를 설명했지만, 본 발명은 그것에는 한정되지 않는다. 도 7은 변형예에 관한 보조 전류원(60a)을 나타내는 회로도이다. 도 7의 보조 전류원(60a)은 서브 목표값 설정부(72), 서브 D/A 컨버터(66)에 더해, V/I 변환 회로(82)를 포함한다. V/I 변환 회로(82)는 서브 목표값(DREF_SUB)에 비례한 보조 전류(ISUB)를 생성한다. 당업자라면, V/I 변환 회로(82)에 여러 가지 변형예가 존재하는 것이 이해된다.
(제 4의 변형예)
실시형태에는, 전압 공급 모드와 전류 공급 모드가 전환할 수 있는 전원 장치(100)에 대해 설명했지만, 전압 공급 모드만, 또는 전류 공급 모드만으로 동작 할 수 있는 전원 장치에도 본 발명은 적용할 수 있다.
(제 5의 변형예)
도 4에 도시하는 메인 전류용 A/D 컨버터(22) 및 서브 전류용 A/D 컨버터(64)는 단일의 A/D 컨버터를 시분할로 공유해도 좋다. 이것에 의해 회로 면적을 억제할 수 있다.
실시형태에 근거하여 본 발명을 설명했지만, 실시형태는 본 발명의 원리, 응용을 나타내고 있는 것에 지나지 않고, 실시형태에는 청구 범위에 규정된 본 발명의 사상을 일탈하지 않는 범위에서 많은 변형예나 배치의 변형이 인정된다.
1: DUT
2: 시험 장치
4: 전원 라인
6: 피드백 라인
8: 서브 경로
DR: 드라이버
CP: 비교 측정기
100: 전원 장치
10: 메인 목표값 설정부
20: A/D 컨버터
22: 메인 전류용 A/D 컨버터
24: 전압용 A/D 컨버터
30: 디지털 연산부
32: 감산기
34: 컨트롤러
36: 실렉터
40: 메인 D/A 컨버터
42: 메인 버퍼 증폭기
44: 메인 센스 증폭기
RS1: 메인 검출 저항
60: 보조 전류원
RS2: 서브 검출 저항
62: 서브 센스 증폭기
64: 서브 전류용 A/D 컨버터
66: 서브 D/A 컨버터
68: 서브 버퍼 증폭기
70: 전류 제어부
72: 서브 목표값 설정부
74: 서브 디지털 연산부
76: 감산기
78: 컨트롤러
80: 실렉터
82: V/I 변환 회로
90: 시퀀서
DOUT: 제어값
SPS: 전원 신호
VM: 아날로그 관측값
DM: 디지털 관측값
SERR: 오차 신호

Claims (18)

  1. 전원 라인을 통해 디바이스의 전원 단자에 안정화된 전원 전압을 공급하는 전원 장치로,
    상기 전원 전압의 목표 레벨을 나타내는 전압 목표값을 생성하는 메인 목표값 설정부와,
    상기 디바이스의 상기 전원 단자로 공급되는 전원 전압에 따른 아날로그 전압 관측값을 피드백 라인을 통해 받고, 상기 아날로그 전압 관측값을 아날로그/디지털 변환하여 디지털 전압 관측값을 생성하는 전압용 A/D 컨버터와,
    상기 디지털 전압 관측값이 상기 전압 목표값과 일치하도록 조절되는 메인 제어값을 디지털 연산 처리에 의해 생성하는 디지털 연산부와,
    상기 메인 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 아날로그의 전원 신호를 상기 전원 라인을 통해 상기 디바이스의 전원 단자로 공급하는 메인 D/A 컨버터와,
    상기 전원 라인의 경로 상에 마련되고, 그 저항값이 전환할 수 있는 메인 검출 저항과,
    상기 메인 검출 저항의 양단 간의 전압에 근거하여, 상기 전원 라인으로 흐르는 전원 전류의 전류량을 나타내는 아날로그 메인 전류 관측값을 생성하는 메인 센스 증폭기와,
    상기 아날로그 메인 전류 관측값을 아날로그/디지털 변환하여 디지털 메인 전류 관측값을 생성하는 메인 전류용 A/D 컨버터와,
    상기 메인 검출 저항의 저항값을 전환시에, 상기 전원 라인과는 다른 서브 경로에서, 상기 디바이스의 전원 단자에 보조 전류를 공급하는 보조 전류원을 구비하는 것을 특징으로 하는 전원 장치.
  2. 제 1항에 있어서,
    통상 상태에서 상기 보조 전류는 제로이고,
    상기 메인 검출 저항의 저항값을 전환할 때,
    상기 메인 검출 저항의 저항값의 전환에 앞서, 상기 메인 검출 저항으로 흐르는 전류량을 취득하는 스텝과,
    상기 보조 전류원이 취득된 전류량의 보조 전류를 생성하는 스텝과,
    상기 메인 검출 저항의 저항값을 전환하는 스텝과,
    상기 보조 전류원이 상기 보조 전류를 제로로 되돌리는 스텝을 실행하는 것을 특징으로 하는 전원 장치.
  3. 제 2항에 있어서,
    상기 보조 전류원은 상기 검출 저항으로 흐르는 전류량을 취득할 때, 상기 디지털 메인 전류 측정값을 참조하는 것을 특징으로 하는 전원 장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    기 보조 전류원은,
    상기 서브 경로 상에 마련된 서브 검출 저항과,
    상기 서브 검출 저항의 양단 간의 전압에 근거하여, 상기 보조 전류의 전류량을 나타내는 아날로그 서브 전류 관측값을 생성하는 서브 센스 증폭기와,
    상기 아날로그 서브 전류 관측값을 아날로그/디지털 변환하여 디지털 서브 전류 관측값을 생성하는 서브 전류용 A/D 컨버터와,
    상기 서브 검출 저항의 일단에 인가해야하는 전압의 레벨을 나타내는 서브 제어값을 생성하는 전류 제어부와,
    상기 서브 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 신호를 상기 서브 검출 저항의 일단에 인가하는 서브 D/A 컨버터를 포함하는 것을 특징으로 하는 전원 장치.
  5. 제 4항에 있어서,
    상기 전류 제어부는,
    상기 보조 전류의 목표량을 나타내는 서브 목표값을 생성하는 서브 목표값 설정부와,
    상기 디지털 서브 전류 관측값이 상기 서브 목표값과 일치하도록 상기 서브 제어값을 디지털 연산 처리에 의해 생성하는 서브 디지털 연산부를 포함하는 것을 특징으로 하는 전원 장치.
  6. 제 5항에 있어서,
    상기 메인 검출 저항의 저항값을 전환할 때,
    상기 서브 목표값 설정부가 상기 디지털 메인 전류 관측값을 홀드하는 스텝과,
    상기 서브 목표값 설정부가 상기 서브 목표값을 제로에서 홀드한 상기 디지털 메인 전류 관측값으로 변화시키는 스텝과,
    상기 메인 검출 저항의 저항값을 전환시키는 스텝과,
    상기 서브 목표값 설정부가 상기 서브 목표값을 홀드한 상기 디지털 메인 전류 관측값에서 제로로 변화시키는 스텝을 실행하는 것을 특징으로 하는 전원 장치.
  7. 제 6항에 있어서,
    상기 서브 경로는 통상 상태에 있어서 차단되어 있고,
    상기 서브 경로는 상기 보조 전류원에 의한 상기 보조 전류의 생성 개시에 앞서, 상기 전류 제어부가 상기 디지털 전압 관측값과 동일한 서브 제어값을 출력한 상태에서 도통 상태로 전환할 수 있는 것을 특징으로 하는 전원 장치.
  8. 제 4항에 있어서,
    상기 서브 검출 저항은, 그 저항값이 전환할 수 있는 가변 저항이고,
    상기 메인 검출 저항의 저항값을 전환할 때, 상기 서브 검출 저항의 저항값은 전환 전후의 상기 메인 검출 저항의 저항값 중에서 큰쪽으로 설정되는 것을 특징으로 하는 전원 장치.
  9. 제 8항에 있어서,
    상기 메인 검출 저항과 상기 서브 검출 저항은, 같은 회로 토폴로지를 갖고, 상기 메인 검출 저항이 M값으로 전환할 수 있게 구성되고, 상기 서브 검출 저항이 M-1값으로 전환할 수 있게 구성되는 것을 특징으로 하는 전원 장치.
  10. 전원 라인을 통해 디바이스의 전원 단자에 안정화된 전원 전류를 공급하는 전원 장치로,
    상기 전원 전류의 목표량을 나타내는 전류 목표값을 생성하는 메인 목표값 설정부와,
    상기 전원 라인의 경로 상에 마련되고, 그 저항값이 전환할 수 있는 메인 검출 저항과,
    상기 메인 검출 저항의 양단 간의 전압에 근거하여, 상기 전원 라인으로 흐르는 전원 전류의 전류량을 나타내는 아날로그 메인 전류 관측값을 생성하는 메인 센스 증폭기와,
    상기 아날로그 메인 전류 관측값을 아날로그/디지털 변환하여 디지털 메인 전류 관측값을 생성하는 메인 전류용 A/D 컨버터와,
    상기 디지털 메인 전류 관측값이 상기 전류 목표값과 일치하도록 조절되는 메인 제어값을 디지털 연산 처리에 의해 생성하는 디지털 연산부와,
    상기 메인 제어값을 디지털/아날로그 변환하고, 그 결과 얻는 아날로그의 전원 신호를 상기 전원 라인을 통해 상기 디바이스의 전원 단자로 공급하는 메인 D/A 컨버터와,
    상기 디바이스의 상기 전원 단자로 공급되는 전원 전압에 따른 아날로그 전압 관측값을 피드백 라인을 통해 받고, 상기 아날로그 전압 관측값을 아날로그/디지털 변환하여 디지털 전압 관측값을 생성하는 전압용 A/D 컨버터와,
    상기 메인 검출 저항의 저항값을 전환시에, 상기 전원 라인과는 다른 서브 경로에서 상기 디바이스의 전원 단자로 보조 전류를 공급하는 보조 전류원을 구비하는 것을 특징으로 하는 전원 장치.
  11. 제 10항에 있어서,
    통상 상태에서 상기 보조 전류는 제로이고,
    상기 메인 검출 저항의 저항값을 전환할 때,
    상기 전원 전류와 상기 보조 전류의 합계량을 상기 전원 전류의 통상 상태에서 목표량으로 유지하면서, 상기 보조 전류원이 상기 보조 전류의 전류랑을 제로에서 상기 전원 전류의 통상 상태에서 목표랑까지 증가시키고, 상기 메인 목표값 설정부가 상기 전류 목표값을 통상 상태의 값에서 제로까지 저하시키는 스텝과,
    상기 메인 검출 저항의 저항값을 전환하는 스텝과,
    상기 전원 전류와 상기 보조 전류의 합계량을 상기 전원 전류의 통상 상태에서 목표량으로 유지하면서 상기 보조 전류원이 상기 보조 전류의 전류량을 상기 전원 전류의 통상 상태에서 목표랑에서 제로까지 저하시키고, 상기 메인 목표값 설정부가 상기 전류 목표값을 제로에서 통상 상태의 값까지 증대시키는 스텝을 실행하는 것을 특징으로 하는 전원 장치.
  12. 제 10항 또는 제 11항에 있어서,
    상기 보조 전류원은,
    상기 서브 경로 상에 마련된 서브 검출 저항과,
    상기 서브 검출 저항의 양단 간의 전압에 근거하여, 상기 보조 전류의 전류량을 나타내는 아날로그 서브 전류 관측값을 생성하는 서브 센스 증폭기와,
    상기 아날로그 서브 전류 관측값을 아날로그/디지털 변환하여 디지털 서브 전류 관측값을 생성하는 서브 전류용 A/D 컨버터와,
    상기 서브 검출 저항의 일단에 인가해야하는 전압의 레벨을 나타내는 서브 제어값을 생성하는 전류 제어부와,
    상기 서브 제어값을 디지털/아날로그 변환하여, 그 결과 얻는 신호를 상기 서브 검출 저항의 일단에 인가하는 서브 D/A 컨버터를 포함하는 것을 특징으로 하는 전원 장치.
  13. 제 12항에 있어서,
    상기 전류 제어부는,
    상기 보조 전류의 목표량을 나타내는 서브 목표값을 생성하는 서브 목표값 설정부와,
    상기 디지털 서브 전류 관측값이 상기 서브 목표값과 일치하도록, 상기 서브 제어값을 디지털 연산 처리에 의해 생성하는 서브 디지털 연산부를 포함하는 것을 특징으로 하는 전원 장치.
  14. 제 13항에 있어서,
    상기 메인 검출 저항의 저항값을 전환할 때,
    상기 전류 목표값과 상기 서브 목표값의 합계를 상기 전류 목표값의 통상 상태의 값으로 유지하면서, 상기 서브 목표값 설정부가 상기 서브 목표값을 제로에서 상기 전류 목표값의 통상 상태의 값까지 증대시키고, 상기 메인 목표값 설정부가 상기 전류 목표값을 그 통상 상태의 값에서 제로까지 저하시키는 스텝과,
    상기 메인 검출 저항의 저항값을 전환하는 스텝과,
    상기 전류 목표값과 상기 서브 목표값의 합계를 상기 전류 목표값의 통상 상태의 값으로 유지하면서, 상기 서브 목표값 설정부가 상기 서브 목표값을 상기 전류 목표값의 통상 상태의 값에서 제로까지 저하시키고, 상기 메인 목표값 설정부가 상기 전류 목표값을 제로에서 그 통상 상태의 값까지 증대시키는 스텝을 실행하는 것을 특징으로 하는 전원 장치.
  15. 제 14항에 있어서,
    상기 서브 경로는 통상 상태에서 차단되어 있고,
    상기 서브 경로는 상기 보조 전류원에 의한 상기 보조 전류의 생성 개시에 앞서, 상기 전류 제어부가 상기 디지털 전압 관측값과 동일한 서브 제어값을 출력한 상태에서 도통(導通)상태로 전환되는 것을 특징으로 하는 전원 장치.
  16. 제 12항에 있어서,
    상기 서브 검출 저항은, 그 저항값이 전환 가능한 가변 저항이며,
    상기 메인 검출 저항의 저항값을 전환할 때, 상기 서브 검출 저항의 저항값은 전환 전후의 상기 메인 검출 저항의 저항값 중에서 큰 쪽으로 설정되는 것을 특징으로 하는 전원 장치.
  17. 제 16항에 있어서,
    상기 메인 검출 저항과 상기 서브 검출 저항은, 같은 회로 토폴로지를 갖고, 상기 메인 검출 저항이 M값으로 전환할 수 있게 구성되고, 상기 서브 검출 저항이 M-1값으로 전환할 수 있게 구성되는 것을 특징으로 하는 전원 장치.
  18. 피시험 디바이스에 대해, 전원을 공급하는 제 1항 내지 제 3항, 제 10항, 제 11항 중 어느 한 항에 기재된 전원 장치를 구비하는 것을 특징으로 하는 시험 장치.
KR1020130073858A 2012-06-28 2013-06-26 시험 장치용의 전원 장치 및 이를 이용한 시험 장치 KR101450459B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-145859 2012-06-28
JP2012145859A JP5529214B2 (ja) 2012-06-28 2012-06-28 試験装置用の電源装置およびそれを用いた試験装置

Publications (2)

Publication Number Publication Date
KR20140004009A true KR20140004009A (ko) 2014-01-10
KR101450459B1 KR101450459B1 (ko) 2014-10-14

Family

ID=49878019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073858A KR101450459B1 (ko) 2012-06-28 2013-06-26 시험 장치용의 전원 장치 및 이를 이용한 시험 장치

Country Status (5)

Country Link
US (1) US8952671B2 (ko)
JP (1) JP5529214B2 (ko)
KR (1) KR101450459B1 (ko)
CN (1) CN103513072A (ko)
TW (1) TWI485416B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105548651B (zh) * 2015-12-02 2018-06-19 上海兆芯集成电路有限公司 测量装置
EP3270175B1 (en) * 2016-07-15 2020-12-16 Nxp B.V. Input/output cell
WO2018177535A1 (en) 2017-03-31 2018-10-04 Advantest Corporation Apparatus and method for providing a supply voltage to a device under test using a compensation signal injection
WO2018177536A1 (en) 2017-03-31 2018-10-04 Advantest Corporation Apparatus and method for providing a supply voltage to a device under test using a capacitor
US11150295B1 (en) * 2018-10-02 2021-10-19 Marvell Asia Pte, Ltd. Relay circuit for reducing a voltage glitch during device testing
US10587245B1 (en) * 2018-11-13 2020-03-10 Northrop Grumman Systems Corporation Superconducting transmission line driver system
DE112020001204T5 (de) * 2019-03-13 2022-01-05 Advantest Corporation Leistungsversorgung und Verfahren zur Leistungsversorgung einer Last unter Verwendung einer inneren analogen Steuerschleife
JP7076540B2 (ja) 2019-08-06 2022-05-27 株式会社アドバンテスト 電気フィルタ構造
US11545288B2 (en) 2020-04-15 2023-01-03 Northrop Grumman Systems Corporation Superconducting current control system
CN113204260B (zh) * 2021-04-30 2022-03-01 武汉中科牛津波谱技术有限公司 一种多通道高精密电流源及其工作方法
US11757467B2 (en) 2021-08-13 2023-09-12 Northrop Grumman Systems Corporation Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212066A (ja) * 1988-06-30 1990-01-17 Hitachi Electron Eng Co Ltd 測定用電源装置
KR0175319B1 (ko) * 1991-03-27 1999-04-01 김광호 정전압 회로
JPH07311223A (ja) 1994-05-19 1995-11-28 Sony Tektronix Corp 負荷電流検出回路
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
US5835045A (en) * 1994-10-28 1998-11-10 Canon Kabushiki Kaisha Semiconductor device, and operating device, signal converter, and signal processing system using the semiconductor device.
JPH11133068A (ja) * 1997-10-31 1999-05-21 Hewlett Packard Japan Ltd 電圧電流特性測定装置
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2001041997A (ja) 1999-07-30 2001-02-16 Advantest Corp 電源電流測定装置
JP2002354810A (ja) 2001-05-29 2002-12-06 Sony Corp スイッチング電源回路
JP4113076B2 (ja) * 2003-08-28 2008-07-02 株式会社日立製作所 超電導半導体集積回路
US7649345B2 (en) * 2004-06-29 2010-01-19 Broadcom Corporation Power supply regulator with digital control
US8193724B2 (en) * 2005-01-25 2012-06-05 Rohm Co., Ltd. Power supply apparatus
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US7345467B2 (en) * 2006-06-27 2008-03-18 Advantest Corporation Voltage generating apparatus, current generating apparatus, and test apparatus
JP5186148B2 (ja) * 2006-10-02 2013-04-17 株式会社日立製作所 ディジタル制御スイッチング電源装置
US7576525B2 (en) * 2006-10-21 2009-08-18 Advanced Analogic Technologies, Inc. Supply power control with soft start
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
JP5086940B2 (ja) * 2008-08-29 2012-11-28 ルネサスエレクトロニクス株式会社 電源制御装置と電源制御方法
JP2010268387A (ja) * 2009-05-18 2010-11-25 Panasonic Corp 基準電圧発生回路およびａ／ｄ変換器ならびにｄ／ａ変換器
CN101697087B (zh) * 2009-11-10 2012-02-22 贵州大学 高精度低漂移集成电压基准源电路
JP5488159B2 (ja) * 2010-04-20 2014-05-14 住友電気工業株式会社 定電力制御回路
JP2012052862A (ja) * 2010-08-31 2012-03-15 Advantest Corp 試験装置用の電源装置およびそれを用いた試験装置
JP2012122879A (ja) * 2010-12-09 2012-06-28 Advantest Corp 電源装置、その制御方法ならびにそれらを用いた試験装置

Also Published As

Publication number Publication date
CN103513072A (zh) 2014-01-15
TWI485416B (zh) 2015-05-21
JP5529214B2 (ja) 2014-06-25
KR101450459B1 (ko) 2014-10-14
TW201400831A (zh) 2014-01-01
US8952671B2 (en) 2015-02-10
US20140009129A1 (en) 2014-01-09
JP2014010010A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
KR101450459B1 (ko) 시험 장치용의 전원 장치 및 이를 이용한 시험 장치
JP5183585B2 (ja) 測定装置、試験装置および測定方法
KR101423871B1 (ko) 시험장치
KR101858258B1 (ko) 전원장치, 그 제어방법 및 이들을 이용한 시험장치
KR100916552B1 (ko) 피시험 디바이스에서의 전압을 센싱하기 위한 파라미터측정 유닛의 사용
US8275569B2 (en) Test apparatus and diagnosis method
KR20070073975A (ko) 피시험 디바이스에 대한 파워 소스로써의 파라미터 측정유닛의 사용
KR20090022603A (ko) 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법
KR101421333B1 (ko) 시험장치용 전원장치 및 이를 이용한 시험장치
US8179154B2 (en) Device, test apparatus and test method
CN103513073A (zh) 电源装置以及使用该电源装置的试验装置
JP2008287549A (ja) 電圧生成装置およびそれを用いた直流試験装置
US7208925B2 (en) Voltage regulator controller power good indicator circuitry
JPWO2008059766A1 (ja) 測定回路及び試験装置
JP6225486B2 (ja) セル電圧測定装置
US7256602B2 (en) Electrical circuit and method for testing integrated circuits
US20210165050A1 (en) Power supply monitoring with variable thresholds for variable voltage rails
JP2011027453A (ja) 半導体試験装置及び半導体試験方法
KR102476366B1 (ko) 트래커 전압 모니터링 장치 및 방법
US20110062920A1 (en) Power supply, test apparatus, and control method
JP2011003061A (ja) 増幅装置、電源装置、電源回路および試験装置
JP2014074621A (ja) 電源装置、それを用いた試験装置、電源電圧の制御方法
KR101243385B1 (ko) 정확도를 향상시킨 반도체 시험 장치
JP2015152507A (ja) 半導体試験装置および半導体装置
US20080116860A1 (en) Burn-in system power stage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 6