KR20090022603A - 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법 - Google Patents

디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법 Download PDF

Info

Publication number
KR20090022603A
KR20090022603A KR1020070088112A KR20070088112A KR20090022603A KR 20090022603 A KR20090022603 A KR 20090022603A KR 1020070088112 A KR1020070088112 A KR 1020070088112A KR 20070088112 A KR20070088112 A KR 20070088112A KR 20090022603 A KR20090022603 A KR 20090022603A
Authority
KR
South Korea
Prior art keywords
power supply
voltage
under test
signal
detection
Prior art date
Application number
KR1020070088112A
Other languages
English (en)
Inventor
안상배
최승철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070088112A priority Critical patent/KR20090022603A/ko
Priority to US12/201,743 priority patent/US7859287B2/en
Publication of KR20090022603A publication Critical patent/KR20090022603A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수의 반도체 장치들을 동시에 테스트하기 위하여, 테스트 시스템은 시스템 컨트롤러, 전원 공급 회로 및 검출 신호 발생기를 포함한다. 시스템 컨트롤러는 복수의 피검사 장치들의 테스트 동작을 제어하고, 전원 공급 회로는 시스템 컨트롤러로부터 제공되는 전압 제어 신호에 응답하여 공통 전원 전압을 발생한다. 검출 신호 발생기는 공통 전원 전압을 피검사 장치들에 각각 인가하기 위하여 병렬 연결된 복수의 제어 모듈들을 포함한다. 각각의 제어 모듈은 공통 전원 전압에 의해 상응하는 피검사 장치로 흐르는 각각의 소싱 전류의 크기에 기초하여 각각의 소싱 전류를 차단한다.
디바이스 파워 서플라이(DPS), 테스트, 불량, 과전류

Description

디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트 시스템 및 반도체 장치의 테스트 방법{Device Power Supply Extension Circuit, Test System Including The Same, and Method of Testing Semiconductor Devices}
본 발명은 반도체 장치의 테스트에 관한 것으로서, 더욱 상세하게는 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트 시스템 및 반도체 장치의 테스트 방법에 관한 것이다.
집적 회로 칩과 같은 반도체 장치는 통상 웨이퍼(wafer) 상에 복수개가 형성된 후 각각 절단되어 팩키징 공정을 거쳐 제품화된다. 이러한 과정 중에서 집적 회로 내에 실질적인 결함 또는 잠재적인 결함이 발생할 수 있고, 각 공정 단계에서 결함이 포함된 반도체 장치를 불량으로 처리하기 위한 테스트 과정이 요구된다.
일반적으로 집적 회로 칩, 메모리 칩과 같은 반도체 장치의 내재적인 결함을 표면화하기 위하여 가혹한 조건하에서 번인 테스트(burn-in test)가 행해진다. 번인 테스트시에 반도체 장치가 불량인 경우 반도체 장치 내에서 단락이 일어나고 과전류가 발생한다. 반도체 장치의 결함이 경미하여 구제가 가능한 경우에도 이러한 과전류에 의해 해당 칩이 완전히 소실되고 반도체 장치의 구제가 불가능해질 수 있 다.
도 1은 반도체 장치를 검사하기 위한 종래의 테스트 시스템을 나타내는 블록도이다.
도 1을 참조하면, 테스트 시스템(100)은 테스터(10) 및 피검사 장치(DUT:device under test)들(21)을 테스터(10)에 접속시키기 위한 보드(20)를 포함한다. 보드(20)의 단자들(22)과 테스터(10)의 단자들(18)을 통하여 피검사 장치들(21)은 테스터(10)에 전기적으로 접속된다.
테스터(10)는 시스템 컨트롤러(11), 복수의 디바이스 파워 서플라이(DPS: devise power supply), 차단 회로(15) 및 릴레이 컨트롤러(17)를 포함한다.
시스템 컨트롤러(11)는 전반적인 테스트 동작을 제어하고 복수의 디바이스 파워 서플라이들(12)로부터의 과전류 검출 신호에 기초하여 피검사 장치들(21)의 양부를 판단한다.
각각의 디바이스 파워 서플라이(12)는 전원 공급 회로(13) 및 검출 회로(14)를 포함한다. 디바이스 파워 서플라이(12)에 포함된 전원 공급 회로(13)는 각각의 전원 전압을 발생하여 상응하는 피검사 장치(21)에 전원을 공급한다. 검출 회로(14)는 전원 공급 회로(13)로부터 피검사 장치(21)로 흐르는 각각의 전류가 일정한 값을 초과하면 피검사 장치(21)의 불량을 나타내는 과전류 검출 신호를 시스템 컨트롤러(11)로 출력한다. 시스템 컨트롤러(11)는 복수의 디바이스 파워 서플라이(12)로부터 제공된 과전류 검출 신호들에 기초하여 릴레이 컨트롤러(17)를 제어한다. 릴레이 컨트롤러(17)는 시스템 컨트롤러(11)로부터의 제어 신호에 따라 차단 회로(15)에 포함된 복수의 릴레이들(16)들 중에서 과전류가 검출된 피검사 장치(21)에 연결된 릴레이를 개방하여 불량으로 판정된 피검사 장치(21)로의 전원 공급을 차단한다.
이와 같이 반도체 검사 공정에서 일반적으로 사용하는 도 1과 같은 테스트 시스템에서는, 시스템 컨트롤러(11)가 복수의 디바이스 파워 서플라이들(12)로부터 과전류 검출 신호를 수신하고, 이에 기초하여 릴레이 컨트롤러(17)를 제어하여 불량으로 판정된 피검사 장치(21)로의 전원 공급을 차단한다.
반도체 제품의 검사과정에서 양품과 불량품을 선별하기 위해 사용하는 테스터의 장치 중 디바이스 파워 서플라이(DPS; Device Power Supply)는 제품의 사용 조건에 맞는 전원을 공급하는 장치이다.
통상 디바이스 파워 서플라이(12)는 테스터(10) 내부에 장착되어 있으며 디바이스 파워 서플라이(12)의 수량은 테스터의 설계상 한정되어 있다. 따라서 복수개의 장치를 검사하는 경우 디바이스 파워 서플라이의 추가 증설에 따른 투자비가 요구되며 테스터 설계상 추가 증설에 대한 한계가 있다.
상기 문제점에 대한 대안으로서, 디바이스 파워 서플라이에 2개의 피검사 장치를 병렬로 연결하여 동시에 테스트하고 과전류가 검출된 경우에 병렬 연결된 2개의 피검사 장치들을 모두 불량으로 처리하는 방법이 고안된 바 있다. 이 경우 하나의 디바이스 파워 서플라이에 연결된 2개의 피검사 장치들 각각에 대한 과전류 검출 방법이 없기 때문에 병렬로 연결된 디바이스를 모두 불량으로 처리해야만 하는 문제점을 가지고 있다. 즉 불량이 아닌 양품의 피검사 장치에 대해서도 모두 불량 으로 처리하고 각각의 양부를 판단하기 위한 후속 테스트 절차가 요구되므로 테스트 효율이 저하된다.
한편, 일본 특허 공개 공보 제1994-53299호에 개시되어 있는 바와 같이, 과전류를 검출하는 회로를 공통으로 사용하고 복수의 반도체 장치들을 순차적으로 테스트할 수도 있다. 그러나 이 경우에는 순차적으로 복수의 피검사 장치들을 지정하기 위한 부가적인 구성이 요구되며, 복수의 반도체 장치들을 순차적으로 테스트하기 때문에 테스트 시간이 증가하여 반도체 장치의 생산성이 저하된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 복수의 피검사 장치들을 동시에 테스트하여 테스트 시간을 감소할 수 있는 디바이스 파워 서플라이 확장 회로를 제공하는 것을 일 목적으로 한다.
또한 본 발명은 상기 디바이스 파워 서플라이 확장 회로를 포함하여 복수의 피검사 장치들에 대한 테스트 시간을 감소할 수 있는 테스트 시스템을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 복수의 피검사 장치들을 동시에 테스트하여 테스트 시간을 감소할 수 있는 테스트 방법을 제공하는 것을 일 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 테스트 시스템은, 시스템 컨트롤러, 전원 공급 회로 및 디바이스 파워 서플라이(DPS) 확장 회로를 포함한다. 상기 시스템 컨트롤러는 복수의 피검사 장치들의 테스트 동작을 제어하고, 상기 전원 공급 회로는 상기 시스템 컨트롤러로부터 제공되는 전압 제어 신호에 응답하여 공통 전원 전압을 발생한다. 상기 DPS 확장 회로는 상기 공통 전원 전압을 상기 피검사 장치들에 각각 인가하기 위하여 병렬 연결된 복수의 제어 모듈들을 포함한다. 상기 각각의 제어 모듈은 상기 공통 전원 전압에 의해 상응하는 피검사 장치로 흐르는 각각의 소싱 전류의 크기에 기초하여 상기 각각의 소싱 전류를 차단한다.
상기 각각의 제어 모듈은, 스위치, 전류-전압 컨버터 및 검출 신호 발생기를 포함하여 구현될 수 있다. 상기 스위치는 상기 상응하는 피검사 장치의 불량 여부를 나타내는 과전류 검출 신호에 응답하여 상기 상응하는 피검사 장치로 흐르는 소싱 전류를 차단한다. 상기 전류-전압 컨버터는 상기 소싱 전류의 크기를 검출하여 상기 소싱 전류의 크기에 상응하는 검출 전압 신호를 발생한다. 상기 검출 신호 발생기는 상기 검출 전압 신호에 기초하여 상기 과전류 검출 신호를 발생한다.
상기 전류-전압 컨버터는, 검출 저항 및 차동 증폭기를 포함하여 구현될 수 있다. 상기 검출 저항은 상기 공통 전원 전압이 인가되는 노드와 상기 스위치 사이에 연결되고, 상기 차동 증폭기는 상기 검출 저항의 양단의 전압을 증폭하여 상기 검출 전압 신호를 출력한다.
상기 검출 신호 발생기는, 비교기 및 플립-플롭을 포함하여 구현될 수 있다. 상기 비교기는 기준 전압 신호와 상기 검출 전압 신호를 비교하여 비교 신호를 발생하고, 상기 플립-플롭은 상기 비교 신호에 응답하여 활성화되는 상기 과전류 검출 신호를 발생한다.
상기 각각의 제어 모듈은, 상기 검출 전압 신호에 기초하여 상기 각각의 소싱 전류의 크기를 복수 비트의 디지털 신호로 변환하여 레벨 검출 신호를 출력하는 아날로그-디지털 컨버터를 더 포함할 수 있다.
상기 시스템 컨트롤러는 상기 과전류 검출 신호들을 수신하여 상기 피검사 장치들의 불량 여부를 판단할 수 있다.
일 실시예에서, 상기 전원 공급 회로는 디지털-아날로그 컨버터 및 전압 레 귤레이터를 포함하여 구현될 수 있다. 상기 디지털-아날로그 컨버터는 상기 전압 제어 신호를 아날로그 신호로 변환하여 아날로그 전압 제어 신호를 출력한다. 상기 전압 레귤레이터는 상기 아날로그 전압 제어 신호에 기초하여 상기 공통 전원 전압을 일정하게 유지시켜 출력한다.
상기 전압 레귤레이터는, 상기 공통 전원 전압에 상응하는 피드백 신호와 상기 아날로그 전압 제어 신호의 차이를 증폭하여 출력하는 차동 증폭기를 포함하여 구현될 수 있다.
일 실시예에서, 상기 시스템 컨트롤러 및 상기 전원 공급 회로는 테스터의 내부에 구현되고, 상기 DPS 확장 회로는 상기 테스터의 외부에 구현될 수 있다. 예를 들어, 상기 DPS 확장 회로는 상기 테스터의 헤드와 상기 피검사 장치들 사이에 연결되는 퍼포먼스 보드에 포함될 수 있다.
상기 DPS 확장 회로는, 상기 피검사 장치들의 각각의 불량 여부를 나타내는 과전류 검출 신호들을 직렬화하여 상기 테스터로 출력하기 위한 선택 회로를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 디바이스 파워 서플라이(DPS) 확장 회로는 공통 전원 전압을 복수의 피검사 장치들에 각각 인가하기 위하여 병렬 연결된 복수의 제어 모듈들을 포함한다. 상기 각각의 제어 모듈은 스위치, 전류-전압 컨버터 및 검출 신호 발생기를 포함하여 구현될 수 있다. 상기 스위치는 상기 상응하는 피검사 장치의 불량 여부를 나타내는 과전류 검출 신호에 응답하여 상기 상응하는 피검사 장치로 흐르는 소싱 전류를 차단한다. 상기 전류-전압 컨버터는 상기 소싱 전류의 크기를 검출하여 상기 소싱 전류의 크기에 상응하는 검출 전압 신호를 발생한다. 상기 검출 신호 발생기는 상기 검출 전압 신호에 기초하여 상기 과전류 검출 신호를 발생한다.
상기 전류-전압 컨버터는, 검출 저항 및 차동 증폭기를 포함하여 구현될 수 있다. 상기 검출 저항은 상기 공통 전원 전압이 인가되는 노드와 상기 스위치 사이에 연결되고, 상기 차동 증폭기는 상기 검출 저항의 양단의 전압을 증폭하여 상기 검출 전압 신호를 출력한다.
상기 검출 신호 발생기는, 비교기 및 플립-플롭을 포함하여 구현될 수 있다. 상기 비교기는 기준 전압 신호와 상기 검출 전압 신호를 비교하여 비교 신호를 발생하고, 상기 플립-플롭은 상기 비교 신호에 응답하여 활성화되는 상기 과전류 검출 신호를 발생한다.
상기 각각의 제어 모듈은, 상기 검출 전압 신호에 기초하여 상기 각각의 소싱 전류의 크기를 복수 비트의 디지털 신호로 변환하여 레벨 검출 신호를 출력하는 아날로그-디지털 컨버터를 더 포함할 수 있다.
일 실시예에서, 상기 DPS 확장 회로는, 상기 피검사 장치들의 테스트 동작을 제어하는 시스템 컨트롤러와 상기 공통 전원 전압을 발생하는 전원 공급 회로를 포함하는 테스터의 외부에 구현될 수 있다. 예를 들어, 상기 DPS 확장 회로는, 상기 테스터의 헤드와 상기 피검사 장치들 사이에 연결되는 퍼포먼스 보드에 포함될 수 있다.
상기 DPS 확장 회로는 상기 피검사 장치들의 각각의 불량 여부를 나타내는 과전류 검출 신호들을 직렬화하여 상기 테스터로 출력하기 위한 선택 회로를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법에 의해, 전압 제어 신호에 응답하여 공통 전원 전압이 발생되고, 상기 공통 전원 전압에 기초하여 복수의 피검사 장치들에게 전원을 공급한다. 상기 공통 전원 전압에 의해 상응하는 피검사 장치로 흐르는 각각의 소싱 전류들의 크기에 기초하여 상기 소싱 전류들을 차단한다.
상기 소싱 전류들을 차단하기 위하여, 상기 공통 전원 전압이 인가되는 노드와 상기 피검사 장치들 사이에 병렬로 연결되어 상기 소싱 전류들의 크기를 검출하기 위한 복수의 제어 모듈들을 제공하고, 상기 피검사 장치들 모두에 대하여 동시에 각각의 소싱 전류의 차단 여부를 결정할 수 있다.
상기 복수의 제어 모듈들은, 상기 피검사 장치들의 테스트 동작을 제어하는 시스템 컨트롤러와 상기 공통 전원 전압을 발생하는 전원 공급 회로를 포함하는 테스터의 외부에 구현될 수 있다. 예를 들어, 상기 복수의 제어 모듈들은, 상기 테스터의 헤드와 상기 피검사 장치들 사이에 연결되는 퍼포먼스 보드에 포함될 수 있다.
상기 과전류 검출 신호들에 기초하여 상기 피검사 장치들의 불량 여부를 판단할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트 시스템 및 반도체 장치의 테스트 방법은 전원 공급 회로의 출력 단자에 복수의 제어 모듈을 병렬로 연결하여 다수의 반도체 장치들의 각각을 동시에 테스트함으로써 테스트 시간을 감소할 수 있다.
또한 시스템 컨트롤러에 과전류 발생 신호를 출력하여 피검사 장치의 불량 여부를 판정함과 동시에 해당 피검사 장치의 전원 공급을 신속히 차단함으로써 피검사 장치가 완전히 소실되는 것을 방지하여 반도체 장치의 생산성을 향상시킬 수 있다.
또한 본 발명에 의한 테스트 시스템은 전원 공급 회로를 공통으로 이용하고, 비교적 구성이 간단한 디바이스 파워 서플라이 확장 회로를 테스터 외부에 구현함으로써 테스터의 설계 마진을 넓히고 동시에 테스트되는 피검사 장치들의 개수에 따른 설계 변경이 용이하다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어 야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다.
도 2를 참조하면, 테스트 시스템(200)은 시스템 컨트롤러(220), 전원 공급 회로(240) 및 디바이스 파워 서플라이(DPS: device power supply) 확장 회로(200)를 포함한다.
시스템 컨트롤러(220)는 복수의 피검사 장치들(280)의 테스트 동작을 제어한다. 전원 공급 회로(240)는 시스템 컨트롤러(220)로부터 제공되는 전압 제어 신호(CTV)에 응답하여 공통 전원 전압(VCOM)을 발생한다.
DPS 확장 회로(260)는 전원 공급 회로(240)에 의해 발생된 공통 전원 전압(VCOM)을 피검사 장치들(280)에 각각 인가하기 위한 복수의 제어 모듈(300)을 포함한다. DPS 확장 회로(260)에 포함된 제어 모듈들(300)은 공통 전원 전압(VCOM)이 인가되는 노드와 피검사 장치들(280) 사이에 병렬로 각각 연결된다. 따라서 DPS 확장 회로(260)는 공통 전원 전압(VCOM)에 기초하여 피검사 장치들(280)로 전원을 공급한다.
각각의 제어 모듈(300)은 공통 전원 전압(VCOM)에 의해 상응하는 피검사 장치(280)로 흐르는 각각의 소싱 전류(sourcing current)의 크기에 기초하여 상기 각각의 소싱 전류를 차단한다. 소싱 전류의 크기가 일정한 값 이상인 경우 제어 모듈(300)은 이를 피검사 장치(280)의 불량에 의한 과전류로 판단하여 상응하는 피검사 장치(280)로 흐르는 소싱 전류를 차단한다.
이와 같이 본 발명의 일 실시예에 따른 테스트 시스템(200)은 복수의 반도체 장치들을 동시에 테스트하기 위하여 전원 공급 회로(240)를 공통으로 이용하고, 비교적 구성이 간단한 제어 모듈들(300)을 포함하는 디바이스 파워 서플라이 확장 회로(260)를 통하여 각 피검사 장치들(280)에 인가되는 전원을 제어한다. 따라서 테스터의 설계 마진을 넓힐 수 있고 동시에 테스트되는 피검사 장치들의 개수에 따른 설계 변경이 용이하다.
테스트 시스템(200)에 의해 테스트되는 복수의 피검사 장치들(280)은 웨이퍼 상에 구현된 메모리 칩들 또는 집적 회로 칩들일 수 있으나, 이에 한정되는 것은 아니며 디바이스 파워 서플라이를 필요로 하는 임의의 반도체 장치들의 테스트에 본 발명의 일 실시예에 따른 테스트 시스템(200)이 이용될 수 있다.
도 3은 도 2의 테스트 시스템에 포함된 제어 모듈을 나타내는 회로도이다.
도 2의 DPS 확장 회로(260)는 도 3에 도시된 것과 같은 제어 모듈(300a)을 복수 개 포함하며, 동시에 테스트되는 피검사 장치들(280)에 따라 각 제어 모듈은 동일한 구성으로 구현될 수도 있고 각각의 제어 모듈별로 변형되어 구현될 수도 있다.
도 3을 참조하면, 각각의 제어 모듈(300a)은 전류-전압 컨버터(320), 검출 신호 발생기(340) 및 스위치(360)를 포함하여 구현될 수 있다.
스위치(360)는 상응하는 피검사 장치의 불량 여부를 나타내는 과전류 검출 신호(DET)에 응답하여 공통 전원 전압(VCOM)에 의해 상응하는 피검사 장치로 흐르는 소싱 전류(Id)를 차단한다. 전류-전압 컨버터(320)는 소싱 전류(Id)의 크기를 검출하여 소싱 전류(Id)의 크기에 상응하는 검출 전압 신호(VDT)를 발생한다. 검출 신호 발생기(340)는 전류-전압 컨버터(320)에 의해 발생된 검출 전압 신호(VDT)에 기초하여 과전류 검출 신호(DET)를 발생한다.
도 2에 도시된 바와 같이, 시스템 컨트롤러(220)는 복수의 제어 모듈(300)에서 발생된 과전류 검출 신호들(DET)을 수신하여 상기 피검사 장치들(280)의 불량 여부를 판단한다. 한편 과전류 검출 신호(DET)는 스위치(360)의 제어 신호(SC)로 이용될 수 있으며 과전류 검출 신호(DET)의 논리 상태에 따라 스위치(360)가 턴온 또는 턴오프될 수 있다. 스위치(360)는 릴레이, MOS 트랜지스터 등과 같은 다양한 소자로 구현될 수 있다.
전류-전압 컨버터(320)는, 도 3에 예시한 바와 같이, 검출 저항(Rd) 및 차동 증폭기(322)를 포함하여 구현될 수 있다. 검출 저항(Rd)은 공통 전원 전압(VCOM)이 인가되는 노드와 스위치(360) 사이에 연결된다. 검출 저항(Rd)의 양단은 차동 증폭 기(322)의 두 개의 입력 단자에 연결되고, 차동 증폭기(322)는 소싱 전류(Id)의 크기에 비례하는 검출 저항(Rd) 양단의 전압을 증폭하여 검출 전압 신호(VDT)를 출력한다.
검출 신호 발생기(342)는, 도 2에 예시한 바와 같이, 비교기(342) 및 플립-플롭(344)을 포함하여 구현될 수 있다. 비교기(342)는 기준 전압 신호(VREF)와 검출 전압 신호(VDT)를 비교하여 비교 신호(CP)를 발생한다. 기준 전압 신호(VREF)는 불량 판정을 위한 소싱 전류(Id)의 한계값에 상응하도록 설정되며, 비교기(342)에서 출력되는 비교 신호(CP)는 전류-전압 컨버터(320)의 출력인 검출 전압 신호(VDT)가 기준 전압 신호(VREF)보다 클 때 활성화된다.
플립-플롭(344)은 비교 신호(CP)에 응답하여 활성화되는 과전류 검출 신호(DET)를 발생한다. 예를 들어, 플립-플롭(344)은 비교 신호(CP)의 상승 에지에 동기하여 과전류 검출 신호(DET)를 활성화할 수 있다. 플립-플롭(344)은 2개의 입력 단자인 데이터 단자(D)와 제어 단자(S) 및 출력 단자(Q)를 포함한다. 예를 들어, 플립-플롭(344)은 두 개의 NOR 게이트를 교차하여 접속시킨 셋/리셋(set/reset) 형의 플립-플롭일 수 있다. 플립-플롭(344)은 피검사 장치들(280)을 새로이 로딩할 때마다 제어 단자(S)에 인가되는 제어 신호(STRT)에 의해 제 1 논리값(예를 들어, 논리 로우)으로 리셋된다. 리셋된 상태에서 데이터 단자(D)로 입력되는 비교 신호(CP)가, 예를 들어 논리 노우에서 논리 하이로 천이하는 경우, 즉 비교 신호(CP)의 상승 에지에서 플립-플롭에 제 2 논리값(예를 들어, 논리 하이)이 저장된다. 저장된 제 2 논리값은 유지되고 플립-플롭(344)이 제어 신호(STRT)에 응 답하여 리셋되기 전까지는 플립-플롭은 논리 하이의 과전류 검출 신호(DET)를 출력한다. 따라서 스위치(360)는 상기 제 2 논리값에 해당하는 과전류 검출 신호(DET)의 논리 상태에 응답하여 소싱 전류(Id)를 차단하고, 스위치의 턴오프에 의해 소싱 전류(Id)가 감소되어도 과전류 검출 신호(DET)는 논리 하이 상태를 유지할 수 있다.
비교기(342)의 기준 전압 신호(VREF)는 시스템 컨트롤러(220)에서 제공될 수도 있고 분배 저항들을 통하여 고정된 값으로 제공될 수도 있다. 플립-플롭(344)을 리셋하기 위한 제어 신호(START)는 테스트 주기를 나타내며 시스템 컨트롤러(220)로부터 제공될 수 있다.
도 3에 도시된 바와 같이, DPS 확장 회로(260)에 포함된 각각의 제어 모듈(300a)은 아날로그-디지털 컨버터(380)를 더 포함할 수 있다. 아날로그-디지털 컨버터(380)는 검출 전압 신호(DET)에 기초하여 각각의 소싱 전류(Id)의 크기를 나타내는 레벨 검출 신호(DETLEV)를 발생한다. 레벨 검출 신호(380)는 디지털 신호의 형태로 시스템 컨트롤러(22)에 제공되어 테스트 모드에 따라 피검사 장치(280)의 불량 여부 또는 성능 등을 판단하는 데 이용될 수 있다.
이와 같이 각각의 제어 모듈(300a)은 각각의 피검사 장치(280)의 불량 여부를 시스템 컨트롤러(220)에 제공하는 시점과 관계없이, 과전류가 발생하면 즉시 피검사 장치(280)로 흐르는 소싱 전류(Id)를 차단할 수 있다. 따라서 피검사 장치가 완전히 소실되는 것을 방지하여 복구가 가능한 정도의 불량인 경우 후속 절차에 의해 이를 치유함으로써 반도체 장치의 생산성을 향상시키는 것이 가능하다.
도 4는 도 2의 테스트 시스템에 포함된 전원 공급 회로를 나타내는 블록도이다.
도 4를 참조하면, 전원 공급 회로(240)는 디지털-아날로그 컨버터(242) 및 전압 레귤레이터(244)를 포함하여 구현될 수 있다. 디지털-아날로그 컨버터(242)는 시스템 컨트롤러(220)에서 제공되는 전압 제어 신호(CTV)를 아날로그 신호로 변환하여 아날로그 전압 제어 신호(VCTRL)를 출력한다. 시스템 컨트롤러(220)에서 제공되는 전압 제어 신호(CTV)가 아날로그 신호인 경우에는 상기 디지털-아날로그 컨버터(242)는 생략될 수 있고 전압 제어 신호(CTV)가 직접 전압 레귤레이터(244)로 제공될 수 있다.
전압 레귤레이터(244)는 아날로그 전압 제어 신호(VCTRL)에 기초하여 공통 전원 전압(VCOM)을 일정하게 유지시켜 출력한다.
도 5는 도 4의 전원 공급 회로에 포함된 전압 레귤레이터를 나타내는 회로도이다.
도 5를 참조하면, 전압 레귤레이터(244)는 차동 증폭기(246), MOS 트랜지스터(MT) 및 분배 저항들(R1, R2)을 포함하여 구현될 수 있다. 차동 증폭기(246)는 전압 레귤레이터(244)의 출력인 공통 전원 전압(VCOM)에 상응하는 피드백 신호(VFEED)와 아날로그 전압 제어 신호(VCTRL)의 차이를 증폭하여 출력한다. 피드백 신호(VFEED)는 공통 전원 전압(VCOM)을 분배 저항들(R1, R2)에 의해 분배하여 제공될 수 있다. 차동 증폭기(246)의 출력에 응답하여 MOS 트랜지스터(MT)를 통하여 흐르는 전류가 변화하고 상기 전류의 크기에 따라 공통 전원 전압(VCOM)이 결정된다. 전압 레귤레이터(244)는 이와 같은 되먹임(feedback) 작용에 의해 출력인 공통 전원 전압(VCOM)을 일정하게 유지한다. 따라서 피검사 장치들(280)로 흐르는 소싱 전류(Id)들의 합이 변화하더라도 전압 레귤레이터(244)는 일정한 전압을 출력하여 안정적인 전압을 제공할 수 있다.
도 6 및 도 7은 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 블록도들이다.
도 6 및 도 7에는 본 발명의 일 실시예에 따른 DPS 확장 회로, 즉 복수의 제어 모듈들(300)이 테스터의 외부에 구현된 테스터 시스템이 도시되어 있다.
도 6을 참조하면, 테스트 시스템(600)은 시스템 컨트롤러(220a)와 전원 공급 회로(240)를 포함하는 테스터(30)와 복수의 제어 모듈(300)을 포함하는 보드(40)로 구성되어 있다. 테스터(30)의 단자들(32, 34))과 보드(40)의 단자들(42, 44)을 기계적으로 접속시킴으로써 테스터(30)와 피검사 장치들(280)은 전기적으로 연결될 수 있다.
일반적으로 반도체 장치의 테스터는 피검사 장치들과의 접속을 위한 테스터 헤드를 구비하고, 테스터 헤드와 피검사 장치 사이에는 퍼포먼스 보드, 프로브 카드 등이 배치되어 테스터와 피검사 장치의 접속을 매개할 수 있다. 예를 들어 본 발명의 일 실시예에 따른 DPS 확장 회로, 즉 복수의 제어 모듈들(300)은 상기와 같은 퍼포먼스 보드에 포함될 수 있다.
시스템 컨트롤러(220a)는 복수의 피검사 장치들(280)의 테스트 동작을 제어하고 입출력 단자들(34, 44)을 통하여 피검사 장치들(280)의 각각의 불량 여부를 나타내는 과전류 검출 신호들(DET1, DET2, ..., DETn)을 수신한다. 전원 공급 회로(240)는 시스템 컨트롤러(220a)로부터 제공되는 전압 제어 신호(CTV)에 응답하여 공통 전원 전압(VCOM)을 발생하여 전압 출력 단자(32)를 통하여 공통 전원 전압(VCOM)을 출력한다.
DPS 확장 회로(260)에 포함된 제어 모듈들(300)은 상기 공통 전원 전압이 인가되는 노드(또는 단자)(42)와 피검사 장치들(280) 사이에 병렬로 각각 연결되어 공통 전원 전압(VCOM)에 기초하여 피검사 장치들(280)로 전원을 공급한다.
도 2 및 도 3과 관련하여 설명한 바와 같이, 각각의 제어 모듈(300)은 공통 전원 전압(VCOM)에 의해 상응하는 피검사 장치(280)로 흐르는 각각의 소싱 전류(sourcing current)의 크기에 기초하여 상기 각각의 소싱 전류를 차단한다. 예를 들어, 소싱 전류의 크기가 일정한 값 이상인 경우 제어 모듈(300)은 이를 피검사 장치(280)의 불량에 의한 과전류로 판단하여 상응하는 피검사 장치(280)로 흐르는 소싱 전류를 차단한다.
이와 같이 시스템 컨트롤러(220a) 및 상기 전원 공급 회로(240)는 테스터(30)의 내부에 구현하고, DPS 확장 회로(300)는 테스터의 외부에 구현함으로써 테스터(30)의 설계상 마진을 넓히고, 동시에 테스트되는 피검사 장치들의 개수를 증가함에 따른 테스트 시스템 전체의 설계 변경을 용이하게 할 수 있다.
도 7을 참조하면, 테스트 시스템(700)은 시스템 컨트롤러(220b)와 전원 공급 회로(240)를 포함하는 테스터(50)와 복수의 제어 모듈(300)을 포함하는 보드(60)로 구성되어 있다. 테스터(50)의 단자들(52, 54))과 보드(60)의 단자들(62, 64)을 기 계적으로 접속시킴으로써 테스터(30)와 피검사 장치들(280)은 전기적으로 연결될 수 있다.
도 6에 도시된 테스트 시스템(600)과는 달리, 도 7의 테스트 시스템(700)은 선택 회로(400)를 더 포함한다. 선택 회로(400)는 피검사 장치들(280)의 각각의 불량 여부를 나타내는 과전류 검출 신호들(DET1, DET2, ..., DETn)을 직렬화하여 출력한다. 직렬화된 과전류 검출 신호(DET)는 보드(60)의 단자(64)와 테스터(50)의 단자를 통하여 테스터(50)의 시스템 컨트롤러(220b)로 출력된다. 선택 회로(400)의 제어 신호(SEL)는 시스템 컨트롤러(220)로부터 제공될 수 있으며, 선택 회로(400)는 일반적인 직렬화기(serializer), 다중화기(multiplexer) 등으로 구현될 수 있다.
도 7의 테스트 시스템(700)의 경우에는 테스터(50)와 보드(60)의 입출력 단자의 개수를 감소시킬 수 있으며 제어 신호(SEL)에 의해 과전류 검출 신호들(DET1, DET2, ..., DETn)의 출력 타이밍을 적절히 조절할 수 있다.
본 발명은 복수의 피검사 장치들을 위한 테스트에 유용하게 이용될 수 있다. 특히 본 발명은 웨이퍼 상에 구현된 복수의 반도체 장치들의 테스트에 유용하게 이용될 수 있으나, 이에 한정되는 것은 아니며 전원 공급을 필요로 하는 임의의 반도체 장치의 테스트에 본 발명이 이용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으 로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
도 1은 반도체 장치를 검사하기 위한 종래의 테스트 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다.
도 3은 도 2의 테스트 시스템에 포함된 제어 모듈을 나타내는 회로도이다.
도 4는 도 2의 테스트 시스템에 포함된 전원 공급 회로를 나타내는 블록도이다.
도 5는 도 4의 전원 공급 회로에 포함된 전압 레귤레이터를 나타내는 회로도이다.
도 6 및 도 7은 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 블록도들이다.
<도면의 주요부분에 대한 부호의 설명>
200, 600, 700: 테스트 시스템 220: 시스템 컨트롤러
240: 전원 공급 회로 260: DPS 확장 회로
280: 피검사 장치 300: 제어 모듈
320: 전류-전압 컨버터 340: 검출 신호 발생기
360: 스위치 380: 아날로그-디지털 컨버터

Claims (23)

  1. 복수의 피검사 장치들의 테스트 동작을 제어하는 시스템 컨트롤러;
    상기 시스템 컨트롤러로부터 제공되는 전압 제어 신호에 응답하여 공통 전원 전압을 발생하는 전원 공급 회로; 및
    상기 공통 전원 전압을 상기 피검사 장치들에 각각 인가하기 위하여 병렬 연결된 복수의 제어 모듈들을 포함하고, 상기 각각의 제어 모듈은 상기 공통 전원 전압에 의해 상응하는 피검사 장치로 흐르는 각각의 소싱 전류의 크기에 기초하여 상기 각각의 소싱 전류를 차단하는 디바이스 파워 서플라이(DPS) 확장 회로를 포함하는 테스트 시스템.
  2. 제 1 항에 있어서, 상기 각각의 제어 모듈은,
    상기 상응하는 피검사 장치의 불량 여부를 나타내는 과전류 검출 신호에 응답하여 상기 상응하는 피검사 장치로 흐르는 소싱 전류를 차단하는 스위치;
    상기 소싱 전류의 크기를 검출하여 상기 소싱 전류의 크기에 상응하는 검출 전압 신호를 발생하는 전류-전압 컨버터; 및
    상기 검출 전압 신호에 기초하여 상기 과전류 검출 신호를 발생하는 검출 신호 발생기를 포함하는 것을 특징으로 하는 테스트 시스템.
  3. 제 2 항에 있어서, 상기 전류-전압 컨버터는,
    상기 공통 전원 전압이 인가되는 노드와 상기 스위치 사이에 연결된 검출 저항; 및
    상기 검출 저항의 양단의 전압을 증폭하여 상기 검출 전압 신호를 출력하는 차동 증폭기를 포함하는 것을 특징으로 하는 테스트 시스템.
  4. 제 2 항에 있어서, 상기 검출 신호 발생기는,
    기준 전압 신호와 상기 검출 전압 신호를 비교하여 비교 신호를 발생하는 비교기; 및
    상기 비교 신호에 응답하여 활성화되는 상기 과전류 검출 신호를 발생하는 플립-플롭을 포함하는 것을 특징으로 하는 테스트 시스템.
  5. 제 2 항에 있어서, 상기 각각의 제어 모듈은,
    상기 검출 전압 신호에 기초하여 상기 각각의 소싱 전류의 크기를 복수 비트의 디지털 신호로 변환하여 레벨 검출 신호를 출력하는 아날로그-디지털 컨버터를 더 포함하는 것을 특징으로 하는 테스트 시스템.
  6. 제 2 항에 있어서,
    상기 시스템 컨트롤러는 상기 과전류 검출 신호들을 수신하여 상기 피검사 장치들의 불량 여부를 판단하는 것을 특징으로 하는 테스트 시스템.
  7. 제 1 항에 있어서, 상기 전원 공급 회로는,
    상기 전압 제어 신호를 아날로그 신호로 변환하여 아날로그 전압 제어 신호를 출력하는 디지털-아날로그 컨버터: 및
    상기 아날로그 전압 제어 신호에 기초하여 상기 공통 전원 전압을 일정하게 유지시켜 출력하는 전압 레귤레이터를 포함하는 것을 특징으로 하는 테스트 시스템.
  8. 제 7 항에 있어서, 상기 전압 레귤레이터는,
    상기 공통 전원 전압에 상응하는 피드백 신호와 상기 아날로그 전압 제어 신호의 차이를 증폭하여 출력하는 차동 증폭기를 포함하는 것을 특징으로 하는 테스트 시스템.
  9. 제 1 항에 있어서,
    상기 시스템 컨트롤러 및 상기 전원 공급 회로는 테스터의 내부에 구현되고,
    상기 DPS 확장 회로는 상기 테스터의 외부에 구현된 것을 특징으로 하는 테스트 시스템.
  10. 제 9 항에 있어서,
    상기 DPS 확장 회로는 상기 테스터의 헤드와 상기 피검사 장치들 사이에 연결되는 퍼포먼스 보드에 포함된 것을 특징으로 하는 테스트 시스템.
  11. 제 9 항에 있어서, 상기 DPS 확장 회로는,
    상기 피검사 장치들의 각각의 불량 여부를 나타내는 과전류 검출 신호들을 직렬화하여 상기 테스터로 출력하기 위한 선택 회로를 더 포함하는 것을 특징으로 하는 테스트 시스템.
  12. 공통 전원 전압을 복수의 피검사 장치들에 각각 인가하기 위하여 병렬 연결된 복수의 제어 모듈들을 포함하고, 상기 각각의 제어 모듈은,
    상기 상응하는 피검사 장치의 불량 여부를 나타내는 과전류 검출 신호에 응답하여 상기 상응하는 피검사 장치로 흐르는 소싱 전류를 차단하는 스위치;
    상기 소싱 전류의 크기를 검출하여 상기 소싱 전류의 크기에 상응하는 검출 전압 신호를 발생하는 전류-전압 컨버터; 및
    상기 검출 전압 신호에 기초하여 상기 과전류 검출 신호를 발생하는 검출 신호 발생기를 포함하는 디바이스 파워 서플라이(DPS) 확장 회로.
  13. 제 12 항에 있어서, 상기 전류-전압 컨버터는,
    상기 공통 전원 전압이 인가되는 노드와 상기 스위치 사이에 연결된 검출 저항; 및
    상기 검출 저항의 양단의 전압을 증폭하여 상기 검출 전압 신호를 출력하는 차동 증폭기를 포함하는 것을 특징으로 하는 DPS 확장 회로.
  14. 제 12 항에 있어서, 상기 검출 신호 발생기는,
    기준 전압 신호와 상기 검출 전압 신호를 비교하여 비교 신호를 발생하는 비교기; 및
    상기 비교 신호에 응답하여 활성화되는 상기 과전류 검출 신호를 발생하는 플립-플롭을 포함하는 것을 특징으로 하는 DPS 확장 회로.
  15. 제 2 항에 있어서, 상기 각각의 제어 모듈은,
    상기 검출 전압 신호에 기초하여 상기 각각의 소싱 전류의 크기를 복수 비트의 디지털 신호로 변환하여 레벨 검출 신호를 출력하는 아날로그-디지털 컨버터를 더 포함하는 것을 특징으로 하는 DPS 확장 회로.
  16. 제 12 항에 있어서,
    상기 피검사 장치들의 테스트 동작을 제어하는 시스템 컨트롤러와 상기 공통 전원 전압을 발생하는 전원 공급 회로를 포함하는 테스터의 외부에 구현된 것을 특징으로 하는 DPS 확장 회로.
  17. 제 16 항에 있어서,
    상기 테스터의 헤드와 상기 피검사 장치들 사이에 연결되는 퍼포먼스 보드에 포함된 것을 특징으로 하는 DPS 확장 회로.
  18. 제 16 항에 있어서,
    상기 피검사 장치들의 각각의 불량 여부를 나타내는 과전류 검출 신호들을 직렬화하여 상기 테스터로 출력하기 위한 선택 회로를 더 포함하는 것을 특징으로 하는 DPS 확장 회로.
  19. 전압 제어 신호에 응답하여 공통 전원 전압을 발생하는 단계;
    상기 공통 전원 전압에 기초하여 복수의 피검사 장치들에게 전원을 공급하는 단계; 및
    상기 공통 전원 전압에 의해 상응하는 피검사 장치로 흐르는 각각의 소싱 전류들의 크기에 기초하여 상기 소싱 전류들을 차단하는 단계를 포함하는 반도체 장치의 테스트 방법.
  20. 제 19 항에 있어서, 상기 소싱 전류들을 차단하는 단계는,
    상기 공통 전원 전압이 인가되는 노드와 상기 피검사 장치들 사이에 병렬로 연결되어 상기 소싱 전류들의 크기를 검출하기 위한 복수의 제어 모듈들을 제공하는 단계; 및
    상기 피검사 장치들 모두에 대하여 동시에 각각의 소싱 전류의 차단 여부를 결정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  21. 제 19 항에 있어서, 상기 복수의 제어 모듈들을 제공하는 단계는,
    상기 복수의 제어 모듈들을 상기 피검사 장치들의 테스트 동작을 제어하는 시스템 컨트롤러와 상기 공통 전원 전압을 발생하는 전원 공급 회로를 포함하는 테스터의 외부에 구현하는 단계인 것을 특징으로 하는 반도체 장치의 테스트 방법.
  22. 제 21 항에 있어서, 상기 복수의 제어 모듈들을 제공하는 단계는,
    상기 복수의 제어 모듈들을 상기 테스터의 헤드와 상기 피검사 장치들 사이에 연결되는 퍼포먼스 보드에 구현하는 단계인 것을 특징으로 하는 반도체 장치의 테스트 방법.
  23. 제 19 항에 있어서,
    상기 과전류 검출 신호들에 기초하여 상기 피검사 장치들의 불량 여부를 판단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
KR1020070088112A 2007-08-31 2007-08-31 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법 KR20090022603A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070088112A KR20090022603A (ko) 2007-08-31 2007-08-31 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법
US12/201,743 US7859287B2 (en) 2007-08-31 2008-08-29 Device power supply extension circuit, test system including the same and method of testing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088112A KR20090022603A (ko) 2007-08-31 2007-08-31 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20090022603A true KR20090022603A (ko) 2009-03-04

Family

ID=40406457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088112A KR20090022603A (ko) 2007-08-31 2007-08-31 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법

Country Status (2)

Country Link
US (1) US7859287B2 (ko)
KR (1) KR20090022603A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143839B1 (ko) 2020-05-22 2020-08-12 (주)에이블리 반도체검사장비에서의 전원 보호 인식 시스템 및 방법
KR102180582B1 (ko) * 2020-05-29 2020-11-18 (주)에이블리 반도체검사장비에서의 전류 인식 시스템 및 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558553B2 (en) 2008-12-16 2013-10-15 Infineon Technologies Austria Ag Methods and apparatus for selecting settings for circuits
KR101550870B1 (ko) * 2009-12-02 2015-09-07 삼성전자주식회사 프로브 카드를 구비한 테스트 장치 및 이를 이용한 테스트 방법
US9400314B2 (en) * 2010-04-15 2016-07-26 Atc Logistics & Electronics, Inc. Extended systems and methods for testing power supplies
CN102486517B (zh) * 2010-12-01 2015-11-25 中国电力科学研究院 冲击电压复合的高压直流输电换流阀故障电流试验方法
US20120290852A1 (en) * 2011-05-13 2012-11-15 Dell Products L.P. System and method for voltage regulator optimization through predictive transient warning
US9086453B2 (en) * 2011-05-17 2015-07-21 Marvell Inernational Ltd. Method and apparatus for testing integrated circuits
TW201416691A (zh) * 2012-10-16 2014-05-01 Hon Hai Prec Ind Co Ltd 電源檢測電路及方法
CN104871020A (zh) * 2012-12-21 2015-08-26 瑞典爱立信有限公司 电子负载模块和方法及其系统
KR20150094400A (ko) * 2014-02-11 2015-08-19 삼성전자주식회사 프로브 카드 및 이를 포함하는 웨이퍼 테스트 시스템
US9967041B1 (en) * 2016-10-16 2018-05-08 Ambit Microsystems (Shanghai) Ltd. Multi-antenna noise power measuring method and apparatus
US10598722B1 (en) 2016-12-23 2020-03-24 Advanced Testing Technologies, Inc. Automated waveform analysis methods using a parallel automated development system
US9739827B1 (en) * 2016-12-23 2017-08-22 Advanced Testing Technologies, Inc. Automated waveform analysis using a parallel automated development system
KR20200016680A (ko) * 2018-08-07 2020-02-17 삼성전자주식회사 피크 노이즈를 감소한 테스트 장치, 테스트 방법 및 테스트가 수행되는 반도체 장치
JP6824351B1 (ja) * 2019-09-13 2021-02-03 浜松ホトニクス株式会社 半導体試料の検査装置及び検査方法
CN111239526B (zh) * 2020-02-28 2022-02-18 山东中科先进技术研究院有限公司 一种飞机通讯控制器测试装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653299A (ja) 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
US5930735A (en) 1997-04-30 1999-07-27 Credence Systems Corporation Integrated circuit tester including at least one quasi-autonomous test instrument
KR19990085985A (ko) 1998-05-23 1999-12-15 이명수 콘덴서 테스트시 이상 검출회로
US7292059B2 (en) * 2005-03-31 2007-11-06 Credence Systems Corporation Power supply assembly for a semiconductor circuit tester
TWM282317U (en) * 2005-08-01 2005-12-01 Princeton Technology Corp Testing system capable of simultaneously testing a plurality of chips under-test and single-chip testing machine
US7675310B2 (en) * 2006-10-23 2010-03-09 Planet Ate, Inc. Device under test power supply
JP5023731B2 (ja) * 2007-02-16 2012-09-12 富士通セミコンダクター株式会社 電源回路、電源制御回路および電源制御方法
WO2008146389A1 (ja) * 2007-05-31 2008-12-04 Fujitsu Limited 電子装置を試験する方法及び装置
CN101354407B (zh) * 2007-07-23 2012-05-30 鸿富锦精密工业（深圳）有限公司 电源供应器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143839B1 (ko) 2020-05-22 2020-08-12 (주)에이블리 반도체검사장비에서의 전원 보호 인식 시스템 및 방법
KR102180582B1 (ko) * 2020-05-29 2020-11-18 (주)에이블리 반도체검사장비에서의 전류 인식 시스템 및 방법

Also Published As

Publication number Publication date
US20090058454A1 (en) 2009-03-05
US7859287B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
KR20090022603A (ko) 디바이스 파워 서플라이 확장 회로, 이를 포함하는 테스트시스템 및 반도체 장치의 테스트 방법
US7453282B2 (en) Input and output circuit of an integrated circuit and a method for testing the same
EP1175624B1 (en) Integrated circuit with test interface
US8952671B2 (en) Power supply apparatus for testing apparatus
US7471092B2 (en) Test apparatus and test method
US9726724B2 (en) On-chip current test circuit
US8275569B2 (en) Test apparatus and diagnosis method
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
US10191110B2 (en) Apparatus and method for self-testing an integrated circuit
US7423445B2 (en) Method and system for trimming voltage or current references
TW201901167A (zh) 元件之檢查方法
US8736295B2 (en) Semiconductor testing circuit, semiconductor testing jig, semiconductor testing apparatus, and semiconductor testing method
US6911831B2 (en) Method for automatically changing current ranges
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US7256602B2 (en) Electrical circuit and method for testing integrated circuits
JP2007187489A (ja) 半導体集積回路
KR101281823B1 (ko) 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치
CN109144024B (zh) 集成电路芯片及其检查方法
US7260490B2 (en) Method for measuring a delay time of a digital circuit and corresponding device and digital circuit
KR100474986B1 (ko) 반도체장치
JP2773709B2 (ja) 半導体装置の試験方法および試験装置
KR20060064855A (ko) 반도체 테스터의 디바이스 파워 서플라이 제어 방법과 그장치
JP3481402B2 (ja) 論理集積回路の試験装置
CN115482874A (zh) 执行状态检测的电压电平检测器
KR100215837B1 (ko) 핀 일렉트로닉스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application