JP5521714B2

JP5521714B2 - Ｅｕｖ用反射型マスク製造方法

Info

Publication number: JP5521714B2
Application number: JP2010087557A
Authority: JP
Inventors: 博之 ▲高▼橋
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2010-04-06
Filing date: 2010-04-06
Publication date: 2014-06-18
Anticipated expiration: 2030-04-06
Also published as: JP2011222612A

Description

本発明は、半導体素子製造装置の一つである反射型縮小投影型露光装置の光照射による射影効果の影響を低減させるマスクの製造方法に関するものである。

半導体用回路原版となるフォトマスクは、縮小投影露光によりフォトマスク上の回路パターンをシリコンウエハ上に形成させるために用いられる。回路パターンの微細化には露光装置の光源の短波長化が必要であり、高圧水銀灯のｇ線（波長436nm）、ｉ線（波長365nm）、ＫｒＦエキシマレーザー（波長248nm）、ＡｒＦエキシマレーザー（波長193nm）の世代を経て、今後は特にＥＵＶ光（波長13.5nm）が次世代露光の候補として開発が進められている。

縮小投影露光にＥＵＶ光を使用する場合、これまでのフォトマスクは露光装置の光を透過させることでシリコンウエハ上に回路パターンを転写していたが、ＥＵＶ光は雰囲気中において、ほとんどの物質に吸収される性質があるので、光を反射させて回路パターンに転写させる必要がある。このためフォトマスクブランク構造も透過型から反射型へと大きく変わることになる。現在のＥＵＶ用フォトマスクブランク構造は、支持基板表面の上に反射膜層、保護膜層、吸収体層、低反射膜層を順に薄膜生成させたものが主流である。

上記ＥＵＶ露光は、反射投影光学系を用いた反射型マスクに対して入射角を有した露光光を入射することで行う。そして、該露光光は入射角と同等の反射角でシリコンウエハ（半導体基板）上に照射される。しかしながら、この際に前記反射型フォトマスクブランクの反射膜層の上部に設けられた吸収体層パターンは７０ｎｍ程度の膜厚を有している。このため、前記露光光に対して前記吸収体層パターンの一部が影となり、シリコンウエハへのパターン転写後の位置がずれる射影効果（シャドウイング）の影響が問題となっている。

この射影効果の影響を緩和する方法として、吸収体層の膜厚を低減する方法が提案されている。しかし、この方法では、射影効果の影響を完全に排除できないことに加え、ＥＵＶ光吸収率の低下をもたらしてしまう。また、予め射影効果の影響を計算してパターンの設計データに前記計算結果をフィードバックすることで反射型マスクの描画パターンデータを補正し、反射型マスクを作製する等の方法も提案されているが、この方法では、補正のためのデータハンドリングと検証作業が膨大になるという問題があった。

このため、高精度に反射型マスクのパターンをシリコンウエハ上に転写することが困難であった。

特開２００５−３７７９８号広報

半導体プロセスの露光光源であるＤＵＶ光はフォトマスクを透過するため透過光として使われていたが、ＥＵＶ光の場合、雰囲気中において、ほとんどの物質に吸収される性質があるためＥＵＶリソグラフィーでは、光を透過させるのではなく、光を反射させる必要がある。反射を用いた場合、フォトマスクへの入射光は角度を持つことになる。既存のＥＵＶ用フォトマスクブランクは支持基板表面上に支持基板側から反射膜層→保護膜層→吸収体層→低反射膜層の順に積層された構造が一般的となっており、反射膜層に当たる光はシリコンウエハ上に投影され、吸収体層に当たる光は反射せずに減衰するため遮光される。しかし、反射膜層と吸収体層には段差があるため、吸収体層は反射膜層への光の入射と反射膜層からの光の反射を一部阻害してしまう。この射影効果の影響により、シリコンウエハ上に転写されるパターンは、縦方向成分と横方向成分の関係において位置ずれを起こす不具合が生じる。

本発明は、このような事情に鑑みてなされたものであり、その目的は、射影効果の影響を抑制し、縦方向成分と横方向成分の関係における位置ずれを低減させることを可能とするフォトマスク及びフォトマスク製造方法を提供することにある。

上記の課題を解決するための手段として、請求項１に記載の発明は、支持基板にＥＵＶ光を反射させる反射膜層、保護膜層、パターンが形成されたマスク層を順に積層した積層体に対して、前記マスク層をマスクとして前記反射膜層及び前記保護膜層にパターンを形成するパターン形成ステップと、前記マスク層を除去するマスク層除去ステップと、前記パターンが形成された積層体の最表面全面にＥＵＶ光を吸収する吸収体層を積層する吸収体層積層ステップと、前記吸収体層を研磨して、前記保護膜層を露出させる吸収体層研磨ステップとを有する、ことを特徴とするＥＵＶ用反射型フォトマスク製造方法である。

また、請求項２に記載の発明は、前記吸収体層研磨ステップは、前記吸収体層の厚さが、前記反射膜層と前記保護膜層の厚さの合計と略等しくなるように研磨することを特徴とする請求項１に記載のＥＵＶ用反射型フォトマスク製造方法である。

本発明によれば、フォトマスク上には反射膜層と吸収体層に段差がほとんどないため、反射光を用いるＥＵＶリソグラフィーにおけるシリコンウエハ上への転写像は射影効果の影響が抑制され、縦方向成分と横方向成分の関係における位置ずれを低減させることが可能になる。

ＥＵＶ用反射型マスクの製造方法を説明するための断面図である。

以下、本発明の射影効果を低減するＥＵＶ用反射型マスクの構造、製造方法について図面を参照して説明する。図１（ａ）〜（ｆ）は射影効果を低減するＥＵＶ用反射型マスクの製造方法を示している。各図は、積層方向に平行な面で切った断面図である。

図１（ａ）は、ＥＵＶ用反射型マスクの原版である、ＥＵＶ用反射型マスクブランクにレジストを塗布した状態の断面図である。
図１（ａ）において、支持基板１００の一方の面に反射膜層１０１、保護膜層１０２、マスク加工用マスク層１０３、レジスト層１０４が順に積層されている。

ＥＵＶ用反射型マスクブランクの反射膜層は、ＥＵＶ光を反射するモリブデンやケイ素、及びその酸化物や窒化物等から構成され、保護膜層１０２は、ケイ素やルテニウム等から構成され、マスク加工用マスクはクロムなどから構成される。
マスク加工用マスク層１０３にパターンを形成するために、マスク層１０３上にレジスト膜１０４のコーティングを行う。
このパターンは、製造対象の半導体素子の回路パターンである。

ＥＵＶ用反射型マスクブランクに塗布されたレジスト層１０４に対し、描画、現像処理によりレジスト層１０４にパターンを形成する（図１（ｂ））。
次に、レジスト層１０４をエッチングマスクとして、マスク層１０３をエッチング処理してパターンを形成する。その後、レジスト層１０４とマスク層１０３をエッチングマスクとして反射膜層１０１、保護膜層１０２に対してエッチング処理を施してパターン形成する（図１（ｃ））。

次に、レジスト層１０４の剥離洗浄し、続いて、マスク加工用マスク層１０３をエッチング処理により剥離する（図１（ｄ））。
以上の工程により、支持基板１００上に、パターン形成された反射膜層１０１、保護膜層１０２が積層された積層体が形成される。
これに対し、ＥＵＶ光の吸収を促進するための吸収体層２００を積層する。吸収体層２００は、反射膜層１０１と保護膜層１０２の厚さの合計よりも厚く成膜しておく（図１（ｅ））。

次に、吸収体層２００に対し、保護膜層１０２の表面が露出するまで、研磨処理を施し、
保護膜層１０２上の吸収体層２００を除去する（図１（ｆ））。
すなわち、反射膜層１０１と保護膜層１０２の厚さの合計と、吸収体層２００の厚さが略同一となっていると言える。

以上の工程により、パターン形成された反射膜層１０１、及び保護膜層１０２の開口部に吸収体層２００が積層され、反射膜層１０１、及び保護膜層１０２の厚さの合計吸収体層２００の厚さとが実質的に同じであることを特徴とする反射型マスクが形成されることとなる。
得られた反射型マスクは、反射膜層と吸収体層に段差がほとんどないため、反射光を用いるＥＵＶリソグラフィーにおけるシリコンウエハ上への転写像は射影効果の影響が抑制され、縦方向成分と横方向成分の関係における位置ずれを低減させることが可能になる。

本発明の実施例１について図１の構成に沿って具体的に説明する。
まず、図１（ａ）に示すように、６インチ角−６．２５ｍｍ厚の支持基板１００となる合成石英基板の上にビーコ社製イオンビームスパッタ装置を用いて反射膜層１０１の成膜を行う。材料はモリブデンとシリコン材料をターゲットとして使用し、交互に４０対層積層した。次に、反射膜層１０１上にルテニウムから成る保護膜層１０２の成膜を行う。更に、保護膜層１０２上にクロムから成るマスク加工用のマスク層１０３の成膜をスパッタリング法により行う。これにより、支持基板１００と、支持基板１００上に設けられた反射層１０１と反射層１０１上に設けられた保護膜層１０２と保護膜層１０２上に設けられたマスク層１０３を有している反射型マスクブランクが形成される。前記マスクブランクにネガ型化学増幅電子線レジストＦＥＮ２７１（富士フィルムエレクトロニクスマテリアルズ）を膜厚１５０ｎｍでスピンコートし、ＰＡＢ（ＰｏｓｔＡｐｐｌｉｅｄＢａｋｅ：塗布後ベーク）を１３０度で６００秒間行い、レジスト膜層１０４を形成する。

次に、電子線描画装置ＥＢＭ５０００（ニューフレアテクノロジーズ）を用いて、ドーズ量１５μＣ／ｃｍ２で、パターンサイズ４０〜２００ｎｍのライン＆スペースパターンをレジスト１０４に描画する。現像処理まで行うことにより、レジスト膜１０４は、図１（ｂ）に示すように、パターンを有することとなる。

次に、レジスト膜１０４をエッチングマスクとして、ドライエッチング装置Ｔｅｔｒａ２（アプライドマテリアル）にてマスク層１０３を加工する（条件：圧力１５ｍＴｏｒｒ、ＩＣＰパワー５００Ｗ、Ｂｉａｓパワー１３Ｗ、塩素＝９０ｓｃｃｍ、酸素＝３０ｓｃｃｍ、３００秒）。これにより、マスク層１０３は、図１（ｃ）に示すように、パターンを有するマスク層１０３になる。続いて、レジスト層１０４とマスク層１０３をエッチングマスクとして用いて、ドライエッチング装置Ｔｅｔｒａ２（アプライドマテリアル）にてモリブデンとシリコンからなる反射膜層１０１とルテニウムからなる保護膜層１０２を加工する（条件：圧力１５ｍＴｏｒｒ、ＩＣＰパワー５００Ｗ、Ｂｉａｓパワー１３Ｗ、塩素ガス＝９０ｓｃｃｍ）。これにより、図１（ｃ）に示すように、反射膜層１０１、保護膜層１０２は、パターンを有することとなる。更に、最後に残ったレジスト膜１０４を硫酸によって剥離洗浄する。

次に、マスク層１０３を処理した前記ドライエッチング条件にて、マスク層１０３のエッチング処理を行うことにより、図１（ｄ）に示すように、マスク層１０３の剥離処理を行う。この段階で、吸収体層を設けていない反射型マスクが形成される。

次に、図１（ｅ）に示すように、露出した保護膜１０２上にアネルバ社製マグネトロンスパッタ装置を使用して窒化タンタルから成る吸収体層２００を約２９０ｎｍの膜厚で成膜する。具体的には純度４Ｎのタンタルのスパッタリングターゲートを用い、アルゴン及び窒素雰囲気内で反応性スパッタリングを行うことで成膜する。印加電圧は直流３００Ｗとし、所望の膜厚となるように予め算出した成膜レートを基に時間を調整することで膜厚の制御を行う。

最後に、図１（ｆ）に示すように、保護膜層１０２が露出するまで吸収体層２００の研磨処理を行う。このようにして、前記吸収体層２００が、加工された反射膜層１０１、及び保護膜層１０２の厚さの合計と実質的に同じであることを特徴とする反射型マスクが形成される。

本発明は、微細化に対応した半導体デバイスのパターン形成、特に反射型投影露光マスクを用いたリソグラフィーに関して利用可能であり、特に上記露光用マスク及びマスク作製のための製造方法として利用可能である。

１００・・・支持基板
１０１・・・反射膜層
１０２・・・保護膜層
１０３・・・マスク加工用マスク層
１０４・・・レジスト膜
２００・・・吸収体層

Claims

支持基板にＥＵＶ光を反射させる反射膜層、保護膜層、パターンが形成されたマスク層を順に積層した積層体に対して、前記マスク層をマスクとして前記反射膜層及び前記保護膜層にパターンを形成するパターン形成ステップと、
前記マスク層を除去するマスク層除去ステップと、
前記パターンが形成された積層体の最表面全面にＥＵＶ光を吸収する吸収体層を積層する吸収体層積層ステップと、
前記吸収体層を研磨して、前記保護膜層を露出させる吸収体層研磨ステップとを有する、
ことを特徴とするＥＵＶ用反射型フォトマスク製造方法。
前記吸収体層研磨ステップは、前記吸収体層の厚さが、前記反射膜層と前記保護膜層の厚さの合計と略等しくなるように研磨することを特徴とする請求項１に記載のＥＵＶ用反射型フォトマスク製造方法。