JP5464893B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5464893B2
JP5464893B2 JP2009101238A JP2009101238A JP5464893B2 JP 5464893 B2 JP5464893 B2 JP 5464893B2 JP 2009101238 A JP2009101238 A JP 2009101238A JP 2009101238 A JP2009101238 A JP 2009101238A JP 5464893 B2 JP5464893 B2 JP 5464893B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
thin film
film transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009101238A
Other languages
English (en)
Other versions
JP2009278081A5 (ja
JP2009278081A (ja
Inventor
秀和 宮入
浩二 大力
勇司 恵木
安弘 神保
敏行 伊佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009101238A priority Critical patent/JP5464893B2/ja
Publication of JP2009278081A publication Critical patent/JP2009278081A/ja
Publication of JP2009278081A5 publication Critical patent/JP2009278081A5/ja
Application granted granted Critical
Publication of JP5464893B2 publication Critical patent/JP5464893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタおよびその作製方法、並びに該薄膜トランジスタを用いた半導体装置および表示装置に関する。
既に液晶ディスプレイの技術分野において、薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）は広く用いられている。ＴＦＴは電界効果トランジスタの一種であり、チャネルを形成する半導体が薄膜で形成されることからこのような命名がされている。現在では、当該半導体の薄膜としてアモルファスシリコン若しくは多結晶シリコンを用いてＴＦＴを製造する技術が実用化されている。
ところで、アモルファスシリコン若しくは多結晶シリコンと並び、微結晶シリコンと呼ばれる半導体材料が古くから知られており、電界効果トランジスタに関するものについての報告もある（例えば、特許文献１を参照）。しかしながら、今日に至るまで微結晶シリコンを用いたＴＦＴは、アモルファスシリコントランジスタと多結晶シリコントランジスタの間に埋もれて実用化が遅れ、学会レベルで報告が散見されるのが実情である（例えば、非特許文献１を参照）。
微結晶シリコン膜は、プラズマＣＶＤ法とよばれる方法により、原料ガスをプラズマ（弱電離プラズマ）により分解してガラス等の絶縁表面を有する基板上に形成することが可能であるが、非平衡状態で反応が進むため、結晶核生成や結晶成長を制御することが難しいと考えられていた。
勿論、さまざまな研究が進められ、一部の説によると、微結晶シリコンの成長メカニズムは、まず、基板上に原子がランダムに配向したアモルファス（非晶質）相が成長し、その後、結晶の核成長がおこると考えられている（非特許文献２を参照）。この場合、微結晶シリコンの核成長が起こるときには、特異なシリコン−水素結合がアモルファス表面に観測されることから、微結晶シリコンの核密度を微結晶シリコン膜形成時の水素ガス濃度により制御できると考えられている。
また、微結晶シリコン膜成長表面における酸素、窒素等の不純物元素が与える影響についても検討されており、不純物濃度を低減することで、微結晶シリコン膜の結晶粒が大粒径化し、欠陥密度（特に、荷電欠陥密度）が低減するという知見がある（非特許文献３を参照）。
そして、ＴＦＴの動作特性を向上させるためには、微結晶シリコン膜の高純度化が必要であるという考え方があり、酸素、窒素及び炭素濃度を、それぞれ５×１０１６ｃｍ−３、２×１０１８ｃｍ−３、１×１０１８ｃｍ−３として実効移動度の向上を図ったものが報告されている（非特許文献４を参照）。また、プラズマＣＶＤ法による成膜温度を１５０℃とし、酸素濃度を１×１０１６ｃｍ−３にまで低減させ実効移動度の向上を図ったものが報告されている（非特許文献５を参照）。
米国特許第５，５９１，９８７号
トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３ ヒロユキ・フジワラ（Ｈｉｒｏｙｕｋｉ Ｆｕｊｉｗａｒａ）他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）Ｖｏｌ．４１、２００２、ｐ．２８２１−２８２８ トシヒロ・カメイ（Ｔｏｓｈｉｈｉｒｏ Ｋａｍｅｉ）他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）Ｖｏｌ．３７、１９９８、ｐ．Ｌ２６５−Ｌ２６８ Ｃ．−Ｈ．Ｌｅｅ 他、インターナショナル エレクトロン デバイスミーティング テクニカル ダイジェスト（Ｉｎｔ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃｈ． Ｄｉｇｅｓｔ）、２００６、ｐ．２９５−２９８ Ｃｚａｎｇ−Ｈｏ Ｌｅｅ 他、アプライド・フィジックス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）、８９、２００６、ｐ．２５２１０１
しかしながら、アモルファスシリコン膜を形成した後に、金属材料でなる光熱変換層を設け、レーザ光を照射して微結晶シリコン膜を形成する方法では、結晶性を向上させることはできるが、生産性の観点から、レーザーアニールで作製される多結晶シリコン膜との間に優位性を見いだすことができない。
微結晶シリコンの核成長が起こるときには、特異なシリコン−水素結合がアモルファス表面に観測されるという知見は有益ではあるが、結局は核生成位置と核生成密度を直接的に制御することができていない。
また、微結晶シリコン膜の高純度化を図り、不純物濃度を低減することで、微結晶シリコン膜の結晶粒が大粒径化し、欠陥密度（特に荷電欠陥密度）が低減したものが得られるとしても、それは単に微結晶シリコン膜の物性値が変化したことを示すのみで、必ずしもＴＦＴなどの素子特性を改善するものではない。半導体素子は、半導体中を流れる電子又は正孔によるキャリアの流れを意図的に制御して動作させるものであるが、当該キャリアが流れる場所を考慮した上で、その場所における微結晶シリコン膜の膜質を改善できなければ意味がないからである。
そこで、本発明の一態様は、ＴＦＴに代表される半導体素子の動作特性が改善されるように、微結晶半導体膜若しくは結晶粒を含む半導体膜の膜質を制御することを目的とする。或いは、微結晶半導体膜若しくは結晶粒を含む半導体膜の形成過程を制御して、ＴＦＴに代表される半導体素子の特性向上を図ることを目的とする。更には本発明の一態様は、薄膜トランジスタのオン電流を向上させることを目的とする。
本発明の一態様は、非晶質構造の中に複数の結晶領域を含む半導体層の作製において、該結晶領域が生成する起点となる結晶核の生成位置と生成密度を制御することで、該半導体層の膜質を制御することを要旨とする。本発明の一態様は、非晶質構造の中に複数の結晶領域を含む半導体層をチャネル形成領域とする薄膜トランジスタの作製において、該半導体層の該結晶領域が生成する起点となる結晶核の生成位置と生成密度を、キャリアが流れる領域に合わせて制御することを要旨とする。
非晶質構造の中に複数の結晶領域を含む半導体層は、微結晶半導体の生成が可能な混合比で半導体材料ガス（例えば、水素化シリコンガス、フッ化シリコンガス又は塩化シリコンガス）と希釈ガスを反応ガスとして用いて形成される。当該反応ガスは、酸素濃度を低減させた超高真空反応室内に導入され、所定の圧力を維持してグロー放電プラズマを生成する。これにより反応室内に置かれた基板に被膜が堆積されるが、堆積初期段階においては結晶核の生成を妨害する不純物元素を反応室中に含ませて被膜の堆積を開始し、当該不純物元素の濃度を低減させていくことで結晶核を生成させ、その核を基に結晶領域を形成する。
結晶核の生成を妨害する不純物としては、窒素若しくは窒化物が好ましい。半導体層に窒素を含ませる場合には、該半導体層において、ＳＩＭＳによって計測される窒素濃度が１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とする。該窒素濃度は、ゲート絶縁層と半導体層との界面近傍において、ＳＩＭＳによって計測されるピーク濃度が３×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３であり、該界面近傍から半導体層の厚さ方向に向けて窒素濃度を減少させることで、結晶領域の成長端となる核生成位置と核生成密度を制御する。
なお、結晶核の生成を抑制する不純物元素において、シリコン中にあって、キャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。すなわち、酸素についてはＳＩＭＳによって計測される濃度を５×１０１８ｃｍ−３以下とすることが好ましい。
本発明の一態様である薄膜トランジスタは、非晶質構造の中に複数の結晶領域を含む半導体層を有する。該半導体層上には、ソース領域及びドレイン領域を形成する一対の一導電型の不純物元素を含む半導体層が設けられている。
なお、本明細書中において、濃度は二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ。以下、ＳＩＭＳという。）によるものである。ただし、他の計測法が挙げられている場合など、特に記載がある場合にはこの限りではない。
なお、本明細書中において、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。
また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
非晶質構造の中に複数の結晶領域を含む半導体層において、結晶領域の発生密度と発生位置を制御することができる。このような半導体層を薄膜トランジスタのチャネル形成領域とすることで、オン電流の向上を図ることができる。
薄膜トランジスタの一例を説明する図。 薄膜トランジスタが有する半導体層を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法に適用可能な装置を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 薄膜トランジスタの作製方法の一例を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。 電子機器等を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
（実施の形態１）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。
図１は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１に示す薄膜トランジスタは、基板１００上にゲート電極層１０２を有し、ゲート電極層１０２を覆ってゲート絶縁層１０４を有し、ゲート絶縁層１０４上に接して半導体層１０６を有し、半導体層１０６上の一部に接してソース領域及びドレイン領域１１０を有する。また、ソース領域及びドレイン領域１１０上に接して配線層１１２を有する。配線層１１２はソース電極及びドレイン電極を構成する。配線層１１２上には、保護膜として機能する絶縁層１１４を有する。また、各層は所望の形状にパターン形成されている。
なお、図１に示す薄膜トランジスタは、液晶表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層１１４に開口部が設けられ、絶縁層１１４上に画素電極層１１６が設けられ、画素電極層１１６と配線層１１２の一方とが接続されている。
また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図１を参照）。
薄膜トランジスタのソース電極及びドレイン電極を上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、これに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。
ここで、図１に示す薄膜トランジスタの主要な特徴の一つである半導体層１０６について説明する。半導体層１０６は、薄膜トランジスタのチャネル形成領域として機能する。半導体層１０６において、結晶質半導体により構成される結晶粒は、非晶質構造を含む半導体層中に離散して存在する（図２を参照）。
半導体層１０６は、第１の領域１２０及び第２の領域１２２を有する。第１の領域１２０は、非晶質構造を有する。第２の領域１２２は、離散的に存在する複数の結晶粒１２１と、複数の結晶粒１２１の間に非晶質構造と、を有する。第１の領域１２０は、ゲート絶縁層１０４上に接して、ゲート絶縁層１０４との界面から厚さｔ１となる位置まで存在する。第２の領域１２２は、第１の領域１２０上に接して、厚さｔ２となる位置まで存在する。すなわち、結晶粒１２１の核生成位置は、ゲート絶縁層１０４の界面からｔ１の位置となるよう半導体層１０６の厚さ方向において制御されている。結晶粒１２１の核生成位置は、半導体層１０６に含まれる結晶化を抑制する不純物元素の濃度（例えば窒素濃度）により制御されている。
結晶粒１２１の形状は、逆錐形である。ここで、逆錐形とは、（ｉ）多数の平面から構成される面と、（ｉｉ）前記面の外周と前記面の外に存在する頂点とを結ぶ線の集合によって作られる立体的形状であって、該頂点が基板側に存在するものをいう。換言すると、後の実施例において説明するように、ゲート絶縁層１０４と半導体層１０６との界面から離れた位置から、半導体層１０６が堆積される方向に向けて、略放射状に成長した形状である。離散的に形成された結晶核のそれぞれが、半導体層の形成と共に結晶の方位に沿って成長することで、結晶粒は、結晶核を起点として結晶の成長方向と垂直な面の面内方向に拡がるように成長する。このように結晶粒を有することで、非晶質半導体よりもオン電流を高くすることができる。また、結晶粒１２１内には単結晶または双晶を含む。ここで、逆錐形の結晶粒１２１では、側面は面方位が揃っており、側面の断面形状は一直線である（図２を参照）。そのため、結晶粒１２１は複数の結晶を含んでいる形態よりも単結晶または双晶を含む形態に近いと考えられる。双晶を含む場合には、複数の結晶を含む場合と比較して、ダングリングボンドが少ないため欠陥数が少なく、オフ電流が小さい。また、複数の結晶を含む場合と比較して、粒界が少なく、オン電流が大きい。なお、結晶粒１２１には、複数の結晶を含んでいてもよい。
なお、双晶とは、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることをいう。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する領域は実質的に結晶粒界が存在しないと見なすことができる。
なお、ここで結晶核の生成を抑制する不純物元素は、シリコン中にあってキャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば酸素）の濃度は低減させる。従って、窒素濃度を低減せずに酸素濃度を低減させるとよい。具体的には、酸素についてはＳＩＭＳによって計測される濃度を５×１０１８ｃｍ−３以下とするとよい。
また、半導体層１０６の形成は、ゲート絶縁層１０４の表面に窒素を存在させて行う。ここで、窒素濃度は核生成位置を決定するため重要である。窒素が存在するゲート絶縁層１０４上に半導体層１０６を形成すると、まず、第１の領域１２０が形成され、その後、第２の領域１２２が形成される。ここで、第１の領域１２０と第２の領域１２２との界面の位置は窒素濃度により決定される。ＳＩＭＳによって計測される窒素の濃度が１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下のときに結晶核を生成し、第２の領域１２２が形成されることとなる。すなわち、結晶粒１２１の成長の起点となる結晶核の生成位置において、ＳＩＭＳによって計測される窒素の濃度は１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下となる。換言すると、逆錐形を有する結晶粒１２１の頂点における、ＳＩＭＳによって計測される窒素の濃度は１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下である。
また、窒素濃度は、ゲート絶縁層１０４との界面から離れるにつれて徐々に低下する。窒素濃度は、２５ｎｍ以上４０ｎｍ以下の範囲でゲート絶縁層１０４界面より一桁低下するとよく、好ましくは３０ｎｍ以上３５ｎｍ以下で一桁低下することが好ましい。
上記説明したように、結晶粒は離散的に存在する。結晶粒を離散的に存在させるためには、結晶の核生成密度を制御することが必要である。窒素濃度を上記の濃度範囲とすることで、結晶粒の核生成密度を制御し、結晶粒を離散的に存在せしめることが可能である。
なお、上記したように結晶核の生成を抑制する不純物元素が高濃度（ＳＩＭＳによって計測される不純物元素の濃度が概ね１×１０２０ｃｍ−３以上）に存在すると、結晶成長も抑制するため、半導体層１０６に含ませる窒素は、半導体層１０６の被形成面にのみ添加し、またはその膜の形成初期にのみ導入する。
次に、図１に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができるため好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
まず、基板１００上にゲート電極層１０２を形成する（図３（Ａ）を参照）。
基板１００としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。基板１００がマザーガラスの場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）から第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（例えば、２２００ｍｍ×２４００ｍｍ）のものを用いることができるのみならず、第９世代（例えば、２４００ｍｍ×２８００ｍｍ）、第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものをも用いることができる。
ゲート電極層１０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属又はこれらを主成分とする合金を用いて、単層で又は積層して形成することができる。アルミニウムを用いる場合には、タンタルを添加して合金化したＡｌ−Ｔａ合金を用いるとヒロックが抑制されるため、好ましい。また、ネオジムを添加して合金化したＡｌ−Ｎｄ合金を用いると、抵抗を抑えつつヒロックの発生を抑制することができるため、更に好ましい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体やＡｇＰｄＣｕ合金を用いてもよい。例えば、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。または、窒化チタン層とモリブデン層とから構成される二層の積層構造、または膜厚５０ｎｍのタングステン層と膜厚５００ｎｍのアルミニウムとシリコンの合金からなる層と膜厚３０ｎｍの窒化チタン層とを積層した三層の積層構造としてもよい。また、三層の積層構造とする場合には、第１の導電層のタングステン層に代えて窒化タングステン層を用いてもよいし、第２の導電層のアルミニウムとシリコンの合金からなる層に代えてアルミニウムとチタンの合金からなる層を用いてもよいし、第３の導電層の窒化チタン層に代えてチタン層を用いてもよい。例えば、Ａｌ−Ｎｄ合金からなる層上にモリブデン層を積層して形成すると、耐熱性に優れ、且つ電気的に低抵抗な導電層を形成することができる。
ゲート電極層１０２は、基板１００上に、スパッタリング法又は真空蒸着法等を用いて上記した材料により導電層を形成し、該導電層上にフォトリソグラフィ法又はインクジェット法等によりレジストマスクを形成し、該レジストマスクを用いて導電層をエッチングして形成することができる。また、銀、金又は銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、上記の金属の窒化物層を、基板１００と、ゲート電極層１０２との間に設けてもよい。ここでは、基板１００上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。
なお、ゲート電極層１０２の側面は、テーパー形状とすることが好ましい。ゲート電極層１０２上には、後の工程で半導体層及び配線層等を形成するので、段差の箇所における形成不良を防止するためである。ゲート電極層１０２の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。例えば、エッチングガス（例えば、塩素ガス）に酸素ガスを含ませることでレジストを後退させつつエッチングを行うことが可能である。
また、ゲート電極層１０２を形成する工程によりゲート配線（走査線）も同時に形成することができる。更には、画素部が有する容量線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方又は双方と、ゲート電極層１０２とは別に設けてもよい。
次に、ゲート電極層１０２を覆ってゲート絶縁層１０４を形成する（図３（Ｂ）を参照）。ゲート絶縁層１０４は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン又は窒化酸化シリコンを用いて、単層で又は積層して形成することができる。また、ゲート絶縁層１０４は、高周波数（１ＧＨｚ程度）のマイクロ波プラズマＣＶＤ装置を用いて形成することが好ましい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数によりゲート絶縁層１０４を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁層１０４を酸化窒化シリコンにより形成することで、トランジスタの閾値電圧の変動を抑制することができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
なお、ゲート絶縁層１０４を窒化シリコンにより形成した場合には、ゲート絶縁層１０４上に薄い酸化窒化シリコン層を設けることで、薄膜トランジスタの動作初期に発生する劣化を抑制することができる。ここで、酸化窒化シリコン層は極薄く形成すればよく、１ｎｍ以上であればよい。好ましくは１ｎｍ以上３ｎｍ以下とする。
次に、半導体層１０６の形成方法について説明する。半導体層１０６は、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成するとよい。
また、上記したように、半導体層１０６は、逆錐形の結晶粒を有する。逆錐形の結晶粒は、例えば、半導体層１０６の酸素濃度を低くし、窒素濃度を酸素濃度よりも高くし、窒素濃度が結晶粒の成長方向に従って低下していくことで、結晶粒の核生成を制御しつつ形成することができる。ここで、窒素濃度は酸素濃度よりも一桁以上高いことが好ましい。より具体的には、ゲート絶縁層１０４と半導体層１０６の界面における、ＳＩＭＳによって計測される酸素の濃度を５×１０１８ｃｍ−３以下とし、窒素の濃度を１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下とする。また、酸素濃度を低く抑えて、窒素濃度を酸素濃度よりも高くして形成する。
酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする手段の一は、半導体層１０６の形成前に、ゲート絶縁層１０４の表面に多量の窒素を存在させることである。ゲート絶縁層１０４の表面に多量の窒素を存在させるためには、ゲート絶縁層１０４の形成後、半導体層１０６の形成前に、ゲート絶縁層１０４の表面を、窒素を含むガスによって生成されるプラズマにより処理すればよい。ここで、窒素を含むガスとしては、例えばアンモニア、窒素、塩化窒素、フッ化窒素等が挙げられる。
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、半導体層１０６に接するゲート絶縁層１０４に、高濃度に窒素を含ませることである。従って、ゲート絶縁層１０４を窒化シリコンにより形成することである。なお、この手段については実施の形態２にて説明する。
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、半導体層１０６の形成に用いる処理室（チャンバー）の内壁を、高濃度に窒素を含む膜により覆うことである。高濃度に窒素を含む材料として、例えば窒化シリコンが挙げられる。なお、処理室（チャンバー）内壁を覆う高濃度に窒素を含む膜は、ゲート絶縁層１０４と同時に形成してもよく、工程の簡略化ができるため好ましい。また、この場合には、ゲート絶縁層１０４の形成に用いる処理室（チャンバー）と半導体層１０６の形成に用いる処理室（チャンバー）が同一のものとなるため、製造装置が小型化される。なお、この手段については実施の形態３にて説明する。
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、半導体層１０６の形成に用いるガスに含まれる酸素の濃度を低く抑え、窒素の濃度を高くすることである。このとき、窒素は半導体層１０６となる膜の形成初期に用いるガスにのみ供給し、または供給する窒素の量を減少させていけばよい。なお、この手段については実施の形態４にて説明する。
なお、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くするには、上記手段のいずれかを用いてもよいし、これらを組み合わせて用いてもよい。本実施の形態では、ゲート絶縁層１０４は窒化シリコン層上に酸化窒化シリコン層を積層した構造とし、ゲート絶縁層１０４をアンモニアに曝すことで、ゲート絶縁層１０４の表面に窒素を供給する。
ここで、ゲート絶縁層１０４、半導体層１０６並びにソース領域及びドレイン領域１１０の形成の一例について詳細に説明する。これらの層はＣＶＤ法等を用いて形成する。また、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を設けた積層構造とする。このような構造とすることで、窒化シリコン層により基板中に含まれる電気的特性に影響を及ぼす元素（基板がガラスである場合にはナトリウム等の元素）が、半導体層１０６等に侵入することを防止することができる。図６は、これらを形成するに際して用いるＣＶＤ装置の模式図を示す。
図６に示すプラズマＣＶＤ装置１６１は、ガス供給手段１５０及び排気手段１５１に接続されている。
図６に示すプラズマＣＶＤ装置１６１は、処理室１４１と、ステージ１４２と、ガス供給部１４３と、シャワープレート１４４と、排気口１４５と、上部電極１４６と、下部電極１４７と、交流電源１４８と、温度制御部１４９と、を具備する。
処理室１４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室１４１には、上部電極１４６と下部電極１４７が備えられている。なお、図６では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室１４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
図６に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部１４３から導入する。導入されたガスは、シャワープレート１４４を通って、処理室１４１に導入される。上部電極１４６と下部電極１４７に接続された交流電源１４８により、高周波電力が印加されて処理室１４１内のガスが励起されてプラズマが生成される。また、真空ポンプに接続された排気口１４５によって、処理室１４１内のガスが排気されている。また、温度制御部１４９によって、被処理物を加熱しながらプラズマ処理することができる。
ガス供給手段１５０は、反応ガスが充填されるシリンダ１５２、圧力調整弁１５３、ストップバルブ１５４、マスフローコントローラ１５５などで構成されている。処理室１４１内において、上部電極１４６と基板１００との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極１４６に導入される反応ガスは、内部の中空構造を経て、この細孔から処理室１４１内に導入される。
処理室１４１に接続される排気手段１５１には、真空排気と、反応ガスを流す場合において処理室１４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段１５１の構成としては、バタフライバルブ１５６、コンダクタンスバルブ１５７、ターボ分子ポンプ１５８、ドライポンプ１５９などが含まれる。バタフライバルブ１５６とコンダクタンスバルブ１５７を並列に配置する場合には、バタフライバルブ１５６を閉じてコンダクタンスバルブ１５７を動作させることで、反応ガスの排気速度を制御して処理室１４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ１５６を開くことで高真空排気が可能となる。
なお、処理室１４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ１６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室１４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
なお、図６に示すように、処理室１４１の全体を覆って膜が形成（被着）されるようにプレコート処理を行うと、処理室１４１内壁に付着した不純物元素、または処理室１４１（チャンバー）内壁を構成する不純物元素の素子への混入を防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする膜を形成すればよく、例えば、非晶質シリコン等を形成すればよい。ただし、この膜には酸素が含まれないことが好ましい。
ゲート絶縁層１０４の形成からドナーとなる不純物元素を含む半導体層１０９（一導電型を付与する不純物元素を含む半導体層ともいう。）の形成までについて、図７を参照して以下に説明する。なお、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を積層して形成する。
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内にて加熱し、窒化シリコン層を形成するための材料ガスを処理室１４１内に導入する（図７の予備処理Ａ１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして処理室１４１内に材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗでプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図７のＳｉＮｘ層形成Ｂ１）。処理室１４１内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物又は粉状物が形成されてしまい、歩留まりを低下させる原因となるためである。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
次に、窒化シリコン層の形成に用いた材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図７のガス置換Ｃ１）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して流量を安定させ、処理室１４１内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗのプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７のＳｉＯｘＮｙ層形成Ｄ１）。
上記の工程により、ゲート絶縁層１０４を形成することができる。ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する（図７のアンロードＥ１）。
基板１００を処理室１４１から搬出した後、処理室１４１に、例えばＮＦ３ガスを導入し、処理室１４１内をクリーニングする（図７のクリーニング処理Ｆ１）。その後、処理室１４１に非晶質シリコン層を形成する処理を行う（図７のプレコート処理Ｇ１）。ここで、非晶質シリコン膜の成膜方法について説明する。成膜に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約１５０ｎｍの半導体層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の成膜に用いるガスを導入する。この処理により、処理室１４１の内壁に非晶質シリコン層が形成される。または、窒化シリコンによりプレコート処理を行ってもよい。この場合の処理は、ゲート絶縁層１０４を形成する処理と同様である。その後、基板１００を処理室１４１内に搬入する（図７のロードＨ１）。
次に、ゲート絶縁層１０４の表面に窒素を供給する。ここでは、ゲート絶縁層１０４をアンモニアガスに曝すことで窒素を供給する（図７のフラッシュ処理Ｉ１）。また、アンモニアガスには水素を含ませてもよい。ここでは、一例として、処理室１４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。なお、本工程の処理ではアンモニアガスに曝すのみであるが、プラズマ処理を行ってもよい。その後、上記処理に用いたガスを排気し、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図７のガス置換Ｊ１）。
次に、窒素が供給されたゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７の半導体層形成Ｋ１）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図７のガス置換Ｌ１）。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としている。そのため、シリコンは徐々に堆積される。
本実施の形態におけるゲート絶縁層１０４の表面には窒素が供給されている。上記したように、窒素はシリコンの結晶核の生成を抑制する。そのため、半導体層１０５の形成の初期段階ではシリコンの結晶核が生成されない。半導体層１０５の形成初期段階で形成されるこの層が、図２に示す第１の領域１２０となる。半導体層１０５は一の条件により形成するため、第１の領域１２０と第２の領域１２２は同一の条件により形成されるものである。上記したようにゲート絶縁層１０４の表面に窒素を供給し、該表面上に半導体層１０５を形成することで、窒素を含む半導体層（図２に示す第１の領域１２０）が形成される。半導体層１０５において、窒素の濃度はゲート絶縁膜との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。
次に、半導体層１０５上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図７の不純物半導体層形成Ｍ１）。その後、これらのガスを排気する（図７の排気Ｎ１）。
以上説明したように、ドナーとなる不純物元素を含む半導体層１０９までを形成することができる（図４（Ａ）を参照）。
次に、ドナーとなる不純物元素を含む半導体層１０９上に導電層１１１を形成する。
導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層１０２に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。または、ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としても良い。更には、アルミニウム又はアルミニウム合金を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１１１として、アルミニウム層をモリブデン層で挟んだ三層の積層構造とするとよい。
導電層１１１は、ＣＶＤ法、スパッタリング法又は真空蒸着法を用いて形成する。また、導電層１１１は、銀、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を用いて吐出し、焼成することで形成しても良い。
次に、導電層１１１上に第１のレジストマスク１３１を形成する（図４（Ｂ）を参照）。第１のレジストマスク１３１は厚さの異なる二の領域を有し、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、半導体層１０５、バッファ層１０７、ドナーとなる不純物元素を含む半導体層１０９、及び導電層１１１のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
図８（Ａ−１）及び図８（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図８（Ａ−１）にはグレートーンマスク１８０を示し、図８（Ｂ−１）にはハーフトーンマスク１８５を示す。
図８（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光膜により形成された遮光部１８２、及び遮光膜のパターンにより設けられた回折格子部１８３で構成されている。
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１８３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光膜は、金属あるいは金属酸化物を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
グレートーンマスク１８０に露光するための光を照射した場合、図８（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２又は回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調整可能である。
図８（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光膜により形成された半透光部１８７、及び遮光膜により形成された遮光部１８８で構成されている。
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光膜と同様の金属あるいは金属酸化物を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
ハーフトーンマスク１８５に露光するための光を照射した場合、図８（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８又は半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマスクを形成することができる。
次に、第１のレジストマスク１３１を用いて半導体層１０５、ドナーとなる不純物元素を含む半導体層１０９、及び導電層１１１をエッチングする。この工程により、半導体層１０５、ドナーとなる不純物元素を含む半導体層１０９及び導電層１１１を素子毎に分離する（図４（Ｃ）を参照）。
ここで、第１のレジストマスク１３１を後退させて第２のレジストマスク１３２を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。
次に、第２のレジストマスク１３２を用いて導電層１１１をエッチングし、配線層１１２を形成する（図５（Ａ）を参照）。配線層１１２は、ソース電極及びドレイン電極を構成する。導電層１１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が選択的にエッチングされ、導電層の側面は第２のレジストマスク１３２よりも内側に後退し、配線層１１２が形成される。従って、配線層１１２の側面と、エッチングされたドナーとなる不純物元素を含む半導体層１０９の側面は一致せず、配線層１１２の側面の外側に、ソース領域及びドレイン領域１１０の側面が形成されることになる。配線層１１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層１１２とは別に設けてもよい。
次に、第２のレジストマスク１３２が形成された状態で、ドナーとなる不純物元素を含む半導体層１０９をエッチングして、ソース領域及びドレイン領域１１０を形成する（図５（Ｂ）を参照）。
次に、第２のレジストマスク１３２が形成された状態で、ドライエッチングを行うとよい。ここで、ドライエッチングの条件は、露出している半導体層１０６にダメージが入らず、且つ半導体層１０６に対するエッチングレートが低い条件を用いる。つまり、露出している半導体層１０６の表面にほとんどダメージを与えず、且つ露出している半導体層１０６の膜厚がほとんど減少しない条件を用いる。エッチングガスとしては、Ｃｌ２ガス等を用いることができる。また、エッチング方法については特に限定はなく、ＩＣＰ方式、ＣＣＰ方式、ＥＣＲ方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
ここで、用いることのできるドライエッチング条件の一例として、Ｃｌ２ガスの流量を１００ｓｃｃｍ、チャンバー内の圧力を０．６７Ｐａ、下部電極温度を−１０℃とし、上部電極のコイルに２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板１００側には電力を投入せず０Ｗとして（すなわち、無バイアスとして）、３０秒間のエッチングを行う。チャンバー内壁の温度は約８０℃とすることが好ましい。
次に、第２のレジストマスク１３２が形成された状態でプラズマ処理を行うとよい。ここで、プラズマ処理は、例えば水プラズマにより行うとよい。
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。水プラズマにより第２のレジストマスク１３２を除去することができる。また、水プラズマ処理、あるいは、大気に曝した後に水プラズマ処理を行うことで、酸化膜が形成されることもある。
なお、水プラズマ処理を用いることなく露出している半導体層１０６にダメージが入らず、且つ半導体層１０６に対するエッチングレートが低い条件でドライエッチングを行ってもよい。
上記したように、一対のソース領域及びドレイン領域１１０を形成した後に、半導体層１０６にダメージを与えない条件で更なるドライエッチングを行うことで、露出した半導体層１０６上に存在する残渣などの不純物元素を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、第２のレジストマスク１３２を除去することも可能である。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、オン電流を向上させ、電気的特性のばらつきを低減することができる。
なお、プラズマ処理等の工程は上記の順番に限定されず、第２のレジストマスク１３２を除去した後に、無バイアスでのエッチングや、プラズマ処理を行ってもよい。
以上説明したように、本実施の形態に係る薄膜トランジスタを作製することができる（図５（Ｂ）を参照）。本実施の形態に係る薄膜トランジスタは、液晶表示装置に代表される表示装置の画素に設けられるスイッチングトランジスタに適用することができる。この場合、この薄膜トランジスタを覆って、開口部を有する絶縁層１１４を形成し、該開口部において配線層１１２により構成されるソース電極及びドレイン電極と接続されるように画素電極層１１６を形成する（図５（Ｃ）を参照）。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層１１４上に画素電極層１１６を設ける。このようにして、図１に示す表示装置の画素に設けられるスイッチングトランジスタを作製することができる。
なお、絶縁層１１４は、ゲート絶縁層１０４と同様に形成することができる。絶縁層１１４は、大気中に浮遊する有機物、金属又は水蒸気等の汚染源となりうる不純物元素の侵入を防ぐことができるよう、緻密な窒化シリコンにより設けることが好ましい。
なお、画素電極層１１６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。画素電極層１１６は、シート抵抗が１００００Ω／ｃｍ２以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体等が挙げられる。
画素電極層１１６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。
画素電極層１１６は、配線層１１２等と同様に、フォトリソグラフィ法を用いてエッチングを行い、パターン形成すればよい。
なお、図示していないが、絶縁層１１４と画素電極層１１６との間に、スピンコーティング法等により形成した有機樹脂からなる絶縁層を有していても良い。
以上、本実施の形態にて説明したように、オン電流が高い薄膜トランジスタを得ることができる。
（実施の形態２）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１とは異なるものについて説明する。本実施の形態では、実施の形態１と同様に、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ただし、半導体層に窒素を含ませる手段が異なる。
本実施の形態では、半導体層に接するゲート絶縁層を窒化シリコンにより形成することで、半導体層の窒素濃度を制御し、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ゲート絶縁層１０４からドナーとなる不純物元素を含む半導体層１０９の形成までについて、図９を参照して以下に説明する。
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内にて加熱し、窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図９の予備処理Ａ２）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗのプラズマ放電を行うことで、約３００ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図９のＳｉＮｘ層形成Ｂ２）。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
次に、窒化シリコン層の形成に用いた材料ガスを排気し、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図９のガス置換Ｃ２）。
次に、ゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図９の半導体層形成Ｄ２）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図９のガス置換Ｅ２）。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としており、シリコンは徐々に堆積される。
本実施の形態のゲート絶縁層１０４において、少なくとも半導体層１０５に接する最上層は窒化シリコンで形成されているため、ゲート絶縁層１０４の表面には多量の窒素が存在する。上記したように、窒素はシリコンの結晶の核生成を抑制する。そのため、半導体層１０５の形成の初期段階ではシリコンの結晶核が生成されない。半導体層１０５の形成の初期段階で形成されるこの層が、図２に示す第１の領域１２０となる。半導体層１０５は一の条件により形成するため、第１の領域１２０と第２の領域１２２は同じ条件により形成される。上記したようにゲート絶縁層１０４は窒化シリコンで形成されているため、ゲート絶縁層１０４上の半導体層１０５は窒素を含む（図２に示す第１の領域１２０）。半導体層１０５において、窒素の濃度はゲート絶縁層１０４との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。なお、ここで結晶粒１２１の成長の起点となる結晶核の生成位置において、ＳＩＭＳによって計測される窒素の濃度は１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上７×１０２０ｃｍ−３以下となる。
なお、ここで、結晶核の生成を抑制する不純物元素は、シリコン中にあって、キャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。従って、窒素濃度を低減させずに酸素濃度を低減させるとよい。具体的には、ＳＩＭＳによって計測される酸素の濃度が５×１０１８ｃｍ−３以下となるようにするとよい。
次に、半導体層１０５上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されて、ソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍのドナーとなる不純物元素を含む半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図９の不純物半導体層形成Ｆ２）。その後、これらのガスを排気する（図９の排気Ｇ２）。
上記説明したように、少なくとも半導体層に接するゲート絶縁層の最上層を窒化シリコンにより形成することで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることができ、逆錐形の形状を有する結晶粒を含む半導体層を形成することができる。
（実施の形態３）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１及び実施の形態２とは異なるものについて説明する。本実施の形態では、実施の形態１及び実施の形態２と同様に、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ただし、半導体層に窒素を含ませる手段が異なる。
本実施の形態では、半導体層の形成前に処理室１４１内をクリーニングし、その後窒化シリコン層によりチャンバー内壁を覆うことで、半導体層に窒素を含ませて、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４の形成からドナーとなる不純物元素を含む半導体層１０９の形成までについて、図１０を参照して以下に説明する。
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内（チャンバー内）にて加熱し、窒化シリコン層を形成するための材料ガスを処理室１４１内に導入する（図１０の予備処理Ａ３）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗのプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１０のＳｉＮｘ膜形成Ｂ３）。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
次に、窒化シリコン層の形成に用いる材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１０のガス置換Ｃ３）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室１４１内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗのプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０のＳｉＯｘＮｙ層形成Ｄ３）。
上記の工程により、ゲート絶縁層１０４を形成することができる。ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する（図１０のアンロードＥ３）。
基板１００を処理室１４１から搬出後、処理室１４１にＮＦ３ガスを導入し、処理室１４１内をクリーニングする（図１０のクリーニング処理Ｆ３）。その後、ゲート絶縁層１０４と同様に窒化シリコン層を形成する処理を行う（図１０のプレコート処理Ｇ３）。この処理により、処理室１４１の内壁が窒化シリコン層により覆われる。その後、基板１００を処理室１４１に搬入し、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図１０のロードＨ３）。
次に、ゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０の半導体層形成Ｉ３）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図１０のガス置換Ｊ３）。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としており、シリコンは徐々に堆積される。
本実施の形態では、処理室１４１の内壁を覆う窒化シリコン層からゲート絶縁層１０４の表面に窒素が供給される。上記したように、窒素はシリコンの結晶の核生成を抑制する。そのため、半導体層１０５の形成の初期段階ではシリコンの結晶核が生成されない。半導体層１０５の形成の初期段階で形成されるこの層が、図２に示す第１の領域１２０となる。半導体層１０５は一の条件により形成するため、第１の領域１２０と第２の領域１２２は同じ条件により形成されるものである。上記したようにゲート絶縁層１０４の表面には窒素が供給されているため、窒素を含む半導体層１０５（図２に示す第１の領域１２０）が形成される。半導体層１０５において、窒素の濃度はゲート絶縁層１０４との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。
次に、半導体層１０５上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の成膜に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図１０のドナーとなる不純物元素を含む半導体層形成Ｋ３）。その後、これらのガスを排気する（図１０の排気Ｌ３）。
上記説明したように、少なくとも半導体層１０５を形成する直前に処理室１４１の内壁を窒化シリコン層により覆うことで、ゲート絶縁層１０４中の酸素濃度を低く抑え、ゲート絶縁層１０４中の窒素濃度を酸素濃度よりも高くすることが可能であり、逆錐形の形状を有する結晶粒を含む半導体層を形成することができる。
また、処理室１４１の内壁を窒化シリコン層により覆うことで、処理室１４１の内壁を構成する元素等が半導体層に混入することをも防ぐことができる。
なお、上記の説明では、窒化シリコン層上に酸化窒化シリコン層を積層してゲート絶縁層１０４を形成したため、ゲート絶縁層１０４の形成後にクリーニング処理とプレコート処理を行う形態について説明したが、本実施の形態は、実施の形態２と組み合わせて実施してもよい。すなわち、ゲート絶縁層１０４を窒化シリコンにより形成し、ゲート絶縁層１０４の形成がプレコート処理を兼ねていてもよい。ゲート絶縁層１０４の形成がプレコート処理を兼ねることで、工程が簡略化し、スループットを向上させることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３とは異なる半導体装置の作製方法について説明する。本実施の形態では、実施の形態１と同様に、逆錐形の形状を有する結晶粒を含む半導体層を形成する。ただし、半導体層に窒素を含ませる手段が異なる。
本実施の形態では、半導体層の形成初期のガスに窒素を混入させることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４からドナーとなる不純物元素を含む半導体層１０９の形成までについて、図１１を参照して以下に説明する。
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内（チャンバー内）にて加熱し、窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１１の予備処理Ａ４）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗのプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１１のＳｉＮｘ層形成Ｂ４）。なお、Ｎ２ガス及びＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜調整するとよい。また、Ｈ２ガスの導入及び流量は適宜調整し、不要な場合には導入しなくてもよい。
次に、窒化シリコン層の形成に用いる材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１１のガス置換Ｃ４）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して流量を安定させ、処理室１４１内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗのプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１のＳｉＯｘＮｙ層形成Ｄ４）。その後、これらのガスを排気し、半導体層１０５の形成に用いるガスを導入する（図１１のガス置換Ｅ４）。
次に、ゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、Ｎ２の流量を１０００ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗのプラズマ放電を行う。その後、Ｎ２の流量のみを０として半導体層を成長させて、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１の半導体層形成Ｆ４）。その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図１１のガス置換Ｇ４）。なお、Ｎ２に代えてＮＨ３を用いてもよい。なお、これに限定されず、ガスの置換は必ずしも行わなくてもよい。
上記の例において、半導体層１０５の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対するＨ２の流量を１５０倍としており、シリコンは徐々に堆積される。
本実施の形態における半導体層１０５の形成初期のガスには窒素が含まれている。上記したように、窒素はシリコンの結晶の核生成を抑制する。そのため、半導体層１０５の形成初期の段階ではシリコンの結晶核が生成されない。半導体層１０５の形成初期の段階で形成されるこの層が、図２に示す第１の領域１２０となる。上記したように半導体層１０５の形成初期のガスには窒素が含まれているので、半導体層１０５（図２に示す第１の領域１２０）は窒素を含有する。半導体層１０５において、窒素の濃度はゲート絶縁層１０４との界面から離れるにつれて低下し、窒素の濃度が一定の値以下となると、結晶核が生成される。その後、その結晶核が成長し、結晶粒１２１が形成される。
次に、半導体層１０５上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して流量を安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約５０ｎｍの半導体層を形成する。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１１の不純物半導体層形成Ｈ４）。その後、これらのガスを排気する（図１１の排気Ｉ４）。
上記説明したように、半導体層の形成初期のガスに窒素を含ませることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、逆錐形の形状を有する結晶粒を含む半導体層を形成することができる。
（実施の形態５）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。本実施の形態では、多階調マスクを用いることなく薄膜トランジスタを形成する。
図１２は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１２に示す薄膜トランジスタは、基板２００上にゲート電極層２０２を有し、ゲート電極層２０２を覆ってゲート絶縁層２０４を有し、ゲート絶縁層２０４上に接して半導体層２０６を有し、半導体層２０６上の一部に接してソース領域及びドレイン領域２１０を有する。また、ゲート絶縁層２０４、並びにソース領域及びドレイン領域２１０上に接する配線層２１２を有する。配線層２１２はソース電極及びドレイン電極を構成する。配線層２１２上には、保護膜として機能する絶縁層２１４を有する。また、各層は所望の形状にパターン形成されている。
なお、図１２に示す薄膜トランジスタは、図１に示す薄膜トランジスタと同様に、液晶表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層２１４には開口部が設けられ、絶縁層２１４上には画素電極層２１６が設けられ、画素電極層２１６と配線層２１２とが接続されている。
また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図１２を参照）。
薄膜トランジスタのソース電極及びドレイン電極を上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、これに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。
本実施の形態における半導体層２０６は、実施の形態１における半導体層１０６と同様の特徴を有し、同様の材料及び方法により形成することができる。また、実施の形態２乃至実施の形態４にて説明したように形成してもよい。従って、本実施の形態では半導体層２０６の形成に関する詳細な説明は省略する。
図１２に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
まず、基板２００上にゲート電極層２０２を形成する（図１３（Ａ）を参照）。
基板２００としては、実施の形態１における基板１００と同様のものを用いることができる。
ゲート電極層２０２は、実施の形態１におけるゲート電極層１０２と同様の材料及び方法により形成することができる。
次に、ゲート電極層２０２を覆ってゲート絶縁層２０４を形成する（図１３（Ｂ）を参照）。ゲート絶縁層２０４は、実施の形態１におけるゲート絶縁層１０４と同様の材料及び方法により形成することができる。
ここで、ゲート絶縁層２０４上に窒素を供給する処理を行ってもよい（図１３（Ｃ）を参照）。窒素を供給する処理として、実施の形態１にて説明したゲート絶縁層２０４をＮＨ３ガスに曝す処理が挙げられる。
次に、ゲート絶縁層２０４上に半導体層２０５、及びドナーとなる不純物元素を含む半導体層２０９を形成する（図１４（Ａ）を参照）。その後、ドナーとなる不純物元素を含む半導体層２０９上に第１のレジストマスク２３１を形成する（図１４（Ｂ）を参照）。
半導体層２０５は、実施の形態１における半導体層１０５と同様に形成することができる。ドナーとなる不純物元素を含む半導体層２０９は、実施の形態１におけるドナーとなる不純物元素を含む半導体層１０９と同様に形成することができる。
なお、半導体層２０５は、実施の形態２乃至実施の形態４にて説明した方法により形成してもよい。
次に、第１のレジストマスク２３１を用いて半導体層２０５、及びドナーとなる不純物元素を含む半導体層２０９をエッチングして島状の半導体層を形成する（図１４（Ｃ）を参照）。その後、第１のレジストマスク２３１を除去する（図１５（Ａ）を参照）。
次に、エッチングされた半導体層２０５、及びドナーとなる不純物元素を含む半導体層２０９を覆って導電層２１１を形成する（図１５（Ｂ）を参照）。導電層２１１は、導電層１１１と同様の材料及び方法により形成することができる。その後、導電層２１１上に第２のレジストマスク２３２を形成する（図１５（Ｃ）を参照）。
次に、第２のレジストマスク２３２を用いて導電層２１１をエッチングして配線層２１２を形成する。（図１６（Ａ）を参照）。配線層２１２は、ソース電極及びドレイン電極を構成する。導電層２１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が選択的にエッチングされる。その結果、導電層２１１の側面は第２のレジストマスク２３２の側面よりも内側に後退し、配線層２１２が形成される。従って、配線層２１２の側面と、エッチングされたドナーとなる不純物元素を含む半導体層２０９の側面は一致せず、配線層２１２の側面の外側に、ソース領域及びドレイン領域の側面が形成される。配線層２１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層２１２とは別に設けてもよい。
次に、第２のレジストマスク２３２を用いて島状半導体層のドナーとなる不純物元素を含む半導体層２０９をエッチングする（図１６（Ｂ）を参照）。ここまでで、半導体層２０６、並びにソース領域及びドレイン領域２１０が形成される。
次に、実施の形態１と同様に第２のレジストマスク２３２が形成された状態で、半導体層２０６にダメージが入らず、且つ半導体層２０６に対するエッチングレートが低い条件でドライエッチングを行うとよい。更には、水プラズマ処理により第２のレジストマスク２３２を除去するとよい（図１６（Ｃ））。
以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる。本実施の形態に係る薄膜トランジスタは、実施の形態１にて説明した薄膜トランジスタと同様に、液晶表示装置に代表される表示装置の画素に設けられるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、絶縁層２１４を形成する。絶縁層２１４には、配線層２１２により構成されるソース電極及びドレイン電極に達するように開口部が形成されている。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層２１４上に画素電極層２１６を設けると、図１２に示す表示装置の画素に設けられるスイッチングトランジスタを作製することができる。
なお、絶縁層２１４は、実施の形態１における絶縁層１１４と同様に形成することができる。また、画素電極層２１６は、実施の形態１における画素電極層１１６と同様に形成することができる。
なお、図示していないが、絶縁層２１４と画素電極層２１６との間に、スピンコーティング法等により形成した有機樹脂膜からなる絶縁層を有していても良い。
以上、本実施の形態にて説明したように、オン電流が高い薄膜トランジスタを、多階調マスクを用いることなく得ることができる。
（実施の形態６）
本実施の形態では、表示装置の一形態として、実施の形態５で示す薄膜トランジスタを有する液晶表示装置について説明する。ここでは、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１７乃至図１９を参照して説明する。ＶＡ型とは、液晶パネルの液晶分子の配列を制御する方式の一種をいう。ＶＡ型の液晶表示装置では、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図１７及び図１８は、ＶＡ型の液晶表示装置の画素構造を示している。図１８は本実施の形態で示す画素構造の平面図であり、図１８中に示す切断線Ｙ−Ｚに対応する断面構造を図１７に表している。以下の説明では図１７及び図１８を参照して説明する。
本実施の形態で示す画素構造は、基板２５０上に設けられた一つの画素が複数の画素電極を有し、それぞれの画素電極に平坦化膜２５８及び絶縁層２５７を介して薄膜トランジスタが接続されている。各薄膜トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極２６０は、開口部２５９において、配線２５５を介して薄膜トランジスタ２６４と接続されている。また、画素電極２６２は、開口部２６３において、配線２５６を介して薄膜トランジスタ２６５と接続している。薄膜トランジスタ２６４のゲート電極２５２と、薄膜トランジスタ２６５のゲート電極２５３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線２５４は、薄膜トランジスタ２６４と薄膜トランジスタ２６５で共通して用いられている。薄膜トランジスタ２６４及び薄膜トランジスタ２６５は実施の形態５で示す方法を用いて作製することができる。
画素電極２６０と画素電極２６２の形状は異なっており、スリット２６１によって分離されている。画素電極２６２は、Ｖ字型に広がる画素電極２６０の外側を囲むように形成されている。画素電極２６０と画素電極２６２に印加する電圧のタイミングを、薄膜トランジスタ２６４及び薄膜トランジスタ２６５により異ならせることで、液晶の配向を制御している。ゲート電極２５２とゲート電極２５３に異なるゲート信号を与えることで、薄膜トランジスタ２６４と薄膜トランジスタ２６５の動作タイミングを異ならせることができる。また、画素電極２６０及び画素電極２６２上に配向膜２７２が形成されている。
対向基板２５１には、遮光膜２６６、着色膜２６７、対向電極２６９が形成されている。また、着色膜２６７と対向電極２６９の間には平坦化膜２６８が形成され、液晶の配向乱れを防いでいる。また、対向電極２６９上には配向膜２７１が形成されている。図１９に対向基板２５１側の画素構造を示す。対向電極２６９は異なる画素間で共通化され、スリット２７０を有する。スリット２７０と、画素電極２６０及び画素電極２６２のスリット２６１とを交互に配置することで、斜め電界を発生させて液晶の配向を制御することができる。その結果、液晶が配向する方向を場所によって異ならせることができ、視野角を拡げることができる。
ここでは、基板、着色膜、遮光膜、及び平坦化膜で、カラーフィルターを構成する。なお、遮光膜、平坦化膜の何れか一方、または両方は、基板上に形成されていなくともよい。
また、着色膜は、可視光の波長範囲のうち、任意の波長範囲の光の成分を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光のそれぞれを優先的に透過させる着色膜を組み合わせて、カラーフィルターに用いることが多い。しかしながら、着色膜の組み合わせに関しては、これに限定されない。
画素電極２６０と対向電極２６９が液晶層２７３を挟持することで、第１の液晶素子が形成されている。また、画素電極２６２と対向電極２６９が液晶層２７３を挟持することで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態５に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
また、本実施の形態では実施の形態５にて作製した薄膜トランジスタを用いたが、実施の形態１にて作製した薄膜トランジスタを用いてもよい。
以上説明したように、液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オン電流が高い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い液晶表示装置を作製することができる。
（実施の形態７）
本実施の形態では、表示装置の一形態として、実施の形態５で示す薄膜トランジスタを有する発光表示装置について説明する。ここでは、発光表示装置が有する画素の構成の一例について説明する。図２０（Ａ）は画素の平面図を示し、図２０（Ｂ）は図２０（Ａ）中の切断線Ａ−Ｂに対応する断面構造を示す。
発光表示装置として、本実施の形態ではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、ここでは、薄膜トランジスタの作製方法として実施の形態５を用いたが、これに限定されず、実施の形態１に示す作製方法により作製したものであってもよい。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子と正孔がそれぞれ発光性の有機化合物を含む層に注入されて、電流が流れる。そして、それらキャリア（電子と正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、励起状態が基底状態に緩和する際に発光する。このようなメカニズムから、このような発光素子は電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらに発光層を誘電体層で挟み込んだものを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図２０（Ａ）及び（Ｂ）において、第１の薄膜トランジスタ２８１ａは画素電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタであり、第２の薄膜トランジスタ２８１ｂは発光素子２８２への電流または電圧を制御するための駆動用の薄膜トランジスタである。
第１の薄膜トランジスタ２８１ａのゲート電極は走査線２８３ａに、ソース領域及びドレイン領域の一方は、信号線２８４ａに接続され、ソース領域及びドレイン領域の他方は配線２８４ｂを介して第２の薄膜トランジスタ２８１ｂのゲート電極２８３ｂに接続される。また、第２の薄膜トランジスタ２８１ｂのソース領域及びドレイン領域の一方は電源線２８５ａに接続され、ソース領域及びドレイン領域の他方は配線２８５ｂを介して発光素子の画素電極（陰極２８８）に接続される。第２の薄膜トランジスタ２８１ｂのゲート電極、ゲート絶縁膜、及び電源線２８５ａで容量素子２８０を構成し、第１の薄膜トランジスタ２８１ａのソース電極及びドレイン電極の他方は容量素子２８０に接続されている。
なお、容量素子２８０は、第１の薄膜トランジスタ２８１ａがオフのときに第２の薄膜トランジスタ２８１ｂのゲート電極とソース電極の間の電位差、またはゲート電極とドレイン電極の間の電位差（以下、ゲート電圧という。）を保持するための容量素子に相当し、これらは必ずしも設けなくてもよい。
本実施の形態では、第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂはｎチャネル型薄膜トランジスタで形成されるが、これらの一方または双方がｐチャネル型の薄膜トランジスタで形成されていてもよい。
第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂ上には絶縁層２８６が形成され、絶縁層２８６上に平坦化膜２８７が形成され、平坦化膜２８７及び絶縁層２８６に開口部が形成され、該開口部において配線２８５ｂに接続する陰極２８８が形成されている。平坦化膜２８７は、アクリル樹脂、ポリイミド、ポリアミドなどの有機樹脂またはシロキサンポリマーを用いて形成することが好ましい。該開口部では、陰極２８８が凹凸を有するため、陰極が凹凸を有する領域を覆い、且つ開口部を有する隔壁２９１を設ける。隔壁２９１の開口部において陰極２８８と接するように、ＥＬ層２８９が形成され、ＥＬ層２８９を覆うように陽極２９０が形成され、陽極２９０及び隔壁２９１を覆うように保護絶縁膜２９２が形成される。
ここでは、発光素子として上面射出（トップエミッション）構造の発光素子２８２を示している。上面射出構造の発光素子２８２は、第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂとＥＬ層が重畳する領域での発光も取り出すことが可能であるため、広い発光面積を確保することが可能である。しかしながら、ＥＬ層２８９の下地が凹凸を有すると、ＥＬ層２８９の膜厚分布が不均一となり、陽極２９０と陰極２８８が短絡（ショート）し、表示欠陥を生じてしまうおそれがある。このため、平坦化膜２８７を設けることが好ましい。平坦化膜２８７を設けることで、歩留まりを向上させることができる。
陰極２８８と陽極２９０でＥＬ層２８９を挟んでいる領域が発光素子２８２に相当する。図２０に示した画素の場合、発光素子２８２から発せられる光は、図２０（Ｂ）に白抜きの矢印で示すように陽極２９０側に射出する。
陰極２８８は仕事関数が小さく、且つ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。ＥＬ層２８９は、単数の層で構成されていてもよいし、複数の層が積層されて構成されていてもよい。複数の層が積層されて構成されている場合には、陰極２８８に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層して形成する。電子注入層を用いることで、Ａｌなどの仕事関数の大きい金属を陰極２８８として用いることもできる。なお、発光層以外の層、例えば電子注入層、電子輸送層、ホール輸送層、ホール注入層の全てを設ける必要はなく、必要に応じて必要な層を適宜設ければよい。陽極２９０は、光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
ここでは、基板とは逆側の面から発光を取り出す上面射出構造の発光素子について示したが、これに限定されない。すなわち、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造の発光素子や、基板側及び基板とは逆側の面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子を採用してもよい。
また、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を用いてもよい。
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用薄膜トランジスタ）と発光素子が接続されている例を示したが、駆動用薄膜トランジスタと発光素子との間に電流制御用薄膜トランジスタが接続されていてもよい。
以上説明したように、発光表示装置を作製することができる。本実施の形態の発光表示装置は、オン電流が高い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置とすることができる。
（実施の形態８）
次に、表示装置が有する表示パネルの構成の一例について説明する。
図２１（Ａ）は、信号線駆動回路３０３のみを別途形成し、基板３０１上に形成された画素部３０２と接続させた表示パネルの形態を示す。画素部３０２、保護回路３０６、及び走査線駆動回路３０４が形成された素子基板は、実施の形態１等に示す薄膜トランジスタを用いて形成する。信号線駆動回路３０３は、単結晶半導体を用いたトランジスタ、多結晶半導体を用いたトランジスタ、またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）を用いたトランジスタにより構成すれば良い。ＳＯＩを用いたトランジスタには、ガラス基板上に単結晶半導体層を設けたトランジスタを含む。画素部３０２と、信号線駆動回路３０３と、走査線駆動回路３０４とに、それぞれ電源の電位及び各種信号等が、ＦＰＣ３０５を介して供給される。保護回路３０６は、その他の構造の薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって設けてもよい。
なお、信号線駆動回路３０３及び走査線駆動回路３０４を、画素部の画素トランジスタと同じ基板上に形成しても良い。
また、駆動回路を別途形成する場合には、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２１（Ｂ）は、信号線駆動回路３１３のみを別途形成し、基板３１１上に形成された画素部３１２、保護回路３１６、及び走査線駆動回路３１４が形成された素子基板とＦＰＣ３１５が接続している表示パネルの形態を示す。画素部３１２、保護回路３１６及び走査線駆動回路３１４は、上記の実施の形態にて説明した薄膜トランジスタを用いて形成する。信号線駆動回路３１３は、ＦＰＣ３１５及び保護回路３１６を介して、画素部３１２に接続されている。画素部３１２と、信号線駆動回路３１３と、走査線駆動回路３１４のそれぞれに、電源の電位及び各種の信号等が、ＦＰＣ３１５を介して入力される。
また、信号線駆動回路の一部又は走査線駆動回路の一部のみを、上記の実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図２１（Ｃ）は、信号線駆動回路が有するアナログスイッチ３２３ａを、画素部３２２及び走査線駆動回路３２４と同じ基板３２１上に形成し、信号線駆動回路が有するシフトレジスタ３２３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部３２２、保護回路３２６、及び走査線駆動回路３２４は、上記の実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ３２３ｂは、アナログスイッチ３２３ａ及び保護回路３２６を介して画素部３２２と接続されている。画素部３２２と、信号線駆動回路と、走査線駆動回路３２４のそれぞれに、電源の電位及び各種の信号等が、ＦＰＣ３２５を介して入力される。
図２１に示すように、本実施の形態の表示装置では、信号線駆動回路と走査線駆動回路の一部または全部を、画素部と同じ基板上に形成することができる。一部又は全部が画素部と同じ基板上に形成された信号線駆動回路と走査線駆動回路に設けられる薄膜トランジスタは、上記の実施の形態にて説明したように形成することができる。なお、表示装置の構成は上記説明に限定されない。例えば、特に必要のない場合には、保護回路は設けなくてもよい。
なお、別途回路を形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２１に示した位置に限定されない。また、コントローラ、ＣＰＵ又はメモリ等を別途形成し、接続するようにしても良い。
なお、信号線駆動回路は、シフトレジスタとアナログスイッチを有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
（実施の形態９）
上記実施の形態の薄膜トランジスタで構成される素子基板及びこれを用いた表示装置等は、アクティブマトリクス型の表示装置パネルに適用することができる。更には、これらを表示部に組み込んだ電子機器に適用することもできる。
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２２に示す。
図２２（Ａ）はテレビジョン装置である。上記の実施の形態を適用した表示パネルを筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面３３３が形成され、その他付属設備としてスピーカ部３３９及び操作スイッチなどが備えられている。
図２２（Ａ）に示すように、筐体３３１に表示素子を利用した表示パネル３３２が組みこまれ、受信機３３５により一般のテレビ放送の受信をはじめ、モデム３３４を介して有線又は無線による通信ネットワークに接続することにより片方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又はリモコン操作機３３６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部３３７が設けられていても良く、表示部３３７に実施の形態１等の薄膜トランジスタが設けられていてもよい。また、主画面３３３の他にサブ画面３３８を第２の表示パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面３３３及びサブ画面３３８の一方又は双方に実施の形態１等の薄膜トランジスタを適用することができる。
図２３は、テレビ装置の主要な構成を説明するブロック図を示している。表示パネルには、画素部３７１が形成されている。信号線駆動回路３７２と走査線駆動回路３７３は、表示パネルにＣＯＧ方式により実装されていても良い。
また、その他の外部回路の構成として、映像信号の入力側には、チューナ３７４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３７５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３７６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３７７等が設けられている。コントロール回路３７７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路３７８を設け、入力デジタル信号をｍ個に分割して入力する構成としても良い。
チューナ３７４で受信した信号のうち、音声信号は、音声信号増幅回路３７９に送られ、その出力は音声信号処理回路３８０を経てスピーカ３８３に入力される。制御回路３８１は受信局（受信周波数）や音量の制御情報を入力部３８２から受け、チューナ３７４や音声信号処理回路３８０に信号を送出する。
勿論、テレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体に適用してもよい。
以上説明したように、主画面３３３及びサブ画面３３８の一方又は双方に実施の形態１等で説明した薄膜トランジスタを適用することで、画質が高く、消費電力の低いテレビ装置を作製することができる。
図２２（Ｂ）は、携帯電話機３４１の一例を示している。携帯電話機３４１は、表示部３４２、操作部３４３等により構成されている。表示部３４２に実施の形態１等で説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
図２２（Ｃ）に示す携帯型のコンピュータは、本体３５１、表示部３５２等を含んでいる。表示部３５２に、実施の形態１等で説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
図２２（Ｄ）は卓上照明器具であり、照明部３６１、傘３６２、可変アーム３６３、支柱３６４、台３６５、電源３６６を含む。上記の実施の形態で説明した発光表示装置を照明部３６１に用いることにより作製される。照明部３６１に実施の形態１等で説明した薄膜トランジスタを適用することで、消費電力を低減させることができる。
図２４は携帯電話機の構成の一例を示しており、例えば表示部に実施の形態１等で示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図２４（Ａ）が正面図、図２４（Ｂ）が背面図、図２４（Ｃ）が展開図である。図２４に示す携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。図２４に示す携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれる。
筐体３９４においては、表示部３８６、スピーカ３８７、マイクロフォン３８８、操作キー３８９、ポインティングディバイス３９０、表面カメラ用レンズ３９１、外部接続端子ジャック３９２、イヤホン端子３９３等を備え、筐体３８５においては、キーボード３９５、外部メモリスロット３９６、裏面カメラ３９７、ライト３９８等により構成されている。また、アンテナは筐体３９４に内蔵されている。
また、上記の構成に加えて、非接触ＩＣチップ又は小型記録装置等を内蔵していてもよい。
図２４（Ａ）では筐体３９４と筐体３８５が重なり合っており、図２４（Ａ）の状態から筐体３９４と筐体３８５がスライドし、図２４（Ｃ）のように展開する。表示部３８６には、実施の形態１等における表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。なお、表示部３８６と同一面に表面カメラ用レンズ３９１を備えているため、テレビ電話が可能である。また、表示部３８６をファインダーとして裏面カメラ３９７及びライト３９８で静止画及び動画の撮影が可能である。
スピーカ３８７及びマイクロフォン３８８は音声通話に限らず、テレビ電話、音声の録音及び再生等の用途に使用できる。操作キー３８９では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール及びカーソル移動等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード３９５を用いると便利である。重なり合った筐体３９４と筐体３８５（図２４（Ａ））はスライドでき、図２４（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード３９５及びポインティングディバイス３９０を用いることで、円滑な操作でマウスの操作が可能である。外部接続端子ジャック３９２はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、これを介して充電やパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット３９６に記録媒体を挿入して使用することで、大量のデータの保存及び移動が可能である。
筐体３８５の裏面（図２４（Ｂ））には、裏面カメラ３９７及びライト３９８を備えており、表示部３８６をファインダーとして静止画及び動画の撮影が可能である。
また、上記の構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えていてもよい。
実施の形態１等で説明した薄膜トランジスタを画素に適用することで、画質を向上させ、消費電力を低減させることができる。
１００ 基板
１０２ ゲート電極層
１０４ ゲート絶縁層
１０５ 半導体層
１０６ 半導体層
１０９ ドナーとなる不純物元素を含む半導体層
１１０ ソース領域及びドレイン領域
１１１ 導電層
１１２ 配線層
１１４ 絶縁層
１１６ 画素電極層
１２０ 第１の領域
１２１ 結晶粒
１２２ 第２の領域
１３１ 第１のレジストマスク
１３２ 第２のレジストマスク
１４１ 処理室
１４２ ステージ
１４３ ガス供給部
１４４ シャワープレート
１４５ 排気口
１４６ 上部電極
１４７ 下部電極
１４８ 交流電源
１４９ 温度制御部
１５０ ガス供給手段
１５１ 排気手段
１５２ シリンダ
１５３ 圧力調整弁
１５４ ストップバルブ
１５５ マスフローコントローラ
１５６ バタフライバルブ
１５７ コンダクタンスバルブ
１５８ ターボ分子ポンプ
１５９ ドライポンプ
１６０ クライオポンプ
１６１ プラズマＣＶＤ装置
１８０ グレートーンマスク
１８１ 基板
１８２ 遮光部
１８３ 回折格子部
１８５ ハーフトーンマスク
１８６ 基板
１８７ 半透光部
１８８ 遮光部
２００ 基板
２０２ ゲート電極層
２０４ ゲート絶縁層
２０５ 半導体層
２０６ 半導体層
２０９ ドナーとなる不純物元素を含む半導体層
２１０ ソース領域及びドレイン領域
２１１ 導電層
２１２ 配線層
２１４ 絶縁層
２１６ 画素電極層
２３１ 第１のレジストマスク
２３２ 第２のレジストマスク
２５０ 基板
２５１ 対向基板
２５２ ゲート電極
２５３ ゲート電極
２５４ 配線
２５５ 配線
２５６ 配線
２５７ 絶縁層
２５８ 平坦化膜
２５９ 開口部
２６０ 画素電極
２６１ スリット
２６２ 画素電極
２６３ 開口部
２６４ 薄膜トランジスタ
２６５ 薄膜トランジスタ
２６６ 遮光膜
２６７ 着色膜
２６８ 平坦化膜
２６９ 対向電極
２７０ スリット
２７１ 配向膜
２７２ 配向膜
２７３ 液晶層
２８０ 容量素子
２８１ａ 薄膜トランジスタ
２８１ｂ 薄膜トランジスタ
２８２ 発光素子
２８３ａ 走査線
２８３ｂ ゲート電極
２８４ａ 信号線
２８４ｂ 配線
２８５ａ 電源線
２８５ｂ 配線
２８６ 絶縁層
２８７ 平坦化膜
２８８ 陰極
２８９ ＥＬ層
２９０ 陽極
２９１ 隔壁
２９２ 保護絶縁膜
３０１ 基板
３０２ 画素部
３０３ 信号線駆動回路
３０４ 走査線駆動回路
３０５ ＦＰＣ
３０６ 保護回路
３１１ 基板
３１２ 画素部
３１３ 信号線駆動回路
３１４ 走査線駆動回路
３１５ ＦＰＣ
３１６ 保護回路
３２１ 基板
３２２ 画素部
３２３ａ アナログスイッチ
３２３ｂ シフトレジスタ
３２４ 走査線駆動回路
３２５ ＦＰＣ
３２６ 保護回路
３３１ 筐体
３３２ 表示パネル
３３３ 主画面
３３４ モデム
３３５ 受信機
３３６ リモコン操作機
３３７ 表示部
３３８ サブ画面
３３９ スピーカ部
３４１ 携帯電話機
３４２ 表示部
３４３ 操作部
３５１ 本体
３５２ 表示部
３６１ 照明部
３６２ 傘
３６３ 可変アーム
３６４ 支柱
３６５ 台
３６６ 電源
３７１ 画素部
３７２ 信号線駆動回路
３７３ 走査線駆動回路
３７４ チューナ
３７５ 映像信号増幅回路
３７６ 映像信号処理回路
３７７ コントロール回路
３７８ 信号分割回路
３７９ 音声信号増幅回路
３８０ 音声信号処理回路
３８１ 制御回路
３８２ 入力部
３８３ スピーカ
３８５ 筐体
３８６ 表示部
３８７ スピーカ
３８８ マイクロフォン
３８９ 操作キー
３９０ ポインティングディバイス
３９１ 表面カメラ用レンズ
３９２ 外部接続端子ジャック
３９３ イヤホン端子
３９４ 筐体
３９５ キーボード
３９６ 外部メモリスロット
３９７ 裏面カメラ
３９８ ライト

Claims (1)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層に接し、非晶質構造の中に複数の結晶領域を含みチャネル形成領域を構成する第１の半導体層と、
    一導電型を付与する不純物元素を含み、ソース領域及びドレイン領域を有する第２の半導体層と、を有し、
    前記結晶領域は、前記ゲート絶縁層と前記第１の半導体層との界面から離れた位置から、前記第２の半導体層に向かって略放射状に成長した逆錐形状の構造を有し、
    前記第１の半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０ １８ ａｔｏｍｓ／ｃｍ ３ 以下であり、窒素濃度が１×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 乃至１×１０ ２１ ａｔｏｍｓ／ｃｍ ３ であり、
    前記窒素濃度は、前記ゲート絶縁層と前記第１の半導体層との界面近傍において、二次イオン質量分析法によって計測されるピーク濃度が３×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 乃至１×１０ ２１ ａｔｏｍｓ／ｃｍ ３ であり、該界面近傍から前記第２の半導体層に向かって減少しており、
    前記結晶領域は単結晶を含み、
    前記単結晶は双晶を含むことを特徴とする半導体装置。
JP2009101238A 2008-04-18 2009-04-17 半導体装置 Expired - Fee Related JP5464893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009101238A JP5464893B2 (ja) 2008-04-18 2009-04-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008109657 2008-04-18
JP2008109657 2008-04-18
JP2009101238A JP5464893B2 (ja) 2008-04-18 2009-04-17 半導体装置

Publications (3)

Publication Number Publication Date
JP2009278081A JP2009278081A (ja) 2009-11-26
JP2009278081A5 JP2009278081A5 (ja) 2012-05-31
JP5464893B2 true JP5464893B2 (ja) 2014-04-09

Family

ID=41199209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101238A Expired - Fee Related JP5464893B2 (ja) 2008-04-18 2009-04-17 半導体装置

Country Status (6)

Country Link
US (1) US8119468B2 (ja)
JP (1) JP5464893B2 (ja)
KR (1) KR101455317B1 (ja)
CN (1) CN102007586B (ja)
TW (1) TWI489558B (ja)
WO (1) WO2009128522A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102007585B (zh) * 2008-04-18 2013-05-29 株式会社半导体能源研究所 薄膜晶体管及其制造方法
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置
WO2009157573A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
EP2291856A4 (en) * 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
DE102009056162B4 (de) * 2009-11-27 2015-12-24 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung einer defektarmen kristallinen Siliziumschicht auf einem Substrat mittels chemischer oder physikalischer Gasphasenabscheidung
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
JP5697819B2 (ja) * 2009-12-28 2015-04-08 株式会社半導体エネルギー研究所 薄膜トランジスタ
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102096228B (zh) * 2010-12-17 2012-07-04 湖南创图视维科技有限公司 一种显示系统和显示方法
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
US11862668B2 (en) * 2021-07-02 2024-01-02 Micron Technology, Inc. Single-crystal transistors for memory devices

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
JPH01144682A (ja) 1987-11-30 1989-06-06 Nec Corp 薄膜トランジスタの製造方法
JP2650946B2 (ja) * 1988-03-04 1997-09-10 株式会社日立製作所 薄膜電界効果素子
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
EP0449539B1 (en) * 1990-03-27 1996-07-03 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JP3123722B2 (ja) 1991-10-03 2001-01-15 キヤノン株式会社 薄膜半導体トランジスターの製造方法及び薄膜トランジスター
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US6171674B1 (en) * 1993-07-20 2001-01-09 Semiconductor Energy Laboratory Co., Ltd. Hard carbon coating for magnetic recording medium
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001102587A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP3887364B2 (ja) * 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
JP2005123466A (ja) * 2003-10-17 2005-05-12 Sharp Corp シリコン系薄膜光電変換装置の製造方法およびその方法により製造されたシリコン系薄膜光電変換装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20060079100A1 (en) * 2004-03-15 2006-04-13 Sharp Laboratories Of America, Inc. High density plasma grown silicon nitride
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
JP2005322845A (ja) 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
JP4286741B2 (ja) 2004-07-26 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US20070295399A1 (en) * 2005-12-16 2007-12-27 Bp Corporation North America Inc. Back-Contact Photovoltaic Cells
JP4283803B2 (ja) * 2005-12-28 2009-06-24 Ｔｄｋ株式会社 Ｐｔｃ素子
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102007585B (zh) * 2008-04-18 2013-05-29 株式会社半导体能源研究所 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US8119468B2 (en) 2012-02-21
KR20100134669A (ko) 2010-12-23
TW201005836A (en) 2010-02-01
CN102007586A (zh) 2011-04-06
TWI489558B (zh) 2015-06-21
CN102007586B (zh) 2013-09-25
KR101455317B1 (ko) 2014-10-27
WO2009128522A1 (en) 2009-10-22
JP2009278081A (ja) 2009-11-26
US20090261328A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5464893B2 (ja) 半導体装置
JP5464894B2 (ja) 半導体装置
JP5448603B2 (ja) 薄膜トランジスタ
JP5416460B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの作製方法
JP5448604B2 (ja) 薄膜トランジスタ
JP5436017B2 (ja) 半導体装置
JP5517441B2 (ja) 半導体膜の形成方法、薄膜トランジスタの作製方法及び表示装置の作製方法
JP5436016B2 (ja) 半導体装置
JP5542364B2 (ja) 薄膜トランジスタの作製方法
JP5311957B2 (ja) 表示装置及びその作製方法
JP2009071285A (ja) 表示装置の作製方法
JP2009071284A (ja) 表示装置
JP5518366B2 (ja) 薄膜トランジスタ
JP5602389B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140121

R150 Certificate of patent or registration of utility model

Ref document number: 5464893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees