JP5422047B2 - 半導体装置の製造方法、樹脂封止装置、及び、半導体装置 - Google Patents

半導体装置の製造方法、樹脂封止装置、及び、半導体装置 Download PDF

Info

Publication number
JP5422047B2
JP5422047B2 JP2012510826A JP2012510826A JP5422047B2 JP 5422047 B2 JP5422047 B2 JP 5422047B2 JP 2012510826 A JP2012510826 A JP 2012510826A JP 2012510826 A JP2012510826 A JP 2012510826A JP 5422047 B2 JP5422047 B2 JP 5422047B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
cavity
glass
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012510826A
Other languages
English (en)
Other versions
JPWO2012140750A1 (ja
Inventor
雅典 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Engineering Co Ltd
Original Assignee
Asahi Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Engineering Co Ltd filed Critical Asahi Engineering Co Ltd
Application granted granted Critical
Publication of JP5422047B2 publication Critical patent/JP5422047B2/ja
Publication of JPWO2012140750A1 publication Critical patent/JPWO2012140750A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • H01L21/566Release layers for moulds, e.g. release layers, layers against residue during moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

本発明は、半導体装置の製造方法、特に、シールガラスの内側に空洞を有する半導体装置のシールガラスを離型フィルムで保護して樹脂成形する半導体装置の製造方法に関する。
また、本発明は、半導体装置、特に、シールガラスの内側に空洞を有し、シールガラスを離型フィルムにより保護して樹脂成形される半導体装置に関する。
また、本発明は、樹脂封止装置、特に、シールガラスの内側に空洞を有する半導体装置を離型フィルムで保護して樹脂成形するための樹脂封止装置に関する。
また、本発明は、半導体チップに形成された受光領域がシールガラスによって気密封止された半導体装置及びその製造方法に係るものである。
近年、電子機器の高機能化や軽薄短小化の要求に伴って、電子部品の高密度集積化や高密度実装化が進み、CCD(Charge Coupled Device)イメージセンサやCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の従来比較的大型のパッケージを用いていた電子部品においても、CSP(チップサイズパッケージ)化が進められている。特に、センサチップのアクティブ面側にリブ材やスペーサを用いてシールガラスを直接積層し中空構造を形成したチップサイズパッケージが用いられるようになってきている。
このようなCSPの製造工程では、樹脂成形工程においてシールガラスに薄バリができるのを防ぐために、シールガラスをリリースフィルムで保護して樹脂成形する、いわゆるフィルムモールドを採用しているが、リブ材やスペーサの上方ではフィルムが圧縮される一方、中空部分の上方ではフィルムは圧縮されずにシールガラスを押さえてしまうため、シールガラスが撓んで割れが発生する虞がある。
樹脂成形時のシールガラスの撓みによる破損を防止する方法としては、従来、特許文献1に記載されているように、シールガラス(シールガラス)14の周囲にサポートフレーム15を配置して、上側モールドダイ68からカバーガラス14にかかる押さえ圧力をサポートフレーム15により受けるように構成し、カバーガラス14の撓みを抑制するものがあった。
しかしながら、特許文献1記載の方法では、サポートフレームをシールガラスの周囲に配置する必要があるため、そのためのスペースを確保する必要があり、半導体装置の大型化をまねく虞がある。また、サポートフレーム自体の製造コスト及びサポートフレームの取付工数の増加により、半導体装置のコストアップをまねく虞がある。
特開2008−47665号公報(段落0045、第11図)
本発明は、上記従来技術の問題点に鑑み、シールガラスの内側に空洞を有する半導体装置のシールガラスを離型フィルムで保護して樹脂成形する半導体装置の製造方法において、半導体装置の大型化及びコストアップを抑制しつつ、シールガラスでのバリの発生を防止し且つシールガラスの撓みによる破損から防止することにある。
本発明の一実施形態では、シールガラス割れを防止する為、シールガラスを支持するリブ材やスペーサの真上のみでリリースフィルム(離型フィルム)を押さえるようにする。センサチップ上のアクティブ面側にリブ材やスペーサを用いてシールガラスを直接積層し中空構造を形成したパッケージでは、シールガラス中央部は、構造上その下方に空洞が存在するため、離型フィルムの圧力を受けるものがなく、シールガラスでフィルム圧を受けている状態になっている。そのため、離型フィルムからの圧力がシールガラスの強度を上回ってしまい、シールガラスが破損する虞がある。そこで、シールガラス中央部にかかる離型フィルムの圧力を金型キャビティ側に逃がすために、シールガラス下が空洞となっている部分の上方において上金型にフィルム逃げ用の窪みを設ける。これにより、空洞の上方でフィルムがシールガラスに圧力を加えることを防止し、金型によるクランプ及び成形を実施する。この結果、離型フィルムを押さえる場所を、シールガラスの支持構造であるリブ材やスペーサの上方に制限できる。つまり、離型フィルムの圧力がシールガラス中央部にかからないよう金型キャビティ側にフィルム逃げ用の窪みを加工してシールガラスに曲げ応力が掛かるのを抑制ないし防止し、ガラスの破損を防止することができる。この構成によれば、サポートフレーム等の別途の部材を追加することなしに、シールガラスが破損することなく薄バリの発生を防止できる圧力で半導体装置を成形金型でクランプすることができる。
本発明の一実施形態に係る半導体装置の製造方法は、シールガラス(108)の内側に空洞(109)を有する半導体装置のシールガラス(108)を離型フィルム(110)で保護して樹脂成形する半導体装置の製造方法であって、前記半導体装置を成形金型(100)でクランプしたときに、前記空洞上方において前記離型フィルム(110)を、成形金型(100)又はシールガラス(108)に設けられたフィルム逃げ用の領域(104a;104b;104c)に逃がした状態で、前記半導体装置を樹脂成形することを特徴とする。一例では、フィルム逃げ用の領域は、空洞(109)が占める領域に対応する。また、空洞の上方でのシールガラスにかかる圧力が許容できる範囲である限り、フィルム逃げ用の領域は、空洞が占める領域より小さくても良い。また、シールガラスでの薄バリの発生を防止できる限り、フィルム逃げ用の領域は、空洞が占める領域より大きくても良い。
この半導体装置の製造方法によれば、成形金型による半導体装置のクランプ時において、空洞上方で離型フィルムをフィルム逃げ用の領域に逃がして、空洞上方でシールガラスに曲げ応力がかかるのを抑制ないし防止することができる。この結果、シールガラスの空洞上方でのシールガラスの撓みを抑制し、シールガラスの破損を防止することが可能である。従って、シールガラスの破損を防止しつつ、シールガラスにおける薄バリの発生を防止するような圧力で半導体装置を成形金型でクランプし、樹脂成形することができる。また、成形金型又はシールガラスにフィルム逃げ用の領域を設けるため、シールガラスの周囲にサポートフレーム等の別部材を配置する場合に比較して、半導体装置の大型化及びコストアップを抑制ないし防止できる。
本発明の一実施形態に係る樹脂封止装置は、シールガラス(108)の内側に空洞(109)を有する半導体装置のシールガラス(108)を離型フィルム(110)で保護して樹脂成形するための樹脂封止装置であって、前記半導体装置を成形金型(100)でクランプしたときに、前記離型フィルム(110)を逃がすためのフィルム逃げ用の窪み(104a)を、前記成形金型(100)に、前記空洞(109)が占める領域と少なくとも一部が重なるように設けたことを特徴とする。一例では、前記フィルム逃げ用の窪み(104a)が占める領域は、前記空洞(109)が占める領域に対応する。また、空洞上方でのシールガラスにかかる圧力が許容できる範囲である限り、フィルム逃げ用の窪みが占める領域は、空洞が占める領域より小さくても良い。また、シールガラスでの薄バリの発生を防止できる限り、フィルム逃げ用の窪みが占める領域は、空洞が占める領域より大きくても良い。この成形金型によれば、成形金型自体にフィルム逃げ用の領域を設けるので、半導体装置の大型化を抑制ないし防止できる方法で、シールガラスが破損せず薄バリが発生しない圧力で半導体装置を成形金型でクランプし、樹脂成形することができる。
本発明の一実施形態に係る半導体装置は、シールガラス(108)の内側に空洞(109)を有し、シールガラス(108)が離型フィルム(110)により保護されて樹脂成形される半導体装置であって、前記半導体装置を成形金型でクランプしたときに、前記離型フィルム(110)を逃がすためのフィルム逃げ用の領域(104b;104c)を、前記シールガラス(108)に、前記空洞(109)が占める領域と少なくとも一部が重なるように設けたことを特徴とする。一例では、前記フィルム逃げ用の領域(104b;104c)が占める領域は、前記空洞(109)が占める領域に対応する。また、空洞の上方でのシールガラスにかかる圧力が許容できる範囲である限り、フィルム逃げ用の領域は、空洞が占める領域より小さくても良い。また、シールガラスでの薄バリの発生を防止できる限り、フィルム逃げ用の領域は、空洞が占める領域より大きくても良い。この半導体装置よれば、シールガラス自体にフィルム逃げ用の領域を設けるので、半導体装置の大型化を抑制ないし防止できる方法で、シールガラスが破損せず薄バリが発生しない圧力で半導体装置を成形金型でクランプし、樹脂成形することができる。
前記フィルム逃げ用の領域の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることが好ましい。
前記フィルム逃げ用の領域は、前記成形金型(100)に設けられたフィルム逃げ用の窪み(104a)として設けることができる。
前記フィルム逃げ用の領域は、前記シールガラス(108)の前記離型フィルム(110)側の面に形成されたフィルム逃げ用の窪み(104b)として設けることができる。
前記フィルム逃げ用の領域は、前記シールガラス(108)の前記離型フィルム(110)側の面において、前記空洞(109)が占める領域の少なくとも一部を囲むように所定の厚みを有する部材(111)を設け、該部材(111)に囲まれた部分(104c)を前記フィルム逃げ用の領域とすることができる。前記所定の厚みを有する部材として、例えば、前記離型フィルムよりも硬いフィルム(111)を用いることができる。この場合、既存のシールガラスにフィルム等の薄い部材を設けることで、装置の大型化を抑制しつつ、フィルム逃げ用の領域を形成することができる。
前記半導体装置の前記空洞(109)は、例えば、前記シールガラス(108)がリブ材又はスペーサ(107)を介して半導体チップ上に配置されることによって形成されている。
前記半導体装置は、例えば、CCDイメージセンサやCMOSイメージセンサ等の撮像素子を有する。
本発明の第1実施形態に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の断面図である。 図1の成形金型を型締めした状態での断面図である。 比較例に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の断面図である。 図3の成形金型を型締めした状態での断面図である。 成形金型にフィルム逃げ用の窪みがある場合とない場合におけるシールガラスに加わる圧力の様子を表す比較図である。 本発明による第2実施形態に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の拡大断面図であり、半導体装置のシールガラスにフィルム逃げ用の窪みがある場合の離型フィルムの圧縮形状とシールガラスの撓み状態を説明するための図である。 比較例に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の拡大断面図であり、フィルム逃げ用の窪みがない場合の離型フィルムの圧縮形状とガラスの撓み状態を説明するための図である。 第2実施形態の変形例であり、シールガラスの周辺部に配置したスペーサ部材で囲まれた部分をフィルム逃がし用の領域とした場合の、成形金型及び半導体装置の拡大断面図である。
(第1実施形態)
上記課題を解決するため、本発明の一実施形態に係る半導体装置の製造方法は、上金型キャビティにフィルム逃げ用の窪みを加工して、シールガラス下が空洞となっている部分に離型フィルムの圧力でシールガラスに曲げ応力が発生しないようにする。シールガラス割れが発生する理由は、シールガラス下が空洞となっているため、シールガラス中央部にフィルム押さえ時に発生する圧力でシールガラスに曲げ応力が発生していることによる。そこで、シールガラスに曲げ応力を発生させないためには、空洞の上方で離型フィルムを押さえないことであるから、空洞部の上方において成形金型に離型フィルムが逃げるためのフィルム逃げ用の窪みを設ける。この構成では、離型フィルムを介して中空構造のパッケージ(半導体装置)をクランプすると、リブ材やスペーサの上では離型フィルムが圧縮されるが、フィルム逃げ用の窪みの部分では離型フィルムが上方に逃げるため、シールガラスに圧力がかかることを防止して曲げ応力が発生することを防止することができる。これにより、シールガラスが割れることなく薄バリが発生しない圧力で、半導体装置を成形金型でクランプして樹脂成形することができる。
図1は、本発明の一実施形態に係る半導体装置の製造方法において、半導体装置1を樹脂封止装置の成形金型100に載置した状態の断面図である。図2は、図1の成形金型100を型締めした状態を示す。
成形金型100は、下金型101と上金型102とから成り、上金型102の下面にはキャビティ103が形成されている。このキャビティ103の底面には、半導体装置1のシールガラス108内側の空洞109に対応する領域にフィルム逃げ用の窪み104aが形成されている。このフィルム逃げ用の窪み104aは、平面視において空洞109に対応する領域を有し、半導体装置1を上金型102及び下金型103でクランプしたときに離型フィルム(リリースフィルム)110が圧縮されて厚みを減少させる分、つまり圧縮代の大きさ以上の深さ(例えば、約0.3mmから約0.5mmの深さ)を有する。
但し、フィルム逃げ用の窪み104aの深さは、クランプ時に離型フィルム110が空洞109上方でシールガラス108に加える圧力が許容できる範囲(シールガラスが破損しない圧力の範囲)である限り圧縮代の大きさよりも小さくても良い。
また、平面視におけるフィルム逃げ用の窪み104aの領域は、空洞109の領域と対応させることが好ましいが、クランプ時に離型フィルム110が空洞109上方でシールガラス108に加える圧力が許容できる範囲である限り、空洞109の領域よりも小さくても良い。また、シールガラス108での薄バリ発生を防止できる限り、平面視におけるフィルム逃げ用の窪み104aの領域は、リブ材又はスペーサ107の占める領域と重なっても良い。
半導体装置1は、センサチップ106のアクティブ面側にリブ材やスペーサ107を用いてシールガラス108を直接積層し、中空構造を形成したチップサイズパッケージ(CSP)である。この半導体装置1は、配線板としてのサブストレート105と、サブストレート105上に固定されるセンサチップ(半導体チップ)106と、センサチップ106上にリブ材又はスペーサ107に支持されてセンサチップ106と所定の間隔を維持して配置されたシールガラス108とを備えている。
サブストレート105は、図示していないが、スルーホールを通じて互いに導通された内部導体パッド(上面側)及び外部導体パッド(下面側)を備え、内部導体パッドがボンティングワイヤを介してセンサチップ106と接続されている。センサチップ106は、CCD(Charge Coupled Device)イメージセンサやCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の素子が形成された受光領域を含むアクティブ面を有し、ボンディングワイヤによるサブストレート105との接続に用いられる入出力パッド(図示せず)を備える。リブ材又はスペーサ107は、所定の厚みを有する枠状の部材であり、センサチップ106のアクティブ面を囲むようにアクティブ面の周辺部に固定される。シールガラス108は、リブ材又はスペーサ107上に固定され、リブ材又はスペーサ107とともにセンサチップ106を気密封止する。このような構成により、センサチップ106とカバーガラス108との間には空洞109が形成される。
上述した成形金型100による樹脂成形では、上金型102のキャビティ103内に離型フィルム110を貼り付け、下金型101内に半導体装置1を載置した(図1)後、成形金型100を型締めして、半導体装置1を下金型101及び上金型102でクランプする(図2)。この状態で、半導体装置1のシールガラス108に離型フィルム110が密着してシールガラス108が保護される。より詳細には、樹脂成形作業時において、シールガラス108上に樹脂が入り込むのを防止して、シールガラス108に薄バリが生じないような圧力で離型フィルム110がシールガラス108に密着する。そして、トランスファーモールド法等により樹脂をキャビティ103内に供給して、半導体装置100の周囲を樹脂で封止する。
半導体装置1を成形金型100でクランプすると、キャビティ103の底面から離型フィルム110を介してシールガラス108に押え圧力が加わる。このとき、シールガラス108のリブ材又はスペーサ107の上方の部分では、離型フィルム110及びシールガラス108がキャビティ103の底面とリブ材又はスペーサ107とに挟まれるため、離型フィルム110がキャビティ103からの押え圧力により圧縮され、離型フィルム110からシールガラス108に押圧力が加わる。
一方、リブ材又はスペーサ107の上方の部分以外(空洞109上方の部分)では、離型フィルム110がキャビティ103の底面に形成されたフィルム逃げ用の窪み104aに対向しており、離型フィルム110がフィルム逃げ用の窪み104aに逃げるため、圧縮されない。このため、空洞109上方では、離型フィルム110がキャビティ103の底面からの押え圧力をシールガラス108に伝達せず、シールガラス108に曲げ応力がかからない。この結果、シールガラス108が空洞109上方の部分で曲げ応力を受けて破損することを防止することができる。
(比較例)
図3は、本発明に係る半導体装置の製造方法と比較するために例示した、比較例に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の断面図である。比較例に係る成形金型100では、金型キャビティ103にフィルム逃げ用の窪み104aを設けない。図4は、図3に示した成形金型を型締めしたときの断面図である。この比較例に係る成形金型によれば、シールガラス108の空洞109に対応する部分において、上金型102にフィルム逃げ用の窪みがないため、シールガラス108は、空洞109の上方においてもキャビティ103の底面から離型フィルム110を介して圧力を受ける。このため、空洞109の上方の部分でシールガラス108に大きな曲げ応力が加わり、シールガラス108が空洞109内部に向かって大きく撓むことになる。この曲げ応力がシールガラス108の強度を超えると、シールガラス108が割れるなど破損する問題がある。
一方、本実施形態の半導体装置の製造方法によれば、半導体装置1を成形金型100でクランプした際に、リブ材又はスペーサ107の上方の部分では所定の圧力で離型フィルム110をシールガラス108に密着させてシールガラス108を保護する一方、空洞109上方の部分で離型フィルム110をフィルム逃げ用の窪み104aに逃がすことにより、空洞109上方の部分でシールガラス108が曲げ応力を受けて撓むことを抑制し、シールガラス108が破損することを防止することができる。これにより、シールガラス108が破損せず薄バリが発生しない圧力で半導体装置1を成形金型100でクランプし、樹脂成形(樹脂封止)することができる。この結果、半導体装置の歩留まりを向上させることができる。
また、本実施形態の半導体装置の製造方法によれば、成形金型100にフィルム逃げ用の窪み104aを設けるので、シールガラス108の周囲にサポートフレーム等を設ける場合に比較して、半導体装置1の大型化及びコストアップを防止できる。
図5は、本実施形態に係る成形金型(同図右側)と、比較例に係る成形金型(同図左側)とにおいて、成形金型102によるクランプ時にシールガラス108に加わる曲げ応力の様子を説明する説明図である。同図左側に示すように、比較例に係る成形金型では、リブ材又はスペーサ107の上方では、シールガラス108に、上金型102から離型フィルム110を介して下方に向かって受ける力と、リブ材又はスペーサ107から上方に向かって受ける力とによって離型フィルム110が圧縮される。一方、空洞109の上方では、シールガラス108には、上金型102及び離型フィルム110から下方に向かって受ける力のみが加わり、上方に向かって受ける力は存在しない。このため、上述したように、シールガラス108の中央部分が空洞109内に向かって下方に大きく撓むような曲げ応力を受け、シールガラス108が破損する虞を生じる。一方、同図右側に示す本実施形態に係る成形金型100では、上金型102にフィルム逃げ用の窪み104aが設けられているため、空洞109の上方において、離型フィルム110がフィルム逃げ用窪み104a内に逃げこみ、空洞109上方でシールガラス108が離型フィルム110によって圧縮されない。従って、空洞109の上方で、シールガラス108は下方に向かう曲げ応力を受けず、シールガラス108の撓みが抑制される。
本実施形態によれば、成形金型100に設けたフィルム逃げ用の窪み104aに離型フィルム110を逃がして、空洞109に対応する箇所でシールガラス108にクランプによる圧力が加わらないようにして、シールガラス108に曲げ応力がかかるのを抑制することが可能である。従って、シールガラス108が破損することなく薄バリが発生しない圧力で半導体装置1を成形金型100でクランプすることができる。また、成形金型100にフィルム逃げ用の窪み104aを設けるため、シールガラス108の周囲にサポートフレーム等の別部材を配置する場合に比較して、半導体装置1の大型化及びコストアップを防止できる。
(第2実施形態)
上記実施形態では、成形金型100にフィルム逃げ用の窪み104aを設けたが、シールガラス108の空洞109に対応する部分とその周辺部との間に0.3mmから0.5mm高さ程度の段差を設けて、空洞109に対応する部分でシールガラス108側に離型フィルム110を逃がすように構成しても良い。段差を設ける方法としては、シールガラス108の中央部(空洞109に対応する部分)を削って薄くするか、シールガラス108の周辺部に離型フィルム110よりも硬いフィルム(例えばポリイミドフィルム)等を貼付することが可能である。このような構成によれば、シールガラス108の周辺部で離型フィルム110を圧縮しても、シールガラス108の中央部では離型フィルム110がシールガラス108側に逃げるため、シールガラス108に曲げ応力がかかることを抑制ないし防止できる。
図6は、本発明による第2実施形態に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の拡大断面図を示す。図7は、比較例に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の拡大断面図であり、フィルム逃げ用の窪みがない場合のフィルムの圧縮形状とガラスの撓み状態を説明するための図である。
図7に示す比較例では、成形金型101,102及び半導体装置1の何れにもフィルム逃げ用窪み等のフィルム逃げ用の領域が設けられていないので、空洞109の上方において離型フィルム110が逃げるスペースがなく、離型フィルム110が上金型102からの押圧力をシールガラス108に伝達する。このため、図7に示すように、シールガラス108は、上面側における圧縮応力及び下面側における引張応力からなる曲げ応力を受け、この曲げ応力がシールガラス108の強度を超えると、シールガラス108が破損する問題がある。
図6に示すように、本実施形態では、シールガラス108の空洞109に対応する部分において、成形金型100(上金型102)にフィルム逃げ用窪みを形成する代わりに、カバーガラス108の離型フィルム110側の面にフィルム逃げ用窪み104bを形成する。このフィルム逃げ用窪み104bは、例えば、カバーガラス108の離型フィルム110側の面において空洞109に対応する部分を機械的に削って加工するか、ガラスの空洞109に対応する部分を薬液等でエッチングして形成することが可能である。
このフィルム逃げ用の窪み104bは、平面視において空洞109に対応する領域を有し、半導体装置1を上金型102及び下金型103でクランプしたときに離型フィルム110が圧縮されて厚みを減少させる分、つまり圧縮代の大きさ以上の深さ(例えば、約0.3mmから約0.5mmの深さ)を有する。
但し、フィルム逃げ用の窪み104bの深さは、クランプ時に離型フィルム110が空洞109上方でシールガラス108に加える圧力が許容できる範囲である限り圧縮代の大きさよりも小さくても良い。
また、平面視におけるフィルム逃げ用の窪み104bの領域は、空洞109の領域と対応させることが好ましいが、クランプ時に離型フィルム110が空洞109上方でシールガラス108に加える圧力が許容できる範囲である限り、空洞109の領域よりも小さくても良い。また、シールガラス108での薄バリ発生を防止できる限り、平面視におけるフィルム逃げ用の窪み104bの領域は、リブ材又はスペーサ107の占める領域と重なっても良い。
本実施形態に係る構成によれば、成形金型100にフィルム逃げ用窪み104aを設けた場合と同様の作用効果を奏する。つまり、クランプ時に、空洞109に対応する部分において、離型フィルム110がシールガラス108のフィルム逃げ用窪み104b内に逃げるため、上金型102のキャビティ103の底面からの押え圧力がシールガラス108に伝達されず、シールガラス108に曲げ応力がかかることを防止できる。これにより、シールガラス108が破損せず薄バリが発生しない圧力で半導体装置1を成形金型100(上金型102、下金型101)でクランプし、樹脂成形(樹脂封止)することができる。この結果、半導体装置1の歩留まりを向上させることができる。更に、シールガラス108にフィルム逃げ用窪み104bを設けるので、シールガラス108の周囲にサポートフレームを配置する場合に比較して、半導体装置1の大型化及びコストアップを抑制ないし防止することができる。
(変形例)
図8は、第2実施形態の変形例であり、シールガラス108の周辺部に配置したスペーサ部材111で囲まれた部分をフィルム逃がし用の領域104cとした場合の、成形金型100及び半導体装置1の拡大断面図である。また、シールガラス108の離型フィルム110側の面にフィルム逃げ用窪み104bを形成する代わりに、シールガラス108の離型フィルム110側の面において空洞109に対応する部分を囲むように、所定の厚みを有するスペーサ部材111をシールガラス108上に配置し、このスペーサ部材111で囲まれた部分をフィルム逃げ用領域104cとして機能させても良い。
フィルム逃げ用領域104cは、平面視において空洞109に対応する領域を有する。ここで、フィルム逃げ用領域104cの深さを、スペーサ部材111で囲まれた部分と、スペーサ部材111の上面との段差(スペーサ部材111の厚み)で定義すると、フィルム逃げ用領域104cの深さは、半導体装置1を上金型102及び下金型103でクランプしたときに離型フィルム110が圧縮されて厚みを減少させる分、つまり圧縮代の大きさ以上の深さ(例えば、約0.3mmから約0.5mmの深さ)を有する。
但し、フィルム逃げ用領域104cの深さは、クランプ時に離型フィルム110が空洞109上方でシールガラス108に加える圧力が許容できる範囲である限り圧縮代の大きさよりも小さくても良い。
また、平面視におけるフィルム逃げ用領域104cは、空洞109の領域と対応させることが好ましいが、クランプ時に離型フィルム110が空洞109上方でシールガラス108に加える圧力が許容できる範囲である限り、空洞109の領域よりも小さくても良い。また、シールガラス108での薄バリ発生を防止できる限り、平面視におけるフィルム逃げ用領域104cは、リブ材又はスペーサ107の占める領域と重なっても良い。
スペーサ部材111は、シールガラス108の周辺部分の全周に連続的に設けられることが好ましいが、空洞109の上方におけるシールガラス108が受ける曲げ応力が許容範囲になる限り、シールガラス108の周辺部分の一部に配置されなくても良い。
スペーサ部材111としては、例えば、離型フィルム110よりも硬い材質のフィルム(例えば、ポリイミドフィルム。以下、段差形成用フィルムと称す。)を用いることができる。この場合、例えば、シールガラス108周辺部に約0.3mmから約0.5mm高さの段差形成用フィルムを接着剤等で貼付する。なお、スペーサ部材111は、フィルムに限るものではなく、所望の厚み及び硬さを有する任意の部材を用いることができる。
このように段差形成用フィルム等のスペーサ部材111により、離型フィルム110を逃がすためのフィルム逃げ用の領域104cを形成することによっても、シールガラス108の一部を薄膜化してフィルム逃げ用窪み104bを形成した場合と同様の作用効果を得ることができる。更に、スペーサ部材111を追加してフィルム逃げ用の領域104cを形成する場合、既存のシールガラスを用いてフィルム逃げ用の領域を簡易に形成することができる。また、シールガラス108の周囲にサポートフレームを配置する場合に比較して、半導体装置1の大型化及びコストアップを抑制ないし防止することができる。
以上説明したように、上記実施形態に係る半導体装置の製造方法によれば、離型フィルムの圧力がシールガラス中央部に掛からないようにすることにより、シールガラスが破損せず薄バリの発生を防止することが可能な圧力でクランプし、成形作業を行うことができる。その結果、ガラスが破損することなく薄バリがない良好な成形品を作成する事が出来る。
1 半導体装置
100 成形金型
101 下金型
102 上金型
103 キャビティ
104a、104b フィルム逃げ用窪み
104c フィルム逃げ用の領域
105 サブストレート(配線板)
106 センサチップ
107 リブ材、又はスペーサ
108 シールガラス
109 ガラス下空洞
110 離型フィルム
111 スペーサ部材

Claims (20)

  1. シールガラス(108)の内側に空洞(109)を有する半導体装置のシールガラス(108)を離型フィルム(110)で保護して樹脂成形する半導体装置の製造方法であって、
    前記半導体装置を成形金型(100)でクランプしたときに、前記空洞上方において前記離型フィルム(110)を、成形金型(100)又はシールガラス(108)に設けられたフィルム逃げ用の領域(104a;104b;104c)に逃がした状態で、前記半導体装置を樹脂成形することを特徴とする、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記フィルム逃げ用の領域は、前記空洞(109)が占める領域に対応することを特徴とする、半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記フィルム逃げ用の領域の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることを特徴とする、半導体装置の製造方法。
  4. 請求項1乃至3の何れかに半導体装置の製造方法において、
    前記フィルム逃げ用の領域が、前記成形金型(100)に設けられたフィルム逃げ用の窪み(104a)であることを特徴とする、半導体装置の製造方法。
  5. 請求項1乃至3の何れかに記載の半導体装置の製造方法において、
    前記フィルム逃げ用の領域が、前記シールガラス(108)の前記離型フィルム(110)側の面に形成されたフィルム逃げ用の窪み(104b)であることを特徴とする、半導体装置の製造方法。
  6. 請求項1乃至3の何れかに記載の半導体装置の製造方法において、
    前記シールガラス(108)の前記離型フィルム(110)側の面において、前記空洞(109)が占める領域の少なくとも一部を囲むように所定の厚みを有する部材(111)を設け、該部材(111)に囲まれた部分(104c)が前記フィルム逃げ用の領域とされていることを特徴とする、半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法において、
    前記所定の厚みを有する部材(111)が、前記離型フィルム(110)よりも硬いフィルムであることを特徴とする、半導体装置の製造方法。
  8. 請求項1乃至7の何れかに記載の半導体装置の製造方法において、
    前記空洞(109)は、前記シールガラス(108)がリブ材又はスペーサ(107)を介して半導体チップ(106)上に配置されることによって形成されていることを特徴とする、半導体装置の製造方法。
  9. 請求項1乃至8の何れかに記載の半導体装置の製造方法において、
    前記半導体装置は、CCDイメージセンサやCMOSイメージセンサ等の撮像素子を有することを特徴とする、半導体装置の製造方法。
  10. シールガラス(108)の内側に空洞(109)を有する半導体装置のシールガラス(108)を離型フィルム(110)で保護して樹脂成形するための樹脂封止装置であって、
    前記半導体装置を成形金型(100)でクランプしたときに前記離型フィルム(110)を逃がすためのフィルム逃げ用の窪み(104a)を、前記成形金型(100)に、前記空洞(109)が占める領域と少なくとも一部が重なるように設けたことを特徴とする、樹脂封止装置。
  11. 請求項10に記載の樹脂封止装置において、
    前記フィルム逃げ用の窪み(104a)が占める領域は、前記空洞(109)が占める領域に対応することを特徴とする、樹脂封止装置。
  12. 請求項10又は11に記載の樹脂封止装置において、
    前記フィルム逃げ用の窪み(104a)の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることを特徴とする、樹脂封止装置。
  13. シールガラス(108)の内側に空洞(109)を有し、シールガラス(108)が離型フィルム(110)により保護されて樹脂成形される半導体装置であって、
    前記半導体装置を成形金型(100)でクランプしたときに前記離型フィルム(110)を逃がすためのフィルム逃げ用の領域(104b;104c)を、前記シールガラス(108)に、前記空洞(109)が占める領域と少なくとも一部が重なるように設けたことを特徴とする、半導体装置。
  14. 請求項13に記載の半導体装置において、
    前記フィルム逃げ用の領域(104b;104c)が占める領域は、前記空洞(109)が占める領域に対応することを特徴とする、半導体装置。
  15. 請求項13又は14に記載の半導体装置において、
    前記フィルム逃げ用の領域(104b;104c)の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることを特徴とする、半導体装置。
  16. 請求項13乃至15の何れかに記載の半導体装置において、
    前記フィルム逃げ用の領域は、前記シールガラス(108)の前記離型フィルム(110)側の面に形成されたフィルム逃げ用の窪み(104b)であることを特徴とする、半導体装置。
  17. 請求項13乃至15の何れかに記載の半導体装置において、
    前記シールガラス(108)の前記離型フィルム(110)側の面において、前記空洞(109)が占める領域の少なくとも一部を囲むように所定の厚みを有する部材(111)を設け、該部材(111)に囲まれた部分(104c)を前記フィルム逃げ用の領域としたことを特徴とする、半導体装置。
  18. 請求項17に記載の半導体装置において、
    前記所定の厚みを有する部材(111)は、前記離型フィルム(110)よりも硬いフィルムであることを特徴とする、半導体装置。
  19. 請求項13乃至18の何れかに記載の半導体装置において、
    前記空洞(109)は、前記シールガラス(108)がリブ材又はスペーサ(107)を介して半導体チップ(106)上に配置されることによって形成されていることを特徴とする、半導体装置。
  20. 請求項13乃至19の何れかに記載の半導体装置において、CCDイメージセンサやCMOSイメージセンサ等の撮像素子を有することを特徴とする、半導体装置。
JP2012510826A 2011-04-13 2011-04-13 半導体装置の製造方法、樹脂封止装置、及び、半導体装置 Active JP5422047B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/059172 WO2012140750A1 (ja) 2011-04-13 2011-04-13 半導体装置の製造方法、樹脂封止装置、及び、半導体装置

Publications (2)

Publication Number Publication Date
JP5422047B2 true JP5422047B2 (ja) 2014-02-19
JPWO2012140750A1 JPWO2012140750A1 (ja) 2014-07-28

Family

ID=47008956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012510826A Active JP5422047B2 (ja) 2011-04-13 2011-04-13 半導体装置の製造方法、樹脂封止装置、及び、半導体装置

Country Status (6)

Country Link
US (1) US20130020669A1 (ja)
JP (1) JP5422047B2 (ja)
CN (1) CN102834915A (ja)
SG (1) SG184786A1 (ja)
TW (1) TWI570859B (ja)
WO (1) WO2012140750A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033116B2 (ja) * 2013-02-22 2016-11-30 株式会社ディスコ 積層ウェーハの加工方法および粘着シート
JP5777660B2 (ja) * 2013-05-17 2015-09-09 アサヒ・エンジニアリング株式会社 樹脂成形装置及び半導体装置の製造方法
JP5971270B2 (ja) * 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
WO2019092173A1 (en) * 2017-11-10 2019-05-16 Steeper Energy Aps Recovery system for high pressure processing system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153726A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010258137A (ja) * 2009-04-23 2010-11-11 Panasonic Corp 高周波モジュールおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2463910A3 (en) * 2005-03-25 2012-08-15 Fujifilm Corporation Manufacturing method of a solid state imaging device
WO2007060812A1 (ja) * 2005-11-22 2007-05-31 Sony Corporation 半導体装置および半導体装置の製造方法
JP4693827B2 (ja) * 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153726A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010258137A (ja) * 2009-04-23 2010-11-11 Panasonic Corp 高周波モジュールおよびその製造方法

Also Published As

Publication number Publication date
WO2012140750A1 (ja) 2012-10-18
TWI570859B (zh) 2017-02-11
CN102834915A (zh) 2012-12-19
US20130020669A1 (en) 2013-01-24
SG184786A1 (en) 2012-11-29
TW201241976A (en) 2012-10-16
JPWO2012140750A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5777660B2 (ja) 樹脂成形装置及び半導体装置の製造方法
JP5084829B2 (ja) 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
KR100859624B1 (ko) 반도체 장치의 제조 방법
JP4871983B2 (ja) 撮像素子パッケージの製造方法および構造
JP5746919B2 (ja) 半導体パッケージ
KR100951284B1 (ko) 웨이퍼 레벨 패키지 제조방법
JP5422047B2 (ja) 半導体装置の製造方法、樹脂封止装置、及び、半導体装置
JP5685012B2 (ja) 半導体パッケージの製造方法
JP5315028B2 (ja) 電子装置および電子装置の製造方法
JP5497030B2 (ja) 半導体装置および半導体装置の製造方法
JP4219943B2 (ja) 固体撮像装置
JP3960079B2 (ja) 力学量センサ
JP5494546B2 (ja) 半導体装置の製造方法
JP3832353B2 (ja) 半導体装置の製造方法
JP2011014661A (ja) パッケージの製造方法、及び半導体装置
JP4915380B2 (ja) モールドパッケージの製造方法
JP2010206028A (ja) Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス
JP2005209805A (ja) 半導体装置およびその製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP4695672B2 (ja) 半導体装置
JP5974774B2 (ja) センサ装置の製造方法
JP3826811B2 (ja) 半導体装置の製造方法
JP2007081232A (ja) 半導体装置の製造方法
JP2011129713A (ja) 電子装置及びその製造方法
JP2005259819A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131122

R150 Certificate of patent or registration of utility model

Ref document number: 5422047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250