JP5422047B2 - 半導体装置の製造方法、樹脂封止装置、及び、半導体装置 - Google Patents
半導体装置の製造方法、樹脂封止装置、及び、半導体装置 Download PDFInfo
- Publication number
- JP5422047B2 JP5422047B2 JP2012510826A JP2012510826A JP5422047B2 JP 5422047 B2 JP5422047 B2 JP 5422047B2 JP 2012510826 A JP2012510826 A JP 2012510826A JP 2012510826 A JP2012510826 A JP 2012510826A JP 5422047 B2 JP5422047 B2 JP 5422047B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- cavity
- glass
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000011347 resin Substances 0.000 title claims description 36
- 229920005989 resin Polymers 0.000 title claims description 36
- 238000007789 sealing Methods 0.000 title claims description 22
- 239000011521 glass Substances 0.000 claims description 133
- 238000000465 moulding Methods 0.000 claims description 65
- 239000005394 sealing glass Substances 0.000 claims description 50
- 125000006850 spacer group Chemical group 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 230000006835 compression Effects 0.000 claims description 13
- 238000007906 compression Methods 0.000 claims description 13
- 238000005452 bending Methods 0.000 description 28
- 230000000052 comparative effect Effects 0.000 description 10
- 238000003825 pressing Methods 0.000 description 7
- 239000006059 cover glass Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
上記課題を解決するため、本発明の一実施形態に係る半導体装置の製造方法は、上金型キャビティにフィルム逃げ用の窪みを加工して、シールガラス下が空洞となっている部分に離型フィルムの圧力でシールガラスに曲げ応力が発生しないようにする。シールガラス割れが発生する理由は、シールガラス下が空洞となっているため、シールガラス中央部にフィルム押さえ時に発生する圧力でシールガラスに曲げ応力が発生していることによる。そこで、シールガラスに曲げ応力を発生させないためには、空洞の上方で離型フィルムを押さえないことであるから、空洞部の上方において成形金型に離型フィルムが逃げるためのフィルム逃げ用の窪みを設ける。この構成では、離型フィルムを介して中空構造のパッケージ(半導体装置)をクランプすると、リブ材やスペーサの上では離型フィルムが圧縮されるが、フィルム逃げ用の窪みの部分では離型フィルムが上方に逃げるため、シールガラスに圧力がかかることを防止して曲げ応力が発生することを防止することができる。これにより、シールガラスが割れることなく薄バリが発生しない圧力で、半導体装置を成形金型でクランプして樹脂成形することができる。
(比較例)
図3は、本発明に係る半導体装置の製造方法と比較するために例示した、比較例に係る半導体装置の製造方法において、半導体装置を樹脂封止装置の成形金型に載置した状態の断面図である。比較例に係る成形金型100では、金型キャビティ103にフィルム逃げ用の窪み104aを設けない。図4は、図3に示した成形金型を型締めしたときの断面図である。この比較例に係る成形金型によれば、シールガラス108の空洞109に対応する部分において、上金型102にフィルム逃げ用の窪みがないため、シールガラス108は、空洞109の上方においてもキャビティ103の底面から離型フィルム110を介して圧力を受ける。このため、空洞109の上方の部分でシールガラス108に大きな曲げ応力が加わり、シールガラス108が空洞109内部に向かって大きく撓むことになる。この曲げ応力がシールガラス108の強度を超えると、シールガラス108が割れるなど破損する問題がある。
上記実施形態では、成形金型100にフィルム逃げ用の窪み104aを設けたが、シールガラス108の空洞109に対応する部分とその周辺部との間に0.3mmから0.5mm高さ程度の段差を設けて、空洞109に対応する部分でシールガラス108側に離型フィルム110を逃がすように構成しても良い。段差を設ける方法としては、シールガラス108の中央部(空洞109に対応する部分)を削って薄くするか、シールガラス108の周辺部に離型フィルム110よりも硬いフィルム(例えばポリイミドフィルム)等を貼付することが可能である。このような構成によれば、シールガラス108の周辺部で離型フィルム110を圧縮しても、シールガラス108の中央部では離型フィルム110がシールガラス108側に逃げるため、シールガラス108に曲げ応力がかかることを抑制ないし防止できる。
(変形例)
図8は、第2実施形態の変形例であり、シールガラス108の周辺部に配置したスペーサ部材111で囲まれた部分をフィルム逃がし用の領域104cとした場合の、成形金型100及び半導体装置1の拡大断面図である。また、シールガラス108の離型フィルム110側の面にフィルム逃げ用窪み104bを形成する代わりに、シールガラス108の離型フィルム110側の面において空洞109に対応する部分を囲むように、所定の厚みを有するスペーサ部材111をシールガラス108上に配置し、このスペーサ部材111で囲まれた部分をフィルム逃げ用領域104cとして機能させても良い。
100 成形金型
101 下金型
102 上金型
103 キャビティ
104a、104b フィルム逃げ用窪み
104c フィルム逃げ用の領域
105 サブストレート(配線板)
106 センサチップ
107 リブ材、又はスペーサ
108 シールガラス
109 ガラス下空洞
110 離型フィルム
111 スペーサ部材
Claims (20)
- シールガラス(108)の内側に空洞(109)を有する半導体装置のシールガラス(108)を離型フィルム(110)で保護して樹脂成形する半導体装置の製造方法であって、
前記半導体装置を成形金型(100)でクランプしたときに、前記空洞上方において前記離型フィルム(110)を、成形金型(100)又はシールガラス(108)に設けられたフィルム逃げ用の領域(104a;104b;104c)に逃がした状態で、前記半導体装置を樹脂成形することを特徴とする、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記フィルム逃げ用の領域は、前記空洞(109)が占める領域に対応することを特徴とする、半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記フィルム逃げ用の領域の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることを特徴とする、半導体装置の製造方法。 - 請求項1乃至3の何れかに半導体装置の製造方法において、
前記フィルム逃げ用の領域が、前記成形金型(100)に設けられたフィルム逃げ用の窪み(104a)であることを特徴とする、半導体装置の製造方法。 - 請求項1乃至3の何れかに記載の半導体装置の製造方法において、
前記フィルム逃げ用の領域が、前記シールガラス(108)の前記離型フィルム(110)側の面に形成されたフィルム逃げ用の窪み(104b)であることを特徴とする、半導体装置の製造方法。 - 請求項1乃至3の何れかに記載の半導体装置の製造方法において、
前記シールガラス(108)の前記離型フィルム(110)側の面において、前記空洞(109)が占める領域の少なくとも一部を囲むように所定の厚みを有する部材(111)を設け、該部材(111)に囲まれた部分(104c)が前記フィルム逃げ用の領域とされていることを特徴とする、半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
前記所定の厚みを有する部材(111)が、前記離型フィルム(110)よりも硬いフィルムであることを特徴とする、半導体装置の製造方法。 - 請求項1乃至7の何れかに記載の半導体装置の製造方法において、
前記空洞(109)は、前記シールガラス(108)がリブ材又はスペーサ(107)を介して半導体チップ(106)上に配置されることによって形成されていることを特徴とする、半導体装置の製造方法。 - 請求項1乃至8の何れかに記載の半導体装置の製造方法において、
前記半導体装置は、CCDイメージセンサやCMOSイメージセンサ等の撮像素子を有することを特徴とする、半導体装置の製造方法。 - シールガラス(108)の内側に空洞(109)を有する半導体装置のシールガラス(108)を離型フィルム(110)で保護して樹脂成形するための樹脂封止装置であって、
前記半導体装置を成形金型(100)でクランプしたときに前記離型フィルム(110)を逃がすためのフィルム逃げ用の窪み(104a)を、前記成形金型(100)に、前記空洞(109)が占める領域と少なくとも一部が重なるように設けたことを特徴とする、樹脂封止装置。 - 請求項10に記載の樹脂封止装置において、
前記フィルム逃げ用の窪み(104a)が占める領域は、前記空洞(109)が占める領域に対応することを特徴とする、樹脂封止装置。 - 請求項10又は11に記載の樹脂封止装置において、
前記フィルム逃げ用の窪み(104a)の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることを特徴とする、樹脂封止装置。 - シールガラス(108)の内側に空洞(109)を有し、シールガラス(108)が離型フィルム(110)により保護されて樹脂成形される半導体装置であって、
前記半導体装置を成形金型(100)でクランプしたときに前記離型フィルム(110)を逃がすためのフィルム逃げ用の領域(104b;104c)を、前記シールガラス(108)に、前記空洞(109)が占める領域と少なくとも一部が重なるように設けたことを特徴とする、半導体装置。 - 請求項13に記載の半導体装置において、
前記フィルム逃げ用の領域(104b;104c)が占める領域は、前記空洞(109)が占める領域に対応することを特徴とする、半導体装置。 - 請求項13又は14に記載の半導体装置において、
前記フィルム逃げ用の領域(104b;104c)の深さは、成形金型(100)によるクランプ時に前記空洞(109)以外の部分で前記離型フィルム(110)が圧縮される圧縮代の大きさ以上であることを特徴とする、半導体装置。 - 請求項13乃至15の何れかに記載の半導体装置において、
前記フィルム逃げ用の領域は、前記シールガラス(108)の前記離型フィルム(110)側の面に形成されたフィルム逃げ用の窪み(104b)であることを特徴とする、半導体装置。 - 請求項13乃至15の何れかに記載の半導体装置において、
前記シールガラス(108)の前記離型フィルム(110)側の面において、前記空洞(109)が占める領域の少なくとも一部を囲むように所定の厚みを有する部材(111)を設け、該部材(111)に囲まれた部分(104c)を前記フィルム逃げ用の領域としたことを特徴とする、半導体装置。 - 請求項17に記載の半導体装置において、
前記所定の厚みを有する部材(111)は、前記離型フィルム(110)よりも硬いフィルムであることを特徴とする、半導体装置。 - 請求項13乃至18の何れかに記載の半導体装置において、
前記空洞(109)は、前記シールガラス(108)がリブ材又はスペーサ(107)を介して半導体チップ(106)上に配置されることによって形成されていることを特徴とする、半導体装置。 - 請求項13乃至19の何れかに記載の半導体装置において、CCDイメージセンサやCMOSイメージセンサ等の撮像素子を有することを特徴とする、半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/059172 WO2012140750A1 (ja) | 2011-04-13 | 2011-04-13 | 半導体装置の製造方法、樹脂封止装置、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5422047B2 true JP5422047B2 (ja) | 2014-02-19 |
JPWO2012140750A1 JPWO2012140750A1 (ja) | 2014-07-28 |
Family
ID=47008956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012510826A Active JP5422047B2 (ja) | 2011-04-13 | 2011-04-13 | 半導体装置の製造方法、樹脂封止装置、及び、半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130020669A1 (ja) |
JP (1) | JP5422047B2 (ja) |
CN (1) | CN102834915A (ja) |
SG (1) | SG184786A1 (ja) |
TW (1) | TWI570859B (ja) |
WO (1) | WO2012140750A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6033116B2 (ja) * | 2013-02-22 | 2016-11-30 | 株式会社ディスコ | 積層ウェーハの加工方法および粘着シート |
JP5777660B2 (ja) * | 2013-05-17 | 2015-09-09 | アサヒ・エンジニアリング株式会社 | 樹脂成形装置及び半導体装置の製造方法 |
JP5971270B2 (ja) * | 2014-02-27 | 2016-08-17 | トヨタ自動車株式会社 | 半導体装置の製造方法および製造装置 |
WO2019092173A1 (en) * | 2017-11-10 | 2019-05-16 | Steeper Energy Aps | Recovery system for high pressure processing system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153726A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2010258137A (ja) * | 2009-04-23 | 2010-11-11 | Panasonic Corp | 高周波モジュールおよびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2463910A3 (en) * | 2005-03-25 | 2012-08-15 | Fujifilm Corporation | Manufacturing method of a solid state imaging device |
WO2007060812A1 (ja) * | 2005-11-22 | 2007-05-31 | Sony Corporation | 半導体装置および半導体装置の製造方法 |
JP4693827B2 (ja) * | 2007-09-20 | 2011-06-01 | 株式会社東芝 | 半導体装置とその製造方法 |
-
2011
- 2011-04-13 US US13/522,440 patent/US20130020669A1/en not_active Abandoned
- 2011-04-13 WO PCT/JP2011/059172 patent/WO2012140750A1/ja active Application Filing
- 2011-04-13 CN CN201180007160.3A patent/CN102834915A/zh active Pending
- 2011-04-13 JP JP2012510826A patent/JP5422047B2/ja active Active
- 2011-04-13 SG SG2012064614A patent/SG184786A1/en unknown
-
2012
- 2012-04-09 TW TW101112464A patent/TWI570859B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153726A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2010258137A (ja) * | 2009-04-23 | 2010-11-11 | Panasonic Corp | 高周波モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012140750A1 (ja) | 2012-10-18 |
TWI570859B (zh) | 2017-02-11 |
CN102834915A (zh) | 2012-12-19 |
US20130020669A1 (en) | 2013-01-24 |
SG184786A1 (en) | 2012-11-29 |
TW201241976A (en) | 2012-10-16 |
JPWO2012140750A1 (ja) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5777660B2 (ja) | 樹脂成形装置及び半導体装置の製造方法 | |
JP5084829B2 (ja) | 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール | |
KR100859624B1 (ko) | 반도체 장치의 제조 방법 | |
JP4871983B2 (ja) | 撮像素子パッケージの製造方法および構造 | |
JP5746919B2 (ja) | 半導体パッケージ | |
KR100951284B1 (ko) | 웨이퍼 레벨 패키지 제조방법 | |
JP5422047B2 (ja) | 半導体装置の製造方法、樹脂封止装置、及び、半導体装置 | |
JP5685012B2 (ja) | 半導体パッケージの製造方法 | |
JP5315028B2 (ja) | 電子装置および電子装置の製造方法 | |
JP5497030B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4219943B2 (ja) | 固体撮像装置 | |
JP3960079B2 (ja) | 力学量センサ | |
JP5494546B2 (ja) | 半導体装置の製造方法 | |
JP3832353B2 (ja) | 半導体装置の製造方法 | |
JP2011014661A (ja) | パッケージの製造方法、及び半導体装置 | |
JP4915380B2 (ja) | モールドパッケージの製造方法 | |
JP2010206028A (ja) | Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス | |
JP2005209805A (ja) | 半導体装置およびその製造方法 | |
JP2015056540A (ja) | 半導体装置及びその製造方法 | |
JP4695672B2 (ja) | 半導体装置 | |
JP5974774B2 (ja) | センサ装置の製造方法 | |
JP3826811B2 (ja) | 半導体装置の製造方法 | |
JP2007081232A (ja) | 半導体装置の製造方法 | |
JP2011129713A (ja) | 電子装置及びその製造方法 | |
JP2005259819A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5422047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |