TWI570859B - A semiconductor device manufacturing method, a resin sealing device, and a semiconductor device - Google Patents

A semiconductor device manufacturing method, a resin sealing device, and a semiconductor device Download PDF

Info

Publication number
TWI570859B
TWI570859B TW101112464A TW101112464A TWI570859B TW I570859 B TWI570859 B TW I570859B TW 101112464 A TW101112464 A TW 101112464A TW 101112464 A TW101112464 A TW 101112464A TW I570859 B TWI570859 B TW I570859B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor device
cavity
sealing glass
release film
Prior art date
Application number
TW101112464A
Other languages
English (en)
Other versions
TW201241976A (en
Inventor
Masanori Koga
Original Assignee
Asahi Eng K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Eng K K filed Critical Asahi Eng K K
Publication of TW201241976A publication Critical patent/TW201241976A/zh
Application granted granted Critical
Publication of TWI570859B publication Critical patent/TWI570859B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

半導體裝置的製造方法、樹脂封合裝置及半導體裝置
本發明係關於半導體裝置的製造方法，尤其是，與以脫模薄膜保護在密封玻璃內側具有空洞之半導體裝置的密封玻璃來進行樹脂成形之半導體裝置的製造方法相關。
此外，本發明係關半導體裝置，尤其是，與以脫模薄膜保護在密封玻璃內側具有空洞之密封玻璃來進行樹脂成形之半導體裝置相關。
此外，本發明係關於樹脂封合裝置，尤其是，與以脫模薄膜保護在密封玻璃內側具有空洞之半導體裝置來進行樹脂成形的樹脂封合裝置相關。
此外，本發明，係與以密封玻璃氣密地封合形成在半導體晶片之受光區域的半導體裝置及其製造方法相關。
近年來，隨著電子機器的高機能化及輕薄短小化的要求，電子零件的高密度積體化及高密度安裝化持續發展，連利用CCD(Charge Coupled Device)影像感測器及CMOS(Complementary Metal Oxide Semiconductor)影像感測器等傳統較大型之封裝的電子零件時，也持續朝CSP(晶片尺寸封裝)化發展。尤其是，逐漸採用以肋材及間隔件將密封玻璃直接層積於感測器晶片的有效面側來形成中空構造之晶片尺寸封裝。
此種CSP的製造製程時，在樹脂成形製程為了防止 密封玻璃之薄毛邊，以脫模薄膜保護密封玻璃來進行樹脂成形，採用所謂薄膜模具，然而，因為在肋材及間隔件的上方，薄膜被壓縮，另一方面，在中空部分的上方，薄膜未被壓縮而壓迫密封玻璃，可能導致密封玻璃變形而發生破裂。
防止樹脂成形時因為密封玻璃變形而破損的方法，傳統上，如專利文獻1之記載所示，也有在蓋玻璃(密封玻璃)14的周圍配置支撐框15，而以由支撐框15承受從上側模具68施加於蓋玻璃14之壓力來構成，用以抑制蓋玻璃14的變形之方法。
然而，專利文獻1記載的方法時，因為必須將支撐框配置於密封玻璃的周圍，必須確保以其為目的之空間，可能導致半導體裝置的大型化。並且，支撐框本身的製造成本及支撐框的裝設工數的增加，可能導致半導體裝置的成本增加。
專利文獻1：日本特開2008-47665號公報(段落0045，第11圖)
有鑑於上述傳統技術的問題，本發明提供一種以脫模薄膜保護在密封玻璃內側具有空洞之半導體裝置的密封玻璃來進行樹脂成形之半導體裝置的製造方法，抑制半導體裝置的大型化及成本增加，防止密封玻璃的毛邊發生，且防止密封玻璃的變形導致的破損。
本發明的一實施方式時，為了防止密封玻璃的破裂，採用只在支撐密封玻璃之肋材及間隔件的正上方推壓脫模薄膜(release film)的方式。利用肋材及間隔件直接將密封玻璃層積於感測器晶片上的有效(active)面側來形成中空構造的封裝時，密封玻璃中央部，因為構造上其下方存在有空洞，未承受脫模薄膜的壓力，而為由密封玻璃承受薄膜壓的狀態。所以，可能有來自脫模薄膜的壓力高於密封玻璃的強度而導致密封玻璃破損的情形。因此，為了使施加於密封玻璃中央部之脫模薄膜的壓力退避至模具模腔側，在密封玻璃下方為空洞部分之上方，於上模具設置薄膜退避用凹部。藉此，在空洞的上方，防止薄膜對密封玻璃施加壓力，並以模具實施夾持及成形。結果，可以將推壓脫模薄膜之部位，限制在密封玻璃的支撐構造之肋材及間隔件的上方。亦即，以脫模薄膜的壓力未施加於密封玻璃中央部之方式，於模具模腔側進行薄膜退避用凹部的加工，故可抑制及防止密封玻璃承受到彎曲應力，進而防止玻璃的破損。依據該構成，無需另行追加支撐框等之構件，能以密封玻璃不會破損、防止薄毛邊之發生的壓力，以成形模具夾持半導體裝置。
本發明之一實施方式的半導體裝置的製造方法，係以脫模薄膜(110)保護在密封玻璃(108)內側具有空洞(109)之半導體裝置的密封玻璃(108)來進行樹脂成形之半導體裝置的製造方法，其特徵為：以成形模具(100)夾持前述半導 體裝置時，在前述空洞上方，在使前述脫模薄膜(110)退避至設於成形模具(100)或密封玻璃(108)之薄膜退避用區域(薄膜退避用凹部104a；薄膜退避用凹部104b；薄膜退避用區域104c)的狀態，實施前述半導體裝置之樹脂成形。其一例，薄膜退避用區域，係對應於空洞(109)所佔有之區域。並且，只要空洞上方的密封玻璃所承受的壓力在容許範圍內的話，薄膜退避用區域，也可以小於空洞所佔有之區域。並且，只要能防止密封玻璃之薄毛邊的發生，薄膜退避用區域，也可以大於空洞所佔有之區域。
依據該半導體裝置的製造方法，以成形模具進行半導體裝置的夾持時，在空洞上方，脫模薄膜退避至薄膜退避用區域，在空洞上方，可以抑制及防止密封玻璃所承受之彎曲應力。結果，可以抑制在密封玻璃之空洞上方的密封玻璃變形，並防止密封玻璃的破損。所以，能以即可防止密封玻璃的破損，又可防止密封玻璃發生薄毛邊的壓力，以成形模具來夾持半導體裝置並進行樹脂成形。並且，因為在成形模具或密封玻璃設有薄膜退避用區域，相較於在密封玻璃周圍另外配置支撐框等其他構件時，可以抑制並防止半導體裝置的大型化及成本增加。
本發明的一實施方式之樹脂封合裝置，係以脫模薄膜(110)保護在密封玻璃(108)內側具有空洞(109)之半導體裝置的密封玻璃(108)來進行樹脂成形之樹脂封合裝置，其特徵為：以成形模具(100)夾持前述半導體裝置時，供前述脫模薄膜(110)退避之薄膜退避用凹部(104a)，係以至少 一部分與前述空洞(109)所佔有之區域重疊的方式配設於前述成形模具(100)。其一例，前述薄膜退避用凹部(104a)所佔有之區域，係對應於前述空洞(109)所佔有之區域。並且，只要空洞上方的密封玻璃所承受的壓力在容許範圍內的話，薄膜退避用凹部所佔有之區域，也可以小於空洞所佔有之區域。並且，只要能防止密封玻璃之薄毛邊的發生，薄膜退避用凹部所佔有之區域，也可以大於空洞所佔有之區域。依據該成形模具，因為成形模具本身設有薄膜退避用區域，可以抑制並防止半導體裝置的大型化之方法，能以密封玻璃不會破損、不會發生薄毛邊之壓力，以成形模具夾持半導體裝置來進行樹脂成形。
本發明的一實施方式之半導體裝置，係於密封玻璃(108)內側具有空洞(109)，且密封玻璃(108)在脫模薄膜(110)之保護下進行樹脂成形的半導體裝置，其特徵為：以成形模具夾持前述半導體裝置時，供前述脫模薄膜(110)退避的薄膜退避用區域(薄膜退避用凹部104b、薄膜退避用區域104c)，係以至少一部份與前述空洞(109)所佔有之區域重疊的方式配設於前述密封玻璃(108)。其一例，前述薄膜退避用區域(薄膜退避用凹部104b、薄膜退避用區域104c)所佔有之區域，係對應於前述空洞(109)所佔有之區域。並且，只要空洞上方的密封玻璃所承受的壓力在容許範圍內的話，薄膜退避用區域，也可以小於空洞所佔有之區域。並且，只要能防止密封玻璃之薄毛邊的發生，薄膜退避用區域，也可以大於空洞所佔有之區域。依據該半導體裝置，因 為密封玻璃本身設有薄膜退避用區域，可以抑制並防止半導體裝置的大型化之方法，能以密封玻璃不會破損、不會發生薄毛邊之壓力，以成形模具夾持半導體裝置來進行樹脂成形。
前述薄膜退避用區域的深度，以利用成形模具(100)進行夾持時，前述脫模薄膜(110)為前述空洞(109)以外部分所壓縮之壓縮量的大小以上為佳。
前述薄膜退避用區域，係設於前述成形模具(100)之薄膜退避用凹部(104a)。
前述薄膜退避用區域，係形成於前述密封玻璃(108)之前述脫模薄膜(110)側面的薄膜退避用凹部(104b)。
前述薄膜退避用區域，可以在前述密封玻璃(108)的前述脫模薄膜(110)側面，設有具有特定厚度以圍繞前述空洞(109)所佔有之區域的至少一部分的構件(111)，以該構件(111)所圍繞之部分(104c)作為前述薄膜退避用區域。前述具有特定厚度之構件，例如，可以使用硬於前述脫模薄膜之薄膜(111)。此時，以於既存之密封玻璃設置薄膜等薄構件，可以抑制裝置的大型化，並形成薄膜退避用區域。
前述半導體裝置的前述空洞(109)，例如，是藉隔著肋材或間隔件(107)將前述密封玻璃(108)配置於半導體晶片上所形成。
前述半導體裝置，例如，具有CCD影像感測器或CMOS影像感測器等拍攝元件。
(第1實施方式)
為了解決上述課題，本發明的一實施方式之半導體裝置的製造方法，對上模具進行模腔薄膜退避用凹部的加工，在密封玻璃下之空洞部分，不會因為脫模薄膜的壓力而於密封玻璃發生彎曲應力。密封玻璃發生破裂之理由，係因為密封玻璃下形成空洞，薄膜對密封玻璃中央部推壓時所發生之壓力於密封玻璃發生彎曲應力。因此，於密封玻璃不發生彎曲應力，係因為在空洞上方，沒有推壓脫模薄膜，故在空洞部上方，於成形模具設置供脫模薄膜退避的薄膜退避用凹部。該構成時，隔著脫模薄膜夾持中空構造之封裝(半導體裝置)的話，在肋材及間隔件上，脫模薄膜被壓縮，然而，在薄膜退避用凹部的部分，因為脫模薄膜朝上方退避，可以防止密封玻璃承受到壓力而防止彎曲應力的發生。藉此，能以密封玻璃不破裂、不發生薄毛邊之壓力，以成形模具夾持半導體裝置來進行樹脂成形。
第1圖，係本發明的一實施方式之半導體裝置的製造方法中，將半導體裝置1載置於樹脂封合裝置的成形模具100之狀態的剖面圖。第2圖，係第1圖之成形模具100的鎖模狀態。
成形模具100，係由下模具101及上模具102所構成，於上模具102下面形成有模腔103。於該模腔103的底面，在對應半導體裝置1之密封玻璃108內側之空洞109的區域，形成有薄膜退避用凹部104a。該薄膜退避用 凹部104a，具有平面觀察時對應空洞109之區域，具有以上模具102及下模具103夾持半導體裝置1時脫模薄膜(release film)110被壓縮而減少之厚度，亦即，壓縮量之大小以上的深度(例如，約0.3mm至約0.5mm的深度)。
其中，薄膜退避用凹部104a的深度，只要在夾持時脫模薄膜110在空洞109上方對密封玻璃108施加之壓力在可容許範圍(密封玻璃不會破損之壓力範圍)內，也可以小於壓縮量的大小。
此外，平面觀察時之薄膜退避用凹部104a的區域，以對應於空洞109區域為佳，然而，只要夾持時脫模薄膜110在空洞109上方對密封玻璃108施加之壓力在可容許範圍內，也可以小於空洞109區域。並且，只要可以防止密封玻璃108之薄毛邊的發生，平面觀察時之薄膜退避用凹部104a區域，也可與肋材或間隔件107所佔有之區域重疊。
半導體裝置1，係利用肋材及間隔件107直接將密封玻璃108層積於感測器晶片106的有效面側而形成為中空構造之晶片尺寸封裝(CSP)。該半導體裝置1，具備：作為配線板之基底105；固定於基底105上之感測器晶片(半導體晶片)106；以及獲得肋材或間隔件107之支撐並與感測器晶片106維持特定間隔來配置於感測器晶片106上之密封玻璃108。
基底105，並未圖示，然而，具備通過穿孔互相導通之內部導體墊(上面側)及外部導體墊(下面側)，內部導體 墊透過接合線而與感測器晶片106連接。感測器晶片106，具有包含形成著CCD(Charge Coupled Device)影像感測器及CMOS(Complementary Metal Oxide Semiconductor)影像感測器等元件之受光區域的有效面，具備用以利用接合線與基底105進行連結之輸出入墊(未圖示)。肋材或間隔件107，係具有特定厚度之框狀構件，以圍繞感測器晶片106的有效面之方式固定於有效面的周邊部。密封玻璃108，固定於肋材或間隔件107上，與肋材或間隔件107一起進行感測器晶片106之氣密封合。藉由此種構成，於感測器晶片106及蓋玻璃108之間，形成有空洞109。
利用上述成形模具100的樹脂成形，於上模具102的模腔103內，貼附脫模薄膜110，將半導體裝置1載置於下模具101內(第1圖)後，進行成形模具100之鎖模，以下模具101及上模具102夾持半導體裝置1(第2圖)。在該狀態下，脫模薄膜110密貼於半導體裝置1的密封玻璃108而使密封玻璃108得到保護。更具體而言，在樹脂成形作業時，以防止樹脂到達密封玻璃108上並使密封玻璃108不會發生薄毛邊之壓力，使脫模薄膜110密貼於密封玻璃108。所以，以轉移模製(transfer mold)法等對模腔103內供應樹脂，並以樹脂封合半導體裝置100的周圍。
以成形模具100夾持半導體裝置1的話，從模腔103的底面隔著脫模薄膜110對密封玻璃108施加推壓壓力。此時，在密封玻璃108之肋材或間隔件107的上方部分， 因為脫模薄膜110及密封玻璃108為模腔103的底面及肋材或間隔件107所夾持，脫模薄膜110被來自模腔103之推壓壓力所壓縮，而由脫模薄膜110對密封玻璃108施加推壓壓力。
另一方面，在肋材或間隔件107的上方部分以外(空洞109的上方部分)，脫模薄膜110與形成於模腔103底面的薄膜退避用凹部104a相對，由於脫模薄膜110朝薄膜退避用凹部104a退避，而不被壓縮。所以，在空洞109上方，脫模薄膜110不會將來自模腔103底面之押壓力傳達給密封玻璃108，密封玻璃108不會承受到彎曲應力。結果，可以防止密封玻璃108在空洞109上方的部分承受到彎曲應力而破損。
(比較例)
第3圖，是顯示為了與本發明之半導體的製造方法比較，而列舉之比較例的半導體之製造方法中，將半導體裝置載置於樹脂封合裝置的成形模具之狀態的剖面圖。在比較例之成形模具100，於模具模腔103未設置薄膜退避用凹部104a。第4圖，係第3圖所示之成形模具之鎖模時的剖面圖。依據該比較例之成形模具，在密封玻璃108對應於空洞109的部分，因為於上模具102沒有薄膜退避用凹部，密封玻璃108，在空洞109的上方也會隔著脫模薄膜110承受到來自模腔103底面的壓力。所以，在空洞109的上方部分，密封玻璃108承受到大的彎曲應力，密 封玻璃108朝空洞109內部產生較大變形。該彎曲應力超過密封玻璃108之強度的話，則有密封玻璃108破裂等破損問題。
另一方面，依據本實施方式之半導體裝置的製造方法，以成形模具100夾持半導體裝置1時，在肋材或間隔件107的上方部分，以特定壓力使脫模薄膜110密貼於密封玻璃108而保護密封玻璃108，另一方面，藉由在空洞109上方的部分，使脫模薄膜110退避至薄膜退避用凹部104a，利用空洞109上方的部分，抑制密封玻璃108承受到彎曲應力而變形，而可以防止密封玻璃108破損。藉此，成形模具100以「密封玻璃108不會破損、不會發生薄毛邊」之壓力夾持半導體裝置1，並進行樹脂成形(樹脂封合)。結果，可以提高半導體裝置的良率。
此外，依據本實施方式之半導體裝置的製造方法，因為於成形模具100設有薄膜退避用凹部104a，相較於在密封玻璃108的周圍設置支撐框等的場合，可以防止半導體裝置1的大型化及成本增加。
第5圖，係在本實施方式之成形模具(該圖右側)、及比較例之成形模具(該圖左側)，以成形模具102夾持時，對密封玻璃108施加之彎曲應力的情況說明圖。如該圖左側所示，比較例之成形模具，是在肋材或間隔件107的上方，藉由於密封玻璃108承受到由上模具102透過脫模薄膜110朝下之力、及由肋材或間隔件107朝上之力，使脫模薄膜110被壓縮。另一方面，在空洞109的上方，密封 玻璃108只承受到由上模具102及脫模薄膜110朝下之力，而未承到朝上之力。所以，如上面所述，密封玻璃108承受到中央部分朝空洞109內而向下大幅變形的彎曲應力，可能導致密封玻璃108破損。另一方面，該圖右側所示之本實施方式的成形模具100時，於上模具102設有薄膜退避用凹部104a，在空洞109的上方，脫模薄膜110退避至薄膜退避用凹部104a內，在空洞109上方，密封玻璃108不會被脫模薄膜110壓縮。所以，在空洞109的上方，密封玻璃108不會承受到向下之彎曲應力，而可抑制密封玻璃108的變形。
依據本實施方式，以使脫模薄膜110退避至設於成形模具100之薄膜退避用凹部104a，而在對應空洞109之部位，密封玻璃108不會承受到夾持所造成的壓力，故可抑制施加於密封玻璃108之彎曲應力。所以，成形模具100能以密封玻璃108不會破損、不會發生薄毛邊之壓力夾持半導體裝置1。並且，因為於成形模具100設有薄膜退避用凹部104a，相較於在密封玻璃108的周圍配置支撐框等其他構件時，可以防止半導體裝置1的大型化及成本增加。
(第2實施方式)
上述實施方式時，於成形模具100設有薄膜退避用凹部104a，然而，也可以構成：在對應密封玻璃108的空洞109部分、及其周邊部之間設置高度為0.3mm至 0.5mm左右的段差，在對應空洞109部分，使脫模薄膜110退避至密封玻璃108側。設置段差的方法，可以切削密封玻璃108的中央部(對應空洞109之部分)使其變薄、或於密封玻璃108的周邊部貼附比脫模薄膜110更硬之薄膜(例如，聚醯亞胺薄膜)等。利用此種構成的話，即使脫模薄膜110在密封玻璃108的周邊部被壓縮，在密封玻璃108的中央部，脫模薄膜110退避至密封玻璃108側，而可抑制並防止密封玻璃108所承受之彎曲應力。
第6圖，係本發明第2實施方式之半導體裝置的製造方法時，將半導體裝置載置於樹脂封合裝置的成形模具之狀態的放大剖面圖。第7圖，係比較例之半導體裝置的製造方法時，將半導體裝置載置於樹脂封合裝置的成形模具之狀態的放大剖面圖，係用以說明無薄膜退避用凹部時之薄膜的壓縮形狀及玻璃的變形狀態圖。
在第7圖之比較例，因為在成形模具101、102及半導體裝置1之任一方皆未設置薄膜退避用凹部等薄膜退避用區域，在空洞109的上方，沒有供脫模薄膜110退避之空間，脫模薄膜110將來自上模具102之推壓壓力傳達至密封玻璃108。所以，如第7圖所示，密封玻璃108，承受到由上面側壓縮應力及下面側拉伸應力所構成之彎曲應力，該彎曲應力超過密封玻璃108的強度的話，則有密封玻璃108破損的問題。
如第6圖所示，本實施方式時，在對應於密封玻璃108之空洞109的部分，以於蓋玻璃108的脫模薄膜110 側面形成薄膜退避用凹部104b來取代於成形模具100(上模具102)形成薄膜退避用凹部。該薄膜退避用凹部104b，例如，可以在蓋玻璃108的脫模薄膜110側面，對對應空洞109之部分進行機械切削加工、或以藥液等蝕刻對應玻璃之空洞109的部分來形成。
該薄膜退避用凹部104b，在平面觀察時，具有對應空洞109之區域，以上模具102及下模具103夾持半導體裝置1時，具有脫模薄膜110被壓縮而減少之厚度的量，亦即，具有壓縮量之大小以上的深度(例如，約0.3mm至約0.5mm的深度)。
但是，薄膜退避用凹部104b的深度，只要在夾持時脫模薄膜110在空洞109上方對密封玻璃108施加之壓力在容許範圍內，也可以小於壓縮量的大小。
此外，平面觀察時，薄膜退避用凹部104b的區域，以對應空洞109的區域為佳，然而，只要夾持時，脫模薄膜110在空洞109上方對密封玻璃108施加之壓力在容許範圍內，也可以小於空洞109的區域。並且，只要可以防止密封玻璃108的薄毛邊發生，平面觀察時，薄膜退避用凹部104b的區域，也可與肋材或間隔件107所佔之區域重疊。
依據本實施方式之構成，具有與於成形模具100設置薄膜退避用凹部104a時相同的作用效果。亦即，夾持時，在對應空洞109之部分，脫模薄膜110退避至密封玻璃108的薄膜退避用凹部104b內，來自上模具102之模 腔103底面的推壓壓力不會傳達至密封玻璃108，而防止密封玻璃108承受到彎曲應力。藉此，成形模具100(上模具102、下模具101)以密封玻璃108不會破損、不會發生薄毛邊之壓力夾持半導體裝置1，來進行樹脂成形(樹脂封合)。結果，可以提高半導體裝置1的良率。並且，因為於密封玻璃108設有薄膜退避用凹部104b，相較於在密封玻璃108的周圍配置支撐框時，可以抑制並防止半導體裝置1的大型化及成本增加。
(變形例)
第8圖，係第2實施方式的變形例，係以配置於密封玻璃108的周邊部之間隔構件111所圍繞之部分作為薄膜退避用區域104c時之成形模具100及半導體裝置1的放大剖面圖。並且，也可以為在密封玻璃108的脫模薄膜110側面，於密封玻璃108上配置圍繞對應於空洞109之部分而具有特定厚度之間隔構件111，來取代形成於密封玻璃108之脫模薄膜110側面的薄膜退避用凹部104b，並以間隔構件111所圍繞之部分作為薄膜退避用區域104c來發揮機能。
薄膜退避用區域104c，平面觀察時，具有對應空洞109之區域。此處，將薄膜退避用區域104c的深度定義成間隔構件111所圍繞之部分、及間隔構件111上面之段差(間隔構件111的厚度)的話，則薄膜退避用區域104c的深度，係以上模具102及下模具103夾持半導體裝置1時， 為脫模薄膜110所壓縮之厚度減少量，亦即，具有壓縮量之大小以上的深度(例如，約0.3mm至約0.5mm的深度)。
其中，薄膜退避用區域104c的深度，只要夾持時，脫模薄膜110在空洞109上方對密封玻璃108施加之壓力在容許範圍內，也可以小於壓縮量的大小。
此外，平面觀察時，薄膜退避用區域104c，以對應空洞109的區域為佳，然而，只要夾持時，脫模薄膜110在空洞109上方對密封玻璃108施加之壓力在容許範圍內，也可以小於空洞109的區域。並且，只要可以防止密封玻璃108發生薄毛邊，平面觀察時，薄膜退避用區域104c，也可以重疊於肋材或間隔件107所佔之區域。
間隔構件111，以連續設於密封玻璃108之周邊部分的全周為佳，在空洞109的上方，只要密封玻璃108承受之彎曲應力在容許範圍內，也可以只配置於密封玻璃108之周邊部分的一部分。
間隔構件111，例如，使用比脫模薄膜110硬之材質的薄膜(例如，聚醯亞胺薄膜。以下，稱為段差形成用薄膜)。此時，例如，以接著劑等將高度約0.3mm至約0.5mm的段差形成用薄膜貼附於密封玻璃108周邊部。並且，間隔構件111，並未限制為薄膜，可以使用具有期望厚度及硬度之任意構件。
是以，藉由段差形成用薄膜等的間隔構件111，形成以供脫模薄膜110退避之薄膜退避用區域104c，也可以得到與密封玻璃108的一部分之薄膜化來形成薄膜退避用 凹部104b時相同的作用效果。而且，追加間隔構件111來形成薄膜退避用區域104c時，很容易利用既存的密封玻璃來形成薄膜退避用區域。並且，相較於在密封玻璃108的周圍配置支撐框時，可以抑制並防止半導體裝置1的大型化及成本增加。
如以上說明所示，依據上述實施方式之半導體裝置的製造方法，藉由脫模薄膜的壓力不會施加於密封玻璃中央部，可以防止密封玻璃破損、薄毛邊發生之壓力進行夾持，並執行成形作業。結果，可以製作並得到玻璃不會破損、沒有薄毛邊之良好成形品。
1‧‧‧半導體裝置
100‧‧‧成形模具
101‧‧‧下模具
102‧‧‧上模具
103‧‧‧模腔
104a、104b‧‧‧薄膜退避用凹部
104c‧‧‧薄膜退避用區域
105‧‧‧基底(配線板)
106‧‧‧感測器晶片
107‧‧‧肋材或間隔件
108‧‧‧密封玻璃
109‧‧‧玻璃下方空洞
110‧‧‧脫模薄膜
111‧‧‧間隔構件
第1圖係本發明的第1實施方式之半導體裝置的製造方法中，將半導體裝置載置於樹脂封合裝置之成形模具的狀態剖面圖。
第2圖係第1圖之成形模具的鎖模狀態剖面圖。
第3圖係比較例之半導體裝置的製造方法中，將半導體裝置載置於樹脂封合裝置之成形模具的狀態剖面圖。
第4圖係第3圖之成形模具的鎖模狀態剖面圖。
第5圖係成形模具有薄膜退避用凹部時、與不具薄膜退避用凹部時之密封玻璃所承受之壓力情況的比較圖。
第6圖係本發明第2實施方式之半導體裝置的製造方法中，將半導體裝置載置於樹脂封合裝置的成形模具之狀態的放大剖面圖，是用來說明半導體裝置的密封玻璃有薄膜退避用凹部時之脫模薄膜的壓縮形狀及密封玻璃之變形 狀態的說明圖。
第7圖係比較例之半導體裝置的製造方法中，將半導體裝置載置於樹脂封合裝置的成形模具之狀態的放大剖面圖，是用來說明無薄膜退避用凹部時之脫模薄膜的壓縮形狀及玻璃之變形狀態的說明圖。
第8圖係第2實施方式的變形例，以配置於密封玻璃周邊部之間隔構件所圍繞之部分作為薄膜退避用區域時之成形模具及半導體裝置的放大剖面圖。
1‧‧‧半導體裝置
100‧‧‧成形模具
101‧‧‧下模具
102‧‧‧上模具
103‧‧‧模腔
104a‧‧‧薄膜退避用凹部
105‧‧‧基底(配線板)
106‧‧‧感測器晶片
107‧‧‧肋材或間隔件
108‧‧‧密封玻璃
109‧‧‧玻璃下方空洞
110‧‧‧脫模薄膜
111‧‧‧間隔構件

Claims (22)

  1. 一種半導體裝置的製造方法，係以脫模薄膜(110)保護在密封玻璃(108)內側具有空洞(109)之半導體裝置的密封玻璃(108)來進行樹脂成形之半導體裝置的製造方法，其特徵為：以成形模具(100)夾持前述半導體裝置時，在前述空洞上方，在使前述脫模薄膜(110)退避至設於成形模具(100)或密封玻璃(108)之薄膜退避用區域(104a、104b、104c)的狀態，實施前述半導體裝置之樹脂成形。
  2. 如申請專利範圍第1項記載之半導體裝置的製造方法，其中前述薄膜退避用區域，係對應於前述空洞(109)所佔有之區域。
  3. 如申請專利範圍第1項記載之半導體裝置的製造方法，其中前述薄膜退避用區域的深度，係以成形模具(100)進行夾持時，前述脫模薄膜(110)為前述空洞(109)以外部分所壓縮之壓縮量的大小以上。
  4. 如申請專利範圍第2項記載之半導體裝置的製造方法，其中前述薄膜退避用區域的深度，係以成形模具(100)進行夾持時，前述脫模薄膜(110)為前述空洞(109)以外部分所壓縮之壓縮量的大小以上。
  5. 如申請專利範圍第1至4項之任一項記載之半導體裝置的製造方法，其中前述薄膜退避用區域，係設於前述成形模具(100)之薄膜退避用凹部(104a)。
  6. 如申請專利範圍第1至4項之任一項記載之半導體 裝置的製造方法，其中前述薄膜退避用區域，係形成於前述密封玻璃(108)之前述脫模薄膜(110)側面的薄膜退避用凹部(104b)。
  7. 如申請專利範圍第1至4項之任一項記載之半導體裝置的製造方法，其中在前述密封玻璃(108)的前述脫模薄膜(110)側面，設有具有特定厚度以圍繞前述空洞(109)所佔有之區域的至少一部分的構件(111)，該構件(111)所圍繞之部分(104c)被作為前述薄膜退避用區域。
  8. 如申請專利範圍第7項記載之半導體裝置的製造方法，其中前述具有特定厚度之構件(111)，係比前述脫模薄膜(110)更硬之薄膜。
  9. 如申請專利範圍第1至4項之任一項記載之半導體裝置的製造方法，其中前述空洞(109)，是藉隔著肋材或間隔件(107)將前述密封玻璃(108)配置於半導體晶片(106)上所形成。
  10. 如申請專利範圍第1至4項之任一項記載之半導體裝置的製造方法，其中前述半導體裝置，具有CCD影像感測器或CMOS影像感測器等拍攝元件。
  11. 一種樹脂封合裝置，係以脫模薄膜(110)保護在密封玻璃(108)內側具有空洞(109)之半導體裝置的密封玻璃(108)來進行樹脂成形之樹脂封合裝置，其特徵為：以成形模具(100)夾持前述半導體裝置時，供前述脫膜薄膜(110)退避之薄膜退避用凹部(104a)，係以至少一部分與前述空洞(109)所佔有之區域重疊的方式配設於前述成形 模具(100)。
  12. 如申請專利範圍第11項記載的樹脂封合裝置，其中前述薄膜退避用凹部(104a)所佔有之區域，係對應於前述空洞(109)所佔有之區域。
  13. 如申請專利範圍第11或12項記載的樹脂封合裝置，其中前述薄膜退避用凹部(104a)的深度，係以成形模具(100)進行夾持時，前述脫模薄膜(110)為前述空洞(109)以外部分所壓縮之壓縮量的大小以上。
  14. 一種半導體裝置，係於密封玻璃(108)內側具有空洞(109)，且密封玻璃(108)在脫模薄膜(110)之保護下進行樹脂成形的半導體裝置，其特徵為：以成形模具(100)夾持前述半導體裝置時，供前述脫模薄膜(110)退避的薄膜退避用區域(104b、104c)，係以至少一部分與前述空洞(109)所佔有之區域重疊的方式配設於前述密封玻璃(108)。
  15. 如申請專利範圍第14項記載之半導體裝置，其中前述薄膜退避用區域(104b、104c)所佔有之區域，係對應於前述空洞(109)所佔有之區域。
  16. 如申請專利範圍第14項記載之半導體裝置，其中前述薄膜退避用區域(104b、104c)的深度，係以成形模具(100)進行夾持時，前述脫模薄膜(110)為前述空洞(109)以外部分所壓縮之壓縮量的大小以上。
  17. 如申請專利範圍第15項記載之半導體裝置，其中前述薄膜退避用區域(104b、104c)的深度，係以成形模具 (100)進行夾持時，前述脫模薄膜(110)為前述空洞(109)以外部分所壓縮之壓縮量的大小以上。
  18. 如申請專利範圍第14至17項之任一項記載之半導體裝置，其中前述薄膜退避用區域，係形成於前述密封玻璃(108)之前述脫模薄膜(110)側面的薄膜退避用凹部(104b)。
  19. 如申請專利範圍第14至17項之任一項記載之半導體裝置，其中在前述密封玻璃(108)的前述脫模薄膜(110)側面，設有具有特定厚度以圍繞前述空洞(109)所佔有之區域的至少一部分的構件(111)，將該構件(111)所圍繞之部分(104c)作為前述薄膜退避用區域。
  20. 如申請專利範圍第19項記載之半導體裝置，其中前述具有特定厚度之構件(111)，係比前述脫模薄膜(110)更硬之薄膜。
  21. 如申請專利範圍第14至17項之任一項記載之半導體裝置，其中前述空洞(109)，是藉由隔著肋材或間隔件(107)將前述密封玻璃(108)配置於半導體晶片(106)上所形成。
  22. 如申請專利範圍第14至17項之任一項記載之半導體裝置，其中具有CCD影像感測器或CMOS影像感測器等拍攝元件。
TW101112464A 2011-04-13 2012-04-09 A semiconductor device manufacturing method, a resin sealing device, and a semiconductor device TWI570859B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/059172 WO2012140750A1 (ja) 2011-04-13 2011-04-13 半導体装置の製造方法、樹脂封止装置、及び、半導体装置

Publications (2)

Publication Number Publication Date
TW201241976A TW201241976A (en) 2012-10-16
TWI570859B true TWI570859B (zh) 2017-02-11

Family

ID=47008956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112464A TWI570859B (zh) 2011-04-13 2012-04-09 A semiconductor device manufacturing method, a resin sealing device, and a semiconductor device

Country Status (6)

Country Link
US (1) US20130020669A1 (zh)
JP (1) JP5422047B2 (zh)
CN (1) CN102834915A (zh)
SG (1) SG184786A1 (zh)
TW (1) TWI570859B (zh)
WO (1) WO2012140750A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033116B2 (ja) * 2013-02-22 2016-11-30 株式会社ディスコ 積層ウェーハの加工方法および粘着シート
JP5777660B2 (ja) * 2013-05-17 2015-09-09 アサヒ・エンジニアリング株式会社 樹脂成形装置及び半導体装置の製造方法
JP5971270B2 (ja) * 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
CN111727232A (zh) * 2017-11-10 2020-09-29 斯蒂珀能源有限公司 用于高压处理系统的回收系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302450A1 (en) * 2005-11-22 2009-12-10 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
JP2010258137A (ja) * 2009-04-23 2010-11-11 Panasonic Corp 高周波モジュールおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP4693827B2 (ja) * 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302450A1 (en) * 2005-11-22 2009-12-10 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
JP2010258137A (ja) * 2009-04-23 2010-11-11 Panasonic Corp 高周波モジュールおよびその製造方法

Also Published As

Publication number Publication date
TW201241976A (en) 2012-10-16
JPWO2012140750A1 (ja) 2014-07-28
SG184786A1 (en) 2012-11-29
CN102834915A (zh) 2012-12-19
US20130020669A1 (en) 2013-01-24
JP5422047B2 (ja) 2014-02-19
WO2012140750A1 (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
TWI536513B (zh) A resin forming apparatus and a method for manufacturing the semiconductor device
JP7037544B2 (ja) 性能を向上させたウエハレベルパッケージ
US10486965B2 (en) Wafer-level package with enhanced performance
US8536672B2 (en) Image sensor package and fabrication method thereof
JP5084829B2 (ja) 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
US8344487B2 (en) Stress mitigation in packaged microchips
EP2375447B1 (en) Manufacturing method of a wafer level image sensor module with package structure
US7696004B2 (en) Wafer level package fabrication method
TWI540315B (zh) 壓力感測器及其組裝方法
KR101066175B1 (ko) 전자장치 및 전자장치를 제조하기 위한 방법
TWI570859B (zh) A semiconductor device manufacturing method, a resin sealing device, and a semiconductor device
TWI431731B (zh) 半導體裝置及其製造方法
JP5685012B2 (ja) 半導体パッケージの製造方法
JP2004363770A (ja) 弾性表面波デバイスの製造方法
JP5264281B2 (ja) 圧電部品の製造方法
JP2016012695A (ja) 固体撮像装置
TWI525763B (zh) 晶片封裝體及其形成方法
CN110600432A (zh) 一种封装结构及移动终端
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
JP2011129713A (ja) 電子装置及びその製造方法
KR20090043949A (ko) 반도체 패키지의 제조방법