JP5418682B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP5418682B2 JP5418682B2 JP2012528618A JP2012528618A JP5418682B2 JP 5418682 B2 JP5418682 B2 JP 5418682B2 JP 2012528618 A JP2012528618 A JP 2012528618A JP 2012528618 A JP2012528618 A JP 2012528618A JP 5418682 B2 JP5418682 B2 JP 5418682B2
- Authority
- JP
- Japan
- Prior art keywords
- center electrode
- electrically connected
- capacitor
- port
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Description
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
この種の非可逆回路素子としては、特許文献1に記載のように、任意の周波数帯域において十分なアイソレーション特性を得るために、複数の整合用コンデンサそれぞれに第1可変整合機構を直列接続し、該第1可変整合機構のリアクタンスを変化させるようにしたものが記載されている。
しかしながら、この非可逆回路素子では、順方向から高周波電流が入力された際に該高周波電流が前記第1可変整合機構を通過するために、どうしても挿入損失が大きくなるという問題点を有している。
そこで、本発明の目的は、挿入損失を劣化させることなく、アイソレーション周波数を調整可能な非可逆回路素子を提供することにある。
本発明の第1の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された複数の中心電極と、
入出力ポート間に前記中心電極の一つと並列に接続された終端抵抗と、
入出力ポート間であって前記終端抵抗と接続された容量が可変な容量手段と、
を備えたことを特徴とする。
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された複数の中心電極と、
入出力ポート間に前記中心電極の一つと並列に接続された終端抵抗と、
入出力ポート間であって前記終端抵抗と接続された容量が可変な容量手段と、
を備えたことを特徴とする。
第1の形態である非可逆回路素子においては、逆方向から高周波電流が入力されると、終端抵抗と並列に接続されている中心電極と容量が可変な容量手段とで形成される並列共振回路によって減衰(アイソレーション)される。容量手段の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗のインピーダンスを選択することにより、減衰量が調整される。一方、順方向から高周波信号が入力されると、終端抵抗が接続されていない中心電極に大きな電流が流れ、終端抵抗や前記容量手段にはほとんど高周波電流が流れないため、容量手段が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
本発明の第2の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続され、
前記出力ポートと前記グランドポートとの間に整合容量が電気的に接続されていること、
を特徴とする。
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続され、
前記出力ポートと前記グランドポートとの間に整合容量が電気的に接続されていること、
を特徴とする。
第2の形態である非可逆回路素子においては、出力ポートから高周波電流が入力されると、第1中心電極と容量が可変な容量手段とで形成される並列共振回路によって減衰(アイソレーション)される。容量手段の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗のインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートから出力ポートへ高周波電流が流れる動作時には、第2中心電極に大きな高周波電流が流れ、終端抵抗や前記容量手段にはほとんど高周波電流が流れないため、容量手段が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
本発明の第3の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続されていること、
を特徴とする。
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続されていること、
を特徴とする。
第3の形態である非可逆回路素子においては、出力ポートから高周波電流が入力されると、第1中心電極と第1整合容量及び容量が可変な容量手段とで形成される並列共振回路によって減衰(アイソレーション)される。容量手段の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗のインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートから出力ポートへ高周波電流が流れる動作時には、第2中心電極に大きな高周波電流が流れ、終端抵抗や前記容量手段にはほとんど高周波電流が流れないため、容量手段が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
本発明によれば、挿入損失特性を劣化させることなく、アイソレーション周波数を調整可能である。
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
(第1実施例、図1参照)
第1実施例である非可逆回路素子(2ポート型アイソレータ)は、図1に示すように、図示しない永久磁石により直流磁界が印加されるフェライト32と、該フェライト32に互いに絶縁状態で交差して配置された第1中心電極35(L1)及び第2中心電極36(L2)とを備えている。第1中心電極35は、一端が入力ポートP1に接続され、他端が出力ポートP2に接続されている。第2中心電極36は、一端が出力ポートP2に接続され、他端がグランドポートP3に接続されている。入力ポートP1と出力ポートP2との間に終端抵抗Rが第1中心電極35と並列に接続され、入力ポートP1と出力ポートP2との間に、容量可変コンデンサC11が接続され、出力ポートP2とグランドポートP3との間に整合コンデンサC2が接続されている。
第1実施例である非可逆回路素子(2ポート型アイソレータ)は、図1に示すように、図示しない永久磁石により直流磁界が印加されるフェライト32と、該フェライト32に互いに絶縁状態で交差して配置された第1中心電極35(L1)及び第2中心電極36(L2)とを備えている。第1中心電極35は、一端が入力ポートP1に接続され、他端が出力ポートP2に接続されている。第2中心電極36は、一端が出力ポートP2に接続され、他端がグランドポートP3に接続されている。入力ポートP1と出力ポートP2との間に終端抵抗Rが第1中心電極35と並列に接続され、入力ポートP1と出力ポートP2との間に、容量可変コンデンサC11が接続され、出力ポートP2とグランドポートP3との間に整合コンデンサC2が接続されている。
この非可逆回路素子においては、出力ポートP2から高周波電流が入力されると、第1中心電極35と容量可変コンデンサC11とで形成される並列共振回路によって減衰(アイソレーション)される。容量可変コンデンサC11の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗Rのインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートP1から出力ポートP2へ高周波電流が流れる動作時には、第2中心電極36に大きな高周波電流が流れ、終端抵抗Rや容量可変コンデンサC11にはほとんど高周波電流が流れないため、容量可変コンデンサC11が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
なお、容量可変コンデンサC11は、容量値が段階的に変更可能、あるいは、容量値が無段階に変更可能のいずれであってもよい。
(第2実施例、図2参照)
第2実施例である非可逆回路素子(2ポート型アイソレータ)は、図2に示すように、第1中心電極35と並列に終端抵抗R及び第1整合コンデンサC1を接続し、入力ポートP1側にインピーダンス整合用のコンデンサCS1,CAを接続し、出力ポートP2側にインピーダンス整合用のコンデンサCS2を接続し、さらに、第1中心電極35や終端抵抗Rと並列に、調整用コンデンサC12と該コンデンサC12のオン、オフを切り替えるスイッチング素子S11が接続されている。他の構成は、前記第1実施例と同様である。なお、本第2実施例の特性は以下の図9〜図12を参照して説明する。
第2実施例である非可逆回路素子(2ポート型アイソレータ)は、図2に示すように、第1中心電極35と並列に終端抵抗R及び第1整合コンデンサC1を接続し、入力ポートP1側にインピーダンス整合用のコンデンサCS1,CAを接続し、出力ポートP2側にインピーダンス整合用のコンデンサCS2を接続し、さらに、第1中心電極35や終端抵抗Rと並列に、調整用コンデンサC12と該コンデンサC12のオン、オフを切り替えるスイッチング素子S11が接続されている。他の構成は、前記第1実施例と同様である。なお、本第2実施例の特性は以下の図9〜図12を参照して説明する。
この非可逆回路素子においては、出力ポートP2から高周波電流が入力されると、第1中心電極35と第1整合コンデンサC1及び調整用コンデンサC12とで形成される並列共振回路によって減衰(アイソレーション)される。スイッチング素子S11によってコンデンサC12のオン、オフを変更することによりアイソレーション周波数が調整される。また、終端抵抗Rのインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートP1から出力ポートP2へ高周波電流が流れる動作時には、第2中心電極36に大きな高周波電流が流れ、終端抵抗Rや第1整合コンデンサC1あるいは調整用コンデンサC12にはほとんど高周波電流が流れないため、コンデンサC12やスイッチング素子S11が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
(第3実施例、図3参照)
第3実施例である非可逆回路素子(2ポート型アイソレータ)は、図3に示すように、前記第2実施例で示したスイッチング素子S11を半導体スイッチS12として構成したものである。半導体スイッチS12は、ダイオードD15、抵抗R15及びコンデンサC15からなるSPSTスイッチとして周知のものである。他の構成は第2実施例と同様であり、その作用効果も第2実施例で説明したとおりである。なお、スイッチング素子としては、SPDTスイッチやMEMSスイッチなどを用いてもよい。
第3実施例である非可逆回路素子(2ポート型アイソレータ)は、図3に示すように、前記第2実施例で示したスイッチング素子S11を半導体スイッチS12として構成したものである。半導体スイッチS12は、ダイオードD15、抵抗R15及びコンデンサC15からなるSPSTスイッチとして周知のものである。他の構成は第2実施例と同様であり、その作用効果も第2実施例で説明したとおりである。なお、スイッチング素子としては、SPDTスイッチやMEMSスイッチなどを用いてもよい。
(第4実施例、図4参照)
第4実施例である非可逆回路素子(2ポート型アイソレータ)は、図4に示すように、調整用コンデンサC12にいま一つの調整用コンデンサC13を並列に追加し、二つの調整用コンデンサC12,13のオン、オフを選択的に切り替えるスイッチング素子S13を接続したものである。スイッチング素子S13は、コンデンサC12,13のオン、オフを個別に切り替えるとともに、中立位置をも選択できる。スイッチング素子としては、SPDTスイッチやMEMSスイッチを用いてもよい。本第4実施例では調整用の容量値を3段階に切り替え可能である。他の構成は、前記第2実施例と同様であり、その作用効果も基本的には第2実施例と同様である。なお、本第4実施例の特性は以下の図13〜図16を参照して説明する。
第4実施例である非可逆回路素子(2ポート型アイソレータ)は、図4に示すように、調整用コンデンサC12にいま一つの調整用コンデンサC13を並列に追加し、二つの調整用コンデンサC12,13のオン、オフを選択的に切り替えるスイッチング素子S13を接続したものである。スイッチング素子S13は、コンデンサC12,13のオン、オフを個別に切り替えるとともに、中立位置をも選択できる。スイッチング素子としては、SPDTスイッチやMEMSスイッチを用いてもよい。本第4実施例では調整用の容量値を3段階に切り替え可能である。他の構成は、前記第2実施例と同様であり、その作用効果も基本的には第2実施例と同様である。なお、本第4実施例の特性は以下の図13〜図16を参照して説明する。
(非可逆回路素子の構成例1、図5参照)
ここで、前記第2実施例である非可逆回路素子の構成例1について図5を参照して説明する。この非可逆回路素子は、回路基板20上に、第1及び第2中心電極(図示せず)を導体膜にて形成したフェライト32の左右を一対の永久磁石41で接着剤層42を介して固定したフェライト・磁石素子30を実装したものである。整合回路や共振回路を構成する各種素子C1,C2,CS1,CS2,CA,C12,S11,Rは、それぞれ、チップタイプとして構成され、回路基板20上に実装されている。これらの素子は、多層に積層された回路基板20の表面や内部に形成された電極や導体によって図2に示した等価回路を形成するように電気的に接続されている。
ここで、前記第2実施例である非可逆回路素子の構成例1について図5を参照して説明する。この非可逆回路素子は、回路基板20上に、第1及び第2中心電極(図示せず)を導体膜にて形成したフェライト32の左右を一対の永久磁石41で接着剤層42を介して固定したフェライト・磁石素子30を実装したものである。整合回路や共振回路を構成する各種素子C1,C2,CS1,CS2,CA,C12,S11,Rは、それぞれ、チップタイプとして構成され、回路基板20上に実装されている。これらの素子は、多層に積層された回路基板20の表面や内部に形成された電極や導体によって図2に示した等価回路を形成するように電気的に接続されている。
(非可逆回路素子の構成例2、図6参照)
次に、前記第2実施例である非可逆回路素子の構成例2について図6を参照して説明する。この非可逆回路素子は、回路基板20上に前記フェライト・磁石素子30を実装し、チップタイプの部品としては終端抵抗R及びスイッチング素子S11を回路基板20上に実装している。他の素子C1,C2,CS1,CS2,CA,C12は、多層に積層された回路基板20内に形成された電極などで形成されている。
次に、前記第2実施例である非可逆回路素子の構成例2について図6を参照して説明する。この非可逆回路素子は、回路基板20上に前記フェライト・磁石素子30を実装し、チップタイプの部品としては終端抵抗R及びスイッチング素子S11を回路基板20上に実装している。他の素子C1,C2,CS1,CS2,CA,C12は、多層に積層された回路基板20内に形成された電極などで形成されている。
また、フェライト・磁石素子30上には、接着剤層15を介して平板状ヨーク10が磁気シールドのために配置されている。
(フェライト・磁石素子の構成、図7及び図8参照)
フェライト32には、互いに電気的に絶縁された状態で第1中心電極35及び第2中心電極36が巻回されている。永久磁石41はフェライト32に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤層42を介して接着されている。
フェライト32には、互いに電気的に絶縁された状態で第1中心電極35及び第2中心電極36が巻回されている。永久磁石41はフェライト32に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤層42を介して接着されている。
第1中心電極35は導体膜にて形成されている。即ち、図8に示すように、フェライト32の表面側において右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極35aを介して裏面側に回り込み、裏面側において表面側と透視状態で重なるように2本に分岐した状態で形成され、その一端は下面に形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。
第2中心電極36は導体膜にて形成されている。まず、0.5ターン目36aが表面側において右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面の中継用電極36bを介して裏面側に回り込み、1ターン目36cが裏面側において略垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して表面側に回り込み、1.5ターン目36eが表面側において第1中心電極35と交差した状態で形成され、上面の中継用電極36fを介して裏面側に回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表裏面及び上下面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面に形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。
即ち、第2中心電極36はフェライト32に螺旋状に4ターン巻回されていることになる。ここで、ターン数とは、中心電極36が表裏面をそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。このように、第2中心電極36をフェライト32に複数回巻回することにより、第2中心電極36のインダクタンスが大きくなり、挿入損失が低下し、動作周波数帯域も拡大する。
(第2実施例の特性、図9〜図12参照)
前記第2実施例(図2参照)の特性を図9〜図12に示す。図9は入力整合特性を示し、図10は順方向の挿入損失を示している。図9及び図10において、調整用コンデンサC12をオンした場合(コンデンサC1,C12が平衡容量として作用する場合)とオフした場合(コンデンサC1のみが作用する場合)とを示しているが、いずれも特性を示す曲線はほとんど重なっており、コンデンサC12を挿入したことによる影響は生じていない。
前記第2実施例(図2参照)の特性を図9〜図12に示す。図9は入力整合特性を示し、図10は順方向の挿入損失を示している。図9及び図10において、調整用コンデンサC12をオンした場合(コンデンサC1,C12が平衡容量として作用する場合)とオフした場合(コンデンサC1のみが作用する場合)とを示しているが、いずれも特性を示す曲線はほとんど重なっており、コンデンサC12を挿入したことによる影響は生じていない。
図11は逆方向のアイソレーション特性を示し、図12は出力整合特性を示している。図11において、調整用コンデンサC12をオフした場合のアイソレーション特性を曲線Aで示し、調整用コンデンサC12をオンした場合のアイソレーション特性を曲線Bで示している。コンデンサC12をオンすることによりアイソレーション周波数が低周波数帯域へシフトしている。即ち、アイソレーション特性はコンデンサC12をオフした場合にBand8(880−915MHz)であったものが、コンデンサC12をオンするとBand5(824−849MHz)にシフトする。図12においても調整用コンデンサC12をオンした場合とオフした場合とを示しているが、特性を示す曲線はほとんど重なっている。
(第4実施例の特性、図13〜図16参照)
前記第4実施例(図4参照)の特性を図13〜図16に示す。図13は入力整合特性を示し、図14は順方向の挿入損失を示している。図13及び図14において、調整用コンデンサC12、C13がオフの場合(コンデンサC1のみが作用する場合)と、調整用コンデンサC12をオンした場合(コンデンサC1,C12が並列容量として作用する場合)と、調整用コンデンサC13をオンした場合(コンデンサC1,C13が並列容量として作用する場合)とを示しているが、いずれも特性を示す曲線はほとんど重なっており、コンデンサC12,C13を挿入したことによる影響は生じていない。
前記第4実施例(図4参照)の特性を図13〜図16に示す。図13は入力整合特性を示し、図14は順方向の挿入損失を示している。図13及び図14において、調整用コンデンサC12、C13がオフの場合(コンデンサC1のみが作用する場合)と、調整用コンデンサC12をオンした場合(コンデンサC1,C12が並列容量として作用する場合)と、調整用コンデンサC13をオンした場合(コンデンサC1,C13が並列容量として作用する場合)とを示しているが、いずれも特性を示す曲線はほとんど重なっており、コンデンサC12,C13を挿入したことによる影響は生じていない。
図15は逆方向のアイソレーション特性を示し、図16は出力整合特性を示している。図15において、調整用コンデンサC12,C13をオフした場合のアイソレーション特性を曲線Aで示し、調整用コンデンサC12をオンした場合のアイソレーション特性を曲線Bで示し、調整用コンデンサC13をオンした場合のアイソレーション特性を曲線Cで示している。コンデンサC12,C13をオンすることによりアイソレーション周波数が低周波数帯域へシフトしている。即ち、アイソレーション特性はコンデンサC12,C13をオフした場合にBand8(880−915MHz)であったものが、コンデンサC12をオンするとBand5(824−849MHz)にシフトし、コンデンサC13をオンするとBand13(777−792MHz)にシフトする。図16においても調整用コンデンサC12,C13を選択的にオンした場合とオフした場合とを示しているが、特性を示す曲線はほとんど重なっている。
(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、フェライト・磁石素子30の構成や第1及び第2中心電極35,36の形状は種々に変更することができる。
さらに、平板状をなすフェライトの一主面上に第1及び第2中心電極を所定の角度で交差した状態で配置した構成(例えば、特開平9−232818号公報に詳しく記載されている)の非可逆回路素子として構成することも可能である。
以上のように、本発明は、非可逆回路素子に有用であり、特に、挿入損失を劣化させることなく、アイソレーション周波数を調整できる点で優れている。
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
C1,C2…整合用コンデンサ
C11,C12,C13…調整用コンデンサ
S11,S12,S13…スイッチング素子
R…終端抵抗
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
C1,C2…整合用コンデンサ
C11,C12,C13…調整用コンデンサ
S11,S12,S13…スイッチング素子
R…終端抵抗
Claims (7)
- 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された複数の中心電極と、
入出力ポート間に前記中心電極の一つと並列に接続された終端抵抗と、
入出力ポート間であって前記終端抵抗と接続された容量が可変な容量手段と、
を備えたことを特徴とする非可逆回路素子。 - 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続され、
前記出力ポートと前記グランドポートとの間に整合容量が電気的に接続されていること、
を特徴とする非可逆回路素子。 - 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとに間に、容量が可変な容量手段が前記終端抵抗と並列に接続されていること、
を特徴とする非可逆回路素子。 - 前記第2中心電極は前記フェライトに複数回巻回されていること、を特徴とする請求項2又は請求項3に記載の非可逆回路素子。
- 前記容量手段は容量可変コンデンサからなること、を特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。
- 前記容量手段は、少なくとも一つのコンデンサと該コンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。
- 前記容量手段は、並列に接続された複数のコンデンサとそれぞれのコンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012528618A JP5418682B2 (ja) | 2010-08-09 | 2011-07-04 | 非可逆回路素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010178444 | 2010-08-09 | ||
JP2010178444 | 2010-08-09 | ||
PCT/JP2011/065249 WO2012020613A1 (ja) | 2010-08-09 | 2011-07-04 | 非可逆回路素子 |
JP2012528618A JP5418682B2 (ja) | 2010-08-09 | 2011-07-04 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012020613A1 JPWO2012020613A1 (ja) | 2013-10-28 |
JP5418682B2 true JP5418682B2 (ja) | 2014-02-19 |
Family
ID=45567583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012528618A Expired - Fee Related JP5418682B2 (ja) | 2010-08-09 | 2011-07-04 | 非可逆回路素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130147574A1 (ja) |
JP (1) | JP5418682B2 (ja) |
CN (1) | CN103081219B (ja) |
WO (1) | WO2012020613A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5672394B2 (ja) * | 2012-02-06 | 2015-02-18 | 株式会社村田製作所 | 非可逆回路素子 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014112460A1 (ja) * | 2013-01-18 | 2014-07-24 | 株式会社村田製作所 | 非可逆回路素子 |
WO2015079792A1 (ja) | 2013-11-29 | 2015-06-04 | 株式会社村田製作所 | 非可逆回路素子 |
DE102014102207A1 (de) | 2014-02-20 | 2015-08-20 | Epcos Ag | Abstimmbarer Duplexer |
DE102014102518B4 (de) | 2014-02-26 | 2022-04-28 | Snaptrack, Inc. | Package für ein abstimmbares Filter |
DE102014102521B4 (de) | 2014-02-26 | 2023-10-19 | Snaptrack, Inc. | Abstimmbare HF-Filterschaltung |
DE102014102704A1 (de) | 2014-02-28 | 2015-09-03 | Epcos Ag | Kombinierte Impedanzanpass- und HF-Filterschaltung |
DE102014102701B3 (de) | 2014-02-28 | 2015-08-27 | Epcos Ag | Frontendschaltung mit einem abstimmbaren Filter |
DE102014102699B4 (de) | 2014-02-28 | 2018-03-01 | Snaptrack, Inc. | Front-end Schaltung |
US20180287388A1 (en) * | 2017-03-30 | 2018-10-04 | Rheem Manufacturing Company | Controlled Distribution of Integrated Power Supplies for Electrical Loads |
JP7424176B2 (ja) * | 2020-04-08 | 2024-01-30 | 株式会社村田製作所 | 回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993003A (ja) * | 1995-09-26 | 1997-04-04 | Murata Mfg Co Ltd | 非可逆回路素子 |
WO2008087782A1 (ja) * | 2007-01-18 | 2008-07-24 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
WO2009154024A1 (ja) * | 2008-06-18 | 2009-12-23 | 株式会社村田製作所 | 非可逆回路素子 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181202A (en) * | 1981-04-30 | 1982-11-08 | Clarion Co Ltd | Electronic tuning type circulator |
US7522013B2 (en) * | 2004-08-03 | 2009-04-21 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
JP4596032B2 (ja) * | 2008-04-09 | 2010-12-08 | 株式会社村田製作所 | フェライト・磁石素子の製造方法、非可逆回路素子の製造方法及び複合電子部品の製造方法 |
JP4844625B2 (ja) * | 2008-12-19 | 2011-12-28 | 株式会社村田製作所 | 非可逆回路素子 |
JP2010157844A (ja) * | 2008-12-26 | 2010-07-15 | Murata Mfg Co Ltd | 非可逆回路素子 |
-
2011
- 2011-07-04 WO PCT/JP2011/065249 patent/WO2012020613A1/ja active Application Filing
- 2011-07-04 CN CN201180039131.5A patent/CN103081219B/zh active Active
- 2011-07-04 JP JP2012528618A patent/JP5418682B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-07 US US13/761,951 patent/US20130147574A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993003A (ja) * | 1995-09-26 | 1997-04-04 | Murata Mfg Co Ltd | 非可逆回路素子 |
WO2008087782A1 (ja) * | 2007-01-18 | 2008-07-24 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
WO2009154024A1 (ja) * | 2008-06-18 | 2009-12-23 | 株式会社村田製作所 | 非可逆回路素子 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5672394B2 (ja) * | 2012-02-06 | 2015-02-18 | 株式会社村田製作所 | 非可逆回路素子 |
US9748624B2 (en) | 2012-02-06 | 2017-08-29 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element |
Also Published As
Publication number | Publication date |
---|---|
US20130147574A1 (en) | 2013-06-13 |
CN103081219A (zh) | 2013-05-01 |
CN103081219B (zh) | 2016-01-13 |
WO2012020613A1 (ja) | 2012-02-16 |
JPWO2012020613A1 (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5418682B2 (ja) | 非可逆回路素子 | |
KR101192020B1 (ko) | 비가역 회로 소자 | |
JP5843007B2 (ja) | 非可逆回路素子 | |
JP4155342B1 (ja) | 非可逆回路素子 | |
JP5983859B2 (ja) | 非可逆回路素子及びモジュール | |
JP5672394B2 (ja) | 非可逆回路素子 | |
JP4548384B2 (ja) | 非可逆回路素子及び通信装置 | |
JP5655990B2 (ja) | 非可逆回路素子 | |
JP2012095068A (ja) | 非可逆回路素子 | |
JP2007306148A (ja) | 非可逆回路素子及び通信装置 | |
JP6249104B2 (ja) | 非可逆回路素子 | |
JP5136322B2 (ja) | 非可逆回路素子 | |
JP5799794B2 (ja) | 非可逆回路素子 | |
JP6152896B2 (ja) | 非可逆回路素子 | |
JP5672413B2 (ja) | 非可逆回路素子 | |
JP5652116B2 (ja) | 非可逆回路素子 | |
WO2014112460A1 (ja) | 非可逆回路素子 | |
JP2012138719A (ja) | 非可逆回路素子及びフェライト・磁石素子 | |
JP2012090141A (ja) | 非可逆回路素子 | |
JP2012231202A (ja) | 非可逆回路素子及びフェライト・磁石素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |