JP2012095068A - 非可逆回路素子 - Google Patents

Abstract

【課題】実用上必要な挿入損失を維持しつつアイソレーション周波数を調整できる非可逆回路素子を得る。
【解決手段】フェライト３２の主面に互いに一端で接続された状態で設けた第１導体３５（Ｌ１）及び第２導体３６（Ｌ２）と、第１導体３５及び第２導体３６の接続点から引き出されて第１導体３５及び第２導体３６に絶縁状態で交差してフェライト３２に巻回された第３導体３７（Ｌ３）と、第１導体３５、第２導体３６及び第３導体３７の交差部分に直流磁界を印加する永久磁石と、を備えた非可逆回路素子。第１導体３５及び第２導体３６の端部を入出力ポートＰ１，Ｐ２とし、第３導体３７の端部をグランドポートＰ３とし、入出力ポートＰ１，Ｐ２間に抵抗素子Ｒとコンデンサ素子Ｃ１とが第１導体３５及び第２導体３６に対して並列に接続されており、スイッチング素子Ｓ１１によってオン、オフされるコンデンサ素子Ｃ２が抵抗素子Ｒと並列に接続されている。
【選択図】図３

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子として、特許文献１には、低損失の２ポート型アイソレータを開示している。この２ポート型アイソレータは、フェライトに互いに電気的に絶縁状態で交差する第１中心電極及び第２中心電極を配置し、第１及び第２中心電極の交差部分に直流磁界を印加するようにしている。そして、入力端子のインピーダンスを５０Ωよりも低くするために、入力端子と入力ポート（第１中心電極の一端）との間に、インダクタを挿入している。

前記アイソレータでは、第１及び第２中心電極の交差角度と前記インダクタによって入出力ポート間のインピーダンスを変換し、実用に耐え得る挿入損失帯域幅とアイソレーション帯域幅を実現している。しかし、このアイソレータでは、インダクタを追加部品として用意する必要があり、該インダクタのＱ値によって挿入損失が増加する傾向にある。また、前記文献１ではアイソレーション周波数を調整する点に関しては何ら言及しておらず、マルチバンド・マルチモードの通信システムに対処するには不十分である。

特開２００５−１０２１４３号公報

そこで、本発明の目的は、実用上必要な挿入損失を維持しつつアイソレーション周波数を調整（シフト）可能な非可逆回路素子を提供することにある。

本発明の一形態である非可逆回路素子は、
マイクロ波用磁性体の主面に互いに一端で接続された状態で設けた第１導体及び第２導体と、
前記第１導体及び第２導体の接続点から引き出されて前記第１導体及び第２導体に絶縁状態で交差して前記マイクロ波用磁性体に巻回された第３導体と、
前記第１導体、第２導体及び第３導体の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１導体及び第２導体の端部を入出力ポートとし、前記第３導体の端部をグランドポートとし、
前記入出力ポート間に抵抗素子が前記第１導体及び第２導体に対して並列に接続されており、
前記入出力間に容量が可変な容量手段が前記抵抗素子と並列に接続されていること、
を特徴とする。

前記非可逆回路素子において、例えば、第１導体の入出力ポートに高周波電流が入力すると、第２導体及び第３導体に大きな高周波電流が流れて第２導体の入出力ポートから出力される。このとき抵抗素子及び容量手段にはほとんど高周波電流が流れないため、挿入損失が悪化することはない。一方、第２導体の入出力ポートから入力された高周波電流は、第１導体及び第２導体のインダクタンス成分と容量手段による並列共振回路によって減衰（アイソレーション）され、かつ、抵抗素子によって熱として放出される。容量手段の容量値を変更することによりアイソレーション周波数が調整（シフト）され、好ましいアイソレーション特性に設定可能である。そして、容量手段の容量値を変更しても順方向の動作特性に影響を与えることはない。また、終端素子のインピーダンスを選択することにより、減衰量が調整される。なお、第１導体、第２導体及び第３導体はそれぞれ磁気的に結合しており、第１導体と第３導体との相互インダクタンスと、第２導体と第３導体との相互インダクタンスを調整することにより、入出力間のインピーダンスが変換される。

本発明によれば、実用上必要な挿入損失を維持しつつアイソレーション周波数を調整（シフト）できる。

第１実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。 第１実施例である非可逆回路素子において、フェライト・磁石組立体を回路基板上に実装した状態を示す斜視図である。 第１実施例である非可逆回路素子の等価回路図である。 第１実施例である非可逆回路素子において、導体や電極を取り付けたフェライトを示す斜視図である。 第１実施例である非可逆回路素子におけるフェライト・磁石組立体を示す分解斜視図である。 第１実施例である非可逆回路素子の挿入損失特性を示すグラフである。 第１実施例である非可逆回路素子のアイソレーション特性を示すグラフである。 第２実施例である非可逆回路素子（２ポート型アイソレータ）の等価回路図である。 第３実施例である非可逆回路素子（２ポート型アイソレータ）の等価回路図である。 第４実施例である非可逆回路素子（２ポート型アイソレータ）の等価回路図である。 第４実施例である非可逆回路素子の挿入損失特性を示すグラフである。 第４実施例である非可逆回路素子のアイソレーション特性を示すグラフである。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部品、部分には共通する符号を付し、重複する説明は省略する。

（第１実施例、図１〜図７参照）
第１実施例である非可逆回路素子の分解斜視図を図１に示す。この非可逆回路素子は、２ポート型アイソレータであり、概略、回路基板２０と、マイクロ波用磁性体３２（以下、フェライト３２と記す）と一対の永久磁石４１とからなるフェライト・磁石素子３０と、平板状ヨーク１０と、封止樹脂１１と、チップタイプの抵抗素子Ｒと、チップタイプのコンデンサ素子Ｃ１，Ｃ２と、チップタイプのスイッチング素子Ｓ１１とで構成されている。

フェライト３２には、以下に図４及び図５を参照して詳述するように、表裏の主面３２ａ，３２ｂに、第１導体３５、第２導体３６及び第３導体３７が導体膜にて形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂ、上面３２ｃ、下面３２ｄを有する直方体形状をなしている。

永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２を介して接着され、フェライト・磁石素子３０を構成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。

図４及び図５に示すように、第１導体３５は一端が下面３２ｄの右方に設けた電極３５ａに接続された状態で第１主面３２ａを左方に約２／３程度延在して中点導体３８に接続されている。第２導体３６は一端が下面３２ｄの左方に設けた電極３６ａに接続された状態で第１主面３２ａを右方に約１／３程度延在して中点導体３８に接続されている。中点導体３８は上面３２ｃに設けた電極３７ａに接続されている。

第３導体３７は、主として、第２主面３２ｂに設けた導体３７ｂ，３７ｆ，３７ｊと、第１主面３２ａに絶縁層４３を介して設けた導体３７ｄ，３７ｈから構成されている。導体３７ｂ，３７ｆ，３７ｊの上部は電極３７ａ，３７ｅ，３７ｉに接続され、下部は電極３７ｃ，３７ｇ，３７ｋに接続されている。導体３７ｄ，３７ｈの上部は電極３７ｅ，３７ｉに接続され、下部は電極３７ｃ，３７ｇに接続されている。即ち、第３導体３７は、導体３７ｂ，３７ｄ，３７ｆ，３７ｈ，３７ｊ及び電極３７ａ，３７ｃ，３７ｅ，３７ｇ，３７ｉ，３７ｋからなるもので、中点導体３８から引き出されて第１導体３５及び第２導体３６に絶縁状態で交差してフェライト３２に２．５ターン巻回されている。

フェライト３２の上下面３２ｃ，３２ｄに形成された前記電極は、凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。

フェライト３２としては、ＹＩＧフェライトなどが用いられている。第１、第２及び第３導体３５，３６，３７や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。絶縁層４３としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。

平板状ヨーク１０は、高周波電磁回路を形成するとともにシールド機能を有するもので、前記フェライト・磁石素子３０の上面に封止樹脂１１を介して固定されている。

回路基板２０は、表面に、入力端子電極２１、出力端子電極２２、グランド端子電極２３、中継端子電極２４及び制御端子電極２５が形成されている。前記フェライト・磁石素子３０及び抵抗素子Ｒ、コンデンサ素子Ｃ１，Ｃ２、スイッチング素子Ｓ１１は回路基板２０上に実装される。フェライト・磁石素子３０は、回路基板２０上にフェライト３２の主面３２ａ，３２ｂが垂直方向に位置するように実装される。このとき、電極３５ａは入力端子電極２１に接続され、電極３６ａは出力端子電極２２に接続され、電極３７ｋはグランド端子電極２３に接続される。また、コンデンサ素子Ｃ１と抵抗素子Ｒは入力端子電極２１と出力端子電極２２に接続される。コンデンサ素子Ｃ２は出力端子電極２２と中継端子電極２４に接続される。スイッチング素子Ｓ１１は入力端子電極２１と中継端子電極２４に接続されるとともに、制御端子電極２５に接続される。

前記接続関係によって、本２ポート型アイソレータは、図３に示す等価回路に構成される。即ち、第１導体３５と第２導体３６とは中点導体３８で接続され、第１導体３５の端部（電極３５ａ）が入力ポートＰ１とされ、第２導体３６の端部（電極３６ａ）が出力ポートＰ２とされ、第３導体３７の端部（電極３７ｋ）がグランドポートＰ３とされる。また、入力ポートＰ１と出力ポートＰ２との間に、抵抗素子Ｒとコンデンサ素子Ｃ１とが、第１導体３５及び第２導体３６に対してそれぞれ並列に接続され、かつ、入力ポートＰ１と出力ポートＰ２との間に、コンデンサ素子Ｃ２とそのオン、オフを切り替えるスイッチング素子Ｓ１１とが接続される。

以上の構成からなる２ポート型アイソレータにおいては、入力ポートＰ１に高周波電流が入力すると、第２導体３６及び第３導体３７に大きな高周波電流が流れて出力ポートＰ２から出力される。このとき、抵抗素子Ｒ、コンデンサＣ１，Ｃ２にはほとんど高周波電流が流れないため、挿入損失が悪化することはない。一方、出力ポートＰ２から入力された高周波電流は、第１導体３５とコンデンサＣ１，Ｃ２とで形成される並列共振回路によって減衰（アイソレーション）され、かつ、抵抗素子Ｒによって熱として放出される。そして、スイッチング素子Ｓ１１によってコンデンサＣ２のオン、オフを変更することによりアイソレーション周波数が調整される。また、終端抵抗Ｒのインピーダンスを選択することにより、減衰量が調整される。これにて、挿入損失の悪化を伴うことなくアイソレーション周波数の調整（シフト）が可能になる。なお、特性に関しては図６及び図７に具体的に示す。

第１導体３５、第２導体３６及び第３導体３７はそれぞれインダクタＬ１，Ｌ２，Ｌ３として磁気的に結合しており、第１導体３５と第３導体３７との相互インダクタンスと、第２導体３６と第３導体３７との相互インダクタンスとが異なっており、両者の相互インダクタンスを調整することにより、入力側のインピーダンスが約２５Ωに低下する。即ち、本実施例においては、第１導体３５（Ｌ１）と第３導体３７（Ｌ３）との結合が相対的に強く、第２導体３６（Ｌ２）と第３導体３７（Ｌ３）の結合が相対的に弱く調整されている。このような調整は、第１導体３５と第２導体３６との長さを異ならせること、第１導体３５と第２導体３６に対する第３導体３７の結合度を異ならせることによって行われる。このように、本実施例においては、フェライト３２に設けた導体３５，３６，３７（インダクタＬ１，Ｌ２，Ｌ３）がインピーダンス変換機能を有し、別部品としてインダクタを追加する必要がなく、挿入損失を低下させたり、大型化を招来することなく、入力インピーダンスの低下を達成できる。

本実施例のごとく、第３導体３７をフェライト３２に２．５ターン巻回した場合の挿入損失特性を図６に示し、アイソレーション特性を図７に示す。図６及び図７において、実線はスイッチング素子Ｓ１１によってコンデンサ素子Ｃ２をオフさせた場合の特性を示し、点線はコンデンサ素子Ｃ２をオンさせた場合の特性を示す。図６から明らかなように、挿入損失特性を示す曲線はほとんど重なっており、コンデンサＣ２を挿入したことによる挿入損失特性への影響は生じていない。

一方、図７から明らかなように、コンデンサ素子Ｃ２をオンすることによりアイソレーション周波数が低周波数帯域へシフトする。即ち、アイソレーション特性はコンデンサＣ２をオフした場合にＢａｎｄ１（１９２０−１９８０ＭＨｚ）であったものが、コンデンサＣ２をオンするとＢａｎｄ２（１８５０−１９１０ＭＨｚ）にシフトする。ちなみに、コンデンサ素子Ｃ１の容量値は６．３ｐＦ、コンデンサ素子Ｃ２の容量値は１．２ｐＦ、抵抗素子Ｒの抵抗値は１１０Ωである。また、入出力間のインピーダンスは２５−５０Ωである。

さらに、本２ポート型アイソレータにおいて、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。

（第２実施例、図８参照）
第２実施例である非可逆回路素子（２ポート型アイソレータ）は、図８に等価回路で示すように、入力ポートＰ１と出力ポートＰ２との間に抵抗素子Ｒを第１及び第２導体３５，３６に対して並列に接続するとともに、入力ポートＰ１と出力ポートＰ２との間に抵抗素子Ｒと並列に接続したコンデンサ素子Ｃ１を容量可変コンデンサとしたものである。他の構成は前記第１実施例と同様である。

この２ポート型アイソレータにおける順方向及び逆方向の動作は前記第１実施例と同様であり、容量可変コンデンサ素子Ｃ１の容量値を変更することにより、ほぼ同じ挿入損失特性を維持しつつ、アイソレーション周波数を調整（シフト）することができる。なお、容量可変コンデンサＣ１は、容量値が段階的に変更可能、あるいは、容量値が無段階に変更可能のいずれであってもよい。

（第３実施例、図９参照）
第３実施例である非可逆回路素子（２ポート型アイソレータ）は、図９に等価回路で示すように、前記第１実施例で示したスイッチング素子Ｓ１１を半導体スイッチＳ１２として構成したものである。半導体スイッチＳ１２は、ダイオードＤ１２、抵抗Ｒ１２及びコンデンサ素子Ｃ１２からなるＳＰＳＴスイッチとして周知のものである。他の構成は第１実施例と同様であり、その作用効果も第１実施例で説明したとおりである。なお、スイッチング素子としては、ＳＰＤＴスイッチやＭＥＭＳスイッチなどを用いてもよい。

（第４実施例、図１０〜図１２参照）
第４実施例である非可逆回路素子（２ポート型アイソレータ）は、図１０に等価回路で示すように、調整用コンデンサ素子Ｃ２にいま一つの調整用コンデンサ素子Ｃ３を並列に追加し、二つの調整用コンデンサ素子Ｃ２，Ｃ３のオン、オフを選択的に切り替えるスイッチング素子Ｓ１３を接続したものである。スイッチング素子Ｓ１３は、コンデンサＣ２，Ｃ３のオン、オフを個別に切り替えるとともに、中立位置をも選択できる。スイッチング素子としては、ＳＰＤＴスイッチやＭＥＭＳスイッチを用いてもよい。本第４実施例では調整用の容量値を３段階に切り替え可能である。他の構成は、前記第１実施例と同様であり、その作用効果も基本的には第１実施例と同様である。

本第４実施例における挿入損失特性を図１１に示し、アイソレーション特性を図１２に示す。図１１及び図１２において、実線はスイッチング素子Ｓ１３によってコンデンサ素子Ｃ２，Ｃ３をオフさせた場合（コンデンサ素子Ｃ１のみが作用する場合）の特性を示す。点線はコンデンサ素子Ｃ２をオンさせた場合（コンデンサ素子Ｃ１，Ｃ２が並列容量として作用する場合）の特性を示す。一点鎖線はコンデンサ素子Ｃ３をオンさせた場合（コンデンサ素子Ｃ１，Ｃ３が並列容量として作用する場合）の特性を示す。図１１から明らかなように、それぞれの挿入損失特性を示す曲線はほとんど重なっており、コンデンサＣ２，Ｃ３を挿入したことによる挿入損失特性への影響は生じていない。

一方、図１２から明らかなように、コンデンサＣ２，Ｃ３をオンすることによりアイソレーション周波数が低周波数帯域へシフトしている。即ち、アイソレーション特性はコンデンサＣ２，Ｃ３をオフした場合にＢａｎｄ１（１９２０−１９８０ＭＨｚ）であったものが、コンデンサＣ２をオンするとＢａｎｄ２（１８５０−１９１０ＭＨｚ）にシフトし、コンデンサＣ３をオンするとＢａｎｄ３（１７１０−１７８５ＭＨｚ）にシフトする。

ちなみに、コンデンサ素子Ｃ１の容量値は６．３ｐＦ、コンデンサ素子Ｃ２の容量値は１．２ｐＦ、コンデンサ素子Ｃ３の容量値は３．１ｐＦ、抵抗素子Ｒの抵抗値は１１０Ωである。また、入出力間のインピーダンスは２５−５０Ωである。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２とが入れ替わる。また、前記第１、第２、及び第３導体３５，３６，３７の形状は種々に変更することができる。例えば、第１及び第２導体３５，３６はフェライト３２の主面３２ａ上で２本に分岐していてもよく、側面に回り込んでいてもよい。また、回路基板２０を多層基板とし、コンデンサ素子Ｃなどを内部電極で構成してもよい。

さらに、第１、第２導体に対する第３導体のターン数も０．５〜４．５ターン程度で任意のターン数に設定することができ、それぞれのターン数に応じた挿入損失特性、アイソレーション特性や入出力インピーダンス変換特性が得られる。

以上のように、本発明は、非可逆回路素子に有用であり、特に、実用上必要な挿入損失を維持しつつアイソレーション周波数を調整できる点で優れている。

２０…回路基板
２１…入力端子電極
２２…出力端子電極
２３…グランド端子電極
３０…フェライト・磁石素子
３２…フェライト
３５…第１導体
３６…第２導体
３７…第３導体
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｒ…抵抗素子
Ｃ１，Ｃ２，Ｃ３…コンデンサ素子
Ｓ１１，Ｓ１２，Ｓ１３…スイッチング素子

Claims (6)

1. マイクロ波用磁性体の主面に互いに一端で接続された状態で設けた第１導体及び第２導体と、
   前記第１導体及び第２導体の接続点から引き出されて前記第１導体及び第２導体に絶縁状態で交差して前記マイクロ波用磁性体に巻回された第３導体と、
   前記第１導体、第２導体及び第３導体の交差部分に直流磁界を印加する永久磁石と、
   を備え、
   前記第１導体及び第２導体の端部を入出力ポートとし、前記第３導体の端部をグランドポートとし、
   前記入出力ポート間に抵抗素子が前記第１導体及び第２導体に対して並列に接続されており、
   前記入出力間に容量が可変な容量手段が前記抵抗素子と並列に接続されていること、
   を特徴とする非可逆回路素子。
2. 前記第１導体と前記第３導体との相互インダクタンスと、前記第２導体と前記第３導体との相互インダクタンスとが異なっていること、
   を特徴とする請求項１に記載の非可逆回路素子。
3. 前記第１導体と前記第２導体とは前記マイクロ波用磁性体の一主面に設けられていること、を特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記容量手段は容量可変コンデンサからなること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
5. 前記容量手段は、少なくとも一つのコンデンサと該コンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
6. 前記容量手段は、並列に接続された複数のコンデンサとそれぞれのコンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。

Images