JP5679056B2 - 非可逆回路素子 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子として、特許文献１に記載のように低挿入損失とした２ポートタイプのアイソレータが知られている。図１７に示すように、このアイソレータ１００はフェライト１３２の表面に第１及び第２中心電極１３５，１３６（インダクタＬ１１，Ｌ１２）を互いに絶縁状態で交差して配置し、交差部分に永久磁石（図示せず）から直流磁界を印加することにより第１及び第２中心電極１３５，１３６を磁気的に結合させ、第１中心電極１３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極１３６の一端を出力ポートＰ２とし他端をグランドポートＰ３とし、入力ポートＰ１と出力ポートＰ２との間に互いに並列に接続された終端抵抗Ｒ１１とコンデンサＣ１１とを接続し、かつ、第２中心電極１３６と並列にコンデンサＣ１２を接続したものである。第１中心電極１３５とコンデンサＣ１１とが共振回路を形成し、第２中心電極１３６とコンデンサＣ１２とが共振回路を形成している。さらに、入力ポートＰ１側及び出力ポートＰ２側にはインピーダンス調整用のコンデンサＣＳ１１，ＣＳ１２が接続されている。また、外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤを備えている。

本アイソレータ１００は携帯電話の送信用回路に組み込まれる。即ち、入力側外部接続用端子ＩＮが送信側パワーアンプＰＡに整合回路６０，７０を介して接続され、出力側外部接続用端子ＯＵＴがデュープレクサなどを介してアンテナに接続される。

通常、パワーアンプＰＡの出力インピーダンスは５Ω程度と低く、アイソレータ１００としての入力インピーダンスは５０Ω程度と高い。アイソレータ１００としての入力インピーダンスを低くするには、特許文献１に記載のように、第１及び第２中心電極１３５，１３６の交差角度を小さくすることによって可能であり、かつ、コンデンサＣＳ１１を挿入することでも可能あるが、アイソレータ１００の小型化の要請により交差角度を小さくすること（入力インピーダンスを小さくすること）に限界を生じている。

そこで、アイソレータ１００とパワーアンプＰＡとの間にコンデンサＣ１４，Ｃ１５とインダクタＬ１３，Ｌ１４とからなる整合回路６０，７０を介在させてインピーダンスを徐々に高くし、アイソレータ１００のインピーダンスに整合させている。しかしながら、整合回路６０，７０を介在させることは、挿入損失が増加し、かつ、送信用回路の部品点数やコストも増加することになる。挿入損失については、図１７に示すように、アイソレータ１００の挿入損失０．５ｄＢに整合回路６０，７０の挿入損失０．７ｄＢが加わり、都合１．２ｄＢとなってしまう。

特開２００７−２０８９４３号公報

そこで、本発明の目的は、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えることのできる非可逆回路素子を提供することにある。

本発明の一形態である非可逆回路素子は、
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したこと、
を特徴とする。

前記非可逆回路素子においては、第２中心電極のインダクタンスを第１中心電極のインダクタンスよりも大きく設定することにより、入力ポートから高周波信号が入力されると、第２中心電極や終端抵抗にはほとんど電流が流れず、第１中心電極に電流が流れ、出力ポートに出力される。一方、出力ポートから高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極を通過することなく抵抗素子に流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。第２中心電極のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、入力インピーダンスを従来の半分程度に低くすることが可能である。それゆえ、パワーアンプとの間に介在される整合回路を省略あるいは少なくすることができ、それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。

本発明によれば、非可逆回路素子での低入力インピーダンスを実現でき、送信側回路を構成する場合の部品点数やコストの増加を極力抑えることができる。

第１実施例であるアイソレータを含む送信側回路の等価回路図である。 第１実施例であるアイソレータの分解斜視図である。 第１実施例であるアイソレータの斜視図である。 第１実施例であるアイソレータを構成するフェライト・磁石素子を示す分解斜視図である。 第１実施例であるアイソレータによるインピーダンス変換量を示すグラフである。 第１実施例であるアイソレータの入力整合特性を示すスミス図である。 第１実施例であるアイソレータの出力整合特性を示すスミス図である。 第１実施例であるアイソレータのアイソレーション特性を示すグラフである。 第１実施例であるアイソレータの挿入損失を示すグラフである。 第２実施例であるアイソレータの等価回路図である。 第２実施例であるアイソレータの分解斜視図である。 第２実施例であるアイソレータの斜視図である。 第２実施例であるアイソレータの入力整合特性を示すスミス図である。 第２実施例であるアイソレータの出力整合特性を示すスミス図である。 第２実施例であるアイソレータのアイソレーション特性を示すグラフである。 第２実施例であるアイソレータの挿入損失を示すグラフである。 従来のアイソレータを含む送信側回路の等価回路図である。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。

（第１実施例、図１〜図９参照）
第１実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ａ）は、図１の等価回路に示すように、マイクロ波用磁性体（以下、フェライト３２と称する）の表面に第１及び第２中心電極３５，３６（インダクタＬ１，Ｌ２）を互いに絶縁状態で交差して配置し、交差部分に永久磁石４１（図２、図３参照）から直流磁界を印加することにより第１及び第２中心電極３５，３６を磁気的に結合させ、第１中心電極３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極３６の一端を入力ポートＰ１とし他端をグランドポートＰ３とし、入力ポートＰ１と出力ポートＰ２との間に互いに並列に接続された終端抵抗ＲとコンデンサＣ１とを接続したものである。第１中心電極３５とコンデンサＣ１とが共振回路を形成している。さらに、入力ポートＰ１側及び出力ポートＰ２側にはインピーダンス調整用のコンデンサＣＳ１，ＣＳ２が接続されている。また、外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤを備えている。

本アイソレータ１Ａは携帯電話の送信用回路に組み込まれる。即ち、入力側外部接続用端子ＩＮが送信側パワーアンプＰＡに整合回路６０を介して接続され、出力側外部接続用端子ＯＵＴがデュープレクサなどを介してアンテナに接続される。

前記アイソレータ１Ａにおいては、第２中心電極３６のインダクタンスを第１中心電極３５のインダクタンスよりも大きく設定することにより、入力ポートＰ１から高周波信号が入力されると、第２中心電極３６や終端抵抗Ｒにはほとんど電流が流れず、第１中心電極３５に電流が流れ、出力ポートＰ２に出力される。一方、出力ポートＰ２から高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極３５を通過することなく終端抵抗Ｒに流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。第２中心電極３６のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、入力インピーダンスを従来の半分程度に低くすることが可能である。それゆえ、パワーアンプＰＡとの間に介在される整合回路を省略あるいは少なくすることができる。具体的には、図１７に示した整合回路７０を省略することができる。それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。また、入力インピーダンスを低くするために第１及び第２中心電極３５，３６の交差角度を無理に小さくする必要もなくなる。

以下に、具体的に説明する。アイソレータ１Ａは、図２〜図４に示すように、回路基板２０上に、第１及び第２中心電極３５，３６（第１インダクタＬ１、第２インダクタＬ２）を導体膜にて形成したフェライト３２の左右を一対の永久磁石４１で接着剤層４２を介して固定したフェライト・磁石素子３０を実装したもので、フェライト・磁石素子３０の周囲はヨーク４５で囲われている。整合回路や共振回路を構成するコンデンサＣ１，ＣＳ１，ＣＳ２や終端抵抗Ｒは、それぞれ、チップタイプとして構成され、回路基板２０上に実装されている。

図４に示すように、第１中心電極３５はフェライト３２に１ターン巻回されており、一端電極３５ａが入力ポートＰ１とされ、他端電極３５ｂが出力ポートＰ２とされている。第２中心電極３６はフェライト３２に第１中心電極３５と所定の角度で交差した状態で４ターン（なお、ターン数は任意である）巻回されており、一端電極３５ａ（第１中心電極３５と共用）が入力ポートＰ１とされ、他端電極３６ａがグランドポートＰ３とされている。なお、図４では煩雑さを避けるためフェライトの背面側の電極は図示を省略している。

回路基板２０は、樹脂基材と導体箔を積層した樹脂基板であり、その上面には、端子電極２１〜２４が形成されており、これらの端子電極２１〜２４は回路基板２０の下面に形成した外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤ（図１参照）にビアホール導体（図示せず）を介して接続されている。フェライト３２に形成した電極３５ａ（入力ポートＰ１）は端子電極２１に接続され、電極３５ｂ（出力ポートＰ２）は端子電極２２に接続され、電極３６ａ（グランドポートＰ３）は端子電極２３に接続されている。コンデンサＣ１は端子電極２１，２２間に接続され、コンデンサＣＳ１は端子電極２１，２３間に接続され、コンデンサＣＳ２は端子電極２２，２４間に接続されている。さらに、終端抵抗Ｒは端子電極２１，２２間に接続され、図１に示した等価回路を形成している。

ここで、前記アイソレータ１ＡのポートＰ１−Ｐ２間におけるインピーダンス変換量と、第１及び第２中心電極３５，３６のインダクタンス比Ｌ２／Ｌ１について述べる。以下に示す表１及び図５に、インダクタンス比Ｌ２／Ｌ１とポートＰ１−Ｐ２間のインピーダンス変換量との関係を示す。インダクタンス比Ｌ２／Ｌ１は第１及び第２中心電極３５，３６の巻数比に対応する。図５において、特性曲線Ａはインピーダンスの実部を示し、特性曲線Ｂはインピーダンスの虚部を示している。直線Ｃと実部特性曲線Ａとの交点は図１における実部のインピーダンス変換量２５Ω（入力２５Ω、出力５０Ω）を示している。

つまり、インダクタンス比Ｌ２／Ｌ１が増加することに伴って、インピーダンス変換量は実部、虚部ともに増加し、第１及び第２中心電極３５，３６の巻数を適切に設定することでインピーダンス変換量を調整することが可能になる。インピーダンスの虚部に関してはコンデンサＣＳ１，ＣＳ２にて任意の値から０Ωに調整している。２５〜５０Ωのインピーダンス変換特性は図６のスミスチャートに示すとおりである。また、出力インピーダンス特性は図７のスミスチャートに示すとおりである。図８は逆方向のアイソレーション特性を示し、図９は順方向の挿入損失特性を示している。これらの電気特性は、ＵＭＴＳ
Ｂａｎd５ Ｔｘ ８２４−８４９ＭＨｚ帯に関するものである。

図６〜図９に示されているように、本第１実施例であるアイソレータ１Ａでは２５−５０Ωのインピーダンス変換機能を備えているとともに、その挿入損失は０．５ｄＢと非常に低損失である。従って、図１に示すように、出力インピーダンスが５ΩのパワーアンプＰＡに対して一つの整合回路６０を介在させるだけでよく、換言すれば、図１７に示した整合回路７０を省略することができ、トータルとしての挿入損失は０．８３ｄＢとなる。

（第２実施例、図１０〜図１６参照）
第２実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ｂ）は、図１０の等価回路に示すように、終端抵抗Ｒと直列にインダクタＬ３とコンデンサＣ２とを接続したものである。他の構成は前記第１実施例であるアイソレータ１Ａと同様であり、かつ、図１に示す送信側回路にアイソレータ１Ａと置換して用いられる。

図１１及び図１２に示すように、回路基板２０の上面には、端子電極２１〜２６が形成されており、これらの端子電極２１〜２６は回路基板２０の下面に形成した外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤ（図１０参照）にビアホール導体（図示せず）を介して接続されている。フェライト３２に形成した電極３５ａ（入力ポートＰ１）は端子電極２１に接続され、電極３５ｂ（出力ポートＰ２）は端子電極２２に接続され、電極３６ｂ（グランドポートＰ３）は端子電極２３に接続されている。コンデンサＣ１は端子電極２１，２２間に接続され、コンデンサＣＳ１は端子電極２１，２３間に接続され、コンデンサＣＳ２は端子電極２２，２４間に接続され、コンデンサＣ２は端子電極２２，２５間に接続されている。さらに、終端抵抗Ｒは端子電極２１，２６間に接続され、インダクタＬ３は端子電極２５，２６間に接続され、図１０に示した等価回路を形成している。

アイソレータ１ＢのポートＰ１−Ｐ２間におけるインピーダンス変換量と、第１及び第２中心電極３５，３６のインダクタンス比Ｌ２／Ｌ１については、前記第１実施例であるアイソレータ１Ａで説明したとおりであり、第１及び第２中心電極３５，３６の巻数を適切に設定することでインピーダンス変換量を調整することが可能になる。２５〜５０Ωのインピーダンス変換特性は図１３のスミスチャートに示すとおりである。また、出力インピーダンス特性は図１４のスミスチャートに示すとおりである。図１５は逆方向のアイソレーション特性を示し、図１６は順方向の挿入損失特性を示している。これらの電気特性は、ＵＭＴＳ Ｂａｎd５ Ｔｘ及びＢａｎｄ８ Ｔｘを合わせたＤｕａl Ｂａｎｄ ８２４−９１５ＭＨｚ帯に関するものである。

図１３〜図１６に示されているように、本第２実施例であるアイソレータ１Ｂにおいても２５−５０Ωのインピーダンス変換機能を備えているとともに、その挿入損失は０．６４ｄＢ（帯域内最悪値）である。さらに、終端抵抗Ｒと直列にインダクタＬ３とコンデンサＣ２とを接続することにより、図１５に示すように、約−１０ｄＢのアイソレーション特性を確保できる帯域が拡大されている。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、フェライト・磁石素子３０の構成や第１及び第２中心電極３５，３６の形状は種々に変更することができる。さらに、容量素子や抵抗素子は回路基板上に外付けしたチップ部品ではなく積層体である回路基板に内蔵されたものであってもよい。

以上のように、本発明は、非可逆回路素子に有用であり、特に、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えることができる点で優れている。

３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｃ１，Ｃ２…コンデンサ
Ｒ…終端抵抗

Claims (2)

1. マイクロ波用磁性体と、
   前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
   前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
   を備え、
   前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
   前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
   入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したこと、
   を特徴とする非可逆回路素子。
2. 前記抵抗素子と直列にいま一つの容量素子とインダクタンス素子とを接続したこと、を特徴とする請求項１に記載の非可逆回路素子。

Images