JP6152896B2 - 非可逆回路素子 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子として、特許文献１には、図１１に示すように、フェライト１０に形成した２本の中心電極２１，２２（インダクタンス素子Ｌ１，Ｌ２）とコンデンサＣ１，Ｃ２とで２組のＬＣ並列共振回路を構成し、中心電極２１，２２のそれぞれの一端間に抵抗素子Ｒを直列に接続したものが記載されている。

特許文献１に記載の非可逆回路素子においては、入力端子ＩＮに高周波信号が入力されると（順方向）、ポートＰ１，Ｐ２が同位相となり、抵抗素子Ｒに電流が流れないので挿入損失が小さくなる。一方、出力端子ＯＵＴに高周波電流が入力されると（逆方向）、ポートＰ１，Ｐ２に電位の位相差が発生し、抵抗素子Ｒに電流が流れて高周波電流が大きく減衰される（アイソレーション特性が得られる）。

しかしながら、ポートＰ１，Ｐ２の電位の位相差が大きくなる高周波信号の周波数領域が限定されることから、広帯域にわたって好ましいアイソレーション特性を得ることが困難であった。

また、特許文献２には、抵抗素子にＬＣ直列共振回路を接続することにより、アイソレーション特性を広帯域化することが記載されている。特許文献２に記載の技術は、ＬＣ直列共振回路の共振特性により抵抗素子を広帯域に整合させることにより、アイソレーション特性の広帯域化を図っている。

特開２００１−２３７６１３号公報 特許第４１５５３４２号公報

本発明の目的は、広帯域にわたって良好なアイソレーション特性を得ることのできる非可逆回路素子を提供することにある。

本発明の第１の形態である非可逆回路素子は、
永久磁石により直流磁界が印加される磁性体と、
前記磁性体に互いに絶縁状態で交差して配置された複数の中心電極と、
を備え、
前記複数の中心電極のうち、第１中心電極はその一端が第１入出力ポートに接続され、第２中心電極はその一端が第２入出力ポートに接続され、
前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されており、
第１中心電極の他端及び第２中心電極の他端は第３入出力ポートに接続されていること、
を特徴とする。

本発明の第２の形態である非可逆回路素子は、
永久磁石により直流磁界が印加される磁性体と、
前記磁性体に互いに絶縁状態で交差して配置された第１中心電極、第２中心電極及び第３中心電極と、
を備え、
前記第１中心電極はその一端が第１入出力ポートに接続され、他端がグランドに接続され、
前記第２中心電極はその一端が第２入出力ポートに接続され、他端がグランドに接続され、
前記第３中心電極はその一端が第３入出力ポートに接続され、他端がグランドに接続され、
前記第１中心電極、前記第２中心電極及び前記第３中心電極にそれぞれ容量素子が並列に接続されて第１ＬＣ並列共振回路、第２ＬＣ並列共振回路及び第３ＬＣ並列共振回路が形成されており、
前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されていること、
を特徴とする。

本発明の第３の形態である非可逆回路素子は、
永久磁石により直流磁界が印加される磁性体と、
前記磁性体に互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
を備え、
前記第１中心電極はその一端が第１入出力ポートに接続され、他端がグランドに接続され、
前記第２中心電極はその一端が第２入出力ポートに接続され、他端がグランドに接続され、
前記第１中心電極及び前記第２中心電極にそれぞれ容量素子が並列に接続されて第１ＬＣ並列共振回路及び第２ＬＣ並列共振回路が形成されており、
前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されていること、
を特徴とする。

前記非可逆回路素子においては、逆方向に高周波信号が入力されると、第１入出力ポートと第２入出力ポートに電位の位相差が発生し、抵抗素子に電流が流れて高周波信号が大きく減衰される。移相回路が抵抗素子に直列に接続されていることから、この位相差が広帯域にわたって大きくなり、アイソレーション特性が広帯域にわたって改善される。
本発明の第４の形態である非可逆回路素子は、
永久磁石により直流磁界が印加される磁性体と、
前記磁性体に互いに絶縁状態で交差して配置された複数の中心電極と、
を備え、
前記複数の中心電極のうち、第１中心電極はその一端が第１入出力ポートに接続され、第２中心電極はその一端が第２入出力ポートに接続され、
前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されており、
前記移相回路がインダクタンス素子と容量素子とで構成されるＬＣ並列共振回路であること、
を特徴とする。

本発明によれば、広帯域にわたって良好なアイソレーション特性を得ることができる。

第１実施例である非可逆回路素子の等価回路図である。 前記非可逆回路素子の分解斜視図である。 図２に示したフェライト・磁石組立体を示す分解斜視図である。 前記非可逆回路素子の位相特性を示すグラフグラフである。 前記非可逆回路素子のアイソレーション特性を示すグラフである。 前記非可逆回路素子の挿入損失特性を示すグラフである。 第２実施例である非可逆回路素子の等価回路図である。 第３実施例である非可逆回路素子の等価回路図である。 第４実施例である非可逆回路素子の等価回路図である。 第５実施例である非可逆回路素子の等価回路図である。 従来の非可逆回路素子の等価回路図である。 図１１に示した非可逆回路素子の位相特性を示すグラフである。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において同じ部材、部分には共通する符号を付し、重複する説明は省略する。

（第１実施例、図１〜図６参照）
第１実施例である非可逆回路素子は、図１に示す等価回路にて構成されている。即ち、一対の永久磁石３１（図２、図３参照）と、永久磁石３１により直流磁界が印加される磁性体１０（以下、フェライトと記す）と、フェライト１０に互いに絶縁状態で交差して配置された第１中心電極２１及び第２中心電極２２と、を備えている。そして、第１中心電極２１はその一端が第１入出力ポートＰ１に接続され、他端がグランドに接続されている。第２中心電極２２はその一端が第２入出力ポートＰ２に接続され、他端がグランドに接続されている。

第１中心電極２１及び第２中心電極２２にそれぞれ容量素子Ｃ１，Ｃ２が並列に接続されて第１ＬＣ並列共振回路及び第２ＬＣ並列共振回路が形成されている。第１入出力ポートＰ１と第２入出力ポートＰ２との間に抵抗素子Ｒが直列に接続されるとともに、移相回路（インダクタンス素子Ｌ５と容量素子Ｃ５とで構成されるＬＣ並列共振回路）が抵抗素子Ｒに直列に接続されている。さらに、第１入出力ポートＰ１と入力端子ＩＮとの間に入力インピーダンス整合用の容量素子Ｃｓ１が接続されている。第２入出力ポートＰ２と出力端子ＯＵＴとの間に出力インピーダンス整合用の容量素子Ｃｓ２が接続されている。

以上の回路構成からなる２ポート型アイソレータ１においては、入力端子ＩＮからポートＰ１に高周波信号が入力されると（順方向）、ポートＰ１，Ｐ２が同位相となり、抵抗素子Ｒに電流が流れないので挿入損失が小さい状態で出力端子ＯＵＴに伝送される。インダクタンス素子Ｌ５と容量素子Ｃ５とで構成されるＬＣ並列共振回路にも高周波信号が流れないので、挿入損失が増大することはない。

一方、出力端子ＯＵＴからポートＰ２に高周波信号が入力されると（逆方向）、ポートＰ１，Ｐ２に高周波信号の位相差が発生し、抵抗素子Ｒに電流が流れて高周波電流が大きく減衰（アイソレーション）される。但し、高周波電流は抵抗素子Ｒで全てが消費されず、一部はポートＰ１に伝送される。この逆方向伝送時において、中心電極２１，２２を流れるルートを伝送ルート（１）とし、抵抗素子Ｒを流れるルートを伝送ルート（２）とした場合、伝送ルート（１）及び伝送ルート（２）をそれぞれ流れる高周波信号の位相差が１８０度に近いほど、互いの電流が打ち消し合う程度が大きくなり、アイソレーション特性が良好なものとなる。

第１実施例における逆方向の位相差特性を図４に示す。比較のために、図１１に示した従来例における逆方向の位相差特性を図１２に示す。周波数が５１５０ＭＨｚ、５５１２．５ＭＨｚ及び５８７５ＭＨｚのそれぞれにおいて、図４に示す第１実施例のほうが図１２に示す従来例よりも大きな位相差を生じている。各周波数における位相差を以下の表１Ａ，１Ｂに示す。ちなみに、順方向の各周波数における位相差を以下の表１Ｃ，１Ｄに示す。

第１実施例において、具体的なアイソレーション特性に関しては図５の曲線Ａに示すとおりである。これに対して、図１１に示した従来例のアイソレーション特性は図５の曲線Ｂに示すとおりである。両者を比較すると明らかなように、第１実施例においては、アイソレーション特性が１５ｄＢ以下である周波数帯域は従来例と比較して広く、広帯域にわたってアイソレーション特性が改善されている。各周波数におけるアイソレーション特性の減衰量を以下の表１Ｅに示す。

第１実施例において、具体的な挿入損失特性に関しては図６の曲線Ａに示すとおりである。これに対して、図１１に示した従来例の挿入損失特性は図６の曲線Ｂに示すとおりである。両者を比較すると、第１実施例では５１５０ＭＨｚ付近の挿入損失が改善されている。これは、インダクタンス素子Ｌ５と容量素子Ｃ５とで構成されるＬＣ並列共振回路の共振周波数を５１５０ＭＨｚ付近に設定したため、その周波数では抵抗素子Ｒが接続されている伝送ルート（２）側のインピーダンスが無限大となり、高周波信号が抵抗素子Ｒにほとんど流れないためである。

なお、前記特許文献２に記載の非可逆回路素子では、抵抗素子にＬＣ直列共振回路を接続することにより、アイソレーション特性を広帯域化している。ここでは、ＬＣ直列共振回路のインピーダンス特性により抵抗素子を広帯域に整合させることにより、アイソレーション特性の広帯域化を図っている。これに対して、本第１実施例である非可逆回路素子では、素子Ｌ５，Ｃ５によるＬＣ並列共振回路を抵抗素子Ｒに直列に接続することにより、伝送ルート（１），（２）での高周波信号の位相差を大きくし、アイソレーション特性を改善している。

ここで、２ポート型アイソレータ１における要部の構成について、図２及び図３を参照して説明する。この集中定数型の２ポート型アイソレータ１は、フェライト１０の表裏面にそれぞれ接着剤３２を介して永久磁石３１を貼着したフェライト・磁石組立体９を備えている。そして、組立体９は多層基板６上にフェライト１０の主面が垂直方向となるように搭載される。組立体９の直上にはヨーク８が配置される。

第１中心電極２１はフェライト１０の表裏面に１ターン巻回されており、一端電極２１ａがポートＰ１であり、他端電極２１ｂがグランドポートとなる。第２中心電極２２はフェライト１０の表裏面に第１中心電極２１と所定の角度で絶縁状態を保って交差して４ターン巻回されている。なお、この巻回数は任意である。第２中心電極２２の一端電極２２ａがポートＰ２であり、他端は前記電極２１ｂと共通（グランドポート）である。なお、図３では煩雑さをさけるためにフェライト１０の背面側の電極は図示を省略している。

前記回路素子（容量素子Ｃ１，Ｃ２，Ｃ５，Ｃｓ１，Ｃｓ２、インダクタンス素子Ｌ５）は、多層基板６に内蔵されている。これらの回路素子の少なくともいずれかを多層基板６に内蔵することにより、アイソレータ１の小型化を図ることができる。

なお、出力端子ＯＵＴから入力され、伝送ルート（１）を流れる高周波信号（逆方向）と、伝送ルート（２）を流れる高周波信号の位相差が１８０度に近いほど好ましい効果が得られる。このため、前記ＬＣ並列共振回路でなくても、所定周波数帯域において、伝送ルート（１）を流れる高周波信号（逆方向）と、伝送ルート（２）を流れる高周波信号の位相差を１８０度に近づける機能を有する移相回路が設けられていればよい。このような移相回路の例として、例えば、ストリップライン型の伝送線路を用いることもできる。

（第２実施例、図７参照）
第２実施例である非可逆回路素子（２ポート型アイソレータ２）は、図７に示すように、抵抗素子Ｒに対して並列にリアクタンス素子Ｘを接続したものであり、他の構成は前記第１実施例であるアイソレータ１と同様の構成である。本第２実施例の作用効果は前記第１実施例と基本的に同じであり、リアクタンス素子Ｘを設けることにより、アイソレーション特性の中心周波数を調整することができる。アイソレーション特性の中心周波数は、中心電極２１，２２の交差角度を最適化することにより所望の周波数に合わせ込む。しかし、中心電極２１，２２の製造上のばらつきなどにより、所望の周波数からずれてしまう場合があり、調整が必要となる。

リアクタンス素子Ｘとして、容量素子を用いるとアイソレーション特性の中心周波数が低下し、インダクタンス素子を用いると上昇する。この種の容量素子やインダクタンス素子は、チップタイプとして多層基板上に実装してもよく、あるいは、多層基板に内部電極として形成して内蔵してもよい。

非可逆回路素子を量産する場合には、中心電極２１，２２の製造ロットごとに最適な素子値を有するチップタイプの容量素子やインダクタンス素子を選定することにより、安定したアイソレーション特性が得られる。また、多層基板に内蔵する場合には、内部電極パターンをレーザやリュータなどで切削することにより、容量値やインダクタンス値を調整することができる。

（第３実施例、図８参照）
第３実施例である非可逆回路素子（２ポート型アイソレータ３）は、図８に示すように、第１ポートＰ１と出力端子ＯＵＴとの間にさらに容量素子Ｃｊを直列に接続したものあり、他の構成は前記第１実施例であるアイソレータ１と同様の構成である。本第３実施例の作用効果は前記第１実施例と基本的に同様である。特に、容量素子Ｃｊは、ポートＰ１，Ｐ２間のインピーダンス整合用であり、容量素子Ｃｊの容量値を変えることでアイソレーション特性と挿入損失特性の減衰量の微調整が可能となる。それゆえ、容量素子Ｃｊを設けることにより、所望の特性を容易に得ることができる。

（第４実施例、図９参照）
第４実施例である非可逆回路素子（３ポート型サーキュレータ４）は、図９に示すように、第１中心電極２１の他端及び第２中心電極２２の他端を第３入出力ポートＰ３とし、該ポートＰ３をインピーダンス整合用の容量素子Ｃｓ３を介して入出力端子Ｔ３に接続したものである。また、第１中心電極２１の一端（入出力ポートＰ１）の入出力部を端子Ｔ１、第２中心電極２２の一端（入出力ポートＰ２）の入出力部を端子Ｔ２とする。他の構成は前記第１実施例であるアイソレータ１と基本的に同様である。

この３ポート型サーキュレータ４において、端子Ｔ１に入力された高周波信号は端子Ｔ２に伝送される。端子Ｔ２に入力された高周波信号は、素子Ｌ２，Ｃ２の共振周波数に基づいて主に端子Ｔ３に伝送され、端子Ｔ２から端子Ｔ１へ伝わる信号成分は抵抗素子Ｒで減衰される。さらに、実施例１に記載したように素子Ｌ５，Ｃ５によってＬＣ並列共振回路伝送ルート１と伝送ルート２の位相差が１８０度になるように調整され、アイソレーション特性が良好なものとなる。端子Ｔ３に入力された高周波信号は、素子Ｌ１，Ｃ１の共振周波数に基づいて端子Ｔ１に伝送され、かつ、端子Ｔ２に伝送されることはない。

（第５実施例、図１０参照）
第５実施例である非可逆回路素子（３ポート型サーキュレータ５）は、図１０に示すように、第１中心電極２１及び第２中心電極２２に加えて、第３中心電極２３をフェライト１０に中心電極２１，２２とは絶縁状態で交差して配置したものである。第３中心電極２３はその一端が第３入出力ポートＰ３に相当し、当該ポートＰ３がインピーダンス整合用の容量素子Ｃｓ３を介して端子Ｔ３に接続される。第３中心電極２３の他端はグランドに接続されている。さらに、第３中心電極２３に容量素子Ｃ３が並列に接続されて第３並列共振回路が形成されている。また、第１中心電極２１の一端（入出力ポートＰ１）の入出力部を端子Ｔ１、第２中心電極２２の一端（入出力ポートＰ２）の入出力部を端子Ｔ２とする。他の構成は前記第１実施例であるアイソレータ１と基本的に同様である。

この３ポート型サーキュレータ５において、端子Ｔ１に入力された高周波信号は端子Ｔ２に伝送される。端子Ｔ２に入力された高周波信号は、素子Ｌ２，Ｃ２の共振周波数及び素子Ｌ３，Ｃ３の共振周波数に基づいて端子Ｔ３に伝送され、端子Ｔ１へ漏れる信号成分は抵抗素子Ｒで減衰される。さらに、実施例１に記載したように素子Ｌ５，Ｃ５によってＬＣ並列共振回路伝送ルート１と伝送ルート２の位相差が１８０度になるように調整され、端子Ｔ１と端子Ｔ２の間のアイソレーション特性が良好なものとなる。端子Ｔ３に入力された高周波信号は、素子Ｌ１，Ｃ１の共振周波数及び素子Ｌ３，Ｃ３の共振周波数に基づいて端子Ｔ１に伝送され、かつ、フェライトの非可逆性により端子Ｔ２に伝送されることはない。

なお、本実施例においては、入出力ポートＰ１とＰ２間に設置されている抵抗Ｒ及び素子Ｌ５，Ｃ５による回路を入出力ポートＰ２とＰ３間あるいは入出力ポートＰ３とＰ１間に設けるようにしてもよい。このようにすることで、各ポート間で素子Ｌ５，Ｃ５の素子値を適正に調整し、それぞれのポート間のアイソレーション特性を良好なものにできる。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石３１のＮ極とＳ極を反転させれば、ポートＰ１，Ｐ２の入出力関係が入れ替わる。また、フェライト・磁石組立体９の構成、特に第１及び第２中心電極２１，２２の形状などは任意である。

以上のように、本発明は、非可逆回路素子に有用であり、特に、広帯域にわたって良好なアイソレーション特性を得ることができる点で優れている。

１，２，３…２ポート型アイソレータ
４，５…３ポート型サーキュレータ
６…多層基板
１０…フェライト
２１，２２，２３…中心電極
３１…永久磁石
Ｐ１，Ｐ２，Ｐ３…ポート
Ｃ１，Ｃ２，Ｃ３，Ｃ５，Ｃｊ…容量素子
Ｌ５…インダクタンス素子
Ｒ…抵抗素子
Ｘ…リアクタンス素子

Claims (8)

1. 永久磁石により直流磁界が印加される磁性体と、
   前記磁性体に互いに絶縁状態で交差して配置された複数の中心電極と、
   を備え、
   前記複数の中心電極のうち、第１中心電極はその一端が第１入出力ポートに接続され、第２中心電極はその一端が第２入出力ポートに接続され、
   前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されており、
   前記第１中心電極の他端及び前記第２中心電極の他端は第３入出力ポートに接続されていること、
   を特徴とする非可逆回路素子。
2. 永久磁石により直流磁界が印加される磁性体と、
   前記磁性体に互いに絶縁状態で交差して配置された第１中心電極、第２中心電極及び第３中心電極と、
   を備え、
   前記第１中心電極はその一端が第１入出力ポートに接続され、他端がグランドに接続され、
   前記第２中心電極はその一端が第２入出力ポートに接続され、他端がグランドに接続され、
   前記第３中心電極はその一端が第３入出力ポートに接続され、他端がグランドに接続され、
   前記第１中心電極、前記第２中心電極及び前記第３中心電極にそれぞれ容量素子が並列に接続されて第１ＬＣ並列共振回路、第２ＬＣ並列共振回路及び第３ＬＣ並列共振回路が形成されており、
   前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されていること、
   を特徴とする非可逆回路素子。
3. 永久磁石により直流磁界が印加される磁性体と、
   前記磁性体に互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
   を備え、
   前記第１中心電極はその一端が第１入出力ポートに接続され、他端がグランドに接続され、
   前記第２中心電極はその一端が第２入出力ポートに接続され、他端がグランドに接続され、
   前記第１中心電極及び前記第２中心電極にそれぞれ容量素子が並列に接続されて第１ＬＣ並列共振回路及び第２ＬＣ並列共振回路が形成されており、
   前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されていること、
   を特徴とする非可逆回路素子。
4. 前記移相回路がインダクタンス素子と容量素子とで構成されるＬＣ並列共振回路であること、を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
5. 前記抵抗素子に対して並列にリアクタンス素子が接続されていること、を特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
6. 前記第１入出力ポートと前記第２入出力ポートとの間にいま一つの容量素子が直列に接続されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の非可逆回路素子。
7. さらに、前記磁性体を搭載した多層基板を備え、
   前記多層基板には容量素子、前記抵抗素子及びリアクタンス素子の少なくともいずれかが内蔵されていること、を特徴とする請求項１ないし請求項６のいずれかに記載の非可逆回路素子。
8. 永久磁石により直流磁界が印加される磁性体と、
   前記磁性体に互いに絶縁状態で交差して配置された複数の中心電極と、
   を備え、
   前記複数の中心電極のうち、第１中心電極はその一端が第１入出力ポートに接続され、第２中心電極はその一端が第２入出力ポートに接続され、
   前記第１入出力ポートと前記第２入出力ポートとの間に抵抗素子が直列に接続されるとともに、移相回路が前記抵抗素子に直列に接続されており、
   前記移相回路がインダクタンス素子と容量素子とで構成されるＬＣ並列共振回路であること、
   を特徴とする非可逆回路素子。

Images