JP5748025B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP5748025B2 JP5748025B2 JP2014532888A JP2014532888A JP5748025B2 JP 5748025 B2 JP5748025 B2 JP 5748025B2 JP 2014532888 A JP2014532888 A JP 2014532888A JP 2014532888 A JP2014532888 A JP 2014532888A JP 5748025 B2 JP5748025 B2 JP 5748025B2
- Authority
- JP
- Japan
- Prior art keywords
- isolator
- input
- low
- port
- center electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
- H01P1/365—Resonance absorption isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0138—Electrical filters or coupling circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Description
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。
この種の非可逆回路素子として使用される2ポート型アイソレータとしては、特許文献1,2に記載のように、フェライトの表面に第1中心電極及び第2中心電極を互いに絶縁状態で交差して配置し、入力ポートに接続された第1中心電極の一端と、出力ポートに接続された第2中心電極の一端との間に抵抗が接続され、かつ、該抵抗と並列にコンデンサを接続したことを基本的な構成とするものが知られている。いずれも、挿入損失やアイソレーション特性の向上を図っている。
ところで、近年では、1台の携帯電話で複数の周波数帯域での通信が可能となっている。これに対応するため、従来では、一つの周波数帯域ごとに一つのアイソレータを使用していたが、これでは部品点数が増加してしまう。そこで、複数の周波数帯域で使用可能な非可逆回路素子が求められている。つまり、入力部が一つで、出力部は複数の周波数帯域の信号を出力する少なくとも二つの出力形態である。
本発明者は、複数の周波数帯域で使用するために、前記特許文献1又は前記特許文献2に記載の2ポート型アイソレータを一対組み合わせて一つの非可逆回路素子を構成することを考慮した。この2ポート型アイソレータは、ハイパスタイプであって、図15に示すように、周波数f1,f2で動作するように組み合わせると、周波数f2の高調波帯域が周波数f1と重畳してしまい、通信不良が発生する。
さらに、本発明者は、複数の周波数帯域で良好な動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることを目的として、特許文献3に記載の非可逆回路素子を提案した。
この非可逆回路素子は、図16に記載のように、第1アイソレータ100及び第2アイソレータ200を組み合わせたもので、それぞれのアイソレータ100,200は、永久磁石(図示せず)により直流磁界が印加されるフェライト132に互いに絶縁状態で交差して配置された第1中心電極135(インダクタL1H,L1L)及び第2中心電極136(インダクタL2H,L2L)を設けたハイパスタイプとして構成されている。そして、第1アイソレータ100の通過周波数帯域は第2アイソレータ200の通過周波数帯域よりも高く設定され、第1び第2アイソレータ100,200の互いに入力部が電気的に接続されて一つの入力端子INとされ、それぞれの出力部は出力端子OUT1,OUT2とされている。また、入力端子INと第2アイソレータ200の入力部との間にローパスフィルタLPFが挿入されている。
図16に示す非可逆回路素子は、第1及び第2アイソレータ100,200の互いの入力部が電気的に接続されて一つの入力端子INとされ、一つの非可逆回路素子として機能する。しかも、入力端子INと第2アイソレータ200の入力部との間にローパスフィルタLPFが挿入されているため、通過周波数帯域が低い第2アイソレータ200の高調波帯域が減衰され、通過周波数帯域が高い第1アイソレータ100との混信が防止される。また、ローパスフィルタLPFの挿入箇所は入力端子INと第2アイソレータ200の入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
さらに、詳しくは、それぞれのアイソレータ100,200では、低挿入損失とするために、第1中心電極135の一端を入力ポートP1とし他端を出力ポートP2とし、第2中心電極136の一端を出力ポートP2とし他端をグランドポートP3とし、入力ポートP1と出力ポートP2との間に互いに並列に接続された抵抗R1H,R1LとコンデンサC1H,C1Lとを接続し、かつ、第2中心電極136と並列にコンデンサC2H,C2Lを接続している。第1中心電極135とコンデンサC1H,C1Lとが共振回路を形成し、第2中心電極136とコンデンサC2H,C2Lとが共振回路を形成している。さらに、入力ポートP1側及び出力ポートP2側にはインピーダンス調整用のコンデンサCS1H,CS2H,CS1L,CS2Lなどが接続されている。
前記アイソレータ100,200からなる非可逆回路素子は携帯電話の送信用回路に組み込まれる。即ち、入力端子INが送信側パワーアンプPAに整合回路60,70を介して接続され、出力端子OUT1,OUT2がデュープレクサなどを介してアンテナに接続される。
通常、パワーアンプPAの出力インピーダンスは5Ω程度と低く、アイソレータ100,200のそれぞれの入力インピーダンスは50Ω程度と高い。アイソレータ100,200としての入力インピーダンスを低くするには、第1及び第2中心電極135,136の交差角度を小さくすることによって可能であるが、アイソレータ100,200の小型化の要請により交差角度を小さくすること(入力インピーダンスを小さくすること)に限界を生じている。
そこで、アイソレータ100,200とパワーアンプPAとの間にインダクタL13とコンデンサC14とからなる整合回路60、及び、インダクタL14とコンデンサC15とからなる整合回路70を介在させてインピーダンスを徐々に25Ω、50Ωと高くし、アイソレータ100,200のインピーダンスに整合させることが考えられる。しかしながら、整合回路60,70を介在させることは、挿入損失が増加し、かつ、送信用回路の部品点数やコストも増加することになる。挿入損失については、図16に示すように、アイソレータ100では、その挿入損失0.7dBに整合回路60,70の挿入損失0.8dBが加わり、都合1.5dBとなってしまう。アイソレータ200では、その挿入損失0.7dBにローパスフィルタLPFの挿入損失0.3dBと整合回路60,70の挿入損失0.8dBが加わり、都合1.8dBとなってしまう。
そこで、本発明の目的は、複数の周波数帯域で動作が可能であり、低入力インピーダンスを実現できる非可逆回路素子を提供することにある。
本発明の一形態である非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極を設け、前記第1中心電極の一端を入力ポートとし他端を出力ポートとし、前記第2中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したハイパスタイプの第1及び第2アイソレータを備え、
第1アイソレータの通過周波数帯域は第2アイソレータの通過周波数帯域よりも高く、
第1及び第2アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第2アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする。
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極を設け、前記第1中心電極の一端を入力ポートとし他端を出力ポートとし、前記第2中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したハイパスタイプの第1及び第2アイソレータを備え、
第1アイソレータの通過周波数帯域は第2アイソレータの通過周波数帯域よりも高く、
第1及び第2アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第2アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする。
前記非可逆回路素子における第1及び第2アイソレータは、第2中心電極のインダクタンスを第1中心電極のインダクタンスよりも大きく設定することにより、入力ポートから高周波信号が入力されると、第2中心電極や抵抗素子にはほとんど電流が流れず、第1中心電極に電流が流れ、出力ポートに出力される。一方、出力ポートから高周波信号が入力されると、高周波信号は非可逆作用によって第1中心電極を通過することなく抵抗素子に流れて熱として消費される。即ち、電流が減衰(アイソレーション)される。第2中心電極のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、入力インピーダンスを従来の半分程度に低くすることが可能である。それゆえ、パワーアンプとの間に介在される整合回路を省略あるいは少なくすることができ、それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。
また、前記非可逆回路素子においては、第1及び第2アイソレータの互いの入力部が電気的に接続されて一つの入力端子とされ、一つの非可逆回路素子として機能する。しかも、前記入力端子と第2アイソレータの入力ポートとの間にローパスフィルタが挿入されているため、通過周波数帯域が低い第2アイソレータの高調波帯域が減衰され、通過周波数帯域が高い第1アイソレータとの混信が防止される。また、ローパスフィルタの挿入箇所は前記入力端子と第2アイソレータの入力ポートとの間の1箇所であり、挿入損失の増大や部品点数の増加が抑制される。
本発明によれば、複数の周波数帯域で動作が可能であり、低入力インピーダンスを実現できる。
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
(第1実施例、図1〜図10参照)
第1実施例である非可逆回路素子は、図1の等価回路に示すように、2ポート型の第1アイソレータ1及び2ポート型の第2アイソレータ2を一体的なユニットとして構成(図2参照)したものである。第1及び第2アイソレータ1,2は、それぞれ、集中定数型アイソレータであり、マイクロ波磁性体(以下、フェライト32と称する)に、インダクタL1H,L1Lを構成する第1中心電極35とインダクタL2H,L2Lを構成する第2中心電極36とが互いに絶縁状態で交差して配置されている。
第1実施例である非可逆回路素子は、図1の等価回路に示すように、2ポート型の第1アイソレータ1及び2ポート型の第2アイソレータ2を一体的なユニットとして構成(図2参照)したものである。第1及び第2アイソレータ1,2は、それぞれ、集中定数型アイソレータであり、マイクロ波磁性体(以下、フェライト32と称する)に、インダクタL1H,L1Lを構成する第1中心電極35とインダクタL2H,L2Lを構成する第2中心電極36とが互いに絶縁状態で交差して配置されている。
アイソレータ1,2はともにハイパスタイプであり、第1アイソレータ1の通過周波数帯域は、第2アイソレータ2の通過周波数帯域よりも高く設定されている。第1及び第2アイソレータ1,2の互いの入力部が電気的に接続されて一つの入力端子INとされ、それぞれの出力部は出力端子OUT1,OUT2とされている。さらに、入力端子INと第2アイソレータ2の入力部(入力部とは入力ポートP1を意味する。但し、本実施例では入力ポートP1にコンデンサCS1Lが挿入されている)との間にローパスフィルタLPFが挿入されている。
以下に、第1及び第2アイソレータ1,2の回路構成を図1を参照して説明する。なお、各回路部品の符号の末尾に、第1アイソレータ1にあっては“H”を、第2アイソレータ2にあっては“L”を付し、以下の説明は第1アイソレータ1について行うが、第2アイソレータ2に関しても同様の構成である。
アイソレータ1は、フェライト32の表面に第1及び第2中心電極35,36(インダクタL1H,L2H)を互いに絶縁状態で交差して配置し、交差部分に永久磁石41(図2、図3参照)から直流磁界を印加することにより第1及び第2中心電極35,36を磁気的に結合させ、第1中心電極35の一端を入力ポートP1とし他端を出力ポートP2とし、第2中心電極36の一端を入力ポートP1とし他端をグランドポートP3としている。入力ポートP1は整合用コンデンサCS1Hを介して入力端子INに接続され、出力ポートP2は整合用コンデンサCS2Hを介して出力端子OUT1に接続されている。
入力ポートP1と出力ポートP2との間には第1中心電極35と並列に整合用コンデンサC1Hが接続されるとともに、抵抗R1HとLC直列共振回路(インダクタL3HとコンデンサC3Hとならなる)とが第1中心電極35と並列に接続されている。入力ポートP1と出力端子OUT1との間には、さらに、コンデンサCJHが接続されている。コンデンサCJHは挿入損失とアイソレーションを調整するためのものである。但し、第2アイソレータ2においてコンデンサCJHは省略されている。
本非可逆回路素子は携帯電話の送信用回路に組み込まれる。即ち、入力端子INが送信側パワーアンプPAに整合回路60を介して接続され、出力端子OUT1、OUT2がデュープレクサなどを介してアンテナに接続される。
前記アイソレータ1,2においては、第2中心電極36のインダクタンスを第1中心電極35のインダクタンスよりも大きく設定することにより、入力ポートP1から高周波信号が入力されると、第2中心電極36や抵抗R1Hにはほとんど電流が流れず、第1中心電極35に電流が流れ、出力ポートP2に出力される。一方、出力ポートP2から高周波信号が入力されると、高周波信号は非可逆作用によって第1中心電極35を通過することなく抵抗R1Hに流れて熱として消費される。即ち、電流が減衰(アイソレーション)される。第2中心電極36のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、入力インピーダンスを従来の半分程度に低くすることが可能である。それゆえ、パワーアンプPAとの間に介在される整合回路を省略あるいは少なくすることができる。具体的には、図16に示した整合回路70を省略することができる。それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。また、入力インピーダンスを低くするために第1及び第2中心電極35,36の交差角度を無理に小さくする必要もなくなる。
さらに、入力ポートP1から出力ポートP2へ信号が伝達される動作時において、抵抗R1HやLC直列共振回路(インダクタL3HとコンデンサC3H)にも高周波電流はほとんど流れないため、該LC直列共振回路による損失は無視でき、挿入損失が増大することはない。一方、出力ポートP2に高周波電流が入力されると、抵抗R1HとLC直列共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。
本第1実施例においては、入力端子INと第2アイソレータ2の入力部との間にローパスフィルタLPFが挿入されている。このローパスフィルタLPFは、インダクタL4LとコンデンサC4LとからなるL型の共振回路から構成されている。このローパスフィルタLPFを挿入したことによるアイソレータ1,2の入力インピーダンス特性は図5に示すとおりであり、第1アイソレータ1の入力インピーダンス特性を示す曲線aと第2アイソレータ2のインピーダンス特性を示す曲線bは区別できないほどほとんど重なっている。アイソレーション特性は図6に示すとおりであり、第1アイソレータ1のアイソレーション特性を曲線aで示し、第2アイソレータ2のアイソレーション特性を曲線bで示す。
挿入損失特性は図7に示すとおりであり、第1アイソレータ1の挿入損失特性を曲線aで示し、第2アイソレータ2の挿入損失特性を曲線bで示す。第1アイソレータ1の通過周波数帯域に対して、第2アイソレータ2の通過周波数帯域は低く設定されており、かつ、図7では図示されていないが、ローパスフィルタLPFの挿入によって第2アイソレータ2の周波数帯域は第1アイソレータ1の通過周波数帯域に相当する帯域が大きく減衰されている。また、出力インピーダンス特性は図8に示すとおりであり、第1アイソレータ1の出力インピーダンス特性を曲線aで示し、第2アイソレータ2の出力インピーダンス特性を曲線bで示す。
換言すれば、第2アイソレータ2の周波数帯域から見た第1アイソレータ1の周波数帯域に相当する帯域を減衰させることで略開放端とし、第1及び第2アイソレータ1,2の入力部を結合しても電気特性が大きく劣化することはない。一方、第1アイソレータ1の周波数帯域から見た第2アイソレータ2の周波数帯域は、第2アイソレータ2がハイパスタイプであるため、略開放端となり、合成を阻害しない。
以上のごとく、第1実施例においては、第1及び第2アイソレータ1,2の互いの入力部が電気的に接続されて一つの入力端子INとされ、一つの非可逆回路素子としてユニット化されている。しかも、入力端子INと第2アイソレータ2の入力部との間にローパスフィルタLPFが挿入されているため、通過周波数帯域が低い第2アイソレータ2の高調波帯域が減衰され、通過周波数帯域が高い第1アイソレータ1との混信が防止される。また、ローパスフィルタLPFの挿入箇所は入力端子INと第2アイソレータ2の入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
次に、前記第1及び第2アイソレータ1,2の具体的な構成について、図2、図3を参照して説明する。図2に示すように、アイソレータ1,2は基板20上に搭載されており、それぞれ、フェライト32と一対の永久磁石41とからなるフェライト・磁石素子30と、チップタイプの各種素子で構成されている。
フェライト32には、互いに電気的に絶縁された状態で第1中心電極35及び第2中心電極36が巻回されている。永久磁石41はフェライト32に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤42(図3参照)を介して接着されている。
図3に示すように、第1中心電極35はフェライト32に1ターン巻回されており、一端電極35aが入力ポートP1とされ、他端電極35bが出力ポートP2とされている。第2中心電極36はフェライト32に第1中心電極35と所定の角度で交差した状態で4ターン(なお、ターン数は任意である)巻回されており、一端電極35a(第1中心電極35と共用)が入力ポートP1とされ、他端電極36aがグランドポートP3とされている。なお、図3では煩雑さを避けるためフェライト32の背面側の電極は図示を省略している。
回路基板20は、樹脂基材と導体箔を積層した樹脂基板であり、その上面には、図示しない端子電極が形成されており、これらの端子電極は回路基板20の下面に形成した外部接続用端子IN,OUT1,OUT2,GND(図1参照)にビアホール導体(図示せず)を介して接続され、図1に示した等価回路を形成している。
ここで、アイソレータ1,2のポートP1−P2間におけるインピーダンス変換量と、第1及び第2中心電極35,36のインダクタンス比L2/L1について述べる。ここでは、第1中心電極35のインダクタンス値をL1、第2中心電極36のインダクタンス値をL2とする。以下に示す表1及び図4に、インダクタンス比L2/L1とポートP1−P2間のインピーダンス変換量との関係を示す。インダクタンス比L2/L1は第1及び第2中心電極35,36の巻数比に対応する。図4において、特性曲線Aはインピーダンスの実部を示し、特性曲線Bはインピーダンスの虚部を示している。直線Cと実部特性曲線Aとの交点は図1における実部のインピーダンス変換量25Ω(入力25Ω、出力50Ω)を示している。
つまり、インダクタンス比L2/L1が増加することに伴って、インピーダンス変換量は実部、虚部ともに増加し、第1及び第2中心電極35,36の巻数を適切に設定することでインピーダンス変換量を調整することが可能になる。インピーダンスの虚部に関してはコンデンサCS1H,CS2Hにて任意の値から0Ωに調整している。25〜50Ωの入力インピーダンス変換特性は図9のスミスチャートに示すとおりであり、中心は25+j0Ωである。第1アイソレータ1の変換特性を示す曲線aと第2アイソレータ2の変換特性を示す曲線bは区別できないほどほとんど重なっている。また、出力インピーダンス特性は図10のスミスチャートに示すとおりであり、中心は50+j0Ωである。第1アイソレータ1の変換特性を曲線aで示し、第2アイソレータ2の変換特性を曲線bで示す。これにより、824〜915MHz、1710〜1980MHzのそれぞれの帯域において、25−50Ωのインピーダンス変換機能を有することが分かる。
以上のごとく、アイソレータ1,2では25−50Ωのインピーダンス変換機能を備えているとともに、その挿入損失は0.7dBと非常に低損失である。従って、図1に示すように、出力インピーダンスが5ΩのパワーアンプPAに対して一つの整合回路60を介在させるだけでよく、換言すれば、図16に示した整合回路70を省略することができる。第1アイソレータ1では、その挿入損失0.7dBに整合回路60の挿入損失0.3dBが加わり、トータルでは1.0dBである。第2アイソレータ2では、その挿入損失0.7dBにローパスフィルタLPFの挿入損失0.3dBと整合回路60の挿入損失0.3dBが加わり、トータルでは1.3dBである。
(第2実施例、図11参照)
第2実施例である非可逆回路素子は、図11に示すように、基本的には前記第1実施例と同様の回路構成を有しており、入力端子INと第2アイソレータ2の入力部との間に2段のローパスフィルタLPF1,LPF2を挿入している。ローパスフィルタLPF1,LPF2はそれぞれインダクタL4LとコンデンサC4LからなるL型の共振回路を構成している。その作用効果は前記ローパスフィルタLPFと同様である。
第2実施例である非可逆回路素子は、図11に示すように、基本的には前記第1実施例と同様の回路構成を有しており、入力端子INと第2アイソレータ2の入力部との間に2段のローパスフィルタLPF1,LPF2を挿入している。ローパスフィルタLPF1,LPF2はそれぞれインダクタL4LとコンデンサC4LからなるL型の共振回路を構成している。その作用効果は前記ローパスフィルタLPFと同様である。
本第2実施例での作用効果は前記第1実施例と基本的には同様である。但し、第2アイソレータ2のトータルの挿入損失は、LPF2を追加した分、0.3dB高くなる。一方、LPF1,2による遮断特性が実施例1と比べて改善されるため、第1アイソレータ1の挿入損失は小さくなる。
(第3実施例、図12参照)
第3実施例である非可逆回路素子は、図12に示すように、基本的には前記第1実施例と同様の回路構成を有しており、入力端子INと第2アイソレータ2の入力部との間に挿入したローパスフィルタLPFを、インダクタL4LとコンデンサC4L,C5Lとからなるπ型の共振回路で構成している。π型のローパスフィルタLPFの作用効果もL型の前記ローパスフィルタLPFと同様である。
第3実施例である非可逆回路素子は、図12に示すように、基本的には前記第1実施例と同様の回路構成を有しており、入力端子INと第2アイソレータ2の入力部との間に挿入したローパスフィルタLPFを、インダクタL4LとコンデンサC4L,C5Lとからなるπ型の共振回路で構成している。π型のローパスフィルタLPFの作用効果もL型の前記ローパスフィルタLPFと同様である。
本第3実施例での作用効果は前記第1実施例と基本的には同様である。但し、第2アイソレータ2に用いられているローパスフィルタLPFの挿入損失は0.4dBであり、第2アイソレータ2のトータルの挿入損失は1.4dBである。
(第4実施例、図13参照)
第4実施例である非可逆回路素子は、図13に示すように、基本的には前記第1実施例と同様の回路構成を有しており、入力端子INと第2アイソレータ2の入力部との間にストリップラインSLLを挿入している。ストリップラインSLLはローパスフィルタとして機能し、その作用効果は前記ローパスフィルタLPFと同様である。
第4実施例である非可逆回路素子は、図13に示すように、基本的には前記第1実施例と同様の回路構成を有しており、入力端子INと第2アイソレータ2の入力部との間にストリップラインSLLを挿入している。ストリップラインSLLはローパスフィルタとして機能し、その作用効果は前記ローパスフィルタLPFと同様である。
本第4実施例での作用効果は前記第1実施例と基本的には同様である。但し、第2アイソレータ2に用いられているストリップラインSLLの挿入損失は0.2dBであり、第2アイソレータ2のトータルの挿入損失は1.2dBである。
(第5実施例、図14参照)
第5実施例である非可逆回路素子は、図14に示すように、基本的には前記第1実施例と同様の回路構成を有しており、図1に示した等価回路からLC直列共振回路(インダクタL3H,L3L、コンデンサC3H,C3L)を省略したものである。入力端子INと第2アイソレータ2の入力部との間にはL型の前記ローパスフィルタLPFが挿入されており、その作用効果は前記第1実施例と同様である。挿入損失も第1実施例と同様の数値を示す。
第5実施例である非可逆回路素子は、図14に示すように、基本的には前記第1実施例と同様の回路構成を有しており、図1に示した等価回路からLC直列共振回路(インダクタL3H,L3L、コンデンサC3H,C3L)を省略したものである。入力端子INと第2アイソレータ2の入力部との間にはL型の前記ローパスフィルタLPFが挿入されており、その作用効果は前記第1実施例と同様である。挿入損失も第1実施例と同様の数値を示す。
(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、フェライト・磁石素子30の構成や第1及び第2中心電極35,36の形状は種々に変更することができる。さらに、容量素子や抵抗素子は回路基板上に外付けしたチップ部品ではなく積層体である回路基板に内蔵されたものであってもよい。
以上のように、本発明は、非可逆回路素子に有用であり、特に、部品点数の増加や挿入損失の増大を抑えることができるとともに、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加をも抑えることができる点で優れている。
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
LPF,LPF1,LPF2…ローパスフィルタ
L4L…インダクタ
C4L,C5L…コンデンサ
SLL…ストリップライン
C1H,C1L…コンデンサ
R1H,R1L…抵抗
IN…入力端子
OUT1,OUT2…出力端子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
LPF,LPF1,LPF2…ローパスフィルタ
L4L…インダクタ
C4L,C5L…コンデンサ
SLL…ストリップライン
C1H,C1L…コンデンサ
R1H,R1L…抵抗
IN…入力端子
OUT1,OUT2…出力端子
Claims (4)
- 永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極を設け、前記第1中心電極の一端を入力ポートとし他端を出力ポートとし、前記第2中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したハイパスタイプの第1及び第2アイソレータを備え、
第1アイソレータの通過周波数帯域は第2アイソレータの通過周波数帯域よりも高く、
第1及び第2アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第2アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする非可逆回路素子。 - 前記ローパスフィルタはインダクタとコンデンサとからなるL型又はπ型であること、を特徴とする請求項1に記載の非可逆回路素子。
- 前記ローパスフィルタが2段に接続されていること、を特徴とする請求項1に記載の非可逆回路素子。
- 前記ローパスフィルタはストリップラインからなること、を特徴とする請求項1に記載の非可逆回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014532888A JP5748025B2 (ja) | 2012-08-28 | 2013-07-29 | 非可逆回路素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012187452 | 2012-08-28 | ||
JP2012187452 | 2012-08-28 | ||
PCT/JP2013/070447 WO2014034347A1 (ja) | 2012-08-28 | 2013-07-29 | 非可逆回路素子 |
JP2014532888A JP5748025B2 (ja) | 2012-08-28 | 2013-07-29 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5748025B2 true JP5748025B2 (ja) | 2015-07-15 |
JPWO2014034347A1 JPWO2014034347A1 (ja) | 2016-08-08 |
Family
ID=50183167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014532888A Active JP5748025B2 (ja) | 2012-08-28 | 2013-07-29 | 非可逆回路素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9088064B2 (ja) |
JP (1) | JP5748025B2 (ja) |
CN (1) | CN104584320B (ja) |
WO (1) | WO2014034347A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105009357B (zh) | 2013-03-08 | 2018-02-06 | 株式会社村田制作所 | 不可逆电路元件及模块 |
KR102123057B1 (ko) * | 2013-12-27 | 2020-06-15 | 에스케이이노베이션 주식회사 | 배터리 모듈용 승온 시스템 및 상기 승온 시스템 제어 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100492757C (zh) * | 2005-01-28 | 2009-05-27 | 株式会社村田制作所 | 双端口不可逆电路器件及通信装置 |
JP4155342B1 (ja) | 2007-08-31 | 2008-09-24 | 株式会社村田製作所 | 非可逆回路素子 |
JP5126248B2 (ja) | 2010-02-25 | 2013-01-23 | 株式会社村田製作所 | 非可逆回路素子 |
JP2012114547A (ja) * | 2010-11-22 | 2012-06-14 | Murata Mfg Co Ltd | 送信回路 |
JP5679056B2 (ja) | 2011-06-16 | 2015-03-04 | 株式会社村田製作所 | 非可逆回路素子 |
-
2013
- 2013-07-29 JP JP2014532888A patent/JP5748025B2/ja active Active
- 2013-07-29 WO PCT/JP2013/070447 patent/WO2014034347A1/ja active Application Filing
- 2013-07-29 CN CN201380043475.2A patent/CN104584320B/zh active Active
-
2015
- 2015-02-27 US US14/633,460 patent/US9088064B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150171499A1 (en) | 2015-06-18 |
CN104584320B (zh) | 2017-04-12 |
CN104584320A (zh) | 2015-04-29 |
WO2014034347A1 (ja) | 2014-03-06 |
JPWO2014034347A1 (ja) | 2016-08-08 |
US9088064B2 (en) | 2015-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5679056B2 (ja) | 非可逆回路素子 | |
JP5126248B2 (ja) | 非可逆回路素子 | |
WO2009154024A1 (ja) | 非可逆回路素子 | |
JP5983859B2 (ja) | 非可逆回路素子及びモジュール | |
WO1999030382A1 (fr) | Element de circuit irreversible | |
JP4788714B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
JP5748025B2 (ja) | 非可逆回路素子 | |
JP2009049879A (ja) | 2ポート型非可逆回路素子 | |
JP4548383B2 (ja) | 非可逆回路素子及び通信装置 | |
JP5672394B2 (ja) | 非可逆回路素子 | |
JP5655990B2 (ja) | 非可逆回路素子 | |
JP5233664B2 (ja) | 非可逆回路素子の構成部品 | |
JP2015082755A (ja) | 非可逆回路素子、そのモジュール及び送受信モジュール | |
JP5652116B2 (ja) | 非可逆回路素子 | |
JP6152896B2 (ja) | 非可逆回路素子 | |
WO2014115595A1 (ja) | 非可逆回路素子 | |
JPWO2007013252A1 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
JP2012138719A (ja) | 非可逆回路素子及びフェライト・磁石素子 | |
JP2012090141A (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5748025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |