JP5409837B2 - 薄膜光電変換モジュールの解析方法 - Google Patents
薄膜光電変換モジュールの解析方法 Download PDFInfo
- Publication number
- JP5409837B2 JP5409837B2 JP2012096807A JP2012096807A JP5409837B2 JP 5409837 B2 JP5409837 B2 JP 5409837B2 JP 2012096807 A JP2012096807 A JP 2012096807A JP 2012096807 A JP2012096807 A JP 2012096807A JP 5409837 B2 JP5409837 B2 JP 5409837B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- reverse bias
- thin film
- film photoelectric
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 197
- 239000010409 thin film Substances 0.000 title claims description 114
- 238000000034 method Methods 0.000 title claims description 93
- 238000012545 processing Methods 0.000 claims description 102
- 230000008569 process Effects 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 47
- 239000010408 film Substances 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 238000004458 analytical method Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 7
- 230000036962 time dependent Effects 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 103
- 230000007246 mechanism Effects 0.000 description 57
- 239000004065 semiconductor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000003672 processing method Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910006404 SnO 2 Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 ITO Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 210000000678 band cell Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
本発明は、薄膜光電変換モジュールの解析方法に関し、さらに詳しくは、直列接続された薄膜光電変換素子に逆バイアス電圧を印加して逆バイアス処理を行う薄膜光電変換モジュールの解析方法に関する。
近年、ガスを原料としてプラズマＣＶＤ法により形成される薄膜太陽電池が注目されている。この薄膜太陽電池の例として、シリコン系薄膜からなるシリコン系薄膜太陽電池やＣＩＳあるいはＣＩＧＳ化合物薄膜太陽電池等が挙げられ、開発および生産量の拡大が進められている。
これらの薄膜太陽電池は、プラズマＣＶＤ法、スパッタ法または真空蒸着法等により、基板上に透明電極、光電変換層および裏面電極を積層して形成される。薄膜太陽電池は、２つの電極に挟まれた光電変換層の層厚が薄いため、光電変換層中にピンホールが発生すると容易に電極間に短絡が生じ、これによって発電特性が低下する。
このような薄膜太陽電池の特性回復を目的として、太陽電池セルの電極間に逆バイアス電圧を印加することにより、その際に発生したジュール熱により短絡部（ピンホール部分）を飛散させて除去するあるいは酸化して絶縁する逆バイアス処理方法および装置が提案されている。
これらの薄膜太陽電池は、プラズマＣＶＤ法、スパッタ法または真空蒸着法等により、基板上に透明電極、光電変換層および裏面電極を積層して形成される。薄膜太陽電池は、２つの電極に挟まれた光電変換層の層厚が薄いため、光電変換層中にピンホールが発生すると容易に電極間に短絡が生じ、これによって発電特性が低下する。
このような薄膜太陽電池の特性回復を目的として、太陽電池セルの電極間に逆バイアス電圧を印加することにより、その際に発生したジュール熱により短絡部（ピンホール部分）を飛散させて除去するあるいは酸化して絶縁する逆バイアス処理方法および装置が提案されている。
例えば、特許文献１には、絶縁基板上に第１の電極層、光電変換層、第２の電極層が順次形成された複数の帯状太陽電池セルが直列接続された太陽電池において、太陽電池セルの正負の両極に対し、逆方向に耐電圧以下の電圧を印加し、短絡部を除去する太陽電池の短絡部除去方法および装置が開示されている。この場合、隣接する２つの太陽電池セルの裏面電極に、複数の点状、若しくは１または複数の線状、または１または複数の面状の接触部を有する印加部材を接触させる。一方の太陽電池セルの裏面電極は、他方の太陽電池セルの透明電極と接続されているため、他方の太陽電池セルに逆方向の耐電圧以下の電圧が印加されることとなる。
この短絡部除去方法および装置によると、複数のプローブからなる印加部材や、１または複数の線状あるいは面状の印加部材を用いることによって、印加部材から短絡部までの距離が短くなり、第１の電極および第２の電極における電圧降下が少なくなるため、印加電圧の設定と制御が容易で且つ安定したものとなり、短絡部の除去を確実に行うことができるとされている。
しかしながら、上述の短絡部除去方法および装置によれば、逆バイアス電圧を印加する太陽電池セルに複数の短絡部が存在し、その複数の短絡部のなかに抵抗値が非常に低く逆バイアス電圧印加によって除去不可能な短絡部が存在した場合、以下の問題を生じる。
つまり、太陽電池セルに逆バイアス電圧を印加すると抵抗値が非常に低い短絡部に電流が集中し、その短絡部より抵抗値の大きな他の短絡部が除去されず、逆バイアス電圧を印加したにも関わらず短絡部が残存してしまうという問題が生じる。また、帯状の太陽電池セルは面積が広いため、短絡箇所の特定が困難であり、不良解析に時間を要する。
つまり、太陽電池セルに逆バイアス電圧を印加すると抵抗値が非常に低い短絡部に電流が集中し、その短絡部より抵抗値の大きな他の短絡部が除去されず、逆バイアス電圧を印加したにも関わらず短絡部が残存してしまうという問題が生じる。また、帯状の太陽電池セルは面積が広いため、短絡箇所の特定が困難であり、不良解析に時間を要する。
特に、太陽電池を量産する場合や大きな基板上に太陽電池を形成する場合にこのような問題が生じ易い。太陽電池を量産する場合、基板上に連続して光電変換層が形成され、成膜装置内には光電変換層を形成する材料からなる膜やパウダーが堆積することとなる。このような成膜装置内に堆積した膜やパウダーが成膜前の基板上に付着した場合、この付着物は光電変換層の膜厚に対して大きいものであるため、光電変換層形成後に付着物が剥がれると光電変換層に比較的面積の大きな欠陥部（ピンホール）が形成され、その部分に抵抗値の非常に小さな短絡部が形成されることとなる。また、大きな基板上に太陽電池を形成する場合にも、上述した抵抗値の小さな短絡部が発生する確率が高くなる。このような短絡部は、光電変換層の両側の電極が直接接触し、かつ、両電極の接触面積も比較的大きいものとなるため、抵抗値が小さく、そのため逆バイアス電圧を印加して局所的に電流を流しても十分なジュール熱を得ることができず、その短絡部を除去できない場合が多い。
発明者らは、大きなサイズの基板（例えば１ｍ×１ｍ以上）の上に薄膜太陽電池を形成する量産化技術開発において、上述した抵抗値の小さな短絡部が発生することを発見し、当該短絡部の太陽電池モジュール全体の出力に与える影響を低減することを目的として鋭意技術開発を重ね本発明を完成するに至った。
かくして、本発明によれば、成膜工程によって基板の表面上に第１電極層、光電変換層および第２電極層が順次積層されてなる薄膜光電変換素子が互いに電気的に直列接続されたストリングを、前記第１電極層と前記第２電極層を電気的に絶縁分離する直列接続方向に延びる１つ以上の分割溝によって複数に分割して形成した複数の分割ストリングを備えた薄膜光電変換モジュールの製造工程改善方法であって、
前記分割ストリングにおける各薄膜光電変換素子に逆バイアス電圧を印加して各薄膜光電変換素子に流れる電流値の経時変化を測定して、各薄膜光電変換素子の電流値と、該薄膜光電変換素子の前記基板上の位置情報とが対応した逆バイアス処理データを取得し、
前記逆バイアス処理データの前記電流値の経時変化に基づいて短絡の程度を分類すると共に、前記逆バイアス処理データの前記電流値および前記位置情報に基づいて短絡部が発生し易い薄膜光電変換素子の前記基板上の位置を解析し、
前記解析の結果を前記光電変換層の前記成膜工程にフィードバックすることにより前記成膜工程の改善に利用することを特徴とする薄膜光電変換モジュールの製造工程改善方法が提供される。
前記分割ストリングにおける各薄膜光電変換素子に逆バイアス電圧を印加して各薄膜光電変換素子に流れる電流値の経時変化を測定して、各薄膜光電変換素子の電流値と、該薄膜光電変換素子の前記基板上の位置情報とが対応した逆バイアス処理データを取得し、
前記逆バイアス処理データの前記電流値の経時変化に基づいて短絡の程度を分類すると共に、前記逆バイアス処理データの前記電流値および前記位置情報に基づいて短絡部が発生し易い薄膜光電変換素子の前記基板上の位置を解析し、
前記解析の結果を前記光電変換層の前記成膜工程にフィードバックすることにより前記成膜工程の改善に利用することを特徴とする薄膜光電変換モジュールの製造工程改善方法が提供される。
本発明によれば、各単位セル（薄膜光電変換素子）の逆バイアス処理時に取得したデータにより、短絡の程度を分類し、どの部分に短絡部が発生し易いかを容易に解析することができる。この解析結果をフィードバックすることにより、光電変換層の成膜工程などの工程改善に利用することができる。
また、従来の方法では、薄膜光電変換素子の短絡箇所およびその修復状況を特定することが困難であったが、分割ストリングにおける小面積の薄膜光電変換素子に逆バイアス処理することにより、短絡箇所をより小さな範囲に絞り込むことができ、どの部分で不良発生が起こり易いか等の不良解析が容易となる。その為、製造装置側の問題点を把握しやすくなり、早期対応が可能となる。
また、集積型薄膜太陽電池モジュールは、直列接続された薄膜光電変換素子の一部が射影により発電しなくなると、他の薄膜光電変換素子で発生した電圧が影になって発電しなくなった薄膜光電変換素子のｐｎ接合の逆方向に印加される。逆方向に電圧印加された薄膜光電変換素子中に短絡部が存在すると、その短絡部分に電流が集中して流れ、ジュール熱により発熱して局所的に温度が上昇し、電極と光電変換層の間で膜剥離が発生したり、基板が割れたりする、いわゆる「ホットスポット現象」が発生する可能性がある。本発明によれば、短絡部を効率良く除去することが可能であるため、「ホットスポット現象」の発生率を低減することができる。
また、従来の方法では、薄膜光電変換素子の短絡箇所およびその修復状況を特定することが困難であったが、分割ストリングにおける小面積の薄膜光電変換素子に逆バイアス処理することにより、短絡箇所をより小さな範囲に絞り込むことができ、どの部分で不良発生が起こり易いか等の不良解析が容易となる。その為、製造装置側の問題点を把握しやすくなり、早期対応が可能となる。
また、集積型薄膜太陽電池モジュールは、直列接続された薄膜光電変換素子の一部が射影により発電しなくなると、他の薄膜光電変換素子で発生した電圧が影になって発電しなくなった薄膜光電変換素子のｐｎ接合の逆方向に印加される。逆方向に電圧印加された薄膜光電変換素子中に短絡部が存在すると、その短絡部分に電流が集中して流れ、ジュール熱により発熱して局所的に温度が上昇し、電極と光電変換層の間で膜剥離が発生したり、基板が割れたりする、いわゆる「ホットスポット現象」が発生する可能性がある。本発明によれば、短絡部を効率良く除去することが可能であるため、「ホットスポット現象」の発生率を低減することができる。
本発明の薄膜光電変換モジュールの製造工程改善方法は、成膜工程によって基板の表面上に第１電極層、光電変換層および第２電極層が順次積層されてなる薄膜光電変換素子が互いに電気的に直列接続されたストリングを、前記第１電極層と前記第２電極層を電気的に絶縁分離する直列接続方向に延びる１つ以上の分割溝によって複数に分割して形成した複数の分割ストリングを備えた薄膜光電変換モジュールの製造工程改善方法であって、
前記分割ストリングにおける各薄膜光電変換素子に逆バイアス電圧を印加して各薄膜光電変換素子に流れる電流値の経時変化を測定して、各薄膜光電変換素子の電流値と、該薄膜光電変換素子の前記基板上の位置情報とが対応した逆バイアス処理データを取得し、
前記逆バイアス処理データの前記電流値の経時変化に基づいて短絡の程度を分類すると共に、前記逆バイアス処理データの前記電流値および前記位置情報に基づいて短絡部が発生し易い薄膜光電変換素子の前記基板上の位置を解析し、
前記解析の結果を前記光電変換層の前記成膜工程にフィードバックすることにより前記成膜工程の改善に利用する。
前記分割ストリングにおける各薄膜光電変換素子に逆バイアス電圧を印加して各薄膜光電変換素子に流れる電流値の経時変化を測定して、各薄膜光電変換素子の電流値と、該薄膜光電変換素子の前記基板上の位置情報とが対応した逆バイアス処理データを取得し、
前記逆バイアス処理データの前記電流値の経時変化に基づいて短絡の程度を分類すると共に、前記逆バイアス処理データの前記電流値および前記位置情報に基づいて短絡部が発生し易い薄膜光電変換素子の前記基板上の位置を解析し、
前記解析の結果を前記光電変換層の前記成膜工程にフィードバックすることにより前記成膜工程の改善に利用する。
ここで、逆バイアス処理について説明する。
薄膜光電変換素子を逆バイアス処理をすることによって、その部分に短絡部が存在するか否か、短絡部がどの程度のものであるかを判断することができる。
逆バイアス電圧を印加した場合において、短絡部が存在しないときは電流がほとんど流れないが、短絡部が存在するときは電流が流れて短絡部が除去される。しかし、短絡部の抵抗値が非常に小さい場合には、電流が流れても発熱が十分でなく、その短絡部を除去できない。
逆バイアス電圧を印加したときに流れる電流値の経時変化を測定することにより、以下のように被処理部である薄膜光電変換素子に存在する短絡部を分類したり、修復状況を判断することができる。
薄膜光電変換素子を逆バイアス処理をすることによって、その部分に短絡部が存在するか否か、短絡部がどの程度のものであるかを判断することができる。
逆バイアス電圧を印加した場合において、短絡部が存在しないときは電流がほとんど流れないが、短絡部が存在するときは電流が流れて短絡部が除去される。しかし、短絡部の抵抗値が非常に小さい場合には、電流が流れても発熱が十分でなく、その短絡部を除去できない。
逆バイアス電圧を印加したときに流れる電流値の経時変化を測定することにより、以下のように被処理部である薄膜光電変換素子に存在する短絡部を分類したり、修復状況を判断することができる。
（１）一定値（例えば５Ｖ）の逆バイアス電圧印加時に流れる電流値が規定値以下であれば短絡部が存在しない。
（２）一定値（例えば５Ｖ）の逆バイアス電圧印加開始時には、規定値より大きな電流が流れたが徐々に電流が減少し最終的には規定値以下となったときは、短絡部が除去されたと判断できる。また、逆バイアス電圧印加開始時に流れる電流値によって、短絡部の抵抗値を算出することができ、短絡の程度を分類することができる。
（３）一定値（例えば５Ｖ）の逆バイアス電圧を所定時間（例えば数秒程度）印加しても電流値が規定値以下にならない場合には、短絡部の抵抗値が小さく除去不可能なものと判断することができる。
本発明は、以上のような測定結果を分割ストリングにおける薄膜光電変換素子毎に取得することができ、薄膜光電変換モジュールの不良解析が容易となる。
（２）一定値（例えば５Ｖ）の逆バイアス電圧印加開始時には、規定値より大きな電流が流れたが徐々に電流が減少し最終的には規定値以下となったときは、短絡部が除去されたと判断できる。また、逆バイアス電圧印加開始時に流れる電流値によって、短絡部の抵抗値を算出することができ、短絡の程度を分類することができる。
（３）一定値（例えば５Ｖ）の逆バイアス電圧を所定時間（例えば数秒程度）印加しても電流値が規定値以下にならない場合には、短絡部の抵抗値が小さく除去不可能なものと判断することができる。
本発明は、以上のような測定結果を分割ストリングにおける薄膜光電変換素子毎に取得することができ、薄膜光電変換モジュールの不良解析が容易となる。
本発明に適用される薄膜光電変換モジュールは、絶縁基板上に第１電極層、光電変換層および第２電極層が順次積層されてなる薄膜光電変換素子が複数集積された構造のものであれば特に限定されず、光電変換層としてはｐｎ接合型、ｐｉｎ接合型、ヘテロ接合型、ｐｎまたはｐｉｎ接合が複数重ねられたタンデム構造型等が挙げられる。また、本発明は、絶縁基板として透明基板を使用したスーパーストレート型の薄膜光電変換モジュールと、不透明基板を使用したサブストレート型の薄膜光電変換モジュールの両方に適用可能である。
本発明において、前記分割ストリング毎に異なる電源を用いて同時に逆バイアス処理するようにしてもよい。このようにすれば、複数の分割ストリングは分割溝にて相互に分離されているため、他の分割ストリングの電極に付与される電位の影響を受けることなく、各分割ストリングを個別に同時に逆バイアス処理することができ、逆バイアス処理の処理時間を短縮することができる。なお、同一電源から別の分割ストリングの薄膜光電変換素子に分岐して逆バイアス処理すると、各薄膜光電変換素子が電気的に並列接続された状態で逆バイアス処理されることとなる。
また、分割ストリングの分割幅（直列接続方向と垂直な分割方向の長さ）が短い場合は、分割ストリングを複数の分割ストリングからなるグループに分けて、グループ毎に異なる電源を用いて同時に逆バイアス処理してもよい。各グループ内の分割ストリングは、同一電源から分岐して逆バイアス処理されるため、各グループ内の分割ストリング間では前記効果を得ることはできない。一方、異なる電源により逆バイアス処理される異なるグループの分割ストリング間では、前記効果を得ることができる。
また、分割ストリングの分割幅（直列接続方向と垂直な分割方向の長さ）が短い場合は、分割ストリングを複数の分割ストリングからなるグループに分けて、グループ毎に異なる電源を用いて同時に逆バイアス処理してもよい。各グループ内の分割ストリングは、同一電源から分岐して逆バイアス処理されるため、各グループ内の分割ストリング間では前記効果を得ることはできない。一方、異なる電源により逆バイアス処理される異なるグループの分割ストリング間では、前記効果を得ることができる。
また、前記複数の分割ストリングが互いに電気的に並列接続されるように、前記分割溝を形成するようにしてもよい。この場合、直列方向最上流側のストリングの第１および第２電極層の一部と、直列方向最下流側のストリングの第１および第２電極層の一部とが残るように、複数の分割溝を形成する。
このようにすれば、薄膜光電変換モジュールに電極取り出し部材を接続する際に、複数の分割ストリングをリード線にて並列接続する配線作業が容易となり、配線作業を迅速に行うことができる。
このようにすれば、薄膜光電変換モジュールに電極取り出し部材を接続する際に、複数の分割ストリングをリード線にて並列接続する配線作業が容易となり、配線作業を迅速に行うことができる。
また、同一の分割ストリングにおける少なくとも３つの薄膜光電変換素子の前記第２電極層に異なった電位を同時に付与して、前記３つのうちの少なくとも２つの薄膜光電変換素子を同時に逆バイアス処理するようにしてもよい。このようにすれば、２つの薄膜光電変換素子に同時に逆バイアス電圧を印加でき、２つの薄膜光電変換素子を同時に逆バイアス処理することができ、処理作業の時間短縮化を図ることができる。
また、同一の分割ストリングにおける全ての薄膜光電変換素子の第２電極層に異なった電位を付与して全ての薄膜光電変換素子を一度に逆バイアス処理するようにしてもよい。このようにすれば、逆バイアス処理をより時間短縮することができる。
ここで、本発明において、同時または一度に逆バイアス処理するとは、複数の薄膜光電変換素子の逆バイアス処理が同時に開始及び終了される場合に限られず、異なった時刻に開始される場合および異なった時刻に終了する場合も含む。すなわち、ある時刻において、複数の薄膜光電変換素子に逆バイアス電圧が印加され逆バイアス処理が行われていればよい。
ここで、本発明において、同時または一度に逆バイアス処理するとは、複数の薄膜光電変換素子の逆バイアス処理が同時に開始及び終了される場合に限られず、異なった時刻に開始される場合および異なった時刻に終了する場合も含む。すなわち、ある時刻において、複数の薄膜光電変換素子に逆バイアス電圧が印加され逆バイアス処理が行われていればよい。
また、薄膜光電変換素子を逆バイアス処理する際に、絶縁基板とは反対側の複数の第２電極層に電位を付与する場合を説明したが、逆バイアス処理時の薄膜光電変換素子の第１電極層と第２電極層とに異なる電位が付与されればよいため、薄膜光電変換素子の第１電極層が露出している場合には第１電極層に電位を付与してもよい。
また、薄膜光電変換素子に印加される逆バイアス電圧は、薄膜光電変換素子の耐電圧以下であればよい。逆バイアス電圧は例えば３Ｖ程度とすることができるが、薄膜光電変換素子におけるｐｎ接合、ｐｉｎ接合等の接合部が破壊され短絡状態となることを防止するため、薄膜光電変換素子の逆耐電圧以下の電圧であればよい。薄膜光電変換素子の逆耐電圧は、光電変換層の膜厚あるいは層数等の構造により異なるが、一般的には数Ｖから２０Ｖ程度である。したがって、逆バイアス電圧は、光電変換層の膜厚あるいは層数等の構造により異なるが、数Ｖから２０Ｖ程度に設定することができる。
また、薄膜光電変換素子に印加される逆バイアス電圧は、薄膜光電変換素子の耐電圧以下であればよい。逆バイアス電圧は例えば３Ｖ程度とすることができるが、薄膜光電変換素子におけるｐｎ接合、ｐｉｎ接合等の接合部が破壊され短絡状態となることを防止するため、薄膜光電変換素子の逆耐電圧以下の電圧であればよい。薄膜光電変換素子の逆耐電圧は、光電変換層の膜厚あるいは層数等の構造により異なるが、一般的には数Ｖから２０Ｖ程度である。したがって、逆バイアス電圧は、光電変換層の膜厚あるいは層数等の構造により異なるが、数Ｖから２０Ｖ程度に設定することができる。
本発明において、薄膜光電変換モジュールは、以下の製造装置を用いて製造することができる。すなわち、この薄膜光電変換モジュールの製造装置は、絶縁基板上に第１電極層、光電変換層および第２電極層が順次積層されてなる薄膜光電変換素子が互いに電気的に直列接続されたストリングを複数に分割して、複数の分割ストリングを形成する分割手段と、前記分割ストリングにおける各薄膜光電変換素子に逆バイアス電圧を印加して逆バイアス処理する逆バイアス処理手段とを備える。
前記分割手段としては、ストリングの第１電極層と第２電極層を電気的に絶縁分離する直列接続方向に延びる分割溝を形成することができる手段であれば特に限定されるものではなく、例えばＹＡＧレーザ又はＹＶＯ4レーザおよび任意にメタルマスクを備えたものとすることができる。
これらのレーザによれば、絶縁基板を傷付けることなく薄膜光電変換素子のみを容易かつ高精度に分割することができる。
また、メタルマスクは、上述したように、複数の分割ストリングが互いに電気的に並列接続されるように、分割溝を形成する場合に用いられる。つまり、レーザにて直列方向の分割溝を各ストリングに複数本形成する際、ストリングの両端の第１および第２電極層の一部をメタルマスクにてマスクすることにより、マスクした箇所はレーザにて切断されないため、互いに電気的に並列接続された複数の分割ストリングを形成することができる。
これらのレーザによれば、絶縁基板を傷付けることなく薄膜光電変換素子のみを容易かつ高精度に分割することができる。
また、メタルマスクは、上述したように、複数の分割ストリングが互いに電気的に並列接続されるように、分割溝を形成する場合に用いられる。つまり、レーザにて直列方向の分割溝を各ストリングに複数本形成する際、ストリングの両端の第１および第２電極層の一部をメタルマスクにてマスクすることにより、マスクした箇所はレーザにて切断されないため、互いに電気的に並列接続された複数の分割ストリングを形成することができる。
前記逆バイアス処理手段としては、電源と、該電源と電気的に接続されて同一の分割ストリングにおける少なくとも２つの薄膜光電変換素子の前記第２電極層に接触して異なった電位を同時に付与する２つ以上の導電性部材と、前記電源に設けられかつ第２電極層に接触させる前記２つ以上の導電性部材に異なる電位を付与する２つ以上の出力端子とを備えた構成とすることができる。なお、逆バイアス処理手段について詳しくは後述の各実施形態で説明する。
以下、図面を参照しながら本発明の実施形態について詳しく説明する。なお、図面や以下の記述中で示す内容は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。以下、スーパーストレート型構造の薄膜光電変換モジュールを例に挙げて説明を進めるが、以下の説明は、サブストレート型構造の薄膜光電変換モジュールについても基本的に当てはまる。但し、サブストレート型構造の場合、第１電極、光電変換層および第２電極を形成する順序が逆転し、第２電極、光電変換層および第１電極がこの順序で絶縁基板上に形成される。スーパーストレート型構造の場合は基板側が表面側となり、サブストレート型構造の場合は基板側が裏面側となる。
（実施形態１）
図１は本発明の実施形態１の薄膜光電変換モジュールの製造方法を説明する図であって、第１ストリングを示す概略斜視図である。
この第１ストリング１００は、透明絶縁基板１０１上に、透明電極層としての第１電極層１０２、光電変換層１０３、および裏面電極層としての第２電極層１０４がこの順序で積層された帯状薄膜光電変換素子Ｓ１が複数並列し、かつ複数の帯状薄膜光電変換素子Ｓ１が電気的に直列接続して構成されている。以下、帯状薄膜光電変換素子Ｓ１を帯状セルＳ１と称する。
図１は本発明の実施形態１の薄膜光電変換モジュールの製造方法を説明する図であって、第１ストリングを示す概略斜視図である。
この第１ストリング１００は、透明絶縁基板１０１上に、透明電極層としての第１電極層１０２、光電変換層１０３、および裏面電極層としての第２電極層１０４がこの順序で積層された帯状薄膜光電変換素子Ｓ１が複数並列し、かつ複数の帯状薄膜光電変換素子Ｓ１が電気的に直列接続して構成されている。以下、帯状薄膜光電変換素子Ｓ１を帯状セルＳ１と称する。
この第１ストリング１００の構造を具体的に説明すると、透明電極層１０２は、光電変換層１０３で埋められた第１分離溝１０７によって分離されており、光電変換層１０３および裏面電極層１０５は第２分離溝１０８によって分離されている。そして、レーザ光等を用いたパターンニングによって光電変換層１０３が除去された部分であるコンタクトライン１０９を通って、一の帯状セルＳ１の第２電極層１０４が隣接する他の帯状セルＳ１の第１電極層１０２に接続されることにより、複数の帯状セルＳ１が電気的に直列に接続されている。なお、図１において、符号１１１は薄膜光電変換素子の集積部を表している。
透明絶縁基板１０１としては、以降の膜形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。また、第１電極層１０２は、透明導電膜からなり、好ましくは、ＳｎＯ2を含む材料からなる透明導電膜からなる。ＳｎＯ2を含む材料は、ＳｎＯ2自体であってもよく、ＳｎＯ2と別の酸化物の混合物（例えば、ＳｎＯ2とＩｎ2Ｏ3の混合物であるＩＴＯ）であってもよい。
ｐ型半導体層には、ボロン、アルミニウム等のｐ型不純物原子がドープされており、ｎ型半導体層にはリン等のｎ型不純物原子がドープされている。ｉ型半導体層は、完全にノンドープである半導体層であってもよく、微量の不純物を含む弱ｐ型又は弱ｎ型で光電変換機能を十分に備えている半導体層であってもよい。なお、本明細書において、「非晶質層」及び「微結晶層」は、それぞれ、非晶質及び微結晶の半導体層を意味する。
光電変換層を構成する各半導体層の材料は、特に限定されず、例えば、シリコン系半導体、ＣＩＳ（ＣｕＩｎＳｅ2）化合物半導体、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物半導体等からなる。以下、各半導体層がシリコン系半導体からなる場合を例にとって説明を進める。「シリコン系半導体」とは、非晶質又は微結晶シリコン、又は非晶質又は微結晶シリコンに炭素やゲルマニウム又はその他の不純物が添加された半導体（シリコンカーバイド、シリコンゲルマニウム等）を意味する。また、「微結晶シリコン」とは、結晶粒径が小さい（数十から千Å程度）結晶シリコンと、非晶質シリコンとの混合相の状態のシリコンを意味する。微結晶シリコンは、例えば、結晶シリコン薄膜をプラズマＣＶＤ法などの非平衡プロセスを用いて低温で作製した場合に形成される。
光電変換層を構成する各半導体層の材料は、特に限定されず、例えば、シリコン系半導体、ＣＩＳ（ＣｕＩｎＳｅ2）化合物半導体、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）化合物半導体等からなる。以下、各半導体層がシリコン系半導体からなる場合を例にとって説明を進める。「シリコン系半導体」とは、非晶質又は微結晶シリコン、又は非晶質又は微結晶シリコンに炭素やゲルマニウム又はその他の不純物が添加された半導体（シリコンカーバイド、シリコンゲルマニウム等）を意味する。また、「微結晶シリコン」とは、結晶粒径が小さい（数十から千Å程度）結晶シリコンと、非晶質シリコンとの混合相の状態のシリコンを意味する。微結晶シリコンは、例えば、結晶シリコン薄膜をプラズマＣＶＤ法などの非平衡プロセスを用いて低温で作製した場合に形成される。
第２電極層１０４の構成や材料は、特に限定されないが、一例では、第２電極１０４は、透明導電膜と金属膜とが光電変換層上に積層した積層構造を有する。透明導電膜は、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる。金属膜は、銀、アルミニウム等の金属からなる。
透明導電膜と金属膜は、ＣＶＤ、スパッタ、蒸着等の方法により形成することができる。
透明導電膜と金属膜は、ＣＶＤ、スパッタ、蒸着等の方法により形成することができる。
次に、薄膜光電変換モジュールの製造方法について説明すると共に、薄膜光電変換モジュールの製造工程改善方法について説明する。
この薄膜光電変換モジュールの製造方法では、まず、図１に示した第１ストリング１００を以下のようにして作製する。
まず、熱ＣＶＤ法、スパッタ法等により、透明絶縁基板１０１上に第１電極層１０２を膜厚500〜1000ｎｍ程度で積層する。次に、レーザスクライブ法によって、第１電極層１０２の一部を所定間隔（7〜18ｍｍ程度）で除去して複数の第１分離溝１０７を形成する。
この薄膜光電変換モジュールの製造方法では、まず、図１に示した第１ストリング１００を以下のようにして作製する。
まず、熱ＣＶＤ法、スパッタ法等により、透明絶縁基板１０１上に第１電極層１０２を膜厚500〜1000ｎｍ程度で積層する。次に、レーザスクライブ法によって、第１電極層１０２の一部を所定間隔（7〜18ｍｍ程度）で除去して複数の第１分離溝１０７を形成する。
続いて、プラズマＣＶＤ法等により、第１分離溝１０７で分離された第１電極層１０２を覆うように光電変換層１０３を膜厚300〜3000ｎｍ程度で積層する。光電変換層１０３としては、例えばシリコン系半導体薄膜が挙げられ、ｐ型半導体層、ｉ型半導体層およびｎ型半導体層を順次第１電極１０２上に積層する。
その後、レーザスクライブ法により、光電変換層１０３の一部を所定間隔（7〜18ｍｍ程度）で除去することによって、複数のコンタクトライン１０９を形成する。
その後、レーザスクライブ法により、光電変換層１０３の一部を所定間隔（7〜18ｍｍ程度）で除去することによって、複数のコンタクトライン１０９を形成する。
続いて、スパッタ法、蒸着法等により、光電変換層１０３を覆うように透明導電層と金属層をこの順で積層して第２電極層１０４を形成する。これにより、コンタクトライン１０９が第２電極層１０４で埋められる。
次に、レーザスクライブ法によって、光電変換層１０３および第２電極層１０４の一部を所定間隔（7〜18ｍｍ程度）で除去することによって分離して、複数の第２分離溝１０８を形成する。
なお、第１分割溝１０７、コンタクトライン１０９および第２分割溝１０８を形成するレーザスクライブ法は、各溝を形成する際に除去すべき層に吸収される波長に調整したＹＡＧレーザやＹＶＯ4レーザを用いることができる。
以上により、透明絶縁基板１０１上に複数の帯状セルＳ１が互いに直列接続された第１ストリング１００が形成される（図１参照）。
次に、レーザスクライブ法によって、光電変換層１０３および第２電極層１０４の一部を所定間隔（7〜18ｍｍ程度）で除去することによって分離して、複数の第２分離溝１０８を形成する。
なお、第１分割溝１０７、コンタクトライン１０９および第２分割溝１０８を形成するレーザスクライブ法は、各溝を形成する際に除去すべき層に吸収される波長に調整したＹＡＧレーザやＹＶＯ4レーザを用いることができる。
以上により、透明絶縁基板１０１上に複数の帯状セルＳ１が互いに直列接続された第１ストリング１００が形成される（図１参照）。
次に、この第１ストリング１００における各帯状セルＳ１が、図２および図３に示すように複数に分割した分割ストリング１０６ａ〜１０６ｆを有する第２ストリングを作製する。この第２ストリング２００が後述する逆バイアス処理の対象物となる。なお、図２は本発明の実施形態１の薄膜光電変換モジュールの製造方法を説明する図であって、第２ストリングを示す概略斜視図であり、図３は図２中に示したＩＡ−ＩＡに沿った模式的な断面図である。
まず、透明絶縁基板１０１側からレーザ光を照射しながらＸ方向（帯状セルＳ１の長さ方向と直交する方向）に移動させるレーザスクライブ法によって、光電変換層１０３および第２電極層１０４の一部を所定間隔（75〜250ｍｍ程度）で除去して第１分割溝１０５ａを形成する。照射するレーザ光は、第１電極層（透明電極層）１０２でほとんど吸収されないＹＡＧレーザ第２高調波（波長５３２ｎｍ）を用いることができる。
次に、第１分割溝１０５ａの中央部付近に、透明絶縁基板１０１側からレーザ光を照射しながらＸ方向に移動させて、第１電極層１０２を除去し、第２分割溝１０５ｂを形成する。照射するレーザ光は、第１電極層１０２で吸収されるＹＡＧレーザ基本波（波長１．０６μｍ）を用いることができる。
次に、第１分割溝１０５ａの中央部付近に、透明絶縁基板１０１側からレーザ光を照射しながらＸ方向に移動させて、第１電極層１０２を除去し、第２分割溝１０５ｂを形成する。照射するレーザ光は、第１電極層１０２で吸収されるＹＡＧレーザ基本波（波長１．０６μｍ）を用いることができる。
このように、第１分割溝１０５ａおよび第２分割溝１０５ｂからなる分割溝１０５を形成することによって各帯状セルＳ１（図１参照）を複数に分割して電気的に絶縁することにより、複数の単位セルＳ２がＸ方向に電気的に直列接続された分割ストリング１０６ａ〜１０６ｆを複数並列して有する第２ストリング２００を作製することができる。図２において、点線で囲まれた複数の細長い長方形領域が各分割ストリングを表している。
なお、図２に示すように、各分割ストリングのＸ方向の端部側のセルＳ３は、他の単位セルＳ２よりもＸ方向の寸法が短かく形成されており、これらのセルＳ３は光電変換素子としてではなく、後述の逆バイアス処理時の電極として各セルＳ３の第２電極１０４が使用される。
なお、図２に示すように、各分割ストリングのＸ方向の端部側のセルＳ３は、他の単位セルＳ２よりもＸ方向の寸法が短かく形成されており、これらのセルＳ３は光電変換素子としてではなく、後述の逆バイアス処理時の電極として各セルＳ３の第２電極１０４が使用される。
ところで、図２では、複数の分割ストリング１０６ａ〜１０６ｆが分割溝１０５によって電気的に絶縁されて並列してなる第２ストリング２００を図示しているが、複数の分割ストリング１０６ａ〜１０６ｆを電気的に並列接続した第２ストリングを作製してもよい（図示省略）。この場合、透明絶縁基板１側からレーザ光を照射する前に、図１に示すストリング１００の直列方向の両端側の２つの帯状セルＳ１における各第２電極１０４の長手方向に延びる端縁の真裏に位置する透明絶縁基板１０１の外面に、メタルマスクを配置する。そして、メタルマスクを配置した状態で、上述のように透明絶縁基板１側からレーザ光を照射して第１分割溝１０５ａおよび第２分割溝１０５ｂを形成して分割溝１０５を形成する。メタルマスクはレーザ光を透過させないため、メタルマスクにて覆われた部分の第１電極１０２、光電変換層１０３および第２電極１０４は残存する。このメタルマスクとしては、厚さ1〜3ｍｍ程度のアルミニウム、ステンレス等からなる金属シートを用いることができる。
これにより、複数の分割ストリング１０６ａ〜１０６ｆの直列方向の一端側にある各単位セルＳ２の第１電極１０２および第２電極１０４はそれぞれ共通電極によって並列接続されると共に、複数の分割ストリング１０６ａ〜１０６ｆの直列方向の他端側にある各セルＳ３の第１電極１０２および第２電極１０４はそれぞれ共通電極によって並列接続される。
これにより、複数の分割ストリング１０６ａ〜１０６ｆの直列方向の一端側にある各単位セルＳ２の第１電極１０２および第２電極１０４はそれぞれ共通電極によって並列接続されると共に、複数の分割ストリング１０６ａ〜１０６ｆの直列方向の他端側にある各セルＳ３の第１電極１０２および第２電極１０４はそれぞれ共通電極によって並列接続される。
本発明の薄膜光電変換モジュールの製造方法では、次に、第２ストリング２００の各単位セルＳ２に逆バイアス電圧を印加して逆バイアス処理する工程が行われる。単位セルＳにおける光電変換層１０３に形成されたピンホールを通じて第１電極１０２と第２電極１０４とが接触した短絡部が存在する場合、この逆バイアス処理によって短絡部の除去、短絡部の分類および修復状況を判断することができる。
図４は実施形態１における逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。
この逆バイアス処理手段５１２は、一定電圧を出力する出力端子５０１を有する電源５０２と、出力端子５０１を第２ストリング２００の各第２電極層に接続する導電性部材５０５とを備えている。
出力端子５０１は、一対の出力端子５０１ａ、５０１ｂからなり、本実施形態１においては、一方の出力端子５０１ａに正電位、他方の出力端子５０１ｂに０Ｖの電位を出力できるようにしている。出力端子５０１ａに出力する正電位は任意の値に制御可能である。導電性部材５０５は、電極接続部５０５ａおよび配線部５０５ｂから構成されている。
なお、実施形態１における逆バイアス処理工程で使用可能な具体的な逆バイアス処理手段の構成は、後述する実施形態７および８で説明する。
この逆バイアス処理手段５１２は、一定電圧を出力する出力端子５０１を有する電源５０２と、出力端子５０１を第２ストリング２００の各第２電極層に接続する導電性部材５０５とを備えている。
出力端子５０１は、一対の出力端子５０１ａ、５０１ｂからなり、本実施形態１においては、一方の出力端子５０１ａに正電位、他方の出力端子５０１ｂに０Ｖの電位を出力できるようにしている。出力端子５０１ａに出力する正電位は任意の値に制御可能である。導電性部材５０５は、電極接続部５０５ａおよび配線部５０５ｂから構成されている。
なお、実施形態１における逆バイアス処理工程で使用可能な具体的な逆バイアス処理手段の構成は、後述する実施形態７および８で説明する。
図５は図４のＩＢ−ＩＢに沿った模式的な第２ストリングの断面図である。さらに詳しく説明すると、図５は図２および図３で示した第２ストリング２００における分割ストリング１０６ｆをＸ方向に切断した断面図であり、分割ストリング１０６ｆの各単位セルＳ２およびセルＳ３における第１電極に102f1〜102f5の符号を付すと共に、第２電極に104f1〜104f6の符号を付している。
逆バイアス処理工程では、図４に示すように、まず、逆バイアス処理手段の一対の電極接続部505a1、505a2を、例えば手前の分割ストリング１０６ｆ（図２参照）における端部側の隣り合う第２電極層104f1、104f2に接触させる。一方の単位セルＳ２の第２電極層104f1は、光電変換層１０３のｎ半導体層側の裏面電極である。また、他方の単位セルＳ２の第２電極層104f2は、一方の単位セルＳ２における光電変換層１０３のｐ半導体層側の透明電極層である第１電極層102f1と接続されている。したがって、一方の第２電極層104f1に正電位を付与し、他方の第２電極層104f2に０Ｖを付与すれば、一方の単位セルＳ２の光電変換層１０３に逆方向電圧が印加され、逆バイアス処理が行われる。
逆バイアス処理工程では、図４に示すように、まず、逆バイアス処理手段の一対の電極接続部505a1、505a2を、例えば手前の分割ストリング１０６ｆ（図２参照）における端部側の隣り合う第２電極層104f1、104f2に接触させる。一方の単位セルＳ２の第２電極層104f1は、光電変換層１０３のｎ半導体層側の裏面電極である。また、他方の単位セルＳ２の第２電極層104f2は、一方の単位セルＳ２における光電変換層１０３のｐ半導体層側の透明電極層である第１電極層102f1と接続されている。したがって、一方の第２電極層104f1に正電位を付与し、他方の第２電極層104f2に０Ｖを付与すれば、一方の単位セルＳ２の光電変換層１０３に逆方向電圧が印加され、逆バイアス処理が行われる。
具体的には、例えば、出力端子５０１ａに＋３Ｖの電位、出力端子５０１ｂに０Ｖの電位を出力し、第２電極層104f1、104f2間に３Ｖの電圧を１秒間印加する。これにより、光電変換層１０３に３Ｖの逆方向電圧（逆バイアス電圧）が１秒間印加される。
この電圧印加により電流がほとんど流れない場合には、その単位セルＳ２には短絡部が存在しないと判断して逆バイアス処理を終了し、一対の電極接続部505a1、505a2を一つずれた位置の第２電極層104f2と104f3に接触させて次の単位セルＳ２の逆バイアス処理を行う。
一方、電圧印加時に所定値以上の電流が流れ、電圧印加期間１秒内に電流が減少しない場合には、出力端子１０１ａの電位を５Ｖに変更し、さらに１秒間逆バイアス電圧を印加する。それでも電流が減少しない場合には、逆バイアス処理できないと判断して処理を終了し、次の単位セルＳ２の逆バイアス処理を行う。ここで、出力端子５０１ａに出力する電位が大きすぎると、単位セルＳ２のｐiｎ接合が破壊されるため、単位セルＳ２に印加される電圧は耐電圧以下とする必要がある。
この電圧印加により電流がほとんど流れない場合には、その単位セルＳ２には短絡部が存在しないと判断して逆バイアス処理を終了し、一対の電極接続部505a1、505a2を一つずれた位置の第２電極層104f2と104f3に接触させて次の単位セルＳ２の逆バイアス処理を行う。
一方、電圧印加時に所定値以上の電流が流れ、電圧印加期間１秒内に電流が減少しない場合には、出力端子１０１ａの電位を５Ｖに変更し、さらに１秒間逆バイアス電圧を印加する。それでも電流が減少しない場合には、逆バイアス処理できないと判断して処理を終了し、次の単位セルＳ２の逆バイアス処理を行う。ここで、出力端子５０１ａに出力する電位が大きすぎると、単位セルＳ２のｐiｎ接合が破壊されるため、単位セルＳ２に印加される電圧は耐電圧以下とする必要がある。
上記手順により、一列の分割ストリング１０６ｆ（図２参照）の全ての単位セルＳ２を順次逆バイアス処理する。なお、最後に出力端子505a2を接触させる第２電極104f6の部分のセルＳ３は光電変換素子として使用はしないので、このセルＳ３の逆バイアス処理は省略される。
そして、一列の分割ストリング１０６ｆの全ての単位セルＳ２についての逆バイアス処理が終了すれば、同様の手順で、隣接する次の分割ストリング１０６ｅの全ての単位セルＳ２を順次逆バイアス処理し、このように第２ストリング２００における全ての単位セルＳ２を逆バイアス処理する。
このようにして各単位セルＳ２の逆バイアス処理時に取得したデータにより、上述のように短絡の程度を分類し、どの部分に短絡部が発生し易いかを容易に解析することができる。この解析結果をフィードバックすることにより、光電変換層の成膜工程などの工程改善に利用することができる。
そして、一列の分割ストリング１０６ｆの全ての単位セルＳ２についての逆バイアス処理が終了すれば、同様の手順で、隣接する次の分割ストリング１０６ｅの全ての単位セルＳ２を順次逆バイアス処理し、このように第２ストリング２００における全ての単位セルＳ２を逆バイアス処理する。
このようにして各単位セルＳ２の逆バイアス処理時に取得したデータにより、上述のように短絡の程度を分類し、どの部分に短絡部が発生し易いかを容易に解析することができる。この解析結果をフィードバックすることにより、光電変換層の成膜工程などの工程改善に利用することができる。
また、従来の方法では、薄膜光電変換素子の短絡箇所およびその修復状況を特定することが困難であったが、分割ストリングにおける小面積の薄膜光電変換素子に逆バイアス処理することにより、短絡箇所をより小さな範囲に絞り込むことができ、どの部分で不良発生が起こり易いか等の不良解析が容易となる。その為、製造装置側の問題点を把握しやすくなり、早期対応が可能となる。
また、集積型薄膜太陽電池モジュールは、直列接続された薄膜光電変換素子の一部が射影により発電しなくなると、他の薄膜光電変換素子で発生した電圧が影になって発電しなくなった薄膜光電変換素子のｐｎ接合の逆方向に印加される。逆方向に電圧印加された薄膜光電変換素子中に短絡部が存在すると、その短絡部分に電流が集中して流れ、ジュール熱により発熱して局所的に温度が上昇し、電極と光電変換層の間で膜剥離が発生したり、基板が割れたりする、いわゆる「ホットスポット現象」が発生する可能性がある。本発明によれば、短絡部を効率良く除去することが可能であるため、「ホットスポット現象」の発生率を低減することができる。
また、集積型薄膜太陽電池モジュールは、直列接続された薄膜光電変換素子の一部が射影により発電しなくなると、他の薄膜光電変換素子で発生した電圧が影になって発電しなくなった薄膜光電変換素子のｐｎ接合の逆方向に印加される。逆方向に電圧印加された薄膜光電変換素子中に短絡部が存在すると、その短絡部分に電流が集中して流れ、ジュール熱により発熱して局所的に温度が上昇し、電極と光電変換層の間で膜剥離が発生したり、基板が割れたりする、いわゆる「ホットスポット現象」が発生する可能性がある。本発明によれば、短絡部を効率良く除去することが可能であるため、「ホットスポット現象」の発生率を低減することができる。
以下、実施形態１と同様に第２ストリング２００を製造し、実施形態１の逆バイアス処理方法とは異なる方法で逆バイアス処理工程を行う実施形態２〜６を説明する。実施形態２〜６では、第２ストリング２００の製造までの説明を省略し、逆バイアス処理工程について主に説明する。なお、実施形態１では、５つの単位セルＳ２と１つのセルＳ３が直列接続して1本の分割ストリングが構成された場合を例示したが、実施形態１〜６において１本の分割ストリング内の単位セルＳ２の数は自由に設計変更することができる。
（実施形態２）
図６は本発明の実施形態２の薄膜光電変換モジュールの製造方法を説明する図であって、逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。
この実施形態２では、各分割ストリング毎に異なる電源５０２ａ〜５０２ｆを用いて、各分割ストリング内の単位セルＳ２を順次逆バイアス処理する。つまり、実施形態２の逆バイアス処理手段は、図４で説明した実施形態１の逆バイアス処理手段を複数備えている。
したがって、実施形態２の逆バイアス処理工程では、各分割ストリングの単位セルＳ２を同時に逆バイアス処理することができ、第２ストリング２００の逆バイアス処理時間をより短縮化することができる。なお、分割ストリングの各単位セルを順次逆バイアス処理する手順は、実施形態１と同様である。
図６は本発明の実施形態２の薄膜光電変換モジュールの製造方法を説明する図であって、逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。
この実施形態２では、各分割ストリング毎に異なる電源５０２ａ〜５０２ｆを用いて、各分割ストリング内の単位セルＳ２を順次逆バイアス処理する。つまり、実施形態２の逆バイアス処理手段は、図４で説明した実施形態１の逆バイアス処理手段を複数備えている。
したがって、実施形態２の逆バイアス処理工程では、各分割ストリングの単位セルＳ２を同時に逆バイアス処理することができ、第２ストリング２００の逆バイアス処理時間をより短縮化することができる。なお、分割ストリングの各単位セルを順次逆バイアス処理する手順は、実施形態１と同様である。
この場合、各分割ストリング間は分割溝１０５（図３参照）により電気的に分離されており、他の分割ストリングの第２電極に付与される電位の影響を受けることなく、各分割ストリングを個別に逆バイアス処理することができる。また、各分割ストリングが電気的に並列接続されていても、他の分割ストリングの第２電極に付与される電位の影響を受けることはない。
また、複数電源の正負いづれかの端子（例えば負側端子）を短絡して（共通の配線を利用して）同電位としても、他方の端子（例えば正側の端子）が短絡されていなければ、他の分割ストリングに付与される電圧の影響を受けることなく、各分割ストリングを個別に逆バイアス処理することができる。
また、複数電源の正負いづれかの端子（例えば負側端子）を短絡して（共通の配線を利用して）同電位としても、他方の端子（例えば正側の端子）が短絡されていなければ、他の分割ストリングに付与される電圧の影響を受けることなく、各分割ストリングを個別に逆バイアス処理することができる。
（実施形態３）
図７は本発明の実施形態３の薄膜光電変換モジュールの製造方法を説明する図であって、逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。また、図８は実施形態３に係る直列接続された１つの分割ストリングの等価回路である。なお、図７における第２ストリング２００は図４の実施形態１および図６の実施形態２と同じものであり、図７における図４および図６と同一の要素には同一の符号を付している。また、図８の等価回路は分割ストリング１０６ｆのものであり、符号103f1〜103f6は直列接続された各単位セルＳ２の光電変換層を表している。
この実施形態３では、逆バイアス処理工程において、同一の分割ストリングにおける少なくとも３つの単位セルＳ２の第２電極層に異なった電位を同時に付与して、前記３つのうちの少なくとも２つの単位セルＳ２を同時に逆バイアス処理する。
図７は本発明の実施形態３の薄膜光電変換モジュールの製造方法を説明する図であって、逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。また、図８は実施形態３に係る直列接続された１つの分割ストリングの等価回路である。なお、図７における第２ストリング２００は図４の実施形態１および図６の実施形態２と同じものであり、図７における図４および図６と同一の要素には同一の符号を付している。また、図８の等価回路は分割ストリング１０６ｆのものであり、符号103f1〜103f6は直列接続された各単位セルＳ２の光電変換層を表している。
この実施形態３では、逆バイアス処理工程において、同一の分割ストリングにおける少なくとも３つの単位セルＳ２の第２電極層に異なった電位を同時に付与して、前記３つのうちの少なくとも２つの単位セルＳ２を同時に逆バイアス処理する。
実施形態３の逆バイアス処理手段1512は、３つの異なった電圧を同時に３つの単位セルＳ２の第２電極１０４に付与するものであって、３つの異なった電位を同時に出力する３つの出力端子1501を有する電源1502と、３つの出力端子1501を直列接続された３つの単位セルＳ２の第２電極１０４に接続する導電性部材１０５とを備えている。導電性部材１０５は電極接続部１０５ａ及び配線部１０５ｂからなる。
出力端子１０１それぞれからは、異なった電位が出力されていれば良く、本実施形態３においては、例えば、出力端子１０１ａに＋３Ｖ、出力端子１０１ｂに０Ｖ、出力端子１０１ｃに−３Ｖの電位を出力することができる。
この逆バイアス処理手段1512により、２つの単位セルＳ２に同時に逆バイアス電圧３Ｖを印加でき、２つの単位セルＳ２を同時に逆バイアス処理することができる。
本実施形態３において、逆バイアス電圧を３Ｖとしたが、単位セルＳ２のｐｉｎ接合が破壊され短絡状態となることを防止するため、単位セルＳ２の耐電圧以下の電圧であればよい。単位セルＳ２の耐電圧は、光電変換層の膜厚あるいは層数等の構造により異なるが、一般的には数Ｖから２０Ｖ程度であるため、この範囲内に逆バイアス電圧を設定することが可能である。
出力端子１０１それぞれからは、異なった電位が出力されていれば良く、本実施形態３においては、例えば、出力端子１０１ａに＋３Ｖ、出力端子１０１ｂに０Ｖ、出力端子１０１ｃに−３Ｖの電位を出力することができる。
この逆バイアス処理手段1512により、２つの単位セルＳ２に同時に逆バイアス電圧３Ｖを印加でき、２つの単位セルＳ２を同時に逆バイアス処理することができる。
本実施形態３において、逆バイアス電圧を３Ｖとしたが、単位セルＳ２のｐｉｎ接合が破壊され短絡状態となることを防止するため、単位セルＳ２の耐電圧以下の電圧であればよい。単位セルＳ２の耐電圧は、光電変換層の膜厚あるいは層数等の構造により異なるが、一般的には数Ｖから２０Ｖ程度であるため、この範囲内に逆バイアス電圧を設定することが可能である。
次に、実施形態３の逆バイアス処理手段を用いた逆バイアス処理工程を図７および図８を参照しながら説明する。
まず、第２電極層104f1、104f2、104f3それぞれに電極接続部1505a1、1505a2、1505a3を接触させ、例えば、出力端子1501aに＋３Ｖ、出力端子1501bに０Ｖ、出力端子1501cに−３Ｖの電位を出力すると、図８に示すように、第２電極層104f1に＋３Ｖ、第２電極層104f2に０Ｖ、第２電極層104f3に−３Ｖの電位が付与される。これによって、光電変換層103f1および光電変換層103f2に３Ｖの逆バイアス電圧が同時に印加され、これらの光電変換層を同時に逆バイアス処理することができる。この際、３つのうち残りの光電変換層103f3から他の隣の光電変換層103f4に電圧が印加されることはなく、トランジスタとして順方向動作する等による問題が生じることはない。
まず、第２電極層104f1、104f2、104f3それぞれに電極接続部1505a1、1505a2、1505a3を接触させ、例えば、出力端子1501aに＋３Ｖ、出力端子1501bに０Ｖ、出力端子1501cに−３Ｖの電位を出力すると、図８に示すように、第２電極層104f1に＋３Ｖ、第２電極層104f2に０Ｖ、第２電極層104f3に−３Ｖの電位が付与される。これによって、光電変換層103f1および光電変換層103f2に３Ｖの逆バイアス電圧が同時に印加され、これらの光電変換層を同時に逆バイアス処理することができる。この際、３つのうち残りの光電変換層103f3から他の隣の光電変換層103f4に電圧が印加されることはなく、トランジスタとして順方向動作する等による問題が生じることはない。
光電変換層103f1および光電変換層103f2の逆バイアス処理終了後、第２電極層104f3、104f4、104f5それぞれに電極接続部1505a1、1505a2、1505a3を接触させ、出力端子1501aに＋３Ｖ、出力端子1501bに０Ｖ、出力端子1501cに−３Ｖの電位を出力する。これにより、光電変換層103f3および光電変換素子103f4に３Ｖの逆バイアス電圧が同時に印加され、これらの光電変換素子を同時に逆バイアス処理することができる。
このように、隣接する２つの光電変換層を同時に逆バイアス処理していくことができ、その後、逆バイアス処理すべき光電変換層が１つ残った場合、具体的には図８における光電変換層103f5を逆バイアス処理する場合は、光電変換層103f5の第２電極層104f5に電極接続部1505a1を接触させ、かつ隣の第２電極層104f6に電極接続部1505a2を接触させ、出力端子1501aに＋３Ｖ、出力端子1501bに０Ｖの電位を出力する。あるいは、光電変換層103f5の第２電極層104f5に電極接続部1505a2を接触させ、かつ隣の第２電極層104f6に電極接続部1505a3を接触させ、出力端子1501bに０Ｖ、出力端子1501cに−３Ｖの電位を出力する。
このように、隣接する２つの光電変換層を同時に逆バイアス処理していくことができ、その後、逆バイアス処理すべき光電変換層が１つ残った場合、具体的には図８における光電変換層103f5を逆バイアス処理する場合は、光電変換層103f5の第２電極層104f5に電極接続部1505a1を接触させ、かつ隣の第２電極層104f6に電極接続部1505a2を接触させ、出力端子1501aに＋３Ｖ、出力端子1501bに０Ｖの電位を出力する。あるいは、光電変換層103f5の第２電極層104f5に電極接続部1505a2を接触させ、かつ隣の第２電極層104f6に電極接続部1505a3を接触させ、出力端子1501bに０Ｖ、出力端子1501cに−３Ｖの電位を出力する。
このように、一列の分割ストリング１０６ｆの全ての単位セルＳ２についての逆バイアス処理が終了すれば、同様の手順で、隣接する次の分割ストリング１０６ｅの全ての単位セルＳ２を順次逆バイアス処理し、このように第２ストリング２００における全ての単位セルＳ２を逆バイアス処理する。
この実施形態３によれば、実施形態１よりも逆バイアス処理工程を短時間で終了することができる。
この実施形態３によれば、実施形態１よりも逆バイアス処理工程を短時間で終了することができる。
（実施形態４）
実施形態４では、逆バイアス処理工程（Ｂ）において、同一の分割ストリングにおける全ての薄膜光電変換素子の第２電極層に異なった電位を付与して全ての薄膜光電変換素子を一度に逆バイアス処理する。
つまり、前記実施形態３では、電源1502からの出力電位、出力端子1501および導電性部材1505をそれぞれ３つとしたが、１つの分割ストリング中の直列接続された単位セルＳ２の数が多い場合には、出力電位、出力端子および導電性部材の数を増加させることにより、逆バイアス処理工程をさらに時間短縮化させることができる。さらには、単位セルＳ２の第２電極層すべてに対応した出力電位、出力端子および導電性部材を設けることにより、一度に全ての単位セルＳ２を逆バイアス処理することも可能である。
実施形態４では、逆バイアス処理工程（Ｂ）において、同一の分割ストリングにおける全ての薄膜光電変換素子の第２電極層に異なった電位を付与して全ての薄膜光電変換素子を一度に逆バイアス処理する。
つまり、前記実施形態３では、電源1502からの出力電位、出力端子1501および導電性部材1505をそれぞれ３つとしたが、１つの分割ストリング中の直列接続された単位セルＳ２の数が多い場合には、出力電位、出力端子および導電性部材の数を増加させることにより、逆バイアス処理工程をさらに時間短縮化させることができる。さらには、単位セルＳ２の第２電極層すべてに対応した出力電位、出力端子および導電性部材を設けることにより、一度に全ての単位セルＳ２を逆バイアス処理することも可能である。
実施形態４は、実施形態３の応用であり、例えば、図８に示すように１つの分割ストリングが５つの直列接続された光電変換層103f1〜103f5を有するものである場合、これら５つの光電変換層103f1〜103f5を同時に逆バイアス処理するには、第２電極104f1〜104f6の電位がこの順に段階的に小さくなるように、例えば＋９Ｖ、＋６Ｖ、＋３Ｖ、０Ｖ、−３Ｖ、−６Ｖの電圧（光電変換層の耐電圧以下）を同時に印加することにより、１つの分割ストリング内の全ての光電変換層103f1〜103f5を逆バイアス処理することができる。
（実施形態５）
実施形態５では、実施形態３と同様の逆バイアス処理方法が用いられるが、実施形態３の逆バイアス処理手段1512とは異なる逆バイアス処理手段2512を用いて、第２ストリング２００の逆バイアス処理工程が行われる。本発明の実施形態５の薄膜光電変換モジュールの製造方法を説明する図であって、逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。
この逆バイアス処理手段2512は、異なった電位が出力される３つの出力端子を有する電源および４つ以上の導電性部材を有し、さらに、４つ以上の導電性部材のうちの任意の３つの導電性部材と３つの出力端子とが電気的に接続するよう回路を切り換える切換回路部を備えたものである。
実施形態５では、実施形態３と同様の逆バイアス処理方法が用いられるが、実施形態３の逆バイアス処理手段1512とは異なる逆バイアス処理手段2512を用いて、第２ストリング２００の逆バイアス処理工程が行われる。本発明の実施形態５の薄膜光電変換モジュールの製造方法を説明する図であって、逆バイアス処理工程およびこの工程で使用する逆バイアス処理手段を説明する概略図である。
この逆バイアス処理手段2512は、異なった電位が出力される３つの出力端子を有する電源および４つ以上の導電性部材を有し、さらに、４つ以上の導電性部材のうちの任意の３つの導電性部材と３つの出力端子とが電気的に接続するよう回路を切り換える切換回路部を備えたものである。
具体的に説明すると、図９に示すように、３つの出力端子2501a、2501b、2501cのそれぞれには例えば＋３Ｖ、０Ｖ、−３Ｖの電位が出力される。また、電極接続部2505aと配線部2505bとからなる導電性部材2505は、４本以上の６本備えられている。さらに、逆バイアス処理手段2512は、３つの出力端子2501a、2501b、2501cと６本の導電性部材2505のうちの任意の３本とを電気的な接続状態に切り換える切換回路部2109を備えている。
この切換回路部2109は、３つの出力端子2501a、2501b、2501cと配線2112を介して接続される３つの入力端子2111と、６本の導電性部材2505の配線部2505bと接続される６つの出力端子2110と、３つの出力端子2501a、2501b、2501cと６つの出力端子2110のうちの任意の３つの出力端子とを電気的な接続状態（ＯＮ状態）に切り換える切換部2109aと、出力端子2110それぞれに対応したスイッチ部2109bとを備える。
この切換回路部2109は、３つの出力端子2501a、2501b、2501cと配線2112を介して接続される３つの入力端子2111と、６本の導電性部材2505の配線部2505bと接続される６つの出力端子2110と、３つの出力端子2501a、2501b、2501cと６つの出力端子2110のうちの任意の３つの出力端子とを電気的な接続状態（ＯＮ状態）に切り換える切換部2109aと、出力端子2110それぞれに対応したスイッチ部2109bとを備える。
この逆バイアス処理手段2512を用いて第２ストリング２００を逆バイアス処理する場合、図９に示すように、まず、１つの分割ストリング106fにおける全ての第２電極104f1〜140f6に全ての電極接続部2505aを接触させる。そして、第２電極104f1、104f2、140f3にそれぞれ＋３Ｖ、０Ｖ、−３Ｖの電圧を印加する際は、第２電極104f1に対応する出力端子2110と電源2502の出力端子2501a（＋３Ｖ）とを接続状態に切り換え、第２電極104f2に対応する出力端子2110と電源2502の出力端子2501b（０Ｖ）とを接続状態に切り換え、第２電極104f3に対応する出力端子2110と電源2502の出力端子2501c（−３Ｖ）とを接続状態に切り換えるよう切換部2109aを作動させると共に、第２電極104f1、104f2、140f3に対応する出力端子2110のスイッチ部2109bをＯＮ状態に作動させる。
これにより、実施形態３と同様に、第２電極104f1および104f2に対応する２つの光電変換層に逆バイアス電圧３Ｖが印加されて逆バイアス処理が施される。次の逆バイアス処理では、第２電極104f3および104f4に対応する２つの光電変換層に逆バイアス電圧３Ｖが印加されるよう、切換部2109aおよびスイッチ部2109bを適切に切り換え、このようにして最後の光電変換層まで逆バイアス処理を行う。なお、逆バイアス処理すべき光電変換層が１つ残った場合は、その光電変換層の第２電極層104f5に＋３Ｖまたは０Ｖの電位を付与し、端部の第２電極104f6に０Ｖまたは−３Ｖの電位を付与するよう、切換部2109aおよびスイッチ部2109bを適切に切り換えればよい。
そして、このようにして１つの分割ストリングについての逆バイアス処理が終了すれば、未処理の分割ストリングを順次逆バイアス処理していく。
実施形態５によれば、実施形態３と同様に、切換回路部2109により選択された任意の２つの光電変換素子に同時に逆バイアス電圧を印加でき、２つの光電変換素子を同時に逆バイアス処理することができる。また、逆バイアス処理する光電変換素子を選択する際に、電極接続部2505aと光電変換層の位置を相対的に移動させる必要がなく、この相対的移動のための移動手段が不要となる。
そして、このようにして１つの分割ストリングについての逆バイアス処理が終了すれば、未処理の分割ストリングを順次逆バイアス処理していく。
実施形態５によれば、実施形態３と同様に、切換回路部2109により選択された任意の２つの光電変換素子に同時に逆バイアス電圧を印加でき、２つの光電変換素子を同時に逆バイアス処理することができる。また、逆バイアス処理する光電変換素子を選択する際に、電極接続部2505aと光電変換層の位置を相対的に移動させる必要がなく、この相対的移動のための移動手段が不要となる。
（実施形態６）
実施形態６に係る逆バイアス処理方法は、互いに隣接していない複数の光電変換素子を同時に逆バイアス処理するものである。図１０は実施形態６に係る逆バイアス処理方法を示す直列接続された光電変換層の等価回路を示している。
この場合、図１０に示すように、第２電極104f1に例えば＋３Ｖ、第２電極104f2および第２電極104f4に０Ｖ、第２電極104f5に−３Ｖの電位を付与することにより、光電変換層103f1および光電変換層103f4に３Ｖの逆バイアス電圧が同時に印加され、これらの光電変換層を同時に逆バイアス処理することができる。この際、同時に逆バイアス処理される光電変換層103f1と光電変換層103f4の間に位置する光電変換素子103f2および光電変換層103f3には、電圧が印加されず、トランジスタとして順方向動作する等による問題が生じることはない。
実施形態６に係る逆バイアス処理方法は、互いに隣接していない複数の光電変換素子を同時に逆バイアス処理するものである。図１０は実施形態６に係る逆バイアス処理方法を示す直列接続された光電変換層の等価回路を示している。
この場合、図１０に示すように、第２電極104f1に例えば＋３Ｖ、第２電極104f2および第２電極104f4に０Ｖ、第２電極104f5に−３Ｖの電位を付与することにより、光電変換層103f1および光電変換層103f4に３Ｖの逆バイアス電圧が同時に印加され、これらの光電変換層を同時に逆バイアス処理することができる。この際、同時に逆バイアス処理される光電変換層103f1と光電変換層103f4の間に位置する光電変換素子103f2および光電変換層103f3には、電圧が印加されず、トランジスタとして順方向動作する等による問題が生じることはない。
また、本実施形態６の場合、さらに第２電極104f3に０Ｖを付与し、同時に逆バイアス処理される光電変換層103f1と光電変換層103f4の間に位置する全ての第２電極104f2〜104f4を同一の電位０Ｖとしてもよい。
また、本実施形態において、第２電極104f2および第２電極104f4を同電位の０Ｖとしたが、異なる電位とすることもできる。ただし、この場合は、光電変換層103f2および光電変換層103f3が順方向動作してこれらの光電変換層に大電流が流れないようにする必要がある。光電変換層103f2および光電変換層103f3のような逆バイアス処理されない光電変換層は、順バイアス動作しないことが望ましい。ただし、順バイアス動作させても、光電変換層が破損しない程度の順方向電流が流れる場合や、その順方向電流を流しても電源の電力容量の範囲内であり、印加電圧が低下しない場合には、本方法を使用することは可能である。
この実施形態６に係る逆バイアス処理方法は、逆バイアス処理する必要のある光電変換素子が離れて位置している場合に、それらを同時に逆バイアス処理するときに有効である。
また、本実施形態において、第２電極104f2および第２電極104f4を同電位の０Ｖとしたが、異なる電位とすることもできる。ただし、この場合は、光電変換層103f2および光電変換層103f3が順方向動作してこれらの光電変換層に大電流が流れないようにする必要がある。光電変換層103f2および光電変換層103f3のような逆バイアス処理されない光電変換層は、順バイアス動作しないことが望ましい。ただし、順バイアス動作させても、光電変換層が破損しない程度の順方向電流が流れる場合や、その順方向電流を流しても電源の電力容量の範囲内であり、印加電圧が低下しない場合には、本方法を使用することは可能である。
この実施形態６に係る逆バイアス処理方法は、逆バイアス処理する必要のある光電変換素子が離れて位置している場合に、それらを同時に逆バイアス処理するときに有効である。
（実施形態７）
図１１は実施形態２における逆バイアス処理工程で使用可能な実施形態７としての逆バイアス処理手段を示す概略斜視図である。なお、図１１において、図６中の構成要素と同一の構成要素には、同一の符号を付している。
この逆バイアス処理手段は、図１２に示すように、実施形態２で説明した出力端子501a、501bを有する複数の電源502（502a〜502f）に加えて、各分割ストリング106a〜106fにおける２つの薄膜光電変換素子（単位セルＳ２）に電位を付与する複数の電圧印加ユニットＵ１と、各電圧印加ユニットＵ１を直列接続方向（Ｘ方向）に移動させる移動機構Ｔとをさらに備える。
図１３は、各分割ストリング106a〜106fに対応する複数の電圧印加ユニットＵ１の配置を示している。
図１１は実施形態２における逆バイアス処理工程で使用可能な実施形態７としての逆バイアス処理手段を示す概略斜視図である。なお、図１１において、図６中の構成要素と同一の構成要素には、同一の符号を付している。
この逆バイアス処理手段は、図１２に示すように、実施形態２で説明した出力端子501a、501bを有する複数の電源502（502a〜502f）に加えて、各分割ストリング106a〜106fにおける２つの薄膜光電変換素子（単位セルＳ２）に電位を付与する複数の電圧印加ユニットＵ１と、各電圧印加ユニットＵ１を直列接続方向（Ｘ方向）に移動させる移動機構Ｔとをさらに備える。
図１３は、各分割ストリング106a〜106fに対応する複数の電圧印加ユニットＵ１の配置を示している。
電圧印加ユニットＵ１は、分割ストリングにおける２つの薄膜光電変換素子の第２電極層に接触可能な２つのピン形電極接続部505a1、505a2と、２つの電極接続部505a1、505a2を相互に電気的に絶縁した状態で連結して各電極接続部505a1、505a2を昇降させる昇降駆動部601と、昇降駆動部601を保持する保持部602とを有する。
具体的には、保持部602は、例えば下方開口部を有するボックスからなる。また、昇降駆動部601は、例えば伸縮可能なエアーシリンダからなり、エアーシリンダのロッド部がボックスの下方開口部側へ上下方向に移動可能なように、エアーシリンダの本体部がボックスの内面に固定されている。なお、この場合、移動機構Ｔ１は、図示しないエアー供給源と、エアー供給源と各エアーシリンダとを接続して各エアーシリンダに圧縮エアーを供給する可撓性エアーチューブ等を備える。
また、例えば、エアーシリンダのロッド部下端には平板603が水平状に取り付けられ、この平板603の下面に２枚の導電性板材604が間隔を置いて取り付けられ、各導電性板材604の下面に電極接続部505a1、505a2が一体化されている。この２枚の導電性板材604は、電源502の出力端子501a、501bに配線部505b、505bを介して電気的に接続されている。
また、２枚の導電性板材604の電気的絶縁性および２つの電極接続部505a1、505a2の電気的絶縁性が確保されるように、例えば、平板603を絶縁材料にて構成し、各導電性板材604を平板603にボルト・ナット結合している。
また、２枚の導電性板材604の電気的絶縁性および２つの電極接続部505a1、505a2の電気的絶縁性が確保されるように、例えば、平板603を絶縁材料にて構成し、各導電性板材604を平板603にボルト・ナット結合している。
なお、配線部505b、505bおよび上述のエアーチューブは、各電圧印加ユニットＵ１のＸ方向への移動を妨げないようにして移動機構Ｔ１の基盤701の下面側に配置されている。あるいは、基盤701の複数箇所にＸ方向に延びるスリットを形成し、このスリットに配線部505b、505bおよびエアーチューブを通して外部ヘ引き出すことにより、基盤701の下面側のスペースに移動機構Ｔの部材のみを配置させてもよい。
移動機構Ｔは、複数の電圧印加ユニットＵ１の保持部602と連結されて、各保持部602を連動してまたは独立して直列接続方向Ｘに移動可能に構成されており、具体的な構成は特に限定されず、例えば、ボールネジ機構、ベルト車機構（プーリー機構）、チェーン・スプロケット機構等を採用することができる。
ボールネジ機構としては図１４および図１５が例示され、ベルト車機構としては図１６および図１７が例示される。
ボールネジ機構としては図１４および図１５が例示され、ベルト車機構としては図１６および図１７が例示される。
＜移動機構の第１例＞
図１４はボールネジ機構を採用して複数の電圧印加ユニットＵ１を連動させる移動機構Ｔ１を示している。
この移動機構Ｔ１は、基盤701（図１１参照）と、基盤701の下面のＸ方向の両側に固定された平行な一対の固定片702と、一対の固定片702に回転可能に枢着された複数のスクリューシャフト703と、各スクリューシャフト703に螺着されたナット部704と、各スクリューシャフト703の後端に取り付けられた第１笠歯車705と、一対の固定片702に固定された複数のガイドシャフト706と、各スクリューシャフト703の後端側に配置されて基盤701の下面に回転可能に取り付けられたメインスクリューシャフト707と、メインスクリューシャフト707を回転させるモータＭと、メインスクリューシャフト707に取り付けられて各第１笠歯車705と噛合する複数の第２笠歯車708とを備えている。
図１４はボールネジ機構を採用して複数の電圧印加ユニットＵ１を連動させる移動機構Ｔ１を示している。
この移動機構Ｔ１は、基盤701（図１１参照）と、基盤701の下面のＸ方向の両側に固定された平行な一対の固定片702と、一対の固定片702に回転可能に枢着された複数のスクリューシャフト703と、各スクリューシャフト703に螺着されたナット部704と、各スクリューシャフト703の後端に取り付けられた第１笠歯車705と、一対の固定片702に固定された複数のガイドシャフト706と、各スクリューシャフト703の後端側に配置されて基盤701の下面に回転可能に取り付けられたメインスクリューシャフト707と、メインスクリューシャフト707を回転させるモータＭと、メインスクリューシャフト707に取り付けられて各第１笠歯車705と噛合する複数の第２笠歯車708とを備えている。
複数のスクリューシャフト703と複数のガイドシャフト706は交互にかつ平行に配置されており、１本のスクリューシャフト703と１本のガイドシャフト706との１組が１つの電圧印加ユニットＵ１に対応している。
電圧印加ユニットＵ１は、その保持部であるボックスの上壁が、図示しない取付部材を介して移動機構Ｔ１のナット部704に固定されかつガイドシャフト706にスライド可能に取り付けられている。
電圧印加ユニットＵ１は、その保持部であるボックスの上壁が、図示しない取付部材を介して移動機構Ｔ１のナット部704に固定されかつガイドシャフト706にスライド可能に取り付けられている。
このように構成された移動機構Ｔ１に、上述のように各電圧印加ユニットＵ１が取り付けられているため、移動機構Ｔ１のモータＭによってメインスクリューシャフト707と共に各第２笠歯車708が回転すると、各第１笠歯車705と共に各スクリューシャフト703が回転し、それによって各ナット部と共に各電圧印加ユニットＵ１が同時にＸ方向に移動する。
この移動機構Ｔ１を備えた逆バイアス処理手段によれば、電圧印加ユニットＵ１の電極接続部505a1を分割ストリングの逆バイアス処理すべき単位セルＳ２上に移動させたところで、昇降駆動部601にて電極接続部505a1、505a2を降下させて２つの単位セルＳ２の第２電極層に接触させ、実施形態１で説明した逆バイアス処理を行う。処理後、電極接続部505a1、505a2を上昇させ、同様に移動、降下、逆バイアス処理、上昇を繰り返して、全ての単位セルＳ２の逆バイアス処理を行う。
この移動機構Ｔ１を備えた逆バイアス処理手段によれば、電圧印加ユニットＵ１の電極接続部505a1を分割ストリングの逆バイアス処理すべき単位セルＳ２上に移動させたところで、昇降駆動部601にて電極接続部505a1、505a2を降下させて２つの単位セルＳ２の第２電極層に接触させ、実施形態１で説明した逆バイアス処理を行う。処理後、電極接続部505a1、505a2を上昇させ、同様に移動、降下、逆バイアス処理、上昇を繰り返して、全ての単位セルＳ２の逆バイアス処理を行う。
この逆バイアス処理手段によれば、このような逆バイアス処理を複数の分割ストリング106a〜106fについて並行して行うことができる。なお、各電圧印加ユニットＵ１に対応する複数の電源502a〜502fを独立してＯＮ／ＯＦＦ制御することができ、かつ各電圧印加ユニットＵ１を独立して昇降させることができるため、各分割ストリング106a〜106fの単位セルＳ２によって逆バイアス処理の時間に差がある場合は、処理が済んだ単位セルＳ２に対応する電源から順次ＯＦＦし、かつ電圧印加ユニットＵ１を上昇させてもよい。このようにすれば、電力の省エネルギー化を図り、かつ次の単位セルＳ２を逆バイアス処理するために待機させておくことができる。
＜移動機構の第２例＞
図１５はボールネジ機構を採用して複数の電圧印加ユニットＵ１を独立して移動可能な移動機構Ｔ２を示している。なお、図１５において、図１４中の部材と同様の部材には同一の符号を付している。
この移動機構Ｔ２は、上述の移動機構Ｔ１における複数の第２笠歯車708を有するメインスクリューシャフト707およびこれを回転させるモータＭが省略される代りに、各スクリューシャフト703を個別に回転させる複数のモータＭが備えられる。移動機構Ｔ２におけるその他の構成および各電圧印加ユニットＵ１との取り付け構造は、移動機構Ｔ１と同様である。
図１５はボールネジ機構を採用して複数の電圧印加ユニットＵ１を独立して移動可能な移動機構Ｔ２を示している。なお、図１５において、図１４中の部材と同様の部材には同一の符号を付している。
この移動機構Ｔ２は、上述の移動機構Ｔ１における複数の第２笠歯車708を有するメインスクリューシャフト707およびこれを回転させるモータＭが省略される代りに、各スクリューシャフト703を個別に回転させる複数のモータＭが備えられる。移動機構Ｔ２におけるその他の構成および各電圧印加ユニットＵ１との取り付け構造は、移動機構Ｔ１と同様である。
この移動機構Ｔ２を備えた逆バイアス処理手段によれば、各電圧印加ユニットＵ１に対応するモータＭをそれぞれ独立して駆動制御することができるため、各分割ストリング106a〜106fの単位セルＳ２によって逆バイアス処理の時間に差がある場合でも、各分割ストリング106a〜106fの処理に応じたタイミングで個別に各電圧印加ユニットＵ１を移動させることができる。
＜移動機構の第３例＞
図１６はベルト車機構を採用して複数の電圧印加ユニットＵ１を連動させる移動機構Ｔ３を示している。
この移動機構Ｔ３は、前記基盤701（図１１参照）と、基盤701の下面の所定位置に上下方向の軸心Ｐ廻りに回転可能に取り付けられた複数の第１〜第３プーリー801a、801b、801cと、複数の第１〜第３プーリー801a、801b、801cに掛け巻かれた無端状ワイヤベルト802と、１つの第３プーリー801cを回転させるモータＭと、ワイヤベルト802の所定箇所と複数の電圧印加ユニットＵ１の保持部602（図１１参照）とを連結する複数の連結部材803と、複数の電圧印加ユニットＵ１をＸ方向にスライド可能に吊り持ちする図示しないガイドシャフトとを備えている。
図１６はベルト車機構を採用して複数の電圧印加ユニットＵ１を連動させる移動機構Ｔ３を示している。
この移動機構Ｔ３は、前記基盤701（図１１参照）と、基盤701の下面の所定位置に上下方向の軸心Ｐ廻りに回転可能に取り付けられた複数の第１〜第３プーリー801a、801b、801cと、複数の第１〜第３プーリー801a、801b、801cに掛け巻かれた無端状ワイヤベルト802と、１つの第３プーリー801cを回転させるモータＭと、ワイヤベルト802の所定箇所と複数の電圧印加ユニットＵ１の保持部602（図１１参照）とを連結する複数の連結部材803と、複数の電圧印加ユニットＵ１をＸ方向にスライド可能に吊り持ちする図示しないガイドシャフトとを備えている。
第１プーリー801aは、基盤701のＸ方向の逆バイアス処理開始側の端部であって、各電圧印加ユニットＵ１に対応する位置に複数個並列している。第２プーリー801bは、基盤701のＸ方向の逆バイアス処理終了側であって、各電圧印加ユニットＵ１に対応する位置の間に複数個並列している。第３プーリー801cは、基盤701のＸ方向の第２プーリー801bよりも逆バイアス処理終了側の端部であって、両側の第１プーリー801aと対向する位置に２個配置されている。そして、一方の第３プーリー801cがその回転軸を介してモータＭにて回転する。
このように配置された複数の第１〜第３プーリー801a、801b、801cにワイヤベルト802が図１６のように掛け巻かれることにより、各電圧印加ユニットＵ１に対応する位置にワイヤベルト802の直線部802a、802bが対となって平行に形成される。一対の直線部802a、802bは、第３プーリー801cが一方向に回転することにより相互に逆方向に移動する。
各対の直線部802a、802bのうち、同方向に移動する各直線部（図１６では直線部802a）に前記連結部材803がＸ方向の同じ位置に固定されている。
各対の直線部802a、802bのうち、同方向に移動する各直線部（図１６では直線部802a）に前記連結部材803がＸ方向の同じ位置に固定されている。
図示しない複数のガイドシャフトは、図１４で説明した基盤701の下面に固定された一対の平行な固定片702に両端が取り付けられ、１つの電圧印加ユニットＵ１に対して２本平行にかつＸ方向に延びて配置されている。そして、各電圧印加ユニットＵ１の保持部602の上壁が図示しない取付部材を介して各対のガイドシャフトにスライド可能に吊り下げられている。なお、この取付部材と前記連結部材803とは一体化された部材であってもよい。
この移動機構Ｔ３によれば、モータＭにて第３プーリー801cが一方向または逆方向に回転することにより、ワイヤベルト802の各直線部802aが一斉に同方向に移動するため、各電圧印加ユニットＵ１をＸ方向に同時に移動させることができる。したがって、この移動機構Ｔ３を備えた逆バイアス処理手段によれば、移動機構Ｔ１を備えた逆バイアス処理手段と同様に、複数の分割ストリング106a〜106fについて並行して逆バイアス処理を行うことができる。また、処理が済んだ単位セルＳ２に対応する電源から順次ＯＦＦし、かつ電圧印加ユニットＵ１を上昇させ、電力の省エネルギー化を図り、かつ次の単位セルＳ２を逆バイアス処理するために待機させておくことができる。
なお、この移動機構Ｔ３における各プーリーをスプロケットに代え、無端状ワイヤベルト802を無端状チェーンに代えてもよい。
なお、この移動機構Ｔ３における各プーリーをスプロケットに代え、無端状ワイヤベルト802を無端状チェーンに代えてもよい。
＜移動機構の第４例＞
図１７はベルト車機構を採用して複数の電圧印加ユニットＵ１を独立して移動可能な移動機構Ｔ４を示している。なお、図１７において、図１６中の部材と同様の部材には同一の符号を付している。
この移動機構Ｔ４は、上述の移動機構Ｔ３と同様の複数の第１プーリー801aと、基盤701のＸ方向の逆バイアス処理終了側であって、各第１プーリー801aと対向する位置に配置された複数の第２プーリー801dと、各対の第１プーリー801aと第２プーリー801bに掛け巻かれた無端状ワイヤベルト804と、各第２プーリー801bを個別に回転させる複数のモータＭとを備える。
そして、各ワイヤベルト804における一対の直線部804a、804bのうちの一方（図１７では直線部804a）に、移動機構Ｔ１と同様の連結部材803が固定されている。なお、移動機構Ｔ４におけるその他の構成および各電圧印加ユニットＵ１との取り付け構造は、移動機構Ｔ３と同様である。
図１７はベルト車機構を採用して複数の電圧印加ユニットＵ１を独立して移動可能な移動機構Ｔ４を示している。なお、図１７において、図１６中の部材と同様の部材には同一の符号を付している。
この移動機構Ｔ４は、上述の移動機構Ｔ３と同様の複数の第１プーリー801aと、基盤701のＸ方向の逆バイアス処理終了側であって、各第１プーリー801aと対向する位置に配置された複数の第２プーリー801dと、各対の第１プーリー801aと第２プーリー801bに掛け巻かれた無端状ワイヤベルト804と、各第２プーリー801bを個別に回転させる複数のモータＭとを備える。
そして、各ワイヤベルト804における一対の直線部804a、804bのうちの一方（図１７では直線部804a）に、移動機構Ｔ１と同様の連結部材803が固定されている。なお、移動機構Ｔ４におけるその他の構成および各電圧印加ユニットＵ１との取り付け構造は、移動機構Ｔ３と同様である。
この移動機構Ｔ４を備えた逆バイアス処理手段によれば、移動機構Ｔ２と同様に、各電圧印加ユニットＵ１に対応するモータＭをそれぞれ独立して駆動制御することができるため、各分割ストリング106a〜106f（図１１参照）の単位セルＳ２によって逆バイアス処理の時間に差がある場合でも、各分割ストリング106a〜106fの処理に応じたタイミングで個別に各電圧印加ユニットＵ１を移動させることができる。
（実施形態８）
図１８は実施形態２における逆バイアス処理工程で使用可能な実施形態８としての逆バイアス処理手段を示す概略斜視図である。なお、図１８において、図６および図１１中の構成要素と同一の構成要素には、同一の符号を付している。
図１８は実施形態２における逆バイアス処理工程で使用可能な実施形態８としての逆バイアス処理手段を示す概略斜視図である。なお、図１８において、図６および図１１中の構成要素と同一の構成要素には、同一の符号を付している。
図１８および図１９に示すように、実施形態８の逆バイアス処理手段は、実施形態２で説明した出力端子501a、501bを有する複数の電源502（502a〜502f）に加えて、隣接する複数の分割ストリング106a〜106fにおける４つ以上の偶数の単位セルＳ２の第２電極層に接触して電位を付与する複数の電圧印加ユニットＵ２と、各電圧印加ユニットＵ２を直列接続方向（Ｘ方向）に移動させる移動機構Ｔとを備えている。
電圧印加ユニットＵ２は、各分割ストリングにおける２つの単位セルＳ２の第２電極層に接触可能な複数対のピン形電極接続部505a1、505a2と、各分割ストリングにおけるＸ方向と直交する方向（Ｙ方向）に隣接する複数の単位セルＳ２と接触可能な複数の電極接続部505a1を電気的に接続する配線1064と、直列接続方向で対をなす電極接続部505a1、505a2を相互に電気的に絶縁した状態で連結して複数対の電極接続部505a1、505a2を昇降させる昇降駆動部601と、昇降駆動部601を保持する保持部602とを有する。
つまり、実施形態８における逆バイアス処理手段の電圧印加ユニットＵ２は、実施形態７における隣接する２つの電圧印加ユニットＵ１を一体化したような構造であり、移動機構Ｔは、実施形態７と同様に、複数の電圧印加ユニットＵ２を連動してまたは独立してＸ方向に移動可能に構成されたものであり、上述の移動機構Ｔ１〜Ｔ４を採用することができる。
なお、図１９は、各分割ストリング106a〜106fに対応する複数の電圧印加ユニットＵ２の配置を示している。
つまり、実施形態８における逆バイアス処理手段の電圧印加ユニットＵ２は、実施形態７における隣接する２つの電圧印加ユニットＵ１を一体化したような構造であり、移動機構Ｔは、実施形態７と同様に、複数の電圧印加ユニットＵ２を連動してまたは独立してＸ方向に移動可能に構成されたものであり、上述の移動機構Ｔ１〜Ｔ４を採用することができる。
なお、図１９は、各分割ストリング106a〜106fに対応する複数の電圧印加ユニットＵ２の配置を示している。
具体的に、電圧印加ユニットＵ２は、例えば、２つの分割ストリング106e、106fの隣接する４つの単位セルＳ２の第２電極層に接触する４つの電極接続部505a1、505a2と、Ｙ方向に隣接する２つの電極接続部505a1、505a1および２つの電極接続部505a2、505a2をそれぞれ連結する導電性板材からなる前記配線1604、1604と、２枚の配線1604、1604を絶縁状態で連結する平板603と、平板603に連結された昇降駆動部601としてのエアーシリンダと、エアーシリンダを固定する保持部602としての下方開向部を有するボックスと、エアーシリンダに図示しない可撓性チューブを介して圧縮エアーを供給するエアー源とを備える。
また、電源502は、その出力端子501a、501bが、各配線1604、1604に接続される。そのため、２つの電極接続部505a1、505a1には同一の電位が付与され、他の２つの電極接続部505a2、505a2には同一の電位が付与される。
このように実施形態８の電圧印加ユニットＵ２が構成されるため、電圧印加ユニットの数および電源の半数は実施形態７の半数となる。
このように構成された実施形態８の逆バイアス処理によれば、採用する移動機構Ｔ１〜Ｔ４によって複数の電圧印加ユニットＵ２をＸ方向に連動させながらまたは独立して移動させながら、実施形態２に準じて各分割ストリング106a〜106fを逆バイアス処理することができる。さらに、実施形態８の逆バイアス処理は、実施形態７に比べて構成が簡素であり、低コストにて作製することができる。
このように実施形態８の電圧印加ユニットＵ２が構成されるため、電圧印加ユニットの数および電源の半数は実施形態７の半数となる。
このように構成された実施形態８の逆バイアス処理によれば、採用する移動機構Ｔ１〜Ｔ４によって複数の電圧印加ユニットＵ２をＸ方向に連動させながらまたは独立して移動させながら、実施形態２に準じて各分割ストリング106a〜106fを逆バイアス処理することができる。さらに、実施形態８の逆バイアス処理は、実施形態７に比べて構成が簡素であり、低コストにて作製することができる。
（実施形態９）
上述の実施形態７および８は、各電圧印加ユニットＵ１（または各電圧印加ユニットＵ２）に個別に電源502a〜502fが設けられた場合であるが（図１２参照）、実施形態９として、図２０に示すように１つの電源502を複数の電圧印加ユニットＵ１（または各電圧印加ユニットＵ２）に対して並列接続してもよい。
この場合、Ｙ方向に並ぶ全ての電極接続部505a1に同一の電位が付与され、Ｙ方向に並ぶ他の全ての電極接続部505a2に同一の電位が付与されるため、電源数を１つでまかなうことができ、電源数の大幅な削減により逆バイアス手段の作製コストを低減することができる。
なお、実施形態９において、電圧印加ユニットおよび移動機構は、実施形態７または８の構成を採用することができるが、移動機構Ｔ２またはＴ４を用いる場合、各電圧印加ユニットのＸ方向の移動を妨げないよう考慮して配線部505b、505bを配線する。
上述の実施形態７および８は、各電圧印加ユニットＵ１（または各電圧印加ユニットＵ２）に個別に電源502a〜502fが設けられた場合であるが（図１２参照）、実施形態９として、図２０に示すように１つの電源502を複数の電圧印加ユニットＵ１（または各電圧印加ユニットＵ２）に対して並列接続してもよい。
この場合、Ｙ方向に並ぶ全ての電極接続部505a1に同一の電位が付与され、Ｙ方向に並ぶ他の全ての電極接続部505a2に同一の電位が付与されるため、電源数を１つでまかなうことができ、電源数の大幅な削減により逆バイアス手段の作製コストを低減することができる。
なお、実施形態９において、電圧印加ユニットおよび移動機構は、実施形態７または８の構成を採用することができるが、移動機構Ｔ２またはＴ４を用いる場合、各電圧印加ユニットのＸ方向の移動を妨げないよう考慮して配線部505b、505bを配線する。
（他の実施形態）
実施形態８では、１つの電圧印加ユニットＵ２で２つの分割ストリングを逆バイアス処理するよう構成された場合を例示したが、１つの電圧印加ユニットＵ２で３つ〜全ての分割ストリングを逆バイアス処理するよう構成してもよい。このようにすれば、電圧印加ユニットおよび移動機構の構成部品をさらに削減することができ、作製コストをより低減することができる。この場合、昇降駆動部の数、電源の数および電源と電圧印加ユニットとの接続形態等も適宜選択することができる。
実施形態８では、１つの電圧印加ユニットＵ２で２つの分割ストリングを逆バイアス処理するよう構成された場合を例示したが、１つの電圧印加ユニットＵ２で３つ〜全ての分割ストリングを逆バイアス処理するよう構成してもよい。このようにすれば、電圧印加ユニットおよび移動機構の構成部品をさらに削減することができ、作製コストをより低減することができる。この場合、昇降駆動部の数、電源の数および電源と電圧印加ユニットとの接続形態等も適宜選択することができる。
101 絶縁基板（透明絶縁基板）
102 第１電極層（透明電極層）
103 光電変換層
104 第２電極層（裏面電極層）
100 ストリング（第１ストリング）
105 分割溝
106a、106b、106c、106d、106e、106f 分割ストリング
200 第２ストリング
501、1501、2501 出力端子
502、1502、2502 電源
505、1505、2505 導電性部材
505a1、505a2 電極接続部
601 昇降駆動部
602 保持部
604 導電性板材
512、1512、2512 逆バイアス処理手段
1604 配線（導電性板材）
2109 切換回路部
Ｓ１ 帯状セル（薄膜光電変換素子）
Ｓ２ 単位セル
Ｓ３ セル
Ｔ、Ｔ１、Ｔ２、Ｔ３、Ｔ４ 移動機構
Ｕ１、Ｕ２ 電圧印加ユニット
102 第１電極層（透明電極層）
103 光電変換層
104 第２電極層（裏面電極層）
100 ストリング（第１ストリング）
105 分割溝
106a、106b、106c、106d、106e、106f 分割ストリング
200 第２ストリング
501、1501、2501 出力端子
502、1502、2502 電源
505、1505、2505 導電性部材
505a1、505a2 電極接続部
601 昇降駆動部
602 保持部
604 導電性板材
512、1512、2512 逆バイアス処理手段
1604 配線（導電性板材）
2109 切換回路部
Ｓ１ 帯状セル（薄膜光電変換素子）
Ｓ２ 単位セル
Ｓ３ セル
Ｔ、Ｔ１、Ｔ２、Ｔ３、Ｔ４ 移動機構
Ｕ１、Ｕ２ 電圧印加ユニット
Claims (2)
- 成膜工程によって基板の表面上に第１電極層、光電変換層および第２電極層が順次積層されてなる薄膜光電変換素子が互いに電気的に直列接続されたストリングを、前記第１電極層と前記第２電極層を電気的に絶縁分離する直列接続方向に延びる１つ以上の分割溝によって複数に分割して形成した複数の分割ストリングを備えた薄膜光電変換モジュールの製造工程改善方法であって、
前記分割ストリングにおける各薄膜光電変換素子に逆バイアス電圧を印加して各薄膜光電変換素子に流れる電流値の経時変化を測定して、各薄膜光電変換素子の電流値と、該薄膜光電変換素子の前記基板上の位置情報とが対応した逆バイアス処理データを取得し、
前記逆バイアス処理データの前記電流値の経時変化に基づいて短絡の程度を分類すると共に、前記逆バイアス処理データの前記電流値および前記位置情報に基づいて短絡部が発生し易い薄膜光電変換素子の前記基板上の位置を解析し、
前記解析の結果を前記光電変換層の前記成膜工程にフィードバックすることにより前記成膜工程の改善に利用することを特徴とする薄膜光電変換モジュールの製造工程改善方法。 - 逆バイアス処理データは、全ての前記薄膜光電変換素子において取得されたデータである請求項１に記載の薄膜光電変換モジュールの製造工程改善方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012096807A JP5409837B2 (ja) | 2007-08-06 | 2012-04-20 | 薄膜光電変換モジュールの解析方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007204426 | 2007-08-06 | ||
| JP2007204426 | 2007-08-06 | ||
| JP2012096807A JP5409837B2 (ja) | 2007-08-06 | 2012-04-20 | 薄膜光電変換モジュールの解析方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009526435A Division JPWO2009020073A1 (ja) | 2007-08-06 | 2008-08-01 | 薄膜光電変換モジュールの製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012138637A JP2012138637A (ja) | 2012-07-19 |
| JP5409837B2 true JP5409837B2 (ja) | 2014-02-05 |
Family
ID=40341307
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009526435A Pending JPWO2009020073A1 (ja) | 2007-08-06 | 2008-08-01 | 薄膜光電変換モジュールの製造方法および製造装置 |
| JP2012096807A Expired - Fee Related JP5409837B2 (ja) | 2007-08-06 | 2012-04-20 | 薄膜光電変換モジュールの解析方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009526435A Pending JPWO2009020073A1 (ja) | 2007-08-06 | 2008-08-01 | 薄膜光電変換モジュールの製造方法および製造装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8349623B2 (ja) |
| EP (1) | EP2184789A4 (ja) |
| JP (2) | JPWO2009020073A1 (ja) |
| WO (1) | WO2009020073A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5062684B2 (ja) * | 2008-02-13 | 2012-10-31 | シャープ株式会社 | 薄膜光電変換モジュールの製造方法および製造装置 |
| JP5597247B2 (ja) * | 2009-03-31 | 2014-10-01 | エルジー イノテック カンパニー リミテッド | 太陽電池及びその製造方法 |
| WO2011052426A1 (ja) * | 2009-10-26 | 2011-05-05 | 株式会社アルバック | 太陽電池の評価装置及び評価方法 |
| JP5165799B2 (ja) * | 2009-12-22 | 2013-03-21 | 株式会社アルバック | 太陽電池の評価方法及び評価装置 |
| WO2011104881A1 (ja) * | 2010-02-26 | 2011-09-01 | 株式会社エヌエフ回路設計ブロック | 太陽電池の改修方法、太陽電池の製造方法、この製造方法により製造された太陽電池、太陽電池の改修装置、太陽電池の製造装置及び検査装置、これらの装置を製造工程に用いた太陽電池 |
| CN102237375A (zh) * | 2010-05-04 | 2011-11-09 | 绿阳光电股份有限公司 | 穿透式太阳能电池模块及制造穿透式太阳能电池模块方法 |
| CN102237376B (zh) * | 2010-05-04 | 2013-08-21 | 绿阳光电股份有限公司 | 穿透式太阳能电池模块及制造穿透式太阳能电池模块方法 |
| JP5608030B2 (ja) * | 2010-09-29 | 2014-10-15 | 昭和シェル石油株式会社 | 化合物系薄膜太陽電池モジュールの製造方法 |
| JP2012164819A (ja) * | 2011-02-07 | 2012-08-30 | Sharp Corp | 逆バイアス処理装置およびそれを用いた逆バイアス処理方法 |
| JP5162683B2 (ja) * | 2011-02-07 | 2013-03-13 | シャープ株式会社 | 逆バイアス処理装置およびそれを用いた逆バイアス処理方法 |
| TWI451580B (zh) * | 2011-09-26 | 2014-09-01 | Ind Tech Res Inst | 薄膜太陽能電池之製法 |
| WO2013179898A1 (ja) * | 2012-05-29 | 2013-12-05 | 三菱電機株式会社 | 太陽電池モジュールとその製造方法および太陽電池モジュール製造管理装置 |
| CN107112317B (zh) * | 2014-12-24 | 2019-07-05 | 日本精工株式会社 | 功率半导体模块以及使用其的电动助力转向装置 |
| TWI720181B (zh) * | 2016-05-30 | 2021-03-01 | 日商新力股份有限公司 | 薄膜製造方法、薄膜製造裝置、光電轉換元件之製造方法、邏輯電路之製造方法、發光元件之製造方法及調光元件之製造方法 |
| CN106684209B (zh) * | 2016-12-27 | 2018-03-27 | 成都中建材光电材料有限公司 | 一种新型碲化镉薄膜太阳能电池组件的制备方法 |
| CN106767379A (zh) * | 2016-12-30 | 2017-05-31 | 常州亿晶光电科技有限公司 | 一种太阳能电池板网板变形的检测设备 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481230A (en) * | 1983-10-27 | 1984-11-06 | Rca Corporation | Method of depositing a semiconductor layer from a glow discharge |
| KR900006772B1 (ko) * | 1985-11-06 | 1990-09-21 | 세미콘닥터 에너지 라보라토리 컴파니 리미티드 | 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법 |
| AU580903B2 (en) * | 1986-01-29 | 1989-02-02 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing photoelectric conversion devices |
| JPS62176174A (ja) | 1986-01-29 | 1987-08-01 | Semiconductor Energy Lab Co Ltd | 光電変換装置作成方法 |
| JP3740618B2 (ja) | 1996-06-17 | 2006-02-01 | 株式会社カネカ | 太陽電池の短絡部除去方法及び該短絡部除去装置 |
| JP2000323738A (ja) * | 1999-05-14 | 2000-11-24 | Kanegafuchi Chem Ind Co Ltd | 太陽電池モジュールの逆バイアス処理装置 |
| AU766466B2 (en) * | 1999-05-14 | 2003-10-16 | Kaneka Corporation | Reverse biasing apparatus for solar battery module |
| EP2256824A3 (en) | 1999-08-25 | 2012-09-12 | Kaneka Corporation | Thin film photoelectric conversion module and method of manufacturing the same |
| JP2001135835A (ja) * | 1999-11-08 | 2001-05-18 | Kanegafuchi Chem Ind Co Ltd | 薄膜光電変換セルの欠陥修復方法、薄膜光電変換モジュールの製造方法、及び薄膜光電変換モジュールの欠陥修復装置 |
| JP4171959B2 (ja) | 2000-04-14 | 2008-10-29 | 富士電機ホールディングス株式会社 | 薄膜太陽電池の製造方法 |
| JP4495318B2 (ja) | 2000-08-23 | 2010-07-07 | 株式会社カネカ | 薄膜太陽電池モジュールの製造方法 |
| US7098395B2 (en) * | 2001-03-29 | 2006-08-29 | Kaneka Corporation | Thin-film solar cell module of see-through type |
| JP4201241B2 (ja) | 2001-05-17 | 2008-12-24 | 株式会社カネカ | 集積型薄膜光電変換モジュールの作製方法 |
| JP2005135941A (ja) | 2003-10-28 | 2005-05-26 | Canon Inc | 光起電力素子の短絡部修復方法、及び短絡部修復装置 |
| JP2005311180A (ja) | 2004-04-23 | 2005-11-04 | Fuji Electric Holdings Co Ltd | 単位薄膜太陽電池内の微小欠陥部除去方法および薄膜太陽電池モジュールの製造方法 |
| JP2008091674A (ja) | 2006-10-03 | 2008-04-17 | Sharp Corp | 光電変換素子の逆バイアス処理装置及び逆バイアス処理方法 |
-
2008
- 2008-08-01 JP JP2009526435A patent/JPWO2009020073A1/ja active Pending
- 2008-08-01 EP EP08792102A patent/EP2184789A4/en not_active Withdrawn
- 2008-08-01 WO PCT/JP2008/063889 patent/WO2009020073A1/ja active Application Filing
- 2008-08-01 US US12/672,128 patent/US8349623B2/en not_active Expired - Fee Related
-
2012
- 2012-04-20 JP JP2012096807A patent/JP5409837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8349623B2 (en) | 2013-01-08 |
| US20110250709A1 (en) | 2011-10-13 |
| EP2184789A4 (en) | 2011-07-27 |
| EP2184789A1 (en) | 2010-05-12 |
| JP2012138637A (ja) | 2012-07-19 |
| WO2009020073A1 (ja) | 2009-02-12 |
| JPWO2009020073A1 (ja) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5409837B2 (ja) | 薄膜光電変換モジュールの解析方法 | |
| EP2302692B1 (en) | Solar battery module and method for manufacturing the same | |
| KR101031246B1 (ko) | 박막형 태양전지 및 그 제조방법, 및 그를 이용한 박막형 태양전지 모듈 및 태양광 발전 시스템 | |
| US20100132759A1 (en) | Cell isolation on photovoltaic modules for hot spot reduction | |
| US20090102502A1 (en) | Process testers and testing methodology for thin-film photovoltaic devices | |
| KR20100088182A (ko) | 태양전지 모듈 및 이의 제조 방법 | |
| JP2008091674A (ja) | 光電変換素子の逆バイアス処理装置及び逆バイアス処理方法 | |
| EP2278619A2 (en) | Solar cell module and method for manufacturing the same | |
| KR20120016243A (ko) | 광기전력 장치 및 제조 방법 | |
| JP2005277113A (ja) | 積層型太陽電池モジュール | |
| US8703525B2 (en) | Solar cell and manufacturing method thereof | |
| KR20110100725A (ko) | 태양전지 및 그 제조방법 | |
| US8962983B2 (en) | Laminated body having semiconductor layer and layer thickness measurement portion, and thin-film photoelectric conversion device and integrated thin-film solar cell having the same | |
| KR101476123B1 (ko) | 박막형 태양전지의 제조방법 및 제조장치 | |
| WO2012108256A1 (ja) | 逆バイアス処理装置およびそれを用いた逆バイアス処理方法 | |
| JP5162683B2 (ja) | 逆バイアス処理装置およびそれを用いた逆バイアス処理方法 | |
| JP4272320B2 (ja) | 薄膜光電変換モジュールの欠陥修復方法及び薄膜光電変換モジュールの製造方法 | |
| JP2001237440A (ja) | 太陽電池モジュールの逆バイアス処理装置 | |
| JP2000208794A (ja) | 薄膜太陽電池等のパタ―ン状薄膜層のレ―ザパタ―ニング方法および装置 | |
| JP2011091224A (ja) | 集積型光発電素子及び集積型光発電素子の製造方法 | |
| JP2013229427A (ja) | 薄膜太陽電池の製造方法 | |
| JP2012134226A (ja) | 薄膜太陽電池およびその製造方法 | |
| JP2005101432A (ja) | 光起電力装置 | |
| JPH0758351A (ja) | 薄膜太陽電池の製造方法 | |
| JP4308387B2 (ja) | 薄膜光電変換モジュールの欠陥修復方法及び薄膜光電変換モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130910 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131105 |
|
| LAPS | Cancellation because of no payment of annual fees |