JP5379110B2 - 広帯域包絡線信号を効率的に増幅する装置と方法 - Google Patents

Description

本発明は一般に増幅器に関するもので、より詳しくは高周波広帯域幅増幅器に関するものである。

無線通信分野では、広帯域幅信号（例えば、スペクトラム拡散信号）を高効率で増幅する機能が重要である。例えば、一般的な１８チャンネル基地局では約５４０ワットのＲＦ電力出力（各チャンネル３０ワット）が必要である。一般的な電力増幅器効率を５％と仮定すると、５４０ワットのＲＦ電力出力を生成するのに必要な電力は１０．８ｋＷであり、１０．２６ｋＷは熱として放散される。この熱放散が問題になる理由は、基地局を冷却するのにファンやヒートシンクが必要だからだけでなく、エネルギーを浪費して電池の寿命を縮めるからである。要するに、基地局で用いる電力増幅器の効率が低下するほど基地局のコストは上昇する。

この問題に対処するために種々の試みがなされてきたが、広帯域幅信号を線形増幅する高効率の電力増幅器を設計することは依然として困難である。その理由は、広帯域幅機能がその効率に逆比例するという矛盾した性質を一般に増幅器が持つからである。一般にピーク対平均の信号振幅比が大きいスペクトラム拡散信号（例えば、符号分割多元接続（ＣＤＭＡ）信号）を増幅するとき、電力増幅器を飽和状態で連続的に運転することは不可能ではないにしろ困難であり、このため電力増幅器の効率は更に低下する。

この問題を解決するために提案されている方法は包絡線除去および回復（envelope elimination and restoration；ＥＥＲ）を用いることである。これは高効率の無線周波数（ＲＦ）電力増幅器を結合して高効率の線形増幅器システムを作る技術である。この方法では、変調された入力信号を２つの経路、すなわち、変調入力信号の包絡線を処理する振幅経路と、変調入力信号の位相変調搬送波を処理する位相経路と、に分割する。より狭い変調帯域幅（すなわち包絡線の帯域幅）で動作する高効率の増幅器で変調入力信号の包絡線を増幅して増幅包絡線信号を作る。次に、高効率の高周波増幅器を用いて高周波位相変調搬送波を増幅包絡線信号で変調して、変調入力信号を増幅した信号を生成する。特定して述べると、増幅包絡線信号を生成する増幅器は高周波増幅器へのＤＣ電源として作用する。このＥＥＲ増幅器システムの効率は、２個の増幅器の効率を乗算することにより計算することができる。例えば、各増幅器の効率が５０％の場合は、ＥＥＲ増幅器システムの全体効率は２５％である。

ＥＥＲ増幅器システムを用いて広帯域幅変調信号を増幅するのは一般に有効であるが、その効率と最大変調帯域幅とは、電源増幅器の効率と帯域幅とに依存する。

したがって、ＥＥＲ増幅器システム内のＲＦ電力増幅器にＤＣ電力を与え、種々の目的に対して増幅器の効率と帯域幅とを高める装置と方法を提供することが望ましい。

本発明は比較的広帯域幅の信号を効率的に増幅するシステムと方法に関するものである。

本発明の第１の形態は、１以上の低周波数成分と１以上の高周波数成分とを含む入力信号（例えば、ＣＤＭＡ信号から得られる包絡線信号）を増幅する方法を用いる。「低」および「高」は相対的な用語であって、単に或る周波数成分を別の周波数成分に対して定義するに過ぎない。また低周波成分はＤＣ成分を含むものとする。この方法は、入力信号を増幅することにより第１の信号を生成し、この第１の信号（例えば電流）を検出し、第１の信号の１以上の低周波数成分内に存在する電力を増幅することにより第２の信号を生成する。第１の信号の１以上の低周波数成分内に存在する電力は第２の信号とは逆に変化する。実際に、入力信号の１以上の低周波数成分内に存在する電力の増幅は、最初に述べた増幅中は最小であり、第２に述べた増幅中は最大である。次に第１および第２の信号を結合して増幅入力信号を作る。検出された第１の信号から第２の信号の増幅に正フィードバックを与えると増幅入力信号は安定する。オプションで、第２の信号（例えば電圧）を検出し、入力信号をこの検出された第２の信号とは逆に変化させると、例えば第２に述べた増幅中に発生する雑音は最小になる。

入力信号の帯域幅は比較的広くてよく、例えば０ＭＨｚから１０ＭＨｚの範囲である。この場合、１以上の低周波数成分が帯域幅内の比較的狭い範囲（例えば０ＭＨｚから１ＭＨｚ）を形成し、１以上の高周波数成分が帯域幅内の比較的広い範囲（例えば１ＭＨｚから１０ＭＨｚ）を形成する。この場合、１以上の高周波数成分の増幅は好ましくは第１の電力効率で行い、１以上の低周波数成分の増幅は好ましくは第２の高い電力効率で行う。その結果、比較的狭い低周波範囲内の電力は効率的に増幅され、比較的広い高周波範囲内の電力は実質的に歪なく増幅される。

本発明の第２の形態は、入力信号（例えば、ＣＤＭＡ信号から抽出された包絡線信号）を増幅する増幅器回路を提供する。増幅器回路は、入力信号を受けるＡＢ級増幅器と、正のフィードバック・ループによりその入力と増幅器の出力とを結合する同期バックＤＣ／ＤＣ変換器と、を含む。ＡＢ級増幅器とＤＣ／ＤＣ変換器との各出力の間に抵抗負荷を並列に接続する。好ましい実施の形態では、正のフィードバック・ループはＡＢ級増幅器の出力に結合する電流センサと、電流センサとＤＣ／ＤＣ変換器の入力との間に結合するパルス幅変調器と、を含む。検出された電流はフィードバック・プロセスにより比較的低い値になり、高周波成分はほとんど検出された電流内に残る。オプションで、ＤＣ／ＤＣ変換器の出力とＡＢ級増幅器の入力との間に負のフィードバック・ループを結合してよい。負のフィードバック・ループは差動演算増幅器を含み、差動演算増幅器はＡＢ級増幅器の入力に結合する出力と変換器の出力に結合する反転入力と入力信号を受ける非反転入力とを有する。

本発明の第３の形態は、入力信号を増幅する増幅器回路を提供する。この増幅器回路は、第１の帯域幅と第１の電力効率とで動作する従属電圧源（例えば、ＡＢ級ＲＦ増幅器）と、前記第１の帯域幅より狭い第２の帯域幅と第１の電力効率より高い第２の電力効率とで動作する従属電流源（例えば、同期バックＤＣ／ＤＣ変換器）と、を備える。従属電圧源は入力信号と共に変化する第１の電圧を生成し、従属電流源は前記従属電圧源が作る第１の電流と共に変化する第２の電流を生成する。従属電圧源と従属電流源との間に負荷を並列に結合する。第１の電圧は負荷の両端に現れ、第１および第２の電流は負荷の中を流れる。

オプションで、従属電圧源では第１の電圧は電流源が生成する第２の雑音電圧とは逆に変化する。好ましい実施の形態では、第１の帯域幅は第２の帯域幅を含み、第２の帯域幅は第１の帯域幅の下端にある。例えば、第１の帯域幅は０ＭＨｚから１０ＭＨｚの範囲であり、第２の帯域幅は０ＭＨｚから１ＭＨｚの範囲である。

本発明の他の目的や特徴は、添付の図面と共に以下の説明を考察すれば明らかになる。

本発明の好ましい実施の形態は添付の図面の各図に示されている。これは例示であって制限するものではない。図の中で、同じ参照番号は同じ構成要素を指す。

本発明に従って構築されたＥＥＲシステムの略ブロック図である。 図１のＥＥＲシステムに入力する例示のＣＤＭＡ信号入力のプロットである。 図２のＣＤＭＡ信号の包絡線のプロットである。 図２のＣＤＭＡ信号の位相変調搬送波のプロットである。 図２の増幅されたＣＤＭＡ信号のプロットである。 図１のＥＥＲシステム内に用いられるバッファ増幅器回路の略図である。 図５のバッファ増幅器回路の機能ブロック図である。 図５のバッファ増幅器回路に入力する例示の包絡線信号入力のスペクトル・パワーのプロットである。

図１は、本発明に従って構築された包絡線削除および回復（ＥＥＲ）システム１００を一般的に示す。ＥＥＲシステム１００は、無線周波数（ＲＦ）信号ＲＦ_INが入力するＲＦ入力１０２と、増幅されたＲＦ信号ＲＦ_OUTが出力するＲＦ出力１０４と、を備える。図に示す実施の形態では、入力信号ＲＦ_INは符号分割多元接続（ＣＤＭＡ）信号であり、その波形の一例を図２に示す。図から分かるように、入力信号ＲＦ_INは振幅も位相も変調され、式 ＲＦ_IN＝Ａ（ｔ）ｃｏｓ［ω_Ｃ＊ｔ＋φｔ］ で表される。ただし、Ａは振幅変調係数、ω_Ｃは搬送波周波数、ｔは時間、φは位相変調係数である。ピーク対平均の振幅比が比較的大きいので、変更しなければ入力信号ＲＦ_INの増幅効率は比較的低い。しかしこのＥＥＲシステム１００は入力信号ＲＦ_INを非常に効率的に増幅する。このため、ＥＥＲシステム１００は一般に、電力分割器１０６と、包絡線検波器１０８と、バッファ増幅器回路１１０と、時間遅れ要素１１２と、リミッタ１１４と、ＲＦ電力増幅器１１６と、を備える。

電力分割器１０６は入力信号ＲＦ_INを振幅経路と位相経路とに分ける。振幅経路では、包絡線検波器１０８は入力信号ＲＦ_INから包絡線を検波し、これに応じて包絡線信号Ｓ_ENVを生成する。包絡線信号Ｓ_ENVは入力信号ＲＦ_INの振幅情報を表す。図３に示す包絡線信号Ｓ_ENVの例示の波形から分かるように、入力信号ＲＦ_INの比較的高周波成分が除かれ、時変振幅変調係数Ａ（ｔ）に等しい比較的低周波の包絡線信号Ｓ_ENVが残る。後で詳細に説明するように、包絡線信号Ｓ_ENVはバッファ増幅器回路１１０により効率的に増幅されて、増幅包絡線信号Ｓ_ENV’が生成される。包絡線信号Ｓ_ENVは比較的低周波であり、バッファ増幅器回路１１０は比較的狭帯域幅で動作するので効率が高い。

位相経路では、時間遅れ要素１１２は遅延入力信号ＲＦ_INΔtを生成する。この遅れは振幅経路内のバッファ増幅器回路１１０で生じる遅れに等しくなるよう選択される。もちろん、振幅経路で生じる遅れが小さいかまたはゼロの場合は時間遅れ要素１１２を除いてよい。リミッタ１１４は遅延入力信号ＲＦ_INΔtの振幅を制限して、入力信号ＲＦ_INの位相変調搬送波を表す位相信号Ｓ_φを生成する。図４に示す位相信号Ｓ_φの例示の波形から分かるように、入力信号ＲＦ_INの振幅変動が除かれ、位相変調搬送波 ｃｏｓ［ω_Ｃ＊ｔ＋φｔ］ に等しい一定振幅を持つ比較的高周波信号が残る。位相信号Ｓ_φはＲＦ電力増幅器１１６により増幅され、位相信号Ｓ_φの振幅が一定なのでその効率は改善される。このため、位相信号Ｓ_φの振幅は好ましくはＲＦ電力増幅器１１６が飽和状態で動作するように選択される。

増幅位相信号Ｓ_φを増幅包絡線信号Ｓ_ENV’で変調して、増幅ＲＦ出力信号ＲＦ_OUTを生成する。特定して述べると、バイアス（ＪＦＥＴを用いるＲＦ電力増幅器の場合はドレイン・バイアス）は増幅包絡線信号Ｓ_ENV’により変化し、信号Ｓ_ENV’はＲＦ電力増幅器１１６のＤＣ電力端子に時変ＤＣ供給電圧Ｖ_DDとして与えられる。ＤＣ供給電圧Ｖ_DDはＲＦ電力増幅器１１６の出力に現れるので、実際上、増幅器１１６は位相信号Ｓ_φを供給電圧Ｖ_DDで変調する。出力信号ＲＦ_OUTの波形の例を図５に示す。図から分かるように、出力信号ＲＦ_OUTは入力信号ＲＦ_INを増幅した信号であり、式ＲＦ_OUT＝Ａ’（ｔ）ｃｏｓ［ω_Ｃ＊ｔ＋φｔ］ で表される。ただし、Ａ’は増幅された振幅変調係数である。

ＥＥＲシステム１００の効率と帯域幅性能とは振幅経路に用いるバッファ増幅器回路１１０の効率と帯域幅性能とに依存するので、包絡線信号Ｓ_ENVの比較的低周波成分内に存在する電力を比較的高い電力効率と狭帯域幅性能とを持つ装置で増幅し、また包絡線信号Ｓ_ENVの比較的高周波成分内に存在する電力を比較的中間電力効率と広帯域幅性能とを持つ装置で増幅することにより、バッファ増幅器回路１１０は包絡線信号Ｓ_ENVを効率的に線形増幅することができる。

このため図６に、包絡線信号Ｓ_ENVを受ける入力１１８と、増幅された包絡線信号Ｓ_ENV’を出す出力１２０と、を有するバッファ増幅器回路１１０を示す。増幅器回路１１０は一般に、広帯域幅機能を有する中間電力効率の装置であるＡＢ級ＲＦ増幅器１２２と、狭帯域幅機能を有する高効率の装置である同期バックＤＣ／ＤＣ変換器１２４と、を備える。増幅器回路１１０にＡＢ級増幅器１２２を用いて包絡線信号Ｓ_ENVの比較的高周波成分内に存在する電力を増幅することにより、増幅器回路１１０に広帯域幅機能を与える。増幅器回路１１０にＤＣ／ＤＣ変換器１２４を用いて包絡線信号Ｓ_ENVの比較的低周波成分内の電力を増幅することにより、増幅器回路１１０の電力効率を高める。

増幅器回路１１０は更に、ＡＢ級増幅器１２２の出力１３２とＤＣ／ＤＣ変換器１２４の入力１３４との間に結合する正の電流フィードバック・ループ１２６と、ＤＣ／ＤＣ変換器１２４の出力１３６とＡＢ級増幅器１２２の入力１３０との間に結合する負の電圧フィードバック・ループ１２８と、を備える。後で更に詳細に説明するように、電流フィードバック・ループ１２６と電圧フィードバック・ループ１２８とはＡＢ級増幅器１２２とＤＣ／ＤＣ変換器１２４との間に双方向フィードバックを与え、これにより増幅器回路１１０は実質的に安定で歪のない増幅包絡線信号Ｓ_ENV’を生成する。

以下に、増幅器回路１１０の構造を更に詳細に説明する。説明を簡単にするために、図６には増幅器回路１１０の機能性を説明するのに必要な構成要素及び接続だけを示す。実際には、増幅器回路１１０は図６に示すものより多くの構成要素と接続とを含む。

ＡＢ級増幅器１２２の特徴はプッシュ・プル電圧フォロアということである。このため、ＡＢ級増幅器１２２は上部トランジスタＱ１と下部トランジスタＱ２とを備え、図に示す実施の形態では、Ｑ１はＮチャンネルＭＯＳＦＥＴ、Ｑ２はＰチャンネルＭＯＳＦＥＴである。トランジスタＱ１およびＱ２のソースを一緒に結合してＡＢ級増幅器１２２の出力１３２を形成し、上部トランジスタＱ１のドレインは正のＤＣ電圧源（例えば１１Ｖ）に結合し、下部トランジスタＱ２のドレンは負のＤＣ電圧源または接地（例えば−１Ｖ）に結合する。負のＤＣ電圧により、必要な場合にＡＢ級増幅器１２２の出力１３２を０Ｖにプルダウンすることができる。トランジスタＱ２のドレインを接地に結合した場合は、これを達成するのは不可能ではないが困難である。このように、上部トランジスタＱ１はＡＢ級増幅器１２２に電圧プルアップ機能を与え、下部トランジスタＱ２はＡＢ級増幅器１２２に電圧プルダウン機能を与える。

ＡＢ級増幅器１２２は、ＤＣ電圧源（例えば１８Ｖ）とトランジスタＱ１およびＱ２のゲートとの間に結合するバイアス回路を更に含む。特定して述べると、並列のトランジスタＱ３およびＱ４（この場合はＪＦＥＴ）で構成する電流源はＤＣ電圧源からトランジスタＱ１およびＱ２のゲートに電流を供給し、抵抗器Ｒ１、Ｒ２、Ｒ３はトランジスタＱ１およびＱ２に選択可能なバイアス点を与える。一例をあげると、抵抗器Ｒ１、Ｒ２、Ｒ３の値はそれぞれ２ＫΩ、１０Ω、２Ωに選択してよい。

増幅器回路１１０の入力１１８は差動演算増幅器Ｕ１を介してＡＢ級増幅器１２２の入力１３０に結合する。後で更に詳しく説明するが、演算増幅器Ｕ１は包絡線信号Ｓ_ENVから得られた包絡線電圧Ｖ_ENVとＤＣ／ＤＣ変換器１２４の出力１３６から得られた雑音電圧Ｖ_{ＮＯＩＳＥ}との差を決定して、差動包絡線電圧Ｖ_ΔENVをその出力として生成する。差動包絡線電圧Ｖ_ΔENVはコンデンサＣ１及びバイアス回路を介してトランジスタＱ１およびＱ２のゲートに与えられる。差動包絡線電圧Ｖ_ΔENVに応じて、ＡＢ級増幅器１２２は電圧Ｖ_１と電流Ｉ_１とで表される第１の信号Ｓ_１を生成する。

第１の信号Ｓ_１は包絡線信号Ｓ_ENVを増幅した信号であり、ＡＢ級増幅器１２２だけ考えると、ＡＢ級増幅器１２２の広帯域幅機能により包絡線信号Ｓ_ENVを増幅した信号である。しかし後で更に詳細に説明するように、ＡＢ級増幅器１２２は包絡線信号Ｓ_１の高周波成分内に存在する電力を増幅するが、増幅器回路１１０では、包絡線信号Ｓ_１の低周波成分内の電力はＡＢ級増幅器１２２でほとんどまたは全く増幅されない。

ＤＣ／ＤＣ変換器１２４は一般に、上部切換えトランジスタＱ５と、下部切換えトランジスタＱ６と、誘導要素Ｌ１と、制御装置Ｕ２とで構成される。図に示す実施の形態では、トランジスタＱ５およびＱ６はＪＦＥＴであり、誘導要素Ｌ１は適当なインダクタンス値（例えば１０μＨ）を有する。図に示す実施の形態では、制御装置Ｕ２は、カリフォルニア州サンタ・クララのナショナル・セミコンダクタ社が市販する集積回路で実現される。集積回路が好ましいが、本発明の機能性が達成される限り、任意のアナログまたはディジタル回路、ディスクリートまたは集積回路、またはこれらの組み合わせを用いてよいことは当然である。

制御装置Ｕ２制御下で、トランジスタＱ５およびＱ６（図に示す実施の形態ではＮチャンネルＪＦＥＴ）は開及び閉に切り換わって誘導要素Ｌ１を交互に充電および放電する。特定して述べると、トランジスタＱ５のソースとトランジスタＱ６のドレインとは結合し、上部トランジスタＱ５のドレインはＤＣ電圧源（例えば１１Ｖ）に結合し、下部トランジスタＱ６のソースは接地に結合する。上部トランジスタＱ５と下部トランジスタＱ６とのゲートは制御装置Ｕ２のＤＲＶＨピンとＤＲＶＬピンとにそれぞれ結合する。この方法では、制御装置Ｕ２のＤＲＶＨピンから高信号と低信号とをそれぞれ送ることにより、上部トランジスタＱ５を交互に閉じ（すなわち、実際上の短絡回路を表す）また開く（すなわち、実際上の開回路を表す）ことができる。同様に、制御装置Ｕ２のＤＲＶＬピンから高信号と低信号とをそれぞれ送ることにより、下部トランジスタＱ６を交互に閉じまた開くことができる。

切換えトランジスタＱ５およびＱ６を確実に実質的に閉じまたは開く（すなわち、不確定なモードを作らない）ため、切換えトランジスタＱ５およびＱ６を適当にバイアスする。特定して述べると、電流源（この場合はトランジスタＱ７、例えばＪＦＥＴ）は並列接続のコンデンサＣ２とツェナー・ダイオードＤ１とを通して切換えトランジスタＱ５およびＱ６のドレインに電流を与える。バイアス・レベルは制御装置Ｕ２のピンＢＳＴとピンＳＷとにより調整することができる。

制御装置Ｕ２はピンＶＩＮに入力する制御電圧Ｖ_PULSEに従ってトランジスタＱ５およびＱ６を切り換える。すなわち、制御電圧Ｖ_PULSEがｈｉｇｈのとき制御装置Ｕ２は上部トランジスタＱ５を閉じて下部トランジスタＱ６を開き、誘導要素Ｌ１を充電する。逆に、制御電圧Ｖ_PULSEがｌｏｗのとき制御装置Ｕ２は上部トランジスタＱ５を開いて下部トランジスタＱ６を閉じ、誘導要素Ｌ１を放電する。誘導要素Ｌ１の充電と放電に応じて、ＤＣ／ＤＣ変換器１２４は電圧Ｖ_２と電流Ｉ_２とで表される第２の信号Ｓ_２を生成する。

後で更に詳細に説明するように、制御電圧Ｖ_PULSEは第１の増幅信号Ｓ_１から得られ、増幅信号Ｓ_１は包絡線信号Ｓ_ENVから得られる。この点において、第２の信号Ｓ_２は包絡線信号Ｓ_ENVを増幅した信号である。しかしＤＣ／ＤＣ変換器１２４は狭帯域幅機能を有するので、ＤＣ／ＤＣ変換器１２４は包絡線信号Ｓ_ENVの低周波成分内に存在する電力だけを増幅する。

後で更に詳細に説明するように、ＡＢ級増幅器１２２から出力される第１の信号Ｓ_１とＤＣ／ＤＣ変換器１２４から出力される第２の信号Ｓ_２とは増幅器回路１１０の出力１２０で重なって増幅包絡線信号Ｓ_ENV’を生成する。これは包絡線信号Ｓ_ENVを増幅した信号である。

上に簡単に説明したように、電流フィードバック・ループ１２６はＡＢ級増幅器１２２の出力１３２とＤＣ／ＤＣ変換器１２４の入力との間に結合して、増幅包絡線信号Ｓ_ENV’を安定にする。このため、電流フィードバック・ループ１２６は一般に電流センサ１３８を含み、電流センサ１３８はＡＢ級増幅器１２２の出力１３２から流れ出る第１の電流Ｉ_１を表す誤差電圧Ｖ_ERRORを生成する。電流フィードバック・ループ１２６はパルス幅変調器１４０を更に含む。パルス幅変調器１４０は電流センサ１３８から出力される誤差電圧Ｖ_ERRORの関数として制御電圧Ｖ_PULSEを生成する。

特定して述べると、電流センサ１３８は、ＡＢ級増幅器１２２の出力１３２に結合する抵抗器Ｒ４と差動演算増幅器Ｕ３とを含む。差動演算増幅器Ｕ３の非反転入力と反転入力とは抵抗器Ｒ４の両端に結合する。このように、第１の電流Ｉ_１は抵抗器Ｒ４の中を流れ、演算増幅器Ｕ３により増幅され、誤差電圧Ｖ_ERRORとして出力される。演算増幅器Ｕ３の正端子はＤＣ供給電圧（例えば１５Ｖ）に結合し、その負端子は接地に接続する。抵抗器Ｒ５、Ｒ６、Ｒ７を用いて演算増幅器Ｕ３の差動利得を選択する。一例をあげると、抵抗器Ｒ５、Ｒ６、Ｒ７の値がそれぞれ３９７Ω、３９７Ω、１０Ωの場合は、演算増幅器Ｕ３の差動利得は２５である。誤差電圧Ｖ_ERRORを正レベルに保つように、抵抗器Ｒ８およびＲ９とＤＣ供給電圧とにより演算増幅器Ｕ３の出力をオフセットする。一例をあげると、抵抗器Ｒ８およびＲ９の抵抗値がそれぞれ３１６Ωおよび９５３Ωで、供給電圧の値が２．５Ｖの場合は、演算増幅器Ｕ３の出力のオフセットは２．５Ｖである。抵抗器Ｒ１０は演算増幅器Ｕ３の反転入力を緩衝するのに用いる。

電流フィードバック・ループ１２６内の電力の浪費を最小にするには、抵抗器Ｒ４の抵抗値を実用的な最小値（例えば０．０１Ω）にするのが好ましい。この場合、演算増幅器Ｕ３は抵抗器Ｒ４で生じる小さな電圧に対して比較的高感度なので、演算増幅器Ｕ３の差動利得とオフセットとはできるだけ精密でなければならない。

パルス幅変調器１４０は比較器Ｕ４を備える。比較器Ｕ４は誤差電圧Ｖ_ERRORとしきい値とを比較して、誤差電圧Ｖ_ERRORがしきい値より高いときはｈｉｇｈの信号を出力し、誤差電圧Ｖ_ERRORがしきい値より低いときはｌｏｗ信号を出力する。特定して述べると、比較器Ｕ４の非反転入力はバッファ抵抗器Ｒ１１（適当な抵抗値、例えば５０Ω）を通して演算増幅器Ｕ３の出力に結合する。比較器Ｕ４の反転入力はＤＣ基準電圧（例えば２．５Ｖ）に結合する。比較器Ｕ４の正端子はＤＣ供給電圧（例えば１５Ｖ）に結合し、その負端子は接地に結合する。

このように、誤差電圧Ｖ_ERRORが基準電圧より大きいとき比較器Ｕ４はｈｉｇｈの電圧を出力し、誤差電圧Ｖ_ERRORが基準電圧より小さいとき比較器Ｕ４はｌｏｗの電圧を出力する。比較器Ｕ４の出力はＤＣ供給電圧（例えば５Ｖ）に結合して、ｈｉｇｈの出力電圧のレベルをＤＣ供給電圧のレベルに変換する。したがって、ＤＣ供給電圧が５Ｖの場合、比較器Ｕ４の出力は０Ｖか５Ｖである。

ヒステリシスを持つ比較器Ｕ４を作るには、供給電圧と比較器Ｕ４の出力との間に抵抗器Ｒ１２を結合し、比較器Ｕ４の出力と非反転入力との間に抵抗器Ｒ１３を結合する。したがって、比較器Ｕ４の出力がｈｉｇｈの場合は、比較器Ｕ４の出力をｈｉｇｈからｌｏｗに移行させるためには誤差電圧Ｖ_ERRORは基準電圧より所定の値だけ低くなければならない。同様に、比較器Ｕ４の出力がｌｏｗの場合は、比較器Ｕ４の出力をｌｏｗからｈｉｇｈに移行させるためには誤差電圧Ｖ_ERRORは基準電圧より所定の値だけ高くなければならない。この所定の値は抵抗器Ｒ１２およびＲ１３の値を選択することにより設定する。一例をあげれば、抵抗器Ｒ１２およびＲ１３の値がそれぞれ１ＫΩおよび４９．９ＫΩの場合、供給電圧が５Ｖと仮定すると、所定の値は０．１Ｖである。

このように、比較器Ｕ４から交互に出力されるｈｉｇｈとｌｏｗとはＤＣ／ＤＣ変換器１２４の制御装置Ｕ２に制御電圧Ｖ_PULSEとして入力する。上に説明したように、誘導要素Ｌ１は、制御電圧Ｖ_PULSEがｈｉｇｈの場合は充電されて第２の信号Ｓ_２内の電力を増加させ、制御電圧Ｖ_PULSEがｌｏｗの場合は放電されて第２の信号Ｓ_２内の電力を減少させる。このようにして、ＤＣ／ＤＣ変換器１２４から出力される第２の信号Ｓ_２はＡＢ級増幅器１２２から出力される第１の電流Ｓ_１を離散的に追従して、増幅器回路１１０の出力１２０上に生成される増幅包絡線信号Ｓ_ENV’を安定させる。

上に簡単に説明したように、ＤＣ／ＤＣ変換器１２４の出力１３６とＡＢ級増幅器１２２の入力１３０との間に電圧フィードバック・ループ１２８を結合して、異常（例えば、ＤＣ／ＤＣ変換器１２４から出力される電圧スパイク）により増幅包絡線信号Ｓ_ENV’に雑音が生じるのを防ぎまたは軽減する。このため、電圧フィードバック・ループ１２８は一般に前に説明した差動演算増幅器Ｕ１を含む。差動演算増幅器Ｕ１は、包絡線信号Ｓ_ENVから得られた包絡線電圧Ｖ_ENVとＤＣ／ＤＣ変換器１２４から出力された第２の電圧Ｖ_２とに応じた差動包絡線電圧Ｖ_ΔENVとを生成する。

特定して述べると、演算増幅器Ｕ１の正端子と負端子とは、ＤＣ供給電圧（例えば１５Ｖ）と接地とにそれぞれ接続する。演算増幅器Ｕ１の非反転入力は増幅器回路１１０の入力１１８に結合して包絡線電圧Ｖ_ENVを受け、演算増幅器Ｕ１の反転入力はＤＣ／ＤＣ変換器１２４の出力１３６に結合して第２の電圧Ｖ_２を受ける。抵抗器Ｒ１４、Ｒ１５、Ｒ１６を用いて演算増幅器Ｕ１の差動利得を選択する。一例をあげると、抵抗器Ｒ１４、Ｒ１５、Ｒ１６の抵抗値をそれぞれ５１１Ω、５１１Ω、５１１Ωにすると、演算増幅器Ｕ１の差動利得は２になる。上に説明したように、演算増幅器Ｕ１から出力される差動包絡線電圧Ｖ_ΔENVは第２の電圧Ｖ_２に反映される。後で更に詳細に説明するように、ＤＣ／ＤＣ変換器１２４から出力される第２の電圧Ｖ_２内の全ての外乱は、増幅器回路１１０の出力１２０に接続する任意の負荷に吸収されるのではなく、ＡＢ級増幅器１２２に吸収される。

実質的に歪のない増幅包絡線信号Ｓ_ENV’を効率的に生成する増幅器回路１１０の動作を以下に説明する。増幅器回路１１０の位相図を図７に示し、図６に示した記号を時間と共に変化する同じ記号で示す。特定して述べると、ＡＢ級増幅器１２２は、差動包絡線電圧Ｖ_ΔENV（ｔ）（すなわち、包絡線電圧Ｖ_ENV（ｔ）と検出された第２の電圧Ｖ_２’（ｔ）との差）と共に変化する第１の電圧Ｖ_１（ｔ）を出力する従属電圧源で表す。ＤＣ／ＤＣ変換器１２４は、検出された第１の電流Ｉ_１’（ｔ）と共に変化する第２の電流Ｉ_２（ｔ）を出力する従属電流源で表す。この例示の実施の形態でＲＦ電力増幅器１１６（図１に示す）を表す負荷抵抗器ＲL は電圧源Ｖ_１（ｔ）と電流源Ｉ_１（ｔ）との間に結合し、増幅電圧Ｖ_ENV’（ｔ）と増幅電流Ｉ_ENV’（ｔ）とは負荷抵抗器ＲL の両端に現れる。

電圧源Ｖ_１（ｔ）が包絡線信号Ｓ_ENV（ｔ）の帯域幅と同じ広帯域幅で動作すると仮定すると、電圧源Ｖ_１（ｔ）（従って負荷抵抗器ＲL の両端に現れる増幅電圧Ｖ_ENV’（ｔ））は包絡線電圧Ｖ_ENV（ｔ）を増幅した電圧である。すなわち、低周波成分と高周波成分とを共に有する。したがって、負荷抵抗器ＲL の中を流れる増幅電流Ｉ_ENV’（ｔ）は包絡線信号Ｓ_ENV（ｔ）を増幅した電流であり、したがって低周波成分と高周波成分とを共に含む。

これを前提とすると、電圧源から出力される第１の電流Ｉ_１（ｔ）と電流源から出力される第２の電流Ｉ_２（ｔ）との和は増幅電流Ｉ_ENV’（ｔ）に等しい。電流源が包絡線信号Ｓ_ENV（ｔ）の狭帯域幅で低周波の範囲で動作すると仮定すると、電流源から出力される第２の電流Ｉ_２（ｔ）は電流源の帯域幅と同じ低周波成分を含む。電圧源から出力される第１の電流Ｉ_１（ｔ）は必然的に高周波成分を含むので、第１の電流Ｉ_１（ｔ）と第２の電流Ｉ_２（ｔ）の和は増幅電流Ｉ_ENV’（ｔ）に等しい。したがって、ほとんどの電力が包絡線信号Ｓ_ENV（ｔ）の低周波成分内に含まれると仮定すると、増幅信号Ｓ_ENV’（ｔ）内のほとんどの電力は電力効率の優れた電流源により作られる。

一般的に述べると、第２の電流Ｉ_２（ｔ）は包絡線信号Ｓ_ENVの低周波成分を増幅した電流である。しかし電流源はインダクタンスを含むので、包絡線電流Ｉ_ENV（ｔ）と第２の電流Ｉ_２（ｔ）の間に時間遅れを生じる。そのため、第１の電流Ｉ_１（ｔ）は必然的に低周波成分のごく一部だけを含み、その程度は包絡線信号Ｓ_ENV（ｔ）の時間変動に依存する。

第１の電流Ｉ_１（ｔ）と第２の電流Ｉ_２（ｔ）は相互依存するので（上に述べた電流フィードバック・ループ１２６により）増幅器回路１１０は安定する。特定して述べると、第１の電流Ｉ_１（ｔ）は第２の電流Ｉ_２（ｔ）を直に追従する。すなわち、第１の電流Ｉ_１（ｔ）が増加または減少すると、これは第２の電流Ｉ_２（ｔ）に直に依存するので、第２の電流Ｉ_２（ｔ）はそれぞれ増加または減少する。第２の電流Ｉ_２（ｔ）は第１の電流Ｉ_１（ｔ）を逆に追従する。すなわち、第１の電流Ｉ_１（ｔ）が増加または減少すると、これは検出された第１の電流Ｉ_２（ｔ）に逆に依存するので、第２の電流Ｉ_２（ｔ）はそれぞれ減少または増加する。したがって、第１の電流Ｉ_１（ｔ）と第２の電流Ｉ_２（ｔ）とは安定である。

第１の電圧Ｖ_１（ｔ）と第２の電圧Ｖ_２（ｔ）は相互依存するので（上に説明した電圧フィードバック・ループ１２８により）増幅器回路１１０内の干渉は最小になる。特定して述べると、第１の電圧Ｖ_１（ｔ）は第２の電圧Ｖ_２（ｔ）を逆に追従する。すなわち、第２の電圧Ｖ_２（ｔ）が増加または減少すると、第１の電圧Ｖ_１（ｔ）は検出された第２の電圧Ｖ_２’（ｔ）に対して逆に依存するのでそれぞれ減少または増加する。第２の電圧Ｖ_２（ｔ）は第１の電圧Ｖ_１（ｔ）を直に追従する。すなわち、第１の電圧Ｖ_１（ｔ）が増加または減少をすると、第２の電圧Ｖ_２（ｔ）は第１の電圧Ｖ_１（ｔ）に並列に配置されているためにそれぞれ増加または減少する。このように、電流源１２４により第２の電圧Ｖ_２（ｔ）に干渉が生じた場合は、第１の電圧Ｖ_１（ｔ）は干渉を打ち消すことにより補償する。実際には、干渉は抵抗負荷ＲL ではなく電圧源１２２により吸収される。

一例をあげると、増幅器回路１１０を用いて図８に示す例示の包絡線信号Ｓ_ENVを大きな歪なしに効率的に増幅することができる。特定して述べると、例示の包絡線信号Ｓ_ENVは０ＭＨｚから１０ＭＨｚの範囲の１０ＭＨｚ帯域幅を示し、大部分の電力（ＣＤＭＡ信号から抽出された包絡線信号の約９５％）は０ＭＨｚから１ＭＨｚの範囲内に存在する。増幅器回路１１０は電力のこの不均衡を利用して、例示の包絡線信号Ｓ_ENVの比較的高電力低周波成分を高効率のＤＣ／ＤＣ変換器１２４で増幅し、例示の包絡線信号Ｓ_ENVの比較的低電力高周波成分を中間効率のＡＢ級増幅器１２２で増幅する。

このように、ＡＢ級増幅器１２２の効率は比較的中間（一般に、約３５％）であるが、増幅器回路１１０の全体効率は実質的に影響されない。なぜなら、例示の包絡線信号Ｓ_ENVの高周波成分内に存在する電力は比較的少ないからである。これに対して、低周波成分内に比較的多くの電力が存在するので、高効率（一般に、約９０％）のＤＣ／ＤＣ変換器１２４により増幅器回路１１０の全体効率は大幅に改善される。

例えば、ＤＣ／ＤＣ変換器１２４とＡＢ級増幅器１２２の効率がそれぞれ９０％と３５％であり、それぞれ０ＭＨｚから１ＭＨｚと１ＭＨｚから１０ＭＨｚとの範囲の３ｄＢ帯域幅で動作すると仮定すると、図８に示す例示の包絡線信号Ｓ_ENVを増幅したときの増幅器回路１１０の全体効率は、約 （．９５）（．９）＋（．０５）（．３５）＝８７．２５％ である。

本発明は種々の変更や別の形式が可能であるが、その特定の例を図面に示しまた詳細に説明した。しかし理解されるように、本発明はここに開示された特定の形式または方法に限定されるものではなく、特許請求の範囲に含まれる全ての変更と、同等物と、代替物とをカバーするものである。

Claims (12)

1. 入力信号を増幅する増幅器回路であって、
   ＲＦ入力信号を受ける入力端子と出力端子とを有するＡＢ級ＲＦ増幅器と、
   入力端子と出力端子とを有するＤＣ／ＤＣ変換器と、
   前記ＡＢ級ＲＦ増幅器の出力端子と前記ＤＣ／ＤＣ変換器の入力端子との間に結合する正の電流フィードバック・ループと、
   前記ＤＣ／ＤＣ変換器の出力端子と前記ＡＢ級ＲＦ増幅器の入力端子との間に結合する電圧フィードバック・ループと、
   前記ＡＢ級ＲＦ増幅器の出力端子と前記ＤＣ／ＤＣ変換器の出力端子との間に並列に結合する抵抗負荷と、
   を備え、
   前記正の電流フィードバック・ループは入力端子及び出力端子を有する電流センサと、入力端子及び出力端子を有するパルス幅変調器とを備え、前記電流センサの入力端子は前記ＡＢ級ＲＦ増幅器の出力端子に結合し、前記電流センサの出力端子は前記パルス幅変調器の入力端子に結合し、前記パルス幅変調器の出力端子は前記ＤＣ／ＤＣ変換器の入力端子に結合し、前記電流センサは前記ＡＢ級ＲＦ増幅器の出力端子から流れ出る電流を表す誤差電圧を生成し、前記パルス幅変調器は前記誤差電圧に基づいて制御電圧を生成し、該生成された制御電圧を前記ＤＣ／ＤＣ変換器に入力することを特徴とする増幅器回路。
2. 前記フィードバック・ループは、前記ＡＢ級ＲＦ増幅器の入力端子に結合する出力端子と、前記ＤＣ／ＤＣ変換器の出力に結合する反転入力端子と、前記ＲＦ入力信号を受ける非反転入力端子と、を有する差動演算増幅器を備えることを特徴とする請求項１に記載の増幅器回路。
3. 前記ＲＦ入力信号は包絡線信号であることを特徴とする請求項１に記載の増幅器回路。
4. 前記ＲＦ入力信号はＣＤＭＡ信号から得られた包絡線信号であることを特徴とする請求項１に記載の増幅器回路。
5. ＲＦ入力信号を増幅する増幅器回路であって、
   前記ＲＦ入力信号を受ける入力端子と出力端子とを有するＲＦ増幅器と、
   入力と出力とを有するＤＣ対ベースバンドの切換え変換器と、
   前記ＲＦ増幅器の出力と前記切換え変換器の入力との間に結合する正の電流フィードバック・ループと、
   前記切換え変換器の出力端子と前記ＲＦ増幅器の入力端子との間に結合する電圧フィードバック・ループと、
   前記ＲＦ増幅器の出力端子と前記切換え変換器の出力端子との間に並列に結合する抵抗負荷と、
   を備え、
   前記正の電流フィードバック・ループは入力端子及び出力端子を有する電流センサと、入力端子及び出力端子を有するパルス幅変調器とを備え、前記電流センサの入力端子は前記ＲＦ増幅器の出力端子に結合し、前記電流センサの出力端子は前記パルス幅変調器の入力端子に結合し、前記パルス幅変調器の出力端子は前記変換器の入力端子に結合し、前記電流センサは前記ＲＦ増幅器の出力端子から流れ出る電流を表す誤差電圧を生成し、前記パルス幅変調器は前記誤差電圧に基づいて制御電圧を生成し、該生成された制御電圧を前記変換器に入力することを特徴とする増幅器回路。
6. 前記切換え変換器はＤＣ対ベースバンドのＲＦ切換え変換器を電流源として含むことを特徴とする請求項５に記載の増幅器回路。
7. 前記パルス幅変調器はヒステリシス比較器回路を含むことを特徴とする請求項５に記載の増幅器回路。
8. 前記切換え変換器の入力端子は切換え制御入力端子を含み、前記パルス幅変調器の出力端子は前記切換え制御入力端子に結合する、ことを特徴とする請求項５に記載の増幅器回路。
9. 前記電圧フィードバック・ループは、前記ＲＦ増幅器とは逆関係に、前記切換え変換器がＲＦ入力信号の１以上の低周波電流成分の電力増幅を行うような負のフィードバック・ループを備えることを特徴とする請求項８に記載の増幅器回路。
10. 前記ＲＦ増幅器はＡＢ級増幅器を含むことを特徴とする請求項５に記載の増幅器回路。
11. 前記切換え変換器はＤＣ／ＤＣ変換器を含むことを特徴とする請求項５に記載の増幅器回路。
12. 前記ＲＦ増幅器は電圧源増幅器と前記切換え変換器とを含み、前記切換え変換器は電流源増幅器を含む、ことを特徴とする請求項５に記載の増幅器回路。

Images