JP5362521B2 - 導電性酸窒化物を有する電極及びその作製方法 - Google Patents

導電性酸窒化物を有する電極及びその作製方法 Download PDF

Info

Publication number
JP5362521B2
JP5362521B2 JP2009249677A JP2009249677A JP5362521B2 JP 5362521 B2 JP5362521 B2 JP 5362521B2 JP 2009249677 A JP2009249677 A JP 2009249677A JP 2009249677 A JP2009249677 A JP 2009249677A JP 5362521 B2 JP5362521 B2 JP 5362521B2
Authority
JP
Japan
Prior art keywords
film
gallium
zinc
heat treatment
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009249677A
Other languages
English (en)
Other versions
JP2010133020A5 (ja
JP2010133020A (ja
Inventor
淳一郎 坂田
哲紀 丸山
裕己 井本
裕治 淺野
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009249677A priority Critical patent/JP5362521B2/ja
Publication of JP2010133020A publication Critical patent/JP2010133020A/ja
Publication of JP2010133020A5 publication Critical patent/JP2010133020A5/ja
Application granted granted Critical
Publication of JP5362521B2 publication Critical patent/JP5362521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Non-Insulated Conductors (AREA)

Description

本発明の一態様は、導電性酸窒化物およびその作製方法に関する。特に、インジウム、ガリウム、及び亜鉛を含む酸窒化物からなる導電性酸窒化物および導電性酸窒化物膜の作製方法に関する。
近年、フラットディスプレイ（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。その多くは透明導電性酸化物を用いた電極を通して表示もしくは表示光を観察する構造を有している。透明導電性酸化物の例としては、酸化スズを酸化インジウムに添加して焼結したターゲットを用いて成膜した酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）膜をその代表的な例として挙げることができる。
酸化インジウム酸化スズ合金（ＩＴＯ）膜の成膜方法としては、スパッタリング法が広く用いられている。特に、水素や水蒸気を添加した雰囲気で酸化インジウム酸化スズ合金（ＩＴＯ）膜を成膜すると、成膜中の結晶化が抑制される。その結果、結晶性を有する透明導電性酸化物膜に比べて加工性に優れた非晶質性を有する透明導電性酸化物膜となることが知られている。また、水素や水蒸気が放った水素原子は透明導電性酸化物を構成する他の原子のダングリングボンド（未結合手）を補償するため、ダングリングボンドにトラップされる電子が減少し、透明導電性酸化物膜の導電性を向上できることも知られている。（特許文献１）
特開平９−２９３６９３
水素や水蒸気を添加した雰囲気で酸化インジウム酸化スズ合金（ＩＴＯ）膜を成膜する方法は、成膜中の結晶化の抑制に有効である。しかし、この方法で成膜した酸化インジウム酸化スズ合金（ＩＴＯ）膜であっても、成膜後に高い温度で加熱処理すると結晶化してしまう。具体的には、酸化インジウム酸化スズ合金（ＩＴＯ）膜を２００℃〜２５０℃を超える温度で一時間以上加熱すると結晶化が進んでしまう。
加熱処理によって結晶化が進んだ透光性を有する導電膜は表面凹凸が大きくなってしまう。そして、表面凹凸が大きくなってしまった透光性を有する導電膜を薄膜素子の電極に用いると、短絡が起こり易くなり、その結果素子の信頼性が損なわれてしまう。また、加熱処理によって結晶化が進んだ透光性を有する導電膜はエッチング液に溶解し難くなるため、加熱処理より前に微細加工を終える必要が生じ、工程の順序が制約されてしまうといった問題がある。
本発明の一態様は加熱処理しても結晶化が進まない透光性を有する導電性酸窒化物を提供することを課題とする。また、加熱処理しても結晶化が進まない透光性を有する導電性酸窒化物の作製方法を提供することを課題とする。なお、ここではフラットディスプレイの電極に用いて表示もしくは表示光を取り出すこのできる程度の透光性を有する導電膜を透光性を有する導電膜もしくは透明導電膜という。
発明者等は、水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜が、加熱処理しても結晶化しない透光性を有する導電性酸窒化物となることを見いだし課題の解決に至った。
本明細書中で透光性を有する導電膜に用いる導電性酸窒化物は、インジウム、ガリウム、及び亜鉛を含む。なお、ガリウムの他、ガリウムとニッケル、またはガリウムと鉄など、ガリウム以外の上記金属が含まれる場合がある。また、上記酸窒化物膜において、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜とも呼ぶ。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の組成比は成膜条件により変化する。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の結晶構造は、アモルファス構造がＸ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）の分析では観察される。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜はスパッタリング法で成膜した後、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分の熱処理を行っている。
また、酸窒化物とはその組成に酸素と窒素を含むものであって、酸素（Ｏ）に対する窒素（Ｎ）の組成比（Ｎ／Ｏ）が５原子％以上８０原子％以下の範囲、好ましくは、１０原子％以上５０原子％以下の範囲で含まれるものをいう。
インジウム、ガリウム、及び亜鉛を含む酸窒化物中の窒素原子および水素原子は不純物準位を形成するだけでなく、窒素原子は構成する原子が膜中で密に充填されるのを阻害する。また、水素原子の膜中への拡散と水素原子の膜中への固溶化を促進する働きをする。また、水素原子は膜中の他の原子と結合し、例えば−ＯＨ基、−ＮＨ基、−Ｈ基、等を形成してダングリングボンドを補償して導電性を向上する。こうした窒素原子と水素原子の働きにより、熱処理しても結晶化し難い透光性を有する導電性酸窒化物が実現できる。
水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物からなる透光性を有する導電膜を作製する方法の一例としては、インジウム、ガリウム、及び亜鉛を含む酸化物を焼結したターゲットを窒素ガスを含む雰囲気でスパッタリングして、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜する。次いで、当該酸窒化物膜に水素原子の供給源となる化合物を吸着させた後、加熱処理して水素原子を膜中に拡散する方法を挙げることができる。
また別な方法としては、当該インジウム、ガリウム、及び亜鉛を含む酸窒化物膜への水素原子の供給源となる化合物を含む雰囲気で、当該酸窒化物を加熱処理して水素原子を膜中に拡散する方法を挙げることができる。
また別な方法としては、インジウム、ガリウム、及び亜鉛を含む酸化物を焼結したターゲットを水素と窒素ガスもしくはアンモニアを含む雰囲気でスパッタリングして、水素を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜する。次いで、水素を含有した当該酸窒化物膜を加熱処理する方法を挙げることができる。
本発明の一態様である透光性を有する導電性酸窒化物膜は、インジウム、ガリウム、及び亜鉛を含む酸窒化物からなり、水素原子を含んでいることを特徴とする導電性酸窒化物である。
また、前記導電性酸窒化物中の酸素（Ｏ）に対する窒素（Ｎ）の組成比（Ｎ／Ｏ）が５原子％以上８０原子％以下の範囲、好ましくは、１０原子％以上５０原子％以下の範囲であり、かつ水素原子を含んでいることを特徴とする導電性酸窒化物である。
また、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、前記酸窒化物膜の表面に水素原子の供給源となる化合物を吸着させ、その後加熱処理して前記酸窒化物膜中に水素原子を拡散する導電性酸窒化物膜の作製方法である。
また、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、水素原子の供給源となる化合物を含む雰囲気で加熱処理して前記酸窒化物膜中に水素原子を拡散する導電性酸窒化物膜の作製方法である。
また、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を水素原子の供給源となる膜上に積層し、加熱処理して前記酸窒化物膜中に水素原子を拡散する導電性酸窒化物膜の作製方法である。
また、酸窒化物膜への水素原子の供給源となる化合物を含む雰囲気で、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、当該酸窒化物膜を加熱処理する導電性酸窒化物膜の作製方法である。
また、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを窒素ガスを含む雰囲気でスパッタリングして成膜したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜に、水素原子を拡散する導電性酸窒化物膜の作製方法である。
本発明の一態様によれば、加熱処理しても結晶化が進まない透光性を有する導電性酸窒化物を提供することができる。また、加熱処理しても結晶化が進まない透光性を有する導電性酸窒化物膜の作製方法を提供することができる。
インジウム、ガリウム、及び亜鉛を含む膜の成膜雰囲気と導電率を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜のＸＲＤの測定結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の電子線マイクロアナライザーによる分析結果を説明する図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置を説明する断面図。 本発明の一態様の発光装置を説明する図。 本発明の一態様の発光装置を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜のＸＲＤの測定結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の加熱処理温度と導電率、移動度及びキャリア濃度を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の二次イオン質量分析結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の成膜雰囲気と導電率を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の加熱処理温度と導電率、及び活性化エネルギーを説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の透過率を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜の成膜雰囲気と導電率を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜のＸＰＳの測定結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜のＸＰＳの測定結果を説明する図。 インジウム、ガリウム、及び亜鉛を含む膜のＸＰＳの測定結果を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様である透光性を有する導電性酸窒化物膜について、その作製方法と共に説明する。具体的には、窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、水素原子の供給源となる化合物を当該酸窒化物膜の表面に吸着させ、その後、加熱処理する透光性を有する導電性酸窒化物膜の作製方法について説明する。
導電性酸窒化物を成膜する基板は、本作製工程の処理温度に耐えうるものであれば特に限定されない。例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、プラスチック基板等を用いることができる。また、成分比としてホウ酸（Ｂ２Ｏ３）よりも酸化バリウム（ＢａＯ）を多く含み、歪み点が７３０℃以上のガラス基板を用いると好ましい。７００℃程度の高温で熱処理する工程がある場合でも、ガラス基板が歪まないで済むからである。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。
また、本発明の一態様の透光性を有する導電性酸窒化物膜を薄膜素子の電極材料として利用することができる。例えば、薄膜トランジスタ上に形成した保護膜や平坦化膜の上に本発明の一態様の透光性を有する導電性酸窒化物膜を成膜して利用することができる。
また、導電性酸窒化物膜を形成する側に酸窒化物への水素原子の供給源となる膜を成膜した基板を用いてもよい。酸窒化物への水素原子の供給源となる膜としては、−ＳｉＯＨ基や、−ＡｌＯＨ基などの水酸基を有する膜や水素添加された膜を用いることができる。また、基板表面に存在するシラノール基や、吸着した水分子などの微量な物質も、基板から酸窒化物膜への水素原子の供給源となる。
次に、導電性酸窒化物を基板上に成膜する。成膜は窒素を含む雰囲気で行い、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜する。具体的には、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜中の酸素（Ｏ）に対する窒素（Ｎ）の組成比（Ｎ／Ｏ）が５原子％以上８０原子％以下の範囲、好ましくは、１０原子％以上５０原子％以下の範囲になるように、窒素ガスを含む雰囲気にてスパッタリング法で成膜する。
ここでは、直径１２インチのインジウム、ガリウム及び亜鉛を含む酸化物を焼結したターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴンおよび窒素の混合ガス雰囲気下で成膜する。酸窒化物膜の膜厚は２０ｎｍ〜１００ｎｍとする。本実施の形態では酸窒化物膜の膜厚は５０ｎｍとする。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
成膜雰囲気の窒素濃度が低すぎると、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜中の窒素の組成比が小さくなってしまう。窒素の導入量が少なすぎると、当該膜中の酸素を置換する窒素が減り、キャリアの生成が不足するため、次の工程で加熱処理を施しても、導電率を十分に高めることができない。
また、成膜雰囲気の窒素濃度が高すぎると、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜中の窒素の組成比が大きくなりすぎてしまう。窒素の導入量が多すぎると、当該膜中の酸素を置換する窒素が増え、欠陥が増えるため、次の工程で加熱処理を施しても、導電率を十分に高めることができない。このような理由から、成膜雰囲気に含まれる窒素濃度に適正な範囲が存在する。
次に、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を、水素原子の供給源となる化合物にさらす。酸窒化物膜への水素原子の供給源となる化合物としては、水素ガス、水、アンモニア、アルコール等の炭化水素をその例に挙げることができる。ここでは、成膜室から大気中に基板を搬出して、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を大気中の水蒸気にさらした。その結果、酸窒化物膜の表面に現れている原子、例えば酸素原子などに大気中の水分子が吸着する。
次に、大気に曝されたインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を２００℃〜６００℃、代表的には３００℃〜５００℃で加熱処理する。ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。なお、加熱処理は窒素雰囲気下に限られるものではなく、大気中もしくは酸素雰囲気下であってもよい。
この加熱処理によって、表面に吸着した物質から水素原子がインジウム、ガリウム及び亜鉛を含む酸窒化物膜の内部へ拡散する。また、この熱処理によりインジウム、ガリウム及び亜鉛を含む酸窒化物膜は原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。
水素原子を拡散したインジウム、ガリウム及び亜鉛を含む酸窒化物膜の導電性は高まり、透光性を有する導電膜となる。なお、熱処理を行うタイミングは、酸窒化物膜の成膜後であれば特に限定されず、例えばエッチングによる微細加工を行った後であってもよい。
本発明の一態様の透光性を有する導電膜は、フォトリソグラフィ法を用いて、微細加工できる。具体的には、フォトマスクを用いて形成したレジストマスクを用いて、エッチングによりインジウム、ガリウム及び亜鉛を含む酸窒化物膜の不要な部分を除去して透光性を有する導電層を形成することができる。インジウム、ガリウム及び亜鉛を含む酸窒化物膜のエッチングはウェットエッチングに限定されずドライエッチングを用いてもよい。
ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、インジウム、ガリウム及び亜鉛を含む酸窒化物膜の不要な部分を除去する。以上の工程で微細加工された透光性を有する導電層を形成できる。
本実施の形態に例示される導電性酸窒化物膜は３５０℃の加熱処理を施しても導電性を有し、また２５０〜７００℃の高い温度で処理しても結晶化が進まず、平坦性やエッチング液への溶解性が損なわれることがない。よって、本実施の形態によれば、耐熱性にすぐれた透光性を有する導電膜を提供できる。
（実施の形態２）
本実施の形態では、本発明の一態様である透光性を有する導電性酸窒化物膜について、その作製方法と共に説明する。具体的には、窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、水素原子の供給源となる化合物を含む雰囲気で前記酸窒化物膜を加熱処理する導電性酸窒化物膜の作製方法について説明する。
実施の形態１と同様の方法でインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を基板上に形成する。
次に、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜した基板を、大気にさらすことなく成膜室から加熱処理用の炉に搬出する。具体的には、ロードロック室を介して成膜室と加熱処理室が接続されたマルチチャンバー型の装置を使う。大気にさらすことなく連続して加熱処理することにより、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜への水素原子の供給源となる化合物の量を厳密に制御できる。また、大気中に浮遊する不純物元素やゴミによる汚染を防ぐことができる。
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜した基板は、加熱処理用の炉内で水蒸気や水素を含む雰囲気下で２００℃〜６００℃、代表的には３００℃〜５００℃で加熱処理する。ここでは水蒸気を含む窒素雰囲気下で３５０℃、１時間の熱処理を行う。なお、水蒸気や水素を希釈する気体は窒素に限られるものではなく、アルゴンガスもしくは酸素雰囲気下であってもよい。
この加熱処理により、インジウム、ガリウム及び亜鉛を含む酸窒化物膜に含まれる窒素原子が、当該酸窒化物膜の表面に吸着した水蒸気や水素から水素原子を奪い、膜の内部へ水素原子を取り込む。また、この熱処理によりインジウム、ガリウム及び亜鉛を含む酸窒化物膜は原子レベルで再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。
水素原子が拡散したインジウム、ガリウム及び亜鉛を含む酸窒化物膜は、導電性が高まり、透光性を有する導電膜となる。なお、熱処理を行うタイミングは、酸窒化物膜の成膜後であれば特に限定されず、例えばエッチングによる微細加工を行った後であってもよい。
次に、実施の形態１と同様に、エッチングにより不要な部分を除去して、微細加工された透光性を有する導電層を形成することができる。
本実施の形態により形成した導電性酸窒化物膜は３５０℃の加熱処理を施しても導電性を有し、また２５０〜７００℃の高い温度で処理しても結晶化が進まず、平坦性やエッチング液への溶解性が損なわれることがない。よって、本実施の形態によれば、耐熱性にすぐれた透光性を有する導電膜を提供できる。
（実施の形態３）
本実施の形態では、本発明の一態様である透光性を有する導電性酸窒化物膜について、その作製方法と共に説明する。具体的には、水素原子の供給源となる化合物及び窒素を含む雰囲気で水素、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、その後加熱処理する導電性酸窒化物膜の作製方法について説明する。
実施の形態１と同様な基板を用いる。成膜は水素および窒素を含む雰囲気で行い、水素が拡散したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜する。
具体的には、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜中の酸素（Ｏ）に対する窒素（Ｎ）の組成比（Ｎ／Ｏ）が５原子％以上８０原子％以下の範囲、好ましくは、１０原子％以上５０原子％以下の範囲になるように、水素ガス及び窒素ガスを含む雰囲気中にてスパッタリング法で成膜する。なお、成膜雰囲気に０．１〜１０体積％の水素ガスを添加することで酸窒化物膜中に水素原子を含ませることができる。
ここでは、実施の形態１と同様のターゲットとスパッタリング装置を用いて、水素（６体積％）、窒素（１０体積％）、及びアルゴン（８４体積％）からなる混合ガス雰囲気下で成膜する。なお、酸窒化物膜への水素原子の供給源となる化合物として、水素ガスの代わりに水蒸気、アンモニア、アルコール等の炭化水素を希釈して用いても良い。
本実施の形態では、水素を含ませたインジウム、ガリウム、及び亜鉛を含む酸窒化物膜がスパッタリング法により成膜される。成膜後に熱処理して、原子の再配列を促進する。
水素原子を拡散したインジウム、ガリウム及び亜鉛を含む酸窒化物膜の導電性は高まり、透光性を有する導電膜となる。なお、熱処理を行うタイミングは、水素原子を含有したインジウム、ガリウム及び亜鉛を含む酸窒化物膜の成膜後であれば特に限定されず、例えばエッチングによる微細加工を行った後であってもよい。
次に、実施の形態１と同様に、エッチングにより不要な部分を除去して透光性を有する導電層を形成する。
本実施の形態により形成した導電性酸窒化物膜は３５０℃の加熱処理を施しても導電性を有し、また２５０〜７００℃の高い温度で処理しても結晶化が進まず、平坦性やエッチング液への溶解性が損なわれることがない。よって、本実施の形態によれば、耐熱性にすぐれた透光性を有する導電膜を提供できる。
（実施の形態４）
本実施の形態では、本発明の一態様の導電性酸窒化物をフラットディスプレイに応用した一例として液晶表示装置の例を示す。
ここでは、本発明の一態様の導電性酸窒化物膜を用いて透明な画素電極を形成し、同一基板上に薄膜トランジスタで画素部や駆動回路を形成した、いわゆるアクティブマトリクス基板に適用して、表示装置を作成する場合について説明する。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
具体的には、本発明の一態様の透光性を有する導電膜を適用した表示素子の画素電極のみが形成された素子基板であっても良いし、画素電極となる本発明の一態様の透光性を有する導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一態様の導電性酸窒化物膜を適用した導電層を有する表示装置の一形態を説明する。具体的には、本発明の一態様の導電性酸窒化物膜を適用した導電層を有する液晶表示パネルの外観及び断面について、図７を用いて説明する。図７（Ａ１）（Ａ２は、第１の基板４００１上に形成された薄膜トランジスタ４０１０のソース電極層またはドレイン電極層と接続した画素電極層４０３０と、第２の基板４００６との間に液晶材料を挟んでシール材４００５によって封止したパネルの上面図であり、図７（Ｂ）は、図７（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は非単結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図７（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図７（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、アモルファスシリコンや低温ポリシリコンやインジウム、ガリウム、及び亜鉛を含む酸化物半導体等をチャネル形成層としてもつ薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を用いた透光性を有する導電膜からなる。画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と導電性粒子を介して電気的に接続される。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
画素電極層４０３０、及び対向電極層４０３１の両方、もしくは少なくともどちらか一方を、水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を用いた透光性を有する導電膜からなり、実施の形態１乃至３に記載した方法で成膜する。
また、画素電極層４０３０、及び対向電極層４０３１のどちらか一方を、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。
また、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図７においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図８は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図８は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間に導電性酸窒化物からなる画素電極等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、液晶表示パネルを作製することができる。水素を含有するインジウム、ガリウム、及び亜鉛を含む酸窒化物膜からなる透光性を有する導電膜は耐熱性を有しているため、配向膜を画素電極上に形成する際の加熱工程により発光装置の信頼性が損なわれず、信頼性の高い液晶表示パネルを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態５では、導電性酸窒化物を用いた画素電極を有する発光装置について図９を用いて説明する。なお、図９（Ａ）は、発光装置を示す上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された４０１は駆動回路部（ソース側駆動回路）、４０２は画素部、４０３は駆動回路部（ゲート側駆動回路）である。また、４０４は封止基板、４０５はシール材であり、シール材４０５で囲まれた内側は、空間４０７になっている。
なお、引き回し配線４０８はソース側駆動回路４０１及びゲート側駆動回路４０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）４０９からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
次に、断面構造について図９（Ｂ）を用いて説明する。基板４１０上には駆動回路部及び複数の画素を有する画素部が形成されているが、ここでは、駆動回路部であるソース側駆動回路４０１と画素部４０２に複数形成された画素のうち一つの画素が示されている。
なお、ソース側駆動回路４０１はｎチャネル型ＴＦＴ４２３とｐチャネル型ＴＦＴ４２４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、種々のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施の形態５では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。
また、画素部４０２はスイッチング用ＴＦＴ４１１と、電流制御用ＴＦＴ４１２とそのドレインに電気的に接続された第１の電極４１３とを含む複数の画素により形成される。なお、第１の電極４１３の端部を覆って絶縁物４１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
また、カバレッジを良好なものとするため、絶縁物４１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物４１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物４１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物４１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
発光素子の信頼性は素子内部の空間や絶縁物４１４などの構成物中に残留する水分、酸素、その他不純物の影響を著しく受ける。例えば、絶縁物４１４を高分子で形成する場合、発光素子の使用中に不純物が析出しないように高温で加熱処理して完全に硬化させる必要がある。また、発光物質を含む層４１６を成膜する前の基板に加熱処理を施し、不純物をできるだけ取り除く必要がある。
このような理由から、第１の電極４１３には耐熱性が求められる。第１の電極４１３の耐熱性が乏しいと、例えば不純物を取り除くための加熱処理により結晶化が進み、表面凹凸が大きくなってしまう。第１の電極４１３の表面凹凸が大きいと、発光素子の短絡が起こり易くなり信頼性が低下してしまう。そこで、本実施の形態では、水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を用いて第１の電極４１３を形成する。
第１の電極４１３上には、発光物質を含む層４１６、および第２の電極４１７をそれぞれ形成する。発光物質を含む層４１６は、蒸着マスクを用いた蒸着法により成膜できる。インクジェット法、スピンコート法等の湿式法によっても発光物質を含む層４１６を成膜できる。
発光物質を含む層４１６には、通常、有機化合物を単層もしくは積層で用いるが、本発明の一態様においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。また、第１の電極４１３から発光物質を含む層４１６へホールを注入し易くするために、第１の電極４１３と発光物質を含む層４１６の間にホール注入層を設けてもよい。
さらに、発光物質を含む層４１６上に形成される第２の電極４１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金や化合物、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、窒化カルシウム、またはフッ化カルシウム）を用いることが好ましい。なお、発光物質を含む層４１６で生じた光が陰極として機能する第２の電極４１７を透過させる場合には、第２の電極４１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
さらにシール材４０５で封止基板４０４を基板４１０と貼り合わせることにより、基板４１０、封止基板４０４、およびシール材４０５で囲まれた空間４０７に発光素子４１８が備えられた構造になっている。なお、空間４０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材４０５で充填される構成も含むものとする。
なお、シール材４０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板４０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、ポリエステルまたはアクリル樹脂等からなるプラスチック基板を用いることができる。
本発明の一態様の導電性酸窒化物を画素電極に用いた発光装置は、耐熱性に優れた第１の電極４１３を有しているため、発光物質を含む層４１６の成膜前に十分に基板を加熱処理できる。その結果、発光素子内部に残留する水分、酸素、その他不純物が少なくなり、信頼性の優れた発光装置を得ることができる。
以上では、トランジスタによって発光素子の駆動を制御するアクティブマトリクス型の発光装置について説明したが、この他、パッシブマトリクス型の発光装置であってもよい。図１０には本発明の一態様を適用して作製したパッシブマトリクス型の発光装置を示す。なお、図１０（Ａ）は、パッシブマトリクス型の発光装置を示す斜視図、図１０（Ｂ）は図１０（Ａ）をＸ−Ｙで切断した断面図である。図１０において、基板９５１上には、水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を用いて電極９５２が形成され、発光物質を含む層９５５を介してそのうえに電極９５６が設けられている。電極９５２の端部は絶縁層９５３で覆われている。そして、絶縁層９５３上には隔壁層９５４が設けられている。
隔壁層９５４の側壁は、基板面に近くなるに伴って、一方の側壁と他方の側壁との間隔が狭くなっていくような傾斜を有する。つまり、隔壁層９５４の短辺方向の断面は、台形状であり、底辺（絶縁層９５３の面方向と同様の方向を向き、絶縁層９５３と接する辺）の方が上辺（絶縁層９５３の面方向と同様の方向を向き、絶縁層９５３と接しない辺）よりも短い。このように、隔壁層９５４を設けることで、静電気等に起因した発光素子の不良を防ぐことが出来る。
パッシブマトリクス型の発光装置においても、素子内部に残留する水分、酸素、その他不純物は装置の信頼性に著しい影響を与える。それゆえ、隔壁層の形成後および、発光物質を含む層の成膜前の基板の加熱処理は重要であり、電極９５２には耐熱性が求められる。
本発明の一態様の導電性酸窒化物を画素電極に用いたパッシブマトリクス型の発光装置は、耐熱性に優れた電極９５２を有しているため、発光物質を含む層９５５の成膜前に十分に基板を加熱処理できる。その結果、発光素子内部に残留する水分、酸素、その他不純物が少なくなり、信頼性の優れた発光装置を得ることができる。
本実施例では、実施の形態１と同じ方法で作製した導電性酸窒化物膜について説明する。
本実施例では厚み０．７ｍｍの無アルカリガラス（コーニング社製：ＥＡＧＬＥ２０００）を基板に用いた。次に、酸化インジウム、酸化ガリウム、及び酸化亜鉛を焼結した直径１２インチのターゲット（組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用い、基板とターゲットの間との距離を６０ｍｍとして、スパッタリング法によりインジウム、ガリウム及び亜鉛を含む酸窒化物膜を基板上に成膜した。スパッタリング法の条件は、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷとし、種々の濃度でアルゴンガスと窒素を混合した雰囲気中で成膜した。なお、インジウム、ガリウム及び亜鉛を含む酸窒化物膜の膜厚は５０〜１０００ｎｍとした。
次に、基板を成膜室から搬出して大気にさらした後に、炉中で３５０℃、窒素雰囲気下、１時間加熱処理した。なお、加熱処理の有無にかかわらず、インジウム、ガリウム及び亜鉛を含む酸窒化物は可視光を透過し、表示素子を作製できる透明性を有していた。
基板上に５０ｎｍの厚みで成膜したインジウム、ガリウム及び亜鉛を含む酸窒化物膜の加熱処理前後の導電率を四探針法で測定した。測定した導電率を成膜雰囲気と共に表１に示す。
Figure 0005362521
表１に示す通り、窒素を含む雰囲気で成膜したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜に加熱処理して水素原子を拡散すると導電率が高まり、導電性酸窒化物膜が形成できる。
水素原子を含有したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜の導電率は、成膜雰囲気の窒素濃度に依存する。図１に成膜雰囲気中の窒素ガスの濃度に対し導電率をプロットした結果を示す。図１のグラフから、成膜雰囲気に窒素を添加すると導電率を急激に高められること、さらに成膜雰囲気に添加する窒素の濃度を高めると、次第に導電率が低下することがわかる。
次に、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）法を用いて、導電性酸窒化物膜を測定した。表１に記載した条件で成膜し、加熱処理しない試料と、成膜後３５０℃もしくは７００℃で加熱処理した試料について測定した。なお、試料の厚みは４００ｎｍである。
試料のＸ線回折図形を加熱熱処理条件毎に図２（ａ）乃至図２（ｃ）に示す。なお、グラフの縦軸に回折強度の任意単位を用いている。また、各試料の回折図形の比較を容易にするために、グラフは等間隔に並べてある。
まず、図２（ａ）に成膜後に加熱処理していない試料のＸ線回折図形を示す。グラフは縦軸を回折強度の任意単位とした。また、それぞれの試料の回折図形と共に、成膜雰囲気に添加した窒素ガスの濃度を記した。図２（ａ）に示したどの試料の回折図形においても特徴的な回折ピークが認められないことから、当該試料はアモルファス構造を有していると判断できる。
次に、３５０℃で１時間の加熱処理を施した試料のＸ線回折図形を図２（ｂ）に示す。図２（ｂ）のどの試料の回折図形においても特徴的な回折ピークが認められないことから、成膜雰囲気に関わらず当該試料はアモルファス構造を有していると判断できる。
また、７００℃で１時間の加熱処理を施した試料のＸ線回折図形を図２（ｃ）に示す。加熱処理をおこなった試料のうち、窒素を含まない雰囲気で成膜した試料のみ、加熱処理によってＩｎＧａＺｎＯ４に由来する回折信号が観測された。しかし、窒素を含む雰囲気で成膜した試料では特徴的な回折ピークが認められなかった。この結果から、窒素を含む雰囲気で成膜された試料はアモルファス構造を有していると判断できる。
次に、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜の加熱処理前後の二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の測定結果を、図３乃至図５に示す。なお、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、３つの異なる窒素濃度（窒素なし、窒素１２．５％、窒素１００％）の雰囲気で成膜した。また、加熱処理は窒素雰囲気下において、３５０℃、１時間おこなった。なお、試料の厚みは１００ｎｍである。
図３乃至図５のグラフの横軸はインジウム、ガリウム、及び亜鉛を含む酸窒化物膜の表面からの深さに相当し、表面を深さ０ｎｍとし、基板に向かう方向を正の値とした。また、グラフの縦軸は、酸素、ガリウム、インジウム亜鉛についてはａｔｏｍｉｃ％に換算してプロットし、アルゴン（Ａｒ）、窒素（Ｎ）、水素（Ｈ）については、二次イオン強度をプロットしている。
なお、図３（ａ）および図３（ｂ）にプロットした水素原子の二次イオン強度を濃度に換算した結果を図１１（ａ）および図１１（ｂ）に、図４（ａ）および図４（ｂ）にプロットした水素原子の二次イオン強度を濃度に換算した結果を図１２（ａ）および図１２（ｂ）に、図５（ａ）および図５（ｂ）にプロットした水素原子の二次イオン強度を濃度に換算した結果を図１３（ａ）および図１３（ｂ）に示す。
比較例として、図３（ａ）および図３（ｂ）に窒素を含まない雰囲気で成膜したインジウム、ガリウム、及び亜鉛を含む酸化物膜を、二次イオン質量分析した結果を示す。図３（ａ）は加熱処理を施していない当該酸化物膜の二次イオン質量分析結果であり、図３（ｂ）は加熱処理を施した当該酸化物膜の二次イオン質量分析結果である。このように、表面から２０ｎｍ以上深い領域では加熱処理の有無にかかわらず水素原子は１０２〜１０３カウント／秒で観測された。このことから、加熱処理よる組成の変化は少ないと言える。なお、図１１（ａ）および図１１（ｂ）から、インジウム、ガリウム、及び亜鉛を含む酸化物膜中に水素原子が１０２０ａｔｏｍｓ／ｃｍ３程度存在することが分かる。
図４（ａ）および図４（ｂ）に、窒素を１２．５％含む雰囲気で成膜したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を二次イオン質量分析した結果を示す。図４（ａ）は加熱処理を施していない当該酸窒化物膜の二次イオン質量分析結果であり、図４（ｂ）は加熱処理を施した当該酸窒化物膜の二次イオン質量分析結果である。このように、表面から２０ｎｍ以上深い領域において、加熱処理のない試料では水素原子が１０２〜１０３カウント／秒で観測された。しかし、加熱処理した試料では水素原子が１０３〜１０４カウント／秒も観測された。なお、図１２（ｂ）から、加熱処理後のインジウム、ガリウム、及び亜鉛を含む酸窒化物膜中に水素原子が１０２１ａｔｏｍｓ／ｃｍ３程度存在することが分かる。
図５（ａ）および図５（ｂ）に、窒素のみを含む雰囲気で成膜したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を二次イオン質量分析した結果を示す。このように、表面から２０ｎｍ以上深い領域において、加熱処理のない試料では水素原子が１０２〜１０３カウント／秒で観測された。しかし、加熱処理した試料では、水素原子が１０３〜１０４カウント／秒も観測された。なお、図１３（ｂ）から、加熱処理後のインジウム、ガリウム、及び亜鉛を含む酸窒化物膜中に水素原子が１０２０〜１０２１ａｔｏｍｓ／ｃｍ３程度存在することが分かる。
なお、水素原子はインジウム、ガリウム、及び亜鉛を含む酸窒化物膜の表面だけでなく、無アルカリガラスとの界面付近でも高い頻度で観測されている。これは、加熱処理により水素原子がインジウム、ガリウム及び亜鉛を含む酸窒化物膜の大気と接する表面からだけでなく、ガラス基板と接する界面からも、酸窒化物膜の内部へ拡散していることを示唆している。
次に、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いて、窒素濃度が異なる雰囲気で成膜したインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を分析した結果を図６に示す。具体的には、窒素を含まない雰囲気と、窒素を１２．５体積％含む雰囲気と、窒素を１００体積％含む雰囲気で成膜した３条件の試料について、それぞれ加熱処理のない条件と窒素雰囲気中で３５０℃一時間の加熱処理を施した条件、あわせて計６つの異なる条件で作製した試料を電子線マイクロアナライザーで分析した。なお、試料の厚みは１μｍである。
加熱処理の有無に注目すると、電子線マイクロアナライザーで分析する限り、加熱処理にともなう組成の変化は認められない。一方、成膜雰囲気の窒素濃度に注目すると、窒素濃度が高まるにつれて、組成に占める酸素の組成比が減り、窒素の組成比が高まる。しかし、金属元素であるインジウム、ガリウム、及び亜鉛の組成比にはほとんど変化が認められない。
本実施例では、実施の形態１と同じ方法で作製した導電性酸窒化物膜について説明する。特に、加熱処理温度と特性の関係について説明する。
本実施例では厚み０．７ｍｍの無アルカリガラス（コーニング社製：ＥＡＧＬＥ２０００）を基板に用いた。また、酸化インジウム、酸化ガリウム、及び酸化亜鉛を焼結した直径１２インチのターゲット（組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用い、基板とターゲットの間との距離を６０ｍｍとして、スパッタリング法によりインジウム、ガリウム及び亜鉛を含む膜を基板上に成膜した。スパッタリング法の条件は、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷとし、成膜室に導入するアルゴンガスと窒素の混合比を変えて異なる雰囲気下で成膜した。
なお、具体的なアルゴンガスと窒素の混合比として、アルゴンガスのみ（Ｎ２／（Ａｒ＋Ｎ２）＝０％）と、窒素１２．５％（Ｎ２／（Ａｒ＋Ｎ２）＝１２．５％）と、窒素１００％（Ｎ２／（Ａｒ＋Ｎ２）＝１００％）の３つの異なる条件で、３つの異なる試料を作製した。
はじめに、加熱に伴う結晶化現象について説明する。本発明の一態様の透光性を有する導電膜は、スパッタリングに用いるガスに添加する窒素の濃度を調整して、結晶化を抑制できる。以下に詳細に説明する。
インジウム、ガリウム及び亜鉛を含む膜を成膜した基板を成膜室から搬出して大気にさらした後に、窒素雰囲気下、１時間、異なる温度で加熱処理する。なお、本実施例では、３５０℃と、７００℃と、８００℃と、９００℃と、１０００℃の５つの異なる温度で加熱処理した結果を例示する。
試料の結晶化現象はＸ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）法を用いて観測した。なお、試料の厚みは４００ｎｍである。
成膜条件毎に試料のＸ線回折図形を、図１４（ａ）乃至図１４（ｃ）に示す。スパッタリングガスとして、アルゴンガスのみを用いて作製した試料の測定結果を図１４（ａ）に、窒素を１２．５％含むガスを用いて作製した試料の測定結果を図１４（ｂ）に、窒素のみを用いて作製した試料の測定結果を図１４（ｃ）に示す。なお、グラフの縦軸に回折強度の任意単位を用いている。また、各試料の回折図形の比較を容易にするために、グラフは等間隔に並べてある。
アルゴンガスのみを用いて作製した試料は、７００℃を越える加熱処理により、回折ピークが強く観測される（図１４（ａ）参照）。また、窒素を１２．５％含むガスを用いて作製した試料についても、７００℃を越える加熱処理により、回折ピークが観測される（図１４（ｂ）参照）。しかし、アルゴンガスのみを用いて作製した試料に比べて、窒素を１２．５％含むガスを用いて作製した試料の回折ピークは弱い。そして、窒素のみを用いて作製した試料は、７００℃を越える加熱処理を施しても、回折信号はわずかに観測されるだけである（図１４（ｃ）参照）。
以上の回折信号は結晶化に起因するものであるから、スパッタリングに用いるガスに窒素を添加すると、インジウム、ガリウム及び亜鉛を含む膜の結晶化を抑制できることが判る。このように、窒素を添加したガスを用いて成膜する本発明の一態様の可視光を透過する導電膜は、加熱処理しても結晶化し難い。
次に、加熱処理に伴う導電率の変化について説明する。本発明の一態様の透光性を有する導電膜は、加熱処理によって導電率を高めることができる。以下に詳細に説明する。
ここでは、窒素を１２．５％含むガスを用いてスパッタリング法によりインジウム、ガリウム及び亜鉛を含む膜を作製した基板を成膜室から搬出して大気にさらした後に、窒素雰囲気下、１時間、異なる温度で加熱処理した加熱処理した。なお、ここでは、２００℃と、２５０℃と、３００℃と、３２０℃と、３５０℃と、４５０℃の６つの異なる温度で加熱処理した。
ホール効果測定器を用いて試料の、導電率、移動度及びキャリア濃度を測定した。結果を図１５（ａ）及び図１５（ｂ）に示す。なお、試料の厚みは５０ｎｍである。
本発明の一態様の透光性を有する導電膜の導電率は、加熱温度に依存して変化する（図１５（ａ）参照）。特に、３００℃〜３５０℃近傍の温度で加熱処理することで、高い導電率を有する導電膜を提供できる。なお、導電膜の移動度とキャリア濃度は共に、３００℃〜３５０℃近傍の温度で加熱処理することで、特に高い値を示す（図１５（ｂ）参照）。
次に、加熱処理に伴う組成の変化について説明する。本発明の一態様の透光性を有する導電膜は、加熱処理により導電膜中に拡散する水素原子の量を増加できる。以下に詳細に説明する。
ここでは、窒素を１２．５％含むガスを用いたスパッタリング法でインジウム、ガリウム及び亜鉛を含む酸窒化物膜を基板上に成膜し、当該基板を成膜室から搬出して大気にさらした後に、異なる温度で窒素雰囲気下、１時間加熱処理した。なお、ここでは、２５０℃と、３００℃と、４５０℃の３つの異なる温度で加熱処理した試料を比較する。
水素原子と窒素原子に注目した二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の測定結果を、図１６（ａ）及び図１６（ｂ）に示す。なお、試料の厚みはおよそ１００ｎｍである。
本発明の一態様の透光性を有する導電膜に含まれる水素は加熱温度に依存して変化する（図１６（ａ）参照）。導電膜の表面から深さ５０ｎｍ近傍に含まれる水素原子の濃度に注目すると、２５０℃で加熱処理した試料に比べ３００℃で加熱処理した試料の方が水素原子の濃度が高く、３００℃で加熱処理した試料に比べ４５０℃で加熱処理した試料の方が水素原子の濃度が高い。この結果は、加熱処理が導電膜中の水素原子の拡散を促進していることを示している。
一方、導電膜中の窒素原子は加熱処理温度を変えても、一定の分布を維持し、加熱処理が拡散を促進する現象は認められない。図１６（ｂ）参照）。
本実施例では、実施の形態１と同じ方法で作製した導電性酸窒化物膜について説明する。特に、スパッタリング法による成膜時に成膜室に導入するガスの組成と、特性の関係について説明する。
本実施例では厚み０．７ｍｍの無アルカリガラス（コーニング社製：ＥＡＧＬＥ２０００）を基板に用いた。また、酸化インジウム、酸化ガリウム、及び酸化亜鉛を焼結した直径１２インチのターゲット（組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用い、基板とターゲットの間との距離を６０ｍｍとして、スパッタリング法によりインジウム、ガリウム及び亜鉛を含む酸窒化物膜を基板上に成膜した。スパッタリング法の条件は、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷとし、アルゴンガス流量と窒素流量を変えて混合比の異なる雰囲気下で成膜した。
はじめに、成膜時に成膜室に導入するガスの組成が導電率に及ぼす効果について説明する。本発明の一態様の透光性を有する導電膜の導電率は、スパッタリングに用いるガスに添加する窒素の量を調整することにより制御できる。以下に詳細に説明する。
アルゴンガスと窒素の混合比を変えて、１０種類の異なる雰囲気下で成膜して試料を作製した。導電率の測定結果を図１７に示す。なお、試料の厚みは５０ｎｍである。
成膜時に成膜室に導入する成膜ガスに含まれる窒素濃度に対し、加熱処理を施していないインジウム、ガリウム及び亜鉛を含む膜の導電率を図１７に黒丸でプロットした。また、成膜ガス中の窒素濃度に対し、その条件で得たインジウム、ガリウム及び亜鉛を含む膜を３５０℃、１時間、窒素ガス中で加熱処理した後の導電率を図１７に白丸でプロットした。なお、０．０１Ｓ／ｃｍ未満の導電率を有する試料は２端子法を用いて測定し、０．０１Ｓ／ｃｍ以上の導電率を有する試料は４探針法をもちいて測定した。
成膜室に導入するガスに添加する窒素の濃度を高めると、加熱処理を施していないインジウム、ガリウム及び亜鉛を含む膜の導電率は低下する。しかし、加熱処理を施すと、すべての試料の導電率が高まる。特に、アルゴンガスに窒素を１２．５％（Ｎ２／（Ａｒ＋Ｎ２）＝１２．５％）程度添加して成膜した膜に加熱処理を施すことにより、高い導電率を有する導電膜を作製できる。
次に、成膜室に導入するガスに添加する窒素の濃度が、インジウム、ガリウム及び亜鉛を含む膜中のキャリアの活性化エネルギーに及ぼす効果について説明する。本発明の一態様の透光性を有する導電膜は、成膜室に導入するガスに添加する窒素の濃度により、キャリアの活性化エネルギーを変えることができる。以下に詳細に説明する。
インジウム、ガリウム及び亜鉛を含む膜をアルゴンガス流量と窒素流量を変えて濃度の異なる雰囲気下で成膜し、複数の異なる試料を作製する。３５０℃、１時間、窒素ガス中で加熱処理した後、測定温度を変えてそれぞれの試料の導電率を測定した。
なお、具体的なアルゴンガスと窒素の混合比として、アルゴンガスのみ（Ｎ２／（Ａｒ＋Ｎ２）＝０％）と、窒素１２．５％（Ｎ２／（Ａｒ＋Ｎ２）＝１２．５％）と、窒素２５％（Ｎ２／（Ａｒ＋Ｎ２）＝２５％）と、窒素５０％（Ｎ２／（Ａｒ＋Ｎ２）＝５０％）と、窒素７５％（Ｎ２／（Ａｒ＋Ｎ２）＝７５％）と、窒素１００％（Ｎ２／（Ａｒ＋Ｎ２）＝１００％）の６つの異なる条件で、６つの異なる試料を作製した。また、導電率は、室温から１５０℃までの６乃至７つの異なる条件（約２５℃、５０℃、７０℃、９０℃、１１０℃、１３０℃、１５０℃）の条件で測定した。
導電率を測定した温度を絶対温度（Ｋ）に換算し、その逆数に対し、導電率の自然対数をプロットした（図１８（ａ）参照）。次いで、それぞれの試料のプロットを直線に近似し、傾きから活性化エネルギーを求めた。成膜室に導入するガスに添加した窒素の濃度に対し、求めた活性化エネルギーをプロットした（図１８（ｂ）参照）。
本発明の一態様の透光性を有する導電膜中のキャリアの活性化エネルギーは、成膜室に導入するガスに添加する窒素の濃度を用いて制御できる。特に、成膜室に導入するガスに１２．５％程度の窒素を添加することにより、インジウム、ガリウム及び亜鉛を含む酸窒化物膜中のキャリアの活性化エネルギーが負の値を示し、高い導電性が発現する。なお、キャリアの活性化エネルギーが負の値であることは、縮退半導体であることを意味する。
本実施例では、実施の形態１と同じ方法で作製した導電性酸窒化物膜について説明する。特に、可視光に対する透過率について説明する。
本実施例では厚み１．１ｍｍの石英ガラスを基板に用いた。また、酸化インジウム、酸化ガリウム、及び酸化亜鉛を焼結した直径１２インチのターゲット（組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用い、基板とターゲットの間との距離を６０ｍｍとして、スパッタリング法によりインジウム、ガリウム及び亜鉛を含む酸窒化物膜を基板上に成膜した。スパッタリング法の条件は、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷとし、アルゴンガス流量と窒素流量を変えて濃度の異なる雰囲気下で成膜した。また、インジウム、ガリウム及び亜鉛を含む酸窒化物膜上にスパッタリング法を用いて酸化珪素膜を１００ｎｍ成膜した。
なお、具体的なアルゴンガス流量と窒素流量の混合比として、アルゴンガスのみ（Ｎ２／（Ａｒ＋Ｎ２）＝０％）と、窒素１２．５％（Ｎ２／（Ａｒ＋Ｎ２）＝１２．５％）の２つの異なる条件で成膜して試料を作製した。また、試料の厚みは１００ｎｍである。
作製した試料の透過率を図１９（ａ）乃至図１９（ｃ）に示す。成膜後、加熱処理を施していないインジウム、ガリウム及び亜鉛を含む膜の透過率を図１９（ａ）に示す。二つの試料とも、４５０ｎｍ近傍から短波長の領域で、透過率が緩やかに低下している。また、成膜室に導入するガスに１２．５％の窒素を添加すると、４００ｎｍから長波長の領域で透過率が若干改善する。
成膜後に３５０℃、１時間、窒素中で加熱処理したインジウム、ガリウム及び亜鉛を含む膜の透過率を図１９（ｂ）に示す。成膜室に導入するガスに窒素ガスを添加しない試料に比べ、１２．５％の窒素を添加して成膜した試料は波長４００ｎｍ近傍で透過率が改善する。なお、成膜室に窒素を導入しないインジウム、ガリウム及び亜鉛を含む膜の場合、試料を３５０℃、１時間、大気中で加熱処理すると、３００ｎｍから長波長の領域で透過率が改善する（図１９（ｃ）参照）。
なお図１７に示す通りインジウム、ガリウム及び亜鉛を含む膜を、窒素中、３５０℃、１時間加熱処理すると、高い導電率を示すが、インジウム、ガリウム及び亜鉛を含む膜を大気中、３５０℃、１時間加熱処理しても、導電率が向上する。（図２０参照）。
本実施例では、実施の形態１と同じ方法で作製した導電性酸窒化物膜について説明する。特に、金属元素が有する化学結合について説明する。
本実施例では厚み０．７ｍｍの無アルカリガラス（コーニング社製：ＥＡＧＬＥ２０００）を基板に用いた。次に、酸化インジウム、酸化ガリウム、及び酸化亜鉛を焼結した直径１２インチのターゲット（組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用い、基板とターゲットの間との距離を６０ｍｍとして、スパッタリング法によりインジウム、ガリウム及び亜鉛を含む酸窒化物膜を基板上に成膜した。スパッタリング法の条件は、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷとし、アルゴンガス流量と窒素流量を変えて濃度の異なる雰囲気下で成膜した。
なお、具体的なアルゴンガス流量と窒素流量の混合比として、アルゴンガスのみ（Ｎ２／（Ａｒ＋Ｎ２）＝０％）と、窒素１２．５％（Ｎ２／（Ａｒ＋Ｎ２）＝１２．５％）と、窒素１００％（Ｎ２／（Ａｒ＋Ｎ２）＝１００％）の３つの異なる条件で成膜して試料を作製した。また、試料の厚みは１００ｎｍである。
本発明の一態様の透光性を有する導電膜の作製方法において、成膜室に導入するガスに窒素を添加して、インジウム、ガリウム及び亜鉛と窒素を反応させながら成膜する。本実施例では膜中のインジウム、ガリウム及び亜鉛が有する化学結合を、Ｘ線光電子分光分析（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて調べた結果を示す。本発明の一態様の透光性を有する導電膜の作製方法を用いれば、膜に含まれるインジウムに窒素を結合させることができる。以下に詳細に説明する。
試料に含まれるインジウムの３ｄ軌道に注目したＸＰＳスペクトルを図２１（ａ）乃至図２１（ｃ）に示す。加熱処理していない試料のスペクトルを図２１（ａ）に、窒素中、３５０℃、１時間加熱処理した試料のスペクトルを図２１（ｂ）に、大気中、３５０℃、１時間加熱処理した試料のスペクトルを図２１（ｃ）に示す。主たるスペクトルはＩｎ２Ｏ３等に帰属することができる。また、加熱処理にかかわらず、成膜ガスに添加する窒素の濃度が高くなると、スペクトルの幅が低エネルギー側に膨らむ。ＩｎＯｘ、およびＩｎＮｘに由来するピークは、主たるピークの低エネルギー側に現れ、Ｉｎに由来するピークは、さらにその低エネルギー側に現れることから、低エネルギー側に膨らんだスペクトルは、インジウムと窒素の結合が生成していることを示唆している。
試料に含まれるガリウムの２ｐ軌道に注目したＸＰＳスペクトルを図２２に示す。また、試料に含まれる亜鉛の２ｐ軌道に注目したＸＰＳスペクトルを図２３に示す。どちらのスペクトルも、加熱処理の有無や、成膜室に導入するガスに添加する窒素の量から、ほとんど影響を受けない。
４０１ ソース側駆動回路
４０２ 画素部
４０３ ゲート側駆動回路
４０４ 封止基板
４０５ シール材
４０７ 空間
４０８ 配線
４０９ ＦＰＣ
４１０ 基板
４１１ スイッチング用ＴＦＴ
４１２ 電流制御用ＴＦＴ
４１３ 電極
４１４ 絶縁物
４１６ 層
４１７ 電極
４１８ 発光素子
４２３ ｎチャネル型ＴＦＴ
４２４ ｐチャネル型ＴＦＴ
９５１ 基板
９５２ 電極
９５３ 絶縁層
９５４ 隔壁層
９５５ 層
９５６ 電極
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層

Claims (5)

  1. インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして、少なくともインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、
    前記酸窒化物膜の表面に水素原子の供給源となる化合物を吸着させ、
    次いで３００−３５０℃で加熱処理して、前記酸窒化物膜中に水素原子を拡散することを特徴とする導電性酸窒化物膜を有する電極の作製方法。
  2. インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして、少なくともインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、
    水素原子の供給源となる化合物を含む雰囲気で、３００−３５０℃で加熱処理して、前記酸窒化物膜中に水素原子を拡散することを特徴とする導電性酸窒化物膜を有する電極の作製方法。
  3. 水酸基を有する膜、又は水素添加された膜上に、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして、少なくともインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、
    ３００−３５０℃で加熱処理して、前記酸窒化物膜中に水素原子を拡散することを特徴とする導電性酸窒化物膜を有する電極の作製方法。
  4. 水素原子の供給源となる化合物を含む雰囲気中で、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして、少なくともインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、
    ３００−３５０℃で加熱処理することを特徴とする導電性酸窒化物膜を有する電極の作製方法。
  5. インジウム、ガリウム、及び亜鉛を含む酸窒化物からなり、水素原子を含有し、酸素（Ｏ）に対する窒素（Ｎ）の組成比（Ｎ／Ｏ）が１０原子％以上５０原子％以下の範囲であることを特徴とする導電性酸窒化物を有する電極。
JP2009249677A 2008-10-31 2009-10-30 導電性酸窒化物を有する電極及びその作製方法 Active JP5362521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009249677A JP5362521B2 (ja) 2008-10-31 2009-10-30 導電性酸窒化物を有する電極及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008281752 2008-10-31
JP2008281752 2008-10-31
JP2009249677A JP5362521B2 (ja) 2008-10-31 2009-10-30 導電性酸窒化物を有する電極及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013182676A Division JP5697723B2 (ja) 2008-10-31 2013-09-04 導電膜及び電極

Publications (3)

Publication Number Publication Date
JP2010133020A JP2010133020A (ja) 2010-06-17
JP2010133020A5 JP2010133020A5 (ja) 2012-11-01
JP5362521B2 true JP5362521B2 (ja) 2013-12-11

Family

ID=42130327

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009249677A Active JP5362521B2 (ja) 2008-10-31 2009-10-30 導電性酸窒化物を有する電極及びその作製方法
JP2013182676A Active JP5697723B2 (ja) 2008-10-31 2013-09-04 導電膜及び電極

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013182676A Active JP5697723B2 (ja) 2008-10-31 2013-09-04 導電膜及び電極

Country Status (5)

Country Link
US (1) US8378393B2 (ja)
JP (2) JP5362521B2 (ja)
KR (1) KR101603303B1 (ja)
CN (1) CN101728000B (ja)
TW (1) TWI525204B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US9260779B2 (en) * 2009-05-21 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Light-transmitting conductive film, display device, electronic device, and manufacturing method of light-transmitting conductive film
JP5539046B2 (ja) 2010-06-10 2014-07-02 キヤノン株式会社 液体吐出ヘッド及び液体吐出ヘッドの製造方法
JP2012064201A (ja) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
TWI565079B (zh) 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI654764B (zh) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
CN102560483A (zh) * 2010-12-30 2012-07-11 鸿富锦精密工业（深圳）有限公司 铝及铝合金表面防腐处理方法及其制品
US8574728B2 (en) * 2011-03-15 2013-11-05 Kennametal Inc. Aluminum oxynitride coated article and method of making the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
JP6023994B2 (ja) 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
US9130113B2 (en) 2012-12-14 2015-09-08 Tsmc Solar Ltd. Method and apparatus for resistivity and transmittance optimization in TCO solar cell films
KR20140099359A (ko) 2013-02-01 2014-08-12 (주)휴맥스 콘텐츠 재생 방법 및 장치
CN105051912B (zh) * 2013-03-15 2017-07-25 阿科玛股份有限公司 含氮透明导电氧化物盖层组合物
US9105799B2 (en) * 2013-06-10 2015-08-11 Tsmc Solar Ltd. Apparatus and method for producing solar cells using light treatment
KR102227637B1 (ko) * 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN106935512B (zh) * 2017-05-11 2020-03-31 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板、制作方法及显示装置
JP6920656B2 (ja) * 2017-06-07 2021-08-18 パナソニックＩｐマネジメント株式会社 半導体電極及びそれを備えたデバイス、並びに、半導体電極の製造方法
CN109962011B (zh) * 2019-04-03 2021-06-25 吉林建筑大学 一种基于氧化物的半导体膜制备方法

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541959A (en) * 1978-09-18 1980-03-25 Sanyo Shinku Kogyo Kk Production of indium oxide transparent conductive film through sputtering
JP2881425B2 (ja) * 1989-07-31 1999-04-12 京セラ株式会社 透明導電膜の形成方法
JPH05242745A (ja) * 1992-02-28 1993-09-21 Sony Corp Ｉｔｏ膜の形成方法及び液晶表示素子の製造方法
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000147535A (ja) * 1998-11-10 2000-05-26 Toshiba Corp 透明導電膜
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4146062B2 (ja) 2000-05-12 2008-09-03 健吉郎 小林 ｐ型酸化物半導体およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4817137B2 (ja) * 2002-09-09 2011-11-16 Ｊｘ日鉱日石金属株式会社 スパッタリングターゲット及び光記録媒体
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7002179B2 (en) 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7368045B2 (en) 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4519804B2 (ja) * 2005-05-27 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7795050B2 (en) 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007142082A (ja) * 2005-11-17 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
US8487344B2 (en) * 2005-12-16 2013-07-16 Samsung Display Co., Ltd. Optical device and method of fabricating the same
KR100784382B1 (ko) * 2005-12-16 2007-12-11 삼성전자주식회사 광학 소자 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5007792B2 (ja) * 2006-08-24 2012-08-22 株式会社ブリヂストン ｐ型Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101157854B (zh) 2007-07-02 2010-10-13 北京宇极科技发展有限公司 一种氮氧化合物发光材料、其制备方法及其应用
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
CN101728000B (zh) 2014-05-07
KR20100048915A (ko) 2010-05-11
TWI525204B (zh) 2016-03-11
US8378393B2 (en) 2013-02-19
JP2010133020A (ja) 2010-06-17
JP5697723B2 (ja) 2015-04-08
US20100109058A1 (en) 2010-05-06
CN101728000A (zh) 2010-06-09
JP2013249546A (ja) 2013-12-12
KR101603303B1 (ko) 2016-03-14
TW201033381A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5362521B2 (ja) 導電性酸窒化物を有する電極及びその作製方法
US20210091210A1 (en) Semiconductor device and method for manufacturing the same
JP6616462B2 (ja) 半導体装置
US11296121B2 (en) Semiconductor device and method for manufacturing the same
US9754784B2 (en) Method for manufacturing oxide semiconductor device
JP2023059899A (ja) 半導体装置
JP5419580B2 (ja) 半導体装置の作製方法
US9260779B2 (en) Light-transmitting conductive film, display device, electronic device, and manufacturing method of light-transmitting conductive film

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130904

R150 Certificate of patent or registration of utility model

Ref document number: 5362521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250