JP5007792B2 - p型In−Ga−Zn−O膜の成膜方法 - Google Patents

p型In−Ga−Zn−O膜の成膜方法 Download PDF

Info

Publication number
JP5007792B2
JP5007792B2 JP2006228175A JP2006228175A JP5007792B2 JP 5007792 B2 JP5007792 B2 JP 5007792B2 JP 2006228175 A JP2006228175 A JP 2006228175A JP 2006228175 A JP2006228175 A JP 2006228175A JP 5007792 B2 JP5007792 B2 JP 5007792B2
Authority
JP
Japan
Prior art keywords
film
type
gas
film formation
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006228175A
Other languages
English (en)
Other versions
JP2008050654A (ja
Inventor
修 椎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridgestone Corp
Original Assignee
Bridgestone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgestone Corp filed Critical Bridgestone Corp
Priority to JP2006228175A priority Critical patent/JP5007792B2/ja
Publication of JP2008050654A publication Critical patent/JP2008050654A/ja
Application granted granted Critical
Publication of JP5007792B2 publication Critical patent/JP5007792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、pn接合型太陽電池やpin接合型太陽電池、CMOS型トランジスタなどをIn−Ga−Zn−O半導体膜を用いて構成する際に好適に用いられるp型In−Ga−Zn−O膜の成膜方法に関する。
酸化物半導体、特に透明酸化物半導体は新しい特性を持つ電子・光デバイスの実現には必要不可欠の材料である。最近、In−Ga−Zn−O膜がアモルファス状態でも大きな電界効果移動度を有することが示され、PET基板上にIn−Ga−Zn−O膜をチャネル層として用いたFET素子の作製に成功したことが報告されている(非特許文献1:Nature 2004年,432巻,488ページ)。そして、このIn−Ga−Zn−O膜は、スパッタ法、蒸着法、CVD法などにより、基板上に形成することができる。
このIn−Ga−Zn−O膜は、ノンドープの状態では酸素欠損からn型の導電性を示すことが知られている。ここで、半導体部品を製造する場合、例えばシリコン膜半導体のように、単一材料で製造することが効率上好ましいが、このIn−Ga−Zn−O半導体膜は、n型であるために同一材料を用いてpn接合型太陽電池やpin接合型太陽電池、CMOSトランジスタなどを作成することができない。このため、煩雑な操作を要することなく、容易にp型のIn−Ga−Zn−O膜を成膜して、In−Ga−Zn−O半導体膜のn型とp型とを作り分けすることが望まれる。
Nature 2004年,432巻,488ページ
本発明は、上記事情に鑑みなされたもので、安定的にp型のIn−Ga−Zn−O膜を成膜することができるp型In−Ga−Zn−O膜の成膜方法を提供することを目的とする。
本発明者は、上記目的を達成するため鋭意検討を重ねた結果、スパッタ法、蒸着法、CVD法などによりIn−Ga−Zn−O膜を成膜する際に反応ガスの一部として窒素ガスを用いて、膜中に窒素を導入することにより、p型のIn−Ga−Zn−O膜を得ることが可能であることを見出した。しかしながら、単純な成膜法では有効な窒素導入が困難で信頼性の高いp型In−Ga−Zn−O膜を安定的に得ることは困難であった。例えば、酸素ガスを含む雰囲気下でIn,Ga,及びZnを含むターゲットを用いてスパッタすることによりIn−Ga−Zn−O膜を得る場合に、反応ガス中に窒素ガスを導入しても、酸素と窒素の金属元素への反応性の相違から窒素は膜中に有効的に取り込まれず、p型のIn−Ga−Zn−O膜を効果的に得ることは困難である。
そこで、本発明者は、In−Ga−Zn−O膜の成膜時に窒素を効果的に導入させることができる成膜方法につき更に検討を重ねた結果、成膜法として複数のカソードに交互にパルス電圧を印加して高速成膜を行うマルチカソードスパッタ法を採用し、酸素ガス,窒素ガス及びアルゴンガス等の不活性ガスを含む雰囲気下でこの方法により高速成膜を行うことにより、In−Ga−Zn−O膜中に窒素が有効的に取り込まれ、p型の導電性を示すIn−Ga−Zn−O:N膜が確実に得られることを見出し、本発明を完成したものである。
従って、本発明は、InGaZnO 4 焼結体をターゲットに用い、酸素ガス,窒素ガス及び不活性ガスを含む雰囲気下で、複数のカソードに交互にパルス電圧を印加してスパッタすると共に、その際の電圧印加条件を、パルス電圧の周波数1kHz〜1MHz、パルス電力1〜200W/cm 2 、パルス電圧のDuty比10:90〜90:10(第1カソード:第2カソード)の範囲に設定することにより、膜中に窒素が導入されたIn−Ga−Zn−O膜を得ることを特徴とするp型In−Ga−Zn−O膜の成膜方法を提供する。
また、本発明者は、更に検討を重ねた結果、上記マルチカソードスパッタにより成膜操作を行う際に、In,Ga,Zn,Oなどの発光波長と発光量をモニタリングし、プラズマ中の金属又は酸素元素密度から導入する酸素ガス流量などを制御する、所謂PEM(Plasma Emission Monitor)コントロールを行って、得られるIn−Ga−Zn−O膜を制御することが好ましく、これにより高品質のp型In−Ga−Zn−O:N膜がより安定的に得られることを見出した。
即ち、従来のマスフローコントローラを用いて一定の酸素ガスを反応チャンバー内に導入しながらスパッタ成膜を行った場合、ターゲットの状態によってターゲットのスパッタ効率が変化し、膜中の導入酸素量が変化してしまうことになる。この場合、In−Ga−Zn−O膜は、僅かな導入酸素量の変化によって大きく物性(キャリヤ量)が変化し、所望の物性の半導体膜を安定的に得ることが困難となる場合がある。そこで、上記PEMコントロールにより成膜中のプラズマ中の金属・酸素元素の比率をモニターし、その結果に応じて、導入酸素ガス流量や印加電力、パルス電圧のDuty比などの成膜条件をリアルタイムにコントロールすることにより、ターゲットの状態に状態によらず常に一定組成の膜を成膜して、所望の物性を有する高品質で信頼性の高いp型In−Ga−Zn−O膜をより確実かつ安定的に成膜するものである。
従って、本発明は、好適な実施態様として、上記本発明の成膜方法において、スパッタ時に放電の発光波長と発光強度をモニタリングし、プラズマ中のIn,Ga,Zn及びOの1種又は2種以上の元素密度に応じて成膜条件を制御するp型In−Ga−Zn−O膜の成膜方法を提供する。
本発明の成膜方法によれば、スパッタリングによりIn−Ga−Zn−O膜を成膜する際に、膜中に窒素を導入してp型の導電性を有するIn−Ga−Zn−O:N膜を得ることができ、このp型In−Ga−Zn−Oを用いてpn型やpin型の半導体電子デバイスや、CMOS回路を作製することが可能となる。
以下、本発明につき更に詳しく説明する。
本発明の成膜方法は、上記のように、In,Ga,及びZnを含むターゲットを用い、酸素ガス,窒素ガス及び不活性ガスを含む雰囲気下で、複数のカソードに交互にパルス電圧を印加してスパッタすることにより、膜中に窒素が導入されたIn−Ga−Zn−O膜を得るものである。
例えば、図1に示したように、In,Ga,及びZnを含む2枚のターゲット2,2をチャンバー1内に配置して、チャンバー1内を酸素ガス,窒素ガス及びアルゴンガス等の不活性ガスを含む雰囲気に調整し、同図中にグラフで示したように、これらターゲット2,2に第1カソード3,第2カソード4を介してそれぞれパルス電流を印加して、両ターゲット2,2に第1,2カソード3,4を介して交互に電圧が印加されるように電圧印加を行い、チャンバー1内に配置した基板5上に窒素が導入されたIn−Ga−Zn−O膜(以下、「In−Ga−Zn−O:N膜」という)を形成するものである。
ここで、上記ターゲット2としては、上記のようにIn,Ga,及びZnを含むものであればよく、例えばIn−Ga−Zn合金ターゲットやInGaZnO4焼結体ターゲットを用いることができる。
このターゲット2は、通常は隣り合うようにして上記基板5から均等に配置される。また、ターゲット2は3枚以上とすることもできる。更に、各ターゲットの大きさや形状も同一であることが好ましい。
ここで、通常スパッタは、マグネトロンスパッタ方式が採用され、電圧印加を行う電極上に上記ターゲット2が配置され、その電極の下方に磁石が配置される。
上記第1カソード3及び第2カソード4には、パルス電圧を交互に印加するが、この場合パルス電圧は単一のパルスであってもよいが、図1にグラフで示したように、パルスパケットを交互に印加することが好ましく、パルスパケット状の電圧を印加することにより、単一パルスの場合に比べてより大電流を流すことができ、より安定的に高速成膜を行うことが可能となる。
このパルス電圧の周波数、電力、Duty比、パルス幅などは、ターゲット2の体積、チャンバー1の内容積、必要とする成膜速度等に応じて設定されるが、通常、周波数は1kHz〜1MHz、特に10kHz〜200kHzであることが好ましい。また、パルス電力は1〜200W/cm2、特に5〜15W/cm2であることが好ましく、パルス電力が5W/cm2未満、特に1W/cm2に満たないと成膜速度が遅くなってしまい、逆に15W/cm2超、特に200W/cm2を超えると大電力のために放電が安定しないという不都合か生じる場合がある。更に、パルス電圧のDuty比は、成膜条件を一定に保つために通常は、交互に印加される第1カソードと第2カソードとを50:50とするが、ターゲットの状態などによってはこのDuty比を変化させることもできる。この場合そのDuty比は、特に制限されるものではないが、10:90〜90:10の範囲とすることが好ましい。また更に、パルス幅は、特に制限されるものではないが、通常0.005〜0.1msecとすることが好ましい。
次に、チャンバー1内に導入される酸素ガス,窒素ガス及び不活性ガスの流量は、チャンバー1の大きさや排気用ポンプの能力、排気バルブの調整などに応じて適宜設定され特に制限されるものではないが、通常、不活性ガスは20〜300sccm程度、酸素ガスは1〜100sccm程度、窒素ガスは1〜100sccm程度とされる。ここで、特に制限されるものではないが、上記窒素ガスについては、全ガス流量の5〜50%とすることが好ましく、窒素ガス流量が少ないと膜中への窒素の取込が少なくなって、p型の半導体膜が安定的に得られなくなる場合があり、一方窒素ガス流量が多すぎると、金属窒化物が形成されてしまい、安定した半導体特性が得られない場合がある。なお、不活性ガスとしては、特に制限されるものではないが、通常はアルゴンガスが好適に用いられる。
ここで、上記チャンバー1内を酸素ガス,窒素ガス及びアルゴンガス等の不活性ガスを含む雰囲気に調整する場合、まず真空ポンプでチャンバー1内を真空にした後、酸素ガス,窒素ガス及び不活性ガスの混合ガスをチャンバー1内に導入するが、この場合の到達真空度は、特に制限されるものではないが、1×10-5〜1×10-2Pa、特に1×10-4〜1×10-3Paとすることが好ましく、また酸素ガス,窒素ガス及び不活性ガスを含む雰囲気に置換した後の成膜時の圧力は0.05〜5Pa、特に0.1〜3Paであることが好ましい。
上記基板5としては、特に制限はなく、スパッタリングによる半導体膜の形成に用いられる公知の基板を使用することができ、例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス類を使用することができる。また、アクリル樹脂等の種々のプラスチック基板を使用することもでき、更にはポリエチレンテレフタレート(PET)などの高分子フィルムを基板として用いることも可能である。この基板の厚さは、特に制限されるものではないが、通常は10μm〜5mm、特に100μm〜3mmであることが好ましく、またガラス基板を用いる場合には、化学的或いは熱的に強化したものであることが好ましい。
このように、チャンバー1内を酸素ガス,窒素ガス及び不活性ガスを含む雰囲気に調整し、複数(図1では2枚)のターゲット2,2にそれぞれカソード3,4を介して上記パルス電圧を交互に印加することにより、膜中に窒素が導入されたIn−Ga−Zn−O:N膜が上記基板5上に形成され、p型の導電特性を有するIn−Ga−Zn−O膜を得ることができる。この場合、このIn−Ga−Zn−O:N膜は、5nm〜5μm、特に10nm〜1μmの厚さに成膜することが可能であり、1〜100nm/min.の成膜速度を達成することができる。
ここで、特に制限されるものではないが、本発明では、図1に示したように、上記スパッタによる成膜操作を行う際に、In,Ga,Zn,Oなどの発光波長と発光量をモニタリングしてプラズマ中の金属又は酸素元素密度から、酸素ガス流量などの成膜条件を制御する、所謂PEM(Plasma Emission Monitor)コントロールを実施することが好ましい。
この場合、上記モニタリングは、公知のプラズマエミッションモニター6を用いてを行えばよい。また、モニターする元素は、In,Ga,Zn,Oの1種でも2種以上でもよいが、成膜操作によりターゲットの状態が変化するため金属元素の1種以上をモニターすることが好ましく、可能であれば、図1に示したようにIn用,Ga用,Zn用の3種のモニター6を用い、In,Ga及びZnの3つの金属元素をモニターすることが好ましい。
また、制御する成膜条件としては、酸素ガス流量、パルス電圧のDuty比やパルス幅、印加電力、成膜時の圧力などがあげられるが、特に酸素ガス流量は得られる半導体膜の物性や性能に大きく影響するため、この酸素ガス流量をこのPEMコントロールによって適正に制御することが好ましい。
即ち、酸素の供給量がプラズマ中のIn,Ga及びZnの密度に対して過剰であるとターゲット表面が過剰に酸化されて成膜速度が非常に遅くなり、一方酸素量が不足するとターゲット表面が酸化されずに成膜が行われ、その結果In−Ga−Zn−O膜中の酸素量が不足して所望の抵抗値が得られなくなる。そして、ターゲットの状態はスパッタによって変化するため、このターゲットから放出されるプラズマ中のIn,Ga及びZnの密度も変化し、供給酸素との量的関係が変化して安定的に成膜を行うことが困難になる場合がある。そこで、上記PEMコントロールによってプラズマ中のIn,Ga,Znの密度をモニターして酸素ガス流量をコントロールすることにより、常に適切な量の酸素を導入して適切な酸素量のIn−Ga−Zn−O膜を安定的に得ることができるものである。
また、パルス電圧のDuty比や印加電力のコントロールは、ターゲット2から放出されるIn,Ga,Znの量を変化させることができ、上記酸素ガス流量と共にパルス電圧のDuty比や印加電力をコントロールすることにより、より適切な成膜条件の制御を行うことが可能となる。また、電子デバイス用途にIn−Ga−Zn−O:N膜を用いる場合、アモルファス膜であっても平坦性の高い均一な膜であることが望ましいが、成膜時にパルス電圧のパルス幅や成膜時の圧力を変化させることにより、得られるIn−Ga−Zn−O:N膜の成膜性をコントロールすることが可能であり、これにより得られる膜の均一性を向上させることができる。更には、成膜時の基板加熱を併用することもでき、これにより膜の均一性をより一層向上させることもできる。
このように、In,Ga,及びZnを含むターゲットを用い、酸素ガス,窒素ガス及び不活性ガスを含む雰囲気下で、複数のカソードに交互にパルス電圧を印加してスパッタすることにより、膜中に窒素が導入され、p型の導電性を示すIn−Ga−Zn−O:N膜を得ることができる。そして、このp型In−Ga−Zn−O:Nと従来のn型In−Ga−Zn−Oを用いてpn接合を作製することができ、In−Ga−Zn−Oの単一材料でpn接合型太陽電池や発光ダイオードを製造することができる。また、このIn−Ga−Zn−O:N(p型半導体)/ノンドープIn−Ga−Zn−O(i層)/n型In−Ga−Zn−O(n型半導体)とpin接合を作製して、In−Ga−Zn−Oの単一材料でpin型太陽電池を作成することもできる。更に、このp型In−Ga−Zn−Oを用いてCMOS回路を作製することも可能となる。
以下、実施例,比較例を示し、本発明をより具体的に説明するが、本発明は下記実施例に制限されるものではない。
[実施例]
図1に示したスパッタリング装置を用い、2枚のInGaZnO4焼結体(100mmφ)をターゲット2とし、チャンバー1内を酸素ガス、アルゴンガス及び窒素ガスの混合ガス雰囲気に調整し、カソード電極3,4に交互にパルス電流を印加して下記条件でデュアルカソードマグネトロンスパッタを行い、無アルカリガラス(コーニング7059)基板上にIn−Ga−Zn−O膜を成膜した。なお、プラズマエミッションモニターによる条件制御は行わなかった。
成膜条件
到達真空度:5.0×10-4Pa
成膜時圧力:0.7Pa
成膜時ガス流量:Ar/O2/N2=80/10/10sccm
パルス周波数:50kHz
パルスのDuty比:第1ターゲット/第2ターゲット=50/50
印加電力:約500W/各ターゲット
パルス幅:0.02msec
成膜中にアーキングなどの異常放電は全く観察されなかった。成膜後に得られた薄膜の膜厚を測定し、成膜速度を計算したところ成膜速度は37.6nm/min.であった。また、得られた薄膜のXRD構造回析を行った結果、得られた薄膜がアモルファス状態であることが確認された。更に得られた薄膜に対して東陽テクニカ社製ホール測定装置「Res Test8300」を用いてホール測定を行ったところ、キャリアタイプp型、キャリア濃度5.3×1017(cm-3)であることが確認された。
[比較例1]
窒素ガスを導入せずに、導入ガス流量をAr/O2/N2=85/15/0sccmとした以外は、実施例と同様にしてデュアルカソードマグネトロンスパッタを行い、In−Ga−Zn−O膜を成膜した。
実施例と同様にして、得られたIn−Ga−Zn−O膜のホール測定を行ったところ、キャリアタイプn型、キャリア濃度8.9×1016(cm-3)であることが確認された。
[比較例2]
実施例と同様のターゲットを一枚のみ用い、下記条件で通常のDC反応性スパッタを行って、In−Ga−Zn−O膜を成膜した。200Wを超える電力を印加すると放電が不安定になった。
成膜条件
到達真空度:5.0×10-4Pa
成膜時圧力:0.7Pa
成膜時ガス流量:Ar/O2/N2=70/10/20sccm
印加電力:約200W(200Wを超える電力を印加すると放電が不安定になった。)
実施例と同様にして、得られたIn−Ga−Zn−O膜のホール測定を行ったところ、キャリアタイプn型、キャリア濃度3.1×1015(cm-3)であった。
本発明の成膜方法を説明する概略図である。
符号の説明
1 チャンバー
2 ターゲット
3,4 カソード
5 基板
6 プラズマエミッションモニター

Claims (4)

  1. InGaZnO 4 焼結体をターゲットに用い、酸素ガス,窒素ガス及び不活性ガスを含む雰囲気下で、複数のカソードに交互にパルス電圧を印加してスパッタすると共に、その際の電圧印加条件を、パルス電圧の周波数1kHz〜1MHz、パルス電力1〜200W/cm 2 、パルス電圧のDuty比10:90〜90:10(第1カソード:第2カソード)の範囲に設定することにより、膜中に窒素が導入されたIn−Ga−Zn−O膜を得ることを特徴とするp型In−Ga−Zn−O膜の成膜方法。
  2. スパッタ時に放電の発光波長と発光強度をモニタリングし、プラズマ中のIn,Ga,Zn及びOの1種又は2種以上の元素密度に応じて成膜条件を制御する請求項1記載のp型In−Ga−Zn−O膜の成膜方法。
  3. 上記元素密度に応じて上記雰囲気中に導入する酸素ガス量をコントロールして、成膜条件を制御する請求項2記載のp型In−Ga−Zn−O膜の成膜方法。
  4. 酸素ガス流量と共に、上記カソードに印加するパルス電圧のDuty比及び印加電力のいずれか一方又は両方を制御して成膜を行う請求項3記載のp型In−Ga−Zn−O膜の成膜方法。
JP2006228175A 2006-08-24 2006-08-24 p型In−Ga−Zn−O膜の成膜方法 Expired - Fee Related JP5007792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006228175A JP5007792B2 (ja) 2006-08-24 2006-08-24 p型In−Ga−Zn−O膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006228175A JP5007792B2 (ja) 2006-08-24 2006-08-24 p型In−Ga−Zn−O膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2008050654A JP2008050654A (ja) 2008-03-06
JP5007792B2 true JP5007792B2 (ja) 2012-08-22

Family

ID=39234978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006228175A Expired - Fee Related JP5007792B2 (ja) 2006-08-24 2006-08-24 p型In−Ga−Zn−O膜の成膜方法

Country Status (1)

Country Link
JP (1) JP5007792B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102218363B (zh) * 2010-04-16 2013-05-01 中粮集团有限公司 一种木薯粉碎系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010044235A1 (ja) * 2008-10-16 2010-04-22 株式会社アルバック スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
KR101603303B1 (ko) * 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
JP5387248B2 (ja) * 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
JP5387247B2 (ja) * 2009-09-07 2014-01-15 住友電気工業株式会社 導電性酸化物
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012036079A1 (ja) * 2010-09-15 2012-03-22 シャープ株式会社 半導体装置の製造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
CN110637103B (zh) * 2018-04-20 2022-03-08 株式会社新柯隆 反应性溅射装置和使用了该反应性溅射装置的复合金属化合物或混合膜的成膜方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398638B2 (ja) * 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
JP4146062B2 (ja) * 2000-05-12 2008-09-03 健吉郎 小林 p型酸化物半導体およびその製造方法
KR101002504B1 (ko) * 2001-08-02 2010-12-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
JP2006144053A (ja) * 2004-11-17 2006-06-08 Bridgestone Corp NドープZnO膜の成膜方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102218363B (zh) * 2010-04-16 2013-05-01 中粮集团有限公司 一种木薯粉碎系统

Also Published As

Publication number Publication date
JP2008050654A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
JP5007792B2 (ja) p型In−Ga−Zn−O膜の成膜方法
US8268194B2 (en) Oxide semiconductor target
US8274082B2 (en) Electronic semiconductor device based on copper nickel and gallium-tin-zinc-copper-titanium p and n-type oxides, their applications and corresponding manufacture process
KR100688006B1 (ko) 투명전도막의 제조방법 및 화합물반도체발광소자의제조방법
JP4650315B2 (ja) In−Ga−Zn−O膜の成膜方法
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP2010074068A (ja) 半導体素子
US20070205095A1 (en) Apparatus and method for manufacturing silicon nanodot film for light emission
JP2009054889A (ja) Ito電極及びその作製方法、並びに窒化物半導体発光素子
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5053595B2 (ja) Dlc膜の形成方法及びdlc膜の製造装置
WO2006103966A1 (ja) In-Ga-Zn-O膜の成膜方法及び太陽電池
JP2006144053A (ja) NドープZnO膜の成膜方法。
JP4538577B2 (ja) 酸化亜鉛薄膜の成膜方法
JP5013053B2 (ja) タンタル酸化物膜の成膜方法
KR101275801B1 (ko) 산화물 반도체 타겟
JP2009088179A (ja) 薄膜トランジスタ及びその製造方法
Hirate et al. Control of diameter of ZnO nanorods grown by chemical vapor deposition with laser ablation of ZnO
JP2008223123A (ja) ラジカル発生装置
CN102157316B (zh) 具有增强电子发射性能的薄膜场发射阴极及其制备方法
KR102100370B1 (ko) 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
KR20110111369A (ko) 인듐 함유의 투명한 전도성 산화막을 형성하는 방법과 이 방법에 사용되는 금속 타겟 및 상기 투명한 전도성 산화막을 이용하는 광발전 장치
KR101139185B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
Chen et al. Improvement of electrical characteristics and wet etching procedures for InGaTiO electrodes in organic light-emitting diodes through hydrogen doping
CN115679259A (zh) Izo薄膜制备方法及物理气相沉积设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees