JP5313431B2 - セラミック厚膜素子アレイ形成方法 - Google Patents

セラミック厚膜素子アレイ形成方法 Download PDF

Info

Publication number
JP5313431B2
JP5313431B2 JP2005364312A JP2005364312A JP5313431B2 JP 5313431 B2 JP5313431 B2 JP 5313431B2 JP 2005364312 A JP2005364312 A JP 2005364312A JP 2005364312 A JP2005364312 A JP 2005364312A JP 5313431 B2 JP5313431 B2 JP 5313431B2
Authority
JP
Japan
Prior art keywords
substrate
layer
firing
ceramic element
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005364312A
Other languages
English (en)
Other versions
JP2006179911A (ja
Inventor
ディー ホワイト スティーブン
ク バオミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2006179911A publication Critical patent/JP2006179911A/ja
Application granted granted Critical
Publication of JP5313431B2 publication Critical patent/JP5313431B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/09Forming piezoelectric or electrostrictive materials
    • H10N30/093Forming inorganic materials
    • H10N30/097Forming inorganic materials by sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、セラミック厚膜素子アレイ形成方法等に関する。本発明の実施形態に係るセラミック厚膜素子アレイ形成方法の用途としては、圧電厚膜素子アレイ等のセラミック素子アレイ、例えばPZT(lead zirconate titanate)厚膜素子アレイの形成という用途があるので、以下の説明においてはこの用途を採り上げることとするが、本発明が他種類似用途(例えば他種セラミック厚膜素子アレイの生産)にも変形適用できることを了解されたい。
従来から、PZT等のセラミック乃至圧電素材による厚膜(例えばその膜厚が10〜100μmの範囲内の膜)を使用できそうな分野として、MEMS(micro electromechanical systems)デバイス、インクジェットプリンタ、超音波トランスデューサ等があった。しかしながら、通常使用される基板例えばシリコン、金属又はプラスチックの基板上にこの膜厚範囲に属する膜を形成するのは、非常に難しいことであった。それは、こうした基板が、セラミック厚膜焼成用の温度に耐えきれないためである。また、薄膜形成に使用されているゾルゲル法やスパッタリングでも或いはセラミックバルク向けのプロセスでも、普通は、その能力範囲外であることからこの種の厚膜を有するデバイスを好適に生産することはできない。
また、薄膜形成方法の中には、輻射に対し透明なサファイア基板を仮基板として使用し、仮基板上に成長させた素子をレーザリフトオフ法等の輻射利用型プロセスによって仮基板から剥離させる、という方法がある。しかしながら、本件技術分野における習熟者(いわゆる当業者)にとっては明らかなことに、サファイアは高価であるから、この種の方法を用いて大型デバイスを実現しようとするのは非現実的であろう。
更に、従来から知られているセラミック厚膜例えばスクリーン印刷により形成されたPZT膜の焼成は、1100°Cを超える温度で行わねばならない。こうした高温焼成に耐えられる基板は限られており、酸化アルミニウム、酸化ジルコニウム等、数種しかない。従って、仮にサファイア基板を使用した薄膜形成方法を応用して厚膜形成を行おうとしたとしても、明らかに次のような問題が生じるため達成できないであろう。第1に、この方法により生産を行うには、高価なサファイア基板を購入するための大規模な先行投資が必要である。普通、サファイア基板にかかったコストを正当化できる程の見返り(利益等)を、その方法により生産されたセラミック製品からは期待できないであろう。第2に、セラミック素子の焼成温度が1250°C以上でありまた焼成環境が鉛リッチ環境である場合、確実に何らかの拡散乃至相互反応が生じ、それによってセラミック膜例えばPZT膜と基板との間に望ましくない結合が生じるであろう。こうした結合があると、レーザリフトオフ法によって素子を剥離させるのは非常に難しいであろうし、その結果としてプロセスコストが増大するであろう。
米国特許第4345967号明細書 米国特許第6071795号明細書 米国特許第6335263号明細書
従って、従来のプロセスを改善することによって、PZT厚膜素子等のセラミック素子をその形成先基板から他の部材へと転写する工程を有し且つより効率的なプロセス、特に形成先基板を焼成用基板として使用せず且つ光学技術乃至輻射技術も使用しないプロセスを提供することが、望まれているといえよう。
本発明の一実施形態に係る方法は、仮基板(temporaly substrate)上にセラミック素子を形成する工程と、仮接着層(temporary adhesion layer)を有する焼成用基板(sintering substrate)上に当該仮接着層の相転移を通じてセラミック素子を転写する工程と、セラミック素子を焼成する工程と、セラミック素子を本基板(target substrate)に転写する工程と、を有する。
本方法におけるセラミック素子は例えば圧電素子である。
本方法におけるセラミック素子は例えばPZT素子である。
本方法における仮接着層は例えば水である。
本発明の他の実施形態に係る厚膜セラミック素子アレイ形成方法は、剥離層(release layer)を有する印刷用基板(printing substrate)を準備する工程と、剥離層に搬送用被覆(carrier coating)を被着させる工程と、搬送用被覆上にセラミック素子を形成する工程と、仮接着層を有する焼成用基板を準備する工程と、セラミック素子が仮接着層内に埋まるよう印刷用基板及び焼成用基板を一体化させる工程と、仮接着層を相転移させ強く接着させる工程と、セラミック素子が仮接着層内に残るよう印刷用基板及び剥離層を除去する工程と、セラミック素子が焼成用基板上に残るよう仮接着層を除去する工程と、焼成用基板上のセラミック素子を焼成する工程と、(これは必須ではないが)セラミック素子上に電極を堆積させる工程と、セラミック素子を本基板に転写する工程と、(これも必須ではないが)セラミック素子上に第2の電極を堆積させる工程と、を有する。
本方法は例えば更に剥離層と印刷用基板との間にテープを設ける工程を有する。
本方法における搬送用被覆被着工程は例えばスピンコーティング工程を含む。
本方法における搬送用被覆は例えばセラミックペースト形成用のビークルである。
本方法におけるセラミック素子形成工程は例えば圧電素子形成工程を含む。
本方法におけるセラミック素子形成工程は例えばPZT素子形成工程を含む。
本方法における仮接着層は例えば水である。
本方法における相転移工程は例えば水を液相から固相に変化させる工程を含む。
本方法における相転移工程は例えば凍結工程を含む。
本方法における仮接着層除去工程は例えば溶解及び乾燥工程を含む。
本方法におけるセラミック素子形成工程は例えばスクリーン印刷工程或いはジェット印刷、押出成形その他の堆積法による工程を含む。本方法における焼成後セラミック素子厚は例えば約10〜約100μmの範囲内又は10μm未満若しくは100μm超である。
本発明の更に他の実施形態に係るPZT厚膜セラミック素子アレイ形成方法は、剥離層を有する印刷用基板を準備する工程と、剥離層にビークル層を被着させる工程と、ビークル層上にPZT素子を形成する工程と、水層を有する焼成用基板を準備する工程と、PZT素子が水層に濡れるよう印刷用基板及び焼成用基板を一体化させる工程と、水層を凍らせる工程と、PZT素子が凍った水層内に残るよう印刷用基板及び剥離層を除去する工程と、(PZT素子が焼成用基板上に残るよう)水層を溶融及び乾燥させる工程と、焼成用基板上のPZT素子を焼成する工程と、PZT素子上に電極を堆積させる工程と、PZT素子を本基板に転写する工程と、(これは必須ではないが)PZT素子上に電極を堆積させる工程と、を有する。
以下説明する実施形態に係るセラミック厚膜素子アレイ形成方法は、従来に比べ改善された方法である。本方法においては、まず、仮基板乃至印刷用基板上にセラミック素子が例えばスクリーン印刷法により形成される。重要なことに、この仮基板乃至印刷用基板には剥離層が設けられている。この剥離層は、印刷が済み更に軟焼付(ソフトベーキング)が済んだセラミック素子を、仮基板から剥離可能にする層である。素子を仮基板から剥離させるのはその素子を焼成用基板に転写するためである。本実施形態における素子剥離手法は工夫が凝らされた手法であり、液体例えば水の相転移を有益に利用するという特徴を有している。焼成(及び望みなら電極堆積)後、セラミック素子アレイは本基板に接合乃至転写される。接合手法としては、例えば薄いエポキシボンドを用いる手法を採り得る。この手法を用いれば、セラミック素子又は本基板の表面上にあるアスペリティポイントを介し、電気的接触を形成することができる。その後、焼成用基板を除去すれば、期待されている様々な環境にて使用可能なアレイが得られる。焼成用基板を除去した後にセラミック素子上に第2の電極を堆積させてもよい(必須ではない)。
従って、本実施形態によれば、セラミック厚膜素子アレイ、例えばPZT厚膜素子アレイ等の圧電厚膜素子アレイを原理的にはどのような種類の基板上にも作成可能なプロセスが得られる。本プロセスの利点の一つは、光学技術も輻射技術も使用しないで実施できることであり、また一つは、高価な素材及びプロセスという過重負担のないプロセスであることである。
図1に示すように、本実施形態に係る方法10においては、まず、剥離層を有する印刷用の仮基板を準備し(12)、搬送用被覆例えばビークルの層を剥離層の表面上にスピンコーティング等により被着させ更に軟焼付する(14)。次に、PZT素子等のセラミック素子をスクリーン印刷法等により仮基板上に形成する(16)。その一方で、水層等の仮接着層を有する焼成用基板、例えばセラミックアルミナ基板を準備する(18)。例えば、印刷が済んだ仮基板と焼成用基板とを一体化させたときにセラミック素子及びその周りにある乾いたビークル層を全面的に濡らすことができるよう、焼成用基板を十分な量の水によって濡らしておく。この水の層が仮接着層となる。その上で、印刷が済んだ仮基板を焼成用基板に対し重ね合わせる等して一体化させる(20)。その際には、焼成用基板に対して適切に位置合わせした上で、仮基板の印刷側の面を水層に対向配置し、軟焼付後のセラミック素子及びビークル層が全面的に水に濡れるようにする。しみ出した水を除去した上で、この基板積層体を−43°Cの冷凍庫内に約20分間置き、水を液相から固相へと相転移させる(22)。凍結したら冷凍庫内のアセンブリを冷凍庫から取り出し、仮基板を剥離層と共に除去する(24)。このとき、凍り付いているセラミック素子及びビークル層は焼成用基板及び氷の側に残留する。残った方のアセンブリは、水を蒸発させるため例えば105°Cの乾燥用オーブン内に10分間入れる(26)。更に、この乾燥させたアセンブリを焼成し(28)、適当な電極を堆積させ(30)、そしてセラミック素子を適当な本基板上に転写する(32)。その際には、エポキシ接合法その他の適切な方法を用いる。望みであれば、更なる電極を堆積させてもよい(34)。以下、図2〜図15を参照してより詳細に説明する。
まず、図2に示すように、印刷用の仮基板100としては、その上に剥離層102が堆積乃至形成されている基板を準備する。この剥離層102は、その上にセラミック素子例えばPZT素子等の圧電素子を印刷できる層とする。本実施形態における仮基板100は様々な形態を採り得、例えばガラス基板を使用できる。剥離層102も同じく望ましい限りにおいて様々な形態を採り得る。また、剥離層102を仮基板100に被着する手法も様々な手法とすることができ、例えば、アクリル等から形成されているテープ104を用いて剥離層102を仮基板100に接着することができる。剥離層102が低粘着剥離面及び高粘着剥離面を有しており、テープ104が高粘着面及び低粘着面を有しており、更にテープ104の高粘着面に剥離ライナが付されているとすると、可能性としてはどのように使用することもできるが、例えば、アクリルテープ104の低粘着面を仮基板100側に貼り付け、アクリルテープ104の剥離ライナを剥がし、剥離層102の低粘着剥離面をアクリルテープ104の高粘着面に貼り付けるのが望ましい。このようにすると、剥離層102の高粘着剥離面がテープ104及び仮基板100とは逆の側を向く。従って、印刷等によりセラミック素子例えばPZT素子が形成されるのが、剥離層102の高粘着剥離面上となるため、形成したセラミック素子の予定外早期脱落を防ぐことができる。
いわゆる当業者であれば理解できるように、商業的に入手可能な両面テープを剥離層102及び対応するテープ104として使用すること(又はその種の両面テープを利用して剥離層及びテープを構成すること)も可能である。例えば、3Mブランドで販売されている3M Repositionable Tape 9415PC等のテープであれば、好適に使用することができる(なお「3M」は登録商標である)。無論、商業的に入手できるテープを使用できるとはいえそれをそのまま使用するのが望ましいわけではなく、本発明の実施目的に沿うように調整、改変等を施す必要があろう。例えば、その種のテープであれば通常はライナが付されている。このライナは剥離層102として使用できるものであるが、印刷面上における接着レベルを適当なレベルにする必要があり、そのため上記の如く向き又は構成を設定又は改変する必要が生じ得ることに、注意する必要があろう。
更に理解されるべきことに、剥離紙上にPZT素子を直接することが難しいという事情もある。即ち、剥離紙上にPZTスラリを多層印刷したくても、大抵、印刷及び軟焼付した一層目のPZTスラリと剥離紙との間の接着力が十分にならず、二層目以降のPZTスラリを印刷できないであろう。そこで、本実施形態においては、剥離層102上にまた別の層として搬送用被覆を設けることによって、高品質PZT素子を印刷可能としている。また、それによって得られる品質も、サファイア上に直接印刷したとき得られる品質に匹敵するものになる。そして、そうした搬送用被覆が被着されていれば、PZT素子を仮基板100上に一層又は多層スクリーン印刷することができる。多層印刷時には各層を互いに位置合わせし、また層毎に軟焼付を行う。
そうした搬送用被覆は、106として図3に示すように、スピンコーティング等によって剥離層102上に被着させる。搬送用被覆106の厚みは、使用する素材の仔細、プロセス上の条件等によって変わるけれども、プロセスを実施している間この仕掛品の構造を完全な状態に保つのに十分な厚みとする。また、PZT素子乃至圧電素子を印刷する領域だけに素材をスピンコーティングするよりは、剥離層102の全面に亘ってスピンコーティングする方が、良い結果が得られる。被着された搬送用被覆106については、更に、例えば約60〜80°Cでの軟焼付を実施する。
搬送用被覆106は様々な素材によりまた様々な形態にて実現できるが、本実施形態では、セラミックペースト製造時に使用される有機ビークルを使用して搬送用被覆106を形成している。例えば、後に搬送用被覆106上にPZTペーストを印刷してセラミック素子たるPZT素子を形成するのであれば、PZTペースト製造用のビークルとして常用されているエチルセルロースによって、搬送用被覆106を形成するのが望ましい。
図4に示すPZT素子等のセラミック素子108は、セラミックペーストの一層又は多層スクリーン印刷によって、軟焼付済搬送用被覆106上に形成されたものである。理解されようが、本実施形態にてセラミックペーストとして使用しているのはPZTペーストである。即ち、PZTパウダ、エチルセルロース等のビークル、並びにテレピン油等の溶剤を含むペーストである。スクリーン印刷法としては、不要加圧無しに多層素子を形成できる印刷法を採用するのが適切であるし、また層と層とを位置合わせできる印刷法を用いるのが適切であろう。更に、どのようなスクリーン印刷パターン及び印刷法を用いるかは、最終的に得られる製品の用途によって変わる。こうして形成されたセラミック素子108については、更に、約60〜80°Cで軟焼付を施す。多層印刷時は一層毎に軟焼付を行う。この軟焼付によってセラミック素子108はペースト状から固体状に変化する。即ち、軟焼付によって溶剤が取り除かれるため、通常、スラリはペースト状から固体状に変わる。但し、これによって組成が硬化するわけではないから、セラミック素子108はやや脆弱な状態に留まる。なお、スクリーン印刷法に代え又はこれと共に、他の形成法をセラミック素子形成に使用することもできる。例えば、ジェット印刷、押出成形、テープ成形等の形成(堆積・成長)法である(但しこれらに限られるものではない)。
他方で、図5に示すように、仮接着層乃至仮接合層152を有する焼成用基板150を準備する。焼成用基板150は、例えばセラミックアルミナその他、高熱に耐え得る素材から形成されている基板である。また、本実施形態における仮接着層乃至仮接合層152は、PZT素子108及びその周辺の軟焼付済ビークル乃至搬送用被覆106全体を濡らすのに十分な液体を含む層であり、例えば水の層として実現されている。理解されるように、水は仮接着層152として使用するのに適した素材である。それは、固相になったときの接着品質がよいこと、並びに例えば気化蒸散により跡形もなく除去できることによる。但し、理解されるように、水以外の素材から仮接着層152を形成することもできる。例えば、水以外の昇華可能な素材を使用してもよいし、より広義には、その相転移を通じ仮接着層152としての機能を果たすことができる素材であれば、どのような素材でも使用できる。
次に、図6に示すように、図4に示した印刷済の仮基板100の印刷済面を、図5に示した焼成用基板150上の仮接着層152に対面させ、両基板を一体化させる。一体化させる際には、はみ出る液体を除去し、またセラミック素子108が基本的に仮接着層152内に埋まるようにする。次いで、一体化により形成された基板積層体を、約−43°Cの冷凍庫内に約20分間入れる。勿論この温度及び時間は一例に過ぎず、用途に応じて変えることができる。
更に、図7に示すように、図6に示したアセンブリを冷凍庫から取り出してくる。注記すべきことに、仮接着層152は液相から固相へと相転移しているが、他の構成要素は実質的に冷凍前と同様の状態である。
次に、図8に示すように、仮基板100及び剥離層102を取り除く。このとき、PZT素子等のセラミック素子108及び搬送用被覆乃至ビークル層106は、焼成用基板150上の仮接着層152に凍り付いた状態で残留する。仮基板100を焼成用基板150から剥離させるには、単純にそれに十分な力を加えるだけでよい。上述した通り、氷結した水即ち氷の層152は効果的接着層として機能する有益な層であり、この層152があることによって、セラミック素子108が焼成用基板150につながった状態が保たれる。そのため、仮基板100及び剥離層102を取り除いてもセラミック素子108は損傷しない。
更に、その結果残ったアセンブリを例えば105°Cの乾燥用オーブン内に例えば約10分間入れると、図9に示すように水が蒸発する。
次いで、図10に示すように、搬送用被覆106を焼きとばし更にPZT素子等のセラミック素子108を約1100〜1300°Cで焼成して緻密化する。焼成プロセスは、セラミック素子108を形成している素材次第で1段階プロセスとすることもできるが、例えばPZT素子を焼成する際には2段階焼成プロセスにするとよい。PZTの2段階焼成プロセスにおいては、第1段階にてPZT素子を低速で、例えば0.2〜2°C/分の温度上昇勾配で400〜800°Cまで加熱する。これによって、搬送用被覆106と、PZT素子108内の有機ビークルとが、焼きとばされる。この段階を実行する際にはPZT素子108を開放環境内に置く。第2段階は、PZT素子108をさました後に実施される段階であり、高温時鉛損失を抑えるべく、制御された閉鎖環境内例えば閉じたるつぼの中にPZT素子108を置いて実施する。この段階においては、緻密化のため、PZT素子108を比較的高速例えば4〜10°C/分の温度上昇勾配で、1100〜1300°Cまで加熱する。焼成プロセスを何段階で行うにせよ、セラミック素子108が適切な位置を保つよう、取り扱いに注意すべきである。必要であれば、セラミック素子108を優しく捕捉する窪みを焼成用基板150又はその表層に形成しておき、セラミック素子108のアレイ状配置やアレイ内位置関係をこの窪みによりあるがままに保持するようにすることもできる。また、横方向収縮を妨げるものがないから、より緻密なセラミック素子108を得ることができ、層構造がない又は少ないものを得ることができる。
更に、図11に示すように、電極154を適宜堆積(成長)させる。電極堆積工程は、素子の位置関係を保てる限りあらゆる手法で好適に実施できる。また、この時点では電極堆積工程を実施しない、という形態で本発明を実施することもできる。
焼成(及び必要なら電極堆積)の後は、図12に示すように、各種の接合法を用いセラミック素子108を最終的な本基板160に接合する。最終的な本基板160は実施形態毎に異なる形態を採り得るものであり、例えばセラミック素材による基板を本基板160として用いてもよいしシリコンベースの素材による基板を本基板160として用いてもよい。セラミック素子108上の電極と本基板160乃至その表面とを電気的に接触させる必要があるのなら、接合法として例えば薄いエポキシボンドによる接合(薄エポキシ接合法)を使用することができる。薄エポキシ接合法を使用した場合、セラミック素子108上、本基板160表面上又はその双方にあるアスペリティポイントを介して、当該電気的接触が形成される。また、図12に示す例においては、本基板160上に適当な接合用エポキシ162を被着しておきこの本基板160を仕掛品アセンブリ上に位置合わせして載せるようにしている。無論、他の接合法例えばメタルボンディング(金属接合法)を用いてもよい。
このとき十分な力を加えて接合を行うと、図13に示すように、本基板160が電極154上に接合された状態となる。
その上で、図14に示すように焼成用基板150を取り払う。これに要する力はわずかである。
そして、図15に示すように、導電性のある最後の電極156を堆積、被着させる。その前にセラミック素子108の表面を清掃又は研磨しておくとよい。但し、先に述べたように、この時点で電極を堆積させる必要はない。
以上述べたことから明らかなように、本実施形態には数多くの利点がある。例えば、第1に、光学技術や輻射技術無しで転写法を実施できる。
第2に、焼成温度が基板により制約されていないため、セラミック膜例えばPZT厚膜素子として高品質なものを得ることができる。第3に、最終使用基板即ち本基板にとってどういうプロセスかを考えると、本実施形態にて実施されるプロセスは清浄且つ低温なプロセスであり、望ましいものである。このプロセスはシリコンによる微小電気機械の製作にも良好に適合している。
そして、このプロセスは、その実施に要するコストが顕著に低く且つ大面積セラミック素子アレイを製作できるプロセスである。それは、サファイアその他の顕著な基板を使用する必要がないからである。
本発明の一実施形態に係る方法を示すフローチャートである。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。 本方法の一段階を示す図である。
符号の説明
10 方法、12 印刷用基板準備工程、14 搬送用被覆(ビークル層)被着工程、16 セラミック素子(PZT素子)形成工程、18 焼成用基板準備工程、20 基板一体化工程、22 相転移(凍結)工程、24 印刷用基板除去工程、26 仮接着層除去(乾燥)工程、28 焼成工程、30,34 電極堆積工程、32 転写工程、100 印刷用基板(仮基板)、102 剥離層、106 搬送用被覆、108 セラミック素子、150 焼成用基板、152 仮接着層、154,156 電極、160 本基板。

Claims (4)

  1. 仮基板上にセラミック素子を形成する工程と、
    仮接着層を有する焼成用基板上に当該仮接着層の相転移を通じてセラミック素子を転写する工程と、
    前記相転移を通じて転写されたセラミック素子を焼成する工程と、
    前記焼成されたセラミック素子を本基板に転写する工程と、
    を有し、
    セラミック素子を転写する前記工程において、仮基板上に形成されたセラミック素子が焼成用基板の液相の前記仮接着層内に埋まるように、仮基板と焼成用基板を一体化させ、液相の前記仮接着層を固相に相転移させて、セラミック素子を転写する、
    ことを特徴とする方法。
  2. 請求項1記載の方法において、仮接着層が水である方法。
  3. 剥離層を有する印刷用基板を準備する工程と、
    剥離層に搬送用被覆を被着させる工程と、
    搬送用被覆上にセラミック素子を形成する工程と、
    仮接着層を有する焼成用基板を準備する工程と、
    セラミック素子が液相の仮接着層内に埋まるよう印刷用基板及び焼成用基板を一体化させる工程と、
    液相の仮接着層を固相に相転移させる工程と、
    セラミック素子が仮接着層内に残るよう印刷用基板及び剥離層を除去する工程と、
    セラミック素子が焼成用基板上に残るよう仮接着層を除去する工程と、
    焼成用基板上のセラミック素子を焼成する工程と、
    セラミック素子上に電極を堆積させる工程と、
    セラミック素子を本基板に転写する工程と、
    を有する厚膜セラミック素子アレイ形成方法。
  4. 剥離層を有する印刷用基板を準備する工程と、
    剥離層にビークル層を被着させる工程と、
    ビークル層上にPZT素子を形成する工程と、
    水層を有する焼成用基板を準備する工程と、
    PZT素子が液相の水層内に埋まるように、印刷用基板及び焼成用基板を一体化させる工程と、
    水層を凍らせる工程と、
    PZT素子が凍った水層内に残るよう印刷用基板及び剥離層を除去する工程と、
    PZT素子が焼成用基板上に残るよう水層を溶融及び乾燥させる工程と、
    焼成用基板上のPZT素子を焼成する工程と、
    PZT素子上に電極を堆積させる工程と、
    PZT素子を本基板に転写する工程と、
    を有するPZT厚膜セラミック素子アレイ形成方法。

JP2005364312A 2004-12-20 2005-12-19 セラミック厚膜素子アレイ形成方法 Expired - Fee Related JP5313431B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/017,325 US7070669B1 (en) 2004-12-20 2004-12-20 Method for forming ceramic thick film element arrays
US11/017,325 2004-12-20

Publications (2)

Publication Number Publication Date
JP2006179911A JP2006179911A (ja) 2006-07-06
JP5313431B2 true JP5313431B2 (ja) 2013-10-09

Family

ID=35874499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005364312A Expired - Fee Related JP5313431B2 (ja) 2004-12-20 2005-12-19 セラミック厚膜素子アレイ形成方法

Country Status (4)

Country Link
US (1) US7070669B1 (ja)
EP (1) EP1672711B1 (ja)
JP (1) JP5313431B2 (ja)
DE (1) DE602005011745D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7467928B2 (en) * 2002-12-12 2008-12-23 Board Of Trustees Of The University Of Arkansas Microfluidic device utilizing magnetohydrodynamics and method for fabrication thereof
US7401403B2 (en) * 2004-12-20 2008-07-22 Palo Alto Research Center Incorporated Method for forming ceramic thick film element arrays with fine feature size, high-precision definition, and/or high aspect ratios
WO2007084952A2 (en) * 2006-01-18 2007-07-26 Akrion Technologies, Inc. Systems and methods for drying a rotating substrate
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
KR100856326B1 (ko) 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US7992287B2 (en) * 2007-11-06 2011-08-09 Xerox Corporation System for thinning a transducer with improved thickness uniformity
JP5399970B2 (ja) * 2010-03-31 2014-01-29 パナソニック株式会社 強誘電体デバイスの製造方法
CN104981889B (zh) * 2013-03-14 2017-03-08 富士电机株式会社 半导体器件的制造方法
EP3671161A1 (de) 2018-12-21 2020-06-24 Exentis Knowledge GmbH Formkörper sowie verfahren zur herstellung eines formkörpers
EP3671160B1 (de) 2018-12-21 2024-07-31 Exentis Knowledge GmbH Formkörper sowie verfahren zur herstellung eines formkörpers
EP3671159B1 (de) * 2018-12-21 2022-12-21 Exentis Knowledge GmbH Körper hergestellt durch additives herstellungsverfahren und verfahren zur herstellung des körpers
JP2021163799A (ja) * 2020-03-31 2021-10-11 三菱重工業株式会社 誘電体膜の製造方法
JP7281142B1 (ja) * 2021-11-11 2023-05-25 株式会社芝浦電子 サーミスタ焼結体およびサーミスタ焼結体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345967A (en) * 1980-03-04 1982-08-24 Cook Melvin S Method of producing thin single-crystal sheets
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JP3642110B2 (ja) * 1996-06-11 2005-04-27 松下電器産業株式会社 電子部品の製造方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
JP4387623B2 (ja) * 2000-12-04 2009-12-16 キヤノン株式会社 圧電素子の製造方法
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
US6964201B2 (en) * 2003-02-25 2005-11-15 Palo Alto Research Center Incorporated Large dimension, flexible piezoelectric ceramic tapes

Also Published As

Publication number Publication date
DE602005011745D1 (de) 2009-01-29
EP1672711B1 (en) 2008-12-17
US20060130956A1 (en) 2006-06-22
EP1672711A3 (en) 2007-02-07
US7070669B1 (en) 2006-07-04
JP2006179911A (ja) 2006-07-06
EP1672711A2 (en) 2006-06-21

Similar Documents

Publication Publication Date Title
JP5313431B2 (ja) セラミック厚膜素子アレイ形成方法
EP1198835B1 (en) Dual wafer attachment process
JP4086535B2 (ja) アクチュエータ及びインクジェットヘッドの製造方法
JP2004323976A5 (ja)
JP4904656B2 (ja) 薄膜圧電体素子およびその製造方法
JP2010141145A (ja) チップ状電子部品の製造方法
CN111620299A (zh) 一种兼容高温处理的双面柔性电子器件及其集成制备方法
JP3868143B2 (ja) 圧電体薄膜素子及びこれを用いたインクジェット式記録ヘッド並びにこれらの製造方法
US8001666B2 (en) Method for forming ceramic thick film element arrays with fine feature size, high-precision definition, and/or high aspect ratios
US20210050836A1 (en) Method of manufacturing piezoelectric thin film resonator on non-silicon substrate
JP5051996B2 (ja) 圧電/電歪膜保持体、圧電/電歪膜型素子及びそれらの製造方法
CN108682617B (zh) 一种适用于微纳尺寸钛酸钡薄膜的转移印刷方法
CN109166790B (zh) 一种利用金属应力层剥离石墨烯上钙钛矿氧化物压电薄膜的方法
WO2007148459A1 (ja) 誘電体構造及びその製造方法
CA2571544A1 (en) Method of manufacture of electronic or functional devices
US5950292A (en) Methods of fabricating applique circuits
JP5499397B2 (ja) 誘電体構造体の製造方法
JP3194822B2 (ja) 複合基板材料の製造方法
JP2007288199A (ja) 電極パターンの製造方法
JP2009147238A (ja) 誘電体構造体、誘電体構造の製造方法、圧着転写方法、及び保持構造
JP5686366B2 (ja) 誘電体構造体、及びその製造方法
JP2002171009A (ja) 膜の転写方法
JPH1086366A (ja) セラミックス素子の製造方法
JP2003060248A (ja) 薄膜圧電体基板およびその製造方法
JP2001196258A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees