JP5306691B2 - 半導体装置の製造方法、基板処理方法および基板処理装置 - Google Patents

半導体装置の製造方法、基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP5306691B2
JP5306691B2 JP2008094501A JP2008094501A JP5306691B2 JP 5306691 B2 JP5306691 B2 JP 5306691B2 JP 2008094501 A JP2008094501 A JP 2008094501A JP 2008094501 A JP2008094501 A JP 2008094501A JP 5306691 B2 JP5306691 B2 JP 5306691B2
Authority
JP
Japan
Prior art keywords
supply
supply amount
processing
gas
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008094501A
Other languages
English (en)
Other versions
JP2009246318A5 (ja
JP2009246318A (ja
Inventor
英樹 堀田
謙和 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008094501A priority Critical patent/JP5306691B2/ja
Publication of JP2009246318A publication Critical patent/JP2009246318A/ja
Publication of JP2009246318A5 publication Critical patent/JP2009246318A5/ja
Application granted granted Critical
Publication of JP5306691B2 publication Critical patent/JP5306691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、半導体デバイス製造おける、例えばALD(Atomic Layer Deposition)法による酸化膜形成工程等に用いられる半導体装置の製造方法、基板処理方法および基板処理装置に関する。
半導体デバイスの製造方法に関し、特に、ALD法を用いて半導体シリコンウエハに所望の膜形成する行程を備える半導体デバイスの製造方法が知られている。ここで、ALD法とは、ある成膜条件(温度、時間等)の下で、成膜に用いる2種類(またはそれ以上)の原料となるガスを1種類ずつ交互に基板上に供給し、1原子層単位で吸着させ、表面反応を利用して成膜を行う手法である(特許文献1)。
特開2006−269532号公報
しかしながら、従来の技術では、成膜した絶縁膜のリーク電流が大きくなることがあるとの問題が生じることがあった。例えば、フローティングゲート(Floateing Gate)構造からなるフラッシュデバイスメモリにおける絶縁性の酸化膜として用いられるSiO膜をALD法で形成した場合、そのSiO膜は、例えば、HTO(High Temperature Oxidation、高温熱酸化膜)や、熱酸化膜と比較すると、リーク電流が大きくなることがあるとの問題点がった。
図1には、一般的なフラッシュメモリデバイスの構造の一例が簡略化して示されている。
フラッシュメモリデバイス500は、Si基板502に、ソース504と、ドレイン506と、コントロールゲート(Control Gate)508と、SiO膜510と、Si膜512と、SiO膜514と、フローティングゲート(Floating Gate)516と、トンネル酸化膜518とを有し、SiO膜510と、SiO膜514とは、例えば、ALD法で形成された絶縁膜であり、絶縁耐圧が大きくリーク電流が小さいことが望ましい。しかしながら、上述のようにALD法で形成されたSiO膜は、例えば、HTOや、熱酸化膜と比較すると、リーク電流が大きくなることがあるとの問題点がった。
本発明の目的は、絶縁膜のリーク電流を抑制することができる半導体装置の製造方法、基板処理方法および基板処理装置を提供することにある。
本発明の一態様によれば、基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素とを含む薄膜を形成する工程を有する半導体装置の製造方法であって、各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する半導体装置の製造方法が提供される。
本発明の他の態様によれば、基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚の前記シリコン元素と酸素元素とを含む薄膜を形成する工程を有する基板処理方法であって、各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する基板処理方法が提供される。
本発明のさらに他の態様によれば、基板を収容する処理室と、シリコン元素を含む第1の処理ガスを前記処理室に供給する第1のガス供給手段と、酸素元素を含む第2の処理ガスを前記処理室に供給する第2のガス供給手段と、基板が収容された処理室に、前記第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に前記第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間から規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素を含む薄膜を形成し、各サイクルにおける前記第1の供給量および前記第2の供給量をそれぞれ一定の値とし、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定するよう前記第1のガス供給手段および前記第2のガス供給手段を制御する制御手段と、を有する基板処理装置が提供される。
本発明によれば、絶縁膜のリーク電流を抑制することができる半導体装置の製造方法、基板処理方法および基板処理装置を提供することができる
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図2及び図3には、本発明の実施形態に係る成膜方法に用いられる基板処理装置1が示されている。基板処理装置1は、半導体製造装置として構成されていて、筐体101を有する。
筐体101の前面側には、図示しない外部搬送装置との間で、基板収納容器として用いられるカセット100の授受を行う保持具授受部材として用いられるカセットステージ105が設けられている。カセットステージ105の後側には昇降手段としてのカセットエレベータ115が設けられ、該カセットエレベータ115には搬送手段としてのカセット移載機114が取り付けられている。また、カセットエレベータ115の後側には、カセット100の載置手段として用いられるカセット棚109が設けられるとともに、カセットステージ105の上方にも、予備カセット棚110が設けられている。予備カセット棚110の上方にはクリーンユニット118が設けられ、クリーンエアを前記筐体101の内部に流通させるように構成されている。
筐体101の後部上方には、処理炉202が設けられ、処理炉202の下方には基板として用いられるウエハ200を水平姿勢で多段に保持する基板保持手段としてのボート217を処理炉202に昇降させる昇降手段として用いられるボートエレベータ121が設けられている。ボートエレベータ121に取り付けられた昇降部材122の先端部には、蓋体としてのシールキャップ219が取り付けられ、ボート217を垂直に支持している。ボートエレベータ121とカセット棚109との間には、昇降手段として用いられる移載エレベータ113が設けられ、移載エレベータ113には基板搬送手段として用いられるウエハ移載機112が取り付けられている。また、ボートエレベータ121の横には、開閉機構を持ち前記処理炉202の下面を塞ぐ遮蔽部材として用いられる炉口シャッタ116が設けられている。
ウエハ200が装填されたカセット100は、図示しない外部搬送装置からカセットステージ105にウエハ200が上向きの姿勢で搬入され、ウエハ200が水平の姿勢になるようカセットステージ105で90°回転させられる。さらに、カセット100は、カセットエレベータ115の昇降動作、横行動作及びカセット移載機114の進退動作、回転動作の協働により前記カセットステージ105からカセット棚109又は予備カセット棚110に搬送される。
カセット棚109にはウエハ移載機112の搬送対象となるカセット100が収納される移載棚123があり、ウエハ200が移載に供されるカセット100はカセットエレベータ115、カセット移載機114により移載棚123に移載される。
カセット100が移載棚123に移載されると、ウエハ移載機112の進退動作、回転動作及び移載エレベータ113の昇降動作の協働により移載棚123から降下状態のボート217にウエハ200を移載する。
ボート217に所定枚数のウエハ200が移載されると、ボートエレベータ121によりボート217が処理炉202に挿入され、シールキャップ219により処理炉202が気密に閉塞される。気密に閉塞された処理炉202内では、ウエハ200が加熱されるとともに処理ガスが処理炉202に供給され、ウエハ200に処理がなされる。
ウエハ200への処理が完了すると、ウエハ200は上述した動作と逆の手順により、ボート217から移載棚123のカセット100に移載され、カセット100はカセット移載機114により移載棚123からカセットステージ105に移載され、図示しない外部搬送装置により筐体101の外部に搬出される。なお、炉口シャッタ116は、ボート217が降下状態の際に処理炉202の下面を塞ぎ、外気が処理炉202内に巻き込まれるのを防止している。
カセット移載機114等の搬送動作は、制御手段として用いられるコントローラ280により制御される。
図4には、処理炉202が示されている。
処理炉202の周辺には、加熱装置(加熱手段)として用いられるヒータ207が設けられ、ヒータ207の内側に、ウエハ200を処理する反応容器として用いられる反応管203が設けられ、反応管203の下端開口は蓋体として用いられるシールキャップ219により、気密部材として用いられるOリング220を介して気密に閉塞され、少なくとも、反応管203、及びシールキャップ219により、ウエハ200を収納する処理室201を形成している。
シールキャップ219にはボート支持台218を介してボート217が立設され、ボート支持台218はボート217を保持する保持体となっている。ボート217にはバッチ処理される複数のウエハ200が水平姿勢で管軸方向に多段に積載される。ヒータ207は処理室201に挿入されたウエハ200を所定の温度に加熱する。
処理室201には、処理室201内のガスを排出する排出部として用いられるガス排気管231が設けられている。ガス排気管231には、第8の開閉装置(開閉手段)として用いられる第8のバルブ243hと、排気装置(排気手段)として用いられる真空ポンプ246が取り付けられていて、真空ポンプ246によって、処理室201内が真空排気されるようになっている。バルブ243hは、内部に有する弁の開閉により、処理室201内の真空排気を行わせ、また真空排気を停止させるために用いられる。また、バルブ243h内の開閉弁の弁開度を調整することによって処理室201内の圧力調整をすることが可能であり、第8のバルブ243hは、処理室201内の圧力を調整する圧力調整手段としても用いられている。
ボート217は、処理室201の略中央部に配置されている。また、ボート217には、図示を省略するボートエレベータ機構が取り付けられていて、このボートエレベータによって、ボート217は反応管203内出入りすることができるようになっている。また、ボート217には、ボート217を回転させる回転装置(回転手段)として用いられるボート回転機構267が取り付けられている。ボート回転機構267を用いてボート217を回転させることで、ボート217に支持されたウエハ200が処理室201内で回転し、ウエハ200の処理が均一なものとなる。
処理室201へは複数種類、ここでは2種類の処理ガスが供給される。処理室201へ供給される2種類の処理ガスは、第2の元素であるO(酸素)を含む第2の処理ガスであるO(オゾンガス)と、第1の元素であるSi(珪素)を含む第1の処理ガスとして用いられるTDMAS((SiH(N(CH、トリスジメチルアミノシラン)ガスである。Oは、反応管203内に設けられた第1のノズル249によって処理室201内に供給され、TDMASは、反応管203内に設けられた第2のノズル250によって処理室201内に供給される。
第1のノズル249は、反応管203の下部より上部にわたりウエハ200の積載方向にそって配置されており、第2の処理ガスを供給する複数の供給孔(不図示)が形成されている。また、第1のノズル249には、第1の処理ガス供給管300が接続されている。
第2のノズル250は、例えば第1のノズル249と隣接するように、反応管203の下部より上部にわたりウエハ200に積載方向にそって配置されており、第1の処理ガスを供給する複数の供給孔(不図示)が形成されている。第2のノズル250には、第2のガス供給管302が接続されている。
第1の処理ガス供給管300には、上流側から順に、オゾン発生装置(オゾン発生手段)として用いられるオゾナイザ290と、第1の流量制御装置(第1の流量制御手段)として用いられる第1のマスフローコントローラ241aと、第1の開閉装置(第1の開閉手段)として用いられる第1のバルブ243aとが設けられていて、オゾナイザ290で発生したOが、第1のマスフローコントローラ241a、及び第1のバルブ243aを介して、第1のノズル249に供給される。また、第1の処理ガス供給管300の、第1のバルブ243aと処理室201との間の位置には、第1のキャリアガス供給管306が接続されている。
第1のキャリアガス供給管306には、上流側から順に第2の流量制御装置(第2の流量制御手段)として用いられる第2のマスフローコントローラ241bと、第2の開閉装置(第2の開閉手段)として用いられる第2のバルブ243bとが設けられていて、第2のマスフローコントローラ241bと第2のバルブ243bとを介して、処理室201内に、例えば、パージガスとして用いられるN(窒素)ガスが供給される。
第2の処理ガス供給管302には、上流側から順に第3の流量制御装置(流量制御装置)として用いられる第3のマスフローコントローラ241cと、第3の開閉装置(第3の開閉手段)として用いられる第3のバルブ243cと、第4の開閉装置(第4の開閉手段)として用いられる第4のバルブ243cとが設けられている。また、第3のバルブ243cを覆うように、液体を気化させる気化手段として用いられる気化器294が設けられていて、液体のTDMASが、第3のマスフローコントローラ241cを介して気化器294に供給され、気化器294で気化され、第4のバルブ243dを介して第2のノズル250に供給される。
また、第2の処理ガス供給管302の第3のバルブ243cと第4のバルブ243dとの間の位置には、第2のキャリアガス供給管308が接続されている。第2のキャリアガス供給管308には、上流側から順に第4の流量制御装置(流量制御手段)として用いられる第4のマスフローコントローラ241dと、第5の開閉装置(開閉手段)として用いられる第5のバルブ243eとが設けられていて、Nガスが、第4のマスフローコントローラ241dと第5のバルブ243eとを介して第2の処理ガス供給管302に供給される。
また、第2の処理ガス供給管302の第3のバルブ243cと第4のバルブ243dとの間の位置であって、第2のキャリアガス供給管308が接続された位置よりも下流側の位置には、ベント管312が接続されている。ベント管312には、第6の開閉装置(開閉手段)として用いられる第6のバルブ243fが設けられていて、第6のバルブ243fが設けられた位置よりも下流側が、ガス排気管231に接続されている。ベント管312は、例えば気化器294の動作開始直後の気化される量が安定していないTDMASガスの排気に用いられる。
また、第2の処理ガス供給管302の第4のバルブ243dが設けられた位置よりも下流側には、第3のキャリアガス供給管310が接続されている。第3のキャリアガス供給管310には、上流側から順に第5の流量制御装置(流量制御手段)として用いられる第5のマスフローコントローラ241eと、第7の開閉装置(開閉手段)として用いられる第7のバルブ243gとが設けられていて、Nガスが第5のマスフローコントローラ241eと第7のバルブ243gとを介して第2の処理ガス供給管302に供給される。
基板処理装置1では、第1〜第5のマスフローコントローラ241a、241b、241c、242d、242e、第1〜8のバルブ243a、243b、243c、243d、243e、243f、243g、243h、ヒータ207、真空ポンプ246、ボート回転機構267、図中省略のボート昇降機構は、コントローラ280に接続されていて、第1〜第5のマスフローコントローラ241a、241b、241c、242d、242eの流量調整、第1〜8のバルブ243a、243b、243c、243d、243e、243f、243g、243hの開閉及び圧力調整動作、ヒータ207温度調節、真空ポンプ246の起動・停止、ボート回転機構267の回転速度調節、及びボート昇降機構の昇降動作制御がコントローラ280によって行われる。
以上のように構成された基板処理装置1では、ALD法による成膜がなされ、半導体デバイスの製造工程の一つとして、第2の処理ガスとして用いられるOと、第1の処理ガスとして用いられるTDMASとで、SiO(二酸化珪素)膜の成膜がなされる。ここで、ALD(Atomic Layer Deposition)法とは、ある成膜条件(温度、時間等)の下で、成膜に用いる2種類(またはそれ以上)の原料となる処理ガスを1種類ずつ交互に基板上に供給し、1原子層単位で吸着させ、表面反応を利用して成膜を行う手法である。
ALD法ではTDMASと、Oとを用いて300〜600℃の低温で高品質の成膜が可能である。また、膜厚制御は、処理ガス供給のサイクル数で制御し、例えば、成膜速度が1Å/サイクルとすると、20Åの膜を形成する場合、処理を20サイクル行う。
図5には、基板処理装置1でなされる、ALD法による成膜の1サイクルのステップが示されている。図5において、L10は、第3のマスフローコントローラ241cによって制御される供給されるTDMASの流量を示し、L12は、第5のマスフローコントローラ241eによって制御される第3のキャリアガス供給管310から第2の処理ガス供給管302に供給されるNガスの流量を示し、L14は、第1のマスフローコントローラ241aによって制御される供給されるOガスの流量を示し、L16は、第2のマスフローコントローラ241bによって制御される第1のキャリアガス供給管306から第2の処理ガス供給管300に供給されるNガスの流量を示し、L18は、第4のマスフローコントローラ241dによって制御される第2のキャリアガス供給管308から、第2の処理ガス供給管302に供給されるNガスの流量を示している。また、L20は、第8のバルブ243hの開閉状態を示している。
成膜に先立ち、まず成膜しようとするウエハ200をボート217に装填し、処理室201に搬入する。そして、搬入後、図5に示される6つのステップを順次実行する。このステップは、1サイクルあたり55秒を要する。
最初のステップであるステップ1は6秒間なされ、TDMASの流量が1(g/min)に安定するまでの間、TDMASは処理室201内へは供給されず、ベント管312とガス排気管231と介して、基板処理装置1外に排出される。また、処理室201内が、第1のキャリアガス供給管306を介して供給されるNガスと、第2のキャリアガス供給管308とを介して供給されるNガスとによってパージされる。このステップ1では、コントローラ280は、第2のバルブ243b、第3のバルブ243c、第5のバルブ243e、第6のバルブ243f、第7のバルブ243g、及び第8のバルブ243hを、開いた状態となるように制御する。
次のステップ2は1秒間なされ、コントローラ280によって第8のバルブ243hが閉じられる。この際、第2のバルブ243b、第3のバルブ243c、第5のバルブ243e、第6のバルブ243f、及び第7のバルブ243gは、開かれた状態が保たれる。
次のステップ3は8秒間なされ、処理室201内に1(g/min)のTDMASが第2の処理ガス供給管302から供給される。この際、処理室201内の圧力は、3Torrに制御される。このステップ3においては、TDMASガスが逆流することを防止するために、第1のキャリアガス供給管306から、第1の処理ガス供給管300を介して、処理室201内へとNガスを流すことが望ましい。このステップ3では、コントローラ280は、第2のバルブ243b、第3のバルブ243c、第4のバルブ243d、第5のバルブ243e、及び第7のバルブ243gを開いた状態となるように制御する。
次のステップ4は7秒間なされ、第2の処理ガス供給管302から処理室201内へのTDMASガスの供給が停止されるとともに、処理室201と第2の処理ガス供給管302内とに残留したTDMASガスが、第1のキャリアガス供給管306から供給されるNガスと、第2のキャリアガス供給管308とによって供給されるNガスとによってパージされる。このステップ4では、コントローラ280は、第2のバルブ243b、第5のバルブ243e、第6のバルブ243f、第7のバルブ243g、及び第8のバルブ243hを開いた状態となるように制御する。
次のステップ5は30秒間なされ、第1の処理ガス供給管300から処理室201内に6.5(slm)でOが供給される。この際、Oが第2の処理ガス供給管302内に逆流することを防止するため、第3のキャリアガス供給管310からのNガスを、第2の処理ガス供給管302に供給することが望ましい。この第5のステップでは、コントローラ280は、第1のバルブ243a、第5のバルブ243e、第6のバルブ243f、第7のバルブ243g、及び第8のバルブ243hを開いた状態となるように制御する。
次のステップ6は3秒間なされ、第1の処理ガス供給管300からのOガスの供給が停止され、処理室201内に残留したOガスと、第1の処理ガス供給管300内に残留したOガスとが、第1のキャリアガス供給管306から供給されたNガスによってパージされる。この第6のステップでは、コントローラ280は、第2のバルブ243b、第5のバルブ243e、第6のバルブ243f、第7のバルブ243g、及び第8にバルブ243hを開いた状態となるように制御する。
以上で説明をしたステップ1〜6を1サイクルとし、このサイクルを複数回繰り返すことによりウエハ上に所定膜厚のSiO膜を成膜する。
図6には、本発明の発明者らが分析した、基板処理装置1でALD法により成膜されたSiO膜の厚さとリーク電流と関係が示されている。より具体的には、処理室201内の高さ方向略中央部で、ALD法で成膜されたSiO膜(以下、「ALD酸化膜」とする)と、Poly−Si電極を通して6MV/cmの電圧を印加したときのリーク電流との関係がL30として示されている。また、図6には、高温熱酸化(High Temperature Oxidation)方式を用いて成膜されたHTO酸化膜の膜厚とリーク電流と関係がP10で、熱酸化方式で成膜された熱酸化膜の膜厚とリーク電流との関係がP12で示されている。
L30で示されるSiO膜の成膜条件は、TDMASが1(g/min)、8秒、3Torrで供給され、Oが6.5(slm)、200(g/m)、30秒である。
図6からわかるように、ALD酸化膜は、膜厚が概ね6.5nm以下となるとリーク電流大きくなる傾向がある。また、膜厚が概ね6.5nmでは、ALD酸化膜に生じるリーク電流が10−9(A/cm)台であるのに対して、熱酸化膜、HTO酸化膜の生じるリーク電流は、10−10(A/cm)台であり、ALD酸化膜に生じるリーク電流は、熱酸化膜、HTO膜に生じるリーク電流と比較して、1桁程度悪くなっていることがわかる。リーク電流が大きくなると、例えば、フラッシュメモリデバイス(図1参照)の絶縁膜等として用いる際に、絶縁膜として機能が損なわれ、電荷を蓄積できなくなる。
図7には、発明者らが測定した、プロセス条件を変えて成膜したALD酸化膜の膜厚とリーク電流との関係が示され、図8には、図7に膜厚とリーク電流との関係が示されるALD膜の成膜条件とともに、形成された酸化膜のXPS分析(X線電子分光法)による第2の元素としてのOと、第1の元素としてのSiとの組成比の分析結果が示されている。図7中に示されるデータに付された番号と、図8の左端列に示された番号とは対応しており、図8に示される各条件で成膜されたALD膜のデータが図7に示されている。なお、図7は、図6における領域E10を拡大して示しており、膜厚6nm付近の膜厚とリーク電流の関係とが示されている。
図7及び図8において、L30で示されるSiO膜の成膜条件は、成膜温度が450℃であり、TDMASが1(g/min)、8秒間、3Torrで供給され、Oが6.5(slm)、200(g/m)、30秒で供給される。
P14の成膜条件は、成膜温度が450℃であり、TDMASが3(g/min)、30秒、3Torrで供給され、Oが6.5(slm)、200(g/m)、30秒で供給される。すなわち、L30の場合と比較し、TDMASの流量を増やし、供給時間を長くしている。
P16の成膜条件は、成膜温度が450℃であり、TDMASが3(g/min)、30秒、3Torrで供給され、Oが6.5(slm)、200(g/m)、7秒で供給される。すなわち、L30の場合と比較し、TDMASの流量を増やし、供給時間を長くすることとわせて、Oの供給時間を短縮している。
P18の成膜条件は、成膜温度が600℃であり、TDMASが3(g/min)、30秒、3Torrで供給され、Oが6.5(slm)、200(g/m)、30秒で供給される。すなわち、L30の場合と比較し、TDMASの流量を増やし、供給時間を長くするとともに、成膜温度を高くしている。
L32は、成膜温度を780℃として成膜されたHTO膜を示し、P20は、成膜温度を800℃として成膜された熱酸化膜を示している。
以上の分析結果により、TDMASの供給流量、供給時間をUPすることにより、リーク電流を小さすることが、L30とP14との比較からわかる。また、成膜温度を上げることにより、さらにリーク電流を小さくすることができることが、P14とP18との比較からわかる。
また、TDMAS、3(g/min)、30秒の条件ではOの供給時間を、30秒から7秒に短縮した方が若干リーク電流は小さくなることが、P14とP16との比較からわかる。
図8に示されるXPS分析の結果に着目すると、リーク電流が小さい条件ほどO/Siの値が小さくなっている。この結果から膜の組成比を、熱酸化膜の組成比であるO/Si=2.00に近づけることで、さらにリーク電流を低減することが可能であると発明者らは推察した。図8に示されるALD成膜条件では、O/Si>2.00であり、熱酸化膜の組成比であるO/Si=2.00と比較してSiの比率が低い。そこで、発明者らは、Siの比率を高めるべく、処理温度を上昇させ、Siを多くするためにTDMASの供給量を多くするとともに、Oを減らためにOの供給量を少なくするとのプロセス条件の変更をして、さらに分析をした。
図9には、発明者らが、さらにプロセス条件を替えて成膜したALD酸化膜の膜厚とリーク電流との関係が示され、図10には、図9に膜厚とリーク電流との関係が示されるALD膜の成膜条件とともに、形成された膜のXPS分析(X線電子分光法)により分析されたOとSiとの組成比とあわせて、膜中におけるNの濃度が示されている。図9中に示されるデータに付された番号と、図10の左端列に示された番号とは対応しており、図10に示される各条件で成膜されたALD膜のデータが図9に示されている。なお、図9は、図6における領域E12を拡大して示しており、膜厚6nm付近の膜厚とリーク電流の関係とが示されている。
図9及び図10に示すように、ALD成膜条件の中で、P22の成膜温度が550℃で、TDMASを3(g/min)、60秒、9Torrで供給し、Oを6.5(slm)、200(g/m)、7秒で供給するとの条件が、最もリーク電流が小さく、リーク電流が、
10−10(A/cm)台まで改善されている。
また、P26とP30とに示されるように、O/Siが熱酸化膜の値である2.00よりも小さくなるとリーク電流が悪化している。これは、形成された膜中のN濃度に関係していてると推察される。また、図10に示される測定結果より、成膜温度を上昇させ、TDMASの供給時間を延ばし、Oの照射時間を短縮するとNの濃度が増える傾向にあることを読み取ることができる。
図11には、TDMASの供給時間(照射時間)と膜厚との関係が示され、図11(a)には成膜温度が450℃である場合の関係が、図11(b)には成膜温度が550℃である場合の関係が示されている。
図11(a)に示されるように、成膜温度が450℃である場合はTDMASの供給時間を照射時間を延ばしても膜厚が飽和傾向にあるのに対して、図11(b)に示すように、成膜温度が550℃である場合は、TDMASの供給時間を増やすことで膜厚が増加する傾向にあることがわかる。即ち、成膜温度が450℃では、ALDのような反応であるのに対して、成膜温度が550℃では、CVD(Chemical Vapor Deposition)のような反応であることがわかる。
図12には、成膜温度を550℃とし、TDMASのみを供給した場合に形成される膜の膜厚と、Oのみを供給した場合に形成される膜の膜厚とが示されている。より具体的には、図12には、L40で、TDMAS供給の後、TDMASをパージするとのサイクルを繰り返した場合の、繰り返されたサイクルの回数と成膜される膜の膜厚とが示され、L42で、Oを照射した後、Oをパージするとのサイクルを繰り返した場合の、繰り返されたサイクルの回数と成膜される膜の膜厚とが示されている。
図12よりTDMASのみを繰り返して供給するシーケンスでは膜が堆積しているものの、0の供給のみを繰り返すシーケンスでは膜が堆積していない。以上より、CVD反応はTDMAS同士の反応であると予想することができる。
図13には、CVDの予想反応モデルが示されている。
TDMASの供給時間を増やすと、図13(a)に示されるようにTDMAS同士が反応し、図13(b)に示されるように複数のTDMASが堆積し、仮にOの供給時間が短かった場合には、図13(c)に点線で示すように、下層のTDMASとOとが十分に反応ができず、Nが残留すると考えられる。
図14には、図9及び図10にP24で示すプロセス条件におけるTDMASの供給時の時間と処理炉202内の圧力と相関がグラフで示され、図15には、図9及び図10にP24で示すプロセス条件におけるOの供給時間と圧力の相関がグラフで示されている。
図14に斜線で示す領域S1と、図15に斜線で示す領域S2とは、それぞれがTDMASの暴露量と、Oの暴露量とを示している。ここで、暴露量とは、圧力と時間と積の総和で算出される値である。ALD酸化膜のO元素とSi元素との組成比を一定に保つには、S1で示されるTDMASの暴露量と、S2で示されるOの暴露量との比を一定に保てば良い。
より具体的には、図14と図15とに示す例では、領域S1と領域S2との面積比は、領域S1の面積/領域S2の面積 ≒ 55となっている。この値が崩れないようにTDMASの分圧、及び照射時間と、Oの分圧、及び照射時間を設定すれば、形成されるSiO膜のSiとOとの組成を一定に保つことができる。
すなわち、基板処理装置1では、O元素を含むOガスを処理室201に供給する工程と、処理室201に残留するOガスを排出する工程と、Si元素を含むTDMASガスを処理室201に供給する工程と、処理室201に残留するTDMASガスを排出する工程と、を含み、これらの各工程を順次、所定回数数実行し、ウエハ200表面にSiO膜を形成する成膜方法であって、TDMASガスが供給される際の処理室201内の圧力と供給時間から規定されるTDMASガスの暴露量と、Oガスが供給される際の処理室201内の圧力と供給時間から規定されるOガスの暴露量との比率を、例えば、55:1にすることで、SiO膜中のSi元素とO元素との組成比であるO/Siを、2.04とする成膜方法がなされる。
以上の説明では、TDMASガスとOガスとを用いてALD法によって膜を形成する例について説明をしたが、例えば、BDEAS(SiH(N(C、ビスジメチルアミノシラン)とOガスとを用いたALD法による成膜や、BTBAS(SiH(NH(C)))ガスとOガスとを用いたALD法による成膜に等に本発明を適用することができる。
以上のように、本発明は、例えば、半導体ウエハやガラス基板等に薄膜を形成する場合等に利用することができる。
フラッシュメモリデバイスの構造の一例を簡略化して示す断面図。 本発明の実施形態に用いられる基板処理装置を示す斜視図である。 本発明の実施形態に用いられる基板処理装置を示す側面透視図である。 本発明の実施形態に用いられる処理炉を示す平面図である。 図2に示される基板処理装置による成膜サイクルを説明するタイミングチャートである。 SiO膜の厚さとリーク電流と関係を示す第1のグラフである。 SiO膜の厚さとリーク電流と関係を示す第2のグラフである。 図7に示される膜の成膜条件と、組成比とを示す図表である。 SiO膜の厚さとリーク電流との関係を示す第3のグラフである。 図9に示される膜の成膜条件と、組成比と、含有するNの量とを示す図表である。 TDMASの供給時間(照射時間)と膜厚との関係を示し、図11(a)は成膜温度が450℃である場合の関係を示すグラフであり、図11(b)は成膜温度が550℃である場合の関係を示すグラフである。 処理室にTDMASのみを繰り返して供給した場合に形成される膜の膜厚と、Oのみを繰り返し供給した場合に形成される膜の膜厚とを示すグラフである。 CVDによる成膜の予想反応モデルを示す模式図である。 TDMASの照射時間と処理炉内の圧力との相関を示すグラフである。 の照射時間と処理炉内の圧力との関係を示すグラフである。
符号の説明
1 基板処理装置
200 ウエハ
201 処理室
231 ガス排気管
241 マスフローコントローラ
243 バルブ
246 真空ポンプ
249 第1のノズル
250 第2のノズル
300 第1の処理ガス供給管
302 第2の処理ガス供給管

Claims (3)

  1. 基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素とを含む薄膜を形成する工程を有する半導体装置の製造方法であって、
    各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、
    前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、
    所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する半導体装置の製造方法。
  2. 基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚の前記シリコン元素と酸素元素とを含む薄膜を形成する工程を有する基板処理方法であって、
    各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、
    前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、
    所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する基板処理方法。
  3. 基板を収容する処理室と、
    シリコン元素を含む第1の処理ガスを前記処理室に供給する第1のガス供給手段と、
    酸素元素を含む第2の処理ガスを前記処理室に供給する第2のガス供給手段と、
    基板が収容された処理室に、前記第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に前記第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間から規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素を含む薄膜を形成し、各サイクルにおける前記第1の供給量および前記第2の供給量をそれぞれ一定の値とし、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定するよう前記第1のガス供給手段および前記第2のガス供給手段を制御する制御手段と、
    を有する基板処理装置。
JP2008094501A 2008-04-01 2008-04-01 半導体装置の製造方法、基板処理方法および基板処理装置 Active JP5306691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094501A JP5306691B2 (ja) 2008-04-01 2008-04-01 半導体装置の製造方法、基板処理方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094501A JP5306691B2 (ja) 2008-04-01 2008-04-01 半導体装置の製造方法、基板処理方法および基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012279074A Division JP5557896B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法、基板処理方法および基板処理装置

Publications (3)

Publication Number Publication Date
JP2009246318A JP2009246318A (ja) 2009-10-22
JP2009246318A5 JP2009246318A5 (ja) 2011-01-27
JP5306691B2 true JP5306691B2 (ja) 2013-10-02

Family

ID=41307862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094501A Active JP5306691B2 (ja) 2008-04-01 2008-04-01 半導体装置の製造方法、基板処理方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP5306691B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253195A (ja) * 2008-04-10 2009-10-29 Toshiba Corp 半導体装置の製造方法、及び半導体装置
JP5541223B2 (ja) 2010-07-29 2014-07-09 東京エレクトロン株式会社 成膜方法及び成膜装置
CN102345111B (zh) * 2010-07-29 2015-03-04 东京毅力科创株式会社 成膜方法和成膜装置
KR101740616B1 (ko) 2012-11-26 2017-05-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5557896B2 (ja) * 2012-12-21 2014-07-23 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60125338T2 (de) * 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
JP3937892B2 (ja) * 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4711733B2 (ja) * 2005-05-12 2011-06-29 株式会社Adeka 酸化珪素系薄膜の製造方法
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置

Also Published As

Publication number Publication date
JP2009246318A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
JP4734317B2 (ja) 基板処理方法および基板処理装置
US9416446B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
TWI524424B (zh) 膜沉積方法及膜沉積裝置
JP2010183069A (ja) 半導体装置の製造方法及び基板処理装置
JP5787488B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2011168881A (ja) 半導体装置の製造方法及び基板処理装置
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2012184499A (ja) 半導体装置の製造方法、基板処理装置、及び基板処理方法
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5306691B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
JP4566787B2 (ja) 基板処理装置および半導体装置の製造方法
JP5557896B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5421812B2 (ja) 半導体基板の成膜装置及び方法
JP4716737B2 (ja) 基板処理装置
JP2014064041A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP7385636B2 (ja) 基板処理方法、基板処理装置、半導体装置の製造方法およびプログラム
JP2005243737A (ja) 基板処理装置
JP2011159906A (ja) 半導体装置の製造方法
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2005167027A (ja) 基板処理装置
JP5746744B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2012114350A (ja) 基板処理装置
JP2010103364A (ja) 基板処理装置
JP2005251775A (ja) 基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5306691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250