JP5306691B2 - 半導体装置の製造方法、基板処理方法および基板処理装置 - Google Patents
半導体装置の製造方法、基板処理方法および基板処理装置 Download PDFInfo
- Publication number
- JP5306691B2 JP5306691B2 JP2008094501A JP2008094501A JP5306691B2 JP 5306691 B2 JP5306691 B2 JP 5306691B2 JP 2008094501 A JP2008094501 A JP 2008094501A JP 2008094501 A JP2008094501 A JP 2008094501A JP 5306691 B2 JP5306691 B2 JP 5306691B2
- Authority
- JP
- Japan
- Prior art keywords
- supply
- supply amount
- processing
- gas
- processing chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
フラッシュメモリデバイス500は、Si基板502に、ソース504と、ドレイン506と、コントロールゲート(Control Gate)508と、SiO2膜510と、Si3N4膜512と、SiO2膜514と、フローティングゲート(Floating Gate)516と、トンネル酸化膜518とを有し、SiO2膜510と、SiO2膜514とは、例えば、ALD法で形成された絶縁膜であり、絶縁耐圧が大きくリーク電流が小さいことが望ましい。しかしながら、上述のようにALD法で形成されたSiO2膜は、例えば、HTOや、熱酸化膜と比較すると、リーク電流が大きくなることがあるとの問題点がった。
本発明の他の態様によれば、基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚の前記シリコン元素と酸素元素とを含む薄膜を形成する工程を有する基板処理方法であって、各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する基板処理方法が提供される。
本発明のさらに他の態様によれば、基板を収容する処理室と、シリコン元素を含む第1の処理ガスを前記処理室に供給する第1のガス供給手段と、酸素元素を含む第2の処理ガスを前記処理室に供給する第2のガス供給手段と、基板が収容された処理室に、前記第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に前記第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間から規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素を含む薄膜を形成し、各サイクルにおける前記第1の供給量および前記第2の供給量をそれぞれ一定の値とし、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定するよう前記第1のガス供給手段および前記第2のガス供給手段を制御する制御手段と、を有する基板処理装置が提供される。
図2及び図3には、本発明の実施形態に係る成膜方法に用いられる基板処理装置1が示されている。基板処理装置1は、半導体製造装置として構成されていて、筐体101を有する。
処理炉202の周辺には、加熱装置(加熱手段)として用いられるヒータ207が設けられ、ヒータ207の内側に、ウエハ200を処理する反応容器として用いられる反応管203が設けられ、反応管203の下端開口は蓋体として用いられるシールキャップ219により、気密部材として用いられるOリング220を介して気密に閉塞され、少なくとも、反応管203、及びシールキャップ219により、ウエハ200を収納する処理室201を形成している。
第1のノズル249は、反応管203の下部より上部にわたりウエハ200の積載方向にそって配置されており、第2の処理ガスを供給する複数の供給孔(不図示)が形成されている。また、第1のノズル249には、第1の処理ガス供給管300が接続されている。
ALD法ではTDMASと、O3とを用いて300〜600℃の低温で高品質の成膜が可能である。また、膜厚制御は、処理ガス供給のサイクル数で制御し、例えば、成膜速度が1Å/サイクルとすると、20Åの膜を形成する場合、処理を20サイクル行う。
P14の成膜条件は、成膜温度が450℃であり、TDMASが3(g/min)、30秒、3Torrで供給され、O3が6.5(slm)、200(g/m3)、30秒で供給される。すなわち、L30の場合と比較し、TDMASの流量を増やし、供給時間を長くしている。
P16の成膜条件は、成膜温度が450℃であり、TDMASが3(g/min)、30秒、3Torrで供給され、O3が6.5(slm)、200(g/m3)、7秒で供給される。すなわち、L30の場合と比較し、TDMASの流量を増やし、供給時間を長くすることとわせて、O3の供給時間を短縮している。
P18の成膜条件は、成膜温度が600℃であり、TDMASが3(g/min)、30秒、3Torrで供給され、O3が6.5(slm)、200(g/m3)、30秒で供給される。すなわち、L30の場合と比較し、TDMASの流量を増やし、供給時間を長くするとともに、成膜温度を高くしている。
L32は、成膜温度を780℃として成膜されたHTO膜を示し、P20は、成膜温度を800℃として成膜された熱酸化膜を示している。
また、TDMAS、3(g/min)、30秒の条件ではO3の供給時間を、30秒から7秒に短縮した方が若干リーク電流は小さくなることが、P14とP16との比較からわかる。
10−10(A/cm2)台まで改善されている。
また、P26とP30とに示されるように、O/Siが熱酸化膜の値である2.00よりも小さくなるとリーク電流が悪化している。これは、形成された膜中のN濃度に関係していてると推察される。また、図10に示される測定結果より、成膜温度を上昇させ、TDMASの供給時間を延ばし、O3の照射時間を短縮するとNの濃度が増える傾向にあることを読み取ることができる。
図11(a)に示されるように、成膜温度が450℃である場合はTDMASの供給時間を照射時間を延ばしても膜厚が飽和傾向にあるのに対して、図11(b)に示すように、成膜温度が550℃である場合は、TDMASの供給時間を増やすことで膜厚が増加する傾向にあることがわかる。即ち、成膜温度が450℃では、ALDのような反応であるのに対して、成膜温度が550℃では、CVD(Chemical Vapor Deposition)のような反応であることがわかる。
TDMASの供給時間を増やすと、図13(a)に示されるようにTDMAS同士が反応し、図13(b)に示されるように複数のTDMASが堆積し、仮にO3の供給時間が短かった場合には、図13(c)に点線で示すように、下層のTDMASとO3とが十分に反応ができず、Nが残留すると考えられる。
図14に斜線で示す領域S1と、図15に斜線で示す領域S2とは、それぞれがTDMASの暴露量と、O3の暴露量とを示している。ここで、暴露量とは、圧力と時間と積の総和で算出される値である。ALD酸化膜のO元素とSi元素との組成比を一定に保つには、S1で示されるTDMASの暴露量と、S2で示されるO3の暴露量との比を一定に保てば良い。
より具体的には、図14と図15とに示す例では、領域S1と領域S2との面積比は、領域S1の面積/領域S2の面積 ≒ 55となっている。この値が崩れないようにTDMASの分圧、及び照射時間と、O3の分圧、及び照射時間を設定すれば、形成されるSiO2膜のSiとOとの組成を一定に保つことができる。
200 ウエハ
201 処理室
231 ガス排気管
241 マスフローコントローラ
243 バルブ
246 真空ポンプ
249 第1のノズル
250 第2のノズル
300 第1の処理ガス供給管
302 第2の処理ガス供給管
Claims (3)
- 基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素とを含む薄膜を形成する工程を有する半導体装置の製造方法であって、
各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、
前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、
所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する半導体装置の製造方法。 - 基板が収容された処理室に、シリコン元素を含む第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に酸素元素を含む第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間とから規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚の前記シリコン元素と酸素元素とを含む薄膜を形成する工程を有する基板処理方法であって、
各サイクルにおける前記第1の供給量および前記第2の供給量はそれぞれ一定の値であり、
前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、
所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定する基板処理方法。 - 基板を収容する処理室と、
シリコン元素を含む第1の処理ガスを前記処理室に供給する第1のガス供給手段と、
酸素元素を含む第2の処理ガスを前記処理室に供給する第2のガス供給手段と、
基板が収容された処理室に、前記第1の処理ガスを前記処理室の圧力と前記第1の処理ガスの供給時間とから規定される第1の供給量で供給する第1の供給工程と、前記処理室に前記第2の処理ガスを前記第1の処理ガスと混合しないよう前記処理室の圧力と前記第2の処理ガスの供給時間から規定される第2の供給量で供給する第2の供給工程と、を1回ずつ含むサイクルを1サイクルとして、このサイクルを1回以上行うことで、所定膜厚のシリコン元素と酸素元素を含む薄膜を形成し、各サイクルにおける前記第1の供給量および前記第2の供給量をそれぞれ一定の値とし、前記第1の供給量と前記第2の供給量との供給量比を一定に保ちつつ、前記第1の供給工程と前記第2の供給工程とを所定回数実行し、所望する前記薄膜中のシリコン元素と酸素元素との組成比の値に応じて、前記第1の供給量と前記第2の供給量との供給量比を55:1に設定するよう前記第1のガス供給手段および前記第2のガス供給手段を制御する制御手段と、
を有する基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094501A JP5306691B2 (ja) | 2008-04-01 | 2008-04-01 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094501A JP5306691B2 (ja) | 2008-04-01 | 2008-04-01 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012279074A Division JP5557896B2 (ja) | 2012-12-21 | 2012-12-21 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009246318A JP2009246318A (ja) | 2009-10-22 |
JP2009246318A5 JP2009246318A5 (ja) | 2011-01-27 |
JP5306691B2 true JP5306691B2 (ja) | 2013-10-02 |
Family
ID=41307862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094501A Active JP5306691B2 (ja) | 2008-04-01 | 2008-04-01 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5306691B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253195A (ja) * | 2008-04-10 | 2009-10-29 | Toshiba Corp | 半導体装置の製造方法、及び半導体装置 |
JP5541223B2 (ja) | 2010-07-29 | 2014-07-09 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
CN102345111B (zh) * | 2010-07-29 | 2015-03-04 | 东京毅力科创株式会社 | 成膜方法和成膜装置 |
KR101740616B1 (ko) | 2012-11-26 | 2017-05-26 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
JP5557896B2 (ja) * | 2012-12-21 | 2014-07-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60125338T2 (de) * | 2000-03-07 | 2007-07-05 | Asm International N.V. | Gradierte dünne schichten |
JP3937892B2 (ja) * | 2002-04-01 | 2007-06-27 | 日本電気株式会社 | 薄膜形成方法および半導体装置の製造方法 |
JP2005235987A (ja) * | 2004-02-19 | 2005-09-02 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
JP2006261434A (ja) * | 2005-03-17 | 2006-09-28 | L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude | シリコン酸化膜の形成方法 |
JP4711733B2 (ja) * | 2005-05-12 | 2011-06-29 | 株式会社Adeka | 酸化珪素系薄膜の製造方法 |
JP2008053683A (ja) * | 2006-07-27 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 絶縁膜形成方法、半導体装置、および基板処理装置 |
-
2008
- 2008-04-01 JP JP2008094501A patent/JP5306691B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009246318A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4734317B2 (ja) | 基板処理方法および基板処理装置 | |
US9416446B2 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
TWI524424B (zh) | 膜沉積方法及膜沉積裝置 | |
JP2010183069A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP5787488B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2011168881A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP4694209B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
JP2012184499A (ja) | 半導体装置の製造方法、基板処理装置、及び基板処理方法 | |
JP2017005016A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
JP5306691B2 (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
WO2011093203A1 (ja) | 半導体装置の製造方法、基板処理装置及び半導体装置 | |
JP4566787B2 (ja) | 基板処理装置および半導体装置の製造方法 | |
JP5557896B2 (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
JP5421812B2 (ja) | 半導体基板の成膜装置及び方法 | |
JP4716737B2 (ja) | 基板処理装置 | |
JP2014064041A (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
JP7385636B2 (ja) | 基板処理方法、基板処理装置、半導体装置の製造方法およびプログラム | |
JP2005243737A (ja) | 基板処理装置 | |
JP2011159906A (ja) | 半導体装置の製造方法 | |
JP5204809B2 (ja) | 基板処理装置、基板処理方法及び半導体デバイスの製造方法 | |
JP2005167027A (ja) | 基板処理装置 | |
JP5746744B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2012114350A (ja) | 基板処理装置 | |
JP2010103364A (ja) | 基板処理装置 | |
JP2005251775A (ja) | 基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5306691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |